CN102707225A - 集成电路测试优化方法及其测试装置 - Google Patents
集成电路测试优化方法及其测试装置 Download PDFInfo
- Publication number
- CN102707225A CN102707225A CN2012102070090A CN201210207009A CN102707225A CN 102707225 A CN102707225 A CN 102707225A CN 2012102070090 A CN2012102070090 A CN 2012102070090A CN 201210207009 A CN201210207009 A CN 201210207009A CN 102707225 A CN102707225 A CN 102707225A
- Authority
- CN
- China
- Prior art keywords
- testing
- test
- chip
- test item
- concurrent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及一种集成电路测试优化方法及其测试装置，所述方法包括：步骤101：提供已检芯片的多个测试项的测试数据和多批次待测芯片；步骤102：根据所述测试数据获取每个测试项的失效概率；步骤103：按照所述失效概率从高到低排序所有测试项，形成一测试流程；步骤104：按照所述测试流程对所述多批次待测芯片中的一批次待测芯片进行并行或串行测试，并将所述批次的测试数据更新至所述已检芯片的测试数据中；步骤105：循环执行步骤102至步骤104，依次完成其余批次待测芯片的并行或串行测试。通过对测试项故障覆盖有效性和故障出现的概率进行排序，优化测试进程，以减少待测芯片的检测时间，从而减少整个测试时间，降低测试成本。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种集成电路测试优化方法及其测试装置。
背景技术
基于集成电路测试高昂成本考虑，现今开发经济高效、适应能力强的芯片级电路快速并行测试及自动调整的技术显得尤其重要。本领域中，技术人员主要是在测试设备、DFT、测试接口等多种提升芯片级电路并行测试的基础上，结合测试算法、测试数据分析、测试时间及测试效率统计等技术来开发经济高效、适应能力强的集成电路测试流程全自动调整及并行测试效率自动评估，其中，通过探针卡/接口板Z空间高密度扩展、模拟/混合信号高平行度驱动接收扩展、高并行电源网路驱动拓扑、测试流程参数的优化、在线测试流程动态调整、芯片内部多测试项并行测试等技术，可以提升芯片级电路的并行测试效率，在将其应用到芯片级电路的量产测试中时，可以减少测试时间及测试成本，实现快速并行测试及测试流程全自动调整，满足现代化集成电路测试的需求，提升整体集成电路测试产业的竞争力。
现有技术中对于失效的芯片的测试方法，通常是：选取多个芯片，然后设定多个测试项，在测试过程中，一旦自动测试设备在当前测试项下检测到芯片有故障则立即停止测试，即表明该测试项失效，而后续的测试项目将不会再运行。因此失效芯片的测试时间取决于发现芯片故障的时间，即发现测试项失效的时间，而这一时间决定于发现芯片故障的测试项在整个测试流程中的位置。如何减小所述芯片的测试时间以及早检测出失效芯片以及如何缩短芯片的多测试项并行测试的测试时间成为本领域技术人员亟待解决的技术问题之一。
发明内容
本发明的目的是提供一种集成电路测试优化方法及其测试装置，通过对芯片的测试项失效概率进行排序，优化测试进程，以减少待测芯片的检测时间，从而减少整个测试时间，降低测试成本。
本发明的技术解决方案是一种集成电路测试优化方法，包括：
步骤101：提供已检芯片的多个测试项的测试数据和多批次待测芯片；
步骤102：根据所述测试数据获取每个测试项的失效概率；
步骤103：按照所述失效概率从高到低排序所有测试项，形成一测试流程；
步骤104：按照所述测试流程对所述多批次待测芯片中的一批次待测芯片进行并行或串行测试，并将所述批次的测试数据更新至所述已检芯片的测试数据中；
步骤105：循环执行步骤102至步骤104，依次完成其余批次待测芯片的并行或串行测试。
作为优选：对所述多批次待测芯片中的每一批次待测芯片的并行测试包括，
采集每个测试项的并行测试时间，找出并行测试时间大于一预定义时间的测试项；
调整所述找出的各个测试项的参数以缩短所述测试项的测试时间，评估所述芯片的并行测试效率。
作为优选：所述芯片的并行测试效率
其中：n表示测试项的数量；
Tsi表示单site测试方法下测试项i的测试时间；
Ts表示单site测试方法下所有测试项的测试时间；
Xi表示测试项i的并行测试效率。
作为优选：所述测试项i的并行测试效率为Xi＝(N-Ki)/(N-1)*Xbaseline，
其中：N表示并行测试的site数，所述N≥2；
Ki表示并行测试(同时并行地多位进行测试)下测试项i的测试时间；
Xbaseline表示自动测试设备基本的并行测试效率。
本发明还提供一种集成电路测试装置，包括：
存储单元，用于存储含有多个测试项的已检芯片的测试数据；
采集单元，用于从所述存储单元中获取每个测试项的失效概率；
排序单元，用于根据所述采集单元的失效概率从高到低排序所有测试项，形成一测试流程；
测试单元，用于按照所述排序单元的测试流程对一批次待测芯片测试，生成所述批次待测芯片的测试数据；
输出单元，用于将所述测试单元产生的测试数据更新至所述存储单元的已检芯片的测试数据中。
作为优选：对所述多批次待测芯片中的每一批次待测芯片的并行测试包括：
采集每个测试项的并行测试时间，找出并行测试时间大于一预定义时间的测试项；
调整所述找出的各个测试项的参数以缩短所述测试项的测试时间，评估所述芯片的并行测试效率。
作为优选：所述芯片的并行测试效率
其中：n表示测试项的数量；
Tsi表示单site测试方法下测试项i的测试时间；
Ts表示单site测试方法下所有测试项的测试时间；
Xi表示测试项i的并行测试效率。
作为优选：所述测试项i的并行测试效率为Xi＝(N-Ki)/(N-1)*Xbaseline，
其中：N表示并行测试的site数，所述N≥2；
Ki表示并行测试(同时并行地多位进行测试)下测试项i的测试时间；
Xbaseline表示自动测试设备基本的并行测试效率。
与现有技术相比，本发明集成电路测试优化方法在一批待测芯片测试中，通过失效分析，找出失效概率大的测试项，在测试项不变的情况下，将失效概率大的测试项调整到测试流程的前端，及早的检测出失效芯片，后续的测试项将不会再运行，减少失效概率过大测试项的重复测试，所述测试数据作为下批次待测芯片的失效分析数据，实现测试流程全自动调整，大幅度提升芯片测试效率，减少芯片测试时间及测试成本。
附图说明
图1是本发明一实施例的集成电路测试优化方法的流程图；
图2是本发明一实施例的集成电路测试优化方法中并行测试的流程图；
图3是本发明一实施例的集成电路测试装置的结构示意图。
具体实施方式
本发明下面将结合附图作进一步详述：
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图1是本发明并行测试方法的流程图。
请参阅图1所示，本发明提供一种集成电路测试优化方法，包括以下步骤：
步骤101：提供已检芯片的多个测试项的测试数据和多批次待测芯片；
步骤102：根据所述测试数据获取每个测试项的失效概率；
步骤103：按照所述失效概率从高到低排序所有测试项，形成一测试流程；
步骤104：按照所述测试流程对所述多批次待测芯片中的一批次待测芯片进行并行或串行测试，并将所述批次的测试数据更新至所述已检芯片的测试数据中；
步骤105：循环执行步骤102至步骤104，依次完成其余批次待测芯片的并行或串行测试。
基于芯片在量产中，对于失效的芯片，当自动测试设备在当前测试项(该测试项为设定的多个测试项中的一个)下检测到芯片有故障后则立即停止测试，即表明该测试项失效，而后续其他的测试项将不会再测试。所述集成电路测试优化方法在一批次待测芯片测试中，通过失效分析，找出失效概率大的测试项，在测试项不变的情况下，将失效概率大的测试项调整到测试流程的前端，及早的检测出失效芯片，后续的测试项将不会再运行，减少失效概率过大测试项的重复测试，所述测试数据作为下批次待测芯片的失效分析数据，实现测试流程全自动调整，大幅度提升芯片测试效率，减少芯片测试时间及测试成本。
对所述多批次待测芯片中的每一批次待测芯片的并行测试包括：
在步骤201中，采集每个测试项的并行测试时间，找出并行测试时间大于一预定义时间的测试项；
在步骤202中，调整所述找出的各个测试项的参数以缩短所述测试项的测试时间，评估所述芯片的并行测试效率。
所述多个测试项的芯片的并行测试效率(PTE，Parallel Test Efficiency)
其中：n表示测试项的数量；
Tsi表示单site测试方法(串行数据测试模式)下测试项i的测试时间；
Ts表示单site测试方法下所有测试项的测试时间；
Xi表示测试项i的并行测试效率。
所述测试项i的并行测试效率为Xi＝(N-Ki)/(N-1)*Xbaseline，
其中：N表示并行测试的site数，所述N≥2，一般取测试机资源允许条件下的并行测试中最大的site值；
Ki表示并行测试(同时并行地多位进行测试)下测试项i的测试时间；
Xbaseline表示自动测试设备基本的并行测试效率。
首先，测试软件采集单site测试方法下每个测试项i的测试时间Tsi和单site测试方法下所有测试项的测试时间Ts；
然后，在N取测试机资源允许条件下的并行测试中最大的site值时，采集所述芯片n个测试项在所述并行测试中每个测试项的测试时间Ki；
分析查找所述每个测试项的测试时间Ki，当有些测试项的测试时间较大时，分析所述测试软件中所述测试项的参数，调整参数(如继电器的延迟时间等)来减小所述测试时间，从而提高并行测试效率，测试软件再算取所述芯片的并行测试效率，看是否满足芯片并行测试效率的要求。
上述方法在失效分析调整测试进程大幅度改善待测芯片测试时间后，在对芯片的多个测试项并行测试中，采集每个测试项的并行测试时间，找出测试时间较长的测试项；分析所述测试软件中引起测试时间较大的测试软件的参数，调整测试软件中的参数来减少所述测试时间，最后评估所述芯片的并行测试效率，达到缩短芯片测试时间，提高并行测试效率。
如图3所示，本发明还提供一种集成电路测试装置，包括：
存储单元1，用于存储含有多个测试项的已检芯片的测试数据；
采集单元2，用于从所述存储单元1中获取每个测试项的失效概率；
排序单元3，用于根据所述采集单元2的失效概率从高到低排序所有测试项，形成一测试流程；
测试单元4，用于按照所述排序单元3的测试流程对一批次待测芯片测试，生成所述批次待测芯片的测试数据；
输出单元5，用于将所述测试单元4产生的测试数据更新至所述存储单元1的已检芯片的测试数据中。
作为优选：对所述多批次待测芯片中的每一批次待测芯片的并行测试包括，
在步骤201中，采集每个测试项的并行测试时间，找出并行测试时间大于一预定义时间的测试项；
在步骤202中，调整所述找出的各个测试项的参数以缩短所述测试项的测试时间，评估所述芯片的并行测试效率。
作为优选：所述芯片的并行测试效率
其中：n表示测试项的数量；
Tsi表示单site测试方法下测试项i的测试时间；
Ts表示单site测试方法下所有测试项的测试时间；
Xi表示测试项i的并行测试效率。
作为优选：所述测试项i的并行测试效率为Xi＝(N-Ki)/(N-1)*Xbaseline，
其中：N表示并行测试的site数，所述N≥2；
Ki表示并行测试(同时并行地多位进行测试)下测试项i的测试时间；
Xbaseline表示自动测试设备基本的并行测试效率。
所述集成电路测试装置在一批次待测芯片测试中，通过采集单元采集已检芯片的测试数据再进行失效分析，找出失效概率大的测试项，在测试项不变的情况下，通过排序单元将失效概率大的测试项调整到测试流程的前端，及早的检测出失效芯片，后续的测试项将不会再运行，减少失效概率过大测试项的重复测试，测试单元得到的测试项数据输出给存储单元作为下批次待测芯片的失效分析数据，实现测试流程全自动调整，大幅度提升芯片测试效率，减少芯片测试时间及测试成本。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明权利要求的涵盖范围。
Claims (8)
1.一种集成电路测试优化方法，其特征在于，包括：
步骤101：提供已检芯片的多个测试项的测试数据和多批次待测芯片；
步骤102：根据所述测试数据获取每个测试项的失效概率；
步骤103：按照所述失效概率从高到低排序所有测试项，形成一测试流程；
步骤104：按照所述测试流程对所述多批次待测芯片中的一批次待测芯片进行并行或串行测试，并将所述批次的测试数据更新至所述已检芯片的测试数据中；
步骤105：循环执行步骤102至步骤104，依次完成其余批次待测芯片的并行或串行测试。
2.根据权利要求1所述的集成电路测试优化方法，其特征在于，对所述多批次待测芯片中的每一批次待测芯片的并行测试包括：
采集每个测试项的并行测试时间，找出并行测试时间大于一预定义时间的测试项；
调整所述找出的各个测试项的参数以缩短所述测试项的测试时间，评估所述芯片的并行测试效率。
3.根据权利要求2所述的集成电路测试优化方法，其特征在于：所述芯片的并行测试效率
其中：n表示测试项的数量；
Tsi表示单site测试方法下测试项i的测试时间；
Ts表示单site测试方法下所有测试项的测试时间；
Xi表示测试项i的并行测试效率。
4.根据权利要求3所述的集成电路测试优化方法，其特征在于：所述测试项i的并行测试效率为Xi＝(N-Ki)/(N-1)*Xbaseline，
其中：N表示并行测试的site数，所述N≥2；
Ki表示并行测试下测试项i的测试时间；
Xbaseline表示自动测试设备基本的并行测试效率。
5.一种集成电路测试装置，其特征在于，包括：
存储单元，用于存储含有多个测试项的已检芯片的测试数据；
采集单元，用于从所述存储单元中获取每个测试项的失效概率；
排序单元，用于根据所述采集单元的失效概率从高到低排序所有测试项，形成一测试流程；
测试单元，用于按照所述排序单元的测试流程对一批次待测芯片测试，生成所述批次待测芯片的测试数据
输出单元，用于将所述测试单元产生的测试数据更新至所述存储单元的已检芯片的测试数据中。
6.根据权利要求5所述的集成电路测试装置，其特征在于，对所述多批次待测芯片中的每一批次待测芯片的并行测试包括：
采集每个测试项的并行测试时间，找出并行测试时间大于一预定义时间的测试项；
调整所述找出的测试项的参数以缩短该测试项的测试时间，评估所述芯片的并行测试效率。
7.根据权利要求6所述的集成电路测试装置，其特征在于：所述芯片的并行测试效率
其中：n表示测试项的数量；
Tsi表示单site测试方法下测试项i的测试时间；
Ts表示单site测试方法下所有测试项的测试时间；
Xi表示测试项i的并行测试效率。
8.根据权利要求7所述的集成电路测试装置，其特征在于：所述测试项i的并行测试效率为Xi＝(N-Ki)/(N-1)*Xbaseline，
其中：N表示并行测试的site数，所述N≥2；
Ki表示并行测试下测试项i的测试时间；
Xbaseline表示自动测试设备基本的并行测试效率。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012102070090A CN102707225A (zh) | 2012-06-21 | 2012-06-21 | 集成电路测试优化方法及其测试装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012102070090A CN102707225A (zh) | 2012-06-21 | 2012-06-21 | 集成电路测试优化方法及其测试装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102707225A true CN102707225A (zh) | 2012-10-03 |
Family
ID=46900155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012102070090A Pending CN102707225A (zh) | 2012-06-21 | 2012-06-21 | 集成电路测试优化方法及其测试装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102707225A (zh) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103592613A (zh) * | 2013-11-22 | 2014-02-19 | 上海华岭集成电路技术股份有限公司 | 测试校正仪、测试***及测试方法 |
| CN104133172A (zh) * | 2014-08-08 | 2014-11-05 | 上海华力微电子有限公司 | 一种提高同测数的新型测试开发方法 |
| CN107003912A (zh) * | 2014-08-04 | 2017-08-01 | 英特尔公司 | 在包括多个处理器的用于具有功能安全性的应用的电子***中运行程序的方法、对应***和计算机程序产品 |
| CN108519550A (zh) * | 2018-03-28 | 2018-09-11 | 上海华岭集成电路技术股份有限公司 | 集成电路晶圆测试优化方法 |
| CN109308162A (zh) * | 2017-07-26 | 2019-02-05 | 北京兆易创新科技股份有限公司 | 闪存的优化装置、优化方法及设备 |
| CN112305402A (zh) * | 2020-02-27 | 2021-02-02 | 青岛众鑫科技有限公司 | 一种混合集成电路产品测试专用控制器 |
| CN112444764A (zh) * | 2019-08-30 | 2021-03-05 | 中电海康集团有限公司 | 翻转电压的测试方法 |
| CN112444730A (zh) * | 2020-10-15 | 2021-03-05 | 绍兴网策科技有限公司 | 一种多Site模式测试装置防呆方法和测试机防呆方法 |
| CN112579262A (zh) * | 2019-09-29 | 2021-03-30 | 北京君正集成电路股份有限公司 | 一种具有测试项调整的多线程并行的处理方法 |
| CN112579367A (zh) * | 2019-09-29 | 2021-03-30 | 北京君正集成电路股份有限公司 | 一种测试过程中设置数据空间的处理方法 |
| CN112579306A (zh) * | 2019-09-29 | 2021-03-30 | 北京君正集成电路股份有限公司 | 一种线程设置和线程调度的方法 |
| CN113035267A (zh) * | 2021-03-25 | 2021-06-25 | 长江存储科技有限责任公司 | 一种半导体测试装置、数据处理方法、设备及存储介质 |
| CN113189467A (zh) * | 2021-04-21 | 2021-07-30 | 苏州英嘉通半导体有限公司 | GaN功率器件静态参数的自动测试***及其测试方法 |
| CN114264930A (zh) * | 2021-12-13 | 2022-04-01 | 上海华岭集成电路技术股份有限公司 | 一种芯片筛选测试的方法 |
| CN114839514A (zh) * | 2022-07-04 | 2022-08-02 | 杭州加速科技有限公司 | 一种芯片测试工程的动态优化方法及其*** |
| CN115308518A (zh) * | 2022-10-10 | 2022-11-08 | 杭州三海电子有限公司 | 一种老炼电路的参数测量顺序确定方法和*** |
| CN116385591A (zh) * | 2023-06-06 | 2023-07-04 | 杭州芯翼科技有限公司 | 变化趋势图的显示方法、装置和设备 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01244380A (ja) * | 1988-03-25 | 1989-09-28 | Nec Yamaguchi Ltd | Ｉｃ試験装置 |
| US6078189A (en) * | 1996-12-13 | 2000-06-20 | International Business Machines Corporation | Dynamic test reordering |
| CN1560646A (zh) * | 2004-02-26 | 2005-01-05 | 中国科学院计算技术研究所 | 一种快速的集成电路测试流程优化方法 |
| CN1804808A (zh) * | 2005-01-14 | 2006-07-19 | 安捷伦科技有限公司 | 优化测试顺序的方法 |
| US7689876B2 (en) * | 2006-06-30 | 2010-03-30 | Samsung Electronics Co., Ltd. | Real-time optimized testing of semiconductor device |
-
2012
- 2012-06-21 CN CN2012102070090A patent/CN102707225A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01244380A (ja) * | 1988-03-25 | 1989-09-28 | Nec Yamaguchi Ltd | Ｉｃ試験装置 |
| US6078189A (en) * | 1996-12-13 | 2000-06-20 | International Business Machines Corporation | Dynamic test reordering |
| CN1560646A (zh) * | 2004-02-26 | 2005-01-05 | 中国科学院计算技术研究所 | 一种快速的集成电路测试流程优化方法 |
| CN1804808A (zh) * | 2005-01-14 | 2006-07-19 | 安捷伦科技有限公司 | 优化测试顺序的方法 |
| US7689876B2 (en) * | 2006-06-30 | 2010-03-30 | Samsung Electronics Co., Ltd. | Real-time optimized testing of semiconductor device |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103592613B (zh) * | 2013-11-22 | 2016-09-28 | 上海华岭集成电路技术股份有限公司 | 测试校正仪、测试***及测试方法 |
| CN103592613A (zh) * | 2013-11-22 | 2014-02-19 | 上海华岭集成电路技术股份有限公司 | 测试校正仪、测试***及测试方法 |
| CN107003912A (zh) * | 2014-08-04 | 2017-08-01 | 英特尔公司 | 在包括多个处理器的用于具有功能安全性的应用的电子***中运行程序的方法、对应***和计算机程序产品 |
| CN107003912B (zh) * | 2014-08-04 | 2020-09-08 | 英特尔公司 | 电子***和在该电子***中执行程序的方法 |
| CN104133172A (zh) * | 2014-08-08 | 2014-11-05 | 上海华力微电子有限公司 | 一种提高同测数的新型测试开发方法 |
| CN109308162A (zh) * | 2017-07-26 | 2019-02-05 | 北京兆易创新科技股份有限公司 | 闪存的优化装置、优化方法及设备 |
| CN108519550A (zh) * | 2018-03-28 | 2018-09-11 | 上海华岭集成电路技术股份有限公司 | 集成电路晶圆测试优化方法 |
| CN108519550B (zh) * | 2018-03-28 | 2020-06-23 | 上海华岭集成电路技术股份有限公司 | 集成电路晶圆测试优化方法 |
| CN112444764A (zh) * | 2019-08-30 | 2021-03-05 | 中电海康集团有限公司 | 翻转电压的测试方法 |
| CN112579367A (zh) * | 2019-09-29 | 2021-03-30 | 北京君正集成电路股份有限公司 | 一种测试过程中设置数据空间的处理方法 |
| CN112579367B (zh) * | 2019-09-29 | 2023-09-22 | 北京君正集成电路股份有限公司 | 一种测试过程中设置数据空间的处理方法 |
| CN112579262A (zh) * | 2019-09-29 | 2021-03-30 | 北京君正集成电路股份有限公司 | 一种具有测试项调整的多线程并行的处理方法 |
| CN112579306A (zh) * | 2019-09-29 | 2021-03-30 | 北京君正集成电路股份有限公司 | 一种线程设置和线程调度的方法 |
| CN112579306B (zh) * | 2019-09-29 | 2024-02-27 | 北京君正集成电路股份有限公司 | 一种线程设置和线程调度的方法 |
| CN112579262B (zh) * | 2019-09-29 | 2024-02-27 | 北京君正集成电路股份有限公司 | 一种具有测试项调整的多线程并行的处理方法 |
| CN112305402A (zh) * | 2020-02-27 | 2021-02-02 | 青岛众鑫科技有限公司 | 一种混合集成电路产品测试专用控制器 |
| CN112305402B (zh) * | 2020-02-27 | 2022-12-27 | 青岛众鑫科技有限公司 | 一种混合集成电路产品测试专用控制器 |
| CN112444730A (zh) * | 2020-10-15 | 2021-03-05 | 绍兴网策科技有限公司 | 一种多Site模式测试装置防呆方法和测试机防呆方法 |
| CN113035267A (zh) * | 2021-03-25 | 2021-06-25 | 长江存储科技有限责任公司 | 一种半导体测试装置、数据处理方法、设备及存储介质 |
| CN113189467A (zh) * | 2021-04-21 | 2021-07-30 | 苏州英嘉通半导体有限公司 | GaN功率器件静态参数的自动测试***及其测试方法 |
| CN114264930A (zh) * | 2021-12-13 | 2022-04-01 | 上海华岭集成电路技术股份有限公司 | 一种芯片筛选测试的方法 |
| CN114839514A (zh) * | 2022-07-04 | 2022-08-02 | 杭州加速科技有限公司 | 一种芯片测试工程的动态优化方法及其*** |
| CN115308518A (zh) * | 2022-10-10 | 2022-11-08 | 杭州三海电子有限公司 | 一种老炼电路的参数测量顺序确定方法和*** |
| CN115308518B (zh) * | 2022-10-10 | 2022-12-23 | 杭州三海电子有限公司 | 一种老炼电路的参数测量顺序确定方法和*** |
| CN116385591B (zh) * | 2023-06-06 | 2023-08-15 | 杭州芯翼科技有限公司 | 变化趋势图的显示方法、装置和设备 |
| CN116385591A (zh) * | 2023-06-06 | 2023-07-04 | 杭州芯翼科技有限公司 | 变化趋势图的显示方法、装置和设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102707225A (zh) | 集成电路测试优化方法及其测试装置 | |
| Wu et al. | Parameter extraction of photovoltaic models from measured IV characteristics curves using a hybrid trust-region reflective algorithm | |
| CN109873610B (zh) | 基于iv特性和深度残差网络的光伏阵列故障诊断方法 | |
| US8987010B1 (en) | Microprocessor image correction and method for the detection of potential defects | |
| Cristaldi et al. | Diagnostic architecture: A procedure based on the analysis of the failure causes applied to photovoltaic plants | |
| CN102736009A (zh) | 用于检验太阳能电池的方法和设备 | |
| CN109767996A (zh) | 晶圆缺陷分析***及分析方法 | |
| CN102565653B (zh) | 一种晶圆测试方法 | |
| Shanmugam et al. | Determination of metal contact recombination parameters for silicon wafer solar cells by photoluminescence imaging | |
| TWI534445B (zh) | 電子裝置、效能分類系統與方法、電壓自動校正系統 | |
| CN111245365B (zh) | 基于动态加权深度森林的光伏组件故障诊断方法 | |
| CN102467602B (zh) | 检测小延迟缺陷的方法 | |
| Zhang et al. | Model parameter analysis of cracked photovoltaic module under outdoor conditions | |
| CN105743439A (zh) | 光伏电池组串运行参数的检测方法及相关装置 | |
| CN102565682A (zh) | 一种基于二分法的故障测试向量的定位方法 | |
| CN104124181A (zh) | 一种芯片良率调试的方法和晶圆 | |
| AU2021222233B2 (en) | Predicting a performance value of a solar cell from electrical impedance spectroscopy measurements | |
| CN103605092B (zh) | Wat测试***及测试方法 | |
| CN114896238B (zh) | 一种多晶圆跳测赋值方法、***、电子设备及存储介质 | |
| Gallardo-Saavedra et al. | Analysis and characterization of thermographic defects at the pv module level | |
| CN104899364B (zh) | 一种用于器件建模的标准单元选择方法 | |
| CN105629334A (zh) | 一种用于光伏电站***电气效率评价的气象参数测试方法 | |
| CN108648782B (zh) | 相变存储器最优脉冲操作条件的筛选方法 | |
| CN103018564A (zh) | 一种测试成品电池片扩散层电阻的方法 | |
| Zafirovska et al. | Efficient detection of finger interruptions from photoluminescence images |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C05 | Deemed withdrawal (patent law before 1993) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20121003 |