CN1138984C - 电子元件的测试方法和电子元件测试装置 - Google Patents
电子元件的测试方法和电子元件测试装置 Download PDFInfo
- Publication number
- CN1138984C CN1138984C CNB991179439A CN99117943A CN1138984C CN 1138984 C CN1138984 C CN 1138984C CN B991179439 A CNB991179439 A CN B991179439A CN 99117943 A CN99117943 A CN 99117943A CN 1138984 C CN1138984 C CN 1138984C
- Authority
- CN
- China
- Prior art keywords
- electronic component
- test
- test signal
- testing
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
本发明是一种将测试信号输入到要测试的电子元件里,根据其响应输出信号,判断电子元件好坏的电子元件的测试方法,在第一测试里,对多个电子元件组成的电子元件群的各电子元件A1、A2,输入共同的测试信号,根据其响应信号,判断该测试的电子元件群全体好坏。在第二测试(再检测)里,对于由第一测试工序判断为不合格的各测试电子元件,分别输入互相独立的测试信号,根据其响应信号,判断该测试的单个电子元件A1、A2的好坏。
Description
技术领域
本发明涉及一种用于测试半导体集成电路器件等的各种电子元件(以下,简单地称为IC)的电子元件测试装置和电子元件的测试方法,特别是,涉及测试头一侧端子数即使少,也能使IC的同时测定数增加的电子元件测试方法和电子元件的测试装置。
背景技术
在称为处理装置(handler)的电子元件测试装置中,把存放托架里的多个IC输送到测试装置内,将各IC压接到与测试头连接的插座端子上,在测试装置本体(tester)中进行测试。并且,测试一结束就从测试工序送出各IC,就是转载到与测试结果相应的托架上,并按所谓合格或不合格的类别进行分类。
在现有的处理装置中有不同形式的托架,既有用于存放测试前的IC和存放测试完成了的IC的托架(以下,也叫做用户托架)又有处理装置内循环输送的托架(以下,叫做测试托架)。这种处理装置,在测试前后,在用户托架与测试托架之间进行IC的转载,使IC与插座的端子接触,在进行测试的测试工序中,IC被搭载于测试托架的状态下向测试头推压。
要是用这样的处理装置,其处理速度或每单位时间的处理个数(叫做测试装置的生产率)越多就越好,但如图14所示的那样,对于IC的测试时间较长的情况(例如,以存储器IC居多),大致与同时***到测试头插座里的IC个数,即同时测定数成比例。例如,如该图所示,在测试时间长的区域,相对于同时测定32个IC的处理装置,同时测定64个IC的处理装置则生产率就变成约2倍。因此,为了提高生产率,使IC的同时测定数增加,就可以了。
然而,为了使IC的同时测定数增加,也就必须与之相应地增加测试头一侧的端子数,因而不可能原封不动使用现有的测试头。
图13是典型地示出了测试工序中的测试头端子与插座端子之间的连接关系图,在现有的处理装置中,对于一个IC(DUT:Device UnderTest,即测试下的器件)的驱动器针和输入输出针,各自分开设置在测试头一侧的端子。因此,在处理装置一侧可实施的IC同时测定数,因测试头一侧的端子数而受到限制,换句话说,该测试头一侧的端子数划定了处理装置能同时测定数的界限。
发明内容
本发明的目的在于提供一种即使测试头一侧的端子数数量少,也能增加IC的同时测定数的电子元件的测试方法和电子元件测试装置。
(1-1)为了达到上述的目的,根据本发明的第1观点,就是提供一种用于电子元件的测试方法,将要测试的多个电子元件的规定端子同时电连接到测试信号的输入端子,向所述电子元件的各规定端子输入第1测试信号和与该第1测试信号不同的第2测试信号,根据所述第2测试信号的响应输出信号,判断所述多个电子元件中各个的好坏,该电子元件的测试方法包括:第一测试工序,将所述多个电子元件分成为由2以上电子元件组成的电子元件群,对所述电子元件群中各个电子元件由共同的至少一个端子作为支路,输入第1测试信号,同时对所述电子元件群中各个电子元件独立输入所述第2测试信号,根据所述第2测试的响应信号,判断该测试的所述电子元件群全体好坏;以及第二测试工序,取出所述第一测试工序判断为不合格的电子元件群,将该电子元件群的电子元件的规定端子电连接到测试信号输入端子,使所述共同的第一测试信号互相独立输入,在这种状态下对该电子元件群的各个测试电子元件输入所述第1测试信号,同时对所述电子元件群中各个电子元件独立输入所述第2测试信号,根据所述第2测试的响应信号,判断该测试的所述每个电子元件好坏。
在本发明中,第一测试工序里,对由多个电子元件组成的电子元件群,使用共同的测试信号实行测试来判断该电子元件群全体的好坏。这时,既作为电子元件群全体,获得正常的响应输出信号,又不限于它是不是共同的测试信号,可以说构成电子元件群的全部电子元件都是合格产品。
相反,作为电子元件群全体,在得到异常响应输出信号的情况下,不可能指定构成该电子元件群的电子元件哪一个是合格的,哪一个不合格。因此,在本发明中,设置第二测试工序。
也就是,在第二测试工序中,对构成通过第一测试工序被判断为不合格的电子元件群的各个电子元件,不使用共同的测试信号,而分别输入互相独立的测试信号。而且,根据其响应信号,判断供给该测试的每个电子元件的好坏。据此,可以判断被判定为不合格的电子元件群的,哪个电子元件是合格品的,哪个电子元件不合格品。
因此,使用一个测试头一侧的端子,可以同时测试多个电子元件,即使不增加测试头的端子数,也能增加电子元件的同时测定数。
这样的电子元件的测试方法,虽然对于电子元件群,不合格的判断结果是以电子元件为单位个别地进行测试也行,但在合格品比例较高的情况下就特别有效。
作为有关本发明的测试信号的种类,没有特别限定,例如在存储器系列IC中,除从驱动器端子输入的地址指定信号外,也包含从输入端子输入的输入信号等内容。
(1-2)在上述发明中,第二测试工序也可以在第一测试工序之后马上实行,另外,也可以代之以在上述第一测试工序和第二测试工序之间,在上述第一测试工序包括:把已判断为不合格品的电子元件群进行再排列的工序,和把再排列后的电子元件送到上述第二测试工序的工序。
(1-3)在上述发明中,在第一测试工序里,作为共同输入的测试信号的输入方式,没有特别限定,例如对上述电子元件群的各个电子元件,从测试头的共同端子,并行地进行输入。
并且,在第一测试工序里,不用作为共同输入测试信号的输入方式,而代之以对上述电子元件群的各个电子元件,从测试头的共同端子有选择性地进行输入。
就前者的输入方式来说,通过分离插座一侧的端子电路(例如插座板),故可以使用一个测试头一侧的端子,同时测试多个电子元件,就后者的输入方式而言,由于分离插座一侧的端子电路(例如操作台),故可以使用一个测试头一侧的端子,同时测试多个电子元件。在哪一种方式中,也只变更插座一侧与测试头一侧的一方,另一方可以照样使用。
还有(1-4),在上述第一测试工序的测试信号中,对上述电子元件群的各个电子元件,也可以包括互相独立输入的第2测试信号。
并且,在上述第一测试工序的响应输出信号中,也可以包括来自上述电子元件群的各个电子元件的互相独立输出的响应输出信号。
本发明的关键在于,通过将可能共同化的测试信号尽量共同化,并不增加测试头一侧的端子数,而能增加同时测定数,这意味着,不能共同化,例如即使在电子元件群的好坏判断中,也不是将必须的测试信号进行共同化的意思。
(1-5)在本发明的电子元件的测试方法中,在第一和第二测试工序里,同时被测试的电子元件数没有特别限定,就是包括所有的数的意思。特别是,在上述第一测试工序里,对N个电子元件同时进行测试,在上述第二测试工序里,对N/2个电子元件同时进行测试则更为理想(但是N为自然数)。例如在第一测试工序里,同时测定64个电子元件,而在第二测试工序里,同时测试32个电子元件。同样,在第一测试工序里,同时测试128个、32个和16个电子元件的情况下,在第二测试工序里,同时测试64个、16个和8个电子元件,这个数取决于构成一个电子元件群的电子元件数。
(2-1)为了达到上述目的,根据本发明的第2观点,提供一种电子元件测试装置,将多个要测试电子元件的规定端子同时电连接到测试信号的输入端子,向所述电子元件的各规定端子输入第1测试信号和与该第1测试信号不同的第2测试信号,根据所述第2测试信号的响应输出,判断所述多个电子元件中各个的好坏,其特征是包括:测试头,用于向所述多个要测试的电子元件的规定端子输出所述第1测试信号和所述第2测试信号,同时提取所述第2测试信号的响应输出信号;IC插座,一端与要测试电子元件的规定端子连接,另一端与测试头端子连接;分离电路,用于相对所述测试头的输出所述第1测试信号至少一个端子,将电子元件侧的至少二个IC插座的端子并行分离。
在本发明中,由于设置有对测试头的至少一个端子,把至少二个IC插座的电子元件一侧的端子分离成并行的电路,所以使用上述本发明的电子元件的测试方法进行测试的话,即使不增加测试头的端子数也能增加电子元件的同时测定数。
(2-2)对本发明的分离电路,没有特别限定,设于上述IC插座一侧也行。或者设于上述测试头一侧也行。将分离电路设于测试头一侧的情况下,将切换开关设置在上述分离电路中是理想的。
在IC插座一侧或测试头一侧的任一侧上设置分离电路,也可以使用一个测试头一侧的端子,同时测试多个电子元件,在哪一侧,也都是变更IC侧和测试头侧的两者之一方,而另一方可以照样使用。
(2-3)在本发明中,更理想的是具有,将多个电子元件,同时分别与上述IC插座的电子元件一侧端子连接,求出每个设有上述分离电路的IC插座群的测试结果,并对上述一个IC插座群,象成为一个电子元件一样,再排列已被判断为不合格品的群的电子元件的机构(以下,叫做再检测机构)。
在作为电子元件群的测试结束之后,因设有对被判断为不合格的电子元件群,进行再检测的再检测机构,故可以自动地进行电子元件好坏的判断。
(3)在本发明的电子元件的测试方法和电子元件测试装置中,对构成电子元件群的电子元件数,没有特别限制,而是包括2以上的全部自然数。并且,虽然第一和第二测试工序中实行的电子元件的同时测试数为16个、32个、64个、128个等等,个数越大提高生产率越大这一点上可以说是理想的,但不限于这些数字中某个,而是包括2以上的全部自然数的意思。
附图说明
图1表示本发明的电子元件测试装置的实施方案的斜视图;
图2是沿图1的II-II线的剖面图;
图3表示在图1所示的电子元件测试装置中电子元件的处理方法的示意图;
图4表示在图1所示的电子元件测试装置中所用托架的分解斜视图;
图5表示图1的测试头的详细剖面图;
图6是沿图5的VI-VI线的剖面图;
图7是为说明本发明的测试方法(第一测试工序)的测试托架的平面图;
图8是为说明本发明的测试方法(第一测试工序)的测试头和插座之间的连接关系示意图;
图9是为说明本发明的测试方法(第二测试工序)的测试托架的平面图;
图10是为说明本发明的测试方法(第二测试工序)的测试头和插座之间的连接关系示意图;
图11表示本发明的测试头和插座之间的连接关系的另一个实施方案示意图;
图12表示本发明测试方法的实施方案的流程图;
图13表示现有电子元件测试装置的测试头和插座之间的连接关系示意图;
图14是表示测试时间与生产率之间的关系曲线。
具体实施方式
图3是用于理解本实施例的电子元件测试装置1中被测试IC的处理方法图,实际上还有平面地示出在上下方向排列配置着的构件部分。因此,该机械的(三维)构造参照图1进行说明。
首先,参照这些图1到图3,概述本实施例的电子元件测试装置的整体构造。本实施例的电子元件测试装置1,如该图所示,由用于处理被测试IC的处理装置1、与被测试IC电接触的测试头5、将测试信号送到该测试头5,对被测试IC实行测试的测试器6构成。
其中的处理装置1由安装测试头5的仓部100、以后贮存进行测试的被测试IC,并将测试完成的IC进行分类贮存的IC贮存部200、将被测试IC送入仓部100的装载部300以及在仓部100将进行测试后的IC进行分类并取出来的卸载部400构成。
另外,在以下的说明中,举例说,用恒温槽把温度应力施加到被测试IC上的,所谓盒式的处理装置1来说明本发明,但本发明不限定给被测试IC的温度施加方式,而且也可以应用于其他的处理装置。
该电子元件测试装置1,是在给IC以高温或低温的温度应力的状态下,测试(检测)IC是不是确实地进行工作,并根据该测试结果,对IC进行分类的装置,在加上这种温度应力状态下的工作测试,从多个搭载成为测试对象的被测试IC的用户托架上,将被测试IC转载到输送该电子元件测试装置1内的测试托架TST上。
在装载部300,将该测试托架TST,送入装载了被测试IC后的仓部100中,并在搭载于该测试托架TST的状态下,在仓部100里测试各被测试IC。而且,测试完了的被测试IC运出到卸载部400后,在该卸载部400里,将各被测试IC转载到随测试结果而定的用户托架中。
仓部100由将设定目标的高温或低温的温度应力施加到已装载于测试托架里的被测试IC上的恒温槽(格状容器)101、在该恒温槽101中,使处于施加热应力状态的被测试IC与测试头接触的测试盒102以及在测试盒102里从测试过的被测试IC上,除去所施加热应力的除热槽(非格状容器)103构成。
在除热槽103里,在用恒温槽101施加高温的情况下,通过送风冷却被测试IC,使之回复到室温,并且在恒温槽101,例如施加-30℃左右的低温时,则用暖风或加热器等加热被测试IC,大致上回复到不发生凝结露水的温度为止。而且,把该除去热的被测试IC送向卸载部400。
仓部100
如图1所示,仓部100的恒温槽101和除热槽103被配置成,使之比测试盒102更向上方突出。其中,测试托架TST,在装载部300里装载被测试IC,再被运入恒温槽101中。虽然附图中已省略,但是在恒温槽内设有垂直输送装置,用该垂直输送装置,在测试盒102腾空前的期间,处于支撑多个测试托架TST的状态下待机。而且,在待机过程中对被测试IC施加高温或低温的温度应力。
测试盒102内,测试头5配置在其中央,而IC插座510是这样安置的,使得对于测试盒102内靠向下面。而且,将测试托架TST运送到这样安装的测试头5的上边,通过使多个被测试IC分别与多个IC插座510同时电接触的办法,进行测试。测试结束后的测试托架TST,在除热槽103里除热,让IC的温度回到室温以后,排出到卸载部400。
并且,在装载部300和卸载部400之间,如图1所示,相对于基板105,在该基板105上边,安装着由辊式输送器构成的测试托架输送装置108。借助于设于该基板105上边的测试托架输送装置108,把从除热槽103排出的测试托架TST,通过装载部300和卸载部400,送回恒温槽101。
另外,在本实施例中,如图4和图7所示,在1个测试托架TST上,例如搭载有4行×16列(总计64个)的被测试IC,对一度与测试头5接触的被测试IC,在第一次的测试时间里,同时测试64个IC(参照图7),在再检测模式时,则同时测试32个IC(参照图9)。关于该测定程序,以后再说明。
将其测试的结果,存储到测试托架TST上附有的例如识别序号,和测试托架内部由所分配的被测试IC序号决定的地址里。还有,在本发明中,不限于按这种顺序的测试方法,而按其他顺序进行测试也可以。
测试盒102中的测试托架TST和测试头5的构造如下。图5是表示图2的测试头5的详细剖面图。图6是沿图5的VI-VI线的剖面图。
本实施例的测试头5,是在测试头本体501的上部,通过接插件502a安装基板502,并在该基板502的上部,沿Z轴方向,通过少许上下可动的台柱502b,设置跨距框架503。
在该跨距框架503的上部,介以插座板隔片504,设置插座板505,又在其上部,介以子插座板隔片513设置子插座板511。
而且,在基板502与插座板505之间,用多条同轴电缆进行连接,在插座板505与子插座板511之间,用中继线柱512进行连接。
另外,图5是朝向X轴方向看测试头5时的剖面图,在该图中,只在Y轴方向示出2组插座板505和子插座板511,而实际4行×16列的测试头5上,在Y轴方向设有4组插座板505和子插座板511。
并且,图6是朝向Y轴方向看测试头5时的剖面图,在该图中,只在X轴方向示出1组插座板505和子插座板511。而实际4行×16列的测试头5上,在X轴方向设有8组插座板505和子插座板511。
在各个子插座板511的上部,根据IC插座510和需要,设置有插座导杆514。IC插座510具有与被测试IC的输入输出端子接触的多个连接插针,并与子插座板511上面形成的接合面等连接。插座导柱514,是使被测试IC与IC插座510的连接插头接触的时候,用于对该被测试IC进行定位,随情况不同也可以省略。
IC贮存部200
在IC贮存部200,设有贮存测试前的被测试IC的测试前IC贮存器201和根据测试结果贮存被测试IC的测试完成IC贮存器202。
测试前贮存器201和测试完成IC贮存器202,如图1所示,由框状的托架支承框203和从该托架支承框203的下部进入可以向上部升降的升降器204构成。在托架支承框203上,将用户托架多个层叠起来进行支承,层叠的用户托架,借助于升降器204进行上下移动。
而且,然后层叠贮存进行测试的被测试IC的用户托架,保持在测试前贮存器201里;在测试贮存器202中,保持层叠适当分类结束测试后的被测试IC的用户托架。
另外,由于这些测试前IC贮存器201和测试完成IC贮存器202构造相同,所以可以根据需要,适当设定测试前IC贮存器201和测试完成IC贮存器202之间的各自数量。在图1和图3所示的例子中,在测试前贮存器201中设有2个贮存器STK-B,而与之相邻设有2个送向卸载部400的空贮存器STK-E,同时在测试完成IC贮存器202上设有8个贮存器STK-1、STK-2、---、STK-8,根据测试结果,被构成为可以区分为最大8个分类并进行贮存。即,除合格产品和不合格产品的不同之外,即使合格产品中,工作速度也有高速的、中速的、低速的产品,或者即使不合格产品中,也必须再测试进行区分。
装载部300
上述的用户托架被运送到装载部300,在该装载部300里,在用户托架中所装载的被测试IC,转载到已停留在装载部300的测试托架TST上。
用作把被测试IC从用户托架转载到测试托架TST的IC输送装置,如图1所示,采用具备有在基板105的上部架设有2条钢轨301、用这2条钢轨301可以来往于测试托架TST与用户托架之间(设该方向为Y方向)的可靠动臂302和用该可动臂302支撑,沿可动臂302可在X方向移动的可动头303的X-Y输送装置304。
在该X-Y输送装置304的可动头303上边,朝下安装着吸附头,这个吸附头一边吸引空气一边移动,从用户托架吸附被测试IC,把这一被测试IC转载到测试托架TST上边。这样的吸附头,对可动头303,例如大约安装8个,一次可以把8个被测试IC转载到测试托架TST上。
还有,在一般的用户托架里,为了搭载被测试IC,形成了凹状的凹槽处,形成比被测试IC形状要大一些的形状,因而在存放用户托架状态下的被测试IC的位置,具有较大的偏差。因此,要是在此状态下,将被测试IC吸附到吸附头上,直接输送给测试托架TST的话,就难以正确地落入测试托架TST上形成的IC存放凹部里。
因此,本实施例的电子元件测试装置1中,在用户托架的设置位置与测试托架TST之间,设置有叫做预筛分装置305的IC位置校正装置。该预筛分装置305,具有较深的凹部,其凹部的边缘作成以倾斜面围绕的形状,因而一旦被吸附头吸着的被测试IC落入该凹部中,就由倾斜面来校正被测试IC的落下位置。由此,8个被测试IC的相互位置正确固定,再用吸附头吸着校正了位置的被测试IC,转载到测试托架TST上,可将精度良好的被测试IC转载到测试托架TST上形成的IC存放凹部。
如图1所示,在装载部300的基板上,开设有一对窗口部306、306,将送往该装载部300的用户托架配置于靠近基板105的上面。并且,附图上虽然略去,但在各个窗口部306上,设有用于保持送向该窗口部306的用户托架的保持用万向接头,而且用户托架的上面,介以窗口306,将用户托架保持在靠近基板105表面的位置。
并且,在各个窗口部306的下侧,设有可使用户托架升降的升降台,在这里转载测试前的被测试IC,并载着腾空后的用户托架下降,把该空托架交给托架移送臂205的下侧托架存放部。
卸载部400
在卸载部400也设有跟设于装载部300的X-Y输送装置同样构造的X-Y输送装置404、404,借助于该X-Y输送装置,将由卸载部400里运出测试托架TST的测试完成的被测试IC,转载到用户托架里。
而且,在卸载部400的基板105上,的基板上开设有两对窗口部406、406,将送往该卸载部400的用户托架配置在靠近基板105的上面。并且,在各个窗口部406上,也设有用于保持送向该窗口部406的用户托架的保持用万向接头,而且用户托架的上面,介以窗口406,将用户托架保持在靠近基板105表面的位置。在各个窗口部406的下侧,设有可使用户托架升降的升降台,在这里转载测试后的被测试IC,并载着装满用户托架下降,把该装满托架交给托架移送臂205的下侧托架存放部。
顺便说说,在本实施例的电子元件测试装置1中,可以区分的种类最多为8种,卸载部400的窗口部406上,最多只能配置4个用户托架。而且,实时可区分的种类限于4类。一般地说,把合格产品分类成高速响应器件、中速响应器件和低速响应器件3个类别,加上不合格产品,用4个类别就满足,但是,例如象必须再测试之类,有时也发生不属于这些类别的种类。
这样以来,除配置于卸载部400的窗口部406上分配给4个用户托架类别以外的类别中发生分类的被测试IC情况下,不是将1个用户托架,由卸载部400退回IC贮存部200,而是要将贮存新产生类别的被测试IC的用户托架转送卸载部400,把该被测试IC贮存起来也行。
但是,若在分类作业的过程中进行用户托架的转换,这时必须中断分类作业,就有降低生产率的问题。因而,本实施例的电子元件测试装置1中,在卸载部400的测试托架TST与窗口部406之间设有缓冲部405,就是把很少产生的类别的被测试IC暂时保留在该缓冲部405里。
例如,使缓冲部405具有能贮存20~30个左右的被测试IC的容量,同时设有分别存储在缓冲部405里贮存的各IC贮存位置的IC种类的存储器,并将缓冲部405中暂时保留的被测试IC的类别和位置,存入各被测试IC的每个上。而且,在分类作业的间隔或缓冲部405充满的时刻,从IC贮存部200中调用保留在缓冲部405中的被测试IC所属类别的用户托架,存放到该用户托架KST里。这时,暂时保留在缓冲部405里的被测试IC,也有在多种类别范围的情况,这个时候,在调用用户托架KST之际,可以一次把多个用户托架KST调出到卸载部400的窗口部406上。
托架移送臂205
如图1所示,在被测试IC贮存器201和测试完成IC贮存器202的上部,与基板105之间,在被测试IC贮存器201和测试完成IC贮存器202的排列方向的整个范围内,设置有可移动的托架移送臂205。在本例中,在被测试IC贮存器201和测试完成贮存器202的正上方(不偏离Y轴方向),分别设置装载部300和卸载部400的窗口306、406,因而托架移送臂205也就只能变成在X轴和Z轴方向移动。顺便说说,借助于IC贮存部200与装载部300或与卸载部400之间的位置关系,也可以在X轴、Y轴和Z轴方向,都能移动托架移送臂205。
该托架移送臂205,配备有用于左右排列变成用户托架的一对托架存放部,而且在装载部300和卸载部400与被测试IC贮存器201和测试完成IC贮存器202之间,进行用户托架的移送。
其次,说明在测试盒102中的测试顺序。
另外,图7和图9是典型地示出了图4所示的测试托架TST,图8和图10是示出了在图7和图9所示的多个被测试IC之中的一个电子元件群的示意图。
首先,在将再检测模式输入处理装置1的控制装置后,实行第1次测试(图12的步骤1~2)。在这一第1次测试中,如图7所示,搭载于测试托架TST上的全部64个被测试IC,同时与各IC插座510压接而进行测试。
这时,在本实施例中,如图7所示,对A1、A2、~、D15、D16的64个被测试IC,把相邻的2个被测试IC作为一个电子元件群进行处理。在该附图的例子中,用实线隔开的A1和A2、A3和A4、~成为同一电子元件群。图8是表示在这样处理的一个电子元件群中的测试头5与IC插座510之间的端子的连接关系图,图7中,在显示布线关系方面,方便纵向排列表现把互相横向的被测试IC作为一个电子元件群的图。
如图8所示,构成一个电子元件群的二个被测试IC(A1、A2),同时压接到同一插座板511上设置的二个各自IC插座510、510上。
这里,自测试头5一侧送往IC侧的驱动信号,从测试头5侧的一个驱动器针520输出,在插座板511的布线图形上并行分路,通过连接插针,分别向二个IC(A1、A2)的驱动器端子530输入。并且,从测试头5侧向IC侧送输入信号,测试头5一侧的二个输入信号针521分别输出,通过插座板511的布线图形和连接插针,分别向IC(A1、A2)的输入端子531进行输入。输入到这二个IC(A1、A2)的输入输出端子531、531的输入信号,由同一输入输出端子531、531分别读出,并向测试头5侧的二个输出信号针522、522输出,由此送往测试器6。
就将在该输出信号针522、522检出的输出信号,与从输入信号针521、521输入的输入信号进行比较,若为存储器系列的IC,就可判断该地址中的功能是否正常工作。
这里,要是确定了构成一个电子元件群的IC的至少有一个异常信号,就将这一电子元件群的全部IC分类到必须再检测的类别里。即,在装载部400转载到用户托架KST上之际,再转载到再检测用类别的用户托架KST里去。
也就是,在本实施例中,在一个插座板511上配置有二个IC,并将这些驱动信号共用,因而输出信号正常的情况下,可以断定二个IC都是合格的IC,而在输出信号为异常的情况下,就不可能断定哪一个IC(A1、A2)为不合格的IC。
因此,正当把上述的二个IC作为一个电子元件群进行第一次测试的时候,输出信号发生异常信号的情况下,两个IC(A1、A2)也都作为必须再检测IC进行分类。而且,在全部被测试IC的测试结束后,进入图12的步骤3,实行再检测(步骤5)。另外,要是再检测的次数为规定的次数N以上,就不进行规定数以上的再检测,并结束处理。
在再检测工序中,将搭载必须进行再检测的被测试IC的用户托架KST输送到装载部300,把这些被测试IC搭载到如图9所示的测试托架TST上。即,在第一次测试中,把被测试IC搭载到所有的凹槽里,而在再检测中,就需要判断上述二个IC(A1、A2)的哪一个IC是否为不合格产品,因而把一个IC推压向共用驱动器针520的一个插座板511上的方式,搭载到测试托架TST上。
而且,如图10所示,由于只把一个IC(这里是A1)推压向一个插座板511上,所以对一个IC(A1)输出由驱动器针520来的驱动信号,不论输入信号或输出信号都对一个IC(A1)进行存取,就可以判断哪一个IC是合格或不合格。而且,把结束再检测后的IC分到与该结果相应的类别中。
这样,在本实施例的电子元件测试装置中,就可以在二个IC插座板上共同使用一个驱动器针520,因而即使不增加测试头5侧的端子数,也可增加IC的同时测定数。特别是近年来的IC,随着制造的质量管理显著提高,合格率也高,因而二个IC的任何一个为不合格的概率也极其之低。
而且,根据本实施例的测试方法,与现有的方法相比,看起来好象,因必须再检测部分,故乍一看测试次数增加,但实际上必须再检测的IC数量极其之少,相反使同时测定数增加的部分就是提高生产率。
另外,以上说明的实施例是为了更容易理解本发明而进行记述的,而不是用于来限定本发明。而且,上述实施例中公开的各个要点,也包括属于本发明技术范围内的全部设计变更或等同物的内容。
例如,在使测试头5一侧的驱动器针520共用化之际,在上述实施例中如图8所示,使布线排列在插座板511一侧,但是本发明不仅仅限于此,也可以构成如图11所示的布线。即,在图11,对于测试头5一侧的一个驱动器针520,在测试头5一侧通过设置转换开关523进行分路,而对于插座板511,以一对一进行驱动信号线连线。而且向一个IC(A1)输出驱动信号的时候,把测试头5的转换开关523转换到IC(A1)一侧,而且向另一个IC(A2)输出驱动信号的时候,把该转换开关换向IC(A2)侧。
这样以来,由于可以把一个驱动器针520共同使用于二个IC插座510上,所以即使不增加测试头5的端子数,也能使IC的同时测定数增加。
另外,在上述实施例中,在第一测试工序,将有必要再检测的电子元件群(A1、A2),从测试盒102送向卸载部400,一旦再检测被分到必要的类别之后,就再从装载部300送往测试盒102,在这里进行作为第二测试工序的再检测程序,而且在本发明的测试方法中,有关第一测试工序中有必要再检测的电子元件群,也可以在该位置上直接实施第二测试工序的再检测。
Claims (11)
1.一种用于电子元件的测试方法,将要测试的多个电子元件的规定端子同时电连接到测试信号的输入端子,向所述电子元件的各规定端子输入第1测试信号和与该第1测试信号不同的第2测试信号,根据所述第2测试信号的响应输出信号,判断所述多个电子元件中各个的好坏,该电子元件的测试方法包括:
第一测试工序,将所述多个电子元件分成为由2以上电子元件组成的电子元件群,对所述电子元件群中各个电子元件由共同的至少一个端子作为支路,输入第1测试信号,同时对所述电子元件群中各个电子元件独立输入所述第2测试信号,根据所述第2测试的响应信号,判断该测试的所述电子元件群全体好坏;以及
第二测试工序,取出所述第一测试工序判断为不合格的电子元件群,将该电子元件群的电子元件的规定端子电连接到测试信号输入端子,使所述共同的第一测试信号互相独立输入,在这种状态下对该电子元件群的各个测试电子元件输入所述第1测试信号,同时对所述电子元件群中各个电子元件独立输入所述第2测试信号,根据所述第2测试的响应信号,判断该测试的所述每个电子元件好坏。
2.根据权利要求1所述的电子元件的测试方法,其特征是在所述第一测试工序和所述第二测试工序之间,在所述第一测试工序具有:把已判断为不合格的电子元件群进行再排列的工序,和把再排列后的电子元件送到所述第二测试工序的工序。
3.根据权利要求1所述的电子元件的测试方法,其特征是,所述第二测试工序,不对所述第一测试工序中判断为不合格的电子元件进行再配位,就在该电子元件已配置的测试位置紧接着所述第一测试工序之后实行。
4.根据权利要求1所述的电子元件的测试方法,其特征是,上述第一测试工序的第1测试信号,对于所述电子元件群的各个电子元件,是从所述共同的至少一个端子并行输入的。
5.根据权利要求1所述的电子元件的测试方法,其特征是,上述第一测试工序的第1测试信号,对于所述电子元件群的各个电子元件,是从所述共同的至少一个端子有选择性地输入。
6.根据权利要求1所述的电子元件的测试方法,其特征是,在所述第一测试工序里,对自然数N个电子元件同时进行测试,在所述第二测试工序里,对N/2个电子元件同时进行测试。
7.一种电子元件测试装置,将多个要测试电子元件的规定端子同时电连接到测试信号的输入端子,向所述电子元件的各规定端子输入第1测试信号和与该第1测试信号不同的第2测试信号,根据所述第2测试信号的响应输出,判断所述多个电子元件中各个的好坏,其特征是包括:
测试头,用于向所述多个要测试的电子元件的规定端子输出所述第1测试信号和所述第2测试信号,同时提取所述第2测试信号的响应输出信号;
IC插座,一端与要测试电子元件的规定端子连接,另一端与测试头端子连接;
分离电路,用于相对所述测试头的输出所述第1测试信号至少一个端子,将电子元件侧的至少二个IC插座的端子并行分离。
8.根据权利要求7所述的电子元件测试装置,其特征是,所述分离电路设置在所述IC插座侧。
9.根据权利要求7所述的电子元件测试装置,其特征是,所述分离电路设置在所述测试头侧。
10.根据权利要求9所述的电子元件测试装置,其特征是,所述分离电路中设置有转换开关。
11.根据权利要求7~10任一项所述的电子元件测试装置,其特征是,还具有将多个电子元件分别同时连接到所述IC插座的电子元件一侧端子上,求出设有所述分离电路的IC插座群的测试结果,并将被判定为不合格群的电子元件进行再排列,以便对所述一个IC插座群就成为一个电子元件的机构。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP233862/1998 | 1998-08-20 | ||
JP23386298A JP4018254B2 (ja) | 1998-08-20 | 1998-08-20 | 電子部品の試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1245899A CN1245899A (zh) | 2000-03-01 |
CN1138984C true CN1138984C (zh) | 2004-02-18 |
Family
ID=16961745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB991179439A Expired - Fee Related CN1138984C (zh) | 1998-08-20 | 1999-08-20 | 电子元件的测试方法和电子元件测试装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6728652B1 (zh) |
JP (1) | JP4018254B2 (zh) |
KR (1) | KR20000017430A (zh) |
CN (1) | CN1138984C (zh) |
DE (1) | DE19939068A1 (zh) |
MY (1) | MY124258A (zh) |
SG (1) | SG80063A1 (zh) |
TW (1) | TW484013B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI498573B (zh) * | 2013-11-05 | 2015-09-01 | King Yuan Electronics Co Ltd | 半導體晶片重測系統及其重測方法 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7027946B2 (en) * | 2002-01-30 | 2006-04-11 | Texas Instruments Incorporated | Broadside compare with retest on fail |
US7340364B1 (en) * | 2003-02-26 | 2008-03-04 | Advantest Corporation | Test apparatus, and control method |
KR100498496B1 (ko) * | 2003-05-07 | 2005-07-01 | 삼성전자주식회사 | 자투리 반도체 소자의 검사 방법 |
AU2003242260A1 (en) * | 2003-06-06 | 2005-01-04 | Advantest Corporation | Transport device, electronic component handling device, and transporting method for electronic component handling device |
JP3990319B2 (ja) * | 2003-06-09 | 2007-10-10 | 株式会社アドバンテスト | 伝送システム、受信装置、試験装置、及びテストヘッド |
TWI260415B (en) * | 2004-03-31 | 2006-08-21 | Nanya Technology Corp | Apparatus and method for testing semiconductor device |
US7253650B2 (en) * | 2004-05-25 | 2007-08-07 | International Business Machines Corporation | Increase productivity at wafer test using probe retest data analysis |
KR100825774B1 (ko) * | 2006-03-22 | 2008-04-29 | 삼성전자주식회사 | 싱글 도어형 스토커를 갖는 핸들러 |
KR100790988B1 (ko) * | 2006-04-11 | 2008-01-03 | 삼성전자주식회사 | 테스트 환경의 안정적 온도유지가 가능한 반도체 소자검사용 핸들러 |
JP4684183B2 (ja) * | 2006-08-09 | 2011-05-18 | 株式会社日立ハイテクエンジニアリングサービス | 半導体試験装置のテストプログラム生成システム |
JP4275163B2 (ja) * | 2006-09-22 | 2009-06-10 | 株式会社アドバンテスト | コネクタ組立体、リセプタクル型コネクタ及びインタフェース装置 |
WO2008044391A1 (fr) | 2006-10-05 | 2008-04-17 | Advantest Corporation | Dispositif de contrôle, procédé de contrôle et procédé de fabrication |
JP2008227148A (ja) * | 2007-03-13 | 2008-09-25 | Micronics Japan Co Ltd | 半導体ウエハの試験方法およびその装置 |
TWI472778B (zh) * | 2013-08-30 | 2015-02-11 | Chroma Ate Inc | System - level IC test machine automatic retest method and the test machine |
CN103592590B (zh) * | 2013-11-12 | 2016-01-13 | 上海大学 | 一种led器件光电热集成的测试***及方法 |
KR102102830B1 (ko) * | 2014-04-10 | 2020-04-23 | (주)테크윙 | 테스트핸들러, 테스트핸들러용 푸싱장치 및 테스트트레이, 테스터용 인터페이스보드 |
CN105306151B (zh) * | 2014-07-04 | 2018-06-22 | 京信通信***(中国)有限公司 | 一种射频功放的测试数据管理方法及*** |
CN107037349A (zh) * | 2016-02-04 | 2017-08-11 | 沈阳晨讯希姆通科技有限公司 | 电路板的智能测试方法和智能测试*** |
JP2018194356A (ja) * | 2017-05-15 | 2018-12-06 | 東京エレクトロン株式会社 | デバイスの検査方法 |
KR102610287B1 (ko) * | 2018-08-24 | 2023-12-06 | (주)테크윙 | 테스트트레이 및 전자부품 테스트용 핸들러 |
KR20210025226A (ko) * | 2019-08-27 | 2021-03-09 | 삼성전자주식회사 | 테스트 모듈, 테스트 핸들러 및 테스트 핸들러를 이용한 반도체 소자의 테스트 방법 |
CN110653181B (zh) * | 2019-08-30 | 2021-10-08 | 歌尔科技有限公司 | 一种主板自动复测机及其复测方法 |
US11726138B2 (en) * | 2021-12-21 | 2023-08-15 | Nanya Technology Corporation | Method for testing semiconductor dies and test structure |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3578224D1 (de) * | 1984-07-27 | 1990-07-19 | Fujitsu Ltd | Integrierte schaltung vom chip-auf-chip-typ. |
US5495486A (en) * | 1992-08-11 | 1996-02-27 | Crosscheck Technology, Inc. | Method and apparatus for testing integrated circuits |
US5654588A (en) * | 1993-07-23 | 1997-08-05 | Motorola Inc. | Apparatus for performing wafer-level testing of integrated circuits where the wafer uses a segmented conductive top-layer bus structure |
US5754559A (en) * | 1996-08-26 | 1998-05-19 | Micron Technology, Inc. | Method and apparatus for testing integrated circuits |
KR100216993B1 (ko) * | 1997-07-11 | 1999-09-01 | 윤종용 | 병합 데이터 출력모드와 표준동작 모드로 동작하는 집적회로소자를 함께 검사할 수 있는 검사용 기판 |
US5794175A (en) * | 1997-09-09 | 1998-08-11 | Teradyne, Inc. | Low cost, highly parallel memory tester |
-
1998
- 1998-08-20 JP JP23386298A patent/JP4018254B2/ja not_active Expired - Fee Related
-
1999
- 1999-08-06 TW TW088113438A patent/TW484013B/zh not_active IP Right Cessation
- 1999-08-17 MY MYPI99003532A patent/MY124258A/en unknown
- 1999-08-18 US US09/376,301 patent/US6728652B1/en not_active Expired - Fee Related
- 1999-08-18 DE DE19939068A patent/DE19939068A1/de not_active Ceased
- 1999-08-20 CN CNB991179439A patent/CN1138984C/zh not_active Expired - Fee Related
- 1999-08-20 KR KR1019990034644A patent/KR20000017430A/ko not_active Application Discontinuation
- 1999-08-20 SG SG9904152A patent/SG80063A1/en unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI498573B (zh) * | 2013-11-05 | 2015-09-01 | King Yuan Electronics Co Ltd | 半導體晶片重測系統及其重測方法 |
Also Published As
Publication number | Publication date |
---|---|
DE19939068A1 (de) | 2000-02-24 |
TW484013B (en) | 2002-04-21 |
JP4018254B2 (ja) | 2007-12-05 |
KR20000017430A (ko) | 2000-03-25 |
SG80063A1 (en) | 2001-04-17 |
US6728652B1 (en) | 2004-04-27 |
CN1245899A (zh) | 2000-03-01 |
MY124258A (en) | 2006-06-30 |
JP2000065894A (ja) | 2000-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1138984C (zh) | 电子元件的测试方法和电子元件测试装置 | |
CN1146731C (zh) | 半导体器件测试装置 | |
US6184675B1 (en) | Horizontal transfer test handler | |
US6573739B1 (en) | IC testing apparatus | |
KR102401058B1 (ko) | 소자핸들러 | |
KR101042655B1 (ko) | 전자부품 이송방법 및 전자부품 핸들링 장치 | |
KR102269567B1 (ko) | 소자소팅장치 | |
CN101088634B (zh) | 预烧分拣机及使用该预烧分拣机的分拣方法 | |
KR20000013411A (ko) | 반도체 번-인 공정의 반도체 디바이스 추출/삽입 및자동분류장치 | |
CN1820204A (zh) | 搬运装置、电子部件处理装置及该处理装置中的搬运方法 | |
CN215067073U (zh) | 用于半导体芯片的探针卡及晶圆测试装置 | |
JPH08248095A (ja) | 検査装置 | |
JP4222442B2 (ja) | 電子部品試験装置用インサート | |
KR100401014B1 (ko) | 테스트 핸들러 | |
JPH112657A (ja) | 複合ic試験装置 | |
KR101104291B1 (ko) | 트레이 반송장치 및 이를 구비한 전자부품 시험장치 | |
CN106392532A (zh) | 开关自动组装检测设备及其使用方法 | |
TW201940398A (zh) | 電子零件搬送裝置及電子零件檢查裝置 | |
KR20100006989A (ko) | 비전검사장비의 픽커 유니트 | |
JP3379077B2 (ja) | Ic試験装置 | |
KR100560727B1 (ko) | 모듈 아이씨 테스트 핸들러의 작동방법 | |
KR101551351B1 (ko) | 엘이디 리드프레임 검사 방법 | |
KR930002875B1 (ko) | QFP(Quadratic Flat Package) IC 칩의 테스트 핸들러 | |
JP4566482B2 (ja) | 部品試験装置 | |
KR102329230B1 (ko) | 메모리 모듈 실장 테스트 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040218 Termination date: 20110820 |