CN102565653B - 一种晶圆测试方法 - Google Patents
一种晶圆测试方法 Download PDFInfo
- Publication number
- CN102565653B CN102565653B CN201010620289.9A CN201010620289A CN102565653B CN 102565653 B CN102565653 B CN 102565653B CN 201010620289 A CN201010620289 A CN 201010620289A CN 102565653 B CN102565653 B CN 102565653B
- Authority
- CN
- China
- Prior art keywords
- test
- wafer
- test procedure
- procedure
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供一种晶圆测试方法，首先对待测晶圆上的一部分晶粒进行并行测试，并运用脚本程序对测试结果进行统计分析，以此来判断该待测晶圆总体的良率情况。若良率较好，则可适当放松测试要求，即对剩余未经测试的晶粒采用依据产品而精简测试内容的测试程序进行测试，以便节省测试时间；若良率较差，则保持原有的测试要求甚至提高测试要求，即对剩余未经测试的晶粒采用原有的测试程序或更为严格的测试程序进行测试，以确保测试的准确度。在此过程中测试程序的更换依靠脚本程序自动执行。采用本发明的晶圆测试方法不但可确保晶圆测试结果的准确度，同时可有效节省测试时间，从而节约测试成本。
Description
技术领域
本发明涉及半导体测试技术领域，特别涉及一种晶圆测试方法。
背景技术
半导体组件的制造过程，大致上可分为晶圆制程、晶圆测试、封装及最后的测试，晶圆制程是在硅晶圆上制作电子电路组件，制作完成之后，晶圆上变成一个个的晶粒(die)，接着晶圆测试步骤针对晶粒作电性测试，将不合格的晶粒淘汰，并将晶圆切割成若干个晶粒，而封装是将合格的晶粒经过包装与打线的步骤，使晶粒成为集成电路(IntegratedCircuit，IC)，最后要再经过电性测试确保集成电路的质量。
请参看图1，图1为现有技术的晶圆并行测试方法示意图。如图1所示，现有技术的晶圆测试方法中，在对待测晶圆进行并行测试时，探针卡上的探针每次接触图1中阴影相同的晶粒，通过测试机载入相应的测试程序进行测试。测试机每次测试整片晶圆时所运行的测试程序是相同的。因此不论被测试的晶圆的良率如何，对晶圆上的每个晶粒依次完成测试均需要相同的时间。因此现有技术的测试方法不能够根据晶圆的良率情况来调整测试策略，从而需要花费大量的测试时间。
发明内容
本发明要解决的技术问题是提供一种晶圆测试方法，以解决现有技术的测试方法不能够根据晶圆的良率情况来调整测试策略，从而需要花费大量的测试时间的问题。
为解决上述技术问题，本发明提供一种晶圆测试方法，包括以下步骤：
步骤一，提供一待测晶圆，在测试机上运行所述第一测试程序对所述待测晶圆进行第一次并行探针测试；所述第一次并行探针测试测试所述待测晶圆上的部分晶粒；所述第一测试程序为正常的测试程序，包括通常所需的测试项目及测试内容；
步骤二，在测试机上运行一脚本程序对所述第一次并行探针测试的结果进行统计分析，并通过所述脚本程序对分析结果设定一定的判断标准，所述脚本程序依据所述判断标准对所述分析结果进行判断，若所述分析结果符合所述判断标准，则所述脚本程序调用第二测试程序进行步骤四；若所述分析结果不符合所述判断标准，则所述脚本程序调用第三测试程序进行步骤五；
步骤四，所述测试机运行第二测试程序对剩余晶粒进行测试，所述第二测试程序为比所述第一测试程序更为精简的测试程序；重复执行步骤四，直至所述待测晶圆上的晶粒均进行过测试；
步骤五，所述测试机运行第三测试程序对所述测试结果进行测试，所述第三测试程序为同所述第一测试程序相同的程序或比所述第一测试程序更为严格的测试程序；重复执行步骤五，直至所述待测晶圆上的晶粒均进过测试。
可选的，还包括：步骤六，测试完整片晶圆后，所述脚本程序重新载入所述第一测试程序为下一片晶圆测试做准备。
本发明的晶圆测试方法首先通过第一次探针测试对待测晶圆上的一部分晶粒进行测试，并通过脚本程序对测试结果进行分析判断，通过对待测晶圆上部分晶粒的测试分析来判断该待测晶圆总体的良率情况。若良率较好，则可适当放松测试要求，即对剩余未经测试的晶粒采用宽松的测试程序进行测试，以便节省测试时间；若良率较差，则保持原有的测试要求甚至提高测试要求，即对剩余未经测试的晶粒采用原有的测试程序或更为严格的测试程序进行测试，以确保测试的准确度。采用本发明的晶圆测试方法不但可确保晶圆测试分析结果的准确度，同时可有效节省测试时间，从而节约测试成本。
附图说明
图1为现有技术的晶圆并行测试方法示意图；
图2为本发明的晶圆测试方法第一步方法示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面对本发明的具体实施方式做详细的说明。
本发明所述的晶圆测试方法可利用多种替换方式实现，下面是通过较佳的实施例来加以说明，当然本发明并不局限于该具体实施例，本领域内的普通技术人员所熟知的一般的替换无疑涵盖在本发明的保护范围内。
请参看图2，图2为本发明的晶圆测试方法第一步方法示意图。如图2所示，本发明的晶圆测试方法基于现行的晶圆并行测试方法做了进一步的改进，包括以下步骤：
步骤一，提供一待测晶圆，在测试机上运行所述第一测试程序对所述待测晶圆进行第一次并行探针测试，所述第一次并行探针测试测试所述待测晶圆上的部分晶粒，如图1中黑色部分所代表的晶粒；所述第一测试程序为正常的测试程序，包括通常所需的测试项目及测试内容；
步骤二，在测试机上运行一脚本程序对所述第一次并行探针测试的结果进行统计分析，并通过所述脚本程序对分析结果设定一定的判断标准，所述脚本程序依据所述判断标准对所述分析结果进行判断，若所述分析结果符合所述判断标准，则所述脚本程序调用第二测试程序进行步骤四；若所述分析结果不符合所述判断标准，则所述脚本程序调用第三测试程序进行步骤五；
步骤四，所述测试机运行第二测试程序对剩余晶粒进行测试，所述第二测试程序为比所述第一测试程序更为精简的测试程序，例如相较于所述第一测试程序减少一定的测试项目，或例如测试flash产品的部分存储区域而非全部；重复执行步骤四，直至所述待测晶圆上的晶粒均进行过测试；
步骤五，所述测试机运行第三测试程序对所述测试结果进行测试，所述第三测试程序可以为同所述第一测试程序相同的程序，也可以为比所述第一测试程序更为严格的测试程序，例如相较于所述第一测试程序增加了更多的测试项目；重复执行步骤五，直至所述待测晶圆上的晶粒均进过测试。
步骤六，测试完整片晶圆后，所述脚本程序重新载入所述第一测试程序为下一片晶圆测试做准备。
本发明的晶圆测试方法首先通过第一次探针测试对待测晶圆上的一部分晶粒进行测试并对测试结果进行分析判断，通过对待测晶圆上部分晶粒的测试分析来判断该待测晶圆总体的良率情况。若良率较好，则可适当放松测试要求，即对剩余未经测试的晶粒采用宽松的测试程序进行测试时，以便节省测试时间；若良率较差，则保持原有的测试要求甚至提高测试要求，即对剩余未经测试的晶粒采用原有的测试程序或更为严格的测试程序进行测试，以确保测试的准确度。采用本发明的晶圆测试方法不但可确保晶圆测试分析结果的准确度，同时可有效节省测试时间，从而节约测试成本。
请参看下表1，表1中比对了对大约500片晶圆分别采用现有技术的测试方法和本发明方法进行测试后最终所需要的测试时间。通过表1可看出，本发明方法相较于现有技术方法更为节省时间，节约成本。
表1
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (2)
1.一种晶圆测试方法，包括以下步骤：
步骤一，提供一待测晶圆，在测试机上运行第一测试程序对所述待测晶圆进行第一次并行探针测试；所述第一次并行探针测试测试所述待测晶圆上的部分晶粒；所述第一测试程序为正常的测试程序，所述正常的测试程序包括现有技术中进行晶圆测试时所需的测试项目及测试内容；
步骤二，在测试机上运行一脚本程序对所述第一次并行探针测试的结果进行统计分析，并通过所述脚本程序对分析结果设定一定的判断标准，所述脚本程序依据所述判断标准对所述分析结果进行判断，若所述分析结果符合所述判断标准，则所述脚本程序调用第二测试程序进行步骤三；若所述分析结果不符合所述判断标准，则所述脚本程序调用第三测试程序进行步骤四；
步骤三，所述测试机运行第二测试程序对剩余晶粒进行测试，所述第二测试程序与所述第一测试程序相比，其所需的测试项目及测试内容减少；重复执行步骤三，直至所述待测晶圆上的晶粒均进行过测试；
步骤四，所述测试机运行第三测试程序对所述测试结果进行测试，所述第三测试程序为同所述第一测试程序相同的程序或与所述第一测试程序相比，其所需的测试项目及测试内容增加；重复执行步骤四，直至所述待测晶圆上的晶粒均经过测试。
2.如权利要求1所述的晶圆测试方法，其特征在于，还包括：步骤五，测试完整片晶圆后，所述脚本程序重新载入所述第一测试程序为下一片晶圆测试做准备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010620289.9A CN102565653B (zh) | 2010-12-29 | 2010-12-29 | 一种晶圆测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010620289.9A CN102565653B (zh) | 2010-12-29 | 2010-12-29 | 一种晶圆测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102565653A CN102565653A (zh) | 2012-07-11 |
| CN102565653B true CN102565653B (zh) | 2015-11-25 |
Family
ID=46411563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010620289.9A Active CN102565653B (zh) | 2010-12-29 | 2010-12-29 | 一种晶圆测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102565653B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI570654B (zh) * | 2014-01-15 | 2017-02-11 | Signality System Engineering Co Ltd | Use the test data for quality control |
| TWI621191B (zh) * | 2016-06-02 | 2018-04-11 | 南茂科技股份有限公司 | 晶圓測試機台的遠端監控方法及系統 |
| CN107544010B (zh) * | 2016-06-28 | 2020-05-01 | 中芯国际集成电路制造(上海)有限公司 | 测试设备及测试方法 |
| TWI639846B (zh) * | 2018-02-12 | 2018-11-01 | 黃彥凱 | 晶圓再驗之方法 |
| CN109741779B (zh) * | 2018-12-29 | 2020-10-16 | 西安紫光国芯半导体有限公司 | 一种在晶圆测试过程中动态调整测试条件的方法 |
| CN109860069B (zh) * | 2019-01-31 | 2022-03-08 | 上海华虹宏力半导体制造有限公司 | 晶圆的测试方法 |
| CN111257715B (zh) * | 2020-02-19 | 2022-06-24 | 上海韦尔半导体股份有限公司 | 一种晶圆测试方法及装置 |
| CN113488401B (zh) * | 2021-06-30 | 2022-10-14 | 海光信息技术股份有限公司 | 一种芯片测试方法及装置 |
| CN116666248B (zh) * | 2023-07-26 | 2023-11-17 | 北京象帝先计算技术有限公司 | 测试结果异常确定方法、装置、电子设备及可读存储介质 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101359015A (zh) * | 2007-07-30 | 2009-02-04 | 中芯国际集成电路制造(上海)有限公司 | 检测半导体器件的方法及装置 |
| CN101561474A (zh) * | 2008-04-14 | 2009-10-21 | 京元电子股份有限公司 | 可动态变更测试流程的测试方法 |
-
2010
- 2010-12-29 CN CN201010620289.9A patent/CN102565653B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101359015A (zh) * | 2007-07-30 | 2009-02-04 | 中芯国际集成电路制造(上海)有限公司 | 检测半导体器件的方法及装置 |
| CN101561474A (zh) * | 2008-04-14 | 2009-10-21 | 京元电子股份有限公司 | 可动态变更测试流程的测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102565653A (zh) | 2012-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102565653B (zh) | 一种晶圆测试方法 | |
| CN108519550B (zh) | 集成电路晶圆测试优化方法 | |
| US7960189B2 (en) | Method of manufacturing a system in package | |
| US9404969B1 (en) | Method and apparatus for efficient hierarchical chip testing and diagnostics with support for partially bad dies | |
| TWI499782B (zh) | 用於高速功能性測試的獨立多晶片單元探測卡 | |
| CN103367189B (zh) | 测试***及其测试方法 | |
| CN102707225A (zh) | 集成电路测试优化方法及其测试装置 | |
| CN102520332A (zh) | 晶圆测试装置及方法 | |
| CN101196546B (zh) | 可供不同ip产品进行老化测试的方法及其所用测试板 | |
| CN101561474B (zh) | 可动态变更测试流程的测试方法 | |
| US7386420B2 (en) | Data analysis method for integrated circuit process and semiconductor process | |
| US7127697B1 (en) | Methods of utilizing programmable logic devices having localized defects in application-specific products | |
| US8738978B2 (en) | Efficient wrapper cell design for scan testing of integrated | |
| CN106057695B (zh) | 一种晶片测试***及测试方法 | |
| KR20090056599A (ko) | 반도체 장치의 테스트 방법 | |
| CN115656769A (zh) | Fpga多芯片的并行测试方法、装置和计算机设备 | |
| TW201727249A (zh) | 使用開關切換單一訊號通道與複數個連接墊之連結的測試電路 | |
| CN103163435A (zh) | 晶圆可接受性测试之击穿电压测试装置及方法 | |
| CN101719383B (zh) | 闪存芯片的测试方法 | |
| CN111146106A (zh) | 一种快速筛选芯片失效风险的方法 | |
| CN112420535A (zh) | 一种芯片制作方法及*** | |
| CN109801853B (zh) | 一种soc芯片测试方法 | |
| US20110254579A1 (en) | Semiconductor test method and semiconductor test system | |
| CN109901650B (zh) | 一种内嵌flash芯片的基准源修调方法 | |
| Goel et al. | On-chip test infrastructure design for optimal multi-site testing of system chips |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Free format text: FORMER OWNER: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) CORPORATION Effective date: 20130619 Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA Effective date: 20130619 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201203 PUDONG NEW AREA, SHANGHAI TO: 100176 DAXING, BEIJING |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20130619 Address after: 100176 No. 18 Wenchang Avenue, Beijing economic and Technological Development Zone Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 No. 18 Zhangjiang Road, Shanghai Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |