CN1540525A

CN1540525A - 在集成电路卡中的安全保护装置

Info

Publication number: CN1540525A
Application number: CNA031165516A
Authority: CN
Inventors: 印义中; 印义言; 郭俊; 黄萍
Original assignee: HUAYUAN MICRO ELECTRONIC TECHNOLOGY Co Ltd SHANGHAI
Current assignee: HUAYUAN MICRO ELECTRONIC TECHNOLOGY Co Ltd SHANGHAI
Priority date: 2003-04-22
Filing date: 2003-04-22
Publication date: 2004-10-27

Abstract

本发明涉及一种在集成电路卡中的安全保护装置，包括主电路(13)，主电路中的CPU(131)，测试模式端口(14)，反相器(16)，内熔丝装置(12)。所述的测试模式端口(14)通过反相器(16)与内熔丝装置(12)连接，内熔丝装置(12)在主电路中的CPU(131)的控制下对所述的主电路13进行测试模式的测试或者关闭测试模式进入正常操作模式。本发明的有益效果是：当集成电路卡测试结束划片、封闭后，卡片只能工作在正常操作模式而不能进入测试模式，保证了集成电路卡中数据的安全。

Description

在集成电路卡中的安全保护装置

技术领域

本发明涉及集成电路领域，尤其涉及一种在集成电路卡中的安全保护装置。

背景技术

随着集成电路卡的应用范围不断扩大，针对集成电路卡各种攻击现象也将随之出现。

对集成电路卡可能出现的攻击有模拟集成电路卡，对于各种集成电路卡终端设备来说，其输入输出的信号也可能是人为模拟的。而从终端设备的角度来看，其自身却无法判断与之打交道的信号是来自真正的合法的集成电路卡，还是来自非法的模拟信号。或者用伪卡替换操作：终端设备在读写集成电路卡的过程中，可能会有一定的时间间隙，在这个时间间隙之前用合法的授权卡打开终端设备及其控制装置，并在写入数据之前用假卡替换真卡。或者用干扰信号破坏对集成电路卡的操作，在集成电路卡的读写过程中，对某信号线在特定的时刻施加干扰信号，以使集成电路卡中的数据混乱或无法正确地记录和修改。或者解剖分析集成电路卡的内部结构，将集成电路卡的电路进行解剖分析，并利用较先进的仪器设备测试集成电路卡的各种密码的位置和状态字。

根据实际应用的需要，选择适当的具有硬件逻辑加密功能的集成电路卡是提高安全防范功能最直接有效的。不同的集成电路卡种类，具有不同的加密逻辑电路，这些逻辑加密电路，使集成电路卡本身能够抵御来自外部的多种攻击。这些加密逻辑电路中一种为集成电路卡的PIN存储器：卡片的PIN(个人标识代码，即用户密码)使非法用户无法轻易打开卡片。第二种密码送入错误次数计数器：密码错误计数器可以在计数到零时，将整个卡片的所有部份“锁死”。一般来说，计数器所允许的输入错误次数通常选定为3-4次而密码长度长达8-16位。因此，这一功能可以有效果地防止各种非法持卡人为窃取集成电路卡密码而进行穷举式的跟踪测试。

从集成电路卡防攻击角度，各卡片制造厂商不断推出新型结构和密度更高的半导体电路。卡片中芯片密度越高对它们进行分析测试和伪造仿制的难度也越大，所需要的投资代价也越大。选择具有高密度结构、高强度保密算法和足够鉴别能力的芯片，以便为集成电路卡提供牢固的防范。

集成电路卡制造商可采取的保护措施如下：一种是设置电荷保护：即在卡片中芯片内的特定点保存少量的特别注入的电荷。一旦外部解剖分析的探针接近核心电路，相应的电荷发生变化。从而封锁存储器或完全改变存储器的内容。另一种是设置引线保护：即在核心电路的***设置多条引线、一旦外部解剖分析者破坏引线，则将封锁存储器或使电路拒绝给出任何响应。

对软件的防攻击措施包括设置多级密码保护，或者设置存储器密码：设置存储器密码的目的是验证接受卡片的外部终端设备的合法性以及持卡人的合法性。或者设置文件或区密码：设置文件密码或区密码的目的是在“一卡多用”的***中验证当前应用类别的操作的合法性和信息传送的合法性，同时验证操作人是否已被授权。也可以采用算法验证软件保护：所谓算法验证是在对集成电路卡读写的终端设备或上位管理机的软件***中设计一套算法验证的软件，用这种专门功能的软件来检查识别集成电路卡中存储的内容是否被窜改过。

以上这些措施大大提高了集成电路卡在使用过程中的安全性。另一方面，在晶圆加工完成后必须对卡片中每个芯片进行检测，尤其是对卡片中保存密钥，数据，文件***的电可擦写存储器(EEPROM)要进行严格的擦写，读和数据保存的测试。此时卡片尚未建立正常工作的文件***，不能在正常工作模式下测试。即使建立了正常的文件***，要在正常工作模式下测试也因测试时间短，测试不到全部EEPORM而使测试不可行。针对此问题，目前的解决方法是建立一个专门的测试模式：通常会在卡片上做一个测试模式信号输入端口，在该输入口上加测试模式电平，则卡片可进入测试模式。在此模式下可以快速、全面地对卡进行检测。当卡片封装后该端口封在卡片中芯片内，外部信号不能加到该端口，则只能进行正常工作模式操作。但如果将卡片封装打开，信号就可以加到此端口上，则安全性就受到破坏。

发明内容

本发明需要解决的技术问题是提供了一种在集成电路卡中的安全保护装置，旨在解决集成电路卡中将卡片封装打开，信号就可以加到此端口上，则安全性就受到破坏的缺陷

为了解决上述技术问题，本发明是通过以下技术方案实现的：

本发明包括主电路，主电路中的CPU，测试模式端口，反相器，内熔丝装置；所述的测试模式端口通过反相器与内熔丝装置连接，内熔丝装置在主电路中的CPU的控制下对所述的主电路进行测试模式的测试或者关闭测试模式进入正常操作模式。

与现有技术相比，本发明的有益效果是：当集成电路卡测试结束划片、封闭后，卡片只能工作在正常操作模式而不能进入测试模式，保证了集成电路卡中数据的安全。

附图说明

图1是本发明一个实施例的方框图；

图2是本发明中内熔丝装置方框图；

图3是本发明另一个实施例的方框图；

图4是外熔丝装置方框图；

图5是本发明工作原理图。

其中：数据输入端11，内熔丝装置12，主电路13，测试模式端口14，数据输出端口15，反相器16，防静电装置17，输入缓冲器18，只读存储器121，电可擦写存储器122，控制电路123，多路开关124，主电路中的CPU131，外熔丝装置2，片内连接器21，卡片外的划片槽内熔丝22，片内金属层211，片内多晶硅层212，(地址，数据，控制)总线41，正常工作模式数据线42，测试模式数据线43，控制信号线44。

具体实施方式

下面结合附图与具体实施方式对本发明作进一步详细描述：

由图1、图2、图5可见：本发明这个实施例包括主电路13，主电路中的CPU131，测试模式端口14，反相器16，内熔丝装置12；所述的测试模式端口14通过反相器16与内熔丝装置12连接，内熔丝装置12在主电路中的CPU131的控制下对所述的主电路13进行测试模式的测试或者关闭测试模式进入正常操作模式。

所述的内熔丝装置12包括只读存储器121，电可擦写存储器122，控制电路123，多路开关装置124；所述的只读存储器121和电可擦存储器122通过(地址、数据、控制)总线41和主电路中的CPU131连接；所述的控制电路123的输入端通过反相器16与测试模式端口14连接，另一输入端通过控制信号线44与主电路中的CPU131连接；所述的控制电路123的输出端与多路开关装置124输入端联接；所述的多路开关装置124另一输入端与数据输入端口11的输出端连接，所述多路开关装置124的输出端通过正常模式数据线42或者测试模式数据线43与主电路中的CPU131连接。

下面就本发明这个实施例的原理作如下介绍：

输入缓冲器18用于外部和内部电平转换，并滤除不需要的干扰信号，防静电装置17用于静电保护。

在只读存储器121中存储着安全密码，该安全密码在卡片制造时就已通过掩膜保存在只读存储器中，该安全密码不可改变，在正常工作模式下也不可读出。

电可擦写存储器122通过主电路中的CPU131的控制，测试模式下可以擦、写、读；在正常工作模式下保证该存储器中安全密码数据不能进行擦除，改写，也不可读出。

当卡片接通电源后和通过数据输入端口11读入数据前，主电路中的CPU131首先读出电可擦写存储器122中安全密码数据，并和只读存储器121中安全密码数据相比较，如两者不相同，则主电路中的CPU131输出“测试模式允许”的控制信号经控制信号线44送到控制电路123，通过控制电路123允许加在测试模式端口14的测试模式信号经反相器16传送到多路开关装置124，多路开关装置124选通，使卡片工作在测试模式下使从数据输入端口11输入的测试数据经多路开关124从测试模式数据线43送到主电路中的CPU131，在CPU131控制下对卡片进行快速测试，对卡片中的芯片进行测试工作，如电可擦写存储器进行全擦，全写等测试工作。并将测试结果从数据输出端口15输出。

当测试全部结束后，卡片划片封装前在测试模式下通过主电路中的CPU131的控制，由外部输入命令从数据输入端口11输入，将只读存储器121中的安全密码数据写入电可擦写存储器122中，写完密码后退出测试程序。

芯片再次接通电源后和通过数据输入端口11读入数据前，主电路中的CPU131将电可擦写存储器122和只读存储器121中数据比较。两者相同，则主电路中的CPU131输出“测试模式关闭”的控制信号经控制信号线44送到控制电路123，通过控制电路123不允许反相器16来的测试模式信号传送到多路开关装置24，使卡片只能在正常工作模式下将数据输入端口11来的正常工作数据经多路开关装置124和正常工作模式数据线42送到主电路中的CPU131中。芯片只能在正常工作模式下工作。

由于晶圆加工完进行测试，卡片第一次接通电源时电可擦写存储器122中数据有一定随时机性，为防止随机出现的电可擦写存储器122中数据正好和安全密码相同，而封锁测试模式，电可擦写存储器122中的安全密码要有必要的长度。当安全密码采用3字节时，则安全密码总数可达2²⁴＝16777216，即首次上电时，电可擦写存储器122中随时机出现的数据和安全密码相同的可能性小于1千万分之一。这样保证卡片首次上电时，内熔丝装置12不会将测试模式封锁，卡片可以进入测试状态。

由图3、图4、图5可见：本发明另一个实施例包括主电路13，主电路中的CPU131，测试模式端口14，外熔丝装置2，反相器16，内熔丝装置12；所述的测试模式端口14通过外熔丝装置2与反相器16的输入端连接，所述反相器16的输出端与内熔丝装置12连接，在主电路中的CPU131的控制下对所述的主电路13进行测试模式的测试或者关闭测试模式进入正常操作模式。

所述的外熔丝装置2包括片内连接器21，卡片外的划片槽内熔丝22。所述的片内连接器21与卡片外的划片槽内熔丝22连接，所述的片内的连接器21与测试模式端口14输出端以及反相器16的输入端连接。

所述的片内连接器21可以是片内金属层211，或者是片内多晶硅层212。

下面就本发明另一个实施例的原理作如下介绍：

当晶圆未划成单个卡片时，从输入缓冲器18来的测试模式信号，经外熔丝装置2连到反相器16的输入端。反相器16输入端为低电平代表测试状态。该信号经反相器16传到内熔丝装置12，使卡片可以进入测试模式。当测试结束，晶圆划片成单个卡片时，处于划片槽内的外熔丝装置2被切断。从测试模式端口14来的测试模式信号就不能再传到内熔丝装置12，从而保证卡片不能进入测试模式。当无外部测试模式信号传到内熔丝装置12时使反相器16的输入端为高电平(正常运行状态)。从而保证外部无测试模式信号送到测试模式端口14或外部熔丝电路被切断时卡片处于正常运行模式下。外熔丝装置2如果采用片内多晶硅层212连线则比采用片内金属层211引线更难通过外部人为手段接通。

由于外熔丝装置2中的引线只有不到1μm的宽度，且采用多晶硅的引线，且埋在其它各层电路层以下，很难用人为方法接通，从而保证卡片内的数据安全。

Claims

1.一种在集成电路卡中的安全保护装置，包括主电路(13)，主电路中的CPU(131)，测试模式端口(14)，反相器(16)，其特征在于还包括：内熔丝装置(12)；所述的测试模式端口(14)通过反相器(16)与内熔丝装置(12)连接，内熔丝装置(12)在主电路中的CPU(131)的控制下对所述的主电路(13)进行测试模式的测试或者关闭测试模式进入正常操作模式。

2.根据权利要求1所述的一种在集成电路卡中的安全保护装置，其特征在于：所述的内熔丝装置(12)包括只读存储器(121)，电可擦写存储器(122)，控制电路(123)，多路开关装置(124)；所述的只读存储器(121)和电可擦存储器(122)通过(地址、数据、控制)总线(41)和主电路中的CPU(131)连接；所述的控制电路(123)的输入端通过反相器(16)与测试模式端口(14)连接，另一输入端通过控制信号线(44)与主电路中的CPU(131)连接；所述的控制电路(123)的输出端与多路开关装置(124)输入端联接；所述的多路开关装置(124)另一输入端与数据输入端口(11)的输出端连接，所述多路开关装置(124)的输出端通过正常模式数据线(42)或者测试模式数据线(43)与主电路中的CPU(131)连接。

3.根据权利要求1所述的一种在集成电路卡中的安全保护装置，其特征在于：外熔丝装置(2)；所述的测试模式端口(14)通过外熔丝装置(2)与反相器(16)的输入端连接，所述反相器(16)的输出端与内熔丝装置(12)连接。

4.根据权利要求3所述的一种在集成电路卡中的安全保护装置，其特征在于：所述的外熔丝装置(2)包括片内连接器(21)，卡片外的划片槽内熔丝(22)。所述的片内连接器(21)与卡片外的划片槽内熔丝(22)连接，所述的片内的连接器(21)与测试模式端口(14)输出端以及反相器(16)的输入端连接。

5.根据权利要求4所述的一种在集成电路卡中的安全保护装置，其特征在于：所述的片内连接器(31)可以是片内金属层(211)，或者是片内多晶硅层(212)。