CN101027779A - 多晶－硅－锗栅极叠层及其形成方法 - Google Patents

多晶－硅－锗栅极叠层及其形成方法 Download PDF

Info

Publication number
CN101027779A
CN101027779A CNA2005800314671A CN200580031467A CN101027779A CN 101027779 A CN101027779 A CN 101027779A CN A2005800314671 A CNA2005800314671 A CN A2005800314671A CN 200580031467 A CN200580031467 A CN 200580031467A CN 101027779 A CN101027779 A CN 101027779A
Authority
CN
China
Prior art keywords
layer
polycrystalline
sige
poly
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800314671A
Other languages
English (en)
Inventor
阿吉特·巴阿安杰培
张抗战
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN101027779A publication Critical patent/CN101027779A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明描述了一种与传统的CMOS栅极叠层相比使反向电容增加的CMOS栅极叠层。在栅极电介质层旁使用多晶－SiGe栅极替代传统的多晶－Si栅极，使得可以活化的注入掺杂物的量增加。这个增加使得在传统CMOS栅极叠层中对反向电容构成限制的多晶硅的损耗问题被克服了。为了将多晶－SiGe层结合到栅极叠层中，在栅极电介质层和多晶－SiGe层之间沉积薄α－Si层。为了确保形成适当的硅化物，在多晶－SiGe层上覆盖上多晶Si层。为了在多晶－SiGe层上得到精细颗粒状的多晶－Si，在多晶－Si层和多晶－SiGe层之间沉积第二α－Si层。

Description

多晶-硅-锗栅极叠层及其形成方法
技术领域
本发明的实施方式涉及一种用于半导体装置的多晶-硅-锗(多晶-SiGe)栅极叠层及其形成方法。
背景技术
用于CMOS(互补金属氧化物半导体)装置的晶体管驱动电流和转换速度随着反向电容的增加而增加。限制反向电容的因素之一是，在反向过程中，在传统的多晶硅栅电极中电荷载体出现损耗。用在高性能逻辑电路中的CMOS装置的另一种栅电极材料需要避免多晶硅(或多晶-Si)出现损耗。
使用电荷载体浓度超过多晶-Si的载体浓度至少两个数量级的金属栅极，事实上消除了多晶-Si的损耗效应。然而，由于集成工艺的难点，将金属栅极集成到传统的CMOS流程上很复杂。首先，金属栅极缺少热稳定性和化学稳定性，这对于进行随后的高温退火是必要的。目前，金属栅极的沉积和图案化工艺都不成熟。
另一种方法是使用多晶-SiGe(多晶-硅-锗)栅极替代传统的多晶-硅栅极。将锗(Ge)混入多晶-Si中以增强掺杂，从而使可以活化的注入掺杂物的量增加。这对于例如硼的掺杂物特别有效。掺杂物的活性越高，电荷载体浓度越高，并伴随着反向过程中栅电极损耗减少。另外，SiGe是一种中间带隙(mid-gap)的半导体材料，结果用于NMOS和PMOS装置的阈值电压在数量极上几乎相同而极性相反。互补阈值电压对于正确进行CMOS电路操作是必要的。多晶-SiGe的另一优点在于，该材料与多晶-Si化学上类似。这使得为了适应多晶SiGe而进行的集成工艺方案的调整最小化。多晶-SiGe是热稳定的，并且可以经受在制造程序中对装置进行的热循环。
发明内容
本发明的实施方式提供了一种用于减少电荷载体损耗的CMOS装置的多晶-SiGe栅极。
在一个实施方式中，用于半导体MOS装置的栅极叠层包括：在所述半导体MOS装置的半导体衬底上形成的电介质膜，在所述电介质膜上形成的第一α-Si层，在所述第一α-Si层上形成的多晶-SiGe层，在所述多晶-SiGe层上形成的第二α-Si层和在所述第二α-Si层上形成的多晶-Si层。
在另一实施方式中，在衬底上沉积α-Si层的方法包括：将所述衬底放置在室中，将第一含Si源气体引入所述室中，并将第二含Si源气体引入所述室中，直到在所述衬底上已经沉积了厚度小于约50的α-Si层。
在另一实施方式中，在衬底上形成栅极叠层的方法包括：在所述衬底的顶部沉积薄电介质层，在所述电介质膜上沉积第一α-Si层，在所述第一α-Si层上沉积多晶-SiGe层，在所述多晶-SiGe层上沉积第二α-Si层，并在所述第二α-Si层上沉积多晶-Si层。
附图说明
为了得到并具体理解本文中所描述的发明，通过引用在附图中所阐明的本发明具体实施方式对以上简单概括的发明进行更具体的描述。然而，应当注意到，附图仅仅阐明了本发明的典型实施方式，因此并不认为对本发明的范围构成限制，因为本发明可以包括其它具有同等效应的实施方式。
图1表示本发明实施方式的栅极叠层结构。
图2A表示沉积薄α-Si层的流程图。
图2B表示沉积薄α-Si层的另一流程图。
图3表示GeH4∶SiH4流速比对多晶-SiGe沉积速率和膜中Ge含量的影响。
图4表示多晶-SiGe膜中结合Ge的Auger分析结果。
图5表示多晶-SiGe的仿形沉积，其中，Ge含量为23原子％。
图6A表示直接沉积在热SiO2上的800的多晶-SiGe的表面粗糙度。Ge含量为30原子％。
图6B表示采用50的居间α-Si种子层并采用根据本发明的方法沉积的800的多晶-SiGe的表面粗糙度。Ge含量为30原子％。
图7表示多晶-SiGe膜的θ-2θXRD扫描图(表示该膜的结晶度)。Ge含量为38原子％。
图8A表示对于在多晶SiGe上直接沉积多晶Si，1000多晶-SiGe/500多晶-Si叠层的表面粗糙度。
图8B表示对于在多晶-SiGe和多晶-Si界面上包含100α-Si的叠层，1000多晶-SiGe/500多晶-Si叠层的表面粗糙度。
图9表示多晶-SiGe的表面粗糙度为Ge含量和沉积温度的函数。
为了便于理解，如果可能的话，使用相同的附图标记表示图中共同的相同元件。还应注意到，附图不是按比例绘制的。
具体实施方式
当Ge的浓度为约5原子％-约40原子％时，多晶-SiGe栅极在反向过程中减少栅电极损耗，但是它们不能直接沉积在SiO2基栅极电介质上，因为Ge蚀刻该栅极氧化物，从而导致形成挥发性的GeO。GeO的形成抑制了高品质多晶-SiGe膜的生长。由于这种化学不相容性，需要在栅极电介质和多晶-SiGe之间引入薄α-Si(无定性硅)层。
然而，将未经掺杂的α-Si***多晶-SiGe和栅极电介质之间加剧了掺杂物损耗问题。如果α-Si足够薄，以至于在随后的高温处理过程中它通过Ge和气体掺杂物从邻近的多晶-SiGe层中发生越界扩散而被掺杂的话，那么这个问题可以被纠正。实验中发现，α-Si层至少30-50。如果该层过薄，那么会存在Ge攻击栅极电介质的危险，因为在随后高温处现过程中，Ge可以通过多晶-SiGe膜中的弱点扩散。如果该膜过厚，那么掺杂物的损耗(使用多晶-SiGe栅电极的主要目的之一)不会减少、甚至增加。而且，栅电极的功函数依赖于与栅电极相邻材料的功函数。如果α-Si过厚，那么退火后将显示多晶-Si的功函数。如果α-Si足够薄，邻接多晶-SiGe中的Ge在随后的热退化过程中将扩散入α-Si中并将其功函数改变成多晶SiGe的功函数。
精细颗粒状多晶-Si或多晶-SiGe也是令人期望的。首先，具有精细颗粒尺寸，注入的掺杂物更均匀地分布在该颗粒上。对于大颗粒状膜，掺杂物可能在颗粒边界分离，从而降低电活性掺杂物的浓度。其次，精细颗粒状膜通常得到具有平滑边缘的蚀刻线。栅电极的线边缘粗糙度会增加亚阈值斜率和阈值电压分布(threshold voltage spread)，这两个参数在高效装置中是不令人期望的。第三，颗粒尺寸较细有利于硅化物的形成，并且有利于硅化物在热退火以后从最初形成的高阻相转化成较低电阻相。
一种改善沉积在多晶-SiGe上的多晶-Si形貌的方法是，将薄α-Si层***多晶SiGe层和多晶Si层之间。α-Si层在多晶Si沉积过程中保留其无定形微结构。多晶-Si在具有α-Si居间层的多晶-SiGe上的生长不是异质外延的。因此，多晶-Si的颗粒结构更类似于在无定性表面(例如，SiO2)上直接沉积所得膜的颗粒结构。
图1表示包括多晶-SiGe层的栅极叠层。在硅衬底201上，通过沉积厚约20-约150的二氧化硅202a和厚约20-约100的氧氮化物形成薄栅极电介质层202。或者，薄栅极电介质层202可以仅包括二氧化硅层202a。薄α-Si层207在薄电介质层202顶部形成。薄α-Si层207的厚度为约30-约50。在薄α-Si层207上，沉积厚度为约300-约1000的多晶-SiGe层208。在多晶-SiGe层208的顶部，沉积厚度为约50-约300的薄α-Si层209。在薄α-Si层209顶部形成厚约300-约1500的多晶-硅栅极204。源区205和漏区206分别形成在薄电介质层202的任一一侧上，并且部分在薄电介质层202的下方
沉积薄α-Si层207、多晶-SiGe层208和薄α-Si层209可以通过如下步骤来实现：使用新型次序的处理气体，并在按照快速气流和温度循环处理的反应器中使用可替换的处理气体。以下本发明将举例描述例如那些可商购自Santa Clara，California的Applied Materials，Inc.的迷你型分批处理低压化学气相沉积(LPCVD)***，FlexStar。然而，应当理解，本发明可用在其它***配置中，例如，单晶片LPCVD***或其它可应用的LPCVD***。本文中报道的所有实验在FlexStar***中进行。关于FlexStar***和其在CVD工艺中应用的相关细节可以在2002年3月5日公告的共同受让的美国专利6,353,593和2002年8月9日递交的美国专利申请10/216,079中找到，上述两篇文献通过引用***本文。
上述FlexStar***利用交叉晶片气流(cross wafer gas flow)，即，处理气体在晶片表面交叉流过。对于这种应用，交叉晶片气流具有如下优点。首先，反应物和掺杂物在晶片表面上的浓度均匀。其次，每个晶片接收到同样剂量的反应物，使得晶片与晶片之间具有良好的均匀性。第三，气体的在邻近晶片处的保留时间可以通过气流来控制。气体保留时间的控制对于超薄沉积是至关重要的，在上述超薄沉积中，膜沉积必须在整个晶片上同时开始。保留时间还限定了气相反应的程度。
对于顺序工艺中的不同工艺步骤，晶片温度也可以是循环的。对于多晶-SiGe/多晶-Si叠层，由沉积多晶-SiGe转变成沉积多晶-Si时，工艺温度不得不增加约100℃。在传统的垂直扩散炉中，难以进行温度循环，但是FlexStar***的独特结构使上述操作成为可能。
根据本发明的方法300包括图2A中所示的如下步骤。首先，在步骤301中，将一个或更多个衬底放置在处理室中。此后，在302步骤中，将Si2H6(含Si源气体)流或采用其它非反应性气体(例如，N2、Ar、H2或He)稀释的Si2H6引入所述室中短时间，以引发α-Si在衬底表面上成核。成核时间应当小于5分钟，使得能够沉积如图1中所示的薄α-Si膜207。在步骤303中，在确定已成核后，停止Si2H6流，并将SiH4流(含Si源气体)或采用其它气体(例如，N2、Ar、H2或He)稀释的SiH4引入所述室中，直到沉积了期望厚度(30-50)的α-Si。
或者，如图2B所示，根据本发明的方法310包括如下步骤。首先，在步骤311中，将一个或更多个衬底放置在处理室中。此后，在312步骤中，将SiH4/Si2H6混合气流或采用其它非反应性气体(例如，N2、Ar、H2或He)稀释的SiH4/Si2H6引入所述室中短时间，以引发α-Si在衬底表面上成核。成核时间应当小于5分钟，使得能够沉积如图1中所示的薄α-Si膜207。在步骤313中，在确定已成核后，停止Si2H6流，并继续SiH4流(或采用例如，N2、Ar、H2或He的其它气体稀释的SiH4)，直到在衬底顶部沉积了期望厚度(30-50)的α-Si。
使用以上方法，成核延迟时间可以被减少到接近零，并且可以达到适当的低沉积速率用于可控沉积30-50的α-Si膜。对于沉积50α-Si种子层的改进工艺，以下描述了处理条件的具体例子。
实施例1：沉积50α-Si种子层的工艺
步骤1：0.2slm Si2H6，2.0slm SiH4，0.0slm稀释气N2，0.4Torr，520℃，30秒。
步骤2：0.0slm Si2H6，2.0slm SiHJ4，0.0slm稀释气N2，0.4 Torr，520℃，150秒。
实施例2：沉积50α-Si种子层的工艺
步骤1：0.15slm Si2H6，2.3slm稀释气N2，0.4 Torr，520℃，30秒。
步骤2：2.0slm SiH4，0.0slm稀释气N2，0.4Torr，520℃，60秒。
以上仅描述了重要的工艺步骤。完整的工艺次序还包括如下步骤：在沉积以前稳定气流和晶片温度的步骤，和在沉积以后，而在将衬底从反应器中取出以前进行的室吸气/排气步骤。而且，气体先后次序的概念可以在宽范围的工艺条件下应用，α-Si工艺条件的具体选择主要依据反应器的配置。另外，尽管该方法描述了SiH4和Si2H6(因为这些气体是最常用于多晶-Si的含硅源气体)，但是其它含硅源气体也可以用在本发明中。
根据本发明的工艺结果为：种子层很薄，但是连续的(通过膜的表面粗糙度低证实)。采用传统工艺，本发明人观察到100的α-Si的粗糙度(Ra)为约1.3nm。表面粗糙度高和25nm的高Rmax值暗示了该膜是半连续的。采用根据本发明的工艺，表面粗糙度下降至小于0.3nm，Rmax下降至小于4nm，这表明该膜是连续的。
沉积在α-Si种子层上的多晶-SiGe的表面粗糙度和结晶结构的特征可以用于评估改善的α-Si种子层对多晶-SiGe膜的影响。
实施例3在α-Si种子层上沉积多晶-SiGe层的工艺
2.0slm SiH4，0.12slm GeH4，0.0slm稀释气N2，0.4Torr，520℃，600秒。
可以调整GeH4∶SiH4的流量比，使得从纯α-Si调整到膜的Ge的含量为约50原子％Ge(见图3)。图3表示Ge含量和多晶-SiGe的沉积速率作为GeH4/SiH4比的函数。
Auger分析表明，多晶-SiGe沉积工艺使Ge均匀混入膜中(图4)。如图4所示，在与氧化物的界面上存在α-Si种子层。由利用晶格间距来估算Ge含量的Vegard氏法则得到的Ge含量与Auger分析非常一致(即，在几个原子％的范围内)，这证实了Ge占据了取代位。
多晶-SiGe膜还是非常仿形的(conformal)(见图5)。平行晶片处理反应器独特的结构使膜沉积均匀，1617的膜的厚度均匀度为0.70％。该均匀度通过如下方法定义：厚度的标准偏差除以平均厚度。
α-Si种子层对多晶SiGe粗糙度的影响是显著的。在没有种子层的情况下，800多晶-SiGe的表面粗糙度为约39(见图6A)。与之相反，当如上所述800的多晶-SiGe沉积在50的α-Si种子层上时，多晶-SiGe膜的表面粗糙度明显降至约21(见图6B)。根据θ-2θX-射线XRD(X-射线衍射)扫描可证明，沉积在平滑、连续的50的α-Si种子层上的多晶SiGe膜也具有规整的晶体结构(见图7)。
对于多晶SiGe/多晶Si叠层，沉积在多晶SiGe上的多晶Si的形貌很差。颗粒尺寸分布与在栅电介质上直接沉积的多晶-Si相比更宽。因为在多晶-SiGe上生长的多晶-Si是准异质外延的，所以平均颗粒尺寸也更大，即，多晶-Si微晶的晶格间距趋向于与下层多晶-SiGe的较大晶格间距一致。
根据本发明的方法用于形成多晶-SiGe/多晶-Si叠层的方法包括：在多晶SiGe和多晶Si层之间***薄α-Si层的步骤。在多晶-Si沉积温度下，α-Si层保持其无定形微结构。多晶Si在具有α-Si居间层的多晶-SiGe上的生长是非异质外延的。多晶Si颗粒结构更类似于在无定性表面(例如，热SiO2)上直接沉积所得膜的颗粒结构。
叠层的表面粗糙度下降证实了，当多晶-Si沉积在具有α-Si***层的多晶-SiGe上所得到的多晶-Si的颗粒尺寸较小。例如，当1000的多晶-Si直接沉积在500的多晶-SiGe上(没有α-Si种子层)时，叠层的表面粗糙度为约58(见图8A)。当100的α-Si***在多晶-Si和多晶-SiGe之间时，表面粗糙度降至约34(见图8B)。与之相比，直接沉积在热SiO2上的1500多晶-Si的表面粗糙度为约30。
以下描述了用作界面层的α-Si的沉积条件。
实施例4：在多晶-SiGe和多晶-Si之间沉积α-Si界面层的工艺
2.0slm SiH4，0.0slm稀释气N2，0.4Torr，520℃，420秒，沉积100的α-Si。
在这个实施例中，选择的沉积温度与用于多晶-SiGe的温度相同，结果在温度升至用于多晶-Si沉积以前，α-Si种子层、多晶-SiGe和α-Si界面层全都在同样的温度下沉积了。
以下是用于多晶-Si沉积的工艺条件。
实施例5：沉积多晶Si层的工艺
2.0slm SiH4，0.0slm稀释气N2，0.4Torr，630℃，420秒，沉积1000的多晶-Si。
除α-Si以外的其它材料也可以用于界面层，但α-Si是最适合的，因为在随后进行的用于活化注入的掺杂物并使注入的掺杂物扩散的热退火过程中，它转化成多晶Si。在退火以后，得到多晶-SiGe/多晶-Si叠层。α-Si利种子层在退火过程中转化成多晶-SiGe，因为多晶SiGe中的Ge扩散入α-Si种子层。另一个优点在于，α-Si可以使用与多晶-SiGe相同的反应物并在与多晶SiGe相同的温度下进行沉积。
SiGe的另一应用是沉积半球形硅颗粒(HSG)。半球形硅颗粒通常用在DRAM电容器的底部电极叠层中。与光滑的α-Si或多晶-Si底部电极叠层相比，混有HSG Si的叠层的表面积是1.5-2.5X以上。更大的表面积，使DRAM电容器的电容增加。
在最简化的技术中，α-Si在0.5-1.5Torr的压力下，在560℃-600℃的温度下，采用SiH4或在He、H2、N2或Ar中稀释的SiH4进行沉积。在560℃-600℃之间的中间温度下，α-Si的形貌从光滑膜变化成具有半球形颗粒的粗糙膜。对于这种沉积模式，温度窗口为10℃，在生产环境中，该温度窗口通常过于窄难以控制。
可以改进上述讨论的沉积方法，以使工艺更具操作性。重要的方面是采用Ge掺杂α-Si，调整沉积温度以实现半球形颗粒的生长。Ge掺杂有助于无定相向多晶相的转化，从而降低了对温度控制的要求。对于高Ge含量，这个转化温度可以降低100℃，从580℃降低至480℃。添加Ge还使颗粒尺寸增加，从而使半球形颗粒的尺寸变大。普通的Ge源是GeH4。GeH4是SiO2天然氧化物的蚀刻剂，从而抑制上述氧化物的生长。天然氧化物往往抑制HSG-Si的形成。如果需要工艺集成的话，HSG-SiGe可以采用未经掺杂的α-Si层覆盖于其上。
所有这些因素促使半球形颗粒随着表面积的增加而变大。Ge掺杂也可以有利地用在其它两项HSG-Si沉积技术中。以下描述了一些可能进行的改进。一项技术是，沉积经Ge掺杂的α-Si层，然后真空退火或在H2或GeH4/H2环境中退火以形成HSG-SiGe。如果使用GeH4的话，应当将其充分稀释以抑制Ge沉积，同时其浓度还应当足够高，以蚀刻可以在退火过程中生长的天然氧化物。天然氧化物往往减少表面扩散，并且往往抑制HSG膜的形成。另一项技术是，采用SiGe核替代纯Si核对α-Si基体层进行播种，然后真空退火或在H2或GeH4/H2环境中退火以形成HSG-SiGe。如果使用GeH4的话，应当将其充分稀释以抑制Ge沉积，同时其浓度还应当足够高，以蚀刻在退火过程中生长的天然氧化物。天然氧化物往往减少表面扩散，并且往往抑制HSG膜的形成。
由图9可见，表面粗糙度随着Ge的添加而增加。由于膜中Ge含量降低的同时保持沉积温度恒定，所以膜的表面粗糙度在Ge含量小于约30％时急剧增加。在小于约30％的这个临界Ge含量，沉积温度和转化温度类似。因此，沉积温度以及Ge含量可以控制向HSG-SiGe相的转化。如果沉积温度在这个临界Ge含量处增加，那么表面粗糙度下降，因为膜由HSG-SiGe相转化成多晶-SiGe相。
SiGe的另一应用是沉积原位掺杂的多晶-Si。原位掺杂的Si膜通常用在例如栅电极、字线、位线、电容器电极和电容器极板的存储装置中。一般而言，这些膜以与磷、硼或砷原位掺杂的α-Si形式沉积。为了使掺杂物活化并将膜转换成大粒状、低电阻多晶-Si，进行沉积后高温炉内退火或进行快速热退火。
在例如用于非易失性存储器(non-volatile memories)的浮栅(其中，需要沉积的掺杂物浓度低)的某些应用中，理想的是精细颗粒状沉积的多晶-Si的微相结构具有无规定向的颗粒。先前已经表明，Ge掺杂使α-Si向多晶-Si的转化温度降低。换句话说，Ge掺杂有利于α-SiGe向多晶-SiGe转化。因此，对于原位掺杂的膜，得到沉积多晶-Si微结构的新途径是，将GeH4或其它含Ge源气体加入用于多晶-Si沉积的含硅源气体中。对于一些掺杂物(尤其是硼)，Ge掺杂也提高了掺杂物的活性。在这个方面，原位掺杂的多晶-SiGe膜在通常产生原位搀杂α-Si的工艺温度下得到。这些多晶SiGe膜可以采用α-Si或多晶-Si覆盖于其上。如前所述，为了引发多晶-SiGe沉积，未经掺杂的或经原位掺杂的α-Si种子层是必需的。
经原位掺杂的膜的另一应用是，MEMS(微机械***)和TFT(薄膜晶体管)应用。对于MEMS处理，热预算是严格限制的。通常，处理温度必须保持在600℃以下，以避免损坏微机械组件。对于这些应用，期望的是在低温(＜600℃)下采用具有活化掺杂物的经原位掺杂的多晶Si膜。另外，Ge掺杂也可用于形成上述膜。首先，在低于无定形SiGe向多晶SiGe转化(通常在475-550℃下)沉积原位掺杂的α-SiGe。然后，将该膜在低于600℃的温度下原位退火，以使该膜结晶并使掺杂物活化。在退火过程中，该膜通过被称为固相重结晶工艺从无定形相转变成多晶相。Ge掺杂使α-Si进行固相重结晶的温度从600℃以上降至550℃以下。
就这个方面来说，先进栅电极的初级应用中所引入的多晶-SiGe沉积技术可以有利地应用到HSG-Si形成中、经原位掺杂的多晶Si沉积中和低温原位掺杂的多晶Si中。
因此，虽然已经公开了本发明及其各种实施方式，但是应当理解到，其它实施方式也落在以上权利要求书所限定的本发明的精神和范围内。

Claims (20)

1.一种用于半导体MOS装置的栅极叠层，包括：
在所述半导体MOS装置的半导体衬底上形成的电介质膜；
在所述电介质膜上形成的第一α-Si层；
在所述第一α-Si层上形成的多晶-SiGe层；
在所述多晶-SiGe层上形成的第二α-Si层，和
在所述第二α-Si层上形成的多晶-Si层。
2.如权利要求1所述的装置，其中，所述电介质膜包括不同材料的第一电介质膜和第二电介质膜。
3.如权利要求1所述的装置，其中，所述第二α-Si层比所述第一α-Si层厚。
4.如权利要求3所述的装置，其中，所述第一α-Si层的厚度为约30-约50。
5.如权利要求3所述的装置，其中，在所述多晶-SiGe层中的Ge含量为约5原子％-约40原子％。
6.如权利要求5所述的装置，其中，所述多晶-SiGe层的厚度为约300-1000。
7.如权利要求3所述的装置，其中，所述第二α-Si层的厚度为约50-约300。
8.如权利要求3所述的装置，其中，所述多晶-Si层的厚度为约300-约1500。
9.如权利要求1所述的装置，其中，所述电介质层包括二氧化硅和氧氮化物。
10.在衬底上沉积α-Si层的方法，所述方法包括：
将所述衬底放置在一个室中；
将第一含Si源气体引入所述室中；并且
将第二含Si源气体引入所述室中，直到在所述衬底上已经沉积了厚度小于约50的α-Si层。
11.如权利要求10所述的方法，其中，所述第一含Si气体是Si2H6。
12.如权利要求11所述的方法，其中，所述第一含Si气体采用非反应性气体稀释。
13.如权利要求12所述的方法，其中，所述非反应性气体包括N2、Ar、H2、He或其组合。
14.如权利要求10所述的方法，其中，所述第二含Si气体是SiH4。
15.如权利要求10所述的方法，其中，将所述第一含Si源气体和所述第二含Si源气体以混合物形式引入所述室中。
16.如权利要求10所述的方法，其中，在所述第一含Si源气体被引入以后一段预定时间引入所述第二含Si源气体。
17.在衬底上形成栅极叠层的方法，所述方法包括：
在所述衬底的顶部沉积薄电介质层；
在所述电介质膜上沉积第一α-Si层；
在所述第一α-Si层上沉积多晶-SiGe层；
在所述多晶-SiGe层上沉积第二α-Si层；和
在所述第二α-Si层上沉积多晶-Si层。
18.如权利要求17所述的方法，其中，所述第一α-Si层、所述多晶-SiGe层和所述第二α-Si层在同样温度下沉积。
19.如权利要求18所述的方法，其中，所述第一α-Si层的厚度为约50-约300。
20.如权利要求18所述的方法，其中，所述第二α-Si层的厚度为约30-约50。
CNA2005800314671A 2004-09-17 2005-09-07 多晶－硅－锗栅极叠层及其形成方法 Pending CN101027779A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/943,424 2004-09-17
US10/943,424 US20060060920A1 (en) 2004-09-17 2004-09-17 Poly-silicon-germanium gate stack and method for forming the same

Publications (1)

Publication Number Publication Date
CN101027779A true CN101027779A (zh) 2007-08-29

Family

ID=36073041

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800314671A Pending CN101027779A (zh) 2004-09-17 2005-09-07 多晶－硅－锗栅极叠层及其形成方法

Country Status (6)

Country Link
US (2) US20060060920A1 (zh)
EP (1) EP1805802A2 (zh)
JP (1) JP2008514003A (zh)
KR (1) KR20070050493A (zh)
CN (1) CN101027779A (zh)
WO (1) WO2006033838A2 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359628B (zh) * 2008-09-12 2010-06-02 西安电子科技大学 基于SiN/SiO2掩蔽技术的纳米级CMOS集成电路制备方法
CN101359627B (zh) * 2008-09-12 2010-06-09 西安电子科技大学 一种SiN掩蔽技术制备多晶SiGe栅纳米级CMOS集成电路方法
CN101359631B (zh) * 2008-09-12 2010-06-09 西安电子科技大学 用微米级工艺制备多晶SiGe栅纳米级CMOS集成电路方法
CN101359629B (zh) * 2008-09-12 2010-06-09 西安电子科技大学 基于SiO2掩蔽技术的多晶SiGe栅纳米级CMOS集成电路制备方法
CN101359630B (zh) * 2008-09-12 2010-06-16 西安电子科技大学 一种SiO2掩蔽技术制备纳米级CMOS集成电路的方法
CN102592979A (zh) * 2010-12-10 2012-07-18 新加坡商格罗方德半导体私人有限公司 高-介电系数金属闸极装置
CN102842503A (zh) * 2011-06-20 2012-12-26 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法和半导体器件
CN104183475A (zh) * 2013-05-21 2014-12-03 中芯国际集成电路制造(上海)有限公司 栅极结构及其形成方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7166528B2 (en) * 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
KR100618869B1 (ko) * 2004-10-22 2006-09-13 삼성전자주식회사 커패시터를 포함하는 반도체 소자 및 그 제조방법
US7235492B2 (en) * 2005-01-31 2007-06-26 Applied Materials, Inc. Low temperature etchant for treatment of silicon-containing surfaces
US7550381B2 (en) * 2005-07-18 2009-06-23 Applied Materials, Inc. Contact clean by remote plasma and repair of silicide surface
US7811891B2 (en) * 2006-01-13 2010-10-12 Freescale Semiconductor, Inc. Method to control the gate sidewall profile by graded material composition
US7452777B2 (en) * 2006-01-25 2008-11-18 Fairchild Semiconductor Corporation Self-aligned trench MOSFET structure and method of manufacture
US20100075499A1 (en) * 2008-09-19 2010-03-25 Olsen Christopher S Method and apparatus for metal silicide formation
US7943463B2 (en) * 2009-04-02 2011-05-17 Micron Technology, Inc. Methods of semiconductor processing involving forming doped polysilicon on undoped polysilicon
US8680629B2 (en) 2009-06-03 2014-03-25 International Business Machines Corporation Control of flatband voltages and threshold voltages in high-k metal gate stacks and structures for CMOS devices
US8274116B2 (en) * 2009-11-16 2012-09-25 International Business Machines Corporation Control of threshold voltages in high-k metal gate stack and structures for CMOS devices
US10923344B2 (en) * 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291030A (en) * 1992-06-04 1994-03-01 Torrex Equipment Corporation Optoelectronic detector for chemical reactions
JP2871530B2 (ja) * 1995-05-10 1999-03-17 日本電気株式会社 半導体装置の製造方法
US5551985A (en) * 1995-08-18 1996-09-03 Torrex Equipment Corporation Method and apparatus for cold wall chemical vapor deposition
US6069053A (en) * 1997-02-28 2000-05-30 Micron Technology, Inc. Formation of conductive rugged silicon
US6552594B2 (en) 1997-03-27 2003-04-22 Winbond Electronics, Corp. Output buffer with improved ESD protection
US6235652B1 (en) * 1997-08-11 2001-05-22 Torrex Equipment Corporation High rate silicon dioxide deposition at low pressures
US6352593B1 (en) * 1997-08-11 2002-03-05 Torrex Equipment Corp. Mini-batch process chamber
US6352594B2 (en) * 1997-08-11 2002-03-05 Torrex Method and apparatus for improved chemical vapor deposition processes using tunable temperature controlled gas injectors
US6780464B2 (en) * 1997-08-11 2004-08-24 Torrex Equipment Thermal gradient enhanced CVD deposition at low pressure
US6321680B2 (en) * 1997-08-11 2001-11-27 Torrex Equipment Corporation Vertical plasma enhanced process apparatus and method
US6167837B1 (en) * 1998-01-15 2001-01-02 Torrex Equipment Corp. Apparatus and method for plasma enhanced chemical vapor deposition (PECVD) in a single wafer reactor
US6287635B1 (en) * 1997-08-11 2001-09-11 Torrex Equipment Corp. High rate silicon deposition method at low pressures
US6162716A (en) * 1999-03-26 2000-12-19 Taiwan Semiconductor Manufacturing Company Amorphous silicon gate with mismatched grain-boundary microstructure
US6373112B1 (en) * 1999-12-02 2002-04-16 Intel Corporation Polysilicon-germanium MOSFET gate electrodes
US6514810B1 (en) * 2001-08-01 2003-02-04 Texas Instruments Incorporated Buried channel PMOS transistor in dual gate CMOS with reduced masking steps
JP2003086798A (ja) * 2001-09-13 2003-03-20 Nec Corp 半導体装置およびその製造方法
US6552583B1 (en) 2001-10-11 2003-04-22 Pericom Semiconductor Corp. ESD-protection device with active R-C coupling to gate of large output transistor
KR100487525B1 (ko) * 2002-04-25 2005-05-03 삼성전자주식회사 실리콘게르마늄 게이트를 이용한 반도체 소자 및 그 제조방법
KR100446302B1 (ko) * 2002-06-05 2004-08-30 삼성전자주식회사 음의 기울기를 가지는 게이트를 포함하는 반도체 소자 및그 제조방법
US20040067631A1 (en) * 2002-10-03 2004-04-08 Haowen Bu Reduction of seed layer roughness for use in forming SiGe gate electrode
AU2003284272A1 (en) * 2002-10-18 2004-05-04 Applied Materials, Inc. A film stack having a silicon germanium layer and a thin amorphous seed layer
US6838695B2 (en) * 2002-11-25 2005-01-04 International Business Machines Corporation CMOS device structure with improved PFET gate electrode
JP3742906B2 (ja) * 2003-05-08 2006-02-08 シャープ株式会社 半導体装置の製造方法
JP2005079310A (ja) * 2003-08-29 2005-03-24 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
JP4518771B2 (ja) * 2003-09-24 2010-08-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359628B (zh) * 2008-09-12 2010-06-02 西安电子科技大学 基于SiN/SiO2掩蔽技术的纳米级CMOS集成电路制备方法
CN101359627B (zh) * 2008-09-12 2010-06-09 西安电子科技大学 一种SiN掩蔽技术制备多晶SiGe栅纳米级CMOS集成电路方法
CN101359631B (zh) * 2008-09-12 2010-06-09 西安电子科技大学 用微米级工艺制备多晶SiGe栅纳米级CMOS集成电路方法
CN101359629B (zh) * 2008-09-12 2010-06-09 西安电子科技大学 基于SiO2掩蔽技术的多晶SiGe栅纳米级CMOS集成电路制备方法
CN101359630B (zh) * 2008-09-12 2010-06-16 西安电子科技大学 一种SiO2掩蔽技术制备纳米级CMOS集成电路的方法
CN102592979A (zh) * 2010-12-10 2012-07-18 新加坡商格罗方德半导体私人有限公司 高-介电系数金属闸极装置
CN102592979B (zh) * 2010-12-10 2016-04-27 新加坡商格罗方德半导体私人有限公司 高-介电系数金属闸极装置
CN102842503A (zh) * 2011-06-20 2012-12-26 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法和半导体器件
US8951852B2 (en) 2011-06-20 2015-02-10 Semiconductor Manufacturing International (Beijing) Corporation Semiconductor device and manufacturing method thereof
CN102842503B (zh) * 2011-06-20 2015-04-01 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法
CN104183475A (zh) * 2013-05-21 2014-12-03 中芯国际集成电路制造(上海)有限公司 栅极结构及其形成方法
CN104183475B (zh) * 2013-05-21 2016-12-28 中芯国际集成电路制造(上海)有限公司 栅极结构及其形成方法

Also Published As

Publication number Publication date
US7354848B2 (en) 2008-04-08
US20060060920A1 (en) 2006-03-23
KR20070050493A (ko) 2007-05-15
EP1805802A2 (en) 2007-07-11
US20060231925A1 (en) 2006-10-19
WO2006033838A2 (en) 2006-03-30
JP2008514003A (ja) 2008-05-01
WO2006033838A3 (en) 2006-12-21

Similar Documents

Publication Publication Date Title
CN101027779A (zh) 多晶－硅－锗栅极叠层及其形成方法
US7615830B2 (en) Transistors with multilayered dielectric films
US7135369B2 (en) Atomic layer deposited ZrAlxOy dielectric layers including Zr4AlO9
KR100623137B1 (ko) 원자층 퇴적된 하프늄-알루미늄 산화물 필름
CN102224578B (zh) 介电膜、介电膜的生产方法、半导体装置和记录介质
US10700195B2 (en) Reduced resistance source and drain extensions in vertical field effect transistors
US20090321943A1 (en) Seed layer for reduced resistance tungsten film
WO2004079796A2 (en) Atomic layer deposited dielectric layers
JP2003031806A (ja) Ｍｏｓトランジスタ及びその製造方法
WO2018231210A1 (en) Thin film ferroelectric materials and methods of fabrication thereof
WO2008115266A2 (en) Growth of metallic nanodots using specific precursors
CN107026070A (zh) 半导体装置的制作方法
JP4655495B2 (ja) 成膜方法
CN107564853B (zh) 半导体器件及其形成方法
JPH04323834A (ja) 半導体装置の製造方法
US20200111885A1 (en) Methods and apparatus for n-type metal oxide semiconductor (nmos) metal gate materials using atomic layer deposition (ald) processes with metal based precursors
US20220328308A1 (en) Treatments to enhance material structures
CN104051341A (zh) 源极和漏极区的外延形成机制的非对称循环沉积和蚀刻工艺
WO2009002028A2 (en) Method and apparatus for depositing thin film
US11855221B2 (en) Ferroelectric semiconductor device and method
CN114695542A (zh) 一种半导体结构及栅极的制作方法
Scudder et al. Selective silicon processing for advanced ultra shallow junction engineering
JPH04144165A (ja) 半導体装置の製造方法
Martin et al. Chemistry in the “Front End of the Line”(FEOL) Deposits, Gate Stacks, Epitaxy and Contacts

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned