CN104183475B - 栅极结构及其形成方法 - Google Patents
栅极结构及其形成方法 Download PDFInfo
- Publication number
- CN104183475B CN104183475B CN201310190298.2A CN201310190298A CN104183475B CN 104183475 B CN104183475 B CN 104183475B CN 201310190298 A CN201310190298 A CN 201310190298A CN 104183475 B CN104183475 B CN 104183475B
- Authority
- CN
- China
- Prior art keywords
- grid
- layer
- forming method
- cushion
- grid structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- 239000000463 material Substances 0.000 claims abstract description 106
- 239000000758 substrate Substances 0.000 claims abstract description 27
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 40
- 239000013078 crystal Substances 0.000 claims description 29
- 229910052799 carbon Inorganic materials 0.000 claims description 27
- 239000007789 gas Substances 0.000 claims description 25
- 229910052757 nitrogen Inorganic materials 0.000 claims description 20
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 17
- 238000005229 chemical vapour deposition Methods 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 14
- 229910005096 Si3H8 Inorganic materials 0.000 claims description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 10
- 229910007264 Si2H6 Inorganic materials 0.000 claims description 9
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 238000005137 deposition process Methods 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229910003074 TiCl4 Inorganic materials 0.000 claims description 3
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 239000007791 liquid phase Substances 0.000 claims description 2
- 238000009826 distribution Methods 0.000 abstract description 11
- 239000003989 dielectric material Substances 0.000 description 13
- 230000008569 process Effects 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 12
- 125000004429 atom Chemical group 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000000137 annealing Methods 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 5
- 150000001721 carbon Chemical group 0.000 description 5
- 239000002210 silicon-based material Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910018540 Si C Inorganic materials 0.000 description 2
- 229910007991 Si-N Inorganic materials 0.000 description 2
- 229910008045 Si-Si Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910006294 Si—N Inorganic materials 0.000 description 2
- 229910006411 Si—Si Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000007792 gaseous phase Substances 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004943 liquid phase epitaxy Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000000802 nitrating effect Effects 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- NNJVILVZKWQKPM-UHFFFAOYSA-N Lidocaine Chemical group CCN(CC)CC(=O)NC1=C(C)C=CC=C1C NNJVILVZKWQKPM-UHFFFAOYSA-N 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 235000013339 cereals Nutrition 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 125000002147 dimethylamino group Chemical group [H]C([H])([H])N(*)C([H])([H])[H] 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- 229960004194 lidocaine Drugs 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- KTUFCUMIWABKDW-UHFFFAOYSA-N oxo(oxolanthaniooxy)lanthanum Chemical compound O=[La]O[La]=O KTUFCUMIWABKDW-UHFFFAOYSA-N 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种栅极结构及其形成方法，所述栅极结构的形成方法包括：提供衬底；在所述衬底表面形成依次形成栅介质层、位于栅介质层表面的缓冲层和位于缓冲层表面的栅极层，所述缓冲层的材料为无定形态。所述栅极结构及其形成方法可以降低晶体管的阈值电压的分布范围。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种栅极结构及其形成方法。
背景技术
当半导体器件尺寸逐渐缩小，由于传统的多晶硅栅极在小尺寸情况下存在很多问题，例如多晶硅耗尽效应、高电阻率和高K栅介质不兼容等，金属栅工艺开始应用于超深亚微米器件的制备。
金属栅极替代多晶硅栅极，采用高K材料作为栅介质层，可以进一步降低所述栅介质层的厚度，提高晶体管的性能。然而晶体管尺寸的不断缩小，高K金属栅晶体管的制作工艺和物理性能同样面临越来越多的挑战。
其中，晶体管的阈值电压变异是其中的一个重要问题。统计测量发现，采用相同工艺形成的参数相同的晶体管，各个晶体管的阈值电压并不完全相同，而是在一定的范围内呈现分布性，造成不同晶体管阈值电压之间的差异，具有较大的阈值电压分布范围。晶体管的阈值电压分布范围较大会降低集成电路的性能，并增加芯片的功耗。晶体管的阈值电压分布范围越大，对集成电路的性能影响越大。
所以，需要一种可以降低相同工艺形成的多个晶体管的阈值电压分布范围的方法，降低晶体管阈值电压差异对集成电路造成的影响。
发明内容
本发明解决的问题是提供一种栅极结构及其形成方法，降低相同工艺形成的多个晶体管的阈值电压的分布范围。
为解决上述问题，本发明提供一种栅极结构及其形成方法，所述金属栅极的形成方法包括：提供衬底；在所述衬底表面形成依次形成栅介质层、位于栅介质层表面的缓冲层和位于缓冲层表面的栅极层，所述缓冲层的材料为无定形态。
可选的，所述缓冲层的材料为无定形硅。
可选的，采用化学气相沉积工艺形成所述缓冲层，其中采用的反应气体包括：Si2H6、Si3H8、Si4H8、Si5H10中的一种或几种，反应温度为200℃～400℃。
可选的，所述缓冲层内掺杂有碳。
可选的，所述碳的浓度为1E19atom/cm3～1E22atom/cm3。
可选的，采用化学气相沉积工艺形成所述缓冲层，所述化学气相沉积工艺中，采用的硅源气体包括：Si2H6、Si3H8、Si4H8、Si5H10中的一种或几种，采用的碳源气体包括C2H2、C2H4、C3H6中的一种或几种，反应温度为300℃～400℃。
可选的，所述缓冲层内掺杂有氮。
可选的，所述氮的浓度为1E19atom/cm3～1E22atom/cm3。
可选的，采用化学气相沉积工艺形成所述缓冲层，所述化学气相沉积工艺中，采用的硅源气体包括：Si2H6、Si3H8、Si4H8、Si5H10中的一种或几种，采用的氮源气体包括N2O、NO中的一种或几种，反应温度为300℃～400℃。
可选的，所述缓冲层的厚度为1nm～5nm。
可选的，采用化学气相沉积工艺、等离子体化学气相沉积工艺、液相外延工艺或溅射沉积工艺形成所述缓冲层。
可选的，所述栅极层的材料为Ni、Ti、TiN、TaN或TaC。
可选的，所述栅极层的材料中的晶粒尺寸小于3nm。
可选的，采用原子层沉积工艺形成材料为TiN的栅极层，采用的反应气体为TiCl4和NH3，反应温度为200℃～600℃，反应压强为0.2托～2托。
可选的，还包括：在所述栅极层、缓冲层和栅介质层的侧壁表面形成侧墙，在所述侧墙两侧的未被覆盖的衬底内形成源极和漏极。
为解决上述问题，本发明还提供了一种栅极结构，包括：衬底；位于衬底表面的栅介质层；位于所述栅介质层表面的缓冲层，所述缓冲层的材料为无定形态；位于所述缓冲层表面的栅极层。
可选的，所述缓冲层的材料为硅。
可选的，所述缓冲层内掺杂有碳或氮，所述碳或氮的浓度为1E19atom/cm3～1E22atom/cm3。
可选的，所述缓冲层的厚度为1nm～5nm
可选的，所述栅极层的材料中的晶粒尺寸小于3nm。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案在形成栅极结构的过程中，在栅介质层表面形成缓冲层，所述缓冲层的材料为无定形态，所述缓冲层中的原子呈无序排列状态。后续在所述缓冲层表面形成栅极层，由于所述栅极层的结构受到其底部的缓冲层表面原子排列结构的影响，所述栅极层底部靠近缓冲层的原子也呈现无定形态，而在栅极层靠近表面的远离所述缓冲层部分，由于原子趋向低能量的有序排列会存在部分晶粒与无定形态的混合结构，但是由于受到下方无定形态结构的影响，所述部分晶粒的尺寸也很小。所以后续形成的栅极层中，晶粒尺寸和数量较低，由所述晶粒尺寸和数量造成的功函数差异性降低，从而采用上述方法形成的晶体管的阈值电压分布范围也减小。
进一步，所述缓冲层中掺杂有碳或氮等元素，由于所述碳、氮和硅原子的原子半径不同，在形成缓冲层的过程中，形成Si-Si、Si-C、C-C、Si-N、N-C、N-N等不同的化学键，所述化学键的长度均不相同，造成不同晶格之间会晶格失配，有效抑制所述缓冲层的结晶化，从而有利于形成所述无定形态的缓冲层。
附图说明
图1至图5是本发明第一实施例中栅极结构的形成过程的示意图；
图6至图9是本发明第二实施例中栅极结构的形成过程的示意图。
具体实施方式
如背景技术中所述，现有的晶体管的阈值电压分布较广，会影响集成电路的性能。
发明人研究发现，现有晶体管的阈值电压与晶体管的栅极功函数相关，由于晶体管的栅极在形成过程中的差异性，导致栅极的功函数发生变化，从而造成晶体管的阈值电压分布在一定范围内。
发明人进一步研究发现，所述晶体管栅极的功函数与栅极材料中晶体颗粒大小有关。由于栅极材料中晶体颗粒具有不同的晶体取向，不同的晶体取向会导致栅极与栅介质层接触面上的极化电荷的分布不均匀，导致栅极材料功函数发生变化。尺寸或取向不同的晶粒，其功函数也不相同，从而使采用同一工艺形成的多个晶体管的阈值电压会不相同，呈现一定的分布性。
发明人进一步研究发现，晶体管的栅极材料的晶体颗粒越大，不同晶粒的功函数之间差别越大，从而对整个栅极的功函数的影响越大。而降低栅极材料中晶粒的尺寸或数量则可以降低这种差异性，从而使栅极的功函数较为稳定，可以降低晶体管阈值电压的分布性。而由于现有技术形成晶体管的过程中，通常会有较高温度的退火工艺，例如形成源极和漏极的退火过程，会使栅极材料发生结晶，形成较大的晶体颗粒。
本发明提供了一种栅极结构及其形成方法，形成晶体颗粒尺寸较低的栅极，从而降低相同工艺形成的多个晶体管的阈值电压的分布范围。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
第一实施例
请参考图1，提供衬底100，在所述衬底100表面形成栅介质材料层200。
所述衬底100的材料为硅、锗、锗化硅、砷化镓等半导体材料，可以是体材料也可以是复合结构如绝缘体上硅。本实施例中，所述衬底100的材料为硅。
在本发明的其他实施例中，所述衬底100内还形成有浅沟槽隔离结构。
所述栅介质材料层200的材料为高K介质材料，例如HfO2、La2O3、HfSiON或HfAlO2等。本实施例中，所述栅介质材料层200的材料为HfO2。所述栅介质材料层200的厚度为10埃～50埃。
请参考图2，在所述栅介质材料层200表面形成缓冲材料层300。
所述缓冲材料层300的材料为无定形态材料。所述缓冲材料层300的形成工艺可以是化学气相沉积、等离子体化学气相沉积、液相外延或溅射沉积等工艺。所述缓冲材料层300的厚度为1nm～5nm，较佳的可以是2nm。
本发明的一个实施例中，所述缓冲材料层300的材料为无定形硅。采用化学气相沉积工艺形成所述无定形硅，其中采用的硅源气体为Si2H6、Si3H8、Si4H8、Si5H10中的一种或几种，反应压强为0.1托～0.5托，反应温度为300℃～600℃，较佳的为500℃。在较高温度下沉积形成所述缓冲层，所述硅形成的晶粒尺寸较低不易形成晶体，从而可以形成质量较佳的无定形硅层作为缓冲材料层300。
发明人发现，在沉积形成所述无定形硅的过程中，添加含有碳或氮的气体源，可以阻止硅在沉积过程发生结晶。由于碳、氮与硅原子的原子半径不同，碳的原子半径为77皮米，氮为70皮米，而硅的原子半径为111皮米。在沉积过程中，在所述缓冲材料层300中会形成Si-Si、Si-C、C-C、Si-N、N-C、N-N等不同的化学键，所述三种化学键的长度都不相同，从而在沉积形成所述缓冲材料层的过程中，造成不同晶格之间会晶格失配，从而降低所述缓冲材料层中晶粒的尺寸。所述晶粒的尺寸随碳原子或氮原子的浓度增加而减小，当碳原子或原子的达到一定浓度时，就会形成无定形态的缓冲材料层。
本实施例中，所述缓冲材料层300的材料为掺碳的无定形硅。具体的，采用化学气相沉积工艺形成所述缓冲材料层，其中采用的硅源气体为Si3H8，采用的碳源气体为C2H2，载气为H2，反应压强为1托～500托，反应温度为300℃～600℃，例如350℃，其中Si3H8的流量为50sccm～1000sccm，C2H2的流量为10sccm～500sccm，H2流量为100sccm～5000sccm。形成的缓冲材料层300的厚度为1nm～5nm，较佳的，所述缓冲材料层300的厚度为2nm。所述缓冲材料层300中碳原子的浓度为1E19atom/cm3～1E22atom/cm3，较佳的，所述碳原子的浓度为1E20atom/cm3。在本发明的其他实施例中，所述硅源气体还可以是Si2H6、Si3H8、Si4H8、Si5H10中的一种或几种，所述碳源气体可以是C2H2、C2H4、C3H6中的一种或几种。
在本发明的其他实施例中，所述缓冲材料层300的材料为掺氮的无定形硅。其中，氮的浓度为1E19atom/cm3～1E22atom/cm3，较佳的，所述碳原子的浓度为1E20atom/cm3。可以采用化学气相沉积工艺形成所述掺氮的无定形硅，其中采用的硅源气体可以是Si2H6、Si3H8、Si4H8、Si5H10中的一种或几种，氮源气体可以是N2O、NO中的一种或两种。
在本发明的其他实施例中，所述缓冲材料层300的材料可以是同时掺杂了碳和氮的无定形硅，其中，碳和氮的总浓度为1E19atom/cm3～1E22atom/cm3。
在本发明的其他实施例中，还可以采用等离子体化学气相沉积工艺、液相外延工艺或溅射沉积工艺形成所述缓冲材料层300。
请参考图3，在所述缓冲材料层300表面形成栅极材料层400。
所述栅极材料层300的材料为Ni、Ti、TiN、TaN或TaC，采用原子层沉积工艺(ALD)形成所述栅极材料层400。
本实施例中，所述栅极材料层400的材料为TiN。
具体的，采用原子层沉积工艺(ALD)形成所述栅极材料层300过程中，将前驱气体为TiCl4和NH3，采用脉冲方式交替输送进入反应腔内，采用He作为辅助气体，反应温度为400℃～650℃，较佳的为550℃以上。在本发明的其他实施例中，含有Ti的金属前驱气体还可以是二乙氨基四钛(TDEAT)或二甲氨基四钛(TDMAT)。
在所述缓冲材料层300表面形成所述栅极材料层400时，由于所述缓冲材料层300为无定形态，原子排列为无序状态，导致所述缓冲材料层300表面的原子排列无序。ALD工艺在所述缓冲材料层300表面以单原子层的形式一层一层向上生长，并且将晶格结构逐层向上传递，所以，所述栅极材料层400的结构受到底层的缓冲材料层300的晶格排列的强烈影响。由于所述缓冲材料层300的表面原子排列无序，所以在所述缓冲材料层300表面形成的原子层的原子排列也呈无序状态，随着原子层的逐渐生长，这种无序结构逐渐向上传递。虽然，随着栅极材料层400厚度的增加，远离所述缓冲材料层表面的栅极材料层中400中，原子会通过扩散逐渐趋于低能量的有序排列方式形成一定尺寸的晶粒，但是所述栅极材料层400中还是存在大量的无定形态。与现有技术相比，所述栅极材料层400为无定形态和晶粒共同存在的一个混合体，并且所述晶粒的尺寸较小。所述栅极材料层400中，所述栅极材料中的晶粒尺寸小于3nm。
并且在现有技术中，直接在所述栅介质材料层表面形成栅极材料层，由于所述栅介质材料层表面的原子排列较为有序，后续在沉积过程中，原子更趋向于有序排列，会首先在所述栅介质材料层表面形成岛状的晶核，后续在所述晶核表面继续生长形成栅极材料层，所以形成的栅极材料层中晶粒的尺寸和数量会较大。而本发明的技术方案中，由于所述缓冲材料层的表面原子排列无序，从而在所述缓冲材料层表面不会或仅形成少量的岛状晶核，从而使得后续形成的栅极材料层中晶粒的尺寸和数量会较小。
请参考图4，刻蚀所述栅极材料层400、缓冲材料层300和栅介质材料层200(请参考图3)，形成栅极堆叠结构，所述栅极堆叠结构包括栅介质层201、缓冲层301和栅极层401。
具体的，形成所述栅极堆叠结构的方法为：在所述栅极材料层表面形成图形化掩膜层，所述图形化掩膜层覆盖所述栅极堆叠结构的位置，以所述图形化掩膜层为掩膜，采用干法刻蚀工艺刻蚀所述栅极材料层400、缓冲材料层300和栅介质材料层200(请参考图3)，形成栅介质层201、缓冲层301和栅极层401。
与现有技术相比，位于所述缓冲层301表面的栅极层401中，晶粒的数量和尺寸都相应减小，从而采用上述工艺形成多个栅极结构，所述栅极结构中的栅极层的功函数差异较小，从而后续形成的晶体管的阈值电压差异也较小，晶体管的阈值电压分布范围变小。
请参考图5，在所述栅极堆叠结构的侧壁表面形成侧墙500，以所述侧墙500和栅极堆叠结构为掩膜对所述半导体衬底100进行源漏离子注入，并进行退火处理激活注入离子，在所述栅极结构两侧的半导体衬底100内形成源极101和漏极102。
所述侧墙500的材料为氮化硅。所述侧墙500还可以是多层堆叠结构，例如氧化硅和氮化硅的堆叠结构。
在本发明的其他实施例中，也可以先在所述栅极堆叠结构侧壁表面形成第一侧墙，以所述第一侧墙和栅极结构作为掩膜，在所述栅极结构两侧的半导体衬底内进行轻掺杂离子注入；然后，在所述第一侧墙表面形成第二侧墙，再在所述第一侧墙、第二侧墙两侧暴露出的半导体衬底内进行重掺杂离子注入，形成源区和漏区，所述轻掺杂离子注入工艺可以降低MOS晶体管的热载流子注入效应和短沟道效应。
在本发明的其他实施例中，还可以在所述栅极堆叠结构两侧形成所述侧墙之后，以所述侧墙和栅极堆叠结构为掩膜，对所述侧墙两侧暴露出的半导体衬底进行刻蚀，形成沟槽，并在沟槽内利用外延工艺填充满锗硅材料或碳化硅材料，形成源区和漏区。所述锗硅材料或碳化硅材料在外延工艺中原位掺杂有P型或N型杂质离子。在其他实施例中，也可以形成所述锗硅材料或碳化硅材料后，利用离子注入工艺在所述锗硅材料或碳化硅材料中掺杂有杂质离子。利用所述锗硅材料或碳化硅材料形成源区和漏区会对MOS晶体管沟道区的晶格产生应力作用，有利于提高沟道区载流子的迁移速率，提高MOS晶体管的电学性能。
现有技术中，在形成源极和漏极过程中进一步退火会使得栅极材料中的晶粒尺寸进一步提高；而本发明的技术方案中，由于在所述栅极层401位于所述缓冲层301表面，而所述缓冲层301为无定形态，虽然在后续形成晶体管的源极和漏极的过程中，会进行退火处理，但是由于所述缓冲层301的存在，所述缓冲层301中掺杂了碳或氮等元素，在高温退火过程中不易结晶化，并且所述缓冲层301表面的栅极层401中存在无定形态和部分晶粒结构，在退火过程中，晶粒的数量可能增加，但是晶粒尺寸不会明显增大，仍然能够保持在小于3nm的范围内。
由于所述栅极层401的材料晶粒尺寸较小，所述晶粒尺寸小于3nm，所以，所述栅极层401的晶粒尺寸对栅极层401的功函数影响较小，进而可以使形成的晶体管的阈值电压分布范围较小。
第二实施例
本实施例中，也可以采用后栅工艺形成所述晶体管，具体形成方法请参考图6～图9。
请参考图6，在所述半导体衬底500表面形成伪栅结构503及所述伪栅结构503侧壁表面的侧墙504；以所述侧墙504和伪栅结构503为掩膜，在所述伪栅结构503两侧的半导体衬底内进行源漏离子注入并退火，形成源极501和漏极502；在所述半导体衬底表面形成介质层600，所述介质层的表面与伪栅结构503的表面齐平。
所述伪栅结构503的材料为多晶硅层。
所述伪栅结构503可以包括位于所述半导体衬底表面的伪栅介质层和所述伪栅介质层表面的多晶硅层，所述伪栅介质层的材料可以是二氧化硅层，后续去除所述伪栅结构503的同时去除所述伪栅介质层和多晶硅层。
所述伪栅结构503可以包括位于半导体衬底500表面的栅介质层和所述栅介质层表面的多晶硅层，后续保留所述栅介质层。
请参考图7，去除所述伪栅结构503(请参考图6)。
采用湿法或干法刻蚀工艺去除所述伪栅结构503，形成开口601。后续在所述开口601内形成栅极堆叠结构。
请参考图8，在所述介质层600表面和开口601(请参考图7)表面依次形成所述栅介质材料层602、缓冲材料层603和栅极材料层604。
请参考图9，以所述介质层600为研磨停止层进形化学机械研磨，去除所述介质层上方的部分栅介质材料层602、缓冲材料层603和栅极材料层604，形成栅极堆叠结构，所述栅极堆叠结构包括：栅介质层602a、缓冲层603a和栅极层604a。
在本发明的其他实施例中，也可以采用刻蚀工艺，去除所述介质层上方的部分栅介质材料层602、缓冲材料层603和栅极材料层604，形成栅极堆叠结构。
在该实施例中，采用后栅工艺，在形成所述栅极堆叠结构之前就形成了晶体管的源极和漏极，并对所述源极漏极进行了退火处理，所以后续形成栅堆叠结构时，不需要进行高温退火处理，避免退火造成栅极层中材料的结晶化，从而可以进一步降低栅极层中晶粒的数量和尺寸，进一步降低所述晶体管的阈值电压的分布范围。
在本发明的其他实施例中，还可以采用上述方法，形成鳍式晶体管的栅极结构。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种栅极结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底表面依次形成栅介质层、位于栅介质层表面的缓冲层和位于缓冲层表面的栅极层；
采用高K材料作为所述栅介质层，所述栅极层为金属栅极；
所述缓冲层的材料为无定形硅；
所述栅极材料层为无定形态和晶粒共同存在的一个混合体。
2.根据权利要求1所述的栅极结构的形成方法，其特征在于，采用化学气相沉积工艺形成所述缓冲层，其中采用的反应气体包括：Si2H6、Si3H8、Si4H8、Si5H10中的一种或几种，反应温度为300℃～600℃。
3.根据权利要求1所述的栅极结构的形成方法，其特征在于，所述缓冲层内掺杂有碳。
4.根据权利要求3所述的栅极结构的形成方法，其特征在于，所述碳的浓度为1E19atom/cm3～1E22atom/cm3。
5.根据权利要求3所述的栅极结构的形成方法，其特征在于，采用化学气相沉积工艺形成所述缓冲层，所述化学气相沉积工艺中，采用的硅源气体包括：Si2H6、Si3H8、Si4H8、Si5H10中的一种或几种，采用的碳源气体包括C2H2、C2H4、C3H6中的一种或几种，反应温度为300℃～600℃。
6.根据权利要求1所述的栅极结构的形成方法，其特征在于，所述缓冲层内掺杂有氮。
7.根据权利要求6所述的栅极结构的形成方法，其特征在于，所述氮的浓度为1E19atom/cm3～1E22atom/cm3。
8.根据权利要求6所述的栅极结构的形成方法，其特征在于，采用化学气相沉积工艺形成所述缓冲层，所述化学气相沉积工艺中，采用的硅源气体包括：Si2H6、Si3H8、Si4H8、Si5H10中的一种或几种，采用的氮源气体包括N2O、NO中的一种或几种，反应温度为300℃～600℃。
9.根据权利要求1所述的栅极结构的形成方法，其特征在于，所述缓冲层的厚度为1nm～5nm。
10.根据权利要求1所述的栅极结构的形成方法，其特征在于，采用化学气相沉积工艺、等离子体化学气相沉积工艺、液相外延工艺或溅射沉积工艺形成所述缓冲层。
11.根据权利要求1所述的栅极结构的形成方法，其特征在于，所述栅极层的材料为Ni、Ti、TiN、TaN或TaC。
12.根据权利要求1所述的栅极结构的形成方法，其特征在于，所述栅极层的材料中的晶粒尺寸小于3nm。
13.根据权利要求11所述的栅极结构的形成方法，其特征在于，采用原子层沉积工艺形成材料为TiN的栅极层，反应气体为TiCl4和NH3，反应温度为200℃～600℃，反应压强为0.2托～2托。
14.根据权利要求1所述的栅极结构的形成方法，其特征在于，还包括：在所述栅极层、缓冲层和栅介质层的侧壁表面形成侧墙，在所述侧墙两侧的未被覆盖的衬底内形成源极和漏极。
15.一种栅极结构，其特征在于，所述栅极结构包括：
衬底；
位于衬底表面的栅介质层；
位于所述栅介质层表面的缓冲层；
位于所述缓冲层表面的栅极层；
采用高K材料作为所述栅介质层，所述栅极层为金属栅极；
所述缓冲层的材料为无定形硅；
所述栅极材料层为无定形态和晶粒共同存在的一个混合体。
16.根据权利要求15所述的栅极结构，其特征在于，所述缓冲层内掺杂有碳或氮，所述碳或氮的浓度为1E19atom/cm3～1E22atom/cm3。
17.根据权利要求15所述的栅极结构，其特征在于，所述缓冲层的厚度为1nm～5nm。
18.根据权利要求15所述的栅极结构，其特征在于，所述栅极层的材料中的晶粒尺寸小于3nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310190298.2A CN104183475B (zh) | 2013-05-21 | 2013-05-21 | 栅极结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310190298.2A CN104183475B (zh) | 2013-05-21 | 2013-05-21 | 栅极结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104183475A CN104183475A (zh) | 2014-12-03 |
| CN104183475B true CN104183475B (zh) | 2016-12-28 |
Family
ID=51964435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310190298.2A Active CN104183475B (zh) | 2013-05-21 | 2013-05-21 | 栅极结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104183475B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6214705B1 (en) * | 1998-12-15 | 2001-04-10 | United Microelectronics Corp. | Method for fabricating a gate eletrode |
| CN101027779A (zh) * | 2004-09-17 | 2007-08-29 | 应用材料公司 | 多晶－硅－锗栅极叠层及其形成方法 |
| CN101325214A (zh) * | 2007-06-12 | 2008-12-17 | 联华电子股份有限公司 | 栅极与栅极材料的制造方法 |
| TW200937632A (en) * | 2007-12-07 | 2009-09-01 | Univ Waseda | Metal electrode and semiconductor element using the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8802522B2 (en) * | 2010-09-10 | 2014-08-12 | Applied Materials, Inc. | Methods to adjust threshold voltage in semiconductor devices |
-
2013
- 2013-05-21 CN CN201310190298.2A patent/CN104183475B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6214705B1 (en) * | 1998-12-15 | 2001-04-10 | United Microelectronics Corp. | Method for fabricating a gate eletrode |
| CN101027779A (zh) * | 2004-09-17 | 2007-08-29 | 应用材料公司 | 多晶－硅－锗栅极叠层及其形成方法 |
| CN101325214A (zh) * | 2007-06-12 | 2008-12-17 | 联华电子股份有限公司 | 栅极与栅极材料的制造方法 |
| TW200937632A (en) * | 2007-12-07 | 2009-09-01 | Univ Waseda | Metal electrode and semiconductor element using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104183475A (zh) | 2014-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11031297B2 (en) | Multiple gate length vertical field-effect-transistors | |
| JP5669954B2 (ja) | 高Ｋ／金属ゲートＭＯＳＦＥＴを有するＶｔ調整及び短チャネル制御のための構造体及び方法。 | |
| TWI624060B (zh) | 具有鎢閘極電極的半導體裝置及其製造方法 | |
| US20180269320A1 (en) | Forming a combination of long channel devices and vertical transport fin field effect transistors on the same substrate | |
| US10056482B2 (en) | Implementation of long-channel thick-oxide devices in vertical transistor flow | |
| US10170618B2 (en) | Vertical transistor with reduced gate-induced-drain-leakage current | |
| US10896951B2 (en) | Semiconductor devices | |
| US20210118873A1 (en) | Three-dimensional field effect device | |
| US20190123138A1 (en) | Fabrication of nanowire vertical gate devices | |
| US10998441B2 (en) | Strained silicon complementary metal oxide semiconductor including a silicon containing tensile n-type fin field effect transistor and silicon containing compressive p-type fin field effect transistor formed using a dual relaxed substrate | |
| US9812546B2 (en) | Tungsten gates for non-planar transistors | |
| US11251267B2 (en) | Vertical transistors with multiple gate lengths | |
| US20200013879A1 (en) | Vertical fin field effect transistor device with reduced gate variation and reduced capacitance | |
| CN104183475B (zh) | 栅极结构及其形成方法 | |
| TWI834902B (zh) | 半導體裝置與其形成方法 | |
| US11264489B2 (en) | Negative-capacitance and ferroelectric field-effect transistor (NCFET and FE-FET) devices | |
| US11855221B2 (en) | Ferroelectric semiconductor device and method | |
| US11764259B2 (en) | Vertical field-effect transistor with dielectric fin extension | |
| US20230343699A1 (en) | Field effect transistor with source/drain via and method | |
| CN115763376A (zh) | 半导体器件及其形成方法 | |
| TW201436229A (zh) | 積體電路裝置及其形成方法 | |
| CN108630538A (zh) | 一种半导体器件及其制造方法和电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |