CN101000896A - 像素结构及其制造方法 - Google Patents

Abstract

一种像素结构的制造方法，其先在基板上形成栅极、与栅极电连接之扫描线以及在基板之边缘处与扫描线电连接的第一端子部。在基板上形成栅绝缘层以覆盖栅极、扫描线与第一端子部。在栅极上方之栅绝缘层上定义出半导体层。图案化栅绝缘层以暴露出第一端子部。在基板上形成透明导电层。在透明导电层上形成图案化光刻胶层。之后，利用图案化光刻胶层为掩膜而图案化透明导电层，以定义出源极、漏极、与源极电连接的数据线、与漏极电连接的像素电极、与数据线电连接的第二端子部以及与第一端子部电连接之接触垫。由于上述之像素结构的制造方法只需使用四道光刻掩膜，因此可以降低制造成本。

Description

像素结构及其制造方法

技术领域

本发明涉及一种像素结构(pixel structure)及其制造方法，且特别涉及一种利用四道光刻掩膜(four-photomask)之像素结构的制造方法。

背景技术

薄膜晶体管液晶显示器(thin film transistor liquid crystal display，TFT-LCD)主要是由薄膜晶体管阵列基板(thin film transistor arraysubstrate)、彩色滤光阵列基板(color filter array substrate)和液晶层(liquidcrystal layer)所构成，其中薄膜晶体管阵列基板是由多个以阵列排列之薄膜晶体管(TFT)，以及与每一薄膜晶体管对应设置之像素电极(pixelelectrode)所组成。上述之薄膜晶体管包括栅极(gate)、半导体层(semiconductor layer)、源极(source)与漏极(drain)，且薄膜晶体管与像素电极构成像素结构(pixel structure)。其中，薄膜晶体管用来作为液晶显示单元的开关元件。

在制造薄膜晶体管时，最重要的考虑之一就是减少工艺的数目，进而降低制造之成本。特别是若能减少工艺所需的光刻掩膜数目，则可有效降低制造成本。

图1A～1G为公知的像素结构的制造方法的步骤流程剖面示意图。请参照图1A，首先，利用第一道光刻掩膜(图中未表示)以在基板100上定义出栅极110。接着，请参照图1B，在基板100上形成栅绝缘层120以覆盖栅极110。

然后，请参照图1C，利用第二道光刻掩膜(图中未表示)以在栅极110上方之栅绝缘层120上定义出半导体层130，此半导体层130包括通道层132与欧姆接触层134。接着，请参照图1D，在基板100上形成金属层(图中未表示)，并利用第三道光刻掩膜(图中未表示)定义出源极142与漏极144。特别是，此时会再进行回蚀刻工艺(back channel etching，BCE)，以移除源极142与漏极144之间的欧姆接触层134，如图1E所示。

接着，请参照图1F，在基板100上形成保护层150，并利用第四道光刻掩膜工艺(图中未表示)而图案化此保护层150，此保护层150具有开口152暴露出漏极144。之后，在基板100上形成透明导电层(图中未表示)，并利用第五道光刻掩膜(图中未表示)定义出像素电极160，而像素电极160会通过开口152与漏极144电连接。至此，完成像素结构200的制造。

一般而言，由于公知的像素结构200需利用五道光刻掩膜来进行图案的制造。因此，上述公知像素结构的制造方法将不利于减少工艺所需的光刻掩膜数目，也就是制造成本将无法有效地降低。

发明内容

鉴于上述情况，本发明之目的是提供一种像素结构的制造方法，其能够减少所需的光刻掩膜数目，进而降低制造成本。

本发明之另一目的是提供一种像素结构，其具有较低的制造成本。

为达上述或是其它目的，本发明提出一种像素结构的制造方法，包括下列步骤。首先，在基板上形成栅极、与栅极电连接之扫描线以及在基板之边缘处与扫描线电连接的第一端子部。接着，在基板上形成栅绝缘层以覆盖栅极、扫描线以及第一端子部。然后，在栅极上方之栅绝缘层上定义出半导体层。接着，图案化栅绝缘层以暴露出第一端子部。接着，在基板上形成透明导电层。随后，在透明导电层上形成图案化光刻胶层。之后，利用图案化光刻胶层为掩膜而图案化透明导电层，以定义出源极、漏极、与源极电连接的数据线、与漏极电连接的像素电极、与数据线电连接的第二端子部以及与第一端子部电连接之接触垫。

在本发明之一实施例中，上述之半导体层包括通道层与欧姆接触层。

在本发明之一实施例中，上述在图案化透明导电层之后，还包括移除源极与漏极之间的欧姆接触层。

在本发明之一实施例中，上述在移除源极与漏极之间的欧姆接触层之后，还包括在基板上形成保护层。

在本发明之一实施例中，上述之保护层之材质包括氧化硅、氮化硅或氮氧化硅。

在本发明之一实施例中，上述在基板上形成保护层之后，还包括同时移除图案化光刻胶层与覆盖在图案化光刻胶层上的保护层。

在本发明之一实施例中，上述在基板上形成栅极、扫描线以及第一端子部之方法包括下列步骤。首先，在基板上形成金属层。接着，在金属层上形成第一图案化光刻胶层。之后，利用第一图案化光刻胶层为掩膜，进行蚀刻工艺以定义出栅极、扫描线与第一端子部。

在本发明之一实施例中，上述之金属层之材质是选自于铬(Cr)、钨(W)、钽(Ta)、钛(Ti)、钼(Mo)、铝(A1)及其组合中的一种。

在本发明之一实施例中，上述之于基板上形成栅绝缘层之方法包括化学气相沉积法。

在本发明之一实施例中，上述之栅绝缘层之材质包括氧化硅、氮化硅或氮氧化硅。

在本发明之一实施例中，上述在栅极上方之栅绝缘层上定义出半导体层之方法包括下列步骤。首先，依次于栅绝缘层上形成通道材料层以及欧姆接触材料层。接着，形成第二图案化光刻胶层覆盖于栅极上方之栅绝缘层上的通道材料层与欧姆接触材料层。之后，利用第二图案化光刻胶层为掩膜，移除未被第二图案化光刻胶层覆盖之欧姆接触材料层与通道材料层。

在本发明之一实施例中，上述之移除未被第二图案化光刻胶层覆盖之欧姆接触材料层与通道材料层之方法包括湿式蚀刻法或干式蚀刻法。

在本发明之一实施例中，上述图案化此栅绝缘层，以暴露出第一端子部之方法包括下列步骤。首先，于基板上形成第三图案化光刻胶层，此第三图案化光刻胶层具有开口，而此开口暴露第一端子部上方之栅绝缘层。之后，以第三图案化光刻胶层为掩膜，移除开口所暴露的部分栅绝缘层。

在本发明之一实施例中，上述在基板上形成透明导电层的方法包括蒸镀法或溅镀法。

在本发明之一实施例中，上述之透明导电层的材质包括铟锡氧化物或铟锌氧化物。

在本发明之一实施例中，上述在形成栅极、扫描线与第一端子部时，还包括在基板上形成共用线，用以作为像素储存电容器之下电极，而后续形成于共用线上方之像素电极即作为像素储存电容器之上电极。

为达上述或是其它目的，本发明再提出一种像素结构，其包括基板、栅极、扫描线、第一端子部、栅绝缘层、半导体层、源极与漏极、数据线、像素电极、第二端子部以及接触垫。基板上已形成有栅极、与栅极电连接之扫描线以及在基板之边缘处与扫描线电连接的第一端子部。栅绝缘层覆盖于基板上。半导体层设置于栅极上方之栅绝缘层上。源极与漏极设置于栅绝缘层上方，并与半导体层电连接。数据线设置于栅绝缘层上方，并与源极电连接。像素电极设置于栅绝缘层上方，并与漏极电连接。第二端子部设置于栅绝缘层上方，并与数据线电连接。接触垫设置于栅绝缘层上方，并与第一端子部电连接。其中，源极、漏极、数据线、像素电极、第二端子部与接触垫是同一膜层。

在本发明之一实施例中，上述之源极、漏极、数据线、像素电极、第二端子部与接触垫之材质包括透明导电材质。

在本发明之一实施例中，上述之像素结构还包括至少一层保护层，其设置在栅绝缘层上方。

在本发明之一实施例中，上述之像素结构还包括共用线，其设置于基板上，此共用线用以作为像素储存电容器之下电极，而位于共用线上方之像素电极即作为像素储存电容器之上电极。

本发明采用四道光刻掩膜之工艺，其利用同时形成源极、漏极与像素电极的作法而减少一道光刻掩膜，和公知的五道光刻掩膜工艺比较而言，本发明不但可节省光刻掩膜之成本，其工艺步骤亦较为简单。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举本发明之较佳实施例，并配合附图，作详细说明如下。

附图说明

图1A～1G为公知的像素结构的制造方法的步骤流程剖面示意图。

图2为本发明一较佳实施例之一种像素结构的俯视示意图。

图3A～3N为依照本发明一较佳实施例之一种像素结构的制造方法的步骤流程剖面示意图，其是图2中由I-I’线之剖面示意图。

主要元件标记说明

100、300：基板

110、310’：栅极

120、350：栅绝缘层

130、360：半导体层

132、362’：通道层

134、364’：欧姆接触层

142、390：源极

144、391：漏极

150、400：保护层

152、370：开口

160、393：像素电极

200、500：像素结构

310：金属层

320：扫描线

320a：第一端子部

330：共用线

340：像素储存电容器

362：通道材料层

364：欧姆接触材料层

380：透明导电层

392：数据线

394：第二端子部

395：接触垫

I-I’：剖面线

R1、R2、R3、R4：图案化光刻胶层

E1、E2、E3、E4：蚀刻工艺

具体实施方式

图2为本发明一较佳实施例之一种像素结构的俯视示意图。图3A～3N为依照本发明一较佳实施例之一种像素结构的制造方法的步骤流程剖面示意图，其是图2中由I-I’线之剖面示意图。

首先，在基板300上形成栅极310’、与栅极310’电连接之扫描线320以及在基板300之边缘处与扫描线320电连接的第一端子部320a，如图2与图3C所示。在一较佳实施例中，在基板300上形成栅极310’、扫描线320以及第一端子部320a之方法包括如图3A～3C的步骤。

请参照图3A，在基板300上形成金属层310。此基板300例如是玻璃基板、石英基板或是塑料基板。形成金属层310的方法例如是蒸镀法或溅镀法，而金属层310之材质例如是选自于铬(Cr)、钨(W)、钽(Ta)、钛(Ti)、钼(Mo)、铝(Al)及其组合中的一种。接着，请参照图3B，在金属层310上形成第一图案化光刻胶层R1，形成R1的工艺例如是公知的光刻工艺，在此不予以赘述。之后，利用如图3B所示之第一图案化光刻胶层R1为掩膜，进行蚀刻工艺E1以定义出如图2与图3C所示之栅极310’、扫描线320与第一端子部320a，此第一端子部320a是后续用来与驱动电路电连接。

请继续参照图2，在一较佳实施例中，在上述形成栅极310’、扫描线320与第一端子部320a的同时，可以在基板300上再形成共用线330，用以作为像素储存电容器340之下电极，而后续形成于共用线330上方之像素电极393即作为像素储存电容器340之上电极。

接着，在基板300上形成栅绝缘层350以覆盖栅极310’、扫描线320(如图2所示)以及第一端子部320a，如图3D所示。在本发明之一实施例中，于基板300上形成栅绝缘层350之方法包括化学气相沉积法(chemical vapor deposition，CVD)，而栅绝缘层350之材质例如是氧化硅、氮化硅或氮氧化硅。

然后，在栅极310’上方之栅绝缘层350上定义出半导体层360，如图2与图3G所示。在本发明之一实施例中，半导体层360包括通道层362’与欧姆接触层364’，并且，在栅极310’上方之栅绝缘层350上定义出半导体层360之方法包括如图3E～3G之步骤。

请参照图3E，依次于栅绝缘层350上形成通道材料层362以及欧姆接触材料层364。通道材料层362的材料例如是非晶硅，欧姆接触材料层364的材料例如是经掺杂的非晶硅。而形成通道材料层362以及欧姆接触材料层364之方法例如是化学气相沉积法。

接着，请参照图3F，形成第二图案化光刻胶层R2覆盖于栅极310’上方之栅绝缘层350上的通道材料层362与欧姆接触材料层364。之后，利用第二图案化光刻胶层R2为掩膜，进行蚀刻工艺E2而移除未被第二图案化光刻胶层R2覆盖之欧姆接触材料层364与通道材料层362，而定义出如图3G所示之半导体层360。在一实施例中，移除未被第二图案化光刻胶层R2覆盖之欧姆接触材料层364与通道材料层362之方法(即蚀刻工艺E2)包括湿式蚀刻法或干式蚀刻法。

随后，图案化栅绝缘层350以暴露出第一端子部320a，如图3I所示。在本发明之一实施例中，图案化此栅绝缘层350，以暴露出第一端子部320a之方法包括如图3H～3I的步骤。

首先，请参照图3H，于基板300上形成第三图案化光刻胶层R3，此第三图案化光刻胶层R3具有开口370，而此开口370暴露第一端子部320a上方之栅绝缘层350。之后，以第三图案化光刻胶层R3为掩膜，进行蚀刻工艺E3而移除开口370所暴露的部分栅绝缘层350，进而形成如图3I所示之结构。之后，移除第三图案化光刻胶层R3。

接着，在基板300上形成透明导电层380，如图3J所示。在本发明之一实施例中，在基板300上形成透明导电层380的方法包括蒸镀法或溅镀法，并且透明导电层380的材质例如是铟锡氧化物(Indium Tin Oxide，ITO)或铟锌氧化物(Indium Zinc Oxide，IZO)。特别是，如图3J所示之透明导电层380会与第一端子部320a电连接。

然后，在透明导电层380上形成图案化光刻胶层R4，如图3K所示。随后，请同时参照图2与图3K，利用此图案化光刻胶层R4为掩膜，进行蚀刻工艺E4而图案化透明导电层380，以定义出源极390、漏极391、与源极390电连接的数据线392、与漏极391电连接的像素电极393、与数据线392电连接的第二端子部394以及与第一端子部320a电连接之接触垫395。

另外，在本发明之一实施例中，还包括进行如图3L～3N的步骤。如图3L所示，在图案化透明导电层380之后，还包括移除源极390与漏极391之间的欧姆接触层364，如此一来，薄膜晶体管将具有开关的功能。同时，为防止欧姆接触层364移除不完全，通常也会进行通道回蚀刻工艺(back channel etching，BCE)而移除部分的通道层362’。

接着，如图3M所示，在移除源极390与漏极391之间的欧姆接触层364之后，还包括在基板300上形成保护层400。在一实施例中，形成保护层400的方法包括化学气相沉积法，而保护层400之材质包括氧化硅、氮化硅或氮氧化硅。值得一提的是，部分的保护层400会覆盖在源极390与漏极391之间的通道层362’上，而发挥保护通道层362’的作用，至于其它部分的保护层400会形成在图案化光刻胶层R4与栅绝缘层350上。

随之，在基板300上形成保护层400之后，还包括同时移除图案化光刻胶层R4与覆盖在图案化光刻胶层R4上的保护层400，如图3N所示。值得注意的是，移除图案化光刻胶层R4的同时，位于图案化光刻胶层R4上的保护层400也可以随之移除。在一实施例中，移除图案化光刻胶层R4的方法例如是利用有机溶剂剥除此光刻胶。

综上所述，在上述之像素结构的制造方法中，仅需使用四道光刻掩膜工艺，其中第一光刻掩膜是用来定义金属层310，以形成栅极310’、扫描线320、共用线330以及第一端子部320a(如图3C所示)。第二道光刻掩膜工艺是定义半导体层360(如图3G所示)。第三道光刻掩膜工艺是用来图案化栅绝缘层350，以使栅绝缘层350暴露出第一端子部320a(如图3I所示)。第四道光刻掩膜工艺是用来图案化透明导电层380，以定义出源极390、漏极391、数据线392、像素电极393、第二端子部394以及接触垫395(如图3K所示)。由于源极390、漏极391、像素电极393是同时形成，故和公知的五道光刻掩膜工艺比较而言，本发明之像素结构的制造方法使用的光刻掩膜数量较少，进而能降低制造成本。利用上述的像素结构的制造方法，可制造如图2与图3N所示之像素结构500。

请同时参照图2与图3N，本发明之像素结构500包括基板300、栅极310’、扫描线320、第一端子部320a、栅绝缘层350、半导体层360、源极390与漏极391、数据线392、像素电极393、第二端子部394以及接触垫395。此基板300上已形成有栅极310’、与栅极310’电连接之扫描线320以及在基板300之边缘处与扫描线320电连接的第一端子部320a。栅绝缘层350覆盖于基板300上。半导体层360设置于栅极310’上方之栅绝缘层350上。源极390与漏极391设置于栅绝缘层350上方，并与半导体层360电连接。数据线392设置于栅绝缘层350上方，并与源极390电连接。像素电极393设置于栅绝缘层350上方，并与漏极391电连接。第二端子部394设置于栅绝缘层350上方，并与数据线392电连接。接触垫395设置于栅绝缘层350上方，并与第一端子部320a电连接。其中，源极390、漏极391、数据线392、像素电极393、第二端子部394与接触垫395是同一膜层。值得注意的是，栅极310’、源极390、漏极391、半导体层360共同构成薄膜晶体管。

承上所述，在本发明之一实施例中，源极390、漏极391、数据线392、像素电极393、第二端子部394与接触垫395之材质包括透明导电材质，其例如是铟锡氧化物或铟锌氧化物，由于源极390、漏极391、数据线392、像素电极393、第二端子部394与接触垫395等元件是同一膜层，因此，可减少材料的使用，并且可以减少一道光刻掩膜工艺。如此一来，可以降低本发明之像素结构500的制造成本。

另外，如图3N所示，本发明之像素结构500可以还包括至少一层保护层400，其设置在栅绝缘层350上方。特别是，部分的保护层400会覆盖源极390与漏极391之间的通道层362’上，而发挥保护通道层362’的作用。在一实施例中，此保护层400之材质例如是透明材质。

请继续参照图2，在本发明之一实施例中，像素结构500可以还包括共用线330，其设置于基板300上，此共用线330用以作为像素储存电容器340之下电极，而位于共用线330上方之像素电极393即作为像素储存电容器340之上电极。如此一来，可以进一步提高像素结构500的操作效能。

综上所述，本发明之像素结构的制造方法以及像素结构具有下列优点：

(1)本发明采用四道光刻掩膜之工艺，其中在第四道光刻掩膜工艺时使源极、漏极、像素电极等元件同时形成。和公知的五道光刻掩膜工艺比较而言，本发明之像素结构的制造方法不但可节省一道光刻掩膜，且其工艺步骤亦较为简单。

(2)本发明的源极、漏极、数据线、像素电极、第二端子部与接触垫等元件是同一膜层。所以，可以节省材料的使用，进而降低制造成本。

(3)由于是在图案化光刻胶层仍存在的状况下进行保护层的制造，所以部分的保护层会形成在图案化光刻胶层上。因此，在后续移除图案化光刻胶层时，可同时移除形成在图案化光刻胶层上的保护层。

(4)保护层会覆盖在源极与漏极之间的通道层上，因而保护层可以发挥保护通道层的作用。

虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与改进，因此本发明的保护范围当视权利要求所界定者为准。

Claims (20)

1.一种像素结构的制造方法，其特征是包括：

在基板上形成栅极、与该栅极电连接之扫描线以及在该基板之边缘处与该扫描线电连接的第一端子部；

在该基板上形成栅绝缘层，以覆盖该栅极、该扫描线以及该第一端子部；

在该栅极上方之该栅绝缘层上定义出半导体层；

图案化该栅绝缘层，以暴露出该第一端子部；

在该基板上形成透明导电层；

在该透明导电层上形成图案化光刻胶层；

利用该图案化光刻胶层为掩膜而图案化该透明导电层，以定义出源极、漏极、与该源极电连接的数据线、与该漏极电连接的像素电极、与该数据线电连接的第二端子部以及与该第一端子部电连接之接触垫。

2.根据权利要求1所述之像素结构的制造方法，其特征是该半导体层包括通道层与欧姆接触层。

3.根据权利要求2所述之像素结构的制造方法，其特征是在图案化该透明导电层之后，还包括移除该源极与该漏极之间的该欧姆接触层。

4.根据权利要求3所述之像素结构的制造方法，其特征是在移除该源极与该漏极之间的该欧姆接触层之后，还包括在该基板上形成保护层。

5.根据权利要求4所述之像素结构的制造方法，其特征是该保护层之材质包括氧化硅、氮化硅或氮氧化硅。

6.根据权利要求4所述之像素结构的制造方法，其特征是在该基板上形成该保护层之后，还包括同时移除该图案化光刻胶层与覆盖在该图案化光刻胶层上的该保护层。

7.根据权利要求1所述之像素结构的制造方法，其特征是在该基板上形成该栅极、该扫描线以及该第一端子部之方法包括：

在该基板上形成金属层；

在该金属层上形成第一图案化光刻胶层；以及

利用该第一图案化光刻胶层为掩膜，进行蚀刻工艺以定义出该栅极、该扫描线与该第一端子部。

8.根据权利要求7所述之像素结构的制造方法，其特征是该金属层之材质是选自于铬、钨、钽、钛、钼、铝及其组合中的一种。

9.根据权利要求1所述之像素结构的制造方法，其特征是于该基板上形成该栅绝缘层之方法包括化学气相沉积法。

10.根据权利要求1所述之像素结构的制造方法，其特征是该栅绝缘层之材质包括氧化硅、氮化硅或氮氧化硅。

11.根据权利要求1所述之像素结构的制造方法，其特征是在该栅极上方之该栅绝缘层上定义出半导体层之方法包括：

依次于该栅绝缘层上形成通道材料层以及欧姆接触材料层；

形成第二图案化光刻胶层覆盖于该栅极上方之该栅绝缘层上的该通道材料层与该欧姆接触材料层；以及

利用该第二图案化光刻胶层为掩膜，移除未被该第二图案化光刻胶层覆盖之该欧姆接触材料层与该通道材料层。

12.根据权利要求11所述之像素结构的制造方法，其特征是移除未被该第二图案化光刻胶层覆盖之该欧姆接触材料层与该通道材料层之方法包括湿式蚀刻法或干式蚀刻法。

13.根据权利要求1所述之像素结构的制造方法，其特征是图案化该栅绝缘层，以暴露出该第一端子部之方法包括：

于该基板上形成第三图案化光刻胶层，该第三图案化光刻胶层具有开口，而该开口暴露该第一端子部上方之该栅绝缘层；以及

以该第三图案化光刻胶层为掩膜，移除该开口所暴露的部分该栅绝缘层。

14.根据权利要求1所述之像素结构的制造方法，其特征是在该基板上形成该透明导电层的方法包括蒸镀法或溅镀法。

15.根据权利要求1所述之像素结构的制造方法，其特征是该透明导电层的材质包括铟锡氧化物或铟锌氧化物。

16.根据权利要求1所述之像素结构的制造方法，其特征是在形成该栅极、该扫描线与该第一端子部时，还包括在该基板上形成共用线，用以作为像素储存电容器之下电极，而后续形成于该共用线上方之该像素电极即作为该像素储存电容器之上电极。

17.一种像素结构，其特征是包括：

基板，该基板上已形成有栅极、与该栅极电连接之扫描线以及在该基板之边缘处与该扫描线电连接的第一端子部；

栅绝缘层，覆盖于该基板上；

半导体层，设置于该栅极上方之该栅绝缘层上；

源极与漏极，设置于该栅绝缘层上方，并与该半导体层电连接；

数据线，设置于该栅绝缘层上方，并与该源极电连接；

像素电极，设置于该栅绝缘层上方，并与该漏极电连接；

第二端子部，设置于该栅绝缘层上方，并与该数据线电连接；

接触垫，设置于该栅绝缘层上方，并与该第一端子部电连接；

其中，该源极、该漏极、该数据线、该像素电极、该第二端子部与该接触垫是同一膜层。

18.根据权利要求17所述之像素结构，其特征是该源极、该漏极、该数据线、该像素电极、该第二端子部与该接触垫之材质包括透明导电材质。

19.根据权利要求17所述之像素结构，其特征是还包括至少一层保护层，设置在该栅绝缘层上方。

20.根据权利要求17所述之像素结构，其特征是还包括共用线，设置于该基板上，该共用线用以作为像素储存电容器之下电极，而位于该共用线上方之该像素电极即作为该像素储存电容器之上电极。

Images