CN108594555A - 主动元件阵列基板 - Google Patents

Abstract

本发明公开一种主动元件阵列基板，其包括基板、第一线路层、第一绝缘层、多个半导体层、第二线路层、第二绝缘层、透明导电图案层及多个垫层。第一绝缘层覆盖第一线路层与基板。半导体层位于第一绝缘层上。第二线路层位于第一绝缘层上。第二绝缘层覆盖第二线路层与半导体层。透明导电图案层位于第二绝缘层上，并具有多个间隙区。各间隙区形成于透明导电图案层的相邻两边缘之间，并与第一线路层重叠，但不重叠于第二线路层与半导体层。垫层夹置于第一绝缘层与第二绝缘层之间，并位于间隙区内。各层垫层重叠于部分第一线路层，并凸出于第一线路层边缘。

Description

主动元件阵列基板

技术领域

本发明涉及一种显示装置，且特别是一种显示装置内的主动元件(有源元件)阵列基板。

背景技术

目前液晶显示面板大多采用透明导电膜(transparent conductive film)来作为驱动液晶分子的像素电极(pixel electrode)，其中此透明导电膜通常是采用透明导电氧化物(Transparent Conductive Oxide，TCO)来制成，例如铟锡氧化物(Indium Tin Oxide，ITO)。此外，这种铟锡氧化物在吸收足够的热能后会发生结晶(crystallizing)，以产生铟锡氧化物的结晶物。

详细而言，在现有液晶显示器的主动(有源)元件阵列基板中，由铟锡氧化物(ITO)所制成的像素电极因经过会产生较多热能的流程(例如烘烤与退火)而产生结晶物。此结晶物容易出现在相邻两个像素电极之间的间隙内，并延伸至相邻两个像素电极之间的间隙，从而将相邻两个像素电极电连接。这样会造成这两个像素电极彼此短路而同处于相同电位，以至于无法产生适当电场来转动液晶分子，造成上述像素电极对应的灰度级错误，从而导致液晶显示器的影像色彩失真，影像画面品质下降的缺陷。

发明内容

本发明提供一种主动元件阵列基板，其所包括垫层能阻碍上述结晶物连接于透明导电图案层的相邻两边缘。

本发明至少一实施例所提供的主动元件阵列基板包括基板、第一线路层、第一绝缘层、多个半导体层、第二线路层、第二绝缘层、透明导电图案层以及多个垫层(padlayer)。基板具有平面，而第一线路层配置于基板的平面上。第一绝缘层配置于第一线路层上，并覆盖第一线路层。这些半导体层配置于第一绝缘层上，其中各层半导体层与部分第一线路层重叠。第二线路层配置于第一绝缘层上，并连接这些半导体层，其中第一线路层、第一绝缘层、这些半导体层与第二线路层形成多个主动元件。第二绝缘层配置于第二线路层上，并覆盖第二线路层与这些半导体层。透明导电图案层配置于第二绝缘层上，并电连接第二线路层。透明导电图案层具有多个间隙区(gap region)，而各个间隙区形成于透明导电图案层的相邻两边缘之间，并与第一线路层重叠，但不重叠于第二线路层与这些半导体层。这些垫层夹置于第一绝缘层与第二绝缘层之间，并分别位于这些间隙区内。各层垫层重叠于部分第一线路层，并凸出于第一线路层的边缘。

在本发明至少一实施例中，上述第一线路层凸出于形成间隙区的透明导电图案层相邻两边缘，而位于同一间隙区内的第一线路层从透明导电图案层的相邻两边缘的一者延伸至另一者。

在本发明的一实施例中，在同一间隙区内，第一线路层的边缘垂直于透明导电图案层的相邻两边缘。

在本发明的一实施例中，上述第一线路层包括多条金属线，而各条金属线的多个线段分别与多个间隙区重叠。

在本发明的一实施例中，上述透明导电图案层包括多个像素电极，而至少一间隙区位于相邻两个像素电极之间。

在本发明的一实施例中，上述第一线路层包括多条共用线。这些共用线与这些像素电极部分重叠，而各条共用线的多个线段分别与多个间隙区重叠。

在本发明的一实施例中，这些共用线的这些线段分别沿着这些间隙区延伸。

在本发明的一实施例中，至少一条共用线包括多个U形段。

在本发明的一实施例中，上述透明导电图案层包括多个像素电极与多条桥接线，而第一线路层包括多条共用线段。各条桥接线连接于相邻两条共用线段，以形成多条并列的共用线，而至少一间隙区形成于相邻的桥接线与像素电极之间。

在本发明的一实施例中，上述第一线路层还包括多条并列的扫描线。这些扫描线与这些桥接线交错，且这些扫描线与这些间隙区部分重叠。至少一垫层重叠于其中一条扫描线的一部分，并凸出于扫描线的边缘。

在本发明的一实施例中，上述第二线路层与这些垫层为同一膜层。

在本发明的一实施例中，上述半导体层与这些垫层为同一膜层。

基于上述，上述垫层能阻碍间隙区内的结晶物沿着第一线路层的边缘成长，并且阻碍结晶物连接于透明导电图案层的相邻两边缘(例如相邻两个像素电极的边缘)，以防止像素电极与透明导电图案层的其他部分(例如其他像素电极或桥接线)电连接，避免像素电极产生不适当电场来转动液晶分子，从而有助于维持或提升影像画面品质。

为让本发明的上述和其他特征和优点能更明显易懂，下文特举实施例，并配合所附的附图，作详细说明如下。

附图说明

图1A是本发明至少一实施例的主动元件阵列基板的布线示意图；

图1B是图1A中的局部放大示意图；

图1C是图1B沿线2C-2C剖面所绘示的剖面示意图；

图2A是本发明另一实施例的主动元件阵列基板的布线示意图；

图2B是图2A中的局部放大示意图；

图2C是图2B沿线3C-3C剖面所绘示的剖面示意图。

符号说明

200、300：主动元件阵列基板

210、310：第一线路层

211：共用线

211a、211b、211c：线段

212、312：扫描线

220、320：第二线路层

222：数据线

230：第一绝缘层

240：第二绝缘层

250：基板

252：平面

280、380：垫层

290、390：透明导电图案层

291、391：像素电极

292、392：间隙区

311：共用线段

312e、391e、393e、E21、E29：边缘

313：电极层

393：桥接线

C2：半导体层

D2、D3：漏极

G2、G3：栅极

S2、S3：源极

T2、T3：主动元件

具体实施方式

图1A是本发明至少一实施例的主动元件阵列基板的布线示意图。请参照图1A，主动元件阵列基板200包括第一线路层210、第二线路层220、透明导电图案层290以及多个半导体层C2。第二线路层220位于第一线路层210与透明导电图案层290之间，而这些半导体层C2位于第一线路层210与第二线路层220之间。在图1A所示的主动元件阵列基板200中，透明导电图案层290位于第一线路层210、第二线路层220以及这些半导体层C2的上方。

透明导电图案层290是采用透明导电氧化物来制成，其中透明导电氧化物例如是铟锡氧化物(ITO)或铟锌氧化物(Indium Zinc Oxide，IZO)，并具有多个间隙区292。各个间隙区292形成于透明导电图案层290的相邻两边缘之间，其中各个间隙区292与第一线路层210重叠，但不重叠于第二线路层220与这些半导体层C2。换句话说，第二线路层220与这些半导体层C2都不会在任何间隙区292内，如图1A所示。此外，透明导电图案层290包括多个像素电极291，而至少一个间隙区292位于相邻两个像素电极291之间，其中图1A所示的各个间隙区292可形成于相邻两个像素电极291的边缘之间。

第一线路层210包括多条共用线211，而各条共用线211可为金属线，并具有多个线段211a、211b与211c，其中线段211a、211b与211c相连而形成一个U型段，如图1A所示。至少一条共用线211可包括多个U形段，而从图1A的实施例来看，至少两条共用线211各自包括多个U型段。这些共用线211与这些像素电极291部分重叠，以形成架构于共用线的储存电容(Cst on common)。

共用线211的U型段，即线段211a、211b与211c，大致上沿着像素电极291边缘延伸，其中这些线段211c分别沿着这些间隙区292延伸，并分别与这些间隙区292重叠。第一线路层210还包括多条扫描线212，而各条扫描线212可以是金属线，其中扫描线212不接触，也不连接共用线211，所以扫描线212与共用线211之间没有电性导通。此外，在图1A所示的第一线路层210中，只有共用线211位于间隙区292内，扫描线212不位于间隙区292内。

图1B是图1A中的局部放大示意图。请参阅图1A与图1B，位于同一间隙区292内的第一线路层210(在此例如为共用线211)从透明导电图案层290的相邻两边缘E29的一者延伸至另一者。以图1B为例，在同一个间隙区292内，第一线路层210(在此例如为共用线211)凸出于透明导电图案层290的相邻两边缘E29，而且第一线路层210(在此例如为共用线211)的边缘E21垂直于透明导电图案层290的相邻两边缘E29，其中前述的垂直是指实质上的垂直。也就是说，当一般人仅使用光学显微镜来俯看间隙区292而未采用其他测量工具时，大部分人会认为第一线路层210(在此例如为共用线211)的边缘E21垂直于透明导电图案层290边缘E29。

由于各个间隙区292形成于透明导电图案层290(在此例如为像素电极291)的相邻两边缘E29之间，并重叠于第一线路层210(在此例如为共用线211)，但不重叠于第二线路层220与半导体层C2，因此在经过产生较多热能的流程(例如烘烤与退火)之后，间隙区292周围的透明导电图案层290容易发生结晶而产生结晶物。主动元件阵列基板200还包括多个垫层280。这些垫层280分别位于这些间隙区292内，而各个垫层280重叠于部分第一线路层210(在此例如为共用线211)，并凸出于第一线路层210(在此例如为共用线211)的边缘E21。垫层280能阻碍结晶物沿着边缘E21成长而连接于相邻两边缘E29，避免相邻两个像素电极291彼此电性导通。

图1C是图1B沿线2C-2C剖面所绘示的剖面示意图。请参阅图1A至图1C，主动元件阵列基板200还包括基板250、第一绝缘层230以及第二绝缘层240。基板250可为透明基板，其例如是玻璃基板或蓝宝石基板(sapphire substrate)。基板250具有平面252，而第一线路层210与第一绝缘层230都配置于平面252上，第一绝缘层230配置于第一线路层210上，并覆盖第一线路层210。所以，第一线路层210夹置于第一绝缘层230与基板250之间。

这些半导体层C2与第二线路层220都配置于第一绝缘层230上，其中第二线路层220覆盖并连接这些半导体层C2，而各个半导体层C2会与部分第一线路层210重叠，即各个半导体层C2位于部分第一线路层210的正上方。第二绝缘层240配置于第二线路层220上，并覆盖第二线路层220与这些半导体层C2，而透明导电图案层290配置于第二绝缘层240上。

第一线路层210、第一绝缘层230、这些半导体层C2与第二线路层220形成多个主动元件T2，其中这些主动元件T2可为薄膜晶体管。具体而言，第一线路层210还包括多个栅极G2，其中这些栅极G2连接这些扫描线212，以使这些扫描线212电连接这些栅极G2，并能传递电信号至栅极G2。此外，这些栅极G2个别重叠于这些半导体层C2，而第一绝缘层230配置在栅极G2与半导体层C2之间，以将栅极G2与半导体层C2隔开。

第二线路层220包括多条数据线222、多个源极S2以及多个漏极D2，其中这些源极S2连接这些数据线222，以使这些数据线222电连接这些源极S2，并能传递电信号至源极S2。源极S2与漏极D2彼此分开，并且接触及连接同一层半导体层C2，其中源极S2与漏极D2两者与半导体层C2之间可形成欧姆接触来降低阻抗。第一绝缘层230、这些栅极G2、半导体层C2、源极S2与漏极D2形成多个主动元件T2，其具有场效晶体管(Field-Effect Transistor，FET)的结构。

另外，透明导电图案层290会电连接第二线路层220。具体而言，透明导电图案层290的这些像素电极291穿过第二绝缘层240而个别连接这些漏极D2，以使这些主动元件T2分别电连接这些像素电极291，并能传递电信号至这些像素电极291。由于栅极G2连接扫描线212，源极S2连接数据线222，因此利用扫描线212与数据线222，可控制这些主动元件T2传递电信号至这些像素电极291，让像素电极291产生电场来转动液晶分子，从而显示影像画面。

值得一提的是，第一线路层210与第二线路层220可利用光刻与蚀刻而制成。也就是说，在第一线路层210中，这些栅极G2、这些共用线211与这些扫描线212可由同一层金属层经光刻与蚀刻后而形成，所以栅极G2、共用线211与扫描线212可为同一层膜层。同理，在第二线路层220中，这些数据线222、这些源极S2与漏极D2也可由同一层金属层经光刻与蚀刻后而形成，即数据线222、源极S2与漏极D2也可为同一层膜层。此外，第二线路层220与这些垫层280可为同一层膜层。也就是说，第二线路层220与垫层280可由同一层金属层经光刻与蚀刻后而形成，因此垫层280也可为金属层。

这些垫层280配置于第一绝缘层230上，而第二绝缘层240覆盖这些垫层280。所以，这些垫层280夹置在第一绝缘层230与第二绝缘层240之间。因此，垫层280能使间隙区292内的第二绝缘层240***。在经过产生较多热能的流程(例如烘烤与退火)之后，纵使透明导电图案层290在间隙区292处产生结晶物，此结晶物会被垫层280所造成的第二绝缘层240***所阻碍而不易将相邻两个像素电极291电连接。其次，因为垫层280凸出于第一线路层210(在此例如为共用线211)的边缘E21，所以垫层280能阻碍结晶物沿着边缘E21成长。由此可知，垫层280可避免结晶物将相邻两个像素电极291电连接，以确保相邻两个像素电极291之间不会彼此电性导通而短路，从而有助于维持或提升影像画面的品质。

图2A是本发明另一实施例的主动元件阵列基板的布线示意图，图2B是图2A中的局部放大示意图，而图2C是图2B沿线3C-3C剖面所绘示的剖面示意图。请参阅图2A至图2C，本实施例的主动元件阵列基板300与前述实施例的主动元件阵列基板200相似，两者功效相同，且也包括相同或相似的元件。

例如，主动元件阵列基板300包括基板250、第一线路层310、第二线路层320、多个垫层380、多个半导体层C2、第一绝缘层230、第二绝缘层240以及透明导电图案层390，其中第一线路层310、第二线路层320、这些半导体层C2以及第一绝缘层230能形成多个具有场效晶体管(FET)结构的主动元件T3。各个主动元件T3具有栅极G3、源极S3与漏极D3。第一线路层310包括多条并列的扫描线312，而第二线路层320包括多条并列的数据线322，其中扫描线312连接栅极G3，数据线322连接源极S3，而透明导电图案层390连接漏极D3。第一线路层310、第二线路层320、这些半导体层C2以及第一绝缘层230彼此之间的相对位置以及配置大致上与前述实施例的主动元件阵列基板200相同。

其次，第一线路层310、第二线路层320与透明导电图案层390三者的构成材料可分别相同于第一线路层210、第二线路层220与透明导电图案层290三者的构成材料，而且第一线路层310与第二线路层320的形成方法也可以相同于第一线路层210与第二线路层220的形成方法。以下主要叙述主动元件阵列基板300与200之间的差异，而主动元件阵列基板300与200两者相同的技术特征原则上不再重复叙述。

透明导电图案层390同样也具有多个间隙区392，其中各个间隙区392也是位于透明导电图案层390的相邻两边缘之间。不过，间隙区392仍与前述间隙区292有所不同。具体而言，透明导电图案层390包括多个像素电极391与多条桥接线393，其中这些桥接线393至少一者被四个相邻的像素电极391所围绕，且至少一个间隙区392形成于相邻的桥接线393与像素电极391之间。以图2A与图2B为例，各个间隙区392是位于相邻的桥接线393与像素电极391两者的边缘之间。

第一线路层310形成在基板250的平面(未标示)上，并夹置于基板250与第一绝缘层230之间，其中第一线路层310的形成方法可相同于前述第一线路层210的形成方法。第一线路层310包括多条共用线段311，而各条桥接线393会依序穿过第二绝缘层240与第一绝缘层230而连接于相邻两条共用线段311，以形成多条并列的共用线。另外，第一线路层310的这些扫描线312与这些桥接线393交错。有别于前述实施例，扫描线312与间隙区392部分重叠，但共用线段311却不与间隙区392重叠。

在同一间隙区392内，扫描线312的边缘312e垂直于桥接线393边缘393e与像素电极391边缘391e，其中边缘393e相邻于边缘391e。同前述实施例所述，这里所述的垂直是指实质上的垂直，意指当一般人仅使用光学显微镜来俯看间隙区392而未采用其他测量工具时，大部分人会认为扫描线312边缘312e垂直于桥接线393边缘393e与像素电极391边缘391e。

至少一垫层380重叠于其中一条扫描线312的一部分。以图2A及图2B为例，各个垫层380会重叠于位于间隙区392内的一部分扫描线312，并且凸出于扫描线312的边缘312e。因此，当透明导电图案层390发生结晶时，垫层380也能阻碍结晶物沿着扫描线312的边缘312e成长，避免结晶物连接相邻的桥接线393与像素电极391。

其次，这些垫层380也是夹置在第一绝缘层230与第二绝缘层240之间，所以垫层380也能使间隙区392内的第二绝缘层240***，以阻碍结晶物连接相邻的桥接线393与像素电极391。由此可知，垫层380能避免结晶物将相邻的桥接线393与像素电极391电连接，防止像素电极391因直接接收桥接线393所传递的电信号而处于共用电位，以避免发生像素电极391对应的灰度级错误，从而有助于维持或提升影像画面的品质。

值得一提的是，在图2A至图2C的实施例中，这些半导体层C2与这些垫层380可为同一层膜层。因此，这些半导体层C2与这些垫层380可由同一层半导体层经光刻与蚀刻后而形成，即垫层380可为半导体层。不过，在其他实施例中，垫层380与第二线路层320也可为同一层膜层，所以垫层380也可以是金属层。须说明的是，在图1A至图1C的实施例中，垫层280与这些半导体层C2也可以是同一层膜层，因此图1C所示的垫层280也可以是半导体层。

另外，与前述实施例不同的是，在本实施例中，第一线路层310还包括多个电极层313，而这些电极层313与部分像素电极391重叠，其中电极层313与像素电极391之间隔着第一绝缘层230，以形成储存电容。此外，从图2A与图2B来看，这些扫描线312会与部分像素电极391重叠，从而形成架构于栅极的储存电容(Cst on gate)。

综上所述，本发明以上实施例所揭露的垫层能防止透明导电图案层的结晶物所造成的短路，以避免像素电极产生不适当电场来转动液晶分子，减少影像色彩的失真程度，从而帮助维持或提升影像画面品质。

虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (12)

1.一种主动元件阵列基板，其特征在于，包括：

基板，具有一平面；

第一线路层，配置于该基板的该平面上；

第一绝缘层，配置于该第一线路层上，并覆盖该第一线路层；

多个半导体层，配置于该第一绝缘层上，其中各该半导体层与部分该第一线路层重叠；

第二线路层，配置于该第一绝缘层上，并连接该些半导体层，其中该第一线路层、该第一绝缘层、该些半导体层与该第二线路层形成多个主动元件；

第二绝缘层，配置于该第二线路层上，并覆盖该第二线路层与该些半导体层；

透明导电图案层，配置于该第二绝缘层上，并电连接该第二线路层，其中该透明导电图案层具有多个间隙区，而各该间隙区形成于该透明导电图案层的相邻两边缘之间，并与该第一线路层重叠，但不重叠于该第二线路层与该些半导体层；以及

多个垫层，夹置于该第一绝缘层与该第二绝缘层之间，并分别位于该些间隙区内，各该垫层重叠于部分该第一线路层，并凸出于该第一线路层的边缘。

2.如权利要求1所述的主动元件阵列基板，其中该第一线路层凸出于形成该间隙区的该透明导电图案层相邻两边缘，而位于同一间隙区内的该第一线路层从该透明导电图案层的相邻两边缘的一者延伸至另一者。

3.如权利要求1所述的主动元件阵列基板，其中在同一间隙区内，该第一线路层的边缘垂直于该透明导电图案层的相邻两边缘。

4.如权利要求1所述的主动元件阵列基板，其中该第一线路层包括多条金属线，而各该金属线的多个线段分别与多个该间隙区重叠。

5.如权利要求1所述的主动元件阵列基板，其中该透明导电图案层包括多个像素电极，而至少一该间隙区位于相邻两个像素电极之间。

6.如权利要求5所述的主动元件阵列基板，其中该第一线路层包括多条共用线，该些共用线与该些像素电极部分重叠，而各该共用线的多个线段分别与多个该间隙区重叠。

7.如权利要求6所述的主动元件阵列基板，其中该些共用线的该些线段分别沿着该些间隙区延伸。

8.如权利要求6所述的主动元件阵列基板，其中至少一条共用线包括多个U形段。

9.如权利要求1所述的主动元件阵列基板，其中该透明导电图案层包括多个像素电极与多条桥接线，而该第一线路层包括多条共用线段，各该桥接线连接于相邻两条共用线段，以形成多条并列的共用线，而至少一该间隙区形成于相邻的该桥接线与该像素电极之间。

10.如权利要求9所述的主动元件阵列基板，其中该第一线路层还包括多条并列的扫描线，该些扫描线与该些桥接线交错，且该些扫描线与该些间隙区部分重叠，该至少一垫层重叠于其中一条扫描线的一部分，并凸出于该扫描线的边缘。

11.如权利要求1所述的主动元件阵列基板，其中该第二线路层与该些垫层为同一膜层。

12.如权利要求1所述的主动元件阵列基板，其中该半导体层与该些垫层为同一膜层。