CN102637635B - 显示装置、液晶面板、阵列基板及其制造方法 - Google Patents

显示装置、液晶面板、阵列基板及其制造方法 Download PDF

Info

Publication number
CN102637635B
CN102637635B CN201110235090.9A CN201110235090A CN102637635B CN 102637635 B CN102637635 B CN 102637635B CN 201110235090 A CN201110235090 A CN 201110235090A CN 102637635 B CN102637635 B CN 102637635B
Authority
CN
China
Prior art keywords
photoresist
reserve area
electrode
layer
patterning processes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110235090.9A
Other languages
English (en)
Other versions
CN102637635A (zh
Inventor
王本莲
张智钦
白峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201110235090.9A priority Critical patent/CN102637635B/zh
Publication of CN102637635A publication Critical patent/CN102637635A/zh
Application granted granted Critical
Publication of CN102637635B publication Critical patent/CN102637635B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种显示装置、液晶面板、阵列基板及其制造方法。所述制造方法包括：通过第一次构图工艺在基板上形成栅线和栅电极的图形；形成栅绝缘层，并通过第二次构图工艺形成半导体层的图形；通过第三次构图工艺形成源电极、漏电极和数据线的图形，其中，源电极和漏电极之间的半导体层上形成有沟道，源电极和漏电极上保留有光刻胶；沉积钝化层，在钝化层上涂覆一层光刻胶，对该层光刻胶进行灰化处理，暴露除沟道区域之外的钝化层，去除暴露的钝化层，并去除剩余的光刻胶；以及，通过第四次构图工艺形成像素电极的图形。本发明能够简化阵列基板的制造工艺，降低生成成本，并改善薄膜晶体管的开关特性。

Description

显示装置、液晶面板、阵列基板及其制造方法
技术领域
本发明涉及液晶显示器技术领域，尤其涉及一种显示装置、液晶面板、阵列基板及其制造方法。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。对于TFT-LCD来说，阵列基板及其制造工艺决定了其产品性能、成品率和价格。
现有技术一般采用五次构图工艺(5Mask)来完成TFT-LCD阵列基板的制造。图1为现有技术中采用五次构图工艺完成的阵列基板的像素结构截面图。参照图1，所述阵列基板包括栅线和数据线，以及设置在栅线和数据线限定的像素区域内的像素电极13和薄膜晶体管，所述薄膜晶体管包括：设置在基板1上的栅电极4；设置在栅电极4上方的有源层7，栅电极4和有源层7通过栅绝缘层5隔离；设置在有源层7上的源电极9、漏电极10和沟道11；覆盖整个基板的钝化层12，其中，钝化层12的预定位置形成有过孔14，像素电极13与漏电极10通过过孔14电性连接。
五次构图工艺是指在整个工艺过程中通过使用五块掩模板来实现阵列基板的制造，每一步工艺基本上均由薄膜沉积、掩模板曝光、去除和光刻胶去除四道工序组成。五次掩膜工艺的具体实现过程如下：通过栅极掩模板在玻璃基板上形成栅电极和栅线；在栅极金属上连续沉积栅绝缘层和有源层薄膜，通过半导体层掩模板形成半导体层的图形；通过源漏电极掩模板形成源电极、漏电极以及数据线；通过钝化层掩模板形成钝化层薄膜的过孔；通过透明像素电极掩模板形成透明像素电极。
为了有效地降低TFT-LCD的价格、提高成品率，TFT-LCD阵列基板的制造工艺逐步得到简化，于是，出现了一种利用灰色调半透明掩模板的四次构图工艺(4Mask)。四次构图工艺是利用灰色调半透明掩模板，把半导体层和源漏电极的光刻工艺合并到同一次掩膜工艺当中，其方法是连续沉积栅绝缘层和有源层薄膜、以及用于形成源电极和漏电极的第二层金属薄膜；首先利用灰色调半透明掩模板的全透明区域形成薄膜晶体管器件的硅岛，然后利用灰色调半透明掩模板的半透明区域和光刻胶的灰化工艺在薄膜晶体管硅岛上形成源电极、漏电极以及薄膜晶体管的沟道部分。
然而，该4Mask工艺的实现要求特殊的Mask制版，成本较高。另外，在4Mask工艺的第二次构图过程中，需要进行多步去除，此工艺较为复杂，且容易造成沟道区有掺杂残留，从而影响TFT的开关特性。
发明内容
本发明所要解决的技术问题是提供一种显示装置、液晶面板、阵列基板及其制造方法，以简化阵列基板的制造工艺，降低生成成本，并改善薄膜晶体管的开关特性。
为解决上述技术问题，本发明提供技术方案如下：
一种阵列基板的制造方法，包括：
在基板上沉积栅金属薄膜，通过第一次构图工艺形成栅线和栅电极的图形；
依次沉积栅绝缘层和有源层，通过第二次构图工艺形成半导体层的图形；
沉积源漏金属薄膜，通过第三次构图工艺形成源电极、漏电极和数据线的图形，其中，源电极和漏电极之间的半导体层上形成有沟道，源电极和漏电极上保留有光刻胶；
沉积钝化层，在钝化层上涂覆一层光刻胶，对该层光刻胶进行灰化处理，暴露除沟道区域之外的钝化层，去除掉暴露的钝化层，并去除剩余的光刻胶；
沉积透明导电薄膜，通过第四次构图工艺形成像素电极的图形，其中，像素电极与漏电极直接电性连接。
一种阵列基板，包括：
设置在基板上的栅线和栅电极；
设置在栅电极上的栅绝缘层和有源层，并在有源层上设置有沟道，其中，栅电极和有源层通过栅绝缘层隔离；
设置在有源层上的源电极和漏电极，其中，像素电极与漏电极直接电性连接；
设置在沟道上的钝化层。
一种液晶面板，其中，包括上述的阵列基板。
一种显示装置，其中，包括上述的液晶面板。
本发明不需要采用灰色调半透明掩模板，就能够通过四次构图工艺实现阵列基板的制造，简化了阵列基板的制造工艺，降低了生产成本；并且，由于在单次构图工艺中不需要进行多步去除，因此能够降低沟道区的掺杂残留，从而能够改善薄膜晶体管的开关特性。
附图说明
图1为现有技术中采用五次构图工艺完成的阵列基板的像素结构截面图；
图2为本发明实施例的阵列基板的像素结构俯视图；
图3为图2中A-A处截面图；
图4为本发明实施例的阵列基板的制造方法流程图；
图5为本发明实施例的阵列基板在完成第三次构图工艺后的截面图；
图6为在图5所示的阵列基板上沉积钝化层后的截面图；
图7为在图6所示的阵列基板的钝化层上涂覆光刻胶后的截面图；
图8为对图7所示的阵列基板的钝化层上的光刻胶进行灰化处理后的截面图；
图9为本发明实施例的阵列基板在完成钝化层去除后的截面图；
图10为对图9所示的阵列基板进行光刻胶去除后的截面图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本发明进行详细描述。
参照图2和图3，本发明实施例的阵列基板包括：栅线2和数据线3，以及形成在栅线2和数据线3限定的像素区域内的像素电极13和薄膜晶体管，所述薄膜晶体管包括：
设置在基板1上的栅电极4；
设置在栅电极4上的栅绝缘层5和有源层7，并在有源层7上设置有沟道11，其中，栅电极4和有源层7通过栅绝缘层5隔离；
设置在有源层7上的源电极9和漏电极10，其中，像素电极13与漏电极10直接电性连接；
设置在沟道11上的钝化层12。
可以看出，本发明实施例的阵列基板中，钝化层12仅分布在沟道11上面进行保护，像素电极13与漏电极10不是通过钝化层12的过孔进行电性连接，而是直接电性连接。
对于此种结构的阵列基板，可以将源漏层与钝化层合为一张掩膜板来完成，不需要特殊的Mask制版，就能够通过四次构图工艺来制造，如此，能够简化阵列基板的制造工艺，降低生成成本；并且，由于在单次构图工艺中不需要进行多步去除，因此能够降低沟道区的掺杂残留，从而能够改善薄膜晶体管的开关特性。
图4为本发明实施例的阵列基板的制造方法流程图，参照图4，包括如下步骤：
步骤100：通过第一次构图工艺在基板上形成栅线和栅电极的图形；
步骤200：在完成步骤100的基板上形成栅绝缘层，并通过第二次构图工艺形成半导体层的图形；
步骤300：在完成步骤200的基板上通过第三次构图工艺形成源电极、漏电极和数据线的图形，其中，源电极和漏电极之间的半导体层上形成有沟道，源电极和漏电极上保留有光刻胶；
步骤400：在完成步骤300的基板上沉积钝化层，在钝化层上涂覆一层光刻胶，对该层光刻胶进行灰化处理，暴露除沟道区域之外的钝化层，去除掉暴露的钝化层，并去除剩余的光刻胶；
步骤500：在完成步骤400的基板上通过第四次构图工艺形成像素电极的图形，其中，像素电极与漏电极直接电性连接。
以下给出上述制造方法的详细流程。
在步骤100中，所述通过第一次构图工艺形成栅线和栅电极的图形，具体包括：
步骤S11：在基板上形成栅金属薄膜，并在栅金属薄膜上涂覆一层光刻胶；
步骤S12：采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶保留区域和光刻胶未保留区域，其中，光刻胶保留区域对应于栅线和栅电极的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；
步骤S13：进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；
步骤S14：去除掉光刻胶未保留区域的栅金属薄膜，形成栅线和栅电极的图形；
步骤S15：去除剩余的光刻胶。
其中，也可以先在基板上涂覆光刻胶，对所述光刻胶进行曝光显影处理，形成光刻胶图案，然后在已形成的光刻胶图案上沉积栅金属薄膜，采用离地剥离工艺形成栅线和栅电极的图形。
在步骤200中，所述通过第二次构图工艺形成半导体层的图形，具体包括：
步骤S21：在栅绝缘层上形成有源层，在有源层上涂覆一层光刻胶；
步骤S22：采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶保留区域和光刻胶未保留区域，其中，光刻胶保留区域对应于半导体层的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；
步骤S23：进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；
步骤S24：去除掉光刻胶未保留区域的有源层，形成半导体层的图形；
步骤S25：去除剩余的光刻胶。
在步骤300中，所述通过第三次构图工艺形成源电极、漏电极和数据线的图形，具体包括：
步骤S31：在完成步骤200的基板上形成源漏金属薄膜，并在源漏金属薄膜上涂覆一层光刻胶；
步骤S32：采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶保留区域和光刻胶未保留区域，其中，光刻胶保留区域对应于源电极、漏电极和数据线的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；
步骤S33：进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；
步骤S34：去除掉光刻胶未保留区域的源漏金属薄膜和有源层，形成源电极、漏电极和数据线的图形。
其中，源电极和漏电极之间的半导体层上形成有沟道，且源电极和漏电极上保留有光刻胶15(参照图5)。
所述步骤400具体包括：
步骤S41：在完成步骤300的基板上沉积钝化层12(参照图6)；
所述钝化层覆盖的区域包括栅绝缘层和源漏电极上保留的光刻胶15。
步骤S42：在钝化层上涂覆一层光刻胶16(参照图7)；
由于沟道的孔径较小，则当光刻胶15的厚度较大时，光刻胶16就可以填充满整个沟道，沟道上方的光刻胶将会几乎与邻近区域的光刻胶持平，这样，沟道上方的光刻胶的厚度比其他位置的光刻胶的厚度要大得多，从而便于后续的灰化(Ashing)处理。
步骤S43：对光刻胶16进行灰化处理，直至暴露除沟道区域之外的钝化层，而沟道上方则保留有部分光刻胶16(参照图8)；
步骤S44：去除掉暴露的钝化层(参照图9)；
由于有光刻胶16的阻挡，则沟道上方的钝化层将被保留。
步骤S45：去除剩余的光刻胶(参照图10)。
在步骤500中，所述通过第四次构图工艺形成像素电极的图形，具体包括：
步骤S51：在透明导电薄膜上涂覆一层光刻胶；
步骤S52：采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶保留区域和光刻胶未保留区域，其中，光刻胶保留区域对应于像素电极的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；
步骤S53：进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；
步骤S54：去除掉光刻胶未保留区域的透明导电薄膜，形成像素电极的图形，像素电极与漏电极直接电性连接；
步骤S55：去除剩余的光刻胶(参照图3)。
其中，步骤500中同样可以使用离地剥离工艺形成像素电极的图形。
本发明实施例还提供一种液晶面板，包括：彩膜基板；接合于所述彩膜基板的薄膜晶体管阵列基板；夹设于所述彩膜基板和所述薄膜晶体管阵列基板之间的液晶层。所述薄膜晶体管阵列基板包括：
设置在基板上的栅线和栅电极；
设置在栅电极上的栅绝缘层和有源层，并在有源层上设置有沟道，其中，栅电极和有源层通过栅绝缘层隔离；
设置在有源层上的源电极和漏电极，其中，像素电极与漏电极直接电性连接；
设置在沟道上的钝化层。
本发明实施例还提供一种包括上述液晶面板的显示装置。
综上所述，本发明的实施例不需要采用灰色调半透明掩模板，就能够通过四次构图工艺实现阵列基板的制造，简化了阵列基板的制造工艺，降低了生产成本；并且，由于在单次构图工艺中不需要进行多步去除，因此能够降低沟道区的掺杂残留，从而能够改善薄膜晶体管的开关特性。
最后应当说明的是，以上实施例仅用以说明本发明的技术方案而非限制，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神范围，其均应涵盖在本发明的权利要求范围当中。

Claims (5)

1.一种阵列基板的制造方法，其特征在于，包括：
通过第一次构图工艺在基板上形成栅线和栅电极的图形；形成栅绝缘层，并通过第二次构图工艺形成半导体层的图形；
通过第三次构图工艺形成源电极、漏电极和数据线的图形，其中，源电极和漏电极之间的半导体层上形成有沟道，源电极和漏电极上保留有光刻胶；
沉积钝化层，在钝化层上涂覆一层光刻胶，对该层光刻胶进行灰化处理，暴露除沟道区域之外的钝化层，沟道区域上的光刻胶的顶面在高度方向上高于源电极和漏电极上保留的光刻胶与源电极和漏电极的接触面，去除暴露的钝化层，并去除剩余的光刻胶；以及，
通过第四次构图工艺形成像素电极的图形。
2.如权利要求1所述的制造方法，其特征在于，所述通过第一次构图工艺在基板上形成栅线和栅电极的图形，包括：
在基板上沉积栅金属薄膜；
在栅金属薄膜上涂覆光刻胶；
采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶保留区域和光刻胶未保留区域，其中，光刻胶保留区域对应于栅线和栅电极的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；
进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；
去除掉光刻胶未保留区域的栅金属薄膜，形成栅线和栅电极的图形；
去除剩余的光刻胶。
3.如权利要求1所述的制造方法，其特征在于，所述通过第二次构图工艺形成半导体层的图形，包括：
在栅绝缘层上沉积有源层，
在有源层上涂覆光刻胶；
采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶保留区域和光刻胶未保留区域，其中，光刻胶保留区域对应于半导体层的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；
进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；
去除掉光刻胶未保留区域的有源层，形成半导体层的图形；
去除剩余的光刻胶。
4.如权利要求1所述的制造方法，其特征在于，所述通过第三次构图工艺形成源电极、漏电极和数据线的图形，包括：
在源漏金属薄膜上涂覆一层光刻胶；
采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶保留区域和光刻胶未保留区域，其中，光刻胶保留区域对应于源电极、漏电极和数据线的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；
进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；
去除掉光刻胶未保留区域的源漏金属薄膜和有源层，形成源电极、漏电极和数据线的图形。
5.如权利要求1所述的制造方法，其特征在于，所述通过第四次构图工艺形成像素电极的图形，包括：
在透明导电薄膜上涂覆一层光刻胶；
采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶保留区域和光刻胶未保留区域，其中，光刻胶保留区域对应于像素电极的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；
进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；
去除掉光刻胶未保留区域的透明导电薄膜，形成像素电极的图形，像素电极与漏电极直接电性连接；
去除剩余的光刻胶。
CN201110235090.9A 2011-08-16 2011-08-16 显示装置、液晶面板、阵列基板及其制造方法 Expired - Fee Related CN102637635B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110235090.9A CN102637635B (zh) 2011-08-16 2011-08-16 显示装置、液晶面板、阵列基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110235090.9A CN102637635B (zh) 2011-08-16 2011-08-16 显示装置、液晶面板、阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN102637635A CN102637635A (zh) 2012-08-15
CN102637635B true CN102637635B (zh) 2015-04-29

Family

ID=46621983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110235090.9A Expired - Fee Related CN102637635B (zh) 2011-08-16 2011-08-16 显示装置、液晶面板、阵列基板及其制造方法

Country Status (1)

Country Link
CN (1) CN102637635B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1928677A (zh) * 2005-09-09 2007-03-14 Lg.菲利浦Lcd株式会社 透射反射式液晶显示器件及其制造方法
CN101000896A (zh) * 2006-01-13 2007-07-18 中华映管股份有限公司 像素结构及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100966420B1 (ko) * 2003-06-30 2010-06-28 엘지디스플레이 주식회사 폴리실리콘 액정표시소자 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1928677A (zh) * 2005-09-09 2007-03-14 Lg.菲利浦Lcd株式会社 透射反射式液晶显示器件及其制造方法
CN101000896A (zh) * 2006-01-13 2007-07-18 中华映管股份有限公司 像素结构及其制造方法

Also Published As

Publication number Publication date
CN102637635A (zh) 2012-08-15

Similar Documents

Publication Publication Date Title
CN102034750B (zh) 阵列基板及其制造方法
CN102148196B (zh) Tft-lcd阵列基板及其制造方法
CN101957529B (zh) Ffs型tft-lcd阵列基板及其制造方法
US8431452B2 (en) TFT-LCD array substrate and manufacturing method thereof
CN101685229B (zh) 液晶显示器阵列基板的制造方法
CN102646634B (zh) Tft-lcd阵列基板制造方法
US11114474B2 (en) Thin film transistor, manufacturing method thereof, array substrate, and display panel
CN102446925B (zh) 阵列基板、液晶显示器及阵列基板的制造方法
CN101114657A (zh) 显示面板、掩模及其制造方法
CN102629584B (zh) 一种阵列基板及其制造方法和显示器件
CN101587272A (zh) 液晶显示器件及其制造方法
US9305945B2 (en) TFT array substrate, manufacturing method of the same and display device
CN102629608B (zh) 一种阵列基板及其制造方法和显示装置
CN101609236A (zh) 薄膜晶体管阵列基板制造方法
CN103022056B (zh) 一种阵列基板及制备方法、显示装置
CN103762199A (zh) 一种液晶显示器的阵列基板的制造方法
CN102637648B (zh) 薄膜晶体管液晶显示器、阵列基板及其制造方法
CN101236932A (zh) 薄膜晶体管阵列基板的制造方法
CN101645417A (zh) 薄膜晶体管阵列基板的制造方法
CN101393363A (zh) Ffs型tft-lcd阵列基板结构及其制造方法
CN104576526B (zh) 一种阵列基板及其制备方法和显示装置
CN102637631B (zh) 一种薄膜晶体管液晶显示器阵列基板的制造方法
CN102655117A (zh) 阵列基板及制造方法、显示装置
CN102044490B (zh) 制造薄膜晶体管阵列基板的方法
CN101587861A (zh) 薄膜晶体管阵列基板制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150429

Termination date: 20210816

CF01 Termination of patent right due to non-payment of annual fee