CN100524536C - 半导体测试装置及其控制方法 - Google Patents

半导体测试装置及其控制方法 Download PDF

Info

Publication number
CN100524536C
CN100524536C CNB2004800169762A CN200480016976A CN100524536C CN 100524536 C CN100524536 C CN 100524536C CN B2004800169762 A CNB2004800169762 A CN B2004800169762A CN 200480016976 A CN200480016976 A CN 200480016976A CN 100524536 C CN100524536 C CN 100524536C
Authority
CN
China
Prior art keywords
mentioned
waveform
semiconductor memory
memory component
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800169762A
Other languages
English (en)
Other versions
CN1809896A (zh
Inventor
佐藤和彦
明世范
千叶浩幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN1809896A publication Critical patent/CN1809896A/zh
Application granted granted Critical
Publication of CN100524536C publication Critical patent/CN100524536C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31928—Formatter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56004—Pattern generation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5606—Error catch memory

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明提供半导体测试装置，此装置具有第1波形生成单元，生成与各个半导体元件共同的共同信息相对应的共同图案波形；第2波形生成单元，生成与各个半导体元件对应，与个别准备的多数个别信息对应的个别图案波形；波形切换单元，有选择地进行向各个半导体元件共同输入第1波形生成单元所生成的上述共同图案波形的操作、与个别输入各个第2波形生成单元所生成的上述个别图案波形的操作。

Description

半导体测试装置及其控制方法
技术领域
本发明是有关于一种半导体测试装置及其控制方法的发明。且特别是有关于一种同时对于多个半导体元件进行测试的半导体测试装置及其控制方法的发明。本申请与下述的日本申请案相关联。关于已确可参照文献的并入的指定国家，藉由参照下述的申请案中记载的内容而并入本申请中，以作为本申请的一部分。
1.日本专利申请案特愿2003-174477申请日期2003年06月19日
2.日本专利申请案特愿2003-185679申请日期2003年06月27日
背景技术
以前，作为对于出厂前的逻辑IC或者半导体存储元件等半导体元件进行各种测试，我们已知可以使用半导体测试装置。例如：对于半导体存储器进行的测试的一般性的半导体测试装置，具有可以对多个元件同时进行测试的功能，对于多个半导体元件的同一接脚，可以输入同一测试数据图案波形进行测试。由于通过具备此对多个元件同时测定的功能，可以利用小规模的资源对多个半导体存储装置进行测定，所以装置的规模不会太大，且可以降低成本。
在部分的半导体存储元件中(例如部分快闪存储器)，根据测试检测出的包含不良存储胞(cell)的存储区域(例如：存储块)的至少一部分中，由制造业者写入可识别出该存储区域为不良的不良区域信息，藉此来屏蔽此不良区域。当使用该半导体存储元件的仪器从某存储区域中读出不良区域信息时，就不会使用该存储区域。
由于对多个半导体存储元件进行测试后，向各个半导体存储元件的不良存储区域写入不良区域信息时，需要把指定的不良存储区域的地址等作为个别信息，个别输入至各自的半导体存储元件中。所以，存在着以下问题：与上述的快闪存储器等进行测试时一样，不能同时对于多个半导体存储元件进行不良区域信息的写入，在写入不良区域信息的挽救操作方面，需要花费很多的时间。而且，以前，有时此挽救工作还需要使用专用的修复装置进行，由于需要把检测出不良存储胞的半导体存储元件从半导体测试装置移至修复装置，挽救操作需要的时间会更长。
发明内容
所以，本发明的目的在于提供可以解决上述课题的半导体测试装置及其控制方法。此目的是通过权利要求中的独立项目中记载的特征的组合实现的。而且，从属项目中规定了本发明更加有利的具体事例。
根据本发明的第1形态，提供一种半导体测试装置包括：第1波形生成单元(生成与多个半导体元件中的每一个共同的共同信息对应的共同图案波形)，其中所述的半导体组件是半导体存储组件、第2波形生成单元(对应于上述多个半导体元件而生成个别图案波形，个别图案波形代表上述各个半导体存储元件中的不良存储区的地址，上述地址是由各个个别信息所识别)、以及波形切换单元(选择性地进行共同输入利用上述的第1波形生成单元生成的上述共同图案波形的操作、与个别输入利用上述各个第2波形生成单元生成的上述个别图案波形的操作，并将上述共同图案波形和个别图案波形当作写入地址，以将数据写入到上述各个半导体元件)、以及测试控制单元(输出与共同图案波形和个别图案波形有关的信息)。其中前述第1波形生成单元生成共同写入数据以识别前述半导体存储元件的不良存储区，且前述波形切换单元个别地输入前述个别图案波形至上述各个半导体存储元件，并共同地输入前述写入数据，以于前述写入地址写入前述写入数据。
上述各个半导体元件是半导体存储元件，上述波形切换单元可以选择性地进行向上述多个半导体存储元件输入利用上述第1波形生成单元所生成的上述共同图案波形的操作、与把利用上述各个第2波形生成单元生成的上述个别图案波形作为应该写入数据的写入地址(address，以下均成为地址)进行个别输入的操作。
还可以包括合格/失效的判定单元(根据与上述共同图案波形或者上述个别的图案波形相对应的，从上述半导体存储元件中输出的输出波形，进行上述半导体存储元件内的测试对象部位的合格/失效的判定)与失效存储器(储存使用上述合格/失效的判定单元判定的结果)。
还可以包括储存上述个别信息(information，以下均称为信息)的存储器，上述第2波形生成单元也可以读出上述存储器中储存的上述个别信息，并生成上述个别图案波形。
上述各个半导体存储元件包括利用时序划分输入写入地址及写入数据的介面。上述波形切换单元在应该向上述各个半导体存储元件中输入写入地址的时序中，个别经过上述介面向上述各个半导体存储元件分别输入上述各个个别图案波形，在应该向上述各个半导体存储元件输入写入数据的时序中，共同经过上述介面向上述各个半导体存储元件输入利用上述第1波形生成单元生成的上述共同图案波形。
上述各个半导体存储元件中的上述介面按照时序划分以输入指令、上述写入地址以及上述写入数据。上述波形切换单元在应该向上述各个半导体存储元件分别输入指令的时序中，会共同经过上述介面向上述多个半导体存储元件分别输入利用上述第1波形生成单元生成的上述共同图案波形，也可以在应该向上述各个半导体存储元件分别输入写入地址的时序中，个别经过上述介面向上述各个半导体存储元件输入多个上述各个个别图案波形，还可以在应该向上述各个半导体存储元件中输入写入数据的时序中，共同经过上述介面，向上述各个半导体存储元件中输入利用上述第1波形生成单元生成的上述共同图案波形。
此外，还包括多个合格/失效判定单元(以与利用上述第1波形生成单元生成的第1上述共同图案波形或者利用上述多个第2波形生成单元生成的上述多个个别图案波形相对应，从上述各个半导体存储设备分别输出的波形为基础，进行该半导体存储元件内的测试对象的存储领域的合格/失效的判定)、失效存储器(储存利用上述多个合格/失效判定单元判定的多数判定结果)，不良存储领域选择单元(根据上述失效存储器中储存的多个上述判定结果，把上述多个半导体存储元件的识别不良存储领域的信息作为上述各个个别信息输出)，上述各个第2波形生成单元会生成显示上述各个个别信息识别的、上述半导体中的上述不良存储区域的地址的上述个别图案波形。上述第1波形生成单元会生成显示识别存储区域不良的写入数据的第2上述共同图案波形，上述波形切换单元会向该半导体存储元件中个别输入作为显示上述各个半导体存储元件的上述不良存储区域的上述写入地址的上述个别图案波形，也可以共同输入作为显示与上述写入地址对应的存储区域不良的上述写入数据的上述第2共同图案波形，并使其向上述写入地址中写入上述写入数据。
上述不良存储区域选择单元，把与上述各个半导体存储元件的1个或者识别多个不良存储区域的信息作为上述各个个别信息而输出。上述各个第2波形生成单元会生成利用上述各个个别信息识别的、显示在上述各个半导体存储元件中的1个或者多个上述不良存储区域的地址的上述个别图案波形。上述第1波形生成单元会生成会显示识别存储区域不良的写入数据的第2的上述共同图案波形。上述波形切换单元向上述的各个半导体存储元件个别输出作为该半导体存储元件的1个或者显示多个上述不良存储区域的1个或者多个上述写入地址的上述个别图案波形，共同输入作为1或者与多个上述写入地址对应的1个或者显示多个存储区域不良的上述写入数据的上述第2共同图案波形。在上述多个半导体存储元件中，对于已经完成了向所有的上述不良存储区域中写入上述写入数据的上述半导体存储元件采取禁止写入的状态下，在上述多个半导体存储元件中，对于未完成向所有的上述不良存储区域写入上述写入数据的上述半导体存储元件，写入尚未完成写入的上述数据。
根据本发明的第2形态，提供一种半导体测试装置的控制方法，测试多个半导体元件，其中所述的半导体元件是半导体存储元件，该控制方法的特征为包括：第1波形生成阶段(生成共同图案波形，以识别半导体存储元件的不良存储区)、第2波形生成阶段(对应于上述各个半导体元件生成个别图案波形，个别图案波形代表上述各个半导体存储元件的不良存储区的地址，上述地址是由各个个别信息所识别)、以及波形切换阶段(选择性地进行向上述各个半导体元件共同输入上述第1波形生成阶段生成的上述共同图案波形的操作、与个别输入上述多个第2波形生成阶段生成的上述个别图案波形的操作)、以及测试控制单元的阶段(输出与共同图案波形和个别图案波形有关的信息)。其中前述波形切换阶段包括：个别地输入个别图案波形作为写入地址以把数据写入到上述各个半导体元件；及共同地输入上述写入数据到各个半导体元件，以于前述写入地址写入前述写入数据。
根据本发明的第3形态，提供一种半导体测试装置，对于多数半导体存储元件进行测试，它包括：不良存储区域选择单元(根据各个半导体存储元件的测试结果，输出识别上述多个半导体存储元件的不良存储区域的个别信息)、与波形输出单元(与上述多个半导体存储元件并行，共同输入与写入数据的指令相对应的图案波形，把与上述各个半导体存储元件的上述个别信息识别的上述不良存储区域的地址相对应的图案波形作为写入地址个别输入，把显示与上述写入地址相对应的存储区域不良的数据相对应的图案波形作为写入数据共同输入)。
根据本发明的第4形态，提供一种半导体测试装置的控制方法，对于多个半导体存储元件进行测试，该控制方法包括：不良存储区域选择阶段(根据上述各个半导体存储元件的测试结果，输出识别与上述各个半导体存储元件有关的不良存储区域的个别信息)、波形输出阶段(与上述各个半导体存储元件并行，共同输入与写入数据的指令相对应的图案波形，把上述各个半导体存储元件的上述个别信息识别的上述不良存储区域的地址相对应的图案波形作为写入地址个别输入，把显示与上述写入地址相对应的存储区域不良的数据相对应的图案波形作为写入数据共同输入)。
而且，上述发明的概要不仅仅为列举出的本发明的所需特征的事例，这些特征群的再合并也属于本发明的范畴。
发明的效果
根据本发明，可以分别对于多个半导体元件，生成彼此不同的多个个别信息，同时进行输入的操作，此外还可以缩短需要输入各个半导体存储元件的个别信息的地址时的测试以及/或者挽救操作所需的时间。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1表示本发明实施形态的一种半导体测试装置的结构。
图2表示根据需要进行个别写入操作的测试操作的具体事例。
图3表示根据需要进行个别写入操作的挽救操作的具体事例。
图4表示与本实施形态的变形实例的半导体测试装置的结构。
1：ALPG
2：AFM
3：AFM
5：IO接脚处理部
7：IO频道
9：DUT
10：测试控制部
50：TG/主要FC部
51：“及”电路
52：“或”电路
53：正反器
54：存储器
55：地址指向控制器
58：辅助FC部
59：逻辑比较器
70：驱动器
71：比较器
151：“及”电路
201：PG
202：测试模组
205：IO接脚处理部
210：测试控制部
250：TG/主要FC部
具体实施方式
以下通过发明的实施形态来说明本发明，但是，以下的实施形态并不是限制本发明的形态，而且本发明的解决手段也不需限定为实施形态中说明的所有的特征的组合。
图1表示的是本实施形态的半导体测试装置的结构图。图1中所示的半导体测试装置在对于多个DUT(测试中的组件，Device Under Test)9进行测试的同时，采取了对于这些多个DUT9的挽救操作。因此，本实施形态的半导体测试装置，包括ALPG(***·图案·振荡器)1、AFM(地址·失效·存储器)3、IO接脚处理部5、IO频道7、测试控制部10。而且，DUT9虽然广义上包括半导体存储元件、逻辑IC等半导体元件，但在以下说明中，主要是把半导体存储元件作为测试对象。
为了进行测试和挽救操作，ALPG1会生成向DUT9的IO接脚进行输入的图案数据。AFM3会按照DUT9的存储胞单位，存储通过对DUT9进行测试而得到的判定结果的失效信息。具体来说，与DUT9的任何一个逻辑地址X、Y相对应的存储胞的合格、失效的测试结果，会以AFM3的地址X、Y的形式存储于特定的区域中。
为了在生成向DUT9的IO接脚输入的数据的同时，进行从这些IO接脚中输出的数据的合格、失效的判定，IO接脚处理部5包括TG/主要FC部50、存储器54、逻辑比较器59。在这里，“IO接脚”是指向半导体存储设备输入指令以及/或者地址的半导体存储元件的接脚、或者像是在半导体存储元件之间输入输出存储器的数据的接脚等的输入、输出图案波形的接脚。
TG/主要FC部50会产生作为生成在测试操作的基本周期内所含有的各种时序边缘的时序发生器的功能，和根据从此时序边缘与ALPG1中输出的图案数据，生成向DUT9输出的实际的数据(共同图案波形)。此数据被输入至设置在后段的“及(AND)”电路51的一端的输入端子。个别写入模式信号会反向输入至“及”电路51的另一端的输入端子。“个别写入模式”是指对于每一个作为同时测定对象的各个DUT9，并行写入个别信息的操作模式。个别写入模式的指定是通过例如根据ALPG1高准位设定此个别写入模式信号来进行的。由于向“及”电路的另一端的输入端子反向输入此高准位的个别写入模式信号，结果指定个别写入模式时，TG/主要FC部50的输出数据在“及”电路被阻断。并且，此模式信号是一种利用ALPG1可以控制的信号，通过利用此模式信号，可以实时切换共同图案波形与个别写入图案波形。
存储器54储存任意的图案数据。例如：IO接脚处理部5由ASIC(Application Specific Integrated Circuit)构成。从此存储器54中的读取数据是利用地址指向控制器(CONT)55的控制进行。
辅助FC部58根据从存储器54输入的数据，在个别写入模式中生成向各个DUT9输入的实际的数据(个别图案波形)。此辅助FC部58的输出数据，被输入至一端输入个别写入模式信号(MODE)的“及”电路的另一端，当个别写入信号在高准位时，会被输入至后段的“或”电路52。
而且，在上述的TG/主要FC部50中与保持的波形信息的数量相比，在辅助FC部58中保持的波形信息(只包含多个同时测定功能所必要的波形信息)的数量被设定的很少。因此，辅助FC部58也可以利用在个别写入模式中只保持所必要的最小限度的波形信息的波形整形器构成。而且，在各个辅助FC部58中，TG/主要FC部50具有的时序发生器的功能成为个别具备的功能。
“或”电路52输出由TG/主要FC部50生成的、经过并输入“及”电路51的数据，或者输出由辅助FC部58生成的、经过并输入“及”电路151的数据。此“或”电路52的输出的数据，通过生成向IO频道7施加的数据图案的正反器53，向IO频道7输出。
逻辑比较器59会比较从DUT9的IO接脚输出的数据与规定的期待值数据，两者一致时，判定为合格，不一致时判定为失效。此判定结果会存储在AFM3中。而且，关于IO接脚5的内部结构，相对于多个DUT9，共同设定了TG/主要FC部50与“及”电路51，其他以外的辅助FC部58、存储器54、逻辑比较器59等与各个DUT9相对应地个别设置。而且，与各个DUT9的多数IO接脚相对应，个别设置了IO接脚处理部5。
IO频道7在生成向DUT9的IO接脚施加的实际的图案波形的同时，会把从IO接脚中实际输出的波形转换为逻辑数据。因此，IO频道7具备驱动器(DR)70与比较器(CP)71。驱动器70，根据向对应的IO接脚处理部5的正反器53中输入的数据，生成通常波形。比较器71，通过比较在DUT9的IO接脚(I/O)中显示的波形的电压与规定的标准电压，来决定逻辑数据的值。
测试控制部10是不良存储区域选择单元的一例，是为了控制利用半导体测试装置所进行的测试而设置的。在这里，测试控制部10根据AFM3中储存的判定结果，生成多个DUT9的测试操作或者挽救操作所用的多个个别信息，输出至存储器54。为了实现从判定结果而生成个别信息的处理的高速化，测试控制部10也可以利用1个或者多个EWS(工程工作站engineeringwork station)进行并列处理。
如此，ALPG1、AFM3、以及IO接脚处理部5作为向多个DUT9并行输入图案波形的波形输出单元而进行操作。而且，TG/主要FC部50作为生成从ALPG中供给的、与各个DUT9共同的共同信息相对应的共同图案波形的第1波形生成单元而进行操作。多个辅助FC部58作为与各个DUT9相对应，在存储器54中生成与个别准备的多个个别信息相对应的个别图案波形的多个第2波形生成单元而进行操作。
而且，“及”电路51、151、“或”电路52作为波形切换单元而进行操作，该波形切换单元选择性地向各个DUT9进行共同输入根据第1波形生成单元所生成的共同图案波形的操作，与向各个DUT9进行个别输入根据各种第2波形生成单元所生成的个别图案波形的操作。在这里，例如向各个DUT9的不良区域中写入不良区域信息等情况时，波形切换单元也可以选择性地进行向各个DUT9个别输入个别图案波形的操作。更加具体地说，波形切换单元也可以把个别图案波形作为应该写入不良区域信息等的数据的写入地址，个别输入至各个DUT9。
而且，逻辑比较器59，根据与共同图案波形或者个别图案波形相对应并从DUT9中输出的输出波形，作为合格/失效判定单元而进行操作，该合格/失效判定单元判定DUT9中的测试对象部位的合格/失效。而且，AFM3作为储存根据上述合格/失效判定单元的判定结果的失效存储器而进行操作。
本实施形态中的半导体测试装置具有此类结构，以下关于对于DUT9的测试操作与挽救操作进行说明。
(1)测试操作
(1-1)向多个DUT9中写入相同的数据时
从ALPG1输出的图案数据，向成为此图案数据的输入对象的与IO接脚对应的IO接脚处理部5供给。
在IO接脚处理部5中，TG/主要FC部50根据输入的图案数据，制作符合实际输入时序的测试数据。此时，因为个别写入模式信号保持了低准位，所以从“及”电路51直接输出了向一端的输入端子输入的TG/主要FC部50的输出数据。此“及”电路51的输出端子与各个DUT9对应设置的“或”电路52的一端的输出端子分路连接。所以，同时向多个“或”电路52输入从TG/主要FC部50输出的共同数据，并向正反器53输入。
在IO频道7中，驱动器70根据向IO接脚处理部5内的正反器53输入的数据，生成通常波形。此通常波形被输入至对应的IO接脚(I/O)。
如此，由IO接脚处理部5以及IO频道7生成的通常波形被输入至IO接脚。在与此IO接脚相对应的IO频道7中，比较器71会比较从此IO接脚中输出的波形的电压与规定的标准电压，生成逻辑数据。而且，在与此IO接脚对应的IO接脚处理部5中，在逻辑比较器59中，会使用从IO频道7内的比较器71输入的数据，进行合格/失效的判定。此判定结果会存储在AFM3中。
(1-2)向各个DUT9中输入个别数据时
指定个别写入模式，输出个别写入模式信号(MODE)时，在“及”电路中，TG/主要FC部50的输出数据会被屏蔽，代替它的是开始使用存储器54中储存的个别图案的个别写入操作。
在使用存储器54的个别写入操作中，会读取储存在存储器54中的与各个DUT9的各个IO接脚相对应的图案数据，输入至辅助FC部58。辅助FC部58会根据输入的图案数据，制作符合实际输入时序的与各个DUT9的个别信息对应的测试数据。而且，会根据经过“或”电路52并向正反器53输入的数据，而生成通常波形。在IO频道7中，驱动器70会根据向IO接脚处理部5中的正反器52输入的数据，而生成通常波形。在个别写入模式中，会生成与每个DUT9相异的通常波形，输入至对应的DUT9的IO接脚(IO)。
图2是表示根据需要进行个别写入操作的测试操作的具体事例的时序图，表示的是测试作为多个DUT9的多个快闪存储器时的时序的一例。在本例中，各个DUT9为IO接脚(IO)准备了写入操作时按照时序划分而输入指令、写入地址以及写入数据的介面。
如图2所示，测试快闪存储器时，首先，向IO接脚输入与“指令”对应的共同数据(程序)。此输入操作，根据存储在ALPG1中的图案数据，并利用IO接脚处理部5中的TG/主要FC部50，而生成共同数据来实现。
然后，需要向(AL、AM、AH)中指定的特定的地址中输入作为个别信息的数据。此数据设定了每个快闪存储器中不同的内容。例如，与DUT#a对应设定数据D0、D1、......，与DUT#b对应设定数据D0’、D1’、......，......与DUT#n对应设定数据D0”、D1”、......。具体来说，关于特定的地址(AL、AM、AH)的输入操作是根据ALPG1存储的图案数据，利用IO接脚处理部5中的TG/主要FC部，而生成共同数据来实现。而且，数据D0、D0’、D0”等的个别信息的输入操作，是根据AFM3或者存储器54中储存的个别信息，藉由IO接脚处理部5中的辅助FC部58生成个别数据来实现。
即，进行向各个DUT9的同一个写入地址写入不同数据的测试时，波形切换单元在应向各个DUT9中输入指令以及共同的写入地址的时序中，藉由每个DUT9的介面共同向多个DUT9中，分别输入第1波形生成单元所生成的共同图案。而且，波形切换单元在应向各个DUT9输入不同的写入数据的时序中，个别藉由每个DUT9的介面，向每个DUT9输入第2波形成单元生成的各个个别图案波形。
如此，如果输入共同的指令、地址以及个别的数据，会在各个DUT9(DUT#a～#n)中进行编程(programing)。而且，从IO接脚中输入根据存储在ALPG1中的图案数据而指示向各个DUT9输出编程结果的指令，并使其以轮询(polling)的形式输出编程的结果。此编程的结果会输入至IO频道7中的比较器71中，而且，会在IO接脚处理部5中的逻辑比较器中进行合格/失效的判定。
在以上的处理中，半导体测试装置可以通过在测试过程中把个别写入模式信号从低准位切换至高准位，在任意时序中把使用ALPG1的测试操作变更为使用存储器54的个别写入模式的测试操作。而且，其后根据需要，可以通过把个别写入模式信号从高准位恢复至低准位，来恢复使用ALPG1的测试操作。特别是，利用ALPG1生成的图案数据指定个别写入模式信号与切换时序时，可以在一系列的测试操作中，利用所需的时序切换至个别写入模式，也可以相反恢复原有的通常模式，不需要切换时序的复杂的控制。根据这样的控制，半导体测试装置可以对于向多个DUT9供给的指令、地址、以及数据中的至少一部分，供给共同的指令、地址、以及/或者数据，对于其他部分供给个别的指令、地址、以及/或者数据。
(2)挽救操作
关于挽救操作，把特定多个DUT9的各个不良区域的地址作为个别信息向各个DUT9输入，同时需要作为写入数据共同输入不良区域信息。即，向特定的IO接脚输入个别信息的操作，与上述测试操作中的个别写入模式的操作相同。而且，向各个DUT9的IO接脚输入共同信息的操作也与上述的测试操作中的个别写入模式以外的情况下的操作相同。
所以，挽救操作时的IO接脚处理部5的各部的设定等基本上与上述的测试操作中的个别写入模式时的这些设定是相同的，会根据IO接脚处理部5中的辅助FC部58生成显示各个DUT9的挽救部位的个别写入地址，并从IO频道7向各个DUT9的IO接脚输入。
图3是表示挽救操作的具体事例的时序图。挽救包括不良存储胞的DUT9时，半导体测试装置首先会进行测试操作，根据测试结果AFM3中存储的测试判定结果，在存储器54中写入识别不良存储区域的个别信息。
更加具体地说明，多个逻辑比较器59会根据与第1波形生成单元生成的第1共同图案波形或者多个第2波形生成单元生成的多个个别图案波形对应的，从各个DUT9中输出的输出波形，进行该DUT9中的测试对象的存储区域的合格/失效的判定。然后，AFM3会把多个逻辑比较器59判定的各种结果作为各个DUT9的测试结果存储。而且，测试控制部10会根据AFM3中存储的多个判定结果，把识别的各个DUT9的不良存取区域的信息作为各个个别信息输出至各个存储器54中，并使其被存储。
第1波形生成单元会生成与“指令”对应的共同数据(程序)的共同图案波形。波形切换单元在应该向各个DUT9输入指令的时序中，共同经过IO接脚的介面向各个DUT9输入与指令对应的共同图案波形。
然后，各个第2波形生成单元会生成存储器54中储存的、与多个DUT9分别对应的各个个别信息所识别的、显示各个DUT9中的不良存储区域地址的个别图案波形。波形切换单元会在应该向各个DUT9输入写入地址的时序中，个别经过IO接脚的介面向各个DUT9中输入多个个别图案波形。
接下来，第1波形生成单元会生成显示识别存储区域不良的写入数据的共同图案波形。波形切换单元会在应该向各个DUT9输入写入数据的时序中，共同经过IO接脚的介面向各个DUT9中输入第1波形生成单元生成的共同图案波形。
经过以上的处理，波形输出单元可以共同输出与多个DUT9并行、与写入数据的指令对应的图案波形，并把与有关各个DUT9的个别信息所识别的不良存储区域对应的图案波形作为写入地址个别输入，把显示与写入地址对应的存储区域不良的数据对应的图案波形作为写入数据共同输入。更加具体地说明，波形切换单元可以向各个DUT9，个别输入作为显示该DUT9的上述不良存储区域的写入地址的个别图案波形，共同输入作为显示写入地址对应的存储区域不良的写入数据的共同图案波形，并使其在写入地址中写入数据。结果，半导体测试装置可以与多个DUT9的不同地址的不良存储区域并行，写入不良区域信息，并可以缩短挽救操作所需的时间。
在这里，各个DUT9具有1或者多个不良存储区域时，半导体测试装置会进行如下所示的挽救操作。
测试控制部10会根据AFM3中存储的多个判定结果，把识别与各个DUT9的1个或者多个不良存储区域的信息作为各个个别信息输出，并使之储存在各个存储器54。
第1波形生成单元与各个DUT9中的1个或者多个不良存储区域相对应，生成与“指令”对应的共同数据(程序)的共同图案波形。各个第2波形生成单元会藉由被储存在存储器54中的各个个别信息，顺次生成被识别的、显示各个DUT9中的1个或者多个不良存储区域地址的个别图案波形。而且，第1波形生成单元会与1或者各个不良存储区域相对应，生成显示识别存储区域不良的写入数据的共同图案波形。
波形切换单元向各个DUT9共同输入与该DUT9的各个不良存储区域对应的指令的共同图案波形。而且，向各个DUT9个别输入作为显示多数DUT9的1个或者多个不良存储区域的1个或者多个写入地址的个别图案波形。而且，共同输入作为显示与1或者多个写入地址对应的，1个或者多个存储区域不良的写入数据，生成的写入数据的共同图案波形。
在上述处理中，多个DUT9有时会具有各种不同数量的不良存储区域。此时，例如图3中的DUT#n的第二次写入所示，波形切换单元，在向上述多个半导体存储元件中，已经完成了向所有的上述不良存储区域中写入上述写入数据的上述半导体存储元件中禁止写入的状态下，可以使其向上述多个半导体存储元件中，未完成向所有的上述不良存储区域写入上述写入数据的上述半导体存储元件中写入尚未完成写入的上述数据。
更加具体得说明，波形切换单元根据存储器54中储存的个别信息，对于未完成向所有的不良存储区域的数据写入的DUT9，通过启动该DUT9的可写入信号接脚(/WE)的操作，写入数据。另一方面，对于已经完成向所有的不良存储区域的数据写入的DUT9，通过使该DUT9的可写入信号接脚(/WE)失效，来禁止数据的写入。
在这里，波形切换单元会代替可写入信号接脚，可以通过启动芯片启动信号接脚(/CE)或者使其失效，来选择或者不选择该DUT9，允许或者禁止写入数据的写入。
如此，在本实施形态的半导体测试装置中，由于对于各个DUT9，可以相互并行的生成、输入相互不同的多个个别信息，所以，可以缩短需要输入各个个别信息时的测试所需的时间。
而且，在TG/主要FC部中，与可以选择的波形的种类相比，通过在辅助FC部58中设定少数的可以选择的波形的种类，可以把装置规模的扩大限制在最小限度。
由于在IO接脚5中具备了储存个别信息的存储器54，所以，不需要在ASIC的包装外部包围的配线，可以将配线简略化。而且，由于去除了不需要的配线，不易产生时序的偏差等问题，可以高速地进行个别信息的读取。
而且，在上述实施形态中，TG/主要FC部50虽然另外具备了省略了这些功能中的一部分的辅助FC部58，但是，允许装置规模扩大时，也可以具备代替辅助FC部58的同等数量的TG/主要FC部。
图4是表示与本实施形态的变形实例的半导体测试装置的结构图。图4中所示的半导体测试装置在对于多个DUT9并行进行测试的同时，还可以进行对于这些多个DUT9的挽救操作。在这里，由于在图4中的附带与图1中相同符号的部件具有与图1中相同部件的功能与结构，除了其不同点以外，省略说明。
与本变形实例相关的半导体测试装置，具有与各个DUT9对应设置的多个测试模组202、IO频道7与测试控制部210。
多个测试模组202是波形输出单元的一例，经过IO频道7，向多个DUT9并行输入ALPG1或者PG(图案振荡器)201生成的图案数据。测试模组202具有ALPG1、PG201、1或者多个IO接脚处理部205以及AFM3。PG201包含储存应该向DUT9输出的测试图案的图案存储器，向IO接脚处理部205顺次供给图案存储器中储存的测试图案。
与该测试模组202连接的DUT9的各个IO接脚相对应，多数设置了IO接脚处理部205，根据从ALPG1或者PG201供给的图案数据，生成向DUT9输入的数据，同时，进行从对应的IO接脚中输出的数据的合格、失效的判定。IO接脚处理部205包括TG/主要FC部205、正反器53、以及逻辑比较器59。
TG/主要FC部205生成向与包含该TG/主要FC部250的测试模组205连接的DUT9输入的图案波形，并供给至正反器。由于TG/主要FC部250具有与图1所示的TG/主要FC部50相同的功能与结构，所以除了不同点以外，省略说明。
测试控制部210是不良存储区域选择单元的一例，为了控制利用半导体测试装置的测试而设置的。在这里，测试控制部210，根据作为各个DUT9的测试结果，即存储在AFM3中的判定结果，生成多个DUT9的测试操作或者挽救操作中所使用的多个个别信息，输出至测试控制部210。
以下，关于利用与本变形实例的半导体测试装置的DUT9的测试操作与挽救操作，进行说明。
(1)测试操作
(1-1)向多个DUT9写入相同的数据时
分别与多个DUT9对应设置的多个ALPG1根据同一***输出同一图案数据。从ALPG1中输出的图案数据，被供给至作为此图案数据的输入对象的，与IO接脚对应的IO接脚处理部205。
在IO接脚处理部中，TG/主要FC部50根据输入的图案数据，制作符合实际输入时序的测试数据。
在IO频道7中，驱动器70根据向IO接脚处理部205中的正反器53输入的数据，而生成通常波形。此通常波形被输入至对应的IO接脚(I/O)中。
如此，藉由IO接脚处理部205以及IO频道7，而生成的通常波形被输入至IO接脚。在与此IO接脚对应的IO频道中，比较器71会比较从此IO接脚中输出的波形的电压与规定的标准电压，并生成逻辑数据。而且，在与此IO接脚对应的IO接脚处理部5中，在逻辑比较器59中，进行使用从IO频道7中的比较器71输入的数据的合格/失效的判定。此判定结果会存储于AFM3中。
(1-2)向各个DUT9中写入个别信息时
与各个DUT9并行写入个别信息时，测试控制部210，与多个测试模组202中的PG201中设置的图案存储器相对，会存储与个别信息对应各不相同的测试图案。PG201会读取个别的测试图案，向TG/主要FC部250供给个别的图案数据。TG/主要FC部250会根据输入的图案数据，制作与符合实际的输入时序的各个DUT9的个别信息对应的测试数据。正反器53会根据输入的数据生成通常波形。在IO频道7中，驱动器70会根据输入至IO接脚处理部205内的正反器53的数据，生成通常波形。在个别写入模式中，会生成与各个DUT9相异的通常波形，并输入至对应的DUT9的IO接脚(IO)。
在与本变形实例相关的半导体测试装置中，进行个别写入操作的测试操作的时序，例如，与图2中的除去个别写入模式信号的时序相同。在本变形实例中，会在分别与多个DUT9对应的多个PG201中，存储顺次输出的与“指令”对应的共同图案数据、与“地址”对应的共同图案数据、以及与“数据”对应的个别图案数据的测试图案。
多个测试模组202根据存储在该测试模组202中的PG201中的测试图案，向多个DUT9并行写入不同的数据。更加具体地说明，IO接脚处理部205通过向DUT9共同输入在所有的PG201中共同存储的写入指令以及与写入地址对应的图案波形，向DUT9共同输入各PG2中个别存储的写入数据对应的图案波形，向各个DUT9的同一写入地址中并行写入不同的写入数据。如此，本变形实例的半导体测试装置可以供给向多个DUT9供给的指令、地址、以及/或者数据，向其他部分供给个别指令、地址、以及/或者数据。
(2)挽救操作
在挽救操作中，把特定的各个DUT9的不良存储区域的地址作为个别信息向各个DUT9中输入的同时，需要作为写入数据共同输入不良区域信息。即，向特定的IO接脚输入个别信息的操作与上述测试操作中的个别写入操作相同。而且，向各个DUT9的IO接脚输入共同信息的操作也与上述测试操作中的个别写入操作以外的操作相同。
所以，进行挽救操作时的IO接脚处理部205的各个部的设定基本上与上述的测试操作中的个别写入操作中的设定相同。即，显示各个DUT9的挽救部位的个别写入地址作为与该DUT9对应的PG201中的测试图案被存储，根据IO接脚处理部205中的TG/主要FC部250生成图案波形，并从IO频道7输入至各个DUT9的IO接脚中。
在与本变形实例相关的半导体测试装置中，进行个别挽救操作的测试操作的时序，例如与图3中的除了个别写入模式信号的时序相同。
更加具体地说明，测试控制部210根据作为各个DUT9的测试结果的、存储于AFM3中的多个判定结果，生成与包含识别各个DUT9的不良区域的个别信息的测试图案。此测试图案是一种为了顺次输出与“指令”对应的共同图案数据、与“地址”对应的个别图案数据、以及与“数据”对应的共同图案数据的图案。测试控制部210向各个测试模组202个别传送与各个DUT9对应生成的测试图案，并存储于PG201中。
多个测试模组202，根据在该测试模组202内的PG201中存储的测试图案，向与多个DUT9并行且不同的不良存储区域写入不良存储信息。更加具体地说明，根据PG201中存储的测试图案，IO接脚处理部205会向多个DUT9输入与写入指令对应的图案波形，把与各个DUT9的个别信息所识别的不良存储区域地址相对应的图案波形作为写入地址，个别输入至多个DUT9，把显示写入地址对应的存储区域不良的数据对应的图案波形作为写入数据共同输入至多个DUT9。结果，与本变形实例的半导体测试装置可以与多个DUT9的不同地址的不良存储区域并行，写入不良区域信息，缩短挽救操作所需要的时间。
并且，本发明并不只是限定于上述的实施形态，在本发明的要点的范围内可以进行各种变形。例如，在上述的实施形态中，作为DUT9主要考虑半导体存储器来进行说明，即使是逻辑IC，也可以在多个同时进行测试时，适用于本发明。
以上利用了本发明的实施形态进行了说明，但是本发明的技术方面的范围并不只是限定于上述实施形态中记载的范围。对于上述实施形态可以进行多样的变化或者改良，这一点同行业者是明了的。进行这些变化或者改良的形态也包含在本发明的技术范围内，这一点从本发明的记载中可以明了。
产业方面利用的可能性
从上述说明可以得知，根据本发明，对于各个半导体元件，可以并行地进行相互生成、输入不同的多个个别信息的操作，缩短需要向各个半导体存储元件输入根据各个个别信息的地址时的测试以及/或者挽救操作所需要的时间。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1、一种半导体测试装置，其特征在于其包括：
第1波形生成单元，生成与多个半导体元件中的每一个共同的共同信息相对应的共同图案波形，其中所述的半导体元件是半导体存储元件；
多个第2波形生成单元，对应于上述各个半导体元件而生成个别图案波形，且个别图案波形代表上述各个半导体存储元件中的不良存储区的地址，上述地址是由各个个别信息所识别；
波形切换单元，向上述各个半导体元件，选择性地进行共同输入动作与个别输入动作，其中该共同输入动作是共同地输入上述的第1波形生成单元所生成的上述共同图案波形，且该个别输入动作是个别地输入上述各个第2波形生成单元所生成的上述个别图案波形，并将上述共同图案波形和个别图案波形当作写入地址，以将数据写入到上述各个半导体元件；以及
测试控制单元，输出与共同图案波形和个别图案波形有关的信息；
其中前述第1波形生成单元生成共同写入数据以识别前述半导体存储元件的不良存储区，且前述波形切换单元个别地输入前述个别图案波形至上述各个半导体存储元件，并共同地输入前述写入数据，以于前述写入地址写入前述写入数据。
2、根据权利要求1所述的半导体测试装置，其特征在于其更包括：
一合格/失效判定单元，根据与上述共同图案波形或者上述个别图案波形相对应的从上述半导体存储元件输出的输出波形，进行上述半导体存储元件中的测试对象部位的合格/失效的判定；以及
一失效存储器，存储上述合格/失效判定单元的判定结果。
3、根据权利要求1所述的半导体测试装置，其特征在于其更包括：
存储上述个别信息的存储器，
其中上述第2波形生成单元读取上述存储器中储存的上述个别信息，生成上述个别图案波形。
4、根据权利要求1所述的半导体测试装置，其特征在于其中所述的各个多个半导体存储元件具备一介面，该介面按照时序划分以输入写入地址及写入数据，
上述波形切换单元在应该向上述各个半导体存储元件中输入写入地址的时序中，个别经过上述介面向上述各个半导体存储元件中输入各个上述个别图案波形，
在应该向上述各个半导体存储元件中输入写入数据的时序中，共同经过上述介面，向上述各个半导体存储元件中输入上述第1波形生成单元所生成的上述共同图案波形。
5、根据权利要求4所述的半导体测试装置，其特征在于其中所述的各个半导体存储元件的上述介面是按照时序划分以输入指令、上述写入地址及上述写入数据，且
上述波形切换单元在应该向上述各个半导体存储元件中输入指令的时序中，共同经过上述介面，向上述各个半导体存储元件中输入上述第1波形生成单元所生成的上述共同图案波形，
在应该向上述各个半导体存储元件中输入写入地址的时序中，个别经过上述介面，向上述各个半导体存储元件中输入各个上述共同图案波形，
在应该向上述各个半导体存储元件中输入写入数据的时序中，共同经过上述介面，向上述各个半导体存储元件中输入利用上述第1波形生成单元所生成的上述共同图案波形。
6、根据权利要求1所述的半导体测试装置，其特征在于其更包括：
多个合格/失效判定单元，根据与上述第1波形生成单元所生成的第1上述共同图案波形或者上述多个第2波形生成单元所生成的上述多个个别图案波形相对应的从上述各个半导体存储元件输出的输出波形，进行该半导体存储元件中的测试对象的存储区域的合格/失效的判定，其中上述共同图案波形包括上述第1共同图案波形和上述第2共同图案波形；
一失效存储器，储存上述多个合格/失效判定单元所判定的多个判定结果；
一不良存储区域选择单元，根据上述失效存储器中储存的多个上述判定结果，把识别上述各个半导体存储元件的不良存储区域的信息作为上述多个个别信息而输出，
其中上述各个第2波形生成单元生成上述个别图案波形，该上述个别图案波形显示出上述各个半导体存储元件中的上述不良存储区域的地址，上述不良存储区域的地址是利用各个个别信息而识别，
上述第1波形生成单元生成第2上述共同图案波形，该第2上述共同图案波形显示出识别存储区域不良的写入数据，
上述波形切换单元向上述各个半导体存储元件，个别输出作为显示该半导体存储元件的上述不良存储区域的上述写入地址的上述个别图案波形，并共同输入作为显示与上述写入地址相对应的存储区域不良的上述写入数据的上述第2共同图案波形，使其在上述写入地址中写入上述的写入数据。
7、根据权利要求6所述的半导体测试装置，其特征在于其中所述的不良存储区域选择单元把识别出上述各个半导体存储元件的1个或者多个不良存储区域的信息作为上述各个个别信息而输出，
上述各个第2波形生成单元生成显示出上述各个半导体存储元件中的1个或者多个上述不良存储区域的地址的上述个别图案波形，上述不良存储区域的地址是利用各个个别信息而识别，
上述第1波形生成单元生成显示出识别存储区域不良的写入数据的第2上述共同图案波形，
上述波形切换单元向上述各个半导体存储元件个别输入作为显示出上述各个半导体存储元件的1个或者多个上述不良存储区域的1个或者多个上述写入地址的上述个别图案波形，
把第2共同图案波形作为与1个或者多个上述写入地址对应的显示出1个或者多个存储区域不良的上述写入数据而共同输入，
在上述多个半导体存储元件中对于已经完成了对所有的上述不良存储区域写入上述写入数据的上述半导体存储元件采取禁止写入的状态下，对于未完成对所有的上述不良存储区域写入上述写入数据的上述半导体存储元件，进行写入尚未完成写入的上述写入数据。
8、一种控制方法，为一种测试多个半导体元件的控制方法，其中所述的半导体元件是半导体存储元件，其特征在于该控制方法包括：
第1波形生成阶段，生成共同图案波形，以识别半导体存储元件的不良存储区；
多个第2波形生成阶段，对应于上述各个半导体元件生成个别图案波形，个别图案波形代表上述各个半导体存储元件的不良存储区的地址，上述地址是由各个个别信息所识别；以及
波形切换阶段，向上述各个半导体元件，选择性地进行共同输入动作与个别输入动作，其中该共同输入动作是共同地输入上述第1波形生成阶段所生成的上述共同图案波形，且该个别输入动作是个别地输入上述各个第2波形生成阶段所生成的上述个别图案波形；
测试控制单元的阶段，输出与共同图案波形和个别图案波形有关的信息；
其中前述波形切换阶段包括：个别地输入个别图案波形作为写入地址以把数据写入到上述各个半导体元件；及共同地输入上述写入数据到各个半导体元件，以于前述写入地址写入前述写入数据。
9、一种半导体测试装置，测试多个半导体存储元件，其特征在于该半导体测试装置包括：
一不良存储区域选择单元，根据多个半导体存储元件的各自的测试结果，输出识别上述各个半导体存储元件的不良存储区域的个别信息；以及
一波形输出单元，与上述多个半导体存储元件并行，且
共同输入与写入数据的指令相对应的图案波形，并
把与经由上述各个半导体存储元件的上述个别信息而识别的上述不良存储区域的地址相对应的图案波形作为写入数据，而个别输入，以及
把显示与上述写入地址相对应的存储区域不良的数据相对应的图案波形作为写入数据而共同输入。
10、一种控制方法，为一种半导体测试装置的控制方法，用于测试多个半导体存储元件，其特征在于该控制方法包括：
一不良存储区域选择阶段，根据上述各个半导体存储元件的测试结果，输出识别上述各个半导体存储元件的不良存储区域的个别信息；以及
一波形输出阶段，与上述多个半导体存储元件并行，且
共同输入与写入数据的指令相对应的图案波形，并
把与经由上述各个半导体存储元件的上述个别信息而识别的上述不良存储区域的地址相对应的图案波形作为写入地址，而个别输入，以及
把与显示上述写入地址相对应的存储区域不良的数据相对应的图案波形作为写入数据，而共同输入。
CNB2004800169762A 2003-06-19 2004-06-15 半导体测试装置及其控制方法 Expired - Fee Related CN100524536C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003174477 2003-06-19
JP174477/2003 2003-06-19
JP2003185679A JP4334285B2 (ja) 2003-06-19 2003-06-27 半導体試験装置及びその制御方法
JP185679/2003 2003-06-27

Publications (2)

Publication Number Publication Date
CN1809896A CN1809896A (zh) 2006-07-26
CN100524536C true CN100524536C (zh) 2009-08-05

Family

ID=33543477

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800169762A Expired - Fee Related CN100524536C (zh) 2003-06-19 2004-06-15 半导体测试装置及其控制方法

Country Status (9)

Country Link
US (1) US7356435B2 (zh)
EP (1) EP1643509B1 (zh)
JP (1) JP4334285B2 (zh)
KR (1) KR100733234B1 (zh)
CN (1) CN100524536C (zh)
DE (1) DE602004025347D1 (zh)
PT (1) PT1643509E (zh)
TW (1) TWI317430B (zh)
WO (1) WO2004114318A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4542852B2 (ja) 2004-08-20 2010-09-15 株式会社アドバンテスト 試験装置及び試験方法
US7913002B2 (en) * 2004-08-20 2011-03-22 Advantest Corporation Test apparatus, configuration method, and device interface
JP2006294104A (ja) * 2005-04-08 2006-10-26 Yokogawa Electric Corp デバイス試験装置およびデバイス試験方法
KR100753050B1 (ko) 2005-09-29 2007-08-30 주식회사 하이닉스반도체 테스트장치
KR100788913B1 (ko) * 2005-11-18 2007-12-27 주식회사디아이 반도체 장치의 테스트 시스템을 위한 전치 분기 패턴 발생장치
KR100750397B1 (ko) * 2006-01-24 2007-08-17 주식회사디아이 웨이퍼 검사장치의 멀티 테스트 구현시스템
US20070208968A1 (en) * 2006-03-01 2007-09-06 Anand Krishnamurthy At-speed multi-port memory array test method and apparatus
KR100859793B1 (ko) * 2007-06-25 2008-09-23 주식회사 메모리앤테스팅 반도체 테스트 장치 및 이를 이용한 반도체 테스트 방법
US7821284B2 (en) * 2008-10-24 2010-10-26 It&T Semiconductor test head apparatus using field programmable gate array
CN101776731B (zh) * 2009-01-14 2012-06-13 南亚科技股份有限公司 半导体组件测试装置与方法
JP2011007721A (ja) * 2009-06-29 2011-01-13 Yokogawa Electric Corp 半導体試験装置、半導体試験方法および半導体試験プログラム
CN103093829A (zh) * 2011-10-27 2013-05-08 迈实电子(上海)有限公司 存储器测试***及存储器测试方法
EP2587489A1 (en) * 2011-10-27 2013-05-01 Maishi Electronic (Shanghai) Ltd. Systems and methods for testing memories
US9285828B2 (en) * 2013-07-11 2016-03-15 Apple Inc. Memory system with improved bus timing calibration
US20170045579A1 (en) * 2015-08-14 2017-02-16 Texas Instruments Incorporated Cpu bist testing of integrated circuits using serial wire debug
US10319453B2 (en) * 2017-03-16 2019-06-11 Intel Corporation Board level leakage testing for memory interface
KR20220052780A (ko) * 2020-10-21 2022-04-28 에스케이하이닉스 주식회사 테스트회로를 포함하는 전자장치 및 그의 동작 방법
CN115047307B (zh) * 2022-08-17 2022-11-25 浙江杭可仪器有限公司 一种半导体器件老化测试箱

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0140176B1 (ko) * 1994-11-30 1998-07-15 김광호 반도체 메모리장치의 동작모드 제어장치 및 방법
US6094733A (en) * 1996-01-25 2000-07-25 Kabushiki Kaisha Toshiba Method for testing semiconductor memory devices, and apparatus and system for testing semiconductor memory devices
JPH09288153A (ja) * 1996-04-19 1997-11-04 Advantest Corp 半導体試験装置
US5794175A (en) * 1997-09-09 1998-08-11 Teradyne, Inc. Low cost, highly parallel memory tester
JPH11203893A (ja) 1998-01-05 1999-07-30 Fujitsu Ltd 半導体装置及び半導体装置の試験方法
US6499121B1 (en) * 1999-03-01 2002-12-24 Formfactor, Inc. Distributed interface for parallel testing of multiple devices using a single tester channel
WO2001013347A1 (fr) * 1999-08-17 2001-02-22 Advantest Corporation Adaptateur de commande d'instrument de mesure, instrument de mesure, systeme de commande d'instrument de mesure, procede d'execution de mesure et support enregistre
JP3447638B2 (ja) * 1999-12-24 2003-09-16 日本電気株式会社 半導体装置のテスト方法及びシステム並びに記録媒体
JP2002015596A (ja) * 2000-06-27 2002-01-18 Advantest Corp 半導体試験装置
JP2002071766A (ja) * 2000-08-28 2002-03-12 Advantest Corp 半導体試験装置
JP4130801B2 (ja) * 2001-06-13 2008-08-06 株式会社アドバンテスト 半導体デバイス試験装置、及び半導体デバイス試験方法
JP4291596B2 (ja) * 2003-02-26 2009-07-08 株式会社ルネサステクノロジ 半導体集積回路の試験装置およびそれを用いた半導体集積回路の製造方法

Also Published As

Publication number Publication date
CN1809896A (zh) 2006-07-26
JP2005063471A (ja) 2005-03-10
EP1643509B1 (en) 2010-01-27
WO2004114318A1 (ja) 2004-12-29
KR20060019607A (ko) 2006-03-03
PT1643509E (pt) 2010-03-25
EP1643509A4 (en) 2007-04-04
TWI317430B (en) 2009-11-21
JP4334285B2 (ja) 2009-09-30
EP1643509A1 (en) 2006-04-05
DE602004025347D1 (de) 2010-03-18
US7356435B2 (en) 2008-04-08
KR100733234B1 (ko) 2007-06-27
TW200508631A (en) 2005-03-01
US20060092755A1 (en) 2006-05-04

Similar Documents

Publication Publication Date Title
CN100524536C (zh) 半导体测试装置及其控制方法
JP4251707B2 (ja) 半導体デバイス試験装置及び試験方法
KR20020022618A (ko) Ｄｒａｍ에서의 메모리 동작 수행 방법
CN103187102B (zh) 半导体存储器测试方法和半导体存储器
CN103473160A (zh) 测试装置、cpu芯片及缓存的测试方法
WO2005091305A1 (ja) 試験装置及び試験方法
US4888715A (en) Semiconductor test system
KR100545440B1 (ko) 반도체 시험장치
JP2000276367A (ja) データ書込装置、データ書込方法、及び試験装置
JPH10112199A (ja) メモリ試験装置
KR20010092650A (ko) 맵 데이터 생성장치 및 맵 데이터 생성방법
KR100387014B1 (ko) 반도체 시험 장치
US20020049943A1 (en) Semiconductor test system
CN101091223B (zh) 施加偏压至储存器件的方法与装置
CN112597002A (zh) 一种基于Python脚本生成测试向量的方法
US7299447B2 (en) Method of testing a mapping of an electrical circuit
JP3879618B2 (ja) 半導体集積回路試験装置及び方法
JPH1062501A (ja) 半導体集積回路装置及びそのテスト方法
US20030225558A1 (en) Logic simulation method for information handling system incorporated with memory macro
CN102034554B (zh) 增加芯片老化扫描效率的方法
CN107274931A (zh) 测试半导体器件的方法和***
JP3377371B2 (ja) Ｉｃ試験装置
CN113806144A (zh) 芯片修复方法、***及控制终端
JPH1063704A (ja) 半導体試験装置
JP2001305188A (ja) 半導体試験装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090805

Termination date: 20110615