JPH0815218B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0815218B2 JPH0815218B2 JP4324133A JP32413392A JPH0815218B2 JP H0815218 B2 JPH0815218 B2 JP H0815218B2 JP 4324133 A JP4324133 A JP 4324133A JP 32413392 A JP32413392 A JP 32413392A JP H0815218 B2 JPH0815218 B2 JP H0815218B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- electrode
- material layer
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 73
- 238000000034 method Methods 0.000 title claims description 60
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 238000007254 oxidation reaction Methods 0.000 claims description 61
- 230000003647 oxidation Effects 0.000 claims description 60
- 239000010409 thin film Substances 0.000 claims description 52
- 239000000463 material Substances 0.000 claims description 49
- 239000010408 film Substances 0.000 claims description 36
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 238000007743 anodising Methods 0.000 claims description 21
- 230000002265 prevention Effects 0.000 claims description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 238000002048 anodisation reaction Methods 0.000 claims description 14
- 239000010407 anodic oxide Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 3
- 229910052758 niobium Inorganic materials 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 2
- 229910000077 silane Inorganic materials 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims 2
- 230000008569 process Effects 0.000 description 42
- 238000005530 etching Methods 0.000 description 26
- 238000010586 diagram Methods 0.000 description 22
- 239000011159 matrix material Substances 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000012495 reaction gas Substances 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 238000006388 chemical passivation reaction Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- VRUFTFZZSSSPML-UHFFFAOYSA-N 3-hydroxyoxolane-2-carbaldehyde Chemical compound OC1CCOC1C=O VRUFTFZZSSSPML-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
- H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
- H01L21/3167—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation
- H01L21/31675—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation of silicon
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/117—Oxidation, selective
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/15—Silicon on sapphire SOS
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Description
係り、特に液晶表示装置のスイッチング素子として使わ
れる薄膜トランジスタの製造方法に関する。
ンピュータ化された機械)のインターフェースを担うデ
ィスプレイのパーソナル化、スペースの省略化の要求に
応じて今までのディスプレイ装置、特に巨大なCRTの
代わりに各種の平面スクリーンや平板ディスプレイが開
発されてきた。この平板パネルディスプレイの中でも液
晶ディスプレイ(LCD)技術の進展は目立ち、ある形
態においてはCRTの画質に匹敵したりそれ以上の良好
な画質を実現するに至った。特に、液晶技術と半導体技
術とを融合したアクティブマトリックス状のLCDはC
RTと競争してCRTを凌ぐディスプレイと認識されて
きた。
ックス形に配列された各画素に非線形特性を有するアク
ティブ素子を用いて液晶の電気光学効果にメモリ機能を
備えたものである。アクティブ素子としては通常薄膜ト
ランジスタが用いられる。このアクティブ素子を用いた
アクティブマトリックスLCDには画素アドレス配線と
ともに数万個〜数百万個がガラス基板上に集積化され、
スイッチング素子として作用するTFTとともにマトリ
ックス駆動回路を構成する。
イアウト図である。図1を参照すると、部材番号P1は
トランジスタのゲート電極パターン形成のためのマスク
パターンを、P3はトランジスタのチャネル部として使
われる半導体層のパターン形成のためのマスクパターン
を、P5は前記ゲート電極パターンを中心として対称に
形成されるソース/ドレーン電極パターン形成のための
マスクパターンをそれぞれ示す。
断面図である。前述のようなマスクパターンを適用して
次の通り薄膜トランジスタを製造する。まず、ガラス基
板10上にゲート電極用金属層を蒸着し、この蒸着され
た金属層を前記図1のマスクパターンP1を適用してパ
ターニングすることによりゲート電極1を形成する。次
いで、前記ゲート電極が形成されているガラス基板全面
にゲート絶縁膜2、半導体層を形成するための第1物質
層を形成し、前記第1物質層の上部に不純物を高濃度で
ドープして第2物質層を順番に形成する。引き続き、前
記半導体層3’を形成するためのマスクパターン(図1
においてP3)を適用して前記第1および第2物質層を
同時にパターニングすることにより、前記第1物質層か
らなる半導体層3’および前記第2物質層からなるオー
ムコンタクト層4’をそれぞれ形成する。前記半導体層
3’およびオームコンタクト層4’を形成した後、結果
物全面に金属層を蒸着しパターニングすることにより
(図1のマスクパターンP5を用いて)、ソース/ドレ
ーン電極5a、5bを形成し、ソース/ドレーン電極と
接触しないオームコンタクト層を食刻することにより図
2に示したような薄膜トランジスタを完成する。
製造方法において、前記ソース/ドレーンと接触しない
オームコンタクト層の食刻工程は通常的に乾式食刻工程
(一般にプラズマ食刻)を用いる。このプラズマ食刻は
具体的に次の通りである。まず、食刻しようとするウェ
ーハ(薄膜トランジスタの製造方法の場合は結果物が形
成されている基板)を反応室の中に送り入れた後前記反
応室を真空状態にさせる。その後、前記反応室の中にエ
ッチングガスである4ふっ化炭素(CF4)、あるいは
6ふっ化硫(SF6 )のような反応ガスを充填する。こ
こで、前記反応ガスを充填する際は少量の酸素も添加す
る。食刻はRFエネルギーを前記反応ガス混合物に加え
ることにより始まるが、これは極めて反応力の強いふっ
化物を生成させる。
刻工程を施す場合、その食刻率はウェーハ間の間隔によ
りウーハの中央部より縁部でさらに大きくなる。従っ
て、従来の技術において、前記ソース/ドレーン電極と
接触しないオームコンタクト層を食刻するとき、前記プ
ラズマ食刻を施す場合は前記食刻率の差により食刻条件
を調節しにくい。すなわち、前記薄膜トランジスタをス
イッチング素子と採択するLCDの大型化につれ基板も
大きくなり、よって食刻速度が不均一になって、前述し
たような中央部と縁部の食刻速度の不均一性によるTF
Tの不良、あるいは食刻調節のややこしさ等の問題点が
生ずる。
クとして感光膜を用いる場合、前記感光膜はプラズマ食
刻作用により堅くなって化学的な方法をもっては除去し
にくい。それで、多くのプラズマシステムは感光膜を除
去するため、食刻が終った後CF4 (あるいはSF6 )
気体混合物を純粋な酸素に変えることになっている。す
ると、前記感光膜は酸化され炭酸ガスと水蒸気になって
除去される。従って、前述のような反応が素子に影響を
与えて素子特性を悪くさせる。また、前記感光膜を除去
するために反応ガスを酸素に変えるべきなので工程が複
雑になる。
触しないオームコンタクト層を食刻するとき、前記食刻
しようとするコンタクト層の下面に位置する半導体層が
前記プラズマ食刻に露出されることにより劣化される恐
れがあり、前記食刻工程時アンダカットされたり過度食
刻されれば前記ゲート電極およびソース/ドレーン電極
間の絶縁性が不良になって前記電極間の短絡が生ずる問
題点がある。
は前述した問題点を解決するため、食刻工程を施さずに
不必要なオームコンタクト層が除去できる薄膜トランジ
スタの製造方法を提供することである。本発明の他の目
的は、半導体層を保護しながら不必要なオームコンタク
ト層が除去できる薄膜トランジスタの製造方法を提供す
ることである。
薄膜トランジスタを提供できる薄膜トランジスタの製造
方法を提供することである。
ため、本発明者らは鋭意研究した結果、オームコンタク
ト層である高濃度でドープされた半導体層が容易に陽極
酸化され酸化膜を形成することを見出した。従って、本
発明の方法は高濃度でドープされた半導体層の所定部位
を選択的に露出させる酸化阻止パターンを用いて陽極酸
化させ前記高濃度でドープされた半導体層の一部を除去
することを特徴とする。
1伝導型の第1半導体層を形成する段階と、前記第1半
導体層上に高濃度でドープされた第1伝導型の第2半導
体層を形成する段階と、前記第2半導体層の除去される
所定部分が露出されるよう前記第2半導体層上に酸化阻
止パターンを形成する段階と、前記酸化阻止パターンの
形成後、陽極酸化を施して前記第2半導体層の露出され
た部分を酸化する段階を備えることを特徴とする。ここ
で、前記第2半導体層の上にソース電極およびドレーン
電極を形成した後に陽極酸化を施す場合には、前記第2
半導体層の所定部分、前記ソース電極の一部分および前
記ドレーン電極の一部分が露出されるように前記酸化阻
止パターンを形成する。そして、陽極酸化を施すことに
より、前記第2半導体層、前記ソース電極および前記ド
レーン電極の露出された部分を酸化する。 また、陽極酸
化を施し、前記酸化阻止パターンを除去した後に、ソー
ス電極およびドレーン電極を形成してもよい。
タクト層を対象として陽極酸化工程を施して陽極酸化膜
を形成することにより不必要な部位のコンタクト層を除
去する。従って、従来の食刻工程より発生された問題
点、例えば食刻率の不均一性、食刻工程中に半導体層の
露出による汚染、食刻工程時のアンダカット、過多食
刻、感光膜の除去等の問題点をなくすことができる。ま
た、ソース電極の一部分およびドレーン電極の一部分を
露出させるように酸化阻止パターンを形成することによ
り、第2半導体層と同時にソース電極およびドレーン電
極の露出された部分が陽極酸化される。このため、酸化
された第2半導体層の嵩膨張によってこの第2半導体層
の上部に形成されたソース電極およびドレーン電極にク
ラックが生じることが防止される。 また、第2半導体層
を陽極酸化した後にソース電極およびドレーン電極を形
成することにより、ソース電極およびドレーン電極の形
成後には第2半導体層の嵩膨張が生じないので、ソース
電極およびドレーン電極にクラックが生じることが防止
される。
する。 第1実施例 本発明による薄膜トランジスタの製造方法の第1実施例
の工程順序図を図3から図7に示す。
のである。まず、絶縁基板、例えばガラス基板10上に
Taのようなゲート電極用金属を3,000Å厚さで蒸
着して金属層を形成し、この蒸着された金属層上にマス
クパターンを適用してパタニングすることによりゲート
電極1を形成する。Taの代わりにAl、Cr等のよう
な他の金属を用いることができる。ここで、好適には前
記ゲート電極1の表面部位を部分的に陽極酸化させ金属
酸化物から構成されたゲート絶縁膜1aを形成する。
よび第2物質層4の形成段階を示したものである。前記
図3の段階後、結果物全面にゲート絶縁膜2、例えばシ
リコン窒化膜を350℃の温度でSiH4 +NH3 +N
2 系をソースとして用いて、3,000Åの厚さで蒸着
する。次いで、半導体層を形成するための第1物質層
3、例えば水素化された非晶質シリコン(a−Si:
H)を、シランを用いてPECVD法により2,000
Åの厚さで蒸着し、引き続き前記第1物質層上にSiH
4 +PH 3 系をソースとして用いて、300Åの厚さで
燐(P)不純物を高濃度でドープした多結晶シリコンや
微結晶シリコンを蒸着して第2物質層4を形成する。こ
こで、前記第1物質層として多結晶シリコン(通常、ポ
リシリコンと称する)を使用することもできる。
するためのマスクパターンを適用して湿式または乾式食
刻により前記第2物質層および第1物質層を同時にパタ
ーニングすることにより、前記第1物質層3からなる半
導体層3’および前記第2物質層4からなるオームコン
タクト層4’をそれぞれ形成する段階を示す。図6はソ
ース/ドレーン電極5a、5bおよび酸化阻止パターン
PRの形成段階を示したものである。前記図5の段階
後、まず結果部全面にAlのような陽極酸化できる金属
を4,000Åの厚さで蒸着して金属層を形成し、この
金属層をマスクパターンを適用してパターニングするこ
とによりソース/ドレーン電極5a、5bを形成する。
Al以外にも本実施例で陽極酸化できる金属として、
W、Ta、Ti、Nb等のような他の金属も使用でき
る。次いで、前記ソース/ドレーン電極5a、5bの形
成後、結果物全面にフォトレジストを1.7から2.0
μmの厚さで塗布し、露光および現像等の工程を経てフ
ォトレジストパターンPRを形成する。ここで、前記フ
ォトレジストパターンは前記ソース/ドレーン電極5
a、5bの一部を露出するように形成される。これによ
り、前記ソース/ドレーン電極5a、5bの露出された
表面部分もまた陽極酸化工程中に陽極酸化される。前記
フォトレジストパターンPRはソース/ドレーン電極5
a、5bと接触しないオームコンタクト層を選択的に陽
極酸化させて除去するため、本発明で適用される陽極酸
化時(後続く図7の段階)にソース/ドレーン電極の酸
化阻止パターンとして使われる。前記フォトレジストは
陽極酸化工程途中にオームコンタクト層や金属層の酸化
を阻止する窒化物、酸化物のような任意の物質に代替で
きる。
る前に画素電極が形成された場合、フォトレジストパタ
ーンPRを形成せず陽極酸化を行える。除去されるオー
ムコンタクト層4’部分がソース/ドレーン電極5a、
5bにより選択的に露出されているので、オームコンタ
クト層4’は選択的に陽極酸化される。ソース/ドレー
ン電極5a、5bの露出された表面部分は後続く酸化工
程で酸化するが、ソース/ドレーン電極5a、5bは除
去される部分を除いたオームコンタクト層4’部分が陽
極酸化することを防止する。すなわち、ソース/ドレー
ン電極5a、5bはオームコンタクト層4’の酸化阻止
パターンの役割を果たす。
前記図6の段階後、前記ソース/ドレーン電極5a、5
bと接触しないオームコンタクト層を酸化させて除去す
るため、前記フォトレジストパターンPRを酸化阻止パ
ターンとして用いて陽極酸化を施せば前記フォトレジス
トパターンPRが覆われていない部分、すなわち除去し
たいオームコンタクト層部分に陽極酸化膜6が形成され
る。言い換えれば、前記ソース/ドレーン電極5a、5
bと接触しないオームコンタクト層4’は除去され、除
去されたオームコンタクト層4’の代わりに陽極酸化膜
6が形成される。この際、前記陽極酸化は前記酸化阻止
パターンの大きさを調節したり、前記陽極酸化の程度を
調節したりすることにより、コンタクト層のみが陽極酸
化されるように進めたり、あるいは前記除去しようとす
るオームコンタクト層4の下面に位置する半導体3’の
上部の一部分まで、あるいは前記ソース/ドレーン電極
5a、5bの露出された表面部まで除去されるオームコ
ンタクト層4’とともに陽極酸化されるよう行える。本
実施例においては、前記図7に示したとおり除去しよう
とするオームコンタクト層と前記半導体層4’の表面お
よび前記ソース/ドレーン電極5a、5bの露出された
表面部分が陽極酸化される。ここで、図7に示すよう
に、陽極酸化された部分の半導体層4’は半導体層4’
を形成する多結晶シリコンや微結晶シリコンに酸素が結
合することにより嵩膨張するが、ソース/ドレーン電極
5a、5bの露出された表面部分も同時に陽極酸化され
るので、半導体層4’の嵩膨張によってソース/ドレー
ン電極5a、5bが押し上げられることはない。したが
って、ソース/ドレーン電極5a、5bにクラックを生
じることが防止される。
幅広く公知の事実である。例えば、アメリカ特許第4,
502,204号公報には陽極酸化法により半導体層を
ゲート絶縁膜で酸化させゲート絶縁膜を形成する方法が
開示されている。本実施例では前記アメリカ特許と同様
の陽極酸化法が使用されうる。適合した電解液としては
N−メチルアセトアミト、テトラヒドロフルフラールア
ルコールまたは、エチレングリコールから構成された溶
媒のうち窒酸および水酸化カリウム溶液が挙げられる。
び電流変化を示す。ここで、前記陽極酸化は電圧を80
V以下、電流を100mA以下に制限して行った。最初
に電流は一定に保たれる反面、電圧は増加する。陽極酸
化膜が成長しながら陽極酸化膜の抵抗が高いので、一定
した電流を保つためには電圧を増加させる必要がある。
図8から判るように、20分間陽極酸化後、電圧が上限
値に達し、電流は急激に減少する。1時間後になれば電
流はほとんど変化がない。陽極酸化を140Vで4時間
行った場合は陽極酸化が過度に行われ陽極酸化膜が剥離
される。したがって、陽極酸化は140V以下の陽極酸
化電圧で約1時間から4時間行った方が好適である。
を示す。この際、陽極酸化は1時間行ったし、ゲートお
よびソース/ドレーンバイアス電圧はそれぞれ20Vお
よび10Vであった。ドライエッチング段階を含む従来
の方法により収得したTFTは2から3μAのオン電流
を示す一方、50Vの陽極酸化電圧での本実施例のTF
Tは5.6μAのオン電流を示す。したがって、本発明
によるTFTが従来のものより優秀であることが判る。
これは、陽極酸化を行う場合はディバイス特性を劣化さ
せるエッチング段階のイオン損傷がないからである。し
たがって、陽極酸化は100V以下の低圧で行った方が
好適である。
化を示す。この際、陽極酸化電圧は50Vおよに80V
であり、ゲートおよびソース/ドレーンバイアス電圧は
それぞれ−5Vおよび+10Vであった。陽極酸化時間
が増加するほどオフ−電流も増加して不向きである。5
0Vの陽極酸化電圧で1時間陽極酸化を行えば、ドライ
エッチング段階を含む従来の方法により収得したTFT
に比べて優秀なTFTを収得することができる。
もって作られた薄膜トランジスタをLCDに適用した場
合一画素に対する簡略なレイアウト図である。図11を
参照すれば、X方向に延びる走査線40とY方向に延び
る信号線41がマトリックス形に配置されており、前記
走査線40と信号線41が交差する各交点に対応してス
イッチング素子である薄膜トランジスタ43が連結され
ている。この薄膜トランジスタ43は前記走査線40に
連結されているゲート電極1、チャネル部として用いら
れる半導体3’、前記信号線41と連結されているソー
ス電極5aおよび前記ソース電極と対象のドレーン電極
5bを備える。そして、部材番号44は前記図7の陽極
酸化段階時使われる酸化阻止パターンを示したもので、
部材番号45は後続く工程で作られる画素電極部分(本
発明の実施例では説明せず)を示す。ここで、図7は前
記図11のA−A’線を切って見た断面図である。
び図8で使われる部材番号と同一な部分は同一部材番号
を使用することとする。 実施例2 本発明による薄膜トランジスタの製造方法の第2実施例
の工程順序図を図12および図13に示す。図12の以
前の段階は前記図3から図5までの段階と同一である。
および酸化阻止パターンPRの形成段階を示す。実施例
1においてと同一な方法で、前記図5の段階後、まず結
果物全面にAlのような陽極酸化できる金属を蒸着して
金属層を形成し、この金属層上にマスクパターンを適用
してパターニングすることによりソース/ドレーン電極
5a、5bを形成する。次いで、実施例1と同一な方法
で前記ソース/ドレーン電極5a、5b形成後、結果物
全面にフォトレジストを塗布し、露光および現像等の工
程を経て酸化阻止パターンとして使われるフォトレジス
トパターンPRを形成する。この際、前記フォトレジス
トパターンPRは後続く工程で作られる画素電極部分
(本発明の実施例を示す図面には図示せず)のパターン
と一致する。
る。前記図9の段階後、前記ソース/ドレーン電極5
a、5bと接触しない部分のオームコンタクト層(前記
第2物質層からなる)を除去するため、前記フォトレジ
ストパターンPRを酸化阻止パターンとして使って実施
例1と同一な方法で50Vの陽極酸化電圧で1時間陽極
酸化を施せば、前記フォトレジストパターンPRが覆わ
れていない部分、すなわち除去しようとするオームコン
タクト層4’部分およびソース/ドレーン電極5a、5
bの表面部分に陽極酸化膜6が形成される。前記ソース
/ドレーン電極5a、5bと接触しない部分のオームコ
ンタクト層4’は酸化されて除去され、その代りに、陽
極酸化膜6を得る。この際、実施例1と同様に、前記陽
極酸化を適切に調節することにより、前記除去しようと
するコンタクト層の下面に位置する半導体の上部の一部
まで陽極酸化されるよう進められる。本実施例において
も、前記図13に示された通り除去しようとするコンタ
クト層4’および半導体3’の上部が陽極酸化される。
施例をもって作られた薄膜トランジスタをLCDに適用
する場合一画素に対する簡略なレイアウト図である。図
14を参照すれば、X方向に延びる走査線40とY方向
に延びる信号線41がマトリックス形に配置されてお
り、前記走査線40と信号線41が交差する各交点に対
応してスイッチング素子である薄膜トランジスタ43が
連結されている。この薄膜トランジスタ43は前記走査
線40に連結されているゲート電極1、チャネル部とし
て用いられる半導体3’、前記信号線41と連結されて
いるソース電極5aおよび前記ソース電極と対象のドレ
ーン電極5bを備える。そして、部材番号66は前記図
13の陽極酸化段階時使われる酸化阻止パターンを示し
たもので、後続く工程(本発明の実施例では説明せず)
で作られる画素電極部分と一致する。ここで、図13は
前記図14のA−A’線を切って見た断面図である。
ス/ドレーン形成工程前に画素電極が形成されている場
合には酸化阻止パターンを形成せず前記陽極酸化工程が
行える。 実施例3 本発明による薄膜トランジスタの製造方法の第3実施例
を示した工程順序図を図15から図18に示す。図12
の以前の段階は前記図3および図4までの段階と同一で
ある。
を示す。前記図4の第2物質層4の形成後、結果物全面
にフォトレジストを塗布し、露光および現像等の工程を
経て酸化阻止パターンとして使われるフォトレジストパ
ターンPRを形成する。この際、前記フォトレジストパ
ターンPRは完成しようとする薄膜トランジスタのソー
ス/ドレーン電極が形成される部分に形成される。
る。前記図15の段階後、実施例1と同様の方法で、5
0Vの陽極酸化電圧で1時間ソース/ドレーン電極5
a、5bと接触しない部分のオームコンタクト層(前記
第2物質層からなる)を除去するため、前記フォトレジ
ストパターンPRを酸化阻止パターンとして使って陽極
酸化工程を行えば、前記フォトレジストパターンPRが
覆われていない部分、すなわち除去しようとするオーム
コンタクト層部分は酸化され陽極酸化膜6が形成され
る。すなわち、前記ソース/ドレーン電極5a、5bと
接触しない部分のオームコンタクト層4’を除去するこ
とになる。
クト層4’の形成段階を示したものである。まず、前記
図13のフォトレジストパターンPRを除去した後、結
果物全面に半導体層を形成するためのマスクパターン2
0を形成し、このマスクパターン20を適用して前記第
2物質層および第1物質層を同時にパターニングするこ
とにより、前記第1物質層からなる半導体層3’および
前記第2物質層からなるオームコンタクト層4’をそれ
ぞれ形成する。
の形成段階を示す。前記図17の段階後、結果物全面に
Alのような電極用金属を蒸着し、この金属層上にマス
クパターンを適用してパターニングすることによりソー
ス/ドレーン電極5a、5bを形成する。このように、
第3実施例によると、オームコンタクト層を陽極酸化し
た後にソース/ドレーン電極5a、5bを形成するの
で、陽極酸化工程で嵩膨張したオームコンタクト層によ
りソース/ドレーン電極5a、5bにクラックが生じる
ことはない。図19は前記図15から図18の第3実施
例をもって作られた薄膜トランジスタをLCDに適用す
る場合一画素についての簡略なレイアウト図である。
線40が配置されており、前記走査線40と連結される
ゲート電極1が配置されており、部材番号88は前記図
16の陽極酸化段階時に使われる酸化阻止パターンを示
したものである。前記図19においては陽極酸化工程に
使われる酸化阻止パターンを前記図11および図14の
パターンと比較するために簡略なレイアウト図のみを提
示しているが、図示しない前記図11および図14のレ
イアウト図で提示した他の要素(例えば信号線、半導体
層等)も含まれる。ここで、図16は前記図19のA−
A’線を切って見た断面図である。
ーン電極の下に形成されているTFTが本発明の実施例
に適用されたが、基板上にソース/ドレーン電極を先に
形成し、前記ソース/ドレーン電極上にゲート電極を形
成する他の類型のTFTも本発明で適用することができ
る。以上、本発明の実施例を挙げながら本発明を具体的
に説明したが、本発明はこれに限定されない。
ランジスタの製造方法は、ソース/ドレーン電極と接触
しないオームコンタクト層を除去するための従来のプラ
ズマ食刻工程の代わりに、前記除去しようとするコンタ
クト層を対象とする陽極酸化工程を施して陽極酸化膜を
形成することにより不必要な部位のコンタクト層を除去
した。したがって、従来の食刻工程により発生した問題
点、例えば食刻率の不均一性、食刻工程中に半導体層の
露出による汚染、食刻工程時のアンダカット、過度食
刻、感光膜の除去などの問題点を無くすことができて信
頼性の高い薄膜トランジスタが得られる。
化工程時の印加電圧により決定されるので、その厚さを
均一に調整でき、前記陽極酸化膜が薄膜トランジスタの
チャネル部として使われる半導体層の保護膜の役割も果
たして特別な工程の追加なしで前記半導体が保護でき
る。また、ソース電極の一部分およびドレーン電極の一
部分を露出させるように酸化阻止パターンを形成するこ
とにより、第2半導体層と同時にソース電極およびドレ
ーン電極の露出された部分が陽極酸化される。このた
め、酸化された第2半導体層の嵩膨張によってこの第2
半導体層の上部に形成されたソース電極およびドレーン
電極にクラックが生じることが防止される。 また、第2
半導体層を陽極酸化した後にソース電極およびドレーン
電極を形成することにより、ソース電極およびドレーン
電極の形成後には第2半導体層の嵩膨張が生じないの
で、ソース電極およびドレーン電極にクラックが生じる
ことが防止される。ひいては、除去されるオームコンタ
クト層とともにソース/ドレーン電極の露出された表面
部位が陽極酸化されれば、電気絶縁性が増加され得られ
た陽極酸化膜はソース/ドレーン電極を構成する金属層
の保護作用も果たす。
である。
1実施例を示した工程順序図である。
1実施例を示した工程順序図である。
1実施例を示した工程順序図である。
1実施例を示した工程順序図である。
1実施例を示した工程順序図である。
化を示す図である。
ある。
である。
薄膜トランジスタをLCDに適用する場合一画素につい
ての簡略なレイアウト図である。
第2実施例を示した工程順序図である。
第2実施例を示した工程順序図である。
られた薄膜トランジスタをLCDに適用する場合一画素
についての簡略なレイアウト図である。
第3実施例を示した工程順序図である。
第3実施例を示した工程順序図である。
第3実施例を示した工程順序図である。
第3実施例を示した工程順序図である。
れた薄膜トランジスタをLCDに適用する場合一画素に
ついての簡略なレイアウト図である。
Claims (16)
- 【請求項1】 絶縁基板上に第1伝導型の第1半導体層
を形成する段階と、 前記第1半導体層上に高濃度でドープされた第1伝導型
の第2半導体層を形成する段階と、前記第2半導体層上にソース電極およびドレーン電極を
形成する段階と、 前記第2半導体層の所定部分、前記ソース電極の一部分
および前記ドレーン電極の一部分が露出されるよう前記
第2半導体層上に酸化阻止パターンを形成する段階と、 前記酸化阻止パターンの形成後、陽極酸化を施して前記
第2半導体層、前記ソース電極および前記ドレーン電極
の露出された部分を酸化する段階とを備えることを特徴
とする半導体装置の製造方法。 - 【請求項2】 前記第1半導体層は、水素化された非晶
質シリコンおよび多結晶シリコンより構成された群から
選択されたいずれか1つであることを特徴とする請求項
1記載の半導体装置の製造方法。 - 【請求項3】 前記第2半導体層は、前記第1半導体層
にシランとPH3 をソースとして用いてPの不純物が高
濃度でドープされた多結晶シリコンまたは微結晶シリコ
ンを蒸着して得ることを特徴とする請求項2記載の半導
体装置の製造方法。 - 【請求項4】 前記酸化阻止パターンは、フォトレジス
ト、窒化物および酸化物より構成された群から選択され
たいずれか1つより構成されることを特徴とする請求項
1記載の半導体装置の製造方法。 - 【請求項5】 前記陽極酸化段階は140V以下の陽極
酸化電圧で1〜4時間行うことを特徴とする請求項1記
載の半導体装置の製造方法。 - 【請求項6】 前記陽極酸化段階は100V以下の陽極
酸化電圧で約1時間行うことを特徴とする請求項1記載
の半導体装置の製造方法。 - 【請求項7】 ガラス基板上にゲートを形成する段階
と、 前記ゲート電極が覆われるようにゲート絶縁膜を形成す
る段階と、 前記ゲート絶縁膜上に半導体層を形成するための第1物
質層、および前記第1物質層に不純物を高濃度でドープ
した第2物質層を順番に形成する段階と、 前記第2および第1物質層を同時にパターニングする段
階と、 前記パターニングされた第2および第1物質層を中心と
して対称に前記第2物質層上にソース電極およびドレー
ン電極を形成する段階と、 前記対称に形成されたソース電極とドレーン電極との間
の前記第2物質層の一部、前記ソース電極の一部分およ
び前記ドレーン電極の一部分を露出させるよう酸化阻止
パターンを形成する段階と、 前記酸化阻止パターン形成後陽極酸化を施して前記第2
物質層、前記ソース電極および前記ドレーン電極の露出
された部分を酸化する段階とを備えることを特徴とする
薄膜トランジスタの製造方法。 - 【請求項8】 前記第1物質層は、水素化された非晶質
シリコンおよび多結晶シリコンより構成された群から選
択されたいずれか1つであることを特徴とする請求項7
記載の薄膜トランジスタの製造方法。 - 【請求項9】 前記ソース電極およびドレーン電極は、
陽極酸化できる金属から形成されることを特徴とする請
求項7記載の薄膜トランジスタの製造方法。 - 【請求項10】 前記陽極酸化できる金属は、Al、T
a、Ti、Mo、WおよびNbよりなる群から選択され
たいずれか1つであることを特徴とする請求項9記載の
薄膜トランジスタの製造方法。 - 【請求項11】 前記陽極酸化は、前記ソース電極とド
レーン電極との間に露出された第2物質層とともに、こ
の第2物質層の下面に位置する第1物質層の上部の一部
分も陽極酸化段階中酸化されることを特徴とする請求項
7記載の薄膜トランジスタの製造方法。 - 【請求項12】 ガラス基板上にゲート電極を形成する
段階と、 前記ゲート電極が覆われるようにゲート絶縁膜を形成す
る段階と、 前記ゲート絶縁膜上に半導体層を形成するための第1物
質層、および前記第1物質層に不純物を高濃度でドープ
させた第2物質層を順番に形成する段階と、 前記ゲート電極上部の第2物質層の一部が露出されるよ
うに前記第2物質層上に酸化阻止パターンを形成する段
階と、 前記酸化阻止パターン形成後、陽極酸化を施して前記第
2物質層の前記露出された部分を酸化して陽極酸化膜を
収得する段階と、 前記酸化阻止パターンを除去する段階と、 前記ゲート電極上部に形成された陽極酸化膜が覆われる
ようマスクパターンを形成し、該マスクパターンを適用
して前記第2および第1物質層を同時にパターニングす
る段階と、 前記マスクパターンを除去した後、前記ゲート電極上部
に形成された陽極酸化膜を中心として対称でありながら
前記パターニングされた第2および第1物質層を覆うよ
うにソース電極およびドレーン電極を形成する段階とを
備えることを特徴とする薄膜トランジスタの製造方法。 - 【請求項13】 前記第1物質層は、水素化された非晶
質シリコンおよび多結晶シリコンより構成された群から
選択されたいずれか1つであることを特徴とする請求項
12記載の薄膜トランジスタの製造方法。 - 【請求項14】 前記酸化阻止パターンは、前記ソース
電極およびドレーン電極を形成するためのマスクパター
ンと同一であることを特徴とする請求項12記載の薄膜
トランジスタの製造方法。 - 【請求項15】 前記ソース電極およびドレーン電極
は、陽極酸化できる金属から形成されることを特徴とす
る請求項12記載の薄膜トランジスタの製造方法。 - 【請求項16】 前記陽極酸化できる金属は、Al、T
a、Ti、Mo、WおよびNbよりなる群から選択され
たいずれか1つであることを特徴とする請求項15記載
の薄膜トランジスタの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR910022055 | 1991-12-03 | ||
KR1991P22055 | 1991-12-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0669233A JPH0669233A (ja) | 1994-03-11 |
JPH0815218B2 true JPH0815218B2 (ja) | 1996-02-14 |
Family
ID=19324074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4324133A Expired - Lifetime JPH0815218B2 (ja) | 1991-12-03 | 1992-12-03 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5326712A (ja) |
JP (1) | JPH0815218B2 (ja) |
KR (1) | KR950008261B1 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5470769A (en) * | 1990-03-27 | 1995-11-28 | Goldstar Co., Ltd. | Process for the preparation of a thin film transistor |
US6323071B1 (en) | 1992-12-04 | 2001-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a semiconductor device |
US5403762A (en) * | 1993-06-30 | 1995-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a TFT |
JP3537854B2 (ja) * | 1992-12-29 | 2004-06-14 | エルジー フィリップス エルシーディー カンパニー リミテッド | 薄膜トランジスタの製造方法 |
KR0131179B1 (ko) * | 1993-02-22 | 1998-04-14 | 슌뻬이 야마자끼 | 전자회로 제조프로세스 |
JPH06275640A (ja) * | 1993-03-22 | 1994-09-30 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタおよびその作製方法 |
JPH0766420A (ja) * | 1993-08-31 | 1995-03-10 | Matsushita Electric Ind Co Ltd | 薄膜の加工方法 |
JP3403812B2 (ja) * | 1994-05-31 | 2003-05-06 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタを用いた半導体装置の作製方法 |
US5990492A (en) * | 1995-05-30 | 1999-11-23 | Samsung Electronics Co., Ltd. | Self-aligned thin-film transistor for a liquid crystal display having source and drain electrodes of different material |
KR0154817B1 (ko) * | 1995-08-25 | 1998-10-15 | 김광호 | 액정 표시 장치용 박막 트랜지스터 및 그 제조 방법 |
GB2311298B (en) | 1996-03-18 | 1999-09-29 | Hyundai Electronics Ind | Inductively coupled plasma chemical vapor deposition apparatus |
KR19980074495A (ko) * | 1997-03-25 | 1998-11-05 | 윤종용 | 불소가 함유된 산화막(SiOF)을 이용한 박막 트랜지스터 및 그 제조 방법 |
US6852384B2 (en) | 1998-06-22 | 2005-02-08 | Han H. Nee | Metal alloys for the reflective or the semi-reflective layer of an optical storage medium |
IT1306183B1 (it) * | 1999-08-02 | 2001-05-30 | Shine Spa | Procedimento per la formazione di strati isolanti di spessorepredeterminato in wafer di semiconduttori per la produzione di |
KR100685947B1 (ko) * | 2001-09-08 | 2007-02-23 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조방법 |
KR100654569B1 (ko) * | 2004-12-30 | 2006-12-05 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
JP4224717B2 (ja) * | 2005-07-11 | 2009-02-18 | セイコーエプソン株式会社 | 半導体装置 |
KR101469026B1 (ko) | 2007-12-11 | 2014-12-05 | 삼성디스플레이 주식회사 | 표시 장치 및 그 표시판의 제조 방법 |
US20120043543A1 (en) * | 2009-04-17 | 2012-02-23 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method therefor |
CN103700667B (zh) * | 2013-12-18 | 2017-02-01 | 北京京东方光电科技有限公司 | 一种像素阵列结构及其制作方法、阵列基板和显示装置 |
CN107331708B (zh) * | 2017-06-30 | 2020-06-16 | 京东方科技集团股份有限公司 | 薄膜晶体管的制作方法、阵列基板的制作方法及阵列基板、显示装置 |
CN107293517B (zh) * | 2017-07-06 | 2020-06-02 | 京东方科技集团股份有限公司 | 一种包含导电图案的基板及其制备方法、显示装置 |
CN109728050A (zh) * | 2019-01-02 | 2019-05-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板和显示装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS587874A (ja) * | 1981-07-07 | 1983-01-17 | Matsushita Electric Ind Co Ltd | ダイオ−ドおよびその製造方法 |
JPS58127345A (ja) * | 1982-01-25 | 1983-07-29 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS5914673A (ja) * | 1982-07-16 | 1984-01-25 | Nec Corp | 薄膜トランジスタの製造方法 |
JPH0682839B2 (ja) * | 1984-08-21 | 1994-10-19 | セイコー電子工業株式会社 | 表示用パネルの製造方法 |
JPH0746728B2 (ja) * | 1984-09-07 | 1995-05-17 | 松下電器産業株式会社 | 半導体装置の製造方法 |
US5084399A (en) * | 1984-10-01 | 1992-01-28 | Fuji Xerox Co., Ltd. | Semi conductor device and process for fabrication of same |
JP2635542B2 (ja) * | 1984-12-25 | 1997-07-30 | 株式会社東芝 | 薄膜トランジスタ |
JPS61164267A (ja) * | 1985-01-17 | 1986-07-24 | Nec Corp | 薄膜トランジスタの製造方法 |
JPH0746729B2 (ja) * | 1985-12-26 | 1995-05-17 | キヤノン株式会社 | 薄膜トランジスタの製造方法 |
JPS6449272A (en) * | 1987-08-20 | 1989-02-23 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
US5053354A (en) * | 1988-05-30 | 1991-10-01 | Seikosha Co., Ltd. | Method of fabricating a reverse staggered type silicon thin film transistor |
US5010027A (en) * | 1990-03-21 | 1991-04-23 | General Electric Company | Method for fabricating a self-aligned thin-film transistor utilizing planarization and back-side photoresist exposure |
US5075237A (en) * | 1990-07-26 | 1991-12-24 | Industrial Technology Research Institute | Process of making a high photosensitive depletion-gate thin film transistor |
US5202274A (en) * | 1991-06-14 | 1993-04-13 | Samsung Electronics Co., Ltd. | Method of fabricating thin film transistor |
-
1992
- 1992-12-03 KR KR1019920023146A patent/KR950008261B1/ko not_active IP Right Cessation
- 1992-12-03 US US07/984,112 patent/US5326712A/en not_active Expired - Lifetime
- 1992-12-03 JP JP4324133A patent/JPH0815218B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5326712A (en) | 1994-07-05 |
KR950008261B1 (ko) | 1995-07-26 |
KR930015077A (ko) | 1993-07-23 |
JPH0669233A (ja) | 1994-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0815218B2 (ja) | 半導体装置の製造方法 | |
USRE39211E1 (en) | Method for manufacturing a liquid crystal display | |
KR100231936B1 (ko) | 박막트랜지스터 및 그의 제조방법 | |
US6081308A (en) | Method for manufacturing liquid crystal display | |
US20020106825A1 (en) | Method for manufacturing a liquid crystal display | |
JPH0887033A (ja) | アクティブマトリクス表示装置の製造方法 | |
JPH05323373A (ja) | 薄膜トランジスタパネルの製造方法 | |
KR100309630B1 (ko) | 반도체장치제조방법 | |
JPH10209458A (ja) | 液晶表示装置とこれに用いられる薄膜トランジスタ及びその製造方法 | |
JPH0818055A (ja) | 半導体集積回路およびその作製方法 | |
JP2000077665A (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 | |
KR0171980B1 (ko) | 액정 표시 소자의 제조방법 | |
KR100272255B1 (ko) | 박막트랜지스터제조방법 | |
KR100707024B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH0618930A (ja) | アクティブマトリックス形液晶表示装置の製造方法 | |
JP4197270B2 (ja) | 半導体集積回路の作製方法 | |
KR970005952B1 (ko) | 박막트랜지스터의 제조방법 | |
JP3489217B2 (ja) | 薄膜トランジスタの製造方法 | |
JPS61164267A (ja) | 薄膜トランジスタの製造方法 | |
KR100852831B1 (ko) | 액정표시장치의 어레이 기판 제조방법 | |
KR20020045020A (ko) | 박막트랜지스터 제조방법 | |
JPH0918005A (ja) | 液晶表示装置用薄膜トランジスター | |
KR20020055787A (ko) | 액정표시장치용 어레이 기판 및 그의 제조방법 | |
JPH0732255B2 (ja) | 薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080214 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110214 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110214 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120214 Year of fee payment: 16 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120214 Year of fee payment: 16 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130214 Year of fee payment: 17 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130214 Year of fee payment: 17 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |