KR101252004B1 - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR101252004B1
KR101252004B1 KR1020070007796A KR20070007796A KR101252004B1 KR 101252004 B1 KR101252004 B1 KR 101252004B1 KR 1020070007796 A KR1020070007796 A KR 1020070007796A KR 20070007796 A KR20070007796 A KR 20070007796A KR 101252004 B1 KR101252004 B1 KR 101252004B1
Authority
KR
South Korea
Prior art keywords
contact hole
dummy
line
data line
gate
Prior art date
Application number
KR1020070007796A
Other languages
English (en)
Other versions
KR20080070149A (ko
Inventor
임지숙
박용기
권선자
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020070007796A priority Critical patent/KR101252004B1/ko
Priority to US11/926,429 priority patent/US7923728B2/en
Publication of KR20080070149A publication Critical patent/KR20080070149A/ko
Priority to US13/082,661 priority patent/US8865533B2/en
Application granted granted Critical
Publication of KR101252004B1 publication Critical patent/KR101252004B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것으로서, 본 발명에 따른 박막 트랜지스터 표시판은 화상을 표시하는 표시 영역과 표시 영역 외곽의 주변 영역을 갖는 절연 기판, 주변 영역의 일부 및 표시 영역에 형성되어 있는 복수의 게이트선, 게이트선과 절연되어 상기 주변 영역에 형성되어 있는 복수의 제1 더미 배선, 게이트선 및 제1 더미 배선 위에 형성되어 있으며, 제1 더미 배선의 적어도 양 끝부분을 노출시키는 적어도 하나의 접촉구가 형성되어 있는 게이트 절연막, 그리고 게이트 절연막 위에 형성되어 있으며, 복수의 게이트선과 절연 교차에 의해 표시 영역을 이루는 복수의 화소 영역을 정의하며, 접촉구를 통해 적어도 제1 더미 배선의 양 끝부분에 연결되어 있는 복수의 데이터선을 포함한다. 본 발명에 의하면 주변 영역의 데이터선 특히 데이터 팬아웃부가 단선되더라도 표시 영역의 각 화소 전극에 데이터 전압을 원활히 인가할 수 있다.
제1 더미 배선, 제2 더미 배선, 연결 배선, 데이터 팬아웃부

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND METHOD OF MANUFACTURING THEREOF}
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도,
도 2 내지 도 5는 도 1의 박막 트랜지스터 표시판을 각각 Ⅱ-Ⅱ선, Ⅲ-Ⅲ선, Ⅳ-Ⅳ 및 Ⅴ-Ⅴ선을 따라 자른 단면도,
도 6, 도 9, 도 12, 도 15 및 도 18은 각각 본 발명의 한 실시예에 따른 박막 트랜지스터 기판의 제조 방법의 중간 단계에서의 박막 트랜지스터 표시판을 순차적으로 도시한 배치도,
도 7 및 도 8은 도 6의 박막 트랜지스터 표시판을 각각 Ⅶ-Ⅶ선 및 Ⅷ- Ⅷ선을 따라 자른 단면도,
도 10 및 도 11은 도 9의 박막 트랜지스터 표시판을 각각 Ⅹ-Ⅹ선 및 ⅩⅠ-ⅩⅠ선을 따라 자른 단면도,
도 13 및 도 14은 도 12의 박막 트랜지스터 표시판을 각각 ⅩⅢ-ⅩⅢ선 및 ⅩⅣ-ⅩⅣ선을 따라 자른 단면도,
도 16 및 도 17은 도 15의 박막 트랜지스터 표시판을 각각 ⅩⅥ-ⅩⅥ선 및 ⅩⅦ-ⅩⅦ선을 따라 자른 단면도,
도 19 및 도 20은 도 18의 박막 트랜지스터 표시판을 각각 ⅩⅨ-ⅩⅨ선 및 ⅩⅩ-ⅩⅩ선을 따라 자른 단면도,
도 21은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도, 그리고
도 22는 도 21의 박막 트랜지스터 표시판을 ⅩⅩⅡ-ⅩⅩⅡ선을 따라 도시한 단면도이다.
<도면의 주요 부분에 대한 부호에 대한 설명>
110: 절연기판 121: 게이트선
124: 게이트 전극 129: 게이트선의 끝부분
140: 게이트 절연막 141, 142, 143: 접촉구
154, 156, 158: 반도체층
163, 165, 166, 167, 168, 169: 저항성 접촉 부재
171: 데이터선 172: 확장부
173: 소스 전극 174: 입력 전극
175: 드레인 전극 176: 연결 배선
176a: 출력 전극 176b: 입력 전극
176c: 연결 배선의 끝부분 177: 출력 전극
179: 데이터선의 끝부분 180: 보호막
181, 182, 185: 접촉구 190: 화소 전극
521: 제2 더미 배선 524: 제어 전극
621: 제1 더미 배선 622: 확장부
624: 제어 전극 628: 제1 더미 배선의 끝부분
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
최근 기존의 브라운관을 대체하여 액정 표시 장치, 유기 전계 발광 장치(OLED) 및 박막 트랜지스터 표시판(ELECTROPHORETIC DISPLAY) 등의 평판(flat panel)형 표시 장치가 많이 사용되고 있다.
이러한 평판형 표시 장치는 두 장의 표시판 및 그 사이에 게재되어 있는 액정, 발광 소자, 전기 영동 입자 등의 화상 표시 부재를 포함하고 있다.
두 장의 표시판 중 하나인 박막 트랜지스터 표시판은 표시 영역과 표시 영역외곽의 주변 영역을 갖는 절연 기판 위에 게이트선과 데이터선의 절연 교차에 의해 정의되며 표시 영역을 이루는 복수의 화소 영역에 각 화소 전극이 행렬의 형태로 배열되어 있다.
데이터선의 끝부분은 다른 층이나 외부 구동 회로와의 접속을 위하여 주변 영역으로 연장되어 있으며, 복수의 데이터선들은 끝부분으로 갈수록 상호 간의 간격이 좁아지는 데이터 팬아웃부를 포함한다.
주변 영역의 데이터선 특히 데이터 팬아웃부는 박막 트랜지스터 표시판의 제조 과정, 테스트 과정 및 사용 과정에서 발생하는 외부 충격, 긁힘, 정전기 및 수분에 의한 부식 등에 의해 종종 단선되는 경우가 있다. 주변 영역의 데이터선 특 히 데이터 팬아웃부가 단선이 되면 데이터선의 끝부분을 통해 표시 영역의 각 화소 전극에 데이터 전압을 인가하지 못하게 되어 표시 장치가 제대로 구동하지 않는 문제점이 발생한다.
따라서 본 발명이 이루고자 하는 기술적 과제는 주변 영역의 데이터선 특히데이터 팬아웃부가 단선되더라도 표시 영역의 각 화소 전극에 데이터 전압을 원활히 인가할 수 있는 박막 트랜지스터 표시판 및 그 제조 방법을 제공하는 것이다.
본 발명에 따른 박막 트랜지스터 표시판은 화상을 표시하는 표시 영역과 상기 표시 영역 외곽의 주변 영역을 갖는 절연 기판, 상기 주변 영역의 일부 및 상기 표시 영역에 형성되어 있는 복수의 게이트선, 상기 게이트선과 절연되어 상기 주변 영역에 형성되어 있는 복수의 제1 더미 배선, 상기 게이트선 및 상기 제1 더미 배선 위에 형성되어 있으며, 상기 제1 더미 배선의 적어도 양 끝부분을 노출시키는 적어도 하나의 접촉구가 형성되어 있는 게이트 절연막, 그리고 상기 게이트 절연막 위에 형성되어 있으며, 복수의 상기 게이트선과 절연 교차에 의해 상기 표시 영역을 이루는 복수의 화소 영역을 정의하며, 상기 접촉구를 통해 적어도 상기 제1 더미 배선의 양 끝부분에 연결되어 있는 복수의 데이터선을 포함한다.
복수의 상기 데이터선은 각각 끝부분으로 갈수록 상호간의 간격이 좁아지는 데이터 팬아웃부를 포함하며, 상기 데이터선은 상기 데이터 팬아웃부를 사이에 두고 상기 접촉구를 통해 상기 제1 더미 배선의 양 끝부분에 각각 연결되어 있을 수 있다.
상기 데이터 팬아웃부는 상기 제1 더미 배선과 중첩되어 있을 수 있다.
상기 게이트선 및 상기 제1 더미 배선과 절연되어 상기 게이트선과 평행하게상기 주변 영역에 형성되어 있는 적어도 하나의 제2 더미 배선, 그리고 상기 데이터선과 분리 형성되어 있으며, 상기 제2 더미 배선에 각각 연결되어 있는 복수의 연결 배선을 더 포함할 수 있다.
상기 제1 더미 배선 및 상기 제2 더미 배선은 상기 게이트선과 동일한 물질로 이루어질 수 있다.
상기 연결 배선은 상기 데이터선과 동일한 물질로 이루어질 수 있다.
상기 제1 더미 배선은 제1 제어 전극을 더 포함하며, 상기 데이터선은 제1 입력 전극을 더 포함하며, 상기 연결 배선은 상기 제1 입력 전극과 마주하는 제1 출력 전극을 더 포함하며, 상기 제1 제어 전극 위의 상기 게이트 절연막과 상기 제1 입력 전극 및 상기 제1 출력 전극 사이에 형성되어 있는 제1 반도체층을 더 포함할 수 있다.
상기 제1 더미 배선은 면적이 확장된 일 끝부분인 제1 확장부를 더 포함하며, 상기 제1 제어 전극은 상기 제1 확장부로부터 연장 형성되어 있을 수 있다.
상기 제1 제어 전극, 상기 제1 반도체층, 상기 제1 입력 전극 및 상기 제1 출력 전극은 제1 다이오드를 이룬다.
상기 제2 더미 배선은 복수의 제2 제어 전극을 더 포함하며, 상기 연결 배선은 제2 입력 전극을 더 포함할 수 있다.
상기 데이터선은 상기 제2 입력 전극과 마주는 제2 출력 전극을 더 포함하며,
상기 제2 제어 전극 위의 상기 게이트 절연막과 상기 제2 입력 전극 및 상기 제2 출력 전극 사이에 형성되어 있는 제2 반도체층을 더 포함할 수 있다.
상기 제2 제어 전극, 상기 제2 반도체층, 상기 제2 입력 전극 및 상기 제2 츨력 전극은 제2 다이오드를 이룬다.
상기 제2 제어 전극 및 상기 제2 반도체층은 상호 이웃하지 않는 복수의 상기 데이터선의 상기 제2 출력 전극과 상기 제2 다이오드를 이루도록 형성되어 있을 수 있다.
상기 데이터선은 상기 제1 확장부와 중첩되며 상기 제1 확장부와 연결되어 있는 제2 확장부를 더 포함하며, 상기 데이터선의 끝부분의 적어도 일부는 상기 제1 더미 배선의 다른 끝부분과 연결되어 있을 수 있다.
상기 접촉구는 상기 제1 확장부 및 상기 제1 더미 배선의 다른 끝부분을 각각 노출시키는 제1 접촉구 및 상기 제2 접촉구를 포함하며, 상기 게이트 절연막에는 상기 제2 더미 배선을 노출시키는 제3 접촉구가 더 형성되어 있을 수 있다.
상기 제1 접촉구를 통해 상기 제1 확장부 및 상기 제2 확장부가 상호 연결되어 있으며, 상기 제2 접촉구를 통해 상기 제1 더미 배선의 다른 끝부분 및 상기 데이터선의 끝부분이 상호 연결되어 있으며, 상기 제3 접촉구를 통해 상기 제2 더미 배선 및 상기 연결 배선이 상호 연결되어 있을 수 있다.
상기 데이터선 및 상기 연결 배선 위에 형성되어 있으며, 상기 게이트선의 끝부분 및 상기 데이터선의 끝부분을 각각 드러내는 제4 접촉구 및 제5 접촉구가 형성되어 있는 보호막을 더 포함할 수 있다.
상기 보호막 위에 형성되어 있으며, 상기 제4 접촉구 및 제5 접촉구를 통해 각각 상기 게이트선의 끝부분 및 상기 데이터선의 끝부분과 연결되어 있는 제1 접촉 부재 및 제2 접촉 부재를 더 포함할 수 있다.
본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은 화상을 표시하는 표시 영역과 상기 표시 영역 외곽의 주변 영역을 갖는 절연 기판을 마련하는 단계, 상기 절연 기판의 상기 주변 영역의 일부 및 상기 표시 영역에 복수의 게이트선 및 상기 주변 영역에 상기 게이트선과 절연되어 있는 제1 더미 배선을 형성하는 단계, 상기 게이트선 및 상기 제1 더미 배선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막을 패터닝하여 상기 제1 더미 배선의 적어도 양 끝부분을 노출시키는 적어도 하나의 접촉구를 형성하는 단계, 그리고 상기 게이트 절연막 위에 상기 접촉구를 통해 상기 제1 더미 배선의 적어도 양 끝부분과 연결되는 데이터선을 형성하는 단계를 포함한다.
복수의 상기 데이터선은 각각 끝부분으로 갈수록 상호간의 간격이 좁아지는 데이터 팬아웃부를 포함하며, 상기 데이터 팬아웃부를 사이에 두고 상기 접촉구를 통해 적어도 상기 제1 더미 배선의 양 끝부분에 연결되도록 형성될 수 있다.
상기 데이터 팬아웃부는 상기 제1 더미 배선과 중첩되도록 형성될 수 있다.
상기 게이트선 및 상기 제1 더미 배선을 형성하는 단계에서는 상기 주변 영역에 상기 게이트선 및 상기 제1 더미 배선과 절연되어 상기 게이트선과 평행한 제 2 더미 배선도 함께 형성할 수 있다.
상기 데이터선을 형성하는 단계에서는 상기 데이터선과 분리되어 있으며 상기 제2 더미 배선에 각각 연결되어 있는 복수의 연결 배선도 함께 형성할 수 있다.
상기 제1 더미 배선은 제1 제어 전극을 더 포함하며, 상기 데이터선은 제1 입력 전극을 더 포함하며, 상기 연결 배선은 상기 제1 입력 전극과 마주하는 제1 출력 전극을 더 포함할 수 있다.
상기 제1 제어 전극에 대응하는 상기 게이트 절연막 위에 제1 반도체층을 형성하는 단계를 더 포함할 수 있다.
상기 제1 더미 배선은 면적이 확장된 일 끝부분인 제1 확장부를 더 포함하며,
상기 제1 제어 전극은 상기 제1 확장부로부터 연장 형성될 수 있다.
상기 제2 더미 배선은 복수의 제2 제어 전극을 더 포함하며, 상기 연결 배선은 제2 입력 전극을 더 포함하며, 상기 데이터선은 상기 제2 입력 전극과 마주하는 제2 출력 전극을 더 포함할 수 있다.
상기 제1 반도체층을 형성하는 단계에서는 상기 제2 제어 전극에 대응하는 상기 게이트 절연막 위에 제2 반도체층도 함께 형성할 수 있다.
상기 제2 제어 전극 및 상기 제2 반도체층은 상호 이웃하지 않는 복수의 상기 데이터선의 상기 제2 출력 전극에 대응하도록 형성할 수 있다.
상기 데이터선은 상기 제1 확장부와 중첩되며 상기 제1 확장부와 연결되어 있는 제2 확장부를 더 포함하며, 상기 데이터선의 끝부분의 적어도 일부는 상기 제 2 더미 배선의 다른 끝부분과 연결될 수 있다.
복수의 상기 접촉구는 상기 제1 확장부 및 상기 제1 더미 배선의 다른 끝부분을 각각 노출시키는 제1 접촉구 및 상기 제2 접촉구를 포함하며, 복수의 상기 접촉구를 형성하는 단계에서 상기 게이트 절연막을 패터닝하여 상기 제2 더미 배선을 노출시키는 제3 접촉구도 함께 형성할 수 있다.
상기 제1 접촉구를 통해 상기 제1 확장부 및 상기 제2 확장부가 상호 연결되며, 상기 제2 접촉구를 통해 상기 제1 더미 배선의 다른 끝부분 및 상기 데이터선의 끝부분이 상호 연결되며, 상기 제3 접촉구를 통해 상기 제2 더미 배선 및 상기 연결 배선이 상호 연결될 수 있다.
상기 데이터선을 형성하는 단계 후에 상기 데이터선 위에 상기 게이트선의 끝부분 및 상기 데이터 선의 끝부분을각각 드러내는 추가의 접촉구가 형성되어 있는 보호막을 형성하는 단계를 더 포함할 수 있다.
상기 보호막을 형성하는 단계 후에 상기 보호막 위에 상기 추가의 접촉구를 통해 상기 게이트선의 끝부분 및 상기 데이터선의 끝부분과 각각 연결되는 복수의 접촉 보조 부재를 형성하는 단계를 더 포함할 수 있다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나 타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 여러 실시예에 따른 박막 트랜지스터 표시판 및 그 제조 방법에 대하여 설명한다.
먼저 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 도 1 내지 도 5를 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 2 내지 도 5는 도 1의 박막 트랜지스터 표시판을 각각 Ⅱ-Ⅱ선, Ⅲ-Ⅲ선, Ⅳ-Ⅳ 및 Ⅴ-Ⅴ선을 따라 자른 단면도이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 투명한 유리 등으로 이루어져 있으며 화상을 표시하는 표시 영역(display area, DA)과 표시 영역 외곽의 주변 영역 (peripheral area, PA)을 갖는 절연 기판(110)을 포함한다.
절연 기판(110)의 표시 영역(DA) 및 주변 영역(PA)의 일부에는 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 가로 방향으로 뻗어 있으며, 각 게이트선(121)은 복수의 게이트 전극(gate electrode)(124) 및 다른 층이나 외부 회로와의 연결을 위한 넓은 끝부분(129)을 포함한다. 또한, 게이트선(121)은 끝부분(129)으로 갈수록 상호간의 간격이 좁아 지는 게이트 팬아웃부(B)를 포함하고 있다.
게이트선(121)은 알루미늄과 알루미늄 합금 등 알루미늄 계열의 금속, 은과 은 합금 등 은 계열의 금속, 구리와 구리 합금 등 구리 계열의 금속, 몰리브덴과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬, 티타늄, 탄탈륨 따위로 이루어지는 것이 바람직하다. 게이트선(121)은 물리적 성질이 다른 두 개의 막, 즉 하부막(도시하지 않음)과 그 위의 상부막(도시하지 않음)을 포함할 수 있다. 상부막은 게이트선(121)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열의 금속으로 이루어진다. 이와는 달리, 하부막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr) 등으로 이루어진다. 하부막과 상부막의 조합의 예로는 크롬/알루미늄-네오디뮴(Nd) 합금을 들 수 있다.
게이트선(121)은 단일막 구조를 가지거나 세 층 이상을 포함할 수 있다.
또한, 절연 기판(110)의 주변 영역(PA)에는 게이트선(121)과 절연되어 있으며, 데이터 팬아웃부(C)와 중첩되어 있는 제1 더미 배선(621)이 형성되어 있다.
제1 더미 배선(621)은 게이트선(121)과 동일한 물질로 이루어져 있으며, 면적이 확장되어 있는 일 끝부분인 제1 확장부(622), 제1 확장부(622)로부터 연장 형성되어 있는 제1 다이오드(D1)의 제1 제어 전극(624) 및 데이터선의 끝부분(179)의 일부와 중첩되는 다른 끝부분(628)을 포함한다.
또한, 절연 기판(110)의 주변 영역(PA)에는 게이트선(121) 및 제1 더미 배 선(621)과 절연되어 게이트선(121)과 평행하게 제2 더미 배선(521)이 형성되어 있다.
제2 더미 배선(521)도 게이트선(121)과 동일한 물질로 이루어져 있으며, 홀수 번째 데이터선(171)의 제2 출력 전극(177)과 일부분이 중첩되어 있는 제2 다이오드(D2)의 제2 제어 전극(524)을 포함한다.
게이트선(121) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140)에는 제1 더미 배선(621)의 일 끝부분인 제1 확장부(622) 및 다른 끝부분(628)을 각각 드러내는 제1 접촉구(141) 및 제2 접촉구(142)가 형성되어 있다. 이 때, 제1 확장부(622)와 다른 끝부분(628)의 면적이 다른 부분에 비하여 넓게 형성되어 있기 때문에 제1 접촉구(141) 및 제2 접촉구(142)를 형성할 수 있는 면적이 확보되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 등으로 이루어진 복수의 섬형 반도체층(154, 156, 158)이 형성되어 있다.
반도체층(154, 156, 158)은 대응하는 게이트 전극(124), 각 제어 전극(624, 524)의 일부와 중첩 형성되어 있다.
각 반도체층(154, 156, 158)의 위에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 이루어진 섬형 저항성 접촉 부재(ohmic contact)(163, 165, 166, 167, 168, 169)가 분리 형성되어 있다.
저항성 접촉 부재(163, 165, 166, 167, 168, 169))는 그 아래의 반도체층(154, 156, 158)과 그 상부의 소스 전극(173) 및 드레인 전극(175), 제1 입력 전극(174) 및 제1 출력 전극(176a), 제2 입력 전극(176a) 및 제2 출력 전극(177) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다.
저항성 접촉 부재(163, 165, 166, 167, 168, 169) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171), 복수의 드레인 전극(drain electrode)(175) 및 연결 배선(176)이 형성되어 있다.
데이터선(171)은 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 각 화소 전극(190)에 전달한다. 각 데이터선(171)은 제1 확장부(622)와 중첩되도록 뻗은 복수의 제2 확장부(172), 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173), 제1 제어 전극(624)을 향해 뻗은 복수의 제1 입력 전극(174), 제2 제어 전극(524)을 향해 뻗은 제2 출력 전극(177) 및 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝부분(179)을 포함한다. 또한, 주변 영역(PA)의 데이터선(171)은 끝부분(179)으로 갈수록 상호간의 간격이 좁아지는 데이터 팬아웃부(C)를 포함하고 있다.
데이터 팬아웃부(C)는 제1 더미 배선(621) 위에 중첩 형성되어 있다.
한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)에 대하여 서로 반대쪽에 위치하고 있다.
데이터선(171) 및 드레인 전극(175)은 크롬 또는 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어지는 것이 바람직하며, 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr) 따위의 하부막(도시하지 않음)과 그 위에 위치한 알루미늄 계열 금속인 상부막(도시하지 않음)으로 이루어진 다층막 구조를 가질 수 있다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체층(154)과 함께 박막 트랜지스터(Thin Film Transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체층(154)에 형성되어 있다.
연결 배선(176)은 데이터선(171) 및 드레인 전극(175)과 동일한 물질로 이루어져 있으며, 데이터선(171)과 절연 분리 형성되어 있으며, 제1 출력 전극(176a) 및 제2 입력 전극(176b) 및 끝부분(176c)를 포함한다.
제1 출력 전극(176a)은 제1 입력 전극(174)과 서로 분리되어 있으며, 제1 제어 전극(624)에 대하여 서로 반대쪽에 위치되어 있다. 제2 입력 전극(176b)은 제2 출력 전극(177)과 서로 분리되어 있으며, 제2 제어 전극(524)에 대하여 서로 반대쪽에 위치되어 있다. 한편, 각 연결 배선(176)의 끝부분(176c)은 제3 접촉구(143)를 통해 제2 더미 배선(521)에 연결되어 있다.
제1 제어 전극(624), 제1 입력 전극(174) 및 제1 출력 전극(176a)은 제1 다이오드(D1)를 이루며, 제2 제어 전극(524), 제2 입력 전극(176b) 및 제2 출력 전극(177)은 제2 다이오드(D2)를 이룬다.
박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치의 제조 및 테스트 과정에서는 정전기가 발생하게 된다. 통상 정전기는 특정 데이터선(171)의 끝부분(179)을 통해 데이터선(171)을 따라 흐르게 되며, 과도한 정전기는 특정 데이터 선(171)이나 데이터선(171)에 연결되어 있는 박막 트랜지스터 등을 손상시키기 때문에 이를 효과적으로 분산 제거시켜 주어야 한다.
정전기가 소정 데이터선(171)의 끝부분(179)를 통해 소정 데이터선(171)에 전달되는 경우에 제2 확장부(172) 및 제1 확장부(622)를 통해 제1 다이오드(D1)의 제1 제어 전극(624)에도 정전기가 전달되기 때문에 반도체층(156)의 채널이 열리게 된다. 따라서 정전기가 제1 입력 전극(174)으로부터 제1 출력 전극(176a)으로 흘러 제2 더미 배선(521)을 통해 분산되어 제거 된다.
제2 더미 배선(521)을 통해 분산되는 정전기의 일부는 제2 다이오드(D2)의 제2 제어 전극(524)에 전달되어 각 반도체층(158)의 채널이 열리게 된다. 따라서 정전기의 일부는 각 연결 배선(176)의 끝부분(176c), 제2 입력 전극(176b) 및 제2 출력 전극(177)을 통해 다른 데이터선(171)에도 전달되어 더욱 효과적으로 분산된다.
본 실시예에서는 제2 다이오드(D2)의 수가 제1 다이오드(D1)의 수의 1/2배가 되도록 짝수 번째 데이터선(171)의 제2 출력 단자(177)에 대응하는 제2 제어 전극(524) 및 반도체층(158)은 형성하지 않았다. 그러나 본 실시예와 달리 제2 제어 전극(524) 및 반도체층(158)의 형성 수를 조절 함으로써 제2 다이오드(D2)를 더 많이 형성할 수 있다. 또한, 제2 다이오드(D2)를 형성하지 않고 제1 다이오드(D1)만으로 정전기를 분산하여 제거 할 수도 있다.
데이터선(171), 드레인 전극(175), 연결 배선(176) 및 노출된 반도체층(154, 156, 158) 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유 기 물질, 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소(SiNx) 따위로 이루어진 보호막(passivation layer)(180)이 단일층 또는 복수층으로 형성되어 있다.
보호막(180)에는 게이트선(121)의 끝부분(129), 드레인 전극(175) 및 데이터선(171)의 끝부분(179)을 각각 노출시키는 복수의 접촉구(contact hole)(181, 185, 182)가 형성되어 있다.
보호막(180) 위에는 ITO 또는 IZO로 이루어진 복수의 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.
화소 전극(190)은 접촉구(185)를 통하여 드레인 전극(175)과 물리적ㅇ전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 받는다.
접촉 보조 부재(81, 82)는 접촉구(181, 182)를 통하여 게이트선(121)의 끝부분(129) 및 데이터선(171)의 끝부분(179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝부분(129) 및 데이터선(171)의 끝부분(179)과 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하고 이들을 보호한다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 의하면 데이터선(171)이 데이터 팬아웃부(C)를 사이에 두고 접촉구(141, 142)를 통해 제1 더미 배선(621)과 전기적으로 연결되어 있다.
따라서 외부 충격, 긁힘, 정전기 및 수분에 의한 부식 등에 의해 주변 영역 의 데이터선(171) 특히 데이터 팬아웃부(C)가 단선되더라도 제1 더미 배선(621)을 통해 화소 전극(190)으로 원활히 데이터 전압을 인가할 수 있다.
이하에서는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 도 1 내지 도 20을 참조하여 상세히 설명한다.
도 6, 도 9, 도 12, 도 15 및 도 18은 각각 본 발명의 한 실시예에 따른 박막 트랜지스터 기판의 제조 방법의 중간 단계에서의 박막 트랜지스터 표시판을 순차적으로 도시한 배치도, 도 7 및 도 8은 도 6의 박막 트랜지스터 표시판을 각각 Ⅶ-Ⅶ선 및 Ⅷ- Ⅷ선을 따라 자른 단면도, 도 10 및 도 11은 도 9의 박막 트랜지스터 표시판을 각각 Ⅹ-Ⅹ선 및 ⅩⅠ-ⅩⅠ선을 따라 자른 단면도, 도 13 및 도 14은 도 12의 박막 트랜지스터 표시판을 각각 ⅩⅢ-ⅩⅢ선 및 ⅩⅣ-ⅩⅣ선을 따라 자른 단면도, 도 16 및 도 17은 도 15의 박막 트랜지스터 표시판을 각각 ⅩⅥ-ⅩⅥ선 및 ⅩⅦ-ⅩⅦ선을 따라 자른 단면도, 그리고 도 19 및 도 20은 도 18의 박막 트랜지스터 표시판을 각각 ⅩⅨ- ⅩⅨ선 및 ⅩⅩ-ⅩⅩ선을 따라 자른 단면도이다.
먼저 화상을 표시하는 표시 영역(DA)과 표시 영역 외곽의 주변 영역(PA)을 갖는 절연 기판(110)을 마련하여 절연 기판(110) 위에 스퍼터링(sputtering) 등의 방법으로 알루미늄과 알루미늄 합금 등 알루미늄 계열의 금속, 은과 은 합금 등 은 계열의 금속, 구리와 구리 합금 등 구리 계열의 금속, 몰리브덴과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진 도전막을 형성한다.
이후 도 6 내지 도 8에 도시한 바와 같이 사진 식각 공정으로 도전막을 식각하 여 복수의 게이트 전극(124) 및 외부 회로와 연결하기 위한 게이트선(121)의 끝부분(129)을 포함하는 복수의 게이트선(121)을 형성한다. 또한 제1 확장부(622), 제1 제어 전극(624) 및 제1 더미 배선의 다른 끝부분(628)을 포함하는 복수의 제 1 더미 배선(621)을 형성하며, 제2 제어 전극(524)를 포함하는 제2 더미 배선(521)도 함께 형성한다.
다음 게이트선(121) 및 제 1 더미 배선(621) 및 제2 더미 배선(521)을 덮도록 LPCVD(low temperature chemical vapor deposition), PECVE(plasma enhanced chemical vapor deposition)의 방법으로 질화규소 등으로 이루어진 게이트 절연막(140)을 적층한다.
다음 도 9 내지 도 11에 도시한 바와 같이 사진 식각 공정을 통한 패터닝을 통해 게이트 절연막(140)에 제1 더미 배선(621)의 일 끝부분인 제1 확장부(622)와 다른 끝부분(628)을 노출시키는 제1 접촉구(141) 및 제2 접촉구(142)를 각각 형성한다. 또한 제2 더미 배선(521)의 일부분을 노출시키는 제3 접촉구(143)도 함께 형성한다.
다음으로 도 12 내지 도 14에 도시한 바와 같이 수소화 비정질 규소막, N+가 도핑된 비정질 규소막을 차례로 적층하고, 수소화 비정질 규소막, N+가 도핑된 비정질 규소막을 패터닝하여 복수의 섬형 반도체층(154, 156, 158) 및 복수의 섬형 반도체층(154, 156, 158) 위에 복수의 저항성 접촉 패턴(164)을 각각 형성한다.
다음 게이트 절연막(140) 및 저항성 접촉 패턴(164) 위에 크롬 또는 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어진 도전막을 스퍼터 링 따위로 적층한다.
이후 도 15 내지 도 17에 도시한 바와 같이, 사진 식각 공정으로 도전막을 식각하여 복수의 제2 확장부(172), 소스 전극(173) 및 제1 입력 전극(174), 제2 출력 전극(177) 및 데이터선의 끝부분(179)를 포함하는 데이터선(171)과 복수의 드레인 전극(175)을 형성한다. 또한 데이터선(171)과 분리되어 있는 연결 배선(176)도 함께 형성한다.
사진 식각 공정을 통해 형성된 데이터선(171)의 팬아웃부(C)는 제1 더미 배선(621)과 중첩하며, 제2 확장부(172)는 제1 접촉구(141)를 통해 제1 확장부(622)와 접촉하며, 데이터선의 끝부분(179)의 일부는 제2 접촉구(142)를 통해 제1 더미 배선(621)의 다른 끝부분(628)과 접촉한다.
그러고 소스 전극(173) 및 드레인 전극(175), 제1 입력 전극(174) 및 제1 출력 전극(176a), 제2 입력 전극(176b) 및 제2 출력 전극(177)으로 가려지지 않은 각각의 저항성 접촉 패턴(164) 부분을 제거하여, 저항성 접촉 패턴(164)을 각 저항성 접촉 부재(163, 165, 166, 167, 168, 169)로 분리하는 한편, 그 사이의 각 반도체층(154, 156, 158) 부분을 노출시킨다.
이어, 노출된 반도체층(154, 156, 158)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.
다음으로, 평탄화 특성이 우수하며 감광성을 가지는 유기물질, 플라즈마 화학 기상 증착(PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소(SiNx) 따위를 단일층 또는 복수층으로 형성하여 보호 막(passivation layer)(180)을 형성한다.
그 다음, 보호막(180) 위에 포토 레지스트를 도포한 후 광마스크를 통하여 포토 레지스트를 노광 현상하여 포토 레지스트 패턴을 형성한 후 포토 레지스트 패턴을 이용한 사진 식각 공정으로 보호막(180) 및 게이트 절연막(140)을 패터닝하여 복수의 접촉구(181, 185, 182)를 형성한다.
그 다음, 도 18 내지 도 20에 도시한 바와 같이, 보호막(180) 위에 ITO 또는 IZO를 스퍼터링으로 적층하고 사진 식각 공정으로 복수의 화소 전극(190)과 복수의 접촉 보조 부재(81, 82)를 형성하면 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판이 완성된다.
이하에서는 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판를 도 21및 도 22를 참조하여 설명한다.
도 21은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도, 그리고 도 22는 도 21의 박막 트랜지스터 표시판을 ⅩⅩⅡ-ⅩⅩⅡ선을 따라 도시한 단면도이다.
도 21 및 도 22에 도시한 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판은 제1 더미 배선(621)의 다른 끝부분(628)이 데이터선(171)의 끝부분(179)의 전부와 중첩되어 있으며, 제2 접촉구(142)가 보호막(180)에 형성된 접촉구(182)를 사이에 두고 제1 더미 배선(621)의 다른 끝부분(628)의 양단을 노출시키도록 형성되어 있는 것을 제외하고는 도 1 내지 도 5에 도시한 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판과 동일하다.
도 21 및 도 22에 도시한 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판에 따르면 제1 더미 배선(621)의 다른 끝부분(628)과 데이터선(171)의 끝부분(179)과의 접촉 면적을 증가시켜 접촉 저항이 더욱 감소하는 효과가 있다.
한편 상기 실시예들과 달리 박막 트랜지스터 표시판은 정전기 다이오드(D1, D2), 연결 배선(176) 및 제2 더미 배선(521)을 포함하지 않을 수 있다. 이 경우에 제 1 더미 배선(621)은 제1 제어 전극(624)를 포함하지 않을 수 있다.
또한, 제1 확장부(622)는 표시 영역(DA)에 인접하는 부근의 데이터선(171)과 중첩되도록 하부로 더 연장 형성될 수도 있으며, 이 경우 제1 제어 전극(624)은 제1 더미 배선(621)의 일 끝부분으로부터 바로 연장 형성될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상과 같이, 본 발명에 의하면, 주변 영역의 데이터선이 단선되더라도 표시 영역의 각 화소 전극에 데이터 전압을 원활히 인가할 수 있는 박막 트랜지스터 표시판 및 그 제조 방법이 제공된다.

Claims (33)

  1. 화상을 표시하는 표시 영역과 상기 표시 영역 외곽의 주변 영역을 갖는 절연 기판,
    상기 주변 영역의 일부 및 상기 표시 영역에 형성되어 있는 복수의 게이트선,
    상기 게이트선과 절연되어 상기 주변 영역에 형성되어 있는 복수의 제1 더미 배선,
    상기 게이트선 및 상기 제1 더미 배선 위에 형성되어 있으며, 상기 제1 더미 배선의 적어도 양 끝부분을 노출시키는 적어도 하나의 접촉구가 형성되어 있는 게이트 절연막, 그리고
    상기 게이트 절연막 위에 형성되어 있으며, 복수의 상기 게이트선과 절연 교차에 의해 상기 표시 영역을 이루는 복수의 화소 영역을 정의하며, 상기 접촉구를 통해 적어도 상기 제1 더미 배선의 양 끝부분에 연결되어 있는 복수의 데이터선을 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    복수의 상기 데이터선은 각각 끝부분으로 갈수록 상호간의 간격이 좁아지는 데이터 팬아웃부를 포함하며,
    상기 데이터선은 상기 데이터 팬아웃부를 사이에 두고 상기 접촉구를 통해 상기 제1 더미 배선의 양 끝부분에 각각 연결되어 있는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 데이터 팬아웃부는 상기 제1 더미 배선과 중첩되어 있는 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 게이트선 및 상기 제1 더미 배선과 절연되어 상기 게이트선과 평행하게상기 주변 영역에 형성되어 있는 적어도 하나의 제2 더미 배선, 그리고
    상기 데이터선과 분리 형성되어 있으며, 상기 제2 더미 배선에 각각 연결되어 있는 복수의 연결 배선을 더 포함하는 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 제1 더미 배선 및 상기 제2 더미 배선은 상기 게이트선과 동일한 물질로 이루어진 박막 트랜지스터 표시판.
  6. 제4항에서,
    상기 연결 배선은 상기 데이터선과 동일한 물질로 이루어진 박막 트랜지스터 표시판.
  7. 제4항에서,
    상기 제1 더미 배선은 제1 제어 전극을 더 포함하며,
    상기 데이터선은 제1 입력 전극을 더 포함하며,
    상기 연결 배선은 상기 제1 입력 전극과 마주하는 제1 출력 전극을 더 포함하며,
    상기 제1 제어 전극 위의 상기 게이트 절연막과 상기 제1 입력 전극 및 상기 제1 출력 전극 사이에 형성되어 있는 제1 반도체층을 더 포함하는 박막 트랜지스터 표시판.
  8. 제7항에서,
    상기 제1 더미 배선은 면적이 확장된 일 끝부분인 제1 확장부를 더 포함하며,
    상기 제1 제어 전극은 상기 제1 확장부로부터 연장 형성되어 있는 박막 트랜지스터 표시판.
  9. 제7항에서,
    상기 제1 제어 전극, 상기 제1 반도체층, 상기 제1 입력 전극 및 상기 제1 출력 전극은 제1 다이오드를 이루는 박막 트랜지스터 표시판.
  10. 제7항에서,
    상기 제2 더미 배선은 복수의 제2 제어 전극을 더 포함하며,
    상기 연결 배선은 제2 입력 전극을 더 포함하며,
    상기 데이터선은 상기 제2 입력 전극과 마주는 제2 출력 전극을 더 포함하며,
    상기 제2 제어 전극 위의 상기 게이트 절연막과 상기 제2 입력 전극 및 상기 제2 출력 전극 사이에 형성되어 있는 제2 반도체층을 더 포함하는 박막 트랜지스터 표시판.
  11. 제10항에서,
    상기 제2 제어 전극, 상기 제2 반도체층, 상기 제2 입력 전극 및 상기 제2 츨력 전극은 제2 다이오드를 이루는 박막 트랜지스터 표시판.
  12. 제11항에서,
    상기 제2 제어 전극 및 상기 제2 반도체층은 상호 이웃하지 않는 복수의 상기 데이터선의 상기 제2 출력 전극과 상기 제2 다이오드를 이루도록 형성되어 있는 박막 트랜지스터 표시판.
  13. 제10항에서,
    상기 데이터선은 상기 제1 확장부와 중첩되며 상기 제1 확장부와 연결되어 있는 제2 확장부를 더 포함하며,
    상기 데이터선의 끝부분의 적어도 일부는 상기 제1 더미 배선의 다른 끝부분과 연결되어 있는 박막 트랜지스터 표시판.
  14. 제13항에서,
    상기 접촉구는 상기 제1 확장부 및 상기 제1 더미 배선의 다른 끝부분을 각각 노출시키는 제1 접촉구 및 상기 제2 접촉구를 포함하며,
    상기 게이트 절연막에는 상기 제2 더미 배선을 노출시키는 제3 접촉구가 더 형성되어 있는 박막 트랜지스터 표시판.
  15. 제14항에서,
    상기 제1 접촉구를 통해 상기 제1 확장부 및 상기 제2 확장부가 상호 연결되어 있으며,
    상기 제2 접촉구를 통해 상기 제1 더미 배선의 다른 끝부분 및 상기 데이터선의 끝부분이 상호 연결되어 있으며,
    상기 제3 접촉구를 통해 상기 제2 더미 배선 및 상기 연결 배선이 상호 연결되어 있는 박막 트랜지스터 표시판.
  16. 제14항에서,
    상기 데이터선 및 상기 연결 배선 위에 형성되어 있으며, 상기 게이트선의 끝부분 및 상기 데이터선의 끝부분을 각각 드러내는 제4 접촉구 및 제5 접촉구가 형성되어 있는 보호막을 더 포함하는 박막 트랜지스터 표시판.
  17. 제16항에서,
    상기 보호막 위에 형성되어 있으며, 상기 제4 접촉구 및 제5 접촉구를 통해 각각 상기 게이트선의 끝부분 및 상기 데이터선의 끝부분과 연결되어 있는 제1 접촉 부재 및 제2 접촉 부재를 더 포함하는 박막 트랜지스터 표시판.
  18. 화상을 표시하는 표시 영역과 상기 표시 영역 외곽의 주변 영역을 갖는 절연 기판을 마련하는 단계,
    상기 절연 기판의 상기 주변 영역의 일부 및 상기 표시 영역에 복수의 게이트선 및 상기 주변 영역에 상기 게이트선과 절연되어 있는 제1 더미 배선을 형성하는 단계,
    상기 게이트선 및 상기 제1 더미 배선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막을 패터닝하여 상기 제1 더미 배선의 적어도 양 끝부분을 노출시키는 적어도 하나의 접촉구를 형성하는 단계, 그리고
    상기 게이트 절연막 위에 상기 접촉구를 통해 상기 제1 더미 배선의 적어도 양 끝부분과 연결되는 데이터선을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  19. 제18항에서,
    복수의 상기 데이터선은 각각 끝부분으로 갈수록 상호간의 간격이 좁아지는 데이터 팬아웃부를 포함하며, 상기 데이터 팬아웃부를 사이에 두고 상기 접촉구를 통해 적어도 상기 제1 더미 배선의 양 끝부분에 연결되도록 형성되는 박막 트랜지스터 표시판의 제조 방법.
  20. 제19항에서,
    상기 데이터 팬아웃부는 상기 제1 더미 배선과 중첩되도록 형성되는 박막 트랜지스터 표시판의 제조 방법.
  21. 제18항에서,
    상기 게이트선 및 상기 제1 더미 배선을 형성하는 단계에서는
    상기 주변 영역에 상기 게이트선 및 상기 제1 더미 배선과 절연되어 상기 게이트선과 평행한 제2 더미 배선도 함께 형성하는 박막 트랜지스터 표시판의 제조 방법.
  22. 제21항에서,
    상기 데이터선을 형성하는 단계에서는
    상기 데이터선과 분리되어 있으며 상기 제2 더미 배선에 각각 연결되어 있는 복수의 연결 배선도 함께 형성하는 박막 트랜지스터 표시판의 제조 방법.
  23. 제22항에서,
    상기 제1 더미 배선은 제1 제어 전극을 더 포함하며,
    상기 데이터선은 제1 입력 전극을 더 포함하며,
    상기 연결 배선은 상기 제1 입력 전극과 마주하는 제1 출력 전극을 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  24. 제23항에서,
    상기 제1 제어 전극에 대응하는 상기 게이트 절연막 위에 제1 반도체층을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  25. 제24항에서,
    상기 제1 더미 배선은 면적이 확장된 일 끝부분인 제1 확장부를 더 포함하며,
    상기 제1 제어 전극은 상기 제1 확장부로부터 연장 형성되는 박막 트랜지스터 표시판의 제조 방법.
  26. 제24항에서,
    상기 제2 더미 배선은 복수의 제2 제어 전극을 더 포함하며,
    상기 연결 배선은 제2 입력 전극을 더 포함하며,
    상기 데이터선은 상기 제2 입력 전극과 마주하는 제2 출력 전극을 더 포함하 는 박막 트랜지스터 표시판의 제조 방법.
  27. 제26항에서,
    상기 제1 반도체층을 형성하는 단계에서는
    상기 제2 제어 전극에 대응하는 상기 게이트 절연막 위에 제2 반도체층도 함께 형성하는 박막 트랜지스터 표시판의 제조 방법.
  28. 제27항에서,
    상기 제2 제어 전극 및 상기 제2 반도체층은 상호 이웃하지 않는 복수의 상기 데이터선의 상기 제2 출력 전극에 대응하도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
  29. 제27항에서,
    상기 데이터선은 상기 제1 확장부와 중첩되며 상기 제1 확장부와 연결되어 있는 제2 확장부를 더 포함하며,
    상기 데이터선의 끝부분의 적어도 일부는 상기 제2 더미 배선의 다른 끝부분과 연결되는 박막 트랜지스터 표시판의 제조 방법.
  30. 제29항에서,
    복수의 상기 접촉구는 상기 제1 확장부 및 상기 제1 더미 배선의 다른 끝부 분을 각각 노출시키는 제1 접촉구 및 상기 제2 접촉구를 포함하며,
    복수의 상기 접촉구를 형성하는 단계에서 상기 게이트 절연막을 패터닝하여 상기 제2 더미 배선을 노출시키는 제3 접촉구도 함께 형성하는 박막 트랜지스터 표시판의 제조 방법.
  31. 제30항에서,
    상기 제1 접촉구를 통해 상기 제1 확장부 및 상기 제2 확장부가 상호 연결되며,
    상기 제2 접촉구를 통해 상기 제1 더미 배선의 다른 끝부분 및 상기 데이터선의 끝부분이 상호 연결되며,
    상기 제3 접촉구를 통해 상기 제2 더미 배선 및 상기 연결 배선이 상호 연결되는 박막 트랜지스터 표시판의 제조 방법.
  32. 제18항에서,
    상기 데이터선을 형성하는 단계 후에
    상기 데이터선 위에 상기 게이트선의 끝부분 및 상기 데이터 선의 끝부분을각각 드러내는 추가의 접촉구가 형성되어 있는 보호막을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  33. 제32항에서,
    상기 보호막을 형성하는 단계 후에
    상기 보호막 위에 상기 추가의 접촉구를 통해 상기 게이트선의 끝부분 및 상기 데이터선의 끝부분과 각각 연결되는 복수의 접촉 보조 부재를 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
KR1020070007796A 2007-01-25 2007-01-25 박막 트랜지스터 표시판 및 그 제조 방법 KR101252004B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070007796A KR101252004B1 (ko) 2007-01-25 2007-01-25 박막 트랜지스터 표시판 및 그 제조 방법
US11/926,429 US7923728B2 (en) 2007-01-25 2007-10-29 Thin film transistor array panel and method of manufacturing the same
US13/082,661 US8865533B2 (en) 2007-01-25 2011-04-08 Thin film transistor array panel and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070007796A KR101252004B1 (ko) 2007-01-25 2007-01-25 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20080070149A KR20080070149A (ko) 2008-07-30
KR101252004B1 true KR101252004B1 (ko) 2013-04-08

Family

ID=39666936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070007796A KR101252004B1 (ko) 2007-01-25 2007-01-25 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (2)

Country Link
US (2) US7923728B2 (ko)
KR (1) KR101252004B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016173025A1 (zh) * 2015-04-27 2016-11-03 深圳市华星光电技术有限公司 阵列基板及显示装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101749161B1 (ko) * 2010-12-29 2017-06-21 삼성디스플레이 주식회사 표시 패널 및 이를 구비한 표시 장치
CN103560134B (zh) * 2013-10-31 2016-11-16 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
US9263477B1 (en) * 2014-10-20 2016-02-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. Tri-gate display panel
WO2016080291A1 (ja) * 2014-11-21 2016-05-26 シャープ株式会社 表示装置
KR102283459B1 (ko) * 2015-01-02 2021-07-30 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102328678B1 (ko) * 2015-02-09 2021-11-19 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막 트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
CN105977260B (zh) * 2016-05-20 2019-02-12 京东方科技集团股份有限公司 电源线结构、阵列基板及显示面板
JP6963003B2 (ja) * 2017-03-06 2021-11-05 シャープ株式会社 液晶表示装置
CN106876411A (zh) 2017-03-10 2017-06-20 京东方科技集团股份有限公司 显示基板的制作方法、显示基板和显示装置
CN106991990A (zh) * 2017-05-27 2017-07-28 上海天马有机发光显示技术有限公司 显示面板及显示装置
KR102579893B1 (ko) 2018-04-20 2023-09-18 삼성디스플레이 주식회사 표시 장치
CN108598088B (zh) * 2018-04-27 2019-10-11 武汉华星光电技术有限公司 Tft阵列基板及显示装置
KR20210130333A (ko) * 2020-04-21 2021-11-01 삼성디스플레이 주식회사 표시장치 및 그 검사방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100621533B1 (ko) 2000-08-08 2006-09-13 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100623977B1 (ko) 1999-07-08 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100646788B1 (ko) 2000-04-20 2006-11-17 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2555987B2 (ja) 1994-06-23 1996-11-20 日本電気株式会社 アクティブマトリクス基板
JP3916349B2 (ja) 1999-06-15 2007-05-16 株式会社アドバンスト・ディスプレイ 液晶表示装置
KR100682355B1 (ko) 2000-01-04 2007-02-15 엘지.필립스 엘시디 주식회사 액정표시장치의 신호배선 불량제거방법
KR100686232B1 (ko) 2000-04-11 2007-02-22 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
JP2002258315A (ja) 2001-03-01 2002-09-11 Display Technologies Inc アレイ基板、及びこれを用いる液晶表示装置
TW594117B (en) 2001-10-22 2004-06-21 Samsung Electronics Co Ltd Liquid crystal display device and method for manufacturing the same
KR100475837B1 (ko) 2001-11-22 2005-03-10 엘지.필립스 엘시디 주식회사 수리배선을 포함하는 액정표시장치용 어레이기판과 그제조방법
KR100476055B1 (ko) 2001-12-22 2005-03-10 비오이 하이디스 테크놀로지 주식회사 반사형 액정표시소자의 박막트랜지스터 패널 제조방법
KR100450701B1 (ko) 2001-12-28 2004-10-01 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100943284B1 (ko) 2003-06-30 2010-02-23 엘지디스플레이 주식회사 칩온글라스 실장 액정표시장치에서의 패드 구조
KR100717184B1 (ko) 2003-08-01 2007-05-11 비오이 하이디스 테크놀로지 주식회사 액정 디스플레이 패널
KR100577301B1 (ko) 2003-12-02 2006-05-10 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR101006781B1 (ko) 2003-12-30 2011-01-10 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP4237679B2 (ja) 2004-06-14 2009-03-11 三菱電機株式会社 表示装置とその製造方法
JP2006047827A (ja) 2004-08-06 2006-02-16 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
KR101066484B1 (ko) 2004-08-20 2011-09-21 엘지디스플레이 주식회사 액정표시소자의 제조방법
KR20060028519A (ko) 2004-09-24 2006-03-30 삼성전자주식회사 박막트랜지스터 표시판 및 그 제조 방법
KR100654569B1 (ko) 2004-12-30 2006-12-05 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101107267B1 (ko) 2004-12-31 2012-01-19 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100623977B1 (ko) 1999-07-08 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100646788B1 (ko) 2000-04-20 2006-11-17 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100621533B1 (ko) 2000-08-08 2006-09-13 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016173025A1 (zh) * 2015-04-27 2016-11-03 深圳市华星光电技术有限公司 阵列基板及显示装置
US9864246B2 (en) 2015-04-27 2018-01-09 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate and display device

Also Published As

Publication number Publication date
KR20080070149A (ko) 2008-07-30
US8865533B2 (en) 2014-10-21
US7923728B2 (en) 2011-04-12
US20110183479A1 (en) 2011-07-28
US20080179593A1 (en) 2008-07-31

Similar Documents

Publication Publication Date Title
KR101252004B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US7787095B2 (en) Thin film transistor array panel and method of manufacturing the same
KR102089074B1 (ko) 표시패널용 어레이 기판 및 그 제조방법
JP5106762B2 (ja) 薄膜トランジスタ表示板及びその製造方法
US7932965B2 (en) Thin film transistor array panel and method for manufacturing the same
KR20080050795A (ko) 박막 트랜지스터 기판 및 이의 제조방법
US20100038642A1 (en) Thin film transistor array panel and method of manufacturing the same
KR101171187B1 (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
KR20070020675A (ko) 액정 표시 장치
KR101061853B1 (ko) 표시 장치 및 그 표시판
KR20080058862A (ko) 터치 스크린 표시 장치
KR101853033B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US10128274B2 (en) Thin film transistor array panel and a method for manufacturing the same
KR20060082109A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20070080107A (ko) 빛샘 방지를 위한 액정 표시 장치
KR100806892B1 (ko) 박막 트랜지스터 기판
KR20150079258A (ko) 박막 트랜지스터 표시판
KR20080032345A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20080047166A (ko) 박막 트랜지스터 기판의 제조 방법
KR20080054600A (ko) 박막 트랜지스터 표시판
KR20080047672A (ko) 전기 영동 표시 장치 및 그 제조 방법
KR20060091376A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20050019278A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20080024871A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060058404A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 7