TWI338949B - Semiconductor device and display appliance using the semiconductor device - Google Patents

Description

1338949 玖、發明說明 【發明所屬之技術領域】 本發明係關於依據數位訊號而動作的數位電路，更詳 細爲關於：具有1個或者多數個數位電路之半導體裝置， 該數位電路爲輸入訊號的訊號電壓之振幅小於數位電路的 電源電壓之振幅者》 【先前技術】 處理數位訊號之邏輯電路（以下，稱爲數位電路）係 由基本單位之邏輯元件單獨或者多數組合而構成。邏輯元 件爲對於單數或者多數之輸入可以獲得一個輸出的電路， 例如，反相器、AND(與閘）、OR (或閘）、NOT (反閘） 、NAND (反及閘）、NOR (非或閘） '時控反相器、傳 送閘（類比開關）等係相當於此種電路。 邏輯元件係由電晶體、電阻、電容元件等單數或者多 數的電路元件相連接而構成。而且，藉由該多數的各電路 元件依循輸入至邏輯元件之數位訊號而動作，使供給至後 段電路之訊號的電位或者電流受到控制。 舉邏輯元件之一的反相器爲例，具體說明其構造和動 作。 第16圖係顯示一般的反相器之電路圖。第16圖中， IN係意指所輸入的訊號（輸入訊號），OUT係意指所輸 出的訊號（輸出訊號）。另外，VDD、VSS係意指電源電 位，設定爲VDD>VSS。 第16圖所示之反相器係具有p通道型TFT(薄膜電 -5- 1338949 晶體）1301和η通道型TFT (薄膜電晶體）1 302。p通道 型TFT 1 3 0 1的閘極（G )和η通道型TFT 1 3 02的閘極係相 互連接，在該2個閘極被輸入輸入訊號IN。而且，在p 通道型TFT 1301的第1端子被供給VDD，在η通道型 TFT1 302的第1端子被供給 VSS »另外，ρ通道型 TFT1301的第2端子和η通道型TFT1 3 02的第2端子係 相互連接，輸出訊號OUT係由該2個第2端子被輸出至 後段電路。 另外，第1端子和第2端子之一方係相當於源極、另 一方相當於汲極。在P通道型TFT時，電位高的一方爲 源極，低的一方爲汲極。另外，在η通道型TFT時，電 位低的一方爲源極，高的一方爲汲極。因此，在第16圖 中，於2個TFT中，第1端子相當於源極（S) ’第2端 子相當於汲極（D )。 一般，輸入訊號係使用具有2値電位之數位訊號。依 據該輸入訊號IN的電位，反相器所具有的2個電路元件 因而動作，輸出訊號OUT的電位受到控制。 例如在輸入訊號IN被輸入VDD或VSS時，則輸出 訊號OUT的電位分別變成VSS或VDD，訊號的邏輯被反 轉。 另外，在輸入訊號IN即使被輸入振幅大於電源電壓 的振幅之 VDD’、VSS’時，各電路元件也與輸入 VDD、 VSS時同樣地動作，輸出訊號OUT的電位分別成爲VSS 、VDD，可以獲得具有所期望電位的輸出訊號OUT。 如此，通常各電路元件依輸入訊號IN的電位而動作 -6- 1338949 ’輸出訊號OUT的電位而受到控制。 【發明內容】 (發明所欲解決之課題） 但是，在輸入訊號IN被輸入振幅小於電源電壓的振 幅之VDD’、VSS’時，有可能發生各電路元件無法正常動 作，無法獲得所期望的輸出訊號之情形。 假定輸入訊號IN所具有之2値的電位VDD’、VSS’ 分別爲VDD’<VDD、VSS’>VSS時，就反相器的動作進行 驗證。但是，設定爲VSS’cVDD’。 首先，第16(A)圖係顯示輸入訊號IN具有高電位 側的電位VDD’（VDD’<VDD)時的各電路元件之動作樣子 。此處，爲了使說明變簡單，假定：η通道型TFT之臨界 値電壓VTHn20、p通道型TFT之臨界値電壓VTHpS0。 當輸入訊號IN被輸入高電位側的電位VDD’時，η通 道型TFT 1 3 02的閘極、源極間電壓VGS變成（VDD’-VSS )〉〇。通常，（VDD’-VSS)係比η通道型TFT 1302的 臨界値電壓乂1^„大，所以η通道型TFT 1 3 02呈導通。 另一方面，當輸入訊號IN被輸入高電位側的電位 VDD’時，p通道型TFT1301的閘極、源極間電壓VGS變 成（VDD’-VDD) <0。在p通道型TFT1301的閘極、源極 間電壓VGS與p通道型TFT1301的臨界値電壓VTHp相等 或者比其大時，P通道型TFT1 301呈非導通，其結果爲， 施加在η通道型TFT13〇2之電位VSS被輸出，訊號的邏 輯被反轉。但是，在P通道型T F T 1 3 0 1的閘極、源極間 1338949 電壓VGS比p通道型TFT1301的臨界値電壓νΤΗρ小時，p 通道型TFT1301導通。閘極、源極間電壓VGS爲（VDD’· VDD ) <0，而且，臨界値電壓亦成爲VTHp $ 0，取兩者 的絕對値而比較時，在I VGS | S | VTHp |時，p通道型 TFT1301雖然非導通，但是，在1 VGS丨> | VTHp |時， 亦即 | VDD’-VDD| > | Vthp I 時，P 通道型 TFT13014 呈 導通。 $ 如上述說明，對p通道型TFT 1301之閘極施加電位 VDD，時，由於 VDD，<VDD，因此，閘極、源極間電壓變 成ν<35<〇。因此，在丨VgsI > I Vthp丨時，亦即丨VDD’-VDDI >丨VTHp丨時，p通道型TFT1301呈導通。 因此，依據 VDD、VDD，、VTHp之値，p通道型 • TFT1301和η通道型TFT 1 3 02會同時成爲導通。在該情 • 形下，即使輸入訊號具有高電位側的電位V D D，時，輸出 訊號OUT的電位也不會成爲VSS。 在p通道型TFT1301和η通道型TFT1302同時導通 @時，輸出訊號OUT之電位係依據流入各電晶體之電流， 亦即導通電阻（或者，源極 '汲極間電壓）而被決定。在 輸入訊號爲高電位側之電位VDD’的第16(A)圖中，假 設η通道型TFT之VGS爲VGSn，p通道型TFT之VGS爲 Vgsp時’由於I VGSn| >丨VGSp|之故，若各電晶體的特 ' 性或通道寬W與通道長L之比沒有差異，則輸出訊號 OUT的電位更接近VSS而非VDD。但是，依據各τρτ之 移動度、臨界値電壓、通道寬和通道長之比等，輸出訊號 OUT的電位也有變成更接近VDD而非接近VSS之電位。 -8- 1338949 在此情形下’該數位電路的動作無法說係屬正常，誤動作 的可能性高。而且’也容易引起設置在後段的數位電路的 誤動作。 另外’第1 6 ( B )圖係顯示輸入訊號IN具有低電位 側之VSS’（VSS’>VSS)時的各電路元件之動作樣子。爲了 使說明簡化，假定η通道型TFT之臨界値電壓VTHn含0、 p通道型TFT之臨界値電壓VTHp$〇。 當輸入訊號IN被輸入低電位側之電位V S S ’時，p通 道型TFT1301之閘極、源極間電壓Vgs變成（VSS’-VDD )<〇。通常，（VSS’-VDD)小於p通道型TFT1301的 臨界値電壓VTHp之故，p通道型TFT1301被設爲導通。 另一方面，當輸入訊號IN被輸入低電位側之電位 VSS’時，當η通道型TFT 1 302的閘極、源極間電壓VGS 變成（VSS’-VSS)>0。η通道型TFT1302的閘極、源極間 電壓VGS相等於η通道型TFT1302的臨界値電壓VTHn. 比其小時，η通道型T F T 1 3 0 2非導通。其結果爲，施加在 Ρ通道型TFT1301的電位VDD會被輸出，訊號的邏輯被 反轉。但是，η通道型TFT1302的閘極、源極間電壓VGS 大於η通道型TFT 1 3 02的臨界値電壓VTHn時，η通道型 TFT 1 3 02導通。閘極 '源極間電壓 VGS成爲（VSS’-VSS )>0，而且，臨界値電壓也是vTHn2 0之故，取兩者的 絕對値而予以比較時，在I VGS | S | νΤΗη I時，η通道 型TFT 1 3 02雖然非導通，但是，在| VGS | > | VTHn丨時 ’亦即 | VSS’-VSS | > | VTHn I 時，η 通道型 TFT1302 呈導通。 -9- 1338949 如此，VSS’被施加在η通道型TFT1302之閘極時， 由於VSS’>VSS之故，閘極、源極間電壓變成VGS>〇。 因此，在丨VGS丨 > 丨VTHn |時’亦即| VSS’-VSS | > | νΤΗη丨時，η通道型TFT1302導通。 因此，依據 VSS、VSS’、VTHn之値，ρ通道型 TFT1301和η通道型TFT 1 302同時成爲導通。在該情形 下，即使輸入訊號具有低電位側之電位VSS’時，輸出訊 號0 U Τ的電位也不成爲V D D。 ^ ρ通道型TFT1301和η通道型TFT1 302同時導通時 之輸出訊號OUT的電位，係依據流通於各電晶體之電流 ，亦即導通電阻（或者，源極、汲極間電壓）而定。在輸 入訊號爲低電位側之電位 v S S ’的第1 6 ( B )圖中，由於

-I Vgs I <丨VGSp I之故，若各電晶體的特性或通道寬W - 與通道長L之比沒有差異，則輸出訊號OUT的電位更接 近VDD而非VSS。但是，依據各TFT之移動度、臨界値 電壓、通道寬和通道長之比等，輸出訊號OUT的電位也 ®有變成更接近VSS而非VDD之電位。在此情形下，該數 位電路的動作無法說係屬正常，誤動作的可能性高。而且 ，連帶地會引起設置在後段的數位電路的誤動作。 如此，在第1 6圖所示反相器中，輸入訊號IN所具有

'之 2 値的電位 VDD，、VSS，分另(J 爲 VDD’gVDD、VSS’S VSS時，可以獲得具有所期望電位之輸出訊號OUT，反相 器可稱正常地動作。但是，輸入訊號IN所具有之2値的 電位 VDD，、VSS’分別爲 VDD，<VDD、VSS’>VSS 時，則 無法獲得具有所要電位的輸出訊號OUT，反相器有無法 -10- 1338949 正常動作的情形。 此不限於反相器’關於其他數位電路也同樣。亦即， 當輸入訊號所具有的2値電位偏離特定範圍時，數位電路 所具有的電路元件會誤動作，導致無法獲得具有所要電位 的輸出訊號OUT，該數位電路無法正常動作。 由前段的電路或者配線所供給的輸入訊號的電位，不 一定爲可使該數位電路正常動作之高位準。在該情形下， 藉由位準移位器來調整輸入訊號的電位，可以確保數位電 路的正常動作。但是，一般而言，位準移位器係在位準移 位器內當中，一個電路元件動作後，其他的電路元件才開 始動作’亦即電路元件彼此間連動而動作，因此，輸出訊 號的電位下降或上升變慢，而容易成爲妨礙半導體裝置之 高速動作的原因。 另外’ η通道型TFT 1 3 02和p通道型T.FT 1301同時 導通而流通貫穿電流，也會產生消耗電流增加的問題。 有鑑於上述問題，本發明之課題爲提供：不受輸入訊 號所持有的2値電位之影響，可以使之正常動作的數位電 路。更詳細爲，提供即使輸入訊號的振幅小於電源電壓的 振幅時，也可以正常動作的數位電路。 (解決課題用之手段） 本發明爲了解決上述問題點，使用以下所示手段。 本發明係提供一種具有補正手段和電晶體之半導體裝 置’其特徵爲：上述補正手段係具有輸入端子和輸出端子 ’在上述補正手段的輸入端子被輸入第1輸入電位或者第 -11 - 1338949 2輸入電位之其中一種，上述補正手段係具有：依據輸入 上述輸入端子的電位，將第1電源電位或者第1輸入電位 之其中一種輸出於上述輸出端子的手段，上述補正手段的 ·* 輸出端子係連接在上述電晶體的閘極端子。 即在使想要使其正常動作的數位電路前設置補正手段 。在對象數位電路中的電晶體必須變成非導通（OFF )狀 態時，補正手段所輸出的訊號便是滿足其之訊號，即由補 $正手段輸出第1電源電位。此時，上述電晶體呈非導通。 另一方面，在想要使上述電晶體導通（ON )時，則由補 正手段輸出第1輸入電位。其結果爲，對象之數位電路在 必須變成非導通狀態時，便成爲非導通，在必須變成導通 狀態時，呈導通。因此，對象之數位電路可以正常地動作 • 〇 • 另外，在應設爲非導通時，基於非導通之故，可以防 止電流之洩漏、繼續流通。因此，可以降低消耗電力。 此處，第2圖係顯示本發明之數位電路的構造。數位 1電路201係具有：補正輸入於輸入端子202之訊號的電位 之補正手段204 ;及依據該補正手段204所補正的輸入訊 號而使動作被控制的1個或多數個電路元件205。電路元 件205係成爲被補正對象之數位電路。依據該電路元件 '20 5的動作，訊號由輸出端子203被輸出。 " 另外，數位電路201也有具有多數個輸入端子2 02或 輸出端子203之情形。同樣地，數位電路20 1也有具有多 數個補正手段204或電路元件205之情形。 另外，本發明係提供一種具有第1電晶體和第2電晶 -12- 1338949 體和第3電晶體之半導體裝置，其特徵爲：上述第1電晶 體的閘極端子和上述第2電晶體的閘極端子係電性連接， 上述第1電晶體的源極端子係被供給第1電源電位，上述 第2電晶體的源極端子係被供給與上述第1訊號電位相同 的電位，上述第1電晶體的汲極端子係電性連接於上述第 2電晶體的汲極端子，上述第1電晶體的汲極端子係電性 連接於上述第3電晶體的閘極端子，在上述第3電晶體的 源極端子被供給第2電源電位，上述第1電晶體的閘極端 子係被供給第1訊號電位或第2訊號電位之其中1種。 另外，本發明係提供一種半導體裝置，其中，在上述 構造中，上述第1電晶體和上述第2電晶體係屬不同導電 型。 另外，本發明係提供一種具有第i電晶體和第2電晶 體和第3電晶體之半導體裝置，其特徵爲：上述第1電晶 體之閘極端子和上述第2電晶體之閘極端子係電性連接， 上述第1電晶體之汲極端子與上述第2電晶體之汲極端子 係電性連接，上述第1電晶體之汲極端子係與上述第3電 晶體之閘極端子電性連接，上述第1電晶體之閘極端子被 供給第1訊號電位或者第2訊號電位之其中一種，上述第 1電晶體之源極端子被供給第1電源電位，上述第2電晶 體之源極端子被供給與上述第1訊號電位相同之電位，上 述第3電晶體之源極端子被供給第2電源電位，上述第1 電晶體以及上述第3電晶體係P通道型電晶體，上述第2 電晶體係N通道型電晶體，上述第1電源電位以及上述 第2電源電位係高電位側電源電位，上述第1訊號電位係 -13- 1338949 低電位側電位’上述第2訊號電位係高電位側電位。 另外’本發明係提供一種具有第1電晶體和第2電晶 _體和第3電晶體之半導體裝置，其特徵爲：上述第丨電晶 體之閘極端子和上述第2電晶體之閘極端子係電性連接， 上述第1電晶體之汲極端子係與上述第2電晶體之汲極端 子電性連接’上述第1電晶體之汲極端子係與上述第3電 晶體之閘極端子電性連接，上述第1電晶體之閘極端子被 I供給第1訊號電位或者第2訊號電位之其中一種，上述第 1電晶體之源極端子被供給第1電源電位，上述第2電晶 體之源極端子係被供給與上述第1訊號電位相同之電位， 上述第3電晶體之源極端子係被供給第2電源電位，上述 第1電晶體以及上述第3電晶體係N通道型電晶體，上 ' 述第2電晶體係P通道型電晶體，上述第1電源電位以及 ' 上述第2電源電位係低電位側電源電位，上述第1訊號電 位係高電位側電位，上述第2訊號電位係低電位側電位。 I 另外，本發明之電晶體可以是藉由任何材料、手段、 製造方法所完成之電晶體，可爲任何形式之電晶體。例如 ，可爲薄膜電晶體（TFT )。在TFT之中，半導體層可爲 非晶質、多結晶（ρ 0 1 y c r y s t a 1 )、或單結晶者。其他的電 晶體爲可在單結晶基板所製作的電晶體，在SOI (矽絕緣 ' 層）基板所製作的電晶體，形成在塑膠基板上的電晶體或 ' 形成在玻璃基板上的電晶體。其他也可爲以有機物或奈米 碳管所形成的電晶體。另外，可爲MOS (金氧半導體）型電 晶體，也可爲雙極性型（Bipolar )電晶體。 另外，在本發明中，所謂連接係與電性連接同義。因 -14- 1338949 此’可在其間配置別的元件等。 (發明之效果） 本發明依據上述構造，即使輸入訊號的振幅 電位的振幅，也可使數位電路正常地動作。 【實施方式】 (實施形態1 ) 在本實施形態中，說明構成數位電路20 1之 2〇4，和成爲補正對象之電路元件2 05的具體構 〇 第3圖係顯示構成補正對象之電路元件205 3 〇 1之極性爲P通道型時的補正手段204之構造‘ 數位電路201係具有：補正輸入於輸入端子 號的電位之補正手段2 04，及動作藉由該補正手 補正的輸入訊號來控制其動作的電路元件205。 路元件205之動作，訊號由輸出端子203被輸出 段2 04係藉由反相器電路所構成。 在輸入端子2 02輸入作爲輸入訊號之高電位 位VH或者低電位側輸入電位VL之其一。高電 電位V Η係高電位側電源（V d d、V d d 1、V dd 2等 電位，低電位側輸入電位VL係低電位側電掘

Vssl ' Vss2等）以上之電位。 另外，爲了簡單，在輸入値爲1(H訊； 輸入高電位側輸入電位VH，在輸入値爲〇( -15- 低於電源 補正手段 造和動作 的電晶體 2〇2之訊 没2 04所 依據該電 。補正手 側輸入電 位側輸入 )以下之 (V s s、 虎）時， L訊號） 1338949 時，輸入低電位側輸入電位V L。但是，並不限定於 此。 構成補正對象之電路元件205的電晶體301之源極端 子係連接於高電位側電源Vddl，汲極端子係連接於輸出 端子203。電晶體301之閘極端子係連接於補正手段204 之輸出端子。補正手段204係藉由反相器電路所構成。構 成該反相器之N通道型電晶體3 03的源極端子係連接於 φ與低電位側輸入電位VL相等之電位或者與低電位側輸入 電位VL大約相等之電位。N通道型電晶體3 03的閘極端 子係連接於輸入端子202，汲極端子係作爲補正手段204 的輸出端子而連接於電晶體3 0 1之閘極端子。構成該反相 器之P通道型電晶體3 02之源極端子係連接於高電位側電 ' 源Vdd2。P通道型電晶體3 02的閘極端子係連接於輸入 ' 端子202，汲極端子係作爲補正手段204的輸出端子而連 接於電晶體3 0 1之閘極端子。 $ 接著，說明第3圖之數位電路201的動作。 首先，在輸入端子202輸入低電位側輸入電位VL時 ，N通道型電晶體3 03之閘極、源極間電壓爲0V或者大 約0V。N通道型電晶體3 0 3的臨界値電壓設爲在0V以上 時，在此情形下，N通道型電晶體3 03呈非導通。另一方 面，在P通道型電晶體302的閘極、源極間電壓被加上 '(VL-Vdd2)。通常，P通道型電晶體302之閘極、源極間 電壓（VL-Vdd2 )小於P通道型電晶體302的臨界値電壓 ，因此P通道型電晶體302導通。其結果爲，在電晶體 3 〇 1之閘極被施加高電位側電源 V d d 2。在此情形下，電 -16- 1338949 晶體3 Ο 1的閘極、源極間電壓（V d d 2 - V d d 1 )如大於電晶 體3 Ο 1的臨界値電壓時，則電晶體3 Ο 1呈非導通。亦即， 在輸入端子2 02被輸入低電位側輸入電位V L時，電晶體 3 〇 1呈非導通。 接著，在輸入端子202輸入高電位側輸入電位VH時 ，Ν通道型電晶體3 03的閘極、源極間電壓爲（VH-VL) 。因此，通常（VH-VL )係大於Ν通道型電晶體3 03的臨 界値電壓故，Ν通道型電晶體3 03爲導通。另一方面，Ρ 通道型電晶體3 02的閘極 '源極間電壓爲（VH-Vdd2 )。 (VH-Vdd2 )在大於P通道型電晶體302的臨界値電壓時 ，P通道型電晶體3 02非導通。因此，在電晶體3 01的閘 極端子施加VL，電晶體301導通。即在輸入端子202輸 入高電位側輸入電位VH時，電晶體301導通，輸出高電 位側電源Vddl。 但是，P通道型電晶體3 02的閘極、源極間電壓（ VH-Vdd2)比P通道型電晶體3 02的臨界値電壓小時，P 通道型電晶體3 02導通。在此情形下，N通道型電晶體 3 03也導通故，施加在電晶體301的閘極端子之電位係由 P通道型電晶體3 02和N通道型電晶體3 03的導通電阻（ 或者閘極、源極間電壓）所決定，變成具有由Vdd2至VI 之間的大小之電位。在此情形下，儘可能想要在電晶體 301的閘極端子施加容易導通的電位。因此，使N通道型 電晶體3 0 3的導通電阻變小。其結果爲，在電晶體3 0 1的 閘極端子施加接近VL的電位，電晶體30 1導通。 如此，在輸入端子202輸入低電位側輸入電位VL時 -17- 1338949 ，則電晶體3 Ο 1導通。反之，如輸入高電位側輸入電位 VH時，則電晶體301導通，輸出高電位側電源Vddl。即 電晶體3 01在應非導通時，變成非導通，在應導通時，變 成導通。因此，可以使之正常地動作。 另外，在應非導通時便非導通故，可以防止電流洩漏 而繼續流通。因此，可以降低消耗電力。另外，補正手段 204係藉由反相器電路所構成故，需要注意在此電晶體 301輸入使輸入訊號反轉之訊號。 另外，爲了使N通道型電晶體3 03的導通電阻小於P 通道型電晶體302的導通電阻，予以提升N通道型電晶體 303的電流驅動能力即可。一般，電晶體的電流驅動能力係 與閘極寬W和閘極長L的比率之W/L成比例。因此，使N 通道型電晶體303的W/L比P通道型電晶體302的W/L大 很多即可。具體爲，使N通道型電晶體3 03的W/L比P通 道型電晶體302的W/L大5倍以上即可。 如此，即使使N通道型電晶體3 03的W/L變大，也 不會有大的副作用。例如，在輸入端子202輸入低電位側 輸入電位VL時，使P通道型電晶體3 02導通，在電晶體 301的閘極施加高電位側電源Vdd2。此時，如N通道型 電晶體303沒有非導通，由於N通道型電晶體3 03的導 通電阻小，所以在電晶體3 0 1的閘極施加比高電位側電源 Vdd2還低的電位，結果可以推測電晶體301不會成爲非 導通。可是，在輸入端子202輸入低電位側輸入電位VL 時，則N通道型電晶體3 03非導通。因此，即使使N通 道型電晶體303的W/L變大，也不會有大的副作用。 -18- 1338949 另外’在輸入端子202輸入低電位側輸入電位VL時 ’如滿足電晶體3 0 1非導通之條件，亦即，電晶體3 〇丨的 閘極、源極間電壓（V d d 2 - V d d 1)大於電晶體3 0 1的臨界値電 壓之條件時’則高電位側電源V d d 1和高電位側電源V d d 2 可爲相同電位’也可以不同。亦即，數位電路201如係輸出 正常之邏輯，或者設置於後段的數位電路沒有誤動作，則 可爲任何狀態。通常’期望高電位側電源V d d 1和高電位 側電源V d d 2爲相同電位。藉由使之成爲相同電位，可使 應供給之電位的數目減少故，能夠減少電源電路數目。另 外’如爲相同電位，可連接於相同配線。其結果爲可使佈 局面積減小。 另外’ N通道型電晶體3 03的源極端子之電位和低電 位側輸入電位V L也可爲相同電位，也可以不同。數位電 路2 0 1如係輸出正常的邏輯，或者設置於後段的數位電路 沒有誤動作，則可爲任何狀態。通常，期望Ν通道型電 晶體3 0 3的源極端子之電位和低電位側輸入電位ν L爲相 同電位。藉由使之成爲相同電位，可使應供給之電位的數 目減少故，能夠減少電源電路的數目。 第3圖中，就構成補正對象之電路元件205的電晶體 301的極性爲Ρ通道型時之補正手段204做說明，接著， 第4圖中，就構成補正對象之電路元件205的電晶體401 之極性爲Ν通道型時之補正手段204做說明。 第4圖中，數位電路201係具有：補正輸入輸入端子 202之訊號的電位之補正手段204 ;以及動作藉由以該補 正手段204所補正的輸入訊號所控制的電路元件205。而 1338949 且，訊號係依循該電路元件205的動作而由輸出端子203 所被輸出。補正手段204係藉由反相器電路所構成。 構成補正對象之電路元件205的電晶體40 1的源極端 子係與低電位側電源Vss 1連接，汲極端子係與輸出端子 203連接。電晶體401的閘極端子係與補正手段2 04的輸 出端子連接。補正手段204係藉由反相器電路構成。構成 該反相器之P通道型電晶體403的源極端子係與高電位側 輸入電位VH爲相同電位，或者與高電位側輸入電位VH 大約相等電位連接。P通道型電晶體403的閘極端子係與 輸入端子2 02連接，汲極端子係作爲補正手段204的輸出 端子而與電晶體40 1的閘極端子連接。構成該反相器的N 通道型電晶體402的源極端子係與低電位側電源Vss2連 接。N通道型電晶體4 02的閘極端子係與輸入端子202連 接，汲極端子係作爲補正手段204的輸出端子而與電晶體 401的閘極端子連接。 接著，說明第4圖的數位電路20 1的動作。 首先，在輸入端子2〇2輸入高電位側輸入電位VH時 ，則P通道型電晶體403的閘極、源極間電壓爲〇V或者 大約0V。如設P通道型電晶體403的臨界値電壓爲〇V以 上時，在此情形下，P通道型電晶體403非導通。另一方 面，在N通道型電晶體402的閘極、源極間電壓施加（ VH-Vss2)。通常，N通道型電晶體402的閘極、源極間 電壓（VH-Vss2 )大於N通道型電晶體402的臨界値電壓 故，N通道型電晶體402導通。其結果爲，在電晶體401 的閘極施加了低電位側電源Vss2。在此情形下，電晶體 -20- 1338949 401的閘極、源極間電壓（Vss2-Vssl )如小於電晶體401 的臨界値電壓，則電晶體401非導通。即在輸入端子202 輸入高電位側輸入電位V Η時，則電晶體4 0 1非導通。 接著，在輸入端子202輸入低電位側輸入電位VL時 ，Ρ通道型電晶體403的閘極、源極間電壓爲（VL-VH ) 。因此，通常（VL-VH)小於Ρ通道型電晶體403的臨界 値電壓故，Ρ通道型電晶體403導通。另一方面，Ν通道 型電晶體402的閘極、源極間電壓爲（VL-Vss2 )。在（ VL-Vss2)小於Ν通道型電晶體402的臨界値電壓時，Ν 通道型電晶體402非導通。因此，在電晶體40 1的閘極端 子施加VH，電晶體401導通。即在輸入端子202輸入低 電位側輸入電位V L時，電晶體4 0 1導通’輸出低電位側 電源V s s 1。 但是，Ν通道型電晶體4 0 2的閘極、源極間電壓（ VL-Vss2)大於Ν通道型電晶體402的臨界値電壓時，Ν 通道型電晶體402導通。在此情形下，Ρ通道型電晶體 4 03也導通故，施加於電晶體401的閘極端子的電位係由 Ν通道型電晶體402和Ρ通道型電晶體403的導通電阻所 決定，變成具有由V s s 2至V Η間的大小之電位。在此情 形下，在電晶體40 1的閘極端子儘可能想要施加容易導通 的電位。因此，使Ρ通道型電晶體403的導通電阻變小。 其結果爲，在電晶體40 1的閘極端子施加接近VH的電位 ，電晶體401導通。 如此，在輸入端子202輸入高電位側輸入電位VH時

，電晶體40 1非導通。反之，輸入低電位側輸入電位VL -21 - 1338949 時，電晶體4 Ο 1導通，輸出低電位側電源V s s 1。即電晶 體401在應非導通時，變成非導通，在應導通時，變成導 通。因此，可以使之正常地動作。 另外，在應非導通時，變成非導通故，可以防止電流 洩漏而繼續流通。因此，能夠降低消耗電力。另外，補正 手段204係藉由反相器電路所構成故，需要注意在此電晶 體401輸入使輸入訊號反轉之訊號。 另外，爲了使P通道型電晶體403的導通電阻小於N 通道型電晶體402的導通電阻，則提升P通道型電晶體 403的電流驅動能力即可。因此，可使P通道型電晶體 403的W/L比N通道型電晶體402的W/L大很多即可。 具體爲，可使P通道型電晶體403的W/L比N通道型電 晶體402的W/L大10倍以上即可。一般，P通道型電晶 體比N通道型電晶體其移動度小，即電流驅動能力小。 因此，期望使P通道型電晶體403的W/L變得更大些。 如此，即使使P通道型電晶體403的W/L變大，也 不會有大的副作用。例如，在輸入端子2 0 2輸入高電位側 輸入電位VH時，使N通道型電晶體402導通，在電晶體 4 0 1的閘極施加低電位側電源V s s 2。此時，如P通道型電 晶體403沒有非導通，由於P通道型電晶體403的導通電 阻小，在電晶體40 1的閘極施加比低電位側電源Vss2高 的電位，結果爲可以推測電晶體40 1不會變成非導通。但 是，在輸入端子202輸入高電位側輸入電位VH時，P通 道型電晶體403非導通。因此’即使使P通道型電晶體 403的W/L變大，也不會有大的副作用。 -22- 1338949 另外’在輸入端子202輸入高電位側輸入電位VH時 ’如使滿足電晶體40 1非導通的條件，即電晶體40丨的閘 極、源極間電壓（V s s 2 - V s s 1 )小於電晶體4 0 1的臨界値 電壓之條件’則低電位側電源V s s 1和低電位側電源V s s 2 可爲相同電位’也可以不同。即數位電路2 0 1如係輸出正 常的邏輯，或者設置於後段的數位電路沒有誤動作，則可 爲任何狀態。通常，期望低電位側電源Vss 1和低電位側 電源Vss2爲相同電位。藉由使之成爲相同電位，可以使 應供給的電位之數目減少故，能夠減少電源電路的數目。 另外’如爲相同電位’可使連接於相同配線。其結果可以 使佈局面積變小。 另外’ P通道型電晶體403的源極端子的電位可與高 電位側輸入電位VH爲相同電位，也可爲不同。數位電路 201如係輸出正常邏輯，或者設置在後段的數位電路沒有 誤動作’則可爲任何狀態。通常，期望P通道型電晶體 4 0 3的源極端子之電位與高電位側輸入電位v η爲相同電 位。藉由設爲相同電位，可使應供給的電位數目變小故， 能夠減少電源電路的數目。 另外，第3圖、第4圖中，補正手段204雖係利用反 相器而構成’但是並不限定於此。也可利用如NAND電路 或NOR電路等別的電路，以構成補正手段204。 另外’藉由本發明之構造，輸入訊號的振幅即使小於 電源電壓的振幅’也可正常地動作故，不須另外設置別的 昇壓電路，有助於成本削減。另外，在將來自ic的訊號 當成輸入訊號而供應給形成在玻璃基板上的數位線路時， -23- 1338949 可不使用昇壓電路而直接對於數位電路供給輸入訊號。 (實施形態2 )

在本實施形態中，說明在數位電路之一的反相器使用 本發明的情形。但是，正確而言，如在反相器使用本發明 時，則輸出訊號的邏輯變成相反。此係由於數位電路的補 正手段係藉由反相器構成的關係。即在將使輸入訊號反轉 的訊號輸入反相器時，由反相器輸出的訊號會變成輸出訊 號。結果爲，作爲輸入訊號在輸入1 (H訊號）時，邏輯 不反轉，1 ( Η訊號）被輸出，此點需要加以注意。 第1圖係顯示本實施形態的以反相器爲補正對象之數 位電路20 1的構造。在第1圖中，數位電路20 1係具有： 補正輸入於輸入端子202之訊號的電位之補正手段204 : 以及動作藉由該補正手段204所補正的輸入訊號而受控制 的電路元件205。而且，訊號係依循該電路元件205的動 作而由輸出端子203被輸出。 補正對象的電路元件205係以Ρ通道型電晶體301和 Ν通道型電晶體401所構成。補正手段204係被分成對應 Ρ通道型電晶體3 01的部份，以及對應Ν通道型電晶體 4〇1的部份。 在補正手段204中，對應Ρ通道型電晶體301的部份 係設爲與第3圖所示之補正手段204爲相同構造。即補正 手段204係藉由反相器所構成。該反相器係以Ν通道型 電晶體3 03和Ρ通道型電晶體302構成。第3圖中，Ρ通 道型電晶體3 02的源極端子係與高電位側電源Vdd2連接 -24 - 1338949 。但是，第1圖中，係將高電位側電源彙整爲一個。因此 ，P通道型電晶體302的源極端子和P通道型電晶體301 的源極端子係連接於高電位側電源Vdd。另外’與第3圖 相同，也可使高電位側電源爲個別的電源。 在補正手段204中，對應N通道型電晶體401的部 份係與第4圖所示的補正手段204爲相同構造。即補正手 段204係藉由反相器所構成。該反相器係以P通道型電晶 體403和N通道型電晶體4〇2所構成。第4圖中，N通道 型電晶體4〇2的源極端子係與低電位側電源Vss2連接。 但是，第1圖中，將低電位側電源彙整爲一個。因此，N 通道型電晶體40 2的源極端子和N通道型電晶體401的 源極端子係連接於低電位側電源Vss。另外，與第4圖相 同，也可將低電位側電源設爲個別電源。 如此，對應N通道型電晶體401的部份可利用與第4 圖所示之補正手段204相同的構造，對應P通道型電晶體 3 〇 1的部份可使用與第3圖所示之補正手段2 04相同的構 造。 接著，說明第1圖所示之數位電路201的動作。另外 ’基本動作係與第3圖、第4圖相同故，省略詳細之說明 〇 首先’設在輸入端子202輸入0(L訊號）。此時的 電位係低電位側輸入電位VL。另外，低電位側輸入電位 VL設爲比低電位側電源Vss高。首先，說明此時的p通 道型電晶體3〇 1的動作。—在輸入端子2〇2輸入低電位側 輸入電位VL時’則P通道型電晶體3 02導通，n通道型 -25- 1538949 電晶體3 03非導通。因此，在P通道型電晶體301的閘極 端子輸入高電位側電源Vdd。因此，P通道型電晶體30 1 非導通。 接著，說明N通道型電晶體401的動作。一在輸入 端子202輸入低電位側輸入電位VL時，則P通道型電晶 體403導通，N通道型電晶體402非導通。但是，在N通 道型電晶體402的閘極、源極間電壓（VL-Vss )大於N 通道型電晶體402的臨界値電壓時，N通道型電晶體402 1導通。在此情形下，P通道型電晶體403也導通故，N通 道型電晶體40 1的閘極端子的電位係由P通道型電晶體 403和N通道型電晶體402的導通電阻所決定，變成由高 電位側輸入電位VH至低電位側電源Vss間的電位。此時 -，如使P通道型電晶體403的導通電阻小，則成爲在N - 通道型電晶體40 1的閘極端子施加接近高電位側輸入電位 VH之電位。因此，N通道型電晶體401導通。 如此，一在輸入端子202輸入0 ( L訊號）時，則P ®通道型電晶體301非導通，N通道型電晶體401導通。因 此，輸出端子203的電位變成低電位側電源Vss。即〇 ( L 訊號）被輸出。 接著，設爲在輸入端子202輸入1(H訊號）。此時 的電位爲高電位側輸入電位V Η。另外，設高電位側輸入 ' 電位VH比高電位側電源Vdd低。首先，說明此時的Ν通 道型電晶體40 1的動作。一在輸入端子202輸入高電位側 輸入電位VH時’ N通道型電晶體402導通，P通道型電 晶體403非導通。因此，在ν通道型電晶體401的閘極 -26- 1338949 端子輸入低電位側電源Vss。因此，N通道塑電晶體4〇1 非導通。 接著，說明P通道型電晶體3 0 1的動作。一在輸入端 子202輸入高電位側輸入電位VH時，N通道型電晶體 303導通，P通道型電晶體302非導通。但是’在P通道 型電晶體3 02的閘極、源極間電壓（VH-Vdd )小於P通 道型電晶體3 02的臨界値電壓時，P通道型電晶體3 02導 通。在此情形下，N通道型電晶體3 0 3也導通故，P通道 型電晶體3 0 1的閘極端子的電位係由P通道型電晶體3 02 和N通道型電晶體3 03的導通電阻所決定，變成由高電 位側電源Vdd至低電位側輸入電位VL之間的電位。此時 ，如使N通道型電晶體3 03導通電阻小，則成爲在P通 道型電晶體3 0 1的閘極端子施加接近低電位側輸入電位 VL的電位。因此，P通道型電晶體301導通。 如此，一在輸入端子202輸入1 ( Η訊號）時，則P 通道型電晶體301導通，Ν通道型電晶體401非導通。因 此，輸出端子203的電位變成高電位側電源Vdd。即1 ( Η訊號）被輸出。 藉由做成上述之構造，即使輸入訊號的振幅小於電源 電壓的振幅，也可使之正常地動作。而且，由20所輸出 的訊號的振幅與電源電壓的振幅幾乎相等。因此，在數位 電路201的輸出端子203連接別的數位電路時，成爲在該 電路輸入與電源電壓的振幅幾乎相等的訊號故，所以可以 正常地動作。 另外，在第1圖的數位電路201中，具有與輸入訊號 -27- 1338949 相同邏輯値的訊號被輸出。因此，成爲與訊號的邏輯不相 反轉。因此’在想要使邏輯反轉時，於數位電路201的輸 出端子203連接通常的反相器電路即可。 另外’在第1圖中，雖就CMOS型的反相器做顯示， 但是’也可以將P通道型電晶體301或者N通道型電晶 體40 1之其一以電阻或者二極體連接的電晶體等代替，以 構成反相器。第5圖係顯示使用二極體連接的電晶體以代 I替P通道型電晶體301時的電路圖。第6圖係顯示使用電 阻元件以代替P通道型電晶體3 0 1時的電路圖。在第5圖 以及第6圖中，在與第1圖相同之部份係使用相同符號。 符號的說明與第1圖相同故，予以省略。第5圖以及第6 圖的情形也與第1圖同樣地動作。另外，第5圖、第6圖 中，雖使用別的元件來代替P通道型電晶體3 0 1，但是也 - 可以使用別的元件來代替N通道型電晶體40 1。 另外，在實施形態1說明的，也可在本實施形態中適 用。 (實施形態3 ) 在本實施形態中，就數位電路之1的時控反相器使用 本發明的情形做說明。 首先，第7圖係顯示在構成時控反相器的電晶體中， 於控制是否傳達訊號之電晶體的部份使用本發明之情形的 構造。第7圖中，數位電路201係具有：補正輸入於輸入 端子202a、202b之訊號的電位之補正手段204 ;以及動 作藉由該補正手段204所補正的輸入訊號而受控制之電路 -28- 1338949 元件205。而且，訊號係依循該電路元件205的動作而由 輸出端子203被輸出。 補正對象之電路元件205的時控反相器係利用電晶體 p通道型電晶體301、N通道型電晶體401、702、703所 構成。補正手段204係使用電晶體3 02、3 0 3、402、403 所構成。 在電晶體301、401輸入同步訊號。即控制由輸入端 子701所輸入的訊號是否輸出於輸出端子203。因此’電 晶體3 01和電晶體4 01係同時導通’同時非導通。第7圖 中，係就同步訊號的訊號振幅小於電源電壓的振幅做顯示 。在同步訊號用的輸入端子202a、202b輸入電位爲VH 或者V L的訊號。如此一來’同步訊號的訊號振幅即使小 於電源電壓的振幅，藉由補正手段2〇4，也可使適當的訊 號輸入電晶體3 0 1、4 0 1。另外，詳細的動作說明，由於 與實施形態1、2的情形相同故，予以省略。 另外，在輸入端子202a和輸入端子202b輸入相互具 有相反的邏輯之訊號。例如，如在輸入端子2 0 2 a輸入1 (Η訊號）之電位VH，則在輸入端子202b輸入〇 ( L訊 號）之電位V L。 藉由輸入端子701於電晶體702、703輸入資料訊號 '此資料訊號的振幅係設爲與電源電壓的振幅相同。如此 —來’電晶體301、401的導通、非導通爲同步，訊號被 輸出於輸出端子203。 另外，電晶體4 0 1雖配置在電晶體7 0 3和低電位側電 源V s s之間，但是，並不限定於此。電晶體7 〇 3也可配置 -29- 1338949 在電晶體4 Ο 1和低電位側電源v s s之間。 . 同樣地’電晶體30 1雖配置在電晶體702和高電位側 電源Vdd之問，但是，並不限定於此。電晶體702也可 配置在電晶體301和高電位側電源vdd之間。 另外，由同步訊號用的輸入端子202a、202b所輸入 的訊號係藉由補正手段204，其邏輯反轉。結果爲，電晶 體301、401的導通、非導通也成爲相反，此點需要加以 g注意。 接著’第8圖係顯示在構成時控反相器的電晶體中， 於輸入資料訊號的部份之電晶體使用本發明時的構造。第 8圖中，數位電路201係具有··補正輸入於輸入端子202 之訊號的電位之補正手段204 ;以及動作藉由該補正手段 2〇4所補正的輸入訊號而受控制的電路元件205。而且， 訊號係依循該電路元件20 5的動作而由輸出端子203所輸 出。 | 補正對象之電路元件20 5的時控反相器係利用電晶體 30 1、40 1、8 02、804所構成。補正手段204係利用電晶 體 302、303、402、403 所構成。 同步訊號由同步訊號用輸入端子801、80 3輸入電晶 體802、804。同步訊號的訊號振幅設爲與電源電壓的振 幅相同。另外，電晶體802和電晶體8 04係同時導通、同 時非導通。藉此，控制是否將由輸入端子202所輸入的訊 號輸出於輸出端子203。因此，電晶體802和電晶體804 由於導電型相反，所以同步訊號之邏輯也變成相反。 另一方面，資料訊號由輸入端子202輸入電晶體301 -30- 1338949 、4〇1。第8圖中，係顯示資料訊號的訊 電壓的振幅之情形。在資料訊號用的輸入 位爲VH或者VL之訊號。如此一來，即 號振幅小於電源電壓的振幅，藉由補正手 訊號被輸入於電晶體301、401。另外，； 係與實施形態〗、2相同故，予以省略。 另外，電晶體8 04雖係配置在電晶體 電源Vss之間，但是，並不限定於此。電 配置在電晶體804和低電位側電源Vs s之 同樣地，電晶體802雖配置在電晶體 電源Vdd之間，但是，並不限定於此。賃 以配置在電晶體8 02和高電位側電源Vdd 另外，由資料訊號用的輸入端子202 藉由補正手段204，其邏輯反轉。結果J 203輸出具有與由輸入端子202所輸入的 訊號，此點需要加以注意。 另外，第7圖中，雖係在控制同步部 2 04，在第8圖中，在控制資料部份使用 但是，並不限定於此。也可在兩方使用補 如此’對應Ν通道型電晶體4 01的部 圖所示之補正手段204相同的構造，對應 301的部份可使用與第3圖所示之補正手 造。 藉由做成如上述的構造，資料訊號或 即使小於電源電壓的振幅，也可使之正常 -31 - 號振幅小於電源 端子202輸入電 使資料訊號的訊 段204，適當的 詳細動作的說明 4 0 1和低電位側 晶體4 0 1也可以 間。 3 0 1和高電位側 I晶體3 0 1也可 之間。 所輸入的訊號係 i，由輸出端子 訊號相同邏輯的 份使用補正手段 補正手段204， 正手段2 0 4。 份可使用與第4 P通道型電晶體 段204相同的構 同步訊號的振幅 地動作。而且， 1338949 由數位電路201所輸出訊號的振幅與電源電壓的振幅幾乎 相等。因此，在數位電路201的輸出端子203連接別的數 位電路時，在該電路輸入與電源電壓的振幅幾乎相等訊號 故，變成可正常地動作。 另外，在實施形態1、2所說明的，也可以適用在本 實施形態。 (實施形態4 ) 在本實施形態中，係說明在數位電路之一的NAND電 路使用本發明之情形。但是，正確而言，如在NAND電路 使用本發明時，則輸出訊號的邏輯與通常的NAND電路的 情形不同。更正確爲，變成與OR電路相同。即在將使輸 入訊號反轉的訊號輸入NAND電路時，由NAND電路所 輸出的訊號變成輸出訊號。 第9圖係顯示在NAND電路使用本發明時的電路圖。 補正手段204係使用電晶體302a、303a、302b、303b、 402a ' 403a、402b、403b 構成 ° 如第9圖所示般，對應N通道型電晶體部份可利用 與第4圖所示之補正手段204相同的構造，對應P通道型 電晶體部份可以使用與第3圖所示之補正手段204相同的 構造。 藉由利用補正手段204，由輸入端子202a、202b所 輸入的訊號變成適當電位的訊號，而輸入於各電晶體。另 外，由於與實施形態1、2的情形相同，所以省略詳細動 作的說明。 -32- 1338949 藉由做成如上述的構造，輸入訊號的振幅即使小於電 源電壓的振幅，也可使之正常地動作。而且，由數位電路 2〇 1所輸出訊號的振幅與電源電壓的振幅幾乎相等。因此 ，在數位電路201的輸出端子203連接別的數位電路時， 在該電路輸入與電源電壓的振幅幾乎相等的訊號故，可以 正常地動作。 另外，在實施形態1、2所說明的，也可以適用於本 實施形態。 (實施形態5 ) 在本實施形態中，係說明在數位電路之一的NOR電 路使用本發明之情形。但是，正確而言，如在NOR電路 使用本發明時，則輸出訊號的邏輯與通常的NOR電路的 情形不同。更正確爲，變成與AND電路相同。即在將使 輸入訊號反轉的訊號輸入NOR電路時，則由NOR電路所 輸出的訊號變成輸出訊號》 第10圖係顯示在NOR電路使用本發明時的電路圖。 補正手段204係利用電晶體302a、303a、302b、303b、 402a、 403a、 402b、 403b 構成。 如第1 〇圖所示般，對應N通道型電晶體部份可使用 與第4圖所示之補正手段204相同的構造，對應P通道型 電晶體部份可使用與第3圖所示之補正手段204相同的構 造。 藉由使用補正手段204，由輸入端子202a、202b所 輸入的訊號變成適當電位的訊號，被輸入於各電晶體。另 -33- m%949 外，與實施形態1、2的情形相同故，省略詳細動作的說 明，

藉由做成如上述的構造，即使輸入訊號的振幅比電源 電壓的振幅小，也可使之正常地動作。而且，由數位電路 20 1所輸出訊號的振幅與電源電壓的振幅幾乎相等。因此 ，在數位電路201的輸出端子203連接別的數位電路時， 由於在該電路輸入與電源電壓的振幅幾乎相等的訊號故， 變成可正常地動作。 另外，在實施形態1、2所說明的，也可以適用於本 實施形態。 (實施例） [實施例1 ] 在本實施例中，說明顯示裝置以及訊號線驅動電路等 之構造和其之動作。訊號線驅動電路的一部份或閘極線驅 動電路的一部份可以使用本發明的電路。 第Μ圖係顯示顯示裝置例。如第11圖所示般，顯示 裝置係具有畫素部1101'閘極線驅動電路1102、訊號線 驅動電路111 〇。閘極線驅動電路11 02係對畫素部1 1 01 依序輸出選擇訊號。訊號線驅動電路1 1 1 〇係對畫素部 1 1 0 1依序輸出視頻訊號。在畫素部1 1 〇 1中，依據視頻訊 號以控制光的狀態來顯示影像。由訊號線驅動電路1 π 0 而輸入於畫素部1101的視頻訊號以電壓爲多數。即配置 在畫素的顯示元件或控制顯示元件的元件多數係依據由訊 號線驅動電路1 1 1 0所輸入的視頻訊號（電壓）而使之改 -34- 1338949 變狀態。也有少數之輸入於畫素部11 Ο 1的視頻訊號係爲 電流的情形。配置於畫素的顯示元件例，可舉使用於液晶 顯示器（LCD)或有機EL(電激發光）顯示器或FED(場發 射顯不器）等之顯示元件。 另外’閘極線驅動電路1 1 0 2或訊號線驅動電路1 1 1 〇 也可以配置爲多數。 訊號線驅動電路1 1 1 0其構造可分成多數的部份。大 槪舉其一例爲：移位暫存器1 1 03、第1閂鎖電路（LAT 1 )1 104、第2閂鎖電路（LAT2 ) 1 1 05、數位/類比轉換電 路1 1 0 6等。 此處，簡單說明訊號線驅動電路1 1 1 0的動作。移位 暫存器1 1 03係利用多數列的正反器電路（FF )等構成， 於其輸入時脈訊號（S - C L K ) 1 1 1 2、起始脈衝（S P ) 1 1 1 3 、時脈反轉訊號（S-CLKb) 1111。依據這些訊號的時序 ，取樣脈衝依序被輸出。 由移位暫存器1 1 03所輸出的取樣脈衝係輸入於第1 閂鎖電路1 1 04 ’視頻訊號由視頻訊號線1 1 〇 8而輸入於第 1閂鎖電路1 1 04，依據輸入取樣脈衝之時序，在各列保持 視頻訊號。另外，在配置數位/類比轉換電路1 1 06時，視 頻訊號爲數位値。 在第1閂鎖電路1 1 04中，直到最終列爲止，如視頻 訊號的保持結束時，在水平回掃期間中，由閂鎖控制線 1 109輸入閂鎖脈衝（Latch Pulse )，保持在第1閂鎖電 路1 1 04的視頻訊號被轉送於第2閂鎖電路1 1 〇5。之後， 保持在第2閂鎖電路1 1 0 5的視頻訊號以1行份同時地輸 -35- 1-358949 入於數位/類比轉換電路1 1 06。而且，由數位/類比轉換電 路1106所輸出的訊號則被輸入於畫素部11〇1。 保持在第2閂鎖電路1 1 05的視頻訊號經由各種電路 而輸入於畫素部1101之間，取樣脈衝再度於移位暫存器 1 1 03中被輸出。即同時進行2種動作。藉此，變成可以 進行線依序驅動。以後，重複此動作。

另外，在第1閂鎖電路1 1 04或第2閂鎖電路1 1 05爲 可以保存類比値的電路時，則也可以省略數位/類比轉換 電路1 1 06。另外，在輸出於畫素部1 1 〇 1的資料爲2値， 即數位値時，也可以省略數位/類比轉換電路U 06。另外 ，也有在訊號線驅動電路111 〇內藏位準移位器電路或r 補正電路或電壓電流轉換電路、放大電路等。如此，訊號 線驅動電路1 1 1 0的構造並不限定於第1 1圖，可有各種構 造。 另一方面，閘極線驅動電路1 1 02多數係只對畫素部 1101依序輸出選擇訊號故，所以多數係藉由具有與訊號 線驅動電路1 1 1 0的移位暫存器1 1 03同樣構造的移位暫存 器或位準移位器電路、放大電路等所構成。但是，閘極線 驅動電路1102的構造並不限定於此，可有各種構造。 本發明可以適用於訊號線驅動電路1 1 1 0或閘極線驅 動電路1102等的移位暫存器或訊號線驅動電路πιο的第 1閂鎖電路（LAT1 ) 1 104等。 第12圖係顯示移位暫存器的一部份。由反相器或時 控反相器1201、1202、1203、1204所構成。而且’移位 暫存器與時脈訊號（S-CLK ) 1 1 12、時脈反轉訊號（S- -36- 1338949 CLKb ) 1 1 1 1同步動作。此處，設時脈訊號（ 1112、時脈反轉訊號（S-CLKb) 1111的訊號振 源電壓的振幅。在此種情形下，可於輸入比電源 幅小的訊號之部份使用本發明。即時控反相器 1 202、1 203、1204可使用如第7圖所示之時控 在第7圖之同步訊號用的輸入端子202a、202b 訊號（S-CLK ) 1 1 12或時脈反轉訊號（S-CLKb ) 可。 接著，第1 3圖係顯示第1閂鎖電路（LAT 1 : 一部份。由反相器或時控反相器13001、13002 而且，在配線1 3 003輸入由移位暫存器1 103所 樣脈衝。另外，視頻訊號由視頻訊號線1 1 08所 此，視頻訊號與取樣脈衝同步而被保存在第1閂 LAT1 ) 1 1 〇4。此處，設視頻訊號的振幅小於電 振幅。在此種情形下，輸入比電源電壓的振幅小 部份可以使用本發明。即時控反相器1 3 00 1可以 8圖所示之時控反相器。時控反相器1 3 002中並 入比電源電壓的振幅小之訊號的部份故，可通常 成。因此，在第8圖的同步訊號用之輸入端子 輸入取樣脈衝，視頻訊號由視頻訊號線11 08輸 圖的資料訊號用的輸入端子202即可。 另外，如已經敘述過的，本發明的電晶體可 式的電晶體，可形成在任何的基板上。因此，第 示之電路可全部形成在玻璃基板上，也可形成在 上，可形成在單結晶基板，也可形成在SOI基板 -37- S-CLK ) 幅小於電 電壓的振 F 1201' 反相器。 輸入時脈 1 1 1 1 即 )1104 的 所構成。 輸出的取 輸入。因 鎖電路（ 源電壓的 之訊號的 使用如第 不存在輸 的電路構 801 、 802 入於第8 爲任何形 1 1圖所 塑膠基板 上，可形 1558949 成在任何基板上。或者可以是第1 1圖的電路之一部份形 .成在某基板，第1 1圖之電路的別的一部份形成在別的基 .板。即第1 1圖的電路全部可不形成在相同基板上。例如 ’第1 1圖中，畫素部1 1 0 1和閘極線驅動電路1 1 02利用 TFT形成在玻璃基板上，訊號線驅動電路Π 1 〇 (或者其 之一部份）形成在單結晶基板上，將其之1C晶片以 COG(Chip On Glass:玻璃連接式晶片）連接而配置在玻璃 |基板上。或者利用TAB(Tape Auto Bonding:捲帶自動接 合）或印刷基板將其之1C晶片與玻璃基板連接亦可。 [實施例2] 在本實施例中，說明使用本發明之反相器的佈局圖。 對應的電路圖係顯示在第1圖。 第14圖係顯示以第1圖所示反相器爲補正對象之數 位電路的佈局圖。在由多晶矽等所形成的半導體層1401 之上層存在有閘極絕緣膜層，在其之上層有閘極配線（第 1配線）1 402的部份即爲電晶體。在閘極配線（第1配線 )1 402的上層有層間絕緣膜，在其上有第2配線1 404。 第2配線1 404和半導體層1401或者第2配線1 404和閘 極配線（第1配線）1 402係藉由設置接觸部1 403而相連 接。 第1 4圖中，對於對應第1圖的部份係使用相同符號 。符號的說明與第1圖相同故，予以省略。補正對象的電 路元件係以P通道型電晶體3 01和N通道型電晶體401 構成。補正手段分成對應P通道型電晶體301的部份和對 -38- 1338949 應N通道型電晶體的部份。對應P通道型電晶體3 01的 部份係以Ν通道型電晶體303和Ρ通道型電晶體3 02構 成。另外，對應Ν通道型電晶體4 01的部份係以Ρ通道 型電晶體403和Ν通道型電晶體402構成。 使用如第14圖的佈局圖，而利用周知的技術，可以 實現本發明的半導體裝置。 另外，第1 4圖中，使電晶體4 0 3和電晶體3 0 3的閘 極寬W變大。藉此，以提高電晶體403和電晶體3 03的 電流驅動能力，使導通電阻變小。 另外，本實施例可以與實施形態1〜5、實施例1做 任意組合。 [實施例3 ] 使用本發明之電子機器可舉：視頻照相機、數位相機 、護目鏡式顯示器（頭戴式顯示器）、導航系統、音響再 生裝置（車用音響、組合音響等）、筆記型個人電腦、遊 戲機、攜帶式資訊終端（可攜式電腦、行動電話、攜帶式 遊戲機或者電子書等）、具備記錄媒體之影像再生裝置（ 具體爲具備再生Digital Versatile Disc(DVD:數位影音光 碟）等之記錄媒體，以顯示其影像之顯示器的裝置）等。 第1 5圖係顯示彼等之電子機器的具體例。 第15(A)圖係發光裝置，包含：框體13001、支持 台1 3002、顯示部1 3 003、揚聲器1 3004、視頻輸入端子 13005等。本發明可以使用於構成顯示部13003的電氣電 路。另外，藉由本發明而完成第15(A)所示之發光裝置 -39- 1338949 。發光裝置係自我發光型，不需要背光，可以做爲比液晶 .顯示器還薄的顯示部。另外，發光裝置係包含：個人電腦 .用、τν播放收訊用、廣告顯示用等全部的資訊顯示用顯 示裝置。 第1 5 ( B)圖係數位數位靜像攝影機，包含：本體 13 101 '顯示部13 102、收像部13 103 '操作鍵13104、外 部連接埠1 3 1 05、快門1 3 1 06。本發明可以使用於構成顯 φ示埠13102的電氣電路。另外，藉由本發明而完成第15 (B)圖所示之數位靜像攝影機。 第15 ( C)圖係筆記型個人電腦，包含：本體1 320 1 、框體13202、顯示埠13203、鍵盤132041、外部連接埠 1 3 20 5、指向滑鼠1 3 206等。本發明可以使用於構成顯示 - 埠1 3 203之電氣電路。另外，藉由本發明而完成第15(C )圖所示之筆記型個人電腦。 第1 5 ( D )圖係可攜式電腦，包含：本體1 3 3 0 1、顯 _示埠1 3 3 02、開關1 3 3 03、操作鍵1 3 3 04、紅外線埠1 3 3 05 等。本發明可以使用於構成顯示埠13302之電氣電路。另 外*藉由本發明而完成第15(D)圖所示之可攜式電腦。 第1 5 ( E )圖係具備記錄媒體之攜帶型影像再生裝置 (具體爲DVD再生裝置），包含：本體13401、框體 1 3402、顯示部A1 3403、顯示部B 1 3404、記錄媒體（ DVD等）讀入部13405、操作鍵13406、揚聲器部13 40 7 等。顯示部A 1 3403主要顯示影像資訊，顯示部B 1 3 404 主要顯示文字資訊，本發明可以使用於構成顯示部A、 B13403、13404之電氣電路。另外，具備記錄媒體之影像 -40- 1338949 再生裝置也包含家庭用遊戲機等。藉由本發明而完成第 15(E)圖所示之DVD再生裝置。 第1 5 ( F)圖係護目鏡式顯示器（頭戴式顯示器）， 包含：本體13501、顯示部13502、臂部13503。本發明 可以使用於構成顯示部13502之電氣電路。另外，藉由本 發明而完成第15(F)圖所示之護目鏡式顯示器。 第1 5 ( G )圖係視頻照相機，包含：本體1 3 6 0 1、顯 示部13602、框體13603、外部連接i阜】36〇4、遙控收訊 部13605、收像部13606、電池13607、聲音輸入部13608 '操作鍵1 3609等。本發明可以使用於構成顯示部1 3602 之電氣電路。另外，藉由本發明完成第15(G)圖所示之 視頻照相機。 第15(H)圖係行動電話，包含：本體13701、框體 13702 '顯示部13703、聲音輸入部13704、聲音輸出部 13705、操作鍵13706、外部連接埠13707、天線13708等 。本發明可以使用於構成顯示部13703的電氣電路。另外 ’顯示部1 3 703係藉由在黑色背景顯示白色的文字以抑制 行動電話的消耗電流。另外，藉由本發明完成第1 5 ( Η ) 圖所示之行動電話。 另外’將來發光材料的發光亮度如提高，也可以使用 於以透鏡等放大投影包含輸出的影像資訊之光的前面投影 型或者背投影型之投影機。 另外，上述電子機器多數係顯示透過網際網路或 CATV(有線電視）等電子通訊線路而發訊的資訊，特別是 顯示動畫資訊的機會增加。發光材料的響應速度非常高之 -41 - 1338949 故，發光裝置適合於動畫顯示。 另外，發光裝置係發光部份消耗電力故，期望發光部 份儘可能少而能顯示資訊。因此，在攜帶式資訊終端特別 是行動電話或音響再生裝置之以文字資訊爲主的顯示部使 用發光裝置時，期望以非發光部份爲背景，以發光部份形 成文字資訊而予以驅動。

如上述般，本發明的使用範圍極爲廣泛，可以使用於 所有領域的電子機器。另外，本實施形態的電子機器也可 以使用實施形態1〜5、實施例1〜2所示之其中一種構造 的半導體裝置。 【圖式簡單說明】 第1圖係顯示將本發明使用於反相器時的電路構造圖 〇 第2圖係顯示本發明之數位電路的構造圖。 第3圖係顯示本發明之數位電路的構造圖。 第4圖係顯示本發明之數位電路的構造圖。 第5圖係顯示將本發明使用於反相器時的電路構造圖 〇 第6圖係顯示將本發明使用於反相器時的電路構造圖 〇 第7圖係顯示將本發明使用於時控反相器時的電路構 造圖。 第8圖係顯示將本發明使用於時控反相器時的電路構 造圖。 -42- 1338949 第9圖係顯示將本發明使用於NAND電路時的電路構 造圖。 第10圖係顯示將本發明使用於NOR電路時的電路構 造圖。 第Π圖係顯示本發明之顯示裝置的構造圖。 第1 2圖係顯示本發明之電晶體的構造圖。 第1 3圖係顯示本發明之第1閂鎖電路的構造圖。 第1 4圖係顯示將本發明使用於反相器時的電路佈局 圖。 第15圖使用本發明之電子機器圖。 第16圖係顯示一般的反相器的構造和輸入訊號的電 位不是所期望高時，反相器誤動作之樣子圖。 【主要元件對照表】 20 1 數 位 電 路 202 輸 入 端 子 203 輸 出 端 子 204 補 正 手 段 205 電 路 元 件 301 電 晶 體 3 02 P 通 道 型 電 晶 體 303 N 通 道 型 電 晶 體 401 電 晶 體 402 N 通 道 型 電 晶 體 403 P 通 道 型 電 晶 體 1338949 110 1 畫素部 1102 ! ! 0 3 1104 1105 1106 1109

閘極線驅動電路 移位暫存器 第1閂鎖電路 第2閂鎖電路 數位/類比轉換電路 閂鎖控制線 訊號線驅動電路

-44

Claims (1)

1. 拾、申請專利範圍 1 · 一種半導體裝置，係具有第丨薄膜電晶體、第2 薄膜電晶體 '及第3薄膜電晶體者，其特徵爲： 上述第1薄膜電晶體的閘極端子和上述第2薄膜電晶 體的閘極端子係電性連接， 上述第1薄膜電晶體的汲極端子和上述第2薄膜電晶 體的汲極端子係電性連接， 上述第1薄膜電晶體的汲極端子和上述第3薄膜電晶 體的閘極端子係電性連接， 上述第1薄膜電晶體的閘極端子被供給第1訊號電位 或者第2訊號電位之其中之一， 上述第1薄膜電晶體的源極端子被供給第1電源電位 » 上述第2薄膜電晶體的源極端子被供給與上述第1訊 號電位相同的電位， 上述第3薄膜電晶體的源極端子被供給第2電源電位 y 上述第1電源電位與上述第2電源電位爲同一電位， 上述第1訊號電位係較上述第2訊號電位爲高， 上述第2訊號電位係較上述第1電源電位爲高。 2· —種顯示裝置，其特徵爲具備： 申請專利範圍第1項所記載之半導體裝置。 3. —種電子機器，其特徵爲具備： 申請專利範圍第2項記載之顯示裝置。 4 ·如申請專利範圍第1項記載之半導體裝置，其中 -45- I—35S949 ，上述第1薄膜電晶體和上述第2薄膜電晶體係導電型不 同。 5· —種半導體裝置，係具有第1薄膜電晶體、第2 薄膜電晶體、第3薄膜電晶體、及第4薄膜電晶體者，其 特徵爲： 上述第1薄膜電晶體的閘極端子和上述第2薄膜電晶 體的閘極端子係電性連接， 上述第1薄膜電晶體的汲極端子和上述第2薄膜電晶 體的汲極端子係電性連接， 上述第1薄膜電晶體的汲極端子和上述第3薄膜電晶 體的閘極端子係電性連接， 上述第1薄膜電晶體的閘極端子被供給第1訊號電位 或者第2訊號電位之其一， 上述第1薄膜電晶體的源極端子被供給第1電源電位 j 上述第2薄膜電晶體的源極端子被供給與上述第1訊 號電位相同之電位， 上述第3薄膜電晶體之源極端子被供給第2電源電位 上述第1薄膜電晶體以及上述第3薄膜電晶體爲P通 道型薄膜電晶體，上述第2薄膜電晶體及上述第4薄膜電 晶體爲N通道型薄膜電晶體， 於上述第4薄膜電晶體之源極端子被供給第3電源電 位， 上述第4薄膜電晶體之汲極端子，係被電性連接於上 -46- 1338949 述第3薄膜電晶體之汲極端子， 上述第1電源電位與上述第2電源電位爲同一電位， 上述第1訊號電位係較上述第2訊號電位爲低， 上述第3電源電位係較上述第1訊號電位爲低。 6· —種顯示裝置，其特徵爲具備： 申請專利範圍第5項所記載之半導體裝置。 7.如申請專利範圍第5項之半導體裝置，其中 上述第1薄膜電晶體之汲極端子的輸出電位，係被輸 入上述第3薄膜電晶體之閘極端子。 8· —種電子機器，其特徵爲具備： 申請專利範圍第6項記載之顯示裝置。 9· 一種半導體裝置，係具有第1薄膜電晶體、第2 薄膜電晶體、及第3薄膜電晶體者，其特徵爲： 上述第1薄膜電晶體的閘極端子和上述第2薄膜電晶 體的閘極端子係電性連接， 上述第1薄膜電晶體的汲極端子和上述第2薄膜電晶 體的汲極端子係電性連接， 上述第1薄膜電晶體的汲極端子和上述第3薄膜電晶 體的閘極端子係電性連接， 上述第1薄膜電晶體的閘極端子被供給第1訊號電位 或者第2訊號電位之其一， 上述第1薄膜電晶體的源極端子被供給第1電源電位 上述第2薄膜電晶體的源極端子被供給與上述第丨訊 號電位相同之電位， -47- 1338949 上述第3薄膜電晶體之源極端子被供給第2電源電位 » 上述第1薄膜電晶體以及上述第3薄膜電晶體爲N 通道型薄膜電晶體’上述第2薄膜電晶體爲p通道型薄膜 電晶體， 上述第1電源電位與上述第2電源電位爲同一電位， 上述第1訊號電位係較上述第2訊號電位爲高， 上述第2訊號電位係較上述第1電源電位爲高。 10· —種顯示裝置，其特徵爲具備： 申請專利範圍第9項所記載之半導體裝置。 11，一種電子機器，其特徵爲具備： 申請專利範圍第1 0項記載之顯示裝置。 12· —種半導體裝置，係具有第1至第6薄膜電晶體 之半導體裝置，其特徵爲： 上述第1至第4薄膜電晶體之閘極端子分別被電性連 接， 上述第1薄膜電晶體的汲極端子和上述第2薄膜電晶 體的汲極端子係電性連接， 上述第3薄膜電晶體的汲極端子和上述第4薄膜電晶 體的汲極端子係電性連接， 上述第5薄膜電晶體的閘極端子和上述第1薄膜電晶 體的汲極端子係電性連接， 上述第6薄膜電晶體之閘極端子和上述第3薄膜電晶 體之汲極端子係電性連接， 上述第5薄膜電晶體之汲極端子和上述第6薄膜電晶 -48 - 1338949 體之汲極端子係電性連接， 上述第1薄膜電晶體及上述第3薄膜電晶體及上述第 5薄膜電晶體爲P通道型薄膜電晶體， 上述第2薄膜電晶體及上述第4薄膜電晶體及上述第 6薄膜電晶體爲N通道型薄膜電晶體， 第1輸入訊號電位與第2輸入訊號電位之一係被輸入 上述第1薄膜電晶體至上述第4薄膜電晶體之閘極端子， 上述第2薄膜電晶體的源極端子被供給上述第1輸入 訊號電位， 上述第3薄膜電晶體的源極端子被供給上述第2輸入 訊號電位， 上述第1薄膜電晶體之源極端子及上述第5薄膜電晶 體之源極端子係被供給第1電源電位， 上述第4薄膜電晶體之源極端子及上述第6薄膜電晶 體之源極端子係被供給第2電源電位， 上述第1輸入訊號電位較上述第2輸入訊號電位爲低 > 上述第2訊號電位較上述第丨電源電位爲低， 上述第1訊號電位較上述第2電源電位爲高。 13.如申請專利範圍第12項之半導體裝置，其中 上述第1薄膜電晶體至上述第4薄膜電晶體之閘極端 子係電性連接於輸入端子》 1 4 .如申請專利範圍第1 2項之半導體裝置，其中 上述第5薄膜電晶體和上述第6薄膜電晶體之汲極端 子係電性連接於輸出端子。 -49- 1338949 1 5 申請專利範圍第1項之半導體裝置，其中 i $第2薄膜電晶體之閘極寬對於閘極長之比率，係 @ ± $第1薄膜電晶體之閘極寬對於閘極長之比率大10 倍以上。 1 6·如申請專利範圍第5項之半導體裝置，其中 i述第2薄膜電晶體之閘極寬對於閘極長之比率，係 € ± $第1薄膜電晶體之閘極寬對於閘極長之比率大5倍 以上。 1 7 .如申請專利範圍第9項之半導體裝置，其中 i：述第2薄膜電晶體之閘極寬對於閘極長之比率，係 $交±述第1薄膜電晶體之閘極寬對於閘極長之比率大1 0 倍以上。 1 8 ·如申請專利範圍第！ 2項之半導體裝置，其中 ±述第2薄膜電晶體之閘極寬對於閘極長之比率，係 較上述第1薄膜電晶體之閘極寬對於閘極長之比率大5倍 以上。 1 9 ·如申請專利範圍第1 2項之半導體裝置，其中 上述第3薄膜電晶體之閘極寬對於閘極長之比率，係 較上述第4薄膜電晶體之閘極寬對於閘極長之比率大1 0 倍以上。 2 0.如申請專利範圍第5項之半導體裝置，其中 上述第2訊號電位較上述第1電源電位爲低。 -50- 1338949 柒、（一）、本案指定代表圖為：第1圖 (二）、本代表圖之元件代表符號簡單說明： 20 1 數 位電 路 2 02 輸 入端 子 > 203 輸 出牺 子 ， 204 補 正手 段 y 205 電 路元 件 y 30 1 電 晶體 > 302 P 通道 型 電 晶 體， 3 03 N P通 道 型 電 晶體 40 1: 電晶體 402 N 通道 型 電 晶 體， 403 P 通道 型 電 晶 體， V d d :高電位側電源， Vss :低電位側電源， V L :低電位側輸入電位， VH :高電位側輸入電位 捌、本案若有化學式時，請揭示最能顯示發明特徵的化學 式：