KR20010106478A

KR20010106478A - 반도체장치 및 상기를 이용한 액정디스플레이

Info

Publication number: KR20010106478A
Application number: KR1020017003318A
Authority: KR
Inventors: 아키모토하지미
Original assignee: 가나이 쓰토무; 가부시키가이샤 히타치세이사쿠쇼
Priority date: 1998-09-18
Filing date: 1998-09-18
Publication date: 2001-11-29
Also published as: TW490651B; WO2000017847A1; US6801176B1; JP4292714B2

Abstract

본 발명은 반도체 장치 및 상기를 이용한 액정디스플레이에 관한 것으로서 논리회로의 논리한계치의 불규칙에 의해 회로간에서의 돌입잡음의 발생과 논리회로의 지연이 생긴다.

인버터논리의 입력을 직류적으로 커트하고 정기적으로 입출력전압을 단축격납시키는 것에 의해 자기정합적으로 논리입력전압으로 한계치불규칙분의 오프세트를 전한다.

회로간에서의 돌입잡음의 발생과 논리회로의 지연을 억제하는 것이 가능하고 회로의 고속화 저전압화를 도모하는 것이 가능한 기술이 제시된다.

Description

반도체장치 및 상기를 이용한 액정디스플레이{SEMICONDUCTOR DEVICE AND LIQUID CRYSTAL DISPLAY COMRPRISING THE SAME}

종래의 다결정실리콘으로 구성한 박막트랜지스터(poly-Si TFT(Thin Film Transistor))를 화소영역에 사용한 액정디스플레이의 구성을 제 14도에 나타낸다. 화소영역(124)에는 poly-Si 각 poly-Si TFT(132)와 화소용량(131)에서 구성되는 화소가 매트릭스형으로 설치되어 있고, 각 poly-Si TFT(132)의 게이트는 게이트선(134) 드레인은 신호선(133)에 접속되어 있다. 단 제 14도에는 도면의 간략화를 위하여 화소는 하나만 도시하고 있지 않다. 게이트선(134)의 단부에는 게이트선구동버퍼(127)가 설치되어 있고 또한 게이트선 구동버퍼(127)는 게이트선 시프트레지스터(126)에 의해 주사된다. 게이트선 시프트레지스터(126)는 게이트선클록제너레이터(125)에 의해 구동된다. 또한 신호선(133)의 단부에는 신호선 선택스위치(123)가 설치되어 있고 또한 신호선택스위치(123)는 신호선 시프트레지스터(122)에 의해 주사된다. 신호선 시프트레지스터(122)는 신호선클록제너레이터(121)에 의해 구동된다. 또한, 신호선 선택스위치(123)에는 아날로그신호입력선(135)이 입력하고 있다.

다음으로 제 14도의 동작을 설명한다. 게이트선 클록 제너레이터(125)가 출력하는 클록펄스에 따라서 게이트선 시프트레지스터(126)는 게이트선 구동버퍼(127)를 매개로 게이트선을 순차로 선택한다. 선택된 행화소에서는 poly-Si TFT(132)가 온상태로 설정된다. 상기 기간내에 신호선 클록제너레이터(121)가 출력하는 클록펄스에 따라서 신호선 시프트레지스터(122)는 신호선 선택스위치(123)를 순차 주사한다. 신호선 선택스위치(123)는 주사될 때에 대응하는 신호선(133)을 아날로그 신호입력선(135)에 접속한다. 따라서, 아날로그 신호입력선(135)에 입력되는 화상신호는 신호선(133)과 poly-Si TFT(132)를 매개로 순차로 화소용량(131)에 기입된다.

다음으로 신호선 클록제너레이터(121)의 기본회로 구성을 제 15도에 나타낸다. 인버터(101 ~ 105, 111 ~ 115)는 poly-Si TFT의 회로에서 구성되고 있다. 입력클록(Vin)은 상기 인버터회로를 매개로 하는 것에 의해 위상이 정도 π만 반전한 Φ와 역위상의 파형을 의미한다. 출력클록Φ와 Φ(inv.)는 한조로 신호선 시프트레지스터(122)를 매개로 일단위의 신호선택스위치(123)의 구동에 관여하므로 양자의 위상차를 π에 맞추는 것은 화질의 향상을 도모하는 점에서 중요하다. 상기와 같은 종래의 기술에 관해서는 예를들면, IDRC(International Display Reserach Conference)'95 Proceeding of technical paper, p.418(1994)등에 상세기술된다.

본 발명은 액정디스플레이에 관하여 특히 상기를 이용하는 반도체장치에 관한 것이다.

제 1도 는 제 1의 실시예에 있어서의 신호선클록제너레이터의 기본회로도이다.

제 2도 는 제 1의 실시예에 있어서의 TFT액정디스플레이 구성도이다.

제 3도 는 제 1의 실시예에 있어서의 클록Φm과 입력클록Vin을 절환하는 입력절환스위치의 동작설명도이다.

제 4도 는 제 1의 실시예에 있어서의 리세트스위치의 구성도이다.

제 5도 는 제 1의 실시예에 있어서의 인버터의 입출력특성도이다.

제 6도 는 제 1의 실시예에 있어서의 입력클록의 시간의존성을 나타내는 도이다.

제 7도 는 제 2의 실시예에 있어서의 신호선클록제너레이터의 기본회로도이다.

제 8도 는 제 2의 실시예에 있어서의 리세트스위치의 구성도이다.

제 9도 는 제 3의 실시예에 있어서의 신호선시프트레지스터의 기본회로도이다.

제 10도 는 제 3의 실시예에 있어서의 게이트인버터의 회로도이다.

제 11도 는 제 3의 실시예에 있어서의 플립플롭회로의 회로도이다.

제 12도 는 제 4의 실시예에 있어서의 게이트선구동버퍼의 기본회로도이다.

제 13도 는 제 4의 실시예에 있어서의 게이트선 구동버퍼의 동작특성도이다.

제 14도 는 종래기술에의한 TFT액정 디스플레이의 구성도이다.

제 15도 는 종래기술에 의한 신호선클록제너레이터의 기본회로도이다.

제 16도 는 종래기술에 의한 인버터의 입출력특성도이다.

제 17도 는 종래기술에 의한 입력클록의 시간의존성을 나타내는 도이다.

상기 종래기술은 동일조의 출력 클록(Φ와 Φ(inv.))간의 위상차의 오차를없애기 위한 것에 주목하여 근접하는 다른 조의 출력클록Φ1와 Φ2의 위상의 이탈을 억제하는 것에 관해서는 검토가 이루어 지지 않고 있다. 양자의 위상이 이탈하고 있으면 신호선택스위치(123)의 온오프시에 신호선 선택스위치(123)의 주사신호가 어느 신호선택스위치(123)에서 상기에 근접하는 신호선택스위치(123)에 돌입하는 문제가 생긴다. 구체적으로는 온상태에 있는 제 1의 신호선택스위치(123)가 오프하기 전에 상기에 근접하는 제 2의 신호선택스위치(123)가 온 해버리면 제 2의 신호선택스위치(123)의 주사신호가 제 1의 신호선택스위치(123)에 돌입한다.

또한, 상기 후 제 1의 신호선택스위치(123)가 오프할 때 제 1으 신호선 택스위치(123)의 주사신호가 제 2의 신호선택스위치(123)에 돌입한다. 상기 결과 화질이 나쁘게 된다.

상기의 경우를 제 16도 제 17도를 이용하여 상세하게 설명한다. 제 16도는 제 15도안의 인버터(103, 113)의 입출력특성이다. Φ1에서 나타난 인번터(113)의 특성곡선과 Φ2에서 나타난 인버터(103)의 특성곡선에 있어서의 각각의 논리한계치는 Vth1, Vth2이고 양자는 △Vth만 이탈하고 있다. 상기는 CMOS회로를 구성하는 pMOS 및 nMOS 트랜지스터의 한계치 전압의 장소적불규칙이 주요한 원인이 되는 현상이고 특히 poly-Si TFT에서 구성된 CMOS 회로에 있어서 △Vth가 현저하다. 단결정Si-MOS 트랜지스터의 한계치전압불규칙이 20 ~ 30mV 정도 이하인 것에 대해서 poly-Si TFT한계치 전압불규칙은 수백mV에서 수V에 도달한다. 단결정Si-MOS 트랜지스터에 비교하여 poly-Si TFT는 결정입계가 존재하기 위하여 원리적으로 한계치전압의 불규칙이 크기 때문이다.

다음으로 인버터로의 입력클록(Vin)의 시간(t) 의존성을 제 17도에 나타낸다. Vin은 시간과 함께 저레벨전압(L)에서 고레벨전압(H)로 스텝형으로 이행하고 있다. 상기에서 Vth 1과 Vth 2의 이탈△Vth는 시간축에서는 t1 과 t2의 차이△t에 대응하고 있고 상기 △t가 인버터(113)과 인버터(113)의 논리반전시간의 이탈을 나타낸다. 예를들면, △Vth를 1V, Vin의 스텝의 경사를 10⁷V/s로 가정하면 △t는 0.1μ초가 된다. 상기 0.1μ초라는 시간은 주사신호가 어느 신호선택스위치(123)에서 상기에 근접하는 신호선택스위치(123)에 돌입하기에 충분한 긴시간이다.

또한, 이와 같은 인버터의 논리한계치의 불규칙은 poly-Si TFT회로등의 논리회로의 구동전압의 저전압화 또는 동작의 고속화에 대한 문제가 된다.

본 발명의 목적은 반도체장치에 있어서 인버터등의 반전논리회로의 논리한계치의 불규칙의 영향을 감소하지 않는 것을 가능 하게 하는 경우이다.

상기 목적은 입력전압으로서 종래로부터의 2치 논리입력전압의 다른 상기 2치논리입력전압의 고전압과 저전압간의 치에 설정된 직류입력전압을 새롭게 용의하고 상기를 절환하는 절환수단 및 상기 절환수단의 출력단과 상기 일단이 접속된 용량을 새롭게 설정하고 상기 용량의 타단을 2치 반전논리회로의 입력단에 접속하고 2치반전 논리회로의 입력단과 출력단과의 사이를 온상태에 있어서 일정전압으로 유지하는 스위치수단을 새롭게 설치하고 스위치수단의 오프가 절환수단의 2치 논리입력전압으로의 절환과 동시 또는 상기에 의해 미리 이루어지도록 스위치수단과 절환수단을 설정해두는 것에 의해 달성가능하다.

상기 논리회로의 작용은 다음과 같다. 스위치수단을 온으로 했을 경우에 용량과 2치 반전논리회로의 직렬접속에 상기의 논리한계치인 직류입력전압이 인가되어 직렬접속은 리세트된다. 다음으로 스위치수단 오프시의 2치 논리입력전압에서의 동작기간중에 상기 치이 직렬접속의 논리한계치인 직류입력전압으로 되어진 경우에 2치반전논리회로가 온 ,오프, 증폭등의 동작을 개시한다. 상기의 동작은 2치반전논리회로 자체의 논리한계치와는 관계없고 직렬접속의 논리한계치에 의해 개시되므로 상기 목적은 달성된다.

예를들면, 용량과 2치반전논리회로의 직렬접속을 절환수단에 복수개 배열접속한 경우 거의가 직렬접속은 하나의 논리한계치에서 동시에 상기의 동작을 개시한다.

이하 상기 논리회로를 가지는 반도체장치 액정디스플레이의 구체적구성을 기술 한다.

(1) 2치논리입력전압과 직류입력전압을 절환하는 절환수단과 상기 절환수단의 출력단과 상기 한단이 접속된 용량과 상기 용량의 타단과 상기 입력단이접속된 2치반전논리회로와 상기 치반전논리회로의 입력단과 출력단과의 사이를 온상태에 있어서 일정전압으로 유지하는 스위치수단을 갖고 직류입력전압의 값은 상기 2치논리입력전압의 고전압과 저전압의 사이의 값으로 설정되어 있고, 스위치수단의 오프는 절환수단의 2치논리입력전압으로의 절환과 동시 또는 상기에 의해 미리 이루어지는 반도체장치.

(2) 스위치수단의 일정전압유지는 2치반전논리회로의 입력단과 출력단과의사이를 단축격납하여 이루는 상기(1) 기재의 반도체장치.

(3) 2치논리입력전압과 직류입력전압을 절환하는 절환수단과 상기절환수단의 출력단과 상기 한단이 접속된 복수개의 제 1종의 용량과 상기 복수개의 제 1종의 용량의 각각의 타단과 상기의 입력단이 접속되는 복수개의 제 1종의 2치반전논리회로와 상기 복수개의 제 1종의 2치반전논리회로의 각각의 입력단과 출력단과의 사이를 온상태에 있어서 일정전압으로 유지하는 복수개의 제 1의 스위치수단을 갖고 직류입력전압의 값은 2치논리입력전압의 고전압과 저전압의 사이의 값으로 설정되어 있고, 복수개의 제 1 종의 스위치수단의 오프는 절환수단의 2치논리 입력전압으로의 절환과 동시 또는 상기에 의해 미리이루어지는 반도체장치.

(4) 복수개의 제 1종의 용량의 용량치는 비등한 상기(3)기재의 반도체장치.

(5) 복수개의 제 1종의 스위치수단의 일정전압유지는 복수개의 제 1종의 2치반전논리회로의 입력단과 출력단과의 사이를 단축격납하여 이루는 상기(3)기재의 반도체장치.

(6) 또한 복수개의 제 1종의 2치반전논리회로의 각각의 출력단에 접속된 제 2종의 용량과 제 2종의 2치반전논리회로와의 직렬접속체를 복수개 가지고 있는 상기 (3)기재의 반도체장치.

(7) 복수개의 직렬접속체는 거의가 직렬접속체를 구성하는 제 2조의 2치반전논리회로의 각각의 입력단과 출력단과의 사이를 온상태에 있어서 일정전압으로 유지하는 제 2종의 스위치수단을 가지고 있는 상기(6)기재의 반도체장치.

(8) poly-SiTFT와 화소용량에서 구성되는 화소가 복수개 매트릭스형으로 배열된 화소영역과 상기 화소영역을 구동하는 구동수단을 갖고 상기 구동수단은 2치논리입력전압과 직류입력전압을 절환하는 절환수단과 상기 절환수단의 출력단과 상기 한단이 접속된 용량과 상기 용량의 타단과 상기 입력단이 접속된 2치반전논리회로와 상기 2치반전논리회로의 입력단과 출력단과의 사이를 온상태에 있어서 일정전압으로 유지하는 스위치수단을 갖고, 직류입력전압치는 2치논리입력전압의 고전압과 저전압간의 치에 설정되어 있고 스위치수단의 오프는 절환수단의 2치논리입력전압으로의 절환과 동시 또는 상기에 의해 미리이루어지는 논리회로를 포함하고 있는 액정디스플레이.

(9) 스위치수단의 일정전압유지는 2치반전논리회로의 입력단과 출력단과의 사이를 단축격납하여 이루는 상기(8)기재의 액정디스플레이.

(10) 스위치수단의 온상태 및 절환수단의 상기 직류 입력전압의 상태는 수직블래킹기간내에 있는 상기(8)기재의 액정디스플레이

(11) 스위치수단의 온상태 및 절환수단의 직류입력전압의 상태는 수평블래킹기간내에 있는 상기 (8)기재의 액정디스플레이.

(12) 논리회로는 박막트랜지스터를 이용한 CMOS인버터회로로 구성되어 있는 상기(8)기재의 액정디스플레이.

(13) poly-Si TFT와 화소용량으로 구성되는 화소가 복수개 매트릭스형으로 배열된 화소영역과 상기 화소영역을 구동하는 구동수단을 갖고 상기 구동수단은 2치논리입력전압과 직류입력전압을 절환하는 절환수단과 상기 절환수단의 출력단과 상기의 한단이 접속된 복수개의 제 1종의 용량과 상기 복수개의 제 1종의 용량의각각의 타단과 상기의 입력단이 접속된 복수개의 제 1종의 2치반전논리회로와 상기 복수개의 제 1종의 2치반전논리회로의 각각의 입력단과 출력단과의 사이를 온상태에 있어서 일정전압으로 유지하는 복수개의 제 1종의 스위치수단을 가지고 직류입력전압의 값은 상기 2치논리입력전압의 고전압과 저전압의 사이의 치에 설정되어 있고 복수개의 제 1종의 스위치수단의 오프는 절환수단의 2치논리입력으로의 절환과 동시 또는 상기에 의해 미리이루어지는 논리회로를 가지는 액정디스플레이.

(14) 복수개의 제 1종의 용량의 용량값은 비등한 상기(13)기재의 액정디스플레이.

(15) 복수개의 제 1종의 스위치수단의 일정전압유지는 복수개의 제 1종의 2치반전논리회로의 입력단과 출력단과의 사이를 단축격납하여 이루는 상기(13) 기재의 액정디스플레이.

(16) 논리회로는 poly-Si TFT의 드레인에 접속한 신호선과 상기 신호선 에 대응하는 아날로그 신호입력선을 접속하기위한 신호선 선택스위치를 구동하는 신호선 시프트레지스터에 적용되어 있고 논리입력전압은 신호선 시프트레지스터의 스타트펄스인 상기(8) 기재의 액정디스플레이.

(17) 논리회로는 poly-Si TFT의 게이트에 접속한 게이트선을 구동하는 게이트선구동버퍼에 적용되어 있는 상기(8) 기재의 액정디스플레이.

(18) 논리회로는 신호선클록제너레이터에 적용되어 있는 상기(13) 기재의 액정디스플레이.

(19) 제 1종의 스위치수단의 온상태 및 절환수단의 직류입력전압의 상태는수직블래킹기간내에 있는 상기(13) 기재의 액정디스플레이.

(20) 제 1종의 스위치수단의 온상태 및 절환수단의 직류입력전압의 상태는 수평블래킹 기간내에 있는 상기(13) 기재의 액정디스플레이.

(21) 논리회로는 박막트랜지스터를 이용한 CMOS 인버터회로로 구성되어 있는 상기(13)기재의 액정디스플레이.

본 발명의 효과는 회로의 구동주파수가 올라가는 만큼 특히 현저해진다. 또한 본 발명은 단결정Si-MOS 트랜지스터회로에도 적용가능하다.

제 1 실시예

본 발명의 제 1의 실시예의 신호선클록제너레이터에 본 발명을 적용한 poly-Si TFT액정디스플레이를 제 1도 ~ 제 6도를 이용하여 설명한다.

제 2도는 poly-SiTFT액정 디스플레이의 구성도이다. 화소영역(24)에는 poly-Si TFT(32)와 화소용량(31)에서 구성되는 화소가 매트릭스형으로 설 치되어 있고 각 poly-Si TFT(32)의 게이트는 게이트선(34) 드레인은 신호선(33)에 접속되어 있다. 그러나 제 2도에는 도면의 간략화를 위하여 화소는 하나만 도시하고 있지 않다. 게이트선(34)의 단부에는 게이트선구동버퍼(27)가 설치되거 있고 또한 게이트선구동버퍼(27)는 게이트선 시프트레지스터(26)에 의해 주사된다. 게이트선시프트레지스터(26)는 게이트선 클록 제너레이터(25)에 의해 구동된다. 또한, 각 신호선(33)의 단부에는 신호선 선택스위치(23)가 설치되어 있고, 또한, 신호선 선택스위치(23)는 신호선시프트레지스터(22)에 의해 주사된다. 신호선시프트레지스터(22)는 신호선 클록제너레이터(21)에 의해 구동된다. 또한, 신호선선택스위치(23)에는 아날로그신호입력선(35)이 입력하고 있다.

다음으로 본 실시예의 동작을 이하에설명한다. 게이트선 클록제너레이터(25)가 출력하는 클록펄스에 따라서 게이트선 시프트레지스터(26)는 게이트선 구동버퍼(27)를 매개로 게이트선(34)을 순차로 선택한다. 선택된 행의 화소에서는 poly-Si TFT(32)가 온상태로 설정된다. 상기 기간내에 신호선 클록제너레이터(21)가 출력하는 클록펄스에 따라서 신호선 시프트레지스터(22)는 신호선 선택스위치(23)를 순차로 주사한다. 신호선 선택스위치(23)는 주사될 때에 대응하는 신호선(33)을 아날로그신호입력선(35)에 순차 접속한다. 그 결과 아날로그 신호입력선(35)에 입력되는 화상신호는 신호선(33)과 poly-Si TFT(32)를 매개로 순차로 화소용량에 기입된다.

제 1도는 신호선클록제너레이터(21)의 기본회로도이다. 인버터(1 ~ 5, 11 ~ 15)는 poly-Si TFT CMOS회로에서 구성되고 있다. 입력클록(Vin)은 상기의 인버터를 매개하는 것에 의해 출력클록(Φ과 Φ(inv.))의 위상을 정도π만 반전시키는 것이 가능하다. 이하까지는 상기기술의 종래예와 동일한 구성 동작이지만 본 실시예에 있어서는 또한 결합용량(7, 17)과 클록Φm으로 구동되는 리세트 스위치(8, 18)와 CMOS스위치로 구성된 입력절환스위치(20)이 설치되어 있다.

다음으로 스위치(8, 18, 20)의 동작에 대해서 제 3도 ~ 제 6도를 이용 하여 설명한다. 제 3도에 도시한 바와 같이 클록(Φm)은 예를들면 1/60초의 프레임주기로 동작하고 이른바 수직블래킹기간내에 nMOS로 구성된 리세트스위치(8, 18)를 주기적으로 온한다. 입력절환스위치(20)의 입력은 클록(Φm)이 온하고 있는 기간과 일치하거나 또는 상기 기간을 포함하도록 프레임주기에서 소정의 정전압(Vm)으로 절환하고 나머지의 기간은 클록입력(Vin)에 접속한다. 상기에서 리세트스위치(8)의 기능은 제 4도에 도시하는 바와 같이 pMOS 9와 nMOS 10에서 구성되어 있는 인버터(3)의 입출력을 단축격납시키는 것이다. 인버터(3)의 입출력을 각각 Vin 1, Vout1로 두었을 때의 입출력특성을 Φ2로서 제 5도에 나타낸다. 이 때 리세트스위치(8)를 온하면 인버터(3)의 입출력은 강제적으로 같아지고 또한 입력절환스위치(20)는 Vm으로 절환하고 있기 때문에 인버터(3)의 입력인 Vin 1단자의 전압은 (Vm +△V2)에 리세트된다. 상기에서 △V2는 결합용량(7)에 부가되는 전아 ㅂ이고 결합용량(7)에서 유지된다. 즉, 인버터(3)의 입력은 입력 Vin이 Vm과 같아질 경우(Vm +△V2)에 자동적으로 설정되는 것이 된다. 따라서 Vm은 결합용량(7)이 접속된 인버터(3)의 논리한계치이고 인버터(3)이후의 인버터를 포함한 논리회로의 논리한계치이기도 하다. 동일하게 입출력특성이 φ1의 인버터(13)에 대해서도 상기 입력전압은(Vm +△V2)에 리세트된다. △V1은 결합용량(17)에 부가하는 전압이고 결합용량(17)으로 유지된다.

이상의 경우에서 인버터(3, 13)의 입력전압 즉 인버터(3, 13)자체의 논리한계치가 (Vm +△V2)와 (Vm +△V1)의 경우와 같이 다르게 되어 있어도 하나의 논리한계치(Vm)를 입력절환스위치(20)에 의해 인가하는 것으로 인버터(3, 13)를 동시에 반전시키는 것이 가능한 것을 알수 있다.

또한, 인버터의 입출력을 강제적으로 비등하게 인버터의 입력전압으로서 설정하는 각각의 인버터자체의 논리한게치와 임의로 설정하는 논리한게치(Vm)에서 결합용량(7, 17)으로 유지되는 전압△V2, △V1에서 명확해지듯이 결합용량(7, 17)값은 상호 무관계이다. 소자설계상에서는 동일한 치쪽이 용이하다.

또한, 본 실시예에서는 인버터(3, 13)로서 인버터의 입출력전압을 비등하게 한 경우에 인버터자체의 논리한계치가 구해지는 입출력특성을 가지는 것을 이용하였지만 입출력특성이 상기와 다른 인버터를 이용하는 경우는 인버터자체의 논리한계치를 구하는 방법이 다른 것은 물론이다. 예를들면 입력전압의 한계치가 입력전압진폭의 중앙치에서 현저하게 이탈한 값으로 설계되어 있는 경우는 리세트스위치(8)에 전지와 같은 정압전원을 직렬로 연결해 두는 편이 인버터장체의 논리한계치를 보다 정확한 값으로 설정가능하다.

다음으로 입력클록(Vin)의 시간(t)의존성을 제 6도에 나타낸다. 제 6도에 나타나는 바와 같이 Vin은 시간과 함께 저레벨전압(L)에서 고레벨전압(H)으로 스텝형으로 이행하고 있다. 도에서는 일부만 도시하고 있지 않지만 다음에는 고레벨전압(H)에서 저레벨전압(L)로 스텝형으로 이행하고 상기를 반복한다. 상기에서 논리한계치(Vm)를 예를들면 저레벨전압(L)과 고레벨전압(H)의 중간전압으로 설정해두면 도안에 나타나는 시간(t0)에 있어서 Vin이 Vm에 비등하게 되어질 때 인버터(3, 13)에 동시에 상기 자체의 논리한계치전압(Vm +△V2)과 (Vm +△V1)가 입력된다. 상기결과, 제 1도에 나타나는 φ1과 φ2는 동시에 반전하고 상기에 의해 신호선 시프트레지스터(122)를 매개로 구동되는 신호선택스위치의 온 오프도 동시에 절환되므로 신호선택스위치간의 주사신호의 돌입을 회피하는 것이 가능하다. 또한 신호선클록제너레이터의 저전압화 또는 고속화가 가능해진다.

제 2의 실시예

본 발명의 제 2의 실시예의 신호선 클록제너레이터에 본 발명을 적용한 poly-SiTFT 액정디스플레이를 제 7도 제 8도를 이용하여 설명한다.

제 7도는 본 실시예의 신호선 클록제너레이터(21)의 기본회로도이다. 도면의 간략화를 위하여 제 1도의 우측절반에 상당하는 부분만으로 도시하고 있다. 본 실시예에 있어서는 대부분이 인버터(1A ~ 5A)에 대해서 상기 입력은 결합용량(46 ~ 50)에 의해 직류적으로 절단되어 있고, 또한, 입출력간에는 클록(φm)로 구동되는 리세트스위치(41 ~ 45)가 설치되어 있다. 또한, 클록입력(Vin)부에는 클록입력(Vin)과 소정의 정전압(Vm)을 절환하는 입력절환 스위치(40)이 설치되어 있다. 클록(φm)과 입력절환스위치(40)의 동작상의 관계는 이미 제 3도를 이용하여 설명한 제 1 실시예의 것과 동일하지만 본 실시예에서는 φm을 프레임주기가 아니고 수평주사주기로 구동되도록 하고 이른바 수평블래킹기간내에 입력절환 스위치(40)가 Vm으로 절환되도록 하고 있다. 상기 결과 본 실시예에 있어서는 결합용량(46 ~ 50)은 수평주사주기로 리플레시되기 때문에 인버터(1A ~ 5A)의 입력부에 있어서 리크전류치에 대해서 결합용량(46 ~ 50)을 비교적작게 설계하는 것이 가능하다. 또한, 본 실시예의 신호선 클록제너레이터에서는 입력전압이논리한계치(Vm)일 경우에 전체 인버터의 동작점이 상기 자체의 논리한계치에 설정되기 때문에 제 1의 실시예에 비교보다 저전압으로 고속의 동작이 가능해진다.

또한, 본 실시예에서는 리세트스위치(41 ~ 45)로서 CMOS스위치를 이용한다. 제 8도는 1개의 인버터(1A)와 리세트스위치(41)를 나타내고 있고 인버터(1A)는 pMOS TFT(51)와 nMOS TFT(52)에서 구성되고 리세트스위치(41)는 pMOS TFT(51)와 nMOS TFT에서 구성되고 있다. 이와 같이 리세트스위치(41 ~ 45) 오프시에 피드트루챠지에 기인하는 인버터(1A ~ 5A)의 동작점의 이탈을 작게하는 것이가능해지고 상기 점에서도 제 1의 실시예에 비교보다 저전압으로 고속의 동작이 가능해진다.

제 3의 실시예

본 발명의 제 3의 실시예의 신호선 시프트레지스터에 본 발명을 적용한 poly SiTFT 액정 디스플레이를 제 9도 ~ 제 11도를 이용하여 설명한다.

제 9도는 본 실시예의 신호선 시프트레지스터(22)의 기본회로도이다. 인버터(55 ~ 60)와 결합용량(63A, 63B, 64B)으로 구성되고 또한 인버터(55, 57, 58, 60)은 신호선클록제너레이터(21)의 출력클록(φ,φ(inv.))에 의해 게이트되고 있다. 상기구성을 취하는 것에 의해 도에 도시하는 신호선 시프트레지스터(22)는 신호선클록제너레이터(21)의 출력클록(φ, φ(inv.))에 동기하여 순차로 신호선 선택스위치(23)으로 출력선(61, 62)을 온 상태로 주사한다.

다음으로 게이트인버터(55)의 구체적회로를 제 10도에 도시한다. pMOS TFT(67)와 nMOS TFT(68)로 이루어지는 CMOS인버터회로 , pMOS TFT(69)와 nMOS TFT로 이루어지는 CMOS스위치가 상기 순서로 종속 접속하고 있다. 화상신호는 도의좌단에서 입력된다. 또한, CMOS인버터회로의 입출력간에는 클록(φm)으로 제어되는 리세트스위치(66)가 설 치되거 있고 CMOS스위치출력클록(φ, φ(inv.))으로 구동된다. 게이트인버터(58)에 관해서도 출력클록(φ,φ(inv.))이 반전하고 있는 이외는 상기 게이트인버터(55)와 동일하다.

다음으로 인버터(56)와 게이트인버터(57)로 이루는 플립플롭회로의 구체적회로를 제 11도에 나타낸다. 인버터(56)에서는 결합용량(77), pMOS TFT(79)와 nMOS TFT(80)으로 이루는 CMOS인버터회로가 종속접속하고 있다. 화상신호는 결합용량(77)으로 입력된다. 또한, 게이트인버터(57)에서는 결합용량(76), pMOS TFT(73)와 nMOS TFT(74)로 이루어지는 CMOS인버터회로 pMOS TFT(71)와 nMOS TFT(72)로 이루어지는 CMOS스위치가 종속접속하고 있다. 인버터(56)와 게이트인버터(57)는 인버터(56)의 출력이 결합용량(76)에 입력하도록 배열접속하고 있다. 클록(φm)으로 제어되는 리세트스위치(78, 75)가 각각 설치되어 있고 CMOS스위치는 출력클록(φ,φ(inv.))으로 구동 된다. 인버터(59)와 게이트인버터(60)로 이루어지는 플립플롭회로에 관해서도 출력클록(φ,φ(inv.))가 반전하고 있는 이외는 상기플립플롭회로와 동일하다. 또한, 상기의 신호선 시프트레지스터(22)의 입력부에는 상기의 스타트펄스와 소정의 정전압(Vm)으로 설정된 신호선시프트레지스터(22)의 논리한계치를 절환하기위한 절환스위치가 설치되어 있다(미도시).

다음으로 제 9도에 도시된 신호선 시프트레지스터(22)의 동작을 설명한다. 클록(φm)은 프레임주기로 구동되고 이른바 블래킹기간내에 각 리세트스위치가 도 전한다. 이 때 신호선 시프트레지스터(22)의 입력부에는 절환스위치(미도시)에 의해 절환된 신호선 시프트레지스터(22)의 논리한계치(Vm)이 인가되어 잇다. Vm은 예를들면 스타트펄스의 저레벨전압과 고레벨전압 사이의 중간전압으로 설정한다. 또한, 상기의 사이는 클록(φ,φ(inv.))으로 구동되는 CMOS스위치는 이미 오프하고 있다.

상기의 상태에 있어서 게이트인버터(55, 57, 58, 60) 및 인버터(56, 59)의 입력전압은 그 자체의 논리한계치에 리세트된다. 또한, 초기단계의 게이트인버터(55)의 입력측에 있는 결합용량(65)에는 게이트인버터(55) 자체의 논리한계치와 신호선 시프트레지스터(22)의 논리한계치(Vm)와의 전위차가 유지되고 상기 게이트인버터(55) 이외의 게이트인버터(57, 58, 60) 및 인버터(56, 59)의 각 결합용량에는 상기와 상기 전단계의 게이트인버터 또는 인버터와의 전위차가 유지된다.

이상의 구성 동작에 의해 본실시예에서는 신호선 시프트레지스터(22)의 저전압으로 고속동작이 가능해진다.

이상의 설명에서는 신호선 시프트레지스터에 관해서 기술하였지만 본 발명이 게이트선 시프트레지스터에 관해서도 동일하게 적용가능한 것은 물론이다. 또한, 어느 쪽이 또는 양쪽의 시프트레지스터의 클록(φm)을 수평주사주기로 구동하는 것도 가능하고 상기의 경우에는 제 2의 실시열과 동일하게 결합용량을 보다 작게 설계하는 것이 가능하다.

또한, 제 1의 실시예에서 제 3의 실시예에서는 인버터에서 구성되는 2치반전논리회로는 증폭기능을 갖지 않는다. 즉, 상기 입력단과 출력단에서 전압진폭이비등하다.

제 4 실시예

본 발명의 제 4의 실시예의 게이트선 구동버퍼에 본 발명을 적용한 poly-Si TFT액정디스플레이 제 12도 제 13도를 이용하여 설명한다. 본 실시예의 게이트선구동버퍼에서는 인버터(85)에서 구성되는 2치반전논리회로는 증폭기능을 갖는다. 제 12도는 게이트선구동버퍼(27)의 기본회로도이다. 게이트선시프트레지스터(26)의 출력(Vin 2)은 결합용량(86)을 매개로 인버터(85)에 입력된다. 게이트선 시프트레지스터(26)까지는 저소비전력화를 위한 예를 들면 5V의 저전압진폭으로 구동되지만 액정에 인가하는 전압은 예를들면 ±5V이기 때문에 게이트선(34)은 예를 들면 15V의 대전압진폭으로 구동할 필요가 있다. 상기에서 인버터(850의 VHH단자에는 예를들면 15V의 고전압을 입력할 필요가 있다.

인버터(85)의 입출력간에는 프레임주기로 구동되는 클록(φm)으로 제어되는 리세트스위치(87)이 설치되고 있고 또한 상기 게이트선구동버퍼(27)의 입력부에는 게이트선 시프트레지스터(26)의 출력(ViN 2)과 소정의 정전압으로 설정된 게이트선 구동버퍼(27)의 논리한계치(Vm)를 절환하기 위한 절환스위치(88)가 설치되어 있다.

다음으로 게이트선 구동버퍼(27)의 동작을 제 13도를 이용하여 설명한다. 절환스위치(88)와 클록(φm)으로 제어되는 리세트스위치(87)의 동작 타이밍에 관해서는 제 1의 실시예와 동일하다. 절환스위치(88)가 게이트선 구동버퍼(27)의 논리한계치(Vm)을 입력하여 리세트스위치(87)가 온상태가 되면 인버터(85)의 입력전압과 출력전압은 같아지고 제 13도에 도시한 바와 같이 입력전압은 동작특성곡선상의전압(Vr)으로 자동적으로 설정된다. 상기 전압(Vr)은 동작특성곡선이 출력(Vin 2)측에 길게 연장한 형태이기 때문에 인버터(85) 자체의 논리한계치가 아니고 상기에 가가운 값으로 설정된다. 상기 값은 예를들면 6V정도이다. 게이트선 구동버퍼(27)의 논리한계치(Vm)를 Vin 2의 중간전압인 예를들면 2.5V에 설정한 경우 결합용량(86)에는 (Vr - Vm) = 3.5V의 전압이 기억유지된다.

다음으로 수직주사기간중에 리세트스위치(87)가 오프상태가 되고 절환스위치(88)가 Vin 2로 절환하면 인버터(85)에는 입력 Vin 2에서 0. 5V의 신호가 입력되고 인버터(85)의 입력 VIN 3은 Vr(6V)를 중심으로 한 3.5 ~ 8.5V가 된다. 상기결과, 인버터(85)의 출력 Vout 2는 Vr이 상기 기술과 같이 인버터(85) 자체의 논리한계치에 가까운 치이기 때문에 거의 0 ~ 15V로 풀스윙한다. 즉 입력(Vin 2)의 전압진폭△ViN 2가 5V인것에 대해서 출력 Vout2의 전압진폭△Vout 2는 약 15V로 확실하게 증폭된다.

또한, 본 실시예에서는 동작점 (Vr) 이 인버터(85) 자체의 논리한계치에 가까운 치이지만 논리한계치에 맞추고 싶은 경우는 인버터의 입출력전압을 비등하게 하지 않고 리세트스위치(87)에 전지와 같은 정전압원을 직렬로 연결하는 것으로 실현가능하다.

본 실시예는 인버터 자체의 논리한계치의 불규칙에 대해서 매우 안정하게 동작하는 것은 물론이다.

이상의 구성 동작에 의해 본 실시예에서는 신호선 시프트레지스터(22)의 저전압으로 고속동작이 가능해진다.

또한, 본 발명은 단결정 Si-MOS 트랜지스터에도 적용가능하다.

Claims

2치논리입력전압과 직류입력전압을 절환하는 절환수단과, 당해 절환수단의 출력단과 상기 한단이 접속된 용량과, 당해 용량의 타단과 상기 입력단이 접속된 2치반전논리회로와, 당해 2치반전논리회로의 입력단과 출력단과의 사이가 온상태에 있어서,

일정전압으로 유지하는 스위치수단을 갖고, 직류입력전압의 값은 상기 2치논리입력전압의 고전압과 저전압의 사이의 값으로 설정되어 있고 스위치수단의 오프는 상기 절환수단의 상기 2치논리입력전압으로의 절환과 동시 또는 상기에 의해 미리 이루어지는 것을 특징으로 하는 반도체장치.
청구항 1에 있어서,

상기 스위치수단의 일정전압유지는 상기 2치반전논리회로의 입력단과 출력단과의 사이를 단축격납하여 이루는 것을 특징으로 하는 반도체장치.
2치논리입력전압과 직류입력전압을 절환하는 절환수단과 당해 절환수단의 출력단과 상기 한단이 접속된 복수개의 제 1종의 용량과 당해 복수개의 제 1종의 용량의 각각의 타단과 상기의 입력단이 접속되는 복수개의 제 1종의 2치반전논리회로와 당해 복수개의 제 1종의 2치반전논리회로의 각각의 입력단과 출력단과의 사이가 온상태에 있어서,

일정전압으로 유지하는 복수개의 제 1의 스위치수단을 갖고, 상기 직류입력전압의 값은 2치논리입력전압의 고전압과 저전압의 사이의 값으로 설정되어 있고,

상기 복수개의 제 1 종의 스위치수단의 오프는 절환수단의 2치논리 입력전압으로의 절환과 동시 또는 상기에 의해 미리 이루어지는 것을 특징으로 하는 반도체장치.
청구항 3에 있어서,

상기 복수개의 제 1종의 용량의 용량치는 비등한 것을 특징으로 하는 반도체장치.
청구항 3에 있어서,

상기 복수개의 제 1종의 스위치수단의 일정전압유지는 복수개의 제 1종의 2치반전논리회로의 입력단과 출력단과의 사이를 단축격납하여 이루는 것을 특징으로 하는 반도체장치.
청구항 3에 있어서,

상기 반도체장치는 또한 상기 복수개의 제 1종의 2치반전논리회로의 각각의 상기 출력단에 접속된 제 2종의 용량과 제 2종의 2치반전논리회로와의 직렬접속체를 복수개 가지고 있는 것을 특징으로 하는 반도체장치.
청구항 6에 있어서,

상기 복수개의 직렬접속체는 거의가 직렬접속체를 구성하는 제 2조의 2치반전논리회로의 각각의 입력단과 출력단과의 사이를 온상태에 있어서 일정전압으로 유지하는 제 2종의 스위치수단을 가지고 있는 것을 특징으로 하는 반도체장치.
poly-SiTFT와 화소용량으로 구성되는 화소가 복수개 매트릭스형으로 배열된 화소영역과 당해 화소영역을 구동하는 구동수단을 갖고, 당해 구동수단은 2치논리입력전압과 직류입력전압을 절환하는 절환수단과 당해 절환수단의 출력단과 상기 한단이 접속된 용량과 당해 용량의 타단과 상기 입력단이 접속된 2치반전논리회로와 당해 2치반전논리회로의 입력단과 출력단과의 사이가 온상태에 있어서,

일정전압으로 유지하는 스위치수단을 갖고 상기 직류입력전압치는 2치논리입력전압의 고전압과 저전압간의 치에 설정되어 있고, 스위치수단의 오프는 절환수단의 2치논리입력전압으로의 절환과 동시 또는 상기에 의해 미리이루어지는 논리회로를 포함하고 있는 것을 특징으로 하는 액정디스플레이.
청구항 8에 있어서,

상기 스위치수단의 상기 일정전압유지는 상기 2치반전논리회로의 입력단과 출력단과의 사이를 단축격납하여 이루는 것을 특징으로 하는 액정디스플레이.
청구항 8에 있어서,

상기 스위치수단의 온상태 및 상기 절환수단의 상기 직류 입력전압의 상태는 수직블래킹기간내에 있는 것을 특징으로 하는 액정디스플레이.
청구항 8에 있어서,

상기 스위치수단의 상기 온상태 및 상기 절환수단의 직류입력전압의 상태는 수평블래킹기간내에 있는 것을 특징으로 하는 액정디스플레이.
청구항 8에 있어서,

상기 논리회로는 박막트랜지스터를 이용한 CMOS인버터회로로 구성되어 있는 것을 특징으로 하는 액정디스플레이.
poly-Si TFT와 화소용량으로 구성되는 화소가 복수개 매트릭스형으로 배열된 화소영역과 당해 화소영역을 구동하는 구동수단을 갖고, 당해 구동수단은 2치논리입력전압과 직류입력전압을 절환하는 절환수단과 상기 절환수단의 출력단과 상기의 한단이 접속된 복수개의 제 1종의 용량과 당해 복수개의 제 1종의 용량의 각각의 타단과 상기의 입력단이 접속된 복수개의 제 1종의 2치반전논리회로와 당해 복수개의 제 1종의 2치반전논리회로의 각각의 입력단과 출력단과의 사이가 온상태에 있어서,

일정전압으로 유지하는 복수개의 제 1종의 스위치수단을 가지고 직류입력전압의 값은 상기 2치논리입력전압의 고전압과 저전압의 사이의 값으로 설정되어 있고 상기 복수개의 제 1종의 스위치수단의 오프는 상기 절환수단의 상기 2치논리입력으로의 절환과 동시 또는 상기에 의해 미리이루어지는 논리회로를 가지는 것을 특징으로 하는 액정디스플레이.
청구항 13에 있어서,

상기 복수개의 제 1종의 용량의 용량값은 비등한 것을 특징으로 하는 액정디스플레이.
청구항 13에 있어서,

상기 복수개의 제 1종의 스위치수단의 상기 일정전압유지는 복수개의 제 1종의 2치반전논리회로의 상기 입력단과 상기 출력단과의 사이를 단축격납하여 이루는 것을 특징으로 하는 액정디스플레이.
청구항 13에 있어서,

상기 논리회로는 poly-Si TFT의 드레인에 접속한 신호선과 당해 신호선에 대응하는 아날로그 신호입력선을 접속하기위한 신호선 선택스위치를 구동하는 신호선 시프트레지스터에 적용되어 있고,

상기 논리입력전압은 신호선 시프트레지스터의 스타트펄스인 것을 특징으로 하는 액정디스플레이.
청구항 13에 있어서,

상기 논리회로는 상기 poly-Si TFT의 게이트에 접속한 게이트선을 구동하는 게이트선구동버퍼에 적용되어 있는 것을 특징으로 하는 액정디스플레이.
청구항 13에 있어서,

상기 논리회로는 신호선클록제너레이터에 적용되어 있는 것을 특징으로 하는 액정디스플레이.
청구항 13에 있어서,

상기 제 1종의 스위치수단의 상기 온상태 및 상기 절환수단의 상기 직류입력전압의 상태는 수직블래킹기간내에 있는 것을 특징으로 하는 액정디스플레이.
청구항 13에 있어서,

상기 제 1종의 스위치수단의 상기 온상태 및 상기 절환수단의 상기 직류입력전압의 상태는 수평블래킹 기간내에 있는 것을 특징으로 하는 액정디스플레이.
청구항 13에 있어서,

상기 논리회로는 박막트랜지스터를 이용한 CMOS 인버터회로로 구성되어 있는 것을 특징으로 하는 액정디스플레이.