WO2022259395A1 - 半導体製造装置および半導体装置の製造方法 - Google Patents

半導体製造装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2022259395A1
WO2022259395A1 PCT/JP2021/021839 JP2021021839W WO2022259395A1 WO 2022259395 A1 WO2022259395 A1 WO 2022259395A1 JP 2021021839 W JP2021021839 W JP 2021021839W WO 2022259395 A1 WO2022259395 A1 WO 2022259395A1
Authority
WO
WIPO (PCT)
Prior art keywords
runner
end side
mold
molded
resin
Prior art date
Application number
PCT/JP2021/021839
Other languages
English (en)
French (fr)
Inventor
健 坂本
慶太郎 市川
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2023526705A priority Critical patent/JPWO2022259395A1/ja
Priority to PCT/JP2021/021839 priority patent/WO2022259395A1/ja
Priority to DE112021007793.7T priority patent/DE112021007793T5/de
Priority to CN202180098986.9A priority patent/CN117425952A/zh
Publication of WO2022259395A1 publication Critical patent/WO2022259395A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Definitions

  • the present disclosure relates to a semiconductor manufacturing apparatus and a method of manufacturing a semiconductor device.
  • Power semiconductor elements include, for example, IGBT (Insulated Gate Bipolar Transistor) elements, MOSFET (Metal Oxide Semi-Conductor Field Effect Transistor) elements, bipolar transistor elements, and diode elements.
  • IGBT Insulated Gate Bipolar Transistor
  • MOSFET Metal Oxide Semi-Conductor Field Effect Transistor
  • a semiconductor device equipped with a power semiconductor element is a mold-sealed semiconductor device.
  • a semiconductor element is first mounted on a lead frame, then the semiconductor element and the lead frame are joined by wire bonding, and then sealed with a molding resin such as epoxy resin.
  • a molding resin such as epoxy resin.
  • Transfer molding in which the lead frame is clamped between an upper mold and a lower mold and the mold resin is injected into the cavity, is generally used as a sealing method using mold resin.
  • a multi-row mold resin injection process is generally known as a molding method with high productivity for mold-sealed semiconductor devices.
  • this resin injection process adjacent cavities are connected by runners, and the mold resin is injected into the cavity through the runner, and the mold resin is injected into the adjacent cavity through the runner, which is repeated. (See Patent Document 1, for example).
  • runners are formed between adjacent cavities, so not only the molded part corresponding to the cavity but also the runner part corresponding to the runner is molded. Since the runner part is unnecessary, it is cut and removed by a punch in the resin cutting process.
  • an object of the present disclosure is to provide a technique capable of suppressing the occurrence of cracks at the cut portion of the molded portion when the runner portion connecting the adjacent molded portions is cut and removed.
  • a semiconductor manufacturing apparatus includes a plurality of cavities filled with a mold resin to form a plurality of molded parts, one end of which is connected to the gate of one of the adjacent cavities, and the other cavity. at least one runner whose end is connected to the gate of the other of the adjacent cavities and through which the mold resin flows, wherein the height position of the upper end of the at least one runner on the one end side is , higher than the height position of the upper end of the other end of at least one of said runners.
  • shear stress is first applied to one end side of the runner portion, and then shear stress is applied to the other end side of the runner portion.
  • the shear stress required to cut can be applied.
  • FIG. 1 is a cross-sectional view of a semiconductor device manufactured using the semiconductor manufacturing apparatus according to Embodiment 1;
  • FIG. 1 is a front view of a semiconductor device;
  • FIG. 4 is a flow chart showing a method for manufacturing a semiconductor device using the semiconductor manufacturing apparatus according to Embodiment 1;
  • 2 is a cross-sectional view of a mold included in the semiconductor manufacturing apparatus according to Embodiment 1;
  • FIG. 4 is a side view showing a resin cutting step in Embodiment 1.
  • FIG. FIG. 10 is a side view showing a resin cutting process in Modification 1 of Embodiment 1;
  • FIG. 10 is a side view showing a resin cutting step in Modification 2 of Embodiment 1;
  • FIG. 12 is a side view showing a resin cutting step in Modification 3 of Embodiment 1;
  • FIG. 20 is a side view showing a resin cutting step in Modification 4 of Embodiment 1;
  • FIG. 11 is a side view showing a resin cutting step in Embodiment 2;
  • FIG. 1 is a cross-sectional view of a semiconductor device 100 manufactured using the semiconductor manufacturing apparatus according to the first embodiment.
  • FIG. 2 is a front view of the semiconductor device 100.
  • FIG. 1 is a cross-sectional view of a semiconductor device 100 manufactured using the semiconductor manufacturing apparatus according to the first embodiment.
  • FIG. 2 is a front view of the semiconductor device 100.
  • the X direction, Y direction and Z direction are orthogonal to each other.
  • the X, Y and Z directions shown in the following figures are also orthogonal to each other.
  • the direction including the X direction and the ⁇ X direction, which is the direction opposite to the X direction is also referred to as the “X-axis direction”.
  • the direction including the Y direction and the ⁇ Y direction, which is the direction opposite to the Y direction is also referred to as the “Y-axis direction”.
  • a direction including the Z direction and the ⁇ Z direction, which is the direction opposite to the Z direction is also referred to as the “Z-axis direction”.
  • a semiconductor device 100 manufactured using a semiconductor manufacturing apparatus As shown in FIG. 1 , a semiconductor device 100 includes a plurality of lead frames 2 , IGBT elements 1 , diode elements 3 , IC (Integrated Circuit) elements 8 , and molded parts 4 .
  • a semiconductor device 100 is a semiconductor device in which the tips of power terminals 5a and IC terminals 6a in a plurality of lead frames 2 protruding outside from a molded portion 4 face upward (in the Z direction).
  • Each lead frame 2 is generally manufactured using copper or a copper alloy. Since each lead frame 2 is stably manufactured by press working, it has a width of 0.1 mm or more and 1 mm or less in accordance with the current value flowing through each lead frame 2 .
  • the lead frame 2 on the left side ( ⁇ X direction) in FIG. 1 includes a power terminal 5a, a power inner lead 5b, and a die pad 5c. 3 are joined by solder 9 .
  • the lead frame 2 on the right side (X direction) has an IC terminal 6a and an IC inner lead 6b. It is
  • the diode element 3 and the power inner lead 5b, and the diode element 3 and the IGBT element 1 are wire-bonded using the power wire 11. Also, the IC element 8 and the IC inner lead 6b, and the IC element 8 and the IGBT element 1 are wire-bonded using an IC wire 7. As shown in FIG.
  • the semiconductor element mounted on the die pad 5c is not limited to the general IGBT element 1 and the diode element 3 manufactured using Si, but may be a MOSFET element or an SBD (Schottky Barrier Diode) element manufactured using SiC. There may be.
  • a metal with high electrical conductivity such as gold, silver, or copper is selected as the material for the IC wire 7 .
  • the metal selected as the material for the IC wire 7 is processed to a diameter of 0.05 mm or less and used as the IC wire 7 .
  • the power wire 11 is connected to an element through which a large current flows, such as the IGBT element 1, Al is generally selected as the material of the power wire 11 because its electric conductivity is not as high as that of Ag, but it is inexpensive. is. Moreover, the power wire 11 is used after being processed to have a diameter of 0.1 mm or more and 0.5 mm or less.
  • Molded portion 4 forms a package of semiconductor device 100 .
  • the molded part 4 is made of a thermosetting epoxy resin as a molding resin injected through a gate 25 into cavities 23a and 23b (see FIG. 4) of a mold 20 (see FIG. 4). is formed by transfer molding.
  • a thermosetting epoxy resin mixed with a filler such as silicon dioxide (SiO 2 ).
  • the insulating heat dissipation material present on the lower side (-Z direction) of the die pad 5c is not the molded part 4, but has a thickness of 0.1 mm or more and 0.3 mm or less.
  • a sheet body having a thickness, a DBC (Direct Bonded Copper) substrate, an AMB (Active Metal Brazing) substrate, or a DBA (Direct Bonded Aluminum) substrate may be provided.
  • the sheet body is made of epoxy resin mixed with aluminum nitride (AlN), boron nitride (BN), or silicon dioxide (SiO 2 ), which are high heat dissipation fillers.
  • AlN aluminum nitride
  • BN boron nitride
  • SiO 2 silicon dioxide
  • a DBC substrate, AMB substrate, or DBA substrate is formed by combining high heat dissipation insulating materials such as aluminum nitride, silicon nitride ( Si3N4 ), or silicon dioxide.
  • FIG. 3 is a flow chart showing a method of manufacturing the semiconductor device 100 using the semiconductor manufacturing apparatus according to the first embodiment.
  • step S1 a pre-process is first performed (step S1).
  • step S1 the IC element 8 is placed on one of the lead frames 2 via the Ag paste 10, and the Ag paste 10 is cured in an oven.
  • IGBT element 1 and diode element 3 are joined to lead frame 2 on the other side with solder 9 .
  • Wire bonding is performed using a power wire 11 between the diode element 3 and the power inner lead 5b, and between the diode element 3 and the IGBT element 1, so that the IC element 8 and the IC inner lead 6b, and the IC element 8 and the IGBT element 1 are bonded.
  • wire bonding is performed using the IC wire 7 . This completes an assembly (not shown).
  • step S2 a molding process is performed (step S2). Since the details of the molding process will be described later, a brief description will be given here without using drawings.
  • step S2 a tablet-shaped mold resin is placed in the lower mold, and the assembly is placed on the tablet-shaped mold resin. After the upper mold and the lower mold are clamped together, liquid molding resin is injected into the cavity of the mold. A high hydrostatic pressure of 5 MPa or more and 15 MPa or less is applied to the cavity of the mold in a state in which the liquid mold resin is filled, thereby molding the molded portion 4 .
  • the upper and lower molds are opened, and at the same time the ejector pins and plunger chips of the upper and lower molds are protruded, so that the molded part 4 is separated from the upper mold and the lower mold.
  • a molded part 4 including a plurality of lead frames 2, that is, a molded body (not shown) is taken out from the lower mold.
  • step S3 an after-curing process is performed on the molded body (step S3).
  • step S3 in order to completely harden the portion of the molding part 4 that has not been completely hardened in the mold, the heater power of the oven is turned on, and the molded product is baked in the oven.
  • the oven heater power is turned off and the molded body is cooled to the ambient temperature.
  • step S4 resin cutting and tie bar cutting processes are performed on the molded body (step S4).
  • step S4 in order to remove the excess portion from the molded portion 4, the excess portion of the molded portion 4 is punched out with a resin cut die. Furthermore, in order to remove the tie bars formed on the plurality of lead frames 2, the tie bars are punched out by a tie bar cutting die.
  • step S5 a plating process is performed on the molded body (step S5).
  • the surfaces of the plurality of lead frames 2 are plated with tin or tin-copper in order to prevent deterioration of the surfaces of the plurality of lead frames 2 so that they can be stored for a long period of time in a high-temperature and high-humidity environment.
  • the surfaces of the plurality of lead frames 2 may be electrodeposited with benzotriazole (1,2,3-benzotriazole: BTA) or the like, which is an antioxidant film.
  • step S6 lead cutting and lead forming processes are performed on the molded body.
  • the lead frames are punched out by a lead cutting die to remove excess frames from the plurality of lead frames 2.
  • the semiconductor device 100 is completed by bending the power terminal 5a and the IC terminal 6a upward (in the Z direction) with a lead forming die.
  • step S7 After the semiconductor device 100 is tested for electrical characteristics and appearance (step S7), the semiconductor device 100 is packed and shipped (step S8).
  • FIG. 4 is a cross-sectional view of the mold 20 provided in the semiconductor manufacturing apparatus according to the first embodiment.
  • 5(a) to 5(c) are side views showing the resin cutting process in the first embodiment.
  • the arrows in FIG. 4 indicate the direction of flow of the liquid mold resin.
  • the mold 20 provided in the semiconductor manufacturing apparatus includes an upper mold 21 and a lower mold 22. Although not shown, the mold 20 is provided with an ejector pin and a plunger tip.
  • the mold 20 is a multi-row molding mold that simultaneously molds a plurality of semiconductor devices 100 by transfer molding.
  • the lower mold 22 is arranged at a position facing the upper mold 21. Inside the mold 20 composed of the upper mold 21 and the lower mold 22, there are two cavities 23a and 23b, Runners 24a, 24b and gates 25a, 25b, 25c are formed.
  • the runner 24b connects the liquid molding resin supply source (not shown) and the cavity 23b, and the runner 24a connects two adjacent cavities 23a and 23b.
  • one end of the runner 24b is connected to the gate 25c of the cavity 23b, and the other end is connected to a liquid mold resin supply source (not shown).
  • One end of the runner 24a is connected to the gate 25a of one of the two adjacent cavities 23a and 23b, and the other end is connected to the gate of the other of the two adjacent cavities 23a and 23b. 25b.
  • the gate 25c is a mold resin inlet formed in the cavity 23b, and the gate 25b is a mold resin outlet formed in the cavity 23b. Also, the gate 25a is an inflow port for the molding resin formed in the cavity 23a.
  • the mold resin supplied from the mold resin supply source through the runner 24b is injected into the cavity 23b through the gate 25c. Further, the mold resin injected into the cavity 23b is injected into the cavity 23a through the gate 25b and the runner 24a and the gate 25a. The injection of the mold resin is continued until the cavities 23a and 23b are filled with the mold resin.
  • FIG. 4 shows an example in which two cavities 23a and 23b are formed, the present invention is not limited to this, and three or more cavities may be formed. Also, the number of runners 24a is changed according to the number of cavities.
  • the mold resin filled in the two cavities 23a and 23b not only forms the two molded parts 4a and 4b, but also the runner parts 12a and 12b are formed by the mold resin filled in the runners 24a and 24b. molded.
  • the runners 12a and 12b are unnecessary, they are cut and removed by the punch 31 (see FIG. 5) provided in the resin cutting mold (not shown) in the resin cutting process.
  • a flash burr (not shown) generated between the molded part 4 and a tie bar (not shown) due to insufficient clamping between the upper mold 21 and the lower mold 22, and the upper mold 21
  • the thickness burr (not shown) generated by the thickness of the lead frame 2 without being clamped by the lower mold 22 is struck off and removed.
  • Embodiment 1 in order to solve such a problem, in Embodiment 1, as shown in FIG.
  • the upper end (Z-direction end) of the runner 24a on the one end side is higher than the upper end (Z-direction end) on the other end side.
  • the vertical width of one end of the runner 24a is formed to be 0.01 mm or more wider than the vertical width of the other end. Accordingly, as shown in FIG. 5A, the thickness of the runner portion 12a on one end side becomes 0.01 mm or more thicker than the thickness on the other end side, and the upper end of the runner portion 12a on the one end side (in the Z direction) end) is 0.01 mm or more higher than the height position of the upper end (end in the Z direction) on the other end side.
  • the punch 31 contacts the other end side of the runner portion 12a, and the load of the punch 31 is applied in this state.
  • the entire shear stress of the resin cutting capacity is applied to the connecting portion between the other end of the runner portion 12a and the molded portion 4a, so that the other end of the runner portion 12a and the molded portion 4a are normally cut, and the runner portion 12a is knocked down and removed.
  • the semiconductor manufacturing apparatus has a plurality of cavities 23a and 23b filled with a mold resin to form a plurality of molded parts, and one end of each of the cavities 23a and 23b adjacent to each other.
  • at least one runner 24a connected to the gate 25a of one of the cavities 23a, the other end of which is connected to the gate 25b of the other cavity 23b of the adjacent cavities 23a and 23b, and through which the molding resin flows.
  • the height position of the upper end (Z direction end) of at least one runner 24a is higher than the height position of the other end side (Z direction end) of at least one runner 24a.
  • the vertical width is different between one end side and the other end side of at least one runner 24a.
  • the semiconductor manufacturing apparatus supports the plurality of molded parts 4a and 4b from below (-Z direction) when at least one runner part 12a connecting the adjacent molded parts 4a and 4b is cut.
  • a die 30 is further provided.
  • FIGS. 6(a) to 6(c) are side views showing the resin cutting process in Modification 1 of Embodiment 1.
  • FIG. FIG. 7 is a side view showing a resin cutting step in Modification 2 of Embodiment 1.
  • FIG. 8 is a side view showing a resin cutting step in Modification 3 of Embodiment 1.
  • FIG. 9 is a side view showing a resin cutting step in Modification 4 of Embodiment 1.
  • one end side of the runner 24a may have a step so that the height position is higher than the other end side.
  • the step is set so that one end of the runner 24a is higher than the other end by 0.01 mm or more.
  • the vertical widths of the one end side and the other end side of the runner 24a are the same. Further, it is more effective if the step is set to the vertical width of one end side of the runner 24a.
  • one end side of the runner portion 12a is formed with a step so that the height position is higher than the other end side.
  • FIGS. 6(a) to (c) The resin cutting process shown in FIGS. 6(a) to (c) is performed in the same procedure as in FIGS. 5(a) to (c). As a result, when the runner portion 12a connecting the adjacent molded portions 4a and 4b is cut and removed, it is possible to suppress the occurrence of cracks at the cut portions of the molded portions 4a and 4b.
  • the runner 24a may have the same vertical width on one end side and the other end side, and may have an inclination so that the one end side is higher than the other end side.
  • the inclination is set so that one end of the runner 24a is higher than the other end by 0.01 mm or more.
  • the one end side and the other end side of the runner 24a may have the same vertical width, and the one end side of the runner 24a may be provided with a recess projecting upward (in the Z direction).
  • a protrusion 13 is formed on one end of the runner portion 12a so as to be higher than the other end.
  • the recesses provided in the runner 24a are cylindrical or prismatic.
  • the projection 13 formed on the runner portion 12a is formed in a cylindrical or prismatic shape so as to correspond to the recess.
  • the load of the punch 31 is concentrated on the projections 13 formed on the runner portion 12a, so that the runner portion 12a is likely to start cutting. Therefore, it is possible to further suppress the occurrence of cracks at the cut portions of the molded portions 4a and 4b as compared with the case of the first embodiment and the first and second modifications thereof.
  • the concave portion of the runner 24a may have an acute-angled shape.
  • the projections 13 are formed into acute-angled shapes corresponding to the recesses.
  • the recess provided in the runner 24a is conical or triangular pyramidal.
  • the projection 13 formed on the runner portion 12a is formed in a conical or triangular pyramidal shape so as to correspond to the recess.
  • the mold 20 can be manufactured at a lower cost than in the case of Modification 3 of Embodiment 1. In addition, it is possible to suppress cracking of the projections 13 during punching.
  • FIG. 10(a) and 10(b) are side views showing the resin cutting process in the second embodiment.
  • the same components as those described in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted.
  • the shape of the die 30 is different from that in the first embodiment.
  • the die 30 supports the molded parts 4a and 4b from the lower side (-Z direction), and also laterally (X-axis A flat plate portion 30a and two vertical portions 30b extending in the vertical direction (Z-axis direction) from the upper surface (the surface in the Z direction) of the flat plate portion 30a so as to be able to be supported from above.
  • the lower part of the connecting part of the molded parts 4a and 4b with the runner part 12a is laterally ( X-axis direction), the shear stress necessary for cutting the runner portion 12a is more likely to be applied than in the case of the first embodiment.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

隣り合うモールド成形部を接続するランナー部を切断して除去したとき、モールド成形部の切断箇所にクラックが発生することを抑制可能な技術を提供することを目的とする。半導体製造装置は、モールド樹脂が充填されて複数のモールド成形部がそれぞれ成形される複数のキャビティ（２３ａ，２３ｂ）と、一端が隣り合うキャビティ（２３ａ，２３ｂ）のうちの一方のキャビティ（２３ａ）のゲート（２５ａ）と接続され、他端が隣り合うキャビティ（２３ａ，２３ｂ）のうちの他方のキャビティ（２３ｂ）のゲート（２５ｂ）と接続され、かつ、モールド樹脂が流動する少なくとも１つのランナー（２４ａ）とを備え、少なくとも１つのランナー（２４ａ）における一端側の上端の高さ位置は、少なくとも１つのランナー（２４ａ）における他端側の上端の高さ位置よりも高い。

Description

半導体製造装置および半導体装置の製造方法
　本開示は、半導体製造装置および半導体装置の製造方法に関するものである。
　高電圧および大電流に対応する目的で通電経路を素子の縦方向としたタイプの半導体素子は、一般的にパワー半導体素子と呼ばれている。パワー半導体素子としては、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）素子、ＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　ＳｅｍＩＣｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）素子、バイポーラトランジスタ素子、およびダイオード素子などがある。
　パワー半導体素子が搭載された半導体装置としてはモールド封止型の半導体装置がある。モールド封止型の半導体装置の組み立ては、先ずリードフレーム上に半導体素子を実装し、次に半導体素子とリードフレームとをワイヤボンディングにより接合し、これらをエポキシ樹脂などのモールド樹脂で封止することにより行われる。モールド樹脂による封止方法として、リードフレームを上金型と下金型とでクランプし、モールド樹脂をキャビティ内に注入するトランスファーモールドが一般的である。
　モールド封止型の半導体装置において生産性が高い成形方法として、多列からなるモールド樹脂注入プロセスが一般的に知られている。この樹脂注入プロセスでは、隣り合うキャビティがランナーにより接続されており、ランナーを介してキャビティへモールド樹脂を注入し、さらに隣のランナーを介して隣のキャビティへモールド樹脂を注入することを繰り返している（例えば、特許文献１参照）。
特開平８－２５０５３０号公報
　従来の樹脂注入プロセスで用いられる金型では、隣り合うキャビティの間にランナーが形成されているため、キャビティに対応するモールド成形部だけでなく、ランナーに対応するランナー部も成形される。ランナー部は不要であるため、レジンカット工程においてパンチにより切断され除去されている。
　しかし、ランナー部の切断時に、隣り合うモールド成形部を接続するランナー部の長手方向の両端にせん断応力が印加されるため、ランナー部の長手方向の両端に対してそれぞれレジンカット能力の半分しかせん断応力が印加されなかった。そのため、ランナー部を切断して除去したとき、モールド成形部の切断箇所にクラックが発生する場合があった。
　そこで、本開示は、隣り合うモールド成形部を接続するランナー部を切断して除去したとき、モールド成形部の切断箇所にクラックが発生することを抑制可能な技術を提供することを目的とする。
　本開示に係る半導体製造装置は、モールド樹脂が充填されて複数のモールド成形部がそれぞれ成形される複数のキャビティと、一端が隣り合う前記キャビティのうちの一方の前記キャビティのゲートと接続され、他端が隣り合う前記キャビティのうちの他方の前記キャビティのゲートと接続され、かつ、前記モールド樹脂が流動する少なくとも１つのランナーとを備え、少なくとも１つの前記ランナーにおける一端側の上端の高さ位置は、少なくとも１つの前記ランナーにおける他端側の上端の高さ位置よりも高い。
　本開示によれば、ランナー部の切断時には、先ずランナー部の一端側にせん断応力が印加され、次にランナー部の他端側にせん断応力が印加されるため、ランナー部に対してランナー部を切断するのに必要なせん断応力を印加することができる。これにより、隣り合うモールド成形部を接続するランナー部を切断して除去したとき、モールド成形部の切断箇所にクラックが発生することを抑制できる。
　この開示の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態１に係る半導体製造装置を用いて製造された半導体装置の断面図である。 半導体装置の正面図である。 実施の形態１に係る半導体製造装置を用いた半導体装置の製造方法を示すフローチャートである。 実施の形態１に係る半導体製造装置が備える金型の断面図である。 実施の形態１におけるレジンカット工程を示す側面図である。 実施の形態１の変形例１におけるレジンカット工程を示す側面図である。 実施の形態１の変形例２におけるレジンカット工程を示す側面図である。 実施の形態１の変形例３におけるレジンカット工程を示す側面図である。 実施の形態１の変形例４におけるレジンカット工程を示す側面図である。 実施の形態２におけるレジンカット工程を示す側面図である。
　＜実施の形態１＞
　実施の形態１について、図面を用いて以下に説明する。図１は、実施の形態１に係る半導体製造装置を用いて製造された半導体装置１００の断面図である。図２は、半導体装置１００の正面図である。
　図１において、Ｘ方向、Ｙ方向およびＺ方向は、互いに直交する。以下の図に示されるＸ方向、Ｙ方向およびＺ方向も、互いに直交する。以下においては、Ｘ方向と、当該Ｘ方向の反対の方向である－Ｘ方向とを含む方向を「Ｘ軸方向」ともいう。また、以下においては、Ｙ方向と、当該Ｙ方向の反対の方向である－Ｙ方向とを含む方向を「Ｙ軸方向」ともいう。また、以下においては、Ｚ方向と、当該Ｚ方向の反対の方向である－Ｚ方向とを含む方向を「Ｚ軸方向」ともいう。
　最初に、半導体製造装置を用いて製造された半導体装置１００について説明する。図１に示すように、半導体装置１００は、複数のリードフレーム２と、ＩＧＢＴ素子１と、ダイオード素子３と、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）素子８と、モールド成形部４とを備えている。半導体装置１００は、モールド成形部４から外部に突出する複数のリードフレーム２におけるパワー端子５ａとＩＣ端子６ａの先端が上方（Ｚ方向）を向いている半導体装置である。
　各リードフレーム２は、一般的に銅または銅合金を用いて製作される。各リードフレーム２はプレス加工で安定して製造されるため、各リードフレーム２を流れる電流値に合わせて、０．１ｍｍ以上１ｍｍ以下の幅を有している。
　図１において左側（－Ｘ方向）のリードフレーム２は、パワー端子５ａと、パワーインナーリード５ｂと、ダイパッド５ｃとを備え、ダイパッド５ｃの上面（Ｚ方向の面）にはＩＧＢＴ素子１およびダイオード素子３がはんだ９により接合されている。図１において右側（Ｘ方向）のリードフレーム２は、ＩＣ端子６ａと、ＩＣインナーリード６ｂとを備え、ＩＣインナーリード６ｂの上面（Ｚ方向の面）にはＩＣ素子８がＡｇペースト１０により接合されている。
　ダイオード素子３とパワーインナーリード５ｂ、およびダイオード素子３とＩＧＢＴ素子１は、パワーワイヤ１１を用いてワイヤボンディングされている。また、ＩＣ素子８とＩＣインナーリード６ｂ、およびＩＣ素子８とＩＧＢＴ素子１は、ＩＣワイヤ７を用いてワイヤボンディングされている。
　ダイパッド５ｃに搭載される半導体素子としては、一般的なＳｉを用いて製作されたＩＧＢＴ素子１とダイオード素子３に限らず、ＳｉＣを用いて製作されたＭＯＳＦＥＴ素子またはＳＢＤ（Ｓｃｈｏｔｔｋｙ  Ｂａｒｒｉｅｒ  Ｄｉｏｄｅ）素子であってもよい。
　ＩＣワイヤ７の材質として金、銀、または銅など電気伝導度が高い金属が選定される。ＩＣワイヤ７の材質として選定された金属は、直径０．０５ｍｍ以下に細く加工されてＩＣワイヤ７として使用される。
　パワーワイヤ１１は、ＩＧＢＴ素子１などの大電流が流れる素子に接続されるため、パワーワイヤ１１の材質として、電気伝導度がＡｇほどは高くないが、安価なＡｌが選定されることが一般的である。また、パワーワイヤ１１は、直径０．１ｍｍ以上０．５ｍｍ以下に加工されて使用される。
　モールド成形部４は、半導体装置１００のパッケージを形成している。図２に示すように、モールド成形部４は、金型２０（図４参照）のキャビティ２３ａ，２３ｂ（図４参照）内にゲート２５を介して注入されたモールド樹脂としての熱硬化性エポキシ樹脂をトランスファーモールドすることによって形成される。モールド成形部４の線膨張係数を銅の線膨張係数に近づけるために、熱硬化性エポキシ樹脂として二酸化ケイ素（ＳｉＯ2）などのフィラーが混入されたものが用いられることが一般的である。
　ダイパッド５ｃの絶縁性を維持したまま放熱性をさらに高めるために、ダイパッド５ｃの下側（－Ｚ方向）に存在する絶縁放熱材料はモールド成形部４ではなく、０．１ｍｍ以上０．３ｍｍ以下の厚さを有するシート体、ＤＢＣ（Ｄｉｒｅｃｔ　ｂｏｎｄｅｄ　Ｃｏｐｐｅｒ）基板、ＡＭＢ（Ａｃｔｉｖｅ　Ｍｅｔａｌ　Ｂｒａｚｉｎｇ）基板、またはＤＢＡ（Ｄｉｒｅｃｔ Ｂｏｎｄｅｄ Ａｌｕｍｉｎｕｍ）基板が設けられていてもよい。
　ここで、シート体は、高放熱フィラーである窒化アルミニウム（ＡｌＮ）、窒化ホウ素（ＢＮ）、または二酸化ケイ素（ＳｉＯ2）が混入されたエポキシ樹脂からなる。ＤＢＣ基板、ＡＭＢ基板、またはＤＢＡ基板は、窒化アルミニウム、窒化ケイ素（Ｓi3Ｎ4）、または二酸化ケイ素などの高放熱絶縁材料を組み合わせて形成されている。
　次に、半導体装置１００の製造方法について説明を行う。全体の手順について説明を行った後、本開示の特徴部分について説明を行う。図３は、実施の形態１に係る半導体製造装置を用いた半導体装置１００の製造方法を示すフローチャートである。
　図３に示すように、先ず前工程が行われる（ステップＳ１）。ステップＳ１では、一方のリードフレーム２にＡｇペースト１０を介してＩＣ素子８が配置され、オーブンでＡｇペースト１０が硬化される。他方のリードフレーム２にＩＧＢＴ素子１およびダイオード素子３がはんだ９により接合される。
　ダイオード素子３とパワーインナーリード５ｂ、およびダイオード素子３とＩＧＢＴ素子１に対して、パワーワイヤ１１を用いてワイヤボンディングが行われ、ＩＣ素子８とＩＣインナーリード６ｂ、およびＩＣ素子８とＩＧＢＴ素子１に対して、ＩＣワイヤ７を用いてワイヤボンディングが行われる。これにより組み立て体（図示省略）が完成する。
　次に、モールド工程が行われる（ステップＳ２）。モールド工程の詳細については後述するため、ここでは図面を用いずに簡単に説明を行う。ステップＳ２では、タブレット状のモールド樹脂が下金型内に配置され、タブレット状のモールド樹脂の上に組み立て体が配置される。上金型と下金型とを型締め後、金型のキャビティ内へ液状のモールド樹脂が注入される。液状のモールド樹脂が充填された状態で、金型のキャビティに対して５ＭＰａ以上１５ＭＰａ以下の高い静水圧が印加されることで、モールド成形部４が成形される。
　次に、上金型と下金型とが型開きされるのと同時に上金型と下金型のエジェクタピンとプランジャーチップが突き出されることで、モールド成形部４が上金型と下金型から離型され、下金型から複数のリードフレーム２を含むモールド成形部４、すなわち、モールド成形体（図示省略）が取り出される。
　次に、モールド成形体に対してアフターキュア工程が行われる（ステップＳ３）。ステップＳ３では、モールド成形部４のうち、金型内で完全に硬化できなかった部分を完全に硬化するために、オーブンのヒーター電源がオンされ、モールド成形体がオーブン内でベークされる。
　モールド成形部４の弾性率を向上させるために、オーブンのヒーター電源がオフされ、モールド成形体を大気温度まで冷ます。
　次に、モールド成形体に対してレジンカットおよびタイバーカット工程が行われる（ステップＳ４）。ステップＳ４では、モールド成形部４から余分な部分を取り除くために、モールド成形部４の余分な部分がレジンカット金型で打ち抜かれる。さらに複数のリードフレーム２に形成されているタイバーを取り除くために、タイバーがタイバーカット金型で打ち抜かれる。
　次に、モールド成形体に対してめっき工程が行われる（ステップＳ５）。ステップＳ５では、高温高湿環境下で長期保管できるように複数のリードフレーム２の表面の劣化を防止するために、複数のリードフレーム２の表面に対してスズまたはスズ銅めっき処理が行われる。または、めっき処理に代えて、複数のリードフレーム２の表面に対して酸化防止剤膜であるベンゾトリアゾール（１，２，３－ｂｅｎｚｏｔｒｉａｚｏｌｅ：ＢＴＡ）などを電着させてもよい。
　次に、モールド成形体に対してリードカットおよびリードフォーミング工程が行われる（ステップＳ６）。ステップＳ６では、複数のリードフレーム２から余分なフレーム枠を除去するためにフレーム枠がリードカット金型で打ち抜かれる。さらに、パワー端子５ａとＩＣ端子６ａがリードフォーミング金型で上方（Ｚ方向）に曲げられることで、半導体装置１００が完成する。
　次に、半導体装置１００に対して電気的特性および外観のテストが行われた後（ステップＳ７）、半導体装置１００が梱包され出荷される（ステップＳ８）。
　次に、本開示の特徴部分である金型２０について説明を行う。図４は、実施の形態１に係る半導体製造装置が備える金型２０の断面図である。図５（ａ）～（ｃ）は、実施の形態１におけるレジンカット工程を示す側面図である。なお、図４において矢印は、液状のモールド樹脂の流動方向を示している。
　図４に示すように、半導体製造装置が備える金型２０は、上金型２１と、下金型２２とを備えている。また図示しないが、金型２０には、エジェクタピンとプランジャーチップが設けられている。
　金型２０は、トランスファーモールドによって複数の半導体装置１００を同時に成形する多列成形用金型である。下金型２２は、上金型２１と対向する位置に配置されており、上金型２１と下金型２２とで構成される金型２０の内部には、２つのキャビティ２３ａ，２３ｂと、ランナー２４ａ，２４ｂと、ゲート２５ａ，２５ｂ，２５ｃが形成されている。
　ランナー２４ｂは、液状のモールド樹脂の供給源（図示省略）とキャビティ２３ｂとを接続し、ランナー２４ａは、隣り合う２つのキャビティ２３ａ，２３ｂを接続している。
　具体的には、ランナー２４ｂの一端は、キャビティ２３ｂのゲート２５ｃと接続され、他端は液状のモールド樹脂の供給源（図示省略）と接続されている。また、ランナー２４ａの一端は、隣り合う２つのキャビティ２３ａ，２３ｂのうちの一方のキャビティ２３ａのゲート２５ａと接続され、他端は隣り合う２つのキャビティ２３ａ，２３ｂのうちの他方のキャビティ２３ｂのゲート２５ｂと接続されている。
　ゲート２５ｃは、キャビティ２３ｂに形成されたモールド樹脂の流入口であり、ゲート２５ｂは、キャビティ２３ｂに形成されたモールド樹脂の流出口である。また、ゲート２５ａは、キャビティ２３ａに形成されたモールド樹脂の流入口である。
　モールド樹脂の供給源からランナー２４ｂを介して供給されたモールド樹脂は、ゲート２５ｃを通ってキャビティ２３ｂ内へ注入される。さらに、キャビティ２３ｂ内へ注入されたモールド樹脂は、ゲート２５ｂから出て、ランナー２４ａとゲート２５ａを通ってキャビティ２３ａ内へ注入される。そして、キャビティ２３ａ，２３ｂ内にモールド樹脂が充填されるまで、モールド樹脂の注入が続けられる。
　なお、図４には、２つのキャビティ２３ａ，２３ｂが形成された例が示されているが、これに限定されることなく、３つ以上のキャビティが形成されていてもよい。また、ランナー２４ａの個数はキャビティの個数に応じて変更される。
　モールド工程では、２つのキャビティ２３ａ，２３ｂに充填されたモールド樹脂により２つのモールド成形部４ａ，４ｂが成形されるだけでなく、ランナー２４ａ，２４ｂに充填されたモールド樹脂によりランナー部１２ａ，１２ｂが成形される。
　ランナー部１２ａ，１２ｂは不要であるため、レジンカット工程においてレジンカット金型（図示省略）が備えるパンチ３１（図５参照）により切断され除去される。通常のレジンカット工程では、モールド成形部４とタイバー（図示省略）との間に上金型２１と下金型２２とでクランプしきれずに発生するフラッシュバリ（図示省略）と、上金型２１と下金型２２とでクランプせずにリードフレーム２の厚み分発生する厚バリ（図示省略）とが打ち落とされて除去される。
　しかし、ランナー部１２ａの切断時に、２つのモールド成形部４ａ，４ｂを接続するランナー部１２ａの両端にせん断応力が印加されるため、ランナー部１２ａの両端に対してそれぞれレジンカット能力の半分しかせん断応力が印加されなかった。また、ランナー部１２ａの両端部の幅は上記のバリよりも幅が広く、またランナー部１２ａ，１２ｂの両端部の厚さは上記のバリよりも厚い。そのため、ランナー部１２ａを切断して除去したとき、モールド成形部４の切断箇所にクラックが発生する場合があった。なお、ランナー部１２ｂにおいては一端のみがモールド成形部４ｂに接続され、他端は何にも接続されていないため、このような問題は発生しない。
　このような問題を解消するために、実施の形態１では、図４に示すように、ランナー部１２ａの一端側と他端側に対して順番にパンチ１４の荷重を印加することを目的として、ランナー２４ａにおける一端側の上端（Ｚ方向の端）の高さ位置は、他端側の上端（Ｚ方向の端）の高さ位置よりも高く形成されている。
　具体的には、ランナー２４ａにおける一端側の上下幅は他端側の上下幅よりも０．０１ｍｍ以上広く形成されている。これに伴い、図５（ａ）に示すように、ランナー部１２ａにおける一端側の厚さは他端側の厚さよりも０．０１ｍｍ以上厚くなり、ランナー部１２ａにおける一端側の上端（Ｚ方向の端）の高さ位置は他端側の上端（Ｚ方向の端）の高さ位置よりも０．０１ｍｍ以上高くなる。
　そのため、レジンカット工程では、図５（ａ）に示すように、先ずパンチ３１が下降（－Ｚ方向へ移動）するとランナー部１２ａの一端側にパンチ３１が接触し、この状態でパンチ３１の荷重が印加される。これにより、ランナー部１２ａの一端とモールド成形部４ａとの接続箇所に、レジンカット能力の全てのせん断応力が印加されるため、ランナー部１２ａの一端とモールド成形部４ａとの接続箇所が正常に切断され、図５（ｂ）に示すように、ランナー部１２ａの一端側が他端側よりも下方（－Ｚ方向）に位置するように傾く。ここで、ランナー部１２ａの切断時にモールド成形部４ａ，４ｂを下側（－Ｚ方向）から支持するために、モールド成形部４ａ，４ｂは平板状のダイ３０の上面（Ｚ方向の面）にそれぞれ載置されている。
　次に、図５（ｂ）に示すように、ランナー部１２ａの他端側にパンチ３１が接触し、この状態でパンチ３１の荷重が印加される。これにより、図５（ｃ）に示すように、ランナー部１２ａの他端とモールド成形部４ａとの接続箇所に、レジンカット能力の全てのせん断応力が印加されるため、ランナー部１２ａの他端とモールド成形部４ａとの接続箇所が正常に切断され、ランナー部１２ａが打ち落とされて除去される。
　以上のように、実施の形態１に係る半導体製造装置は、モールド樹脂が充填されて複数のモールド成形部がそれぞれ成形される複数のキャビティ２３ａ，２３ｂと、一端が隣り合うキャビティ２３ａ，２３ｂのうちの一方のキャビティ２３ａのゲート２５ａと接続され、他端が隣り合うキャビティ２３ａ，２３ｂのうちの他方のキャビティ２３ｂのゲート２５ｂと接続され、かつ、モールド樹脂が流動する少なくとも１つのランナー２４ａとを備え、少なくとも１つのランナー２４ａにおける一端側の上端（Ｚ方向の端）の高さ位置は、少なくとも１つのランナー２４ａにおける他端側の上端（Ｚ方向の端）の高さ位置よりも高い。
　具体的には、少なくとも１つのランナー２４ａの一端側と他端側とで上下幅が異なっている。
　したがって、ランナー部１２ａの切断時には、先ずランナー部１２ａの一端側にせん断応力が印加され、次にランナー部１２ａの他端側にせん断応力が印加されるため、ランナー部１２ａに対してランナー部１２ａを切断するのに必要なせん断応力を印加することができる。これにより、隣り合うモールド成形部４ａ，４ｂを接続するランナー部１２ａを切断して除去したとき、モールド成形部４ａ，４ｂの切断箇所にクラックが発生することを抑制できる。その結果、半導体装置１００の歩留りの向上を実現することができる。
　また、半導体製造装置は、隣り合うモールド成形部４ａ，４ｂを接続する少なくとも１つのランナー部１２ａが切断される際に、複数のモールド成形部４ａ，４ｂを下側（－Ｚ方向）から支持するダイ３０をさらに備えている。
　したがって、複数のモールド成形部４ａ，４ｂが下側（－Ｚ方向）から支持されるため、ランナー部１２ａを切断するのに必要なせん断応力が印加しやすくなる。
　＜実施の形態１の変形例＞
　上記では、ランナー２４ａにおける一端側と他端側とで上下幅が異なるものとして説明を行ったが、ランナー２４ａにおける一端側の上端（Ｚ方向の端）の高さ位置が、他端側の上端（Ｚ方向の端）の高さ位置よりも高く形成されていればよく、他の構造を採用することも可能である。以下、実施の形態１の変形例について説明を行う。
　図６（ａ）～（ｃ）は、実施の形態１の変形例１におけるレジンカット工程を示す側面図である。図７は、実施の形態１の変形例２におけるレジンカット工程を示す側面図である。図８は、実施の形態１の変形例３におけるレジンカット工程を示す側面図である。図９は、実施の形態１の変形例４におけるレジンカット工程を示す側面図である。
　図示しないが、ランナー２４ａの一端側が他端側よりも高さ位置が高くなるように段差を有していてもよい。段差は、ランナー２４ａの一端側が他端側よりも高さ位置が０．０１ｍｍ以上高くなるように設定されている。ここで、ランナー２４ａの一端側と他端側の上下幅は同じである。また、段差はランナー２４ａの一端側の上下幅分とするとさらに効果的である。モールド工程完了後、図６（ａ）に示すように、ランナー部１２ａの一端側は、他端側よりも高さ位置が高くなるように段差が形成される。
　図６（ａ）～（ｃ）に示すレジンカット工程は、図５（ａ）～（ｃ）の場合と同様の手順で行われる。これにより、隣り合うモールド成形部４ａ，４ｂを接続するランナー部１２ａを切断して除去したとき、モールド成形部４ａ，４ｂの切断箇所にクラックが発生することを抑制できる。
　また、図示しないが、ランナー２４ａにおける一端側と他端側とで上下幅は同じで、一端側が他端側よりも高さ位置が高くなるように傾斜を有していてもよい。傾斜は、ランナー２４ａの一端側が他端側よりも高さ位置が０．０１ｍｍ以上高くなるように設定されている。モールド工程完了後、図６に示すように、ランナー部１２ａの一端側は、他端側よりも高さ位置が高くなるように傾斜が形成される。これにより、実施の形態１の変形例１の場合と同様の効果が得られる。
　また、図示しないが、ランナー２４ａにおける一端側と他端側とで上下幅は同じで、ランナー２４ａの一端側には上方（Ｚ方向）に突出する凹部が設けられていてもよい。モールド工程完了後、図８に示すように、ランナー部１２ａの一端側には、他端側よりも高さ位置が高くなるように突起１３が形成される。ランナー２４ａに設けられた凹部は円柱状または角柱状である。ランナー部１２ａに形成される突起１３は、凹部に対応するように円柱状または角柱状に形成される。
　これにより、パンチ３１の荷重がランナー部１２ａに形成される突起１３に集中するため、ランナー部１２ａにおける切断の起点が発生しやすくなる。そのため、実施の形態１およびその変形例１，２の場合よりも、モールド成形部４ａ，４ｂの切断箇所にクラックが発生することをさらに抑制できる。
　また、図示しないが、ランナー２４ａの凹部は鋭角形状を有していてもよい。モールド工程完了後、図９に示すように、突起１３は凹部に対応するように鋭角形状に形成される。具体的には、ランナー２４ａに設けられた凹部は円錐状または三角錐状である。ランナー部１２ａに形成される突起１３は、凹部に対応するように円錐状または三角錐状に形成される。
　これにより、実施の形態１の変形例３の場合よりも金型２０を安価に製作することができる。また、パンチング時に突起１３が割れることを抑制できる。
　＜実施の形態２＞
　次に、実施の形態２に係る半導体製造装置について説明する。図１０（ａ），（ｂ）は、実施の形態２におけるレジンカット工程を示す側面図である。なお、実施の形態２において、実施の形態１で説明したものと同一の構成要素については同一符号を付して説明は省略する。
　図１０（ａ），（ｂ）に示すように、実施の形態２では、実施の形態１の場合に対してダイ３０の形状が異なっている。
　ダイ３０はそれぞれ、モールド成形部４ａ，４ｂを下側（－Ｚ方向）から支持するのに加えて、モールド成形部４ａ，４ｂにおけるランナー部１２ａとの接続箇所の周辺部を側方（Ｘ軸方向）から支持可能なように、平板部３０ａと、平板部３０ａの上面（Ｚ方向の面）から鉛直方向（Ｚ軸方向）に延びる２つの鉛直部３０ｂとを備えている。
　これにより、複数のモールド成形部４ａ，４ｂが下側（－Ｚ方向）から支持されるのに加えて、モールド成形部４ａ，４ｂにおけるランナー部１２ａとの接続箇所の下側部分が側方（Ｘ軸方向）から支持されるため、実施の形態１の場合よりも、ランナー部１２ａを切断するのに必要なせん断応力が印加されやすくなる。
　この開示は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、限定的なものではない。例示されていない無数の変形例が、想定され得るものと解される。
　なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
　４，４ａ，４ｂ　モールド成形部、１２ａ　ランナー部、２３ａ，２３ｂ　キャビティ、２４ａ　ランナー、２５，２５ａ，２５ｂ　ゲート、３０　ダイ、３１　パンチ。

Claims (8)

  1. 　モールド樹脂が充填されて複数のモールド成形部がそれぞれ成形される複数のキャビティと、
    　一端が隣り合う前記キャビティのうちの一方の前記キャビティのゲートと接続され、他端が隣り合う前記キャビティのうちの他方の前記キャビティのゲートと接続され、かつ、前記モールド樹脂が流動する少なくとも１つのランナーと、を備え、
    　少なくとも１つの前記ランナーにおける一端側の上端の高さ位置は、少なくとも１つの前記ランナーにおける他端側の上端の高さ位置よりも高い、半導体製造装置。
  2. 　少なくとも１つの前記ランナーの一端側と他端側とで上下幅が異なる、請求項１に記載の半導体製造装置。
  3. 　少なくとも１つの前記ランナーの一端側と他端側とで段差を有する、請求項１に記載の半導体製造装置。
  4. 　少なくとも１つの前記ランナーの一端側と他端側とで傾斜を有する、請求項１に記載の半導体製造装置。
  5. 　少なくとも１つの前記ランナーの一端側には上方に突出する凹部が設けられた、請求項１に記載の半導体製造装置。
  6. 　前記凹部は鋭角形状を有する、請求項５に記載の半導体製造装置。
  7. 　隣り合う前記モールド成形部を接続する少なくとも１つのランナー部が切断される際に、複数の前記モールド成形部を下側から支持するダイをさらに備えた、請求項１から請求項６のいずれか１項に記載の半導体製造装置。
  8. 　（ａ）複数のモールド成形部と、隣り合う前記モールド成形部を接続する少なくとも１つのランナー部とを有するモールド成形体を準備する工程と、
    　（ｂ）隣り合う前記モールド成形部の一方と接続された少なくとも１つの前記ランナー部の一端側にパンチを接触させた状態で前記パンチの荷重を印加する工程と、
    　（ｃ）隣り合う前記モールド成形部の他方と接続された少なくとも１つの前記ランナー部の他端側に前記パンチを接触させた状態で前記パンチの荷重を印加し、少なくとも１つの前記ランナー部を切断する工程と、
    　を備えた、半導体装置の製造方法。
PCT/JP2021/021839 2021-06-09 2021-06-09 半導体製造装置および半導体装置の製造方法 WO2022259395A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2023526705A JPWO2022259395A1 (ja) 2021-06-09 2021-06-09
PCT/JP2021/021839 WO2022259395A1 (ja) 2021-06-09 2021-06-09 半導体製造装置および半導体装置の製造方法
DE112021007793.7T DE112021007793T5 (de) 2021-06-09 2021-06-09 Halbleiter-Herstellungseinrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
CN202180098986.9A CN117425952A (zh) 2021-06-09 2021-06-09 半导体制造装置及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/021839 WO2022259395A1 (ja) 2021-06-09 2021-06-09 半導体製造装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2022259395A1 true WO2022259395A1 (ja) 2022-12-15

Family

ID=84425901

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/021839 WO2022259395A1 (ja) 2021-06-09 2021-06-09 半導体製造装置および半導体装置の製造方法

Country Status (4)

Country Link
JP (1) JPWO2022259395A1 (ja)
CN (1) CN117425952A (ja)
DE (1) DE112021007793T5 (ja)
WO (1) WO2022259395A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02246349A (ja) * 1989-03-20 1990-10-02 Fujitsu Ltd 半導体装置の製造方法
JPH06275671A (ja) * 1993-03-24 1994-09-30 Nec Kansai Ltd 半導体中間構体及びその樹脂モールド装置
JPH08250530A (ja) * 1995-03-10 1996-09-27 Fujitsu Ltd 半導体装置の製造方法及びモールド金型
JPH0919939A (ja) * 1995-07-05 1997-01-21 Hitachi Ltd トランスファ成形装置
JP2010109314A (ja) * 2008-09-30 2010-05-13 Sanyo Electric Co Ltd 半導体装置の製造方法
WO2016072012A1 (ja) * 2014-11-07 2016-05-12 三菱電機株式会社 電力用半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02246349A (ja) * 1989-03-20 1990-10-02 Fujitsu Ltd 半導体装置の製造方法
JPH06275671A (ja) * 1993-03-24 1994-09-30 Nec Kansai Ltd 半導体中間構体及びその樹脂モールド装置
JPH08250530A (ja) * 1995-03-10 1996-09-27 Fujitsu Ltd 半導体装置の製造方法及びモールド金型
JPH0919939A (ja) * 1995-07-05 1997-01-21 Hitachi Ltd トランスファ成形装置
JP2010109314A (ja) * 2008-09-30 2010-05-13 Sanyo Electric Co Ltd 半導体装置の製造方法
WO2016072012A1 (ja) * 2014-11-07 2016-05-12 三菱電機株式会社 電力用半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN117425952A (zh) 2024-01-19
DE112021007793T5 (de) 2024-04-18
JPWO2022259395A1 (ja) 2022-12-15

Similar Documents

Publication Publication Date Title
US7808085B2 (en) Semiconductor device and mold for resin-molding semiconductor device
US7781262B2 (en) Method for producing semiconductor device and semiconductor device
JP4286465B2 (ja) 半導体装置とその製造方法
US9673118B2 (en) Power module and method of manufacturing power module
US8709875B2 (en) Power device and method of packaging same
US9691748B2 (en) Forming a panel of triple stack semiconductor packages
CN108604578A (zh) 电力用半导体装置及其制造方法
US20230123782A1 (en) Method of manufacture for a cascode semiconductor device
JP4906650B2 (ja) パワー半導体モジュール及びその製法
KR100591718B1 (ko) 수지-밀봉형 반도체 장치
JP5720514B2 (ja) 半導体装置の製造方法
WO2022259395A1 (ja) 半導体製造装置および半導体装置の製造方法
CN111834346A (zh) 晶体管功率模块封装结构及其封装方法
JP7413668B2 (ja) 半導体装置及びその製造方法
US20230163037A1 (en) Semiconductor device and method of manufacturing the same
US20080197465A1 (en) Semiconductor device and method of manufacturing the same
JP3402194B2 (ja) リードフレーム
JP7142714B2 (ja) 電力用半導体装置の製造方法
JP2525245B2 (ja) 半導体装置
JP2012174747A (ja) パワー半導体モジュールの構造およびその製造方法
JPH088363A (ja) リードフレームおよびそれを用いた半導体装置ならびに半導体製造方法およびその製造に用いるモールド金型
KR20150072938A (ko) 반도체 패키지용 몰드 금형 및 이를 이용한 반도체 패키지 제조 방법
JPH05308108A (ja) 電力半導体装置の製造方法
JP2004140398A (ja) 樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21945072

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023526705

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 18565355

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 202180098986.9

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 112021007793

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21945072

Country of ref document: EP

Kind code of ref document: A1