CN117425952A - 半导体制造装置及半导体装置的制造方法 - Google Patents

半导体制造装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN117425952A
CN117425952A CN202180098986.9A CN202180098986A CN117425952A CN 117425952 A CN117425952 A CN 117425952A CN 202180098986 A CN202180098986 A CN 202180098986A CN 117425952 A CN117425952 A CN 117425952A
Authority
CN
China
Prior art keywords
end side
runner
molding
manufacturing apparatus
semiconductor manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180098986.9A
Other languages
English (en)
Inventor
坂本健
市川庆太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN117425952A publication Critical patent/CN117425952A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

目的在于提供在切断而去除了将相邻的模塑成型部连接的流道部时，能够对在模塑成型部的切断部位产生裂缝进行抑制的技术。半导体制造装置具有：多个模腔(23a、23b)，它们被填充模塑树脂而各自对多个模塑成型部进行成型；以及至少1个流道(24a)，其一端与相邻的模腔(23a、23b)中的一个模腔(23a)的浇口(25a)连接，另一端与相邻的模腔(23a、23b)中的另一个模腔(23b)的浇口(25b)连接，并且该流道供模塑树脂流动，至少1个流道(24a)中的一端侧的上端的高度位置比至少1个流道(24a)中的另一端侧的上端的高度位置高。

Description

半导体制造装置及半导体装置的制造方法
技术领域
本发明涉及半导体制造装置及半导体装置的制造方法。
背景技术
以应对高电压及大电流为目的而将通电路径设为元件的纵向这一类型的半导体元件通常称为功率半导体元件。作为功率半导体元件，例如存在IGBT(Insulated GateBipolar Transistor)元件、MOSFET(Metal Oxide SemIConductor Field EffectTransistor)元件、双极晶体管元件及二极管元件等。
作为搭载有功率半导体元件的半导体装置而存在模塑封装型的半导体装置。模塑封装型的半导体装置的组装通过如下方式进行，即，首先在引线框之上安装半导体元件，接下来通过导线键合将半导体元件和引线框接合，通过环氧树脂等模塑树脂对它们进行封装。作为通过模塑树脂实现的封装方法，通常是利用上模具和下模具将引线框夹紧，将模塑树脂注入至模腔内的传递模塑。
作为在模塑封装型的半导体装置中生产率高的成型方法，通常已知由多列构成的模塑树脂注入工艺。在该树脂注入工艺中，通过流道将相邻的模腔连接，重复经由流道向模腔注入模塑树脂，进而经由相邻的流道向相邻的模腔注入模塑树脂(例如，参照专利文献1)。
专利文献1：日本特开平8-250530号公报
发明内容
在现有的树脂注入工艺所使用的模具中，由于在相邻的模腔之间形成有流道，因此不仅是与模腔对应的模塑成型部，与流道对应的流道部也被成型。由于不需要流道部，因此在树脂切割工序中通过冲头将流道部切断而去除。
但是，在切断流道部时，由于对将相邻的模塑成型部连接的流道部的长度方向的两端施加剪切应力，因此针对流道部的长度方向的两端各自仅施加树脂切割能力的一半的剪切应力。因此，在切断而去除了流道部时，有时在模塑成型部的切断部位产生裂缝。
因此，本发明的目的在于提供在切断而去除了将相邻的模塑成型部连接的流道部时，能够对在模塑成型部的切断部位产生裂缝进行抑制的技术。
本发明涉及的半导体制造装置具有：多个模腔，它们被填充模塑树脂而各自对多个模塑成型部进行成型；以及至少1个流道，其一端与相邻的所述模腔中的一个所述模腔的浇口连接，另一端与相邻的所述模腔中的另一个所述模腔的浇口连接，并且所述流道供所述模塑树脂流动，至少1个所述流道中的一端侧的上端的高度位置比至少1个所述流道中的另一端侧的上端的高度位置高。
发明的效果
根据本发明，在切断流道部时，首先对流道部的一端侧施加剪切应力，接下来对流道部的另一端侧施加剪切应力，因此能够针对流道部施加切断流道部所需要的剪切应力。由此，在切断而去除了将相邻的模塑成型部连接的流道部时，能够对在模塑成型部的切断部位产生裂缝进行抑制。
本发明的目的、特征、方案以及优点通过下面的详细的说明和附图会更加清楚。
附图说明
图1是使用实施方式1涉及的半导体制造装置制造的半导体装置的剖视图。
图2是半导体装置的正视图。
图3是表示使用了实施方式1涉及的半导体制造装置的半导体装置的制造方法的流程图。
图4是实施方式1涉及的半导体制造装置所具有的模具的剖视图。
图5是表示实施方式1中的树脂切割工序的侧视图。
图6是表示实施方式1的变形例1中的树脂切割工序的侧视图。
图7是表示实施方式1的变形例2中的树脂切割工序的侧视图。
图8是表示实施方式1的变形例3中的树脂切割工序的侧视图。
图9是表示实施方式1的变形例4中的树脂切割工序的侧视图。
图10是表示实施方式2中的树脂切割工序的侧视图。
具体实施方式
<实施方式1>
下面使用附图对实施方式1进行说明。图1是使用实施方式1涉及的半导体制造装置制造的半导体装置100的剖视图。图2是半导体装置100的正视图。
在图1中，X方向、Y方向及Z方向彼此正交。以下的附图所示的X方向、Y方向及Z方向也彼此正交。下面，将包含X方向、该X方向的相反方向即-X方向在内的方向也称为“X轴方向”。另外，下面，将包含Y方向、该Y方向的相反方向即-Y方向在内的方向也称为“Y轴方向”。另外，下面，将包含Z方向、该Z方向的相反方向即-Z方向在内的方向也称为“Z轴方向”。
首先，对使用半导体制造装置制造的半导体装置100进行说明。如图1所示，半导体装置100具有多个引线框2、IGBT元件1、二极管元件3、IC(Integrated Circuit)元件8和模塑成型部4。半导体装置100是从模塑成型部4凸出至外部的多个引线框2中的功率端子5a和IC端子6a的前端朝向上方(Z方向)的半导体装置。
各引线框2通常是使用铜或铜合金制作的。由于各引线框2是通过冲压加工稳定地制造的，因此与流过各引线框2的电流值相匹配地，具有大于或等于0.1mm且小于或等于1mm的宽度。
在图1中，左侧(-X方向)的引线框2具有功率端子5a、功率内部引线5b和芯片焊盘5c，IGBT元件1及二极管元件3通过焊料9接合于芯片焊盘5c上表面(Z方向的面)。在图1中，右侧(X方向)的引线框2具有IC端子6a和IC内部引线6b，IC元件8通过Ag膏10接合于IC内部引线6b的上表面(Z方向的面)。
二极管元件3与功率内部引线5b及二极管元件3与IGBT元件1被使用功率导线11进行导线键合。另外，IC元件8与IC内部引线6b及IC元件8与IGBT元件1被使用IC导线7进行导线键合。
作为搭载于芯片焊盘5c的半导体元件，并不限于使用通常的Si制作的IGBT元件1和二极管元件3，也可以是使用SiC制作的MOSFET元件或SBD(Schottky Barrier Diode)元件。
作为IC导线7的材质，选定金、银或铜等电导率高的金属。作为IC导线7的材质而选定的金属被精细加工为直径小于或等于0.05mm而用作IC导线7。
功率导线11与IGBT元件1等流过大电流的元件连接，因此作为功率导线11的材质，通常选定电导率不如Ag那么高但廉价的Al。另外，功率导线11被加工为直径大于或等于0.1mm且小于或等于0.5mm而进行使用。
模塑成型部4形成半导体装置100的封装件。如图2所示，模塑成型部4是通过对向模具20(参照图4)的模腔23a、23b(参照图4)内经由浇口25注入的作为模塑树脂的热固性环氧树脂进行传递模塑而形成的。为了使模塑成型部4的线膨胀系数接近铜的线膨胀系数，通常作为热固性环氧树脂而使用混入了二氧化硅(SiO2)等填料的树脂。
为了在维持芯片焊盘5c的绝缘性的状态下进一步提高散热性，存在于芯片焊盘5c的下侧(-Z方向)的绝缘散热材料也可以不是模塑成型部4而是设置有具有大于或等于0.1mm且小于或等于0.3mm的厚度的片状体、DBC(Direct bonded Copper)基板、AMB(ActiveMetal Brazing)基板、或DBA(Direct Bonded Aluminum)基板。
这里，片状体由混入了高散热填料即氮化铝(AlN)、氮化硼(BN)或二氧化硅(SiO2)的环氧树脂构成。DBC基板、AMB基板或DBA基板是将氮化铝、氮化硅(Si3N4)或二氧化硅等高散热绝缘材料组合而形成的。
接下来，对半导体装置100的制造方法进行说明。在对整体的流程进行说明后，对本发明的特征部分进行说明。图3是表示使用了实施方式1涉及的半导体制造装置的半导体装置100的制造方法的流程图。
如图3所示，首先进行前置工序(步骤S1)。在步骤S1中，经由Ag膏10将IC元件8配置于一个引线框2，通过烘箱使Ag膏10固化。通过焊料9将IGBT元件1及二极管元件3接合于另一个引线框2。
针对二极管元件3与功率内部引线5b及二极管元件3与IGBT元件1，使用功率导线11进行导线键合，针对IC元件8与IC内部引线6b及IC元件8与IGBT元件1，使用IC导线7进行导线键合。由此，完成了组装体(省略图示)。
接下来，进行模塑工序(步骤S2)。由于模塑工序的详情会在后面进行叙述，因此这里不使用附图，简单地进行说明。在步骤S2中，将平板状的模塑树脂配置于下模具内，将组装体配置于平板状的模塑树脂之上。在对上模具和下模具进行合模后，向模具的模腔内注入液状的模塑树脂。在填充了液状的模塑树脂的状态下，通过对模具的模腔施加大于或等于5MPa且小于或等于15MPa的高的静水压，从而对模塑成型部4进行成型。
接下来，通过在上模具与下模具开模的同时将上模具和下模具的顶针和柱塞头顶出，从而使模塑成型部4从上模具和下模具脱模，从下模具取出包含多个引线框2的模塑成型部4，即模塑成型体(省略图示)。
接下来，对模塑成型体进行后固化工序(步骤S3)。在步骤S3中，为了使模塑成型部4中的在模具内未完全固化的部分完全固化，接通烘箱的加热器电源，在烘箱内对模塑成型体进行烘烤。
为了使模塑成型部4的弹性模量提高，断开烘箱的加热器电源，使模塑成型体冷却至气温。
接下来，对模塑成型体进行树脂切割及连接杆切割工序(步骤S4)。在步骤S4中，为了从模塑成型部4去除多余的部分，通过树脂切割模具对模塑成型部4的多余部分进行冲裁。然后，为了将形成于多个引线框2的连接杆去除，通过连接杆切割模具对连接杆进行冲裁。
接下来，对模塑成型体进行镀敷工序(步骤S5)。在步骤S5中，为了防止多个引线框2的表面的劣化以使得在高温高湿环境下能够长期保存，对多个引线框2的表面进行镀锡或镀锡铜处理。或者，也可以替代镀敷处理，使防氧化剂膜即苯并***(1，2，3－benzotriazole：BTA)等电沉积于多个引线框2的表面。
接下来，对模塑成型体进行引线切割及引线形成工序(步骤S6)。在步骤S6中，为了从多个引线框2去除多余的框架，通过引线切割模具对框架进行冲裁。然后，通过引线形成模具使功率端子5a和IC端子6a向上方(Z方向)弯曲，从而完成半导体装置100。
接下来，在对半导体装置100进行电气特性及外观的测试后(步骤S7)，将半导体装置100包装而出厂(步骤S8)。
接下来，对本发明的特征部分即模具20进行说明。图4是实施方式1涉及的半导体制造装置所具有的模具20的剖视图。图5(a)～(c)是表示实施方式1中的树脂切割工序的侧视图。此外，在图4中，箭头表示液状的模塑树脂的流动方向。
如图4所示，半导体制造装置所具有的模具20具有上模具21和下模具22。另外，虽然未图示，但在模具20中设置有顶针和柱塞头。
模具20是通过传递模塑同时对多个半导体装置100进行成型的多列成型用模具。下模具22配置于与上模具21相对的位置，在由上模具21和下模具22构成的模具20的内部形成有两个模腔23a、23b、流道24a、24b和浇口25a、25b、25c。
流道24b将液状的模塑树脂的供给源(省略图示)和模腔23b连接，流道24a将相邻的两个模腔23a、23b连接。
具体而言，流道24b的一端与模腔23b的浇口25c连接，另一端与液状的模塑树脂的供给源(省略图示)连接。另外，流道24a的一端与相邻的两个模腔23a、23b中的一个模腔23a的浇口25a连接，另一端与相邻的两个模腔23a、23b中的另一个模腔23b的浇口25b连接。
浇口25c是形成于模腔23b的模塑树脂的流入口，浇口25b是形成于模腔23b的模塑树脂的流出口。另外，浇口25a是形成于模腔23a的模塑树脂的流入口。
从模塑树脂的供给源经由流道24b供给的模塑树脂通过浇口25c向模腔23b内注入。然后，注入至模腔23b内的模塑树脂从浇口25b流出，通过流道24a和浇口25a向模腔23a内注入。然后，直至模塑树脂被填充于模腔23a、23b内为止，持续进行模塑树脂的注入。
此外，在图4中示出形成有两个模腔23a、23b的例子，但并不限于此，也可以形成有大于或等于3个模腔。另外，流道24a的个数与模腔的个数对应地进行变更。
在模塑工序中，不仅通过填充于两个模腔23a、23b的模塑树脂对两个模塑成型部4a、4b进行成型，还通过填充于流道24a、24b的模塑树脂对流道部12a、12b进行成型。
由于不需要流道部12a、12b，因此在树脂切割工序中通过树脂切割模具(省略图示)所具有的冲头31(参照图5)将流道部12a、12b切断而去除。在通常的树脂切割工序中，将在模塑成型部4和连接杆(省略图示)之间由于未被上模具21和下模具22夹紧而产生的飞边毛刺(省略图示)、未被上模具21和下模具22夹紧而以引线框2的厚度量产生的厚毛刺(省略图示)切掉而去除。
但是，在切断流道部12a时，由于对将两个模塑成型部4a、4b连接的流道部12a的两端施加剪切应力，因此针对流道部12a的两端各自仅施加树脂切割能力的一半的剪切应力。另外，流道部12a的两端部的宽度比上述毛刺的宽度宽，另外，流道部12a、12b的两端部的厚度比上述毛刺厚。因此，在切断而去除了流道部12a时，有时在模塑成型部4的切断部位产生裂缝。此外，在流道部12b中仅一端与模塑成型部4b连接，另一端未进行任何连接，因此不会产生这样的问题。
为了解决这样的问题，在实施方式1中，如图4所示，以针对流道部12a的一端侧和另一端侧依次施加冲头14的载荷为目的，将流道24a中的一端侧的上端(Z方向的端)的高度位置形成得比另一端侧的上端(Z方向的端)的高度位置高。
具体而言，流道24a中的一端侧的上下宽度形成为比另一端侧的上下宽度宽大于或等于0.01mm。与此相伴，如图5(a)所示，流道部12a中的一端侧的厚度比另一端侧的厚度厚大于或等于0.01mm，流道部12a中的一端侧的上端(Z方向的端)的高度位置比另一端侧的上端(Z方向的端)的高度位置高大于或等于0.01mm。
因此，在树脂切割工序中，如图5(a)所示，首先，如果冲头31下降(向-Z方向移动)，则冲头31与流道部12a的一端侧接触，在该状态下被施加冲头31的载荷。由此，对流道部12a的一端与模塑成型部4a的连接部位施加树脂切割能力的全部的剪切应力，因此流道部12a的一端与模塑成型部4a的连接部位被正常地切断，如图5(b)所示，流道部12a的一端侧以位于另一端侧的下方(-Z方向)的方式倾斜。这里，为了在切断流道部12a时从下侧(-Z方向)对模塑成型部4a、4b进行支撑，模塑成型部4a、4b各自被载置于平板状的冲模30的上表面(Z方向的面)。
接下来，如图5(b)所示，冲头31与流道部12a的另一端侧接触，在该状态下被施加冲头31的载荷。由此，如图5(c)所示，对流道部12a的另一端与模塑成型部4a的连接部位施加树脂切割能力的全部的剪切应力，因此流道部12a的另一端与模塑成型部4a的连接部位被正常地切断，将流道部12a切掉而去除。
如上所述，实施方式1涉及的半导体制造装置具有：多个模腔23a、23b，它们被填充模塑树脂而各自对多个模塑成型部进行成型；以及至少1个流道24a，其一端与相邻的模腔23a、23b中的一个模腔23a的浇口25a连接，另一端与相邻的模腔23a、23b中的另一个模腔23b的浇口25b连接，并且该流道24a供模塑树脂流动，至少1个流道24a中的一端侧的上端(Z方向的端)的高度位置比至少1个流道24a中的另一端侧的上端(Z方向的端)的高度位置高。
具体而言，至少1个流道24a的一端侧与另一端侧的上下宽度不同。
因此，在切断流道部12a时，首先对流道部12a的一端侧施加剪切应力，接下来对流道部12a的另一端侧施加剪切应力，因此能够针对流道部12a施加切断流道部12a所需要的剪切应力。由此，在切断而去除了将相邻的模塑成型部4a、4b连接的流道部12a时，能够对在模塑成型部4a、4b的切断部位产生裂缝进行抑制。其结果，能够实现半导体装置100的成品率的提高。
另外，半导体制造装置还具有冲模30，该冲模30在将连接相邻的模塑成型部4a、4b的至少1个流道部12a切断时，从下侧(-Z方向)对多个模塑成型部4a、4b进行支撑。
因此，由于从下侧(-Z方向)对多个模塑成型部4a、4b进行支撑，所以容易施加切断流道部12a所需要的剪切应力。
<实施方式1的变形例>
在上面，对流道24a中的一端侧与另一端侧的上下宽度不同的结构进行了说明，但只要将流道24a中的一端侧的上端(Z方向的端)的高度位置形成得比另一端侧的上端(Z方向的端)的高度位置高，则也可以采用其它构造。下面，对实施方式1的变形例进行说明。
图6(a)～(c)是表示实施方式1的变形例1中的树脂切割工序的侧视图。图7是表示实施方式1的变形例2中的树脂切割工序的侧视图。图8是表示实施方式1的变形例3中的树脂切割工序的侧视图。图9是表示实施方式1的变形例4中的树脂切割工序的侧视图。
虽然未图示，但也可以是以流道24a的一端侧与另一端侧相比高度位置高的方式具有台阶。台阶设定为流道24a的一端侧与另一端侧相比高度位置高大于或等于0.01mm。这里，流道24a的一端侧与另一端侧的上下宽度相同。另外，如果将台阶设为流道24a的一端侧的上下宽度量，则更有效。在模塑工序完成后，如图6(a)所示，以流道部12a的一端侧比另一端侧的高度位置高的方式形成台阶。
图6(a)～(c)所示的树脂切割工序以与图5(a)～(c)的情况相同的流程进行。由此，在切断而去除了将相邻的模塑成型部4a、4b连接的流道部12a时，能够对在模塑成型部4a、4b的切断部位产生裂缝进行抑制。
另外，虽然未图示，但也可以是流道24a中的一端侧与另一端侧的上下宽度相同，以一端侧与另一端侧相比高度位置高的方式具有倾斜。倾斜设定为流道24a的一端侧与另一端侧相比高度位置高大于或等于0.01mm。在模塑工序完成后，如图6所示，以流道部12a的一端侧比另一端侧的高度位置高的方式形成倾斜。由此，得到与实施方式1的变形例1的情况相同的效果。
另外，虽然未图示，但也可以是流道24a中的一端侧与另一端侧的上下宽度相同，在流道24a的一端侧设置有向上方(Z方向)凸出的凹部。在模塑工序完成后，如图8所示，在流道部12a的一端侧以比另一端侧的高度位置高的方式形成凸起13。设置于流道24a的凹部为圆柱状或棱柱状。形成于流道部12a的凸起13以与凹部对应的方式形成为圆柱状或棱柱状。
由此，冲头31的载荷集中于在流道部12a形成的凸起13，因此容易产生流道部12a处的切断的起点。因此，与实施方式1及其变形例1、2的情况相比，能够进一步对在模塑成型部4a、4b的切断部位产生裂缝进行抑制。
另外，虽然未图示，但流道24a的凹部也可以具有锐角形状。在模塑工序完成后，如图9所示，凸起13以与凹部对应的方式形成为锐角形状。具体而言，设置于流道24a的凹部为圆锥状或三角锥状。形成于流道部12a的凸起13以与凹部对应的方式形成为圆锥状或三角锥状。
由此，与实施方式1的变形例3的情况相比能够廉价地对模具20进行制作。另外，在冲切时能够对凸起13破裂进行抑制。
<实施方式2>
接下来，对实施方式2涉及的半导体制造装置进行说明。图10(a)、(b)是表示实施方式2中的树脂切割工序的侧视图。此外，在实施方式2中，对与实施方式1中说明过的结构要素相同的结构要素标注相同标号并省略说明。
如图10(a)、(b)所示，在实施方式2中，冲模30的形状与实施方式1的情况不同。
冲模30除了各自从下侧(-Z方向)对模塑成型部4a、4b进行支撑之外，为了能够从侧方(X轴方向)对模塑成型部4a、4b中的与流道部12a的连接部位的周边部进行支撑，还具有平板部30a、从平板部30a的上表面(Z方向的面)向铅垂方向(Z轴方向)延伸的两个铅垂部30b。
由此，除了从下侧(-Z方向)对模塑成型部4a、4b进行支撑之外，还从侧方(X轴方向)对模塑成型部4a、4b中的与流道部12a的连接部位的下侧部分进行支撑，因此与实施方式1的情况相比，容易施加切断流道部12a所需要的剪切应力。
虽然对本发明进行了详细的说明，但上述说明在全部的方面都是例示，并不是限定性的内容。应当理解为能够设想到未例示的无数的变形例。
此外，可以将各实施方式自由地组合，对各实施方式适当进行变形、省略。
标号的说明
4、4a、4b、模塑成型部，12a流道部，23a、23b模腔，24a流道，25、25a、25b浇口，30冲模，31冲头。

Claims (8)

1.一种半导体制造装置，其具有：
多个模腔，它们被填充模塑树脂而各自对多个模塑成型部进行成型；以及
至少1个流道，其一端与相邻的所述模腔中的一个所述模腔的浇口连接，另一端与相邻的所述模腔中的另一个所述模腔的浇口连接，并且所述流道供所述模塑树脂流动，
至少1个所述流道中的一端侧的上端的高度位置比至少1个所述流道中的另一端侧的上端的高度位置高。
2.根据权利要求1所述的半导体制造装置，其中，
至少1个所述流道的一端侧与另一端侧的上下宽度不同。
3.根据权利要求1所述的半导体制造装置，其中，
在至少1个所述流道的一端侧与另一端侧间具有台阶。
4.根据权利要求1所述的半导体制造装置，其中，
在至少1个所述流道的一端侧与另一端侧间具有倾斜。
5.根据权利要求1所述的半导体制造装置，其中，
在至少1个所述流道的一端侧设置有向上方凸出的凹部。
6.根据权利要求5所述的半导体制造装置，其中，
所述凹部具有锐角形状。
7.根据权利要求1至6中任一项所述的半导体制造装置，其中，
还具有冲模，该冲模在将相邻的所述模塑成型部连接的至少1个流道部被切断时，从下侧对多个所述模塑成型部进行支撑。
8.一种半导体装置的制造方法，其具有如下工序：
(a)准备模塑成型体，该模塑成型体具有多个模塑成型部和将相邻的所述模塑成型部连接的至少1个流道部；
(b)在使冲头和与相邻的所述模塑成型部中的一者连接的至少1个所述流道部的一端侧接触的状态下施加所述冲头的载荷；以及
(c)在使所述冲头和与相邻的所述模塑成型部中的另一者连接的至少1个所述流道部的另一端侧接触的状态下施加所述冲头的载荷，将至少1个所述流道部切断。
CN202180098986.9A 2021-06-09 2021-06-09 半导体制造装置及半导体装置的制造方法 Pending CN117425952A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/021839 WO2022259395A1 (ja) 2021-06-09 2021-06-09 半導体製造装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN117425952A true CN117425952A (zh) 2024-01-19

Family

ID=84425901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180098986.9A Pending CN117425952A (zh) 2021-06-09 2021-06-09 半导体制造装置及半导体装置的制造方法

Country Status (4)

Country Link
JP (1) JPWO2022259395A1 (zh)
CN (1) CN117425952A (zh)
DE (1) DE112021007793T5 (zh)
WO (1) WO2022259395A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02246349A (ja) * 1989-03-20 1990-10-02 Fujitsu Ltd 半導体装置の製造方法
JP3293105B2 (ja) * 1993-03-24 2002-06-17 関西日本電気株式会社 半導体中間構体及びその樹脂モールド装置
JP3433559B2 (ja) 1995-03-10 2003-08-04 富士通株式会社 半導体装置の製造方法及びモールド金型
JPH0919939A (ja) * 1995-07-05 1997-01-21 Hitachi Ltd トランスファ成形装置
JP5147758B2 (ja) * 2008-09-30 2013-02-20 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法、半導体装置およびモールド金型
JP6619356B2 (ja) * 2014-11-07 2019-12-11 三菱電機株式会社 電力用半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPWO2022259395A1 (zh) 2022-12-15
WO2022259395A1 (ja) 2022-12-15
DE112021007793T5 (de) 2024-04-18

Similar Documents

Publication Publication Date Title
US7781262B2 (en) Method for producing semiconductor device and semiconductor device
US9704819B1 (en) Three dimensional fully molded power electronics module having a plurality of spacers for high power applications
US8709875B2 (en) Power device and method of packaging same
JP2982126B2 (ja) 半導体装置およびその製造方法
US11955414B2 (en) Semiconductor module
US20180096961A1 (en) Semiconductor device
US20190103342A1 (en) Semiconductor chip package comprising substrate, semiconductor chip, and leadframe and a method for fabricating the same
JP4906650B2 (ja) パワー半導体モジュール及びその製法
KR100591718B1 (ko) 수지-밀봉형 반도체 장치
CN113496977A (zh) 共源共栅半导体装置和制造方法
US4910581A (en) Internally molded isolated package
CN117425952A (zh) 半导体制造装置及半导体装置的制造方法
US20220199478A1 (en) Semiconductor Packages and Methods for Manufacturing Thereof
US20120025358A1 (en) Semiconductor element with semiconductor die and lead frames
US11728250B2 (en) Semiconductor package with connection lug
US20230163037A1 (en) Semiconductor device and method of manufacturing the same
US11362023B2 (en) Package lead design with grooves for improved dambar separation
US20080197465A1 (en) Semiconductor device and method of manufacturing the same
US20230245942A1 (en) Semiconductor device package with integral heat slug
CN112549427B (zh) 半导体制造装置及半导体装置的制造方法
JP7207612B2 (ja) 半導体モジュールのケース及び半導体モジュールのケースの製造方法
JP2012174747A (ja) パワー半導体モジュールの構造およびその製造方法
KR20030077203A (ko) 반도체 전력 모듈 및 그 제조방법
US20220375832A1 (en) Method of Forming a Semiconductor Package with Connection Lug
JPH11330116A (ja) 半導体装置の製造方法、それに使用されるリードフレーム及び成型用金型

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination