JPH05308108A - 電力半導体装置の製造方法 - Google Patents
電力半導体装置の製造方法Info
- Publication number
- JPH05308108A JPH05308108A JP4111260A JP11126092A JPH05308108A JP H05308108 A JPH05308108 A JP H05308108A JP 4111260 A JP4111260 A JP 4111260A JP 11126092 A JP11126092 A JP 11126092A JP H05308108 A JPH05308108 A JP H05308108A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- filler
- positioning pin
- power semiconductor
- frame positioning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 フレーム位置決めピンや金型の磨耗を軽減す
ることができ、これらの交換コストを削減でき、また、
成形品の形状が良好な電力半導体装置が得られる電力半
導体装置の製造方法を提供する。 【構成】 トランスファーモールドに用いられる樹脂に
含ませる充填剤として、金型に設けられている嵌合穴と
フレーム位置決めピンとの間隙寸法よりも大きい粒径を
持つ充填剤を用いる。
ることができ、これらの交換コストを削減でき、また、
成形品の形状が良好な電力半導体装置が得られる電力半
導体装置の製造方法を提供する。 【構成】 トランスファーモールドに用いられる樹脂に
含ませる充填剤として、金型に設けられている嵌合穴と
フレーム位置決めピンとの間隙寸法よりも大きい粒径を
持つ充填剤を用いる。
Description
【0001】
【産業上の利用分野】本発明は電力半導体装置の製造方
法に関し、更に詳しくは、半導体電力変換装置の主回路
に使用されるリードマウント型の電力用の半導体装置を
製造する方法に関する。
法に関し、更に詳しくは、半導体電力変換装置の主回路
に使用されるリードマウント型の電力用の半導体装置を
製造する方法に関する。
【0002】
【従来の技術】従来のリードマウント型電力半導体装置
の製造方法では、図2に示すようなリードフレーム上に
電力半導体素子を搭載し、樹脂成型によって樹脂封止す
る。この樹脂成型の際、図5に示すように、金型130
a,130bの嵌合穴200にフレーム位置決めピン1
60を挿入し、その後、両フレーム位置決めピンを引き
抜いた状態で樹脂封止する。この樹脂の注入および樹脂
封止の間に、フレーム位置決めピン160と嵌合穴20
0との間隙には、樹脂を構成している充填剤120aが
入り込む。
の製造方法では、図2に示すようなリードフレーム上に
電力半導体素子を搭載し、樹脂成型によって樹脂封止す
る。この樹脂成型の際、図5に示すように、金型130
a,130bの嵌合穴200にフレーム位置決めピン1
60を挿入し、その後、両フレーム位置決めピンを引き
抜いた状態で樹脂封止する。この樹脂の注入および樹脂
封止の間に、フレーム位置決めピン160と嵌合穴20
0との間隙には、樹脂を構成している充填剤120aが
入り込む。
【0003】
【発明が解決しようとする課題】ところで、図5および
図6に示すように、両フレーム位置決めピン160と金
型130との間には、金属の熱膨張を考慮し約十数ミク
ロンの間隙寸法S1 ,S 2 を設けてある。樹脂封止の際
には、これらの間隙より小さい粒径の高放熱充填材12
0aの結晶が侵入するため、フレーム位置決めピンの稼
働時、この間隙に入り込んだ充填剤により、ピンおよび
金型の嵌合穴の側壁の間に摩擦が生じ、徐々に間隙を拡
大させてしまい、製品としての形状不良を引き起こすと
いう問題があった。この問題を回避するためには、金型
の交換を頻繁に行わなければならず、手間がかかる上、
コスト高となる問題が生じていた。
図6に示すように、両フレーム位置決めピン160と金
型130との間には、金属の熱膨張を考慮し約十数ミク
ロンの間隙寸法S1 ,S 2 を設けてある。樹脂封止の際
には、これらの間隙より小さい粒径の高放熱充填材12
0aの結晶が侵入するため、フレーム位置決めピンの稼
働時、この間隙に入り込んだ充填剤により、ピンおよび
金型の嵌合穴の側壁の間に摩擦が生じ、徐々に間隙を拡
大させてしまい、製品としての形状不良を引き起こすと
いう問題があった。この問題を回避するためには、金型
の交換を頻繁に行わなければならず、手間がかかる上、
コスト高となる問題が生じていた。
【0004】本発明はこれらの点に鑑みてなされたもの
であり、フレーム位置決めピンや金型の磨耗を軽減する
ことができ、また、成形品の形状が良好な電力半導体装
置が得られる電力半導体装置の製造方法を提供すること
を目的とする。
であり、フレーム位置決めピンや金型の磨耗を軽減する
ことができ、また、成形品の形状が良好な電力半導体装
置が得られる電力半導体装置の製造方法を提供すること
を目的とする。
【0005】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の電力半導体装置の製造方法は、対向する
位置に設けた2つの支持タイバ、その支持タイバ間に設
けた取付け板、リード端子、およびそのリード端子を支
持するリード端子間タイバとを一体に形成してなるリー
ドフレームを用い、上記取付け板上に載置した半導体素
子と上記リード端子とを接続した状態で樹脂成形を行う
ための充填剤が含まれた樹脂を注入する空間を、上面モ
ールド金型および下面モールド金型を突き合わせること
により形成するとともに、その上面モールド金型および
下面モールド金型のそれぞれに貫通して形成されている
嵌合穴にフレーム位置決めピンを挿入し、上記リードフ
レームの位置決めをした後、上記樹脂を注入し、その樹
脂が硬化する前に、上記上面モールド金型および下面モ
ールド金型のそれぞれの対向面とそれぞれのフレーム位
置決めピンの先端面とが同一平面となるよう位置決めピ
ンを引き抜いた状態で樹脂封止する電力半導体装置の製
造方法において、上記樹脂に含ませる充填剤として、上
記嵌合穴とフレーム位置決めピンとの間隙寸法よりも大
きい粒径を持つ充填剤を用いることによって特徴付けら
れる。
めに、本発明の電力半導体装置の製造方法は、対向する
位置に設けた2つの支持タイバ、その支持タイバ間に設
けた取付け板、リード端子、およびそのリード端子を支
持するリード端子間タイバとを一体に形成してなるリー
ドフレームを用い、上記取付け板上に載置した半導体素
子と上記リード端子とを接続した状態で樹脂成形を行う
ための充填剤が含まれた樹脂を注入する空間を、上面モ
ールド金型および下面モールド金型を突き合わせること
により形成するとともに、その上面モールド金型および
下面モールド金型のそれぞれに貫通して形成されている
嵌合穴にフレーム位置決めピンを挿入し、上記リードフ
レームの位置決めをした後、上記樹脂を注入し、その樹
脂が硬化する前に、上記上面モールド金型および下面モ
ールド金型のそれぞれの対向面とそれぞれのフレーム位
置決めピンの先端面とが同一平面となるよう位置決めピ
ンを引き抜いた状態で樹脂封止する電力半導体装置の製
造方法において、上記樹脂に含ませる充填剤として、上
記嵌合穴とフレーム位置決めピンとの間隙寸法よりも大
きい粒径を持つ充填剤を用いることによって特徴付けら
れる。
【0006】
【作用】金型の嵌合穴とフレーム位置決めピンとの間隙
寸法より大きい粒径を持つ充填剤は、樹脂封止中に嵌合
穴とフレーム位置決めピンとの間隙に入り込むことはな
い。
寸法より大きい粒径を持つ充填剤は、樹脂封止中に嵌合
穴とフレーム位置決めピンとの間隙に入り込むことはな
い。
【0007】
【実施例】図2は本発明実施例に用いられる樹脂封止前
の状態の平面図である。リードフレーム1は複数個(3
個分のみ図示)の装置分の構成部材を一体に備えた形状
になっている。すなわち、これらの装置は各々、横枠2
に互いに対向する位置にもう一方の横枠(図示せず)が
設けられ、これら二つの横枠間にリード端子3,4,
5,6および放熱板の機能をもつ取付け板7が設けられ
ている。これらのリード端子3,4,5,6は、横枠2
の長手方向に沿ってこの横枠2に垂直に、一定間隔をお
いて互いに平行に設けられている。これらのうちリード
端子3の先端部に矩形状の取付け板7が一体に形成さ
れ、また、この一体形リード端子3および別体形リード
端子4,5,6が、横枠2に対し平行に形成されている
リード端子間タイバ8を介して互いに一体に形成されて
いる。この取付け板7は放熱板の機能を有している。そ
して、ビス孔9が穿たれた取付け板7の所定箇所に電力
半導体素子10を搭載し、この電力半導体素子10と別
体形リード端子4,5,6の各々とをボンディングワイ
ヤ11により電気的に接続することにより、電気回路を
形成する。この状態のリードフレーム1の1点鎖線で示
す部分、すなわち、取付け板7全体を含む電気回路部分
をモールド樹脂12により樹脂封止する。
の状態の平面図である。リードフレーム1は複数個(3
個分のみ図示)の装置分の構成部材を一体に備えた形状
になっている。すなわち、これらの装置は各々、横枠2
に互いに対向する位置にもう一方の横枠(図示せず)が
設けられ、これら二つの横枠間にリード端子3,4,
5,6および放熱板の機能をもつ取付け板7が設けられ
ている。これらのリード端子3,4,5,6は、横枠2
の長手方向に沿ってこの横枠2に垂直に、一定間隔をお
いて互いに平行に設けられている。これらのうちリード
端子3の先端部に矩形状の取付け板7が一体に形成さ
れ、また、この一体形リード端子3および別体形リード
端子4,5,6が、横枠2に対し平行に形成されている
リード端子間タイバ8を介して互いに一体に形成されて
いる。この取付け板7は放熱板の機能を有している。そ
して、ビス孔9が穿たれた取付け板7の所定箇所に電力
半導体素子10を搭載し、この電力半導体素子10と別
体形リード端子4,5,6の各々とをボンディングワイ
ヤ11により電気的に接続することにより、電気回路を
形成する。この状態のリードフレーム1の1点鎖線で示
す部分、すなわち、取付け板7全体を含む電気回路部分
をモールド樹脂12により樹脂封止する。
【0008】以下に本発明実施例、すなわち、上述のリ
ードフレームを用いた電力半導体装置の製造工程を、経
時的に示す模式的断面図である図3、および図3(a)
においてA−Bで切断したときの水平断面図である図4
に基づいて説明する。
ードフレームを用いた電力半導体装置の製造工程を、経
時的に示す模式的断面図である図3、および図3(a)
においてA−Bで切断したときの水平断面図である図4
に基づいて説明する。
【0009】まず、図2に示す電気回路を形成したリー
ドフレーム1を、まず図3(a)に示すように、上面モ
ールド金型14に形成されている挿通杆15を、取付け
板7に形成されているビス孔9に挿入し、下面モールド
金型13の上面に当接した状態で、これらの二つの金型
13,14を合体する。このように合体することによ
り、樹脂注入口18およびモールド樹脂12が注入され
る注入空間が形成される。そして、樹脂の注入時には、
リードフレーム1の一方の横枠2、リード端子3,4,
5,6の各一部および取付け板7が、両モールド金型1
3,14のそれぞれを貫通するフレーム位置決めピン1
6,17によって挟み込むことによりリードフレームを
安定に保持する。この状態のまま、両モールド金型1
3,14間に形成された空間に樹脂注入口18からトラ
ンスファーモールド法により樹脂12を射出する〔図3
(a)〕。
ドフレーム1を、まず図3(a)に示すように、上面モ
ールド金型14に形成されている挿通杆15を、取付け
板7に形成されているビス孔9に挿入し、下面モールド
金型13の上面に当接した状態で、これらの二つの金型
13,14を合体する。このように合体することによ
り、樹脂注入口18およびモールド樹脂12が注入され
る注入空間が形成される。そして、樹脂の注入時には、
リードフレーム1の一方の横枠2、リード端子3,4,
5,6の各一部および取付け板7が、両モールド金型1
3,14のそれぞれを貫通するフレーム位置決めピン1
6,17によって挟み込むことによりリードフレームを
安定に保持する。この状態のまま、両モールド金型1
3,14間に形成された空間に樹脂注入口18からトラ
ンスファーモールド法により樹脂12を射出する〔図3
(a)〕。
【0010】次に、この樹脂12が硬化する前に、両フ
レーム位置決めピン16,17をその両フレーム位置決
めピン16,17各々の先端面と各モールド金型13,
14の対向面とが同一平面となるよう位置決めピンを引
き抜いた状態で、更に樹脂を注入することにより、引き
抜いたフレーム位置決めピン16,17の空間部を埋め
た後、この樹脂12を硬化する。最後に、横枠2および
リード端子間タイバ8と各リード端子3,4,5,6の
各々の境界線に沿って切断して各リード端子3,4,
5,6を分離することにより、所望の電力半導体装置が
形成できる。
レーム位置決めピン16,17をその両フレーム位置決
めピン16,17各々の先端面と各モールド金型13,
14の対向面とが同一平面となるよう位置決めピンを引
き抜いた状態で、更に樹脂を注入することにより、引き
抜いたフレーム位置決めピン16,17の空間部を埋め
た後、この樹脂12を硬化する。最後に、横枠2および
リード端子間タイバ8と各リード端子3,4,5,6の
各々の境界線に沿って切断して各リード端子3,4,
5,6を分離することにより、所望の電力半導体装置が
形成できる。
【0011】尚、このモールド樹脂の成分構成は、その
主成分としてエポキシ樹脂、硬化剤、充填剤等である。
この中で熱を加えることによりエポキシ樹脂が硬化剤に
より架橋反応を起こし硬化する。また、この構成の中
で、樹脂の熱伝導性を上げるために、充填剤が約60〜
80%混合されている。この充填剤は金型の磨耗が最も
少なく、かつ成形後の熱抵抗が少ないSiO2 等が用い
られている。そして、この混合されている充填剤12a
はその粒径が、図1に示すように、嵌合穴13aとフレ
ーム位置決めピン16との間隙寸法W1 ,W2 より大き
いものが用いられている。この点が本発明の特徴である
が、本発明実施例では、この充填剤の粒径が50μm以
上のものが用いられている。従って、本発明実施例にお
ける間隙寸法W1 ,W2 は十数μmであるから、充填剤
12aがこの間隙寸法W1 ,W2 に入り込むことはな
い。 なお、本発明実施例ではこの充填剤の粒径が50
μm以上のものを用いたが、これに限ることなく、間隙
寸法W1 ,W2 の寸法より大きい粒径であればよく、2
0μm〜200μmのものでもよい。
主成分としてエポキシ樹脂、硬化剤、充填剤等である。
この中で熱を加えることによりエポキシ樹脂が硬化剤に
より架橋反応を起こし硬化する。また、この構成の中
で、樹脂の熱伝導性を上げるために、充填剤が約60〜
80%混合されている。この充填剤は金型の磨耗が最も
少なく、かつ成形後の熱抵抗が少ないSiO2 等が用い
られている。そして、この混合されている充填剤12a
はその粒径が、図1に示すように、嵌合穴13aとフレ
ーム位置決めピン16との間隙寸法W1 ,W2 より大き
いものが用いられている。この点が本発明の特徴である
が、本発明実施例では、この充填剤の粒径が50μm以
上のものが用いられている。従って、本発明実施例にお
ける間隙寸法W1 ,W2 は十数μmであるから、充填剤
12aがこの間隙寸法W1 ,W2 に入り込むことはな
い。 なお、本発明実施例ではこの充填剤の粒径が50
μm以上のものを用いたが、これに限ることなく、間隙
寸法W1 ,W2 の寸法より大きい粒径であればよく、2
0μm〜200μmのものでもよい。
【0012】
【発明の効果】以上説明したように、本発明の電力半導
体装置の製造方法によれば、トランスファーモールドに
用いられる樹脂に混合されている充填剤の粒径が金型に
形成されている嵌合穴とフレーム位置決めピンとの間隙
寸法よりも大きいものを用いたので、従来のように嵌合
穴とフレーム位置決めピンとの間隙に充填剤が入り込ん
でフレーム位置決めピンや金型を磨耗させることがな
く、これらの交換コストを大幅に削減できる。しかも、
成形品の形状が良好な電力半導体装置を得ることがで
き、歩留りが向上する。
体装置の製造方法によれば、トランスファーモールドに
用いられる樹脂に混合されている充填剤の粒径が金型に
形成されている嵌合穴とフレーム位置決めピンとの間隙
寸法よりも大きいものを用いたので、従来のように嵌合
穴とフレーム位置決めピンとの間隙に充填剤が入り込ん
でフレーム位置決めピンや金型を磨耗させることがな
く、これらの交換コストを大幅に削減できる。しかも、
成形品の形状が良好な電力半導体装置を得ることがで
き、歩留りが向上する。
【図1】本発明実施例を説明するための要部断面図
【図2】本発明実施例に用いられるリードフレームに電
気回路を形成した状態の平面図
気回路を形成した状態の平面図
【図3】本発明実施例を経時的に説明する模式断面図
【図4】図3(a)においてA−Bで切断したときの水
平断面図
平断面図
【図5】従来例を説明するための要部断面図
【図6】従来例を説明するための要部断面図
1・・・・リードフレーム 2・・・・横枠 3,4,5,6・・・・リード端子 7・・・・取付け板 8・・・・リード端子間タイバ 10・・・・電力半導体素子 11・・・・ボンディングワイヤ 12・・・・モールド樹脂 13a・・・・嵌合穴 13・・・・下面モールド金型 14・・・・上面モールド金型 16,17・・・・フレーム位置決めピン W1 ,W2 ・・・・嵌合穴と位置決めピンとの間隙寸法
Claims (1)
- 【請求項1】 対向する位置に設けた2つの支持タイ
バ、その支持タイバ間に設けた取付け板、リード端子、
およびそのリード端子を支持するリード端子間タイバと
を一体に形成してなるリードフレームを用い、上記取付
け板上に載置した半導体素子と上記リード端子とを接続
した状態で樹脂成形を行うための充填剤が含まれた樹脂
を注入する空間を、上面モールド金型および下面モール
ド金型を突き合わせることにより形成するとともに、そ
の上面モールド金型および下面モールド金型のそれぞれ
に貫通して形成されている嵌合穴にフレーム位置決めピ
ンを挿入し、上記リードフレームの位置決めをした後、
上記樹脂を注入し、その樹脂が硬化する前に、上記上面
モールド金型および下面モールド金型のそれぞれの対向
面とそれぞれのフレーム位置決めピンの先端面とが同一
平面となるよう位置決めピンを引き抜いた状態で樹脂封
止する電力半導体装置の製造方法において、上記樹脂に
含ませる充填剤として、上記嵌合穴とフレーム位置決め
ピンとの間隙寸法よりも大きい粒径を持つ充填剤を用い
ることを特徴とする電力半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4111260A JPH05308108A (ja) | 1992-04-30 | 1992-04-30 | 電力半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4111260A JPH05308108A (ja) | 1992-04-30 | 1992-04-30 | 電力半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05308108A true JPH05308108A (ja) | 1993-11-19 |
Family
ID=14556693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4111260A Pending JPH05308108A (ja) | 1992-04-30 | 1992-04-30 | 電力半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05308108A (ja) |
-
1992
- 1992-04-30 JP JP4111260A patent/JPH05308108A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7045907B2 (en) | Semiconductor device and method of manufacturing same | |
KR100462105B1 (ko) | 수지밀봉형 반도체장치의 제조방법 | |
JP3828036B2 (ja) | 樹脂モールド型デバイスの製造方法及び製造装置 | |
DE112015000183B4 (de) | Halbleitermodul und Verfahren zu dessen Herstellung | |
JP2927660B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
US4084312A (en) | Electrically isolated heat sink lead frame for plastic encapsulated semiconductor assemblies | |
JPH08306720A (ja) | 封入成形電子部品およびその製造方法 | |
US6281579B1 (en) | Insert-molded leadframe to optimize interface between powertrain and driver board | |
JP2011243929A (ja) | 半導体装置及びその製造方法 | |
JPH06151657A (ja) | 半導体装置及びその製造方法 | |
US4910581A (en) | Internally molded isolated package | |
JP2001196532A (ja) | 半導体装置 | |
JPH05308108A (ja) | 電力半導体装置の製造方法 | |
US7084003B2 (en) | Method for manufacturing semiconductor device packages | |
DE102021129753A1 (de) | Halbleiter-Packages und Verfahren zum Herstellen derselben | |
WO2022259395A1 (ja) | 半導体製造装置および半導体装置の製造方法 | |
JP3317346B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2525245B2 (ja) | 半導体装置 | |
JP2555931B2 (ja) | 半導体装置の製造方法 | |
JP2596995B2 (ja) | 半導体装置の製造方法 | |
CN1893005A (zh) | 防止封装元件溢胶的方法 | |
JP2817815B2 (ja) | 樹脂封止型電子部品の製造方法 | |
JPH088363A (ja) | リードフレームおよびそれを用いた半導体装置ならびに半導体製造方法およびその製造に用いるモールド金型 | |
JP2917556B2 (ja) | 絶縁物封止型電子部品の製造方法 | |
JP2858690B2 (ja) | 樹脂封止型電子部品の製造方法 |