WO2021082970A1 - 像素驱动电路及其驱动方法、显示面板、显示装置 - Google Patents

Abstract

一种像素驱动电路，包括信号控制子电路和时间控制子电路。信号控制子电路包括第一驱动子电路，第一驱动子电路连接到第一节点。信号控制子电路被配置为至少将第一数据信号端提供的第一数据信号写入第一节点，使第一驱动子电路根据第一数据信号和第一电源电压信号端提供的第一电源电压信号输出驱动信号。时间控制子电路包括第二驱动子电路，第二驱动子电路包括第一晶体管。第一晶体管连接到第二节点和信号控制子电路。时间控制子电路被配置为在不同阶段分别将第二电源电压信号端提供的第二电源电压信号和第三电源电压信号端提供的第三电源电压信号传输至第二节点，以控制第一晶体管的开启时间，并在第一晶体管开启时将驱动信号传输至待驱动元件。

Description

像素驱动电路及其驱动方法、显示面板、显示装置

本申请要求于2019年11月1日提交的、申请号为201911061474.6的中国专利申请的优先权，其全部内容通过引用结合在本申请中。

技术领域

本公开涉及显示技术领域，尤其涉及一种像素驱动电路及其驱动方法、显示面板、显示装置。

背景技术

自发光器件，因其亮度高，色域广的特点，受到广泛关注。然而，由于自发光器件的光电转换特性(例如，光电转换效率和色坐标等)会随着流过该自发光器件的电流的变化而发生改变。例如，自发光器件的发光效率会随着电流密度降低而降低。

发明内容

第一方面，提供一种像素驱动电路，包括信号控制子电路和时间控制子电路。所述信号控制子电路连接到第一扫描信号端、第一数据信号端、第一电源电压信号端、以及使能信号端。所述信号控制子电路包括第一驱动子电路，所述第一驱动子电路连接到第一节点。所述信号控制子电路被配置为：响应于接收到的来自所述第一扫描信号端的第一扫描信号，至少将所述第一数据信号端提供的第一数据信号写入所述第一节点；以及响应于接收到的来自所述使能信号端的使能信号，使所述第一驱动子电路根据所述第一数据信号和所述第一电源电压信号端提供的第一电源电压信号，输出驱动信号。

所述时间控制子电路连接到第二扫描信号端、第二数据信号端、所述使能信号端、第一电压信号端、第二电压信号端、第二电源电压信号端、第三电源电压信号端、所述信号控制子电路以及待驱动元件。所述时间控制子电路包括第二驱动子电路，所述第二驱动子电路包括第一晶体管。所述第二驱动子电路连接到第二节点、第三节点和第四节点。所述第一晶体管连接到所述第二节点和所述信号控制子电路。所述时间控制子电路被配置为：响应于接收到的来自所述第二扫描信号端的第二扫描信号，将所述第二数据信号端提供的第二数据信号写入所述第四节点，并将所述第二电压信号端提供的第二电压信号写入所述第三节点；响应于接收到的来自所述使能信号端的使能信号，将所述第一电压信号端提供的在设定电压范围内变化的第一电压信号写入所述第四节点，并使所述第三节点上的电压随着所述第一电压信号与所述第二数据信号之间的电压变化而变化；以及响应于所述第三节点上的电压 变化，在不同阶段分别将所述第二电源电压信号端提供的第二电源电压信号和所述第三电源电压信号端提供的第三电源电压信号传输至所述第二节点，以控制所述第一晶体管的开启时间，并在所述第一晶体管开启时将所述驱动信号传输至所述待驱动元件。

在一些实施例中，所述信号控制子电路还包括第一数据写入子电路以及第一控制子电路。所述第一驱动子电路包括驱动晶体管，所述驱动晶体管的栅极连接到所述第一节点。所述第一数据写入子电路连接到所述第一扫描信号端、所述第一数据信号端、以及所述驱动晶体管。所述第一数据写入子电路被配置为响应于接收到的所述第一扫描信号，将所述第一数据信号和所述驱动晶体管的阈值电压写入所述第一节点，对所述驱动晶体管进行阈值电压补偿。所述第一控制子电路连接到所述使能信号端、所述第一电源电压信号端、所述驱动晶体管、以及所述第一晶体管的第一极。所述第一控制子电路被配置为响应于接收到的所述使能信号，使所述驱动晶体管分别与所述第一电源电压信号端和所述第一晶体管的第一极连接。所述第一驱动子电路还连接到第一电源电压信号端。所述驱动晶体管被配置为根据所述第一数据信号和所述第一电源电压信号，输出所述驱动信号至所述第一晶体管的第一极。

在一些实施例中，所述第一驱动子电路还包括第一电容器。所述第一电容器的一端连接到所述第一电源电压信号端，所述第一电容器的另一端连接到所述第一节点。

在一些实施例中，所述第一数据写入子电路包括第二晶体管和第三晶体管。所述第二晶体管的栅极连接到所述第一扫描信号端，所述第二晶体管的第一极连接到所述驱动晶体管的第二极，所述第二晶体管的第二极连接到所述第一节点。所述第三晶体管的栅极连接到所述第一扫描信号端，所述第三晶体管的第一极连接到所述第一数据信号端，所述第三晶体管的第二极连接到所述驱动晶体管的第一极。

在一些实施例中，所述第一控制子电路包括第四晶体管和第五晶体管。所述第四晶体管的栅极连接到所述使能信号端，所述第四晶体管的第一极连接到所述第一电源电压信号端，所述第四晶体管的第二极连接到所述驱动晶体管的第一极。所述第五晶体管的栅极连接到所述使能信号端，所述第五晶体管的第一极连接到所述驱动晶体管的第二极，所述第五晶体管的第二极连接到所述第一晶体管的第一极。

在一些实施例中，所述信号控制子电路还包括复位子电路。所述复位子电路连接到初始信号端、复位信号端以及所述第一节点。所述复位子电路被 配置为响应于接收到的来自所述复位信号端的复位信号，将所述初始信号端提供的初始信号传输至所述第一节点。

在一些实施例中，所述复位子电路包括第六晶体管。所述第六晶体管的栅极连接到所述复位信号端，所述第六晶体管的第一极连接到所述初始信号端，所述第六晶体管的第二极连接到所述第一节点。

在一些实施例中，所述时间控制子电路还包括第二数据写入子电路、第二控制子电路以及电位控制子电路。所述第二驱动子电路还包括第二电容器。所述第一晶体管的栅极连接到所述第二节点，所述第一晶体管的第一极连接到所述信号控制子电路。所述第二电容器的一端连接到所述第三节点，所述第二电容器的另一端连接到所述第四节点。所述第二数据写入子电路连接到所述第二扫描信号端、所述第二数据信号端、所述第二电压信号端、所述第三节点和所述第四节点。所述第二数据写入子电路被配置为响应于接收到的所述第二扫描信号，将所述第二数据信号写入所述第四节点，并将所述第二电压信号写入所述第三节点。所述第二控制子电路连接到所述使能信号端、所述第一电压信号端、所述第一晶体管的第二极、所述第四节点、以及所述待驱动元件。所述第二控制子电路被配置为响应于接收到的所述使能信号，将所述第一电压信号写入所述第四节点，并使所述第一晶体管的第二极与所述待驱动元件连接。所述电位控制子电路连接到所述第二节点、所述第三节点、所述第二电源电压信号端、以及所述第三电源电压信号端。所述电位控制子电路被配置为响应于所述第三节点上的电压变化，在不同阶段分别将所述第二电源电压信号和所述第三电源电压信号传输至所述第二节点。

在一些实施例中，所述第二数据写入子电路包括第七晶体管和第八晶体管。所述第七晶体管的栅极连接到所述第二扫描信号端，所述第七晶体管的第一极连接到所述第二数据信号端，所述第七晶体管的第二极连接到所述第四节点。所述第八晶体管的栅极连接到所述第二扫描信号端，所述第八晶体管的第一极连接到所述第二电压信号端，所述第八晶体管的第二极连接到所述第三节点。

在一些实施例中，所述第二控制子电路包括第九晶体管和第十晶体管。所述第九晶体管的栅极连接到所述使能信号端，所述第九晶体管的第一极连接到所述第一电压信号端，所述第九晶体管的第二极连接到所述第四节点。所述第十晶体管的栅极连接到所述使能信号端，所述第十晶体管的第一极连接到所述第一晶体管的第二极，所述第十晶体管的第二极连接到所述待驱动元件。

在一些实施例中，所述电位控制子电路包括第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管和第十六晶体管。所述第十一晶体管的栅极连接到所述第三节点，所述第十一晶体管的第一极连接到所述第二电源电压信号端，所述第十一晶体管的第二极连接到所述第十二晶体管的第一极。所述第十二晶体管的栅极连接到所述第三节点，所述第十二晶体管的第二极连接到所述第二节点。所述第十三晶体管的栅极连接到所述第三节点，所述第十三晶体管的第一极连接到所述第三电源电压信号端，所述第十三晶体管的第二极连接到所述第十四晶体管的第一极。所述第十四晶体管的栅极连接到所述第三节点，所述第十四晶体管的第二极连接到所述第二节点。所述第十五晶体管的栅极连接到所述第二节点，所述第十五晶体管的第一极连接到所述第三电源电压信号端，所述第十五晶体管的第二极连接到所述第十一晶体管的第二极和所述第十二晶体管的第一极。所述第十六晶体管的栅极连接到所述第二节点，所述第十六晶体管的第一极连接到所述第二电源电压信号端，所述第十六晶体管的第二极连接到所述第十三晶体管的第二极和所述第十四晶体管的第一极。所述第十一晶体管、所述第十二晶体管和所述第十五晶体管均为P型晶体管，所述第十三晶体管、所述第十四晶体管和所述第十六晶体管均为N型晶体管；或者，所述第十一晶体管、所述第十二晶体管和所述第十五晶体管均为N型晶体管，所述第十三晶体管、所述第十四晶体管和所述第十六晶体管均为P型晶体管。

第二方面，提供一种显示面板，包括多个如上所述的像素驱动电路以及多个待驱动元件。每个待驱动元件与对应的一个像素驱动电路连接。

在一些实施例中，所述显示面板具有多个亚像素区，每个像素驱动电路设置于一个亚像素区中。所述显示面板还包括多条第一扫描信号线、多条第一数据信号线、多条第二扫描信号线、多条第二数据信号线以及多条使能信号线。位于同一行亚像素区中的各像素驱动电路连接的第一扫描信号端与对应的一条第一扫描信号线连接。位于同一列亚像素区中的各像素驱动电路连接的第一数据信号端与对应的一条第一数据信号线连接。位于同一行亚像素区中的各像素驱动电路连接的第二扫描信号端与对应的一条第二扫描信号线连接。位于同一列亚像素区中的各像素驱动电路连接的第二数据信号端与对应的一条第二数据信号线连接。位于同一行亚像素区中的各像素驱动电路连接的使能信号端与对应的一条使能信号线连接。

在一些实施例中，所述待驱动元件为电流驱动型发光器件。

第三方面，提供一种显示装置，包括如上所述的显示面板。

第四方面，提供一种如上所述的像素驱动电路的驱动方法。一个帧周期包括扫描阶段和工作阶段，所述扫描阶段包括多个行扫描阶段。所述驱动方法，包括如下过程。在所述多个行扫描阶段中的每个行扫描阶段，所述信号控制子电路响应于接收到的来自所述第一扫描信号端的第一扫描信号，向所述第一节点至少写入来自第一数据信号端的第一数据信号；所述时间控制子电路响应于接收到的来自所述第二扫描信号端的第二扫描信号，向所述第四节点写入来自所述第二数据信号端的第二数据信号，并向所述第三节点写入来自所述第二电压信号端的第二电压信号。在所述工作阶段，所述信号控制子电路响应于接收到的来自所述使能信号端的使能信号，使所述第一驱动子电路根据所述第一数据信号和所述第一电源电压信号端提供的第一电源电压信号，输出驱动信号至所述第一晶体管；所述时间控制子电路响应于接收到的来自所述使能信号端的使能信号，向所述第四节点写入来自所述第一电压信号端的在设定电压范围内变化的第一电压信号，并使所述第三节点上的电压随着所述第一电压信号与所述第二数据信号之间的电压变化而变化；以及响应于所述第三节点上的电压变化，在不同阶段分别将所述第二电源电压信号端提供的第二电源电压信号和所述第三电源电压信号端提供的第三电源电压信号传输至所述第二节点，以通过控制所述第一晶体管的开启时间来控制所述待驱动元件的工作时长。

在一些实施例中，所述信号控制子电路还包括第一数据写入子电路以及第一控制子电路。所述第一驱动子电路包括驱动晶体管，所述驱动晶体管的栅极连接到所述第一节点。所述第一数据写入子电路连接到所述第一扫描信号端、所述第一数据信号端、以及所述驱动晶体管。所述第一控制子电路连接到所述使能信号端、所述第一电源电压信号端、所述驱动晶体管、以及所述第一晶体管的第一极。

在所述多个行扫描阶段中的每个行扫描阶段，所述信号控制子电路响应于接收到的所述第一扫描信号，向所述第一节点至少写入所述第一数据信号，在所述工作阶段，所述信号控制子电路响应于接收到的所述使能信号，使所述第一驱动子电路根据所述第一数据信号和所述第一电源电压信号，输出驱动信号至所述第一晶体管，包括：在所述多个行扫描阶段中的每个行扫描阶段，所述第一数据写入子电路响应于接收到的所述第一扫描信号，向所述第一节点写入所述第一数据信号和所述驱动晶体管的阈值电压，对所述驱动晶体管进行阈值电压补偿；在所述工作阶段，所述第一控制子电路响应于接收到的所述使能信号，使所述驱动晶体管分别与所述第一电源电压信号端和所 述第一晶体管的第一极连接；所述驱动晶体管根据所述第一数据信号和所述第一电源电压信号，输出所述驱动信号至所述第一晶体管的第一极。

在一些实施例中，所述时间控制子电路还包括第二数据写入子电路、第二控制子电路以及电位控制子电路。所述第二驱动子电路还包括第二电容器。所述第一晶体管的栅极连接到所述第二节点，所述第一晶体管的第一极连接到所述信号控制子电路。所述第二电容器的一端连接到所述第三节点，所述第二电容器的另一端连接到所述第四节点。所述第二数据写入子电路连接到所述第二扫描信号端、所述第二数据信号端、所述第二电压信号端、所述第三节点和所述第四节点。所述第二控制子电路连接到所述使能信号端、所述第一电压信号端、所述第一晶体管的第二极、所述第四节点、以及所述待驱动元件。所述电位控制子电路连接到所述第二节点、所述第三节点、所述第二电源电压信号端、以及所述第三电源电压信号端。

在所述多个行扫描阶段中的每个行扫描阶段，所述时间控制子电路响应于接收到的所述第二扫描信号，向所述第四节点写入所述第二数据信号，并向所述第三节点写入所述第二电压信号，在所述工作阶段，所述时间控制子电路响应于接收到的所述使能信号，向所述第四节点写入所述第一电压信号，使所述第三节点上的电压随着所述第一电压信号与所述第二数据信号之间的电压变化而变化，并响应于所述第三节点上的电压变化，在不同阶段分别将所述第二电源电压信号和所述第三电源电压信号传输至所述第二节点，包括：在所述多个行扫描阶段中的每个行扫描阶段，所述第二数据写入子电路响应于接收到的所述第二扫描信号，向所述第四节点写入所述第二数据信号，并向所述第三节点写入所述第二电压信号；在所述工作阶段，所述第二控制子电路响应于接收到的所述使能信号，向所述第四节点写入所述第一电压信号，使所述第三节点上的电压随着所述第一电压信号与所述第二数据信号之间的电压变化而变化，并使所述第一晶体管的第二极与所述待驱动元件连接；所述电位控制子电路响应于所述第三节点上的电压变化，在不同阶段分别将所述第二电源电压信号和所述第三电源电压信号传输至所述第二节点。

附图说明

为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对本公开一些实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及 的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。

图1为本公开一些实施例提供的一种显示面板的结构图；

图2为本公开一些实施例提供的一种像素驱动电路与待驱动元件的连接图；

图3为本公开一些实施例提供的一种像素驱动电路的结构框图；

图4为本公开一些实施例提供的另一种像素驱动电路的结构框图；

图5为本公开一些实施例提供的一种像素驱动电路的电路结构图；

图6为本公开一些实施例提供的另一种像素驱动电路的电路结构图；

图7为本公开一些实施例提供的一种像素驱动电路的时序图；

图8为本公开一些实施例提供的另一种像素驱动电路的时序图；

图9为相关技术中的一种像素驱动电路的电路结构图；

图10为图9所示像素驱动电路的仿真测试图；

图11为本公开一些实施例提供的像素驱动电路的仿真测试图；

图12为本公开一些实施例提供的像素驱动电路的另一仿真测试图。

具体实施方式

下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。

除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。

以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在描述一些实施例时，可能使用了“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。这里所公开的实施例并不必然限制于本文内容。

如本文中所使用，根据上下文，术语“如果”任选地被解释为意思是“当……时”或“在……时”或“响应于确定”或“响应于检测到”。

本文中“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。

另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件的过程、步骤、计算或其他动作，在实践中可以基于额外条件。

如本文所使用的那样，“约”或“接近”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量***的局限性)所确定。

本公开一些实施例提供一种显示装置，包括显示面板。如图1所示，显示面板具有多个亚像素区P。

在一些实施例中，如图1所示，多个亚像素区P以多行多列的阵列形式排列，但本公开实施例不限于此。

该显示面板包括多个像素驱动电路和多个待驱动元件L。如图2所示，每个待驱动元件L与对应的一个像素驱动电路连接。每个像素驱动电路和与其连接的待驱动元件L设置于一个亚像素区P中。像素驱动电路被配置为驱动待驱动元件L工作。

在一些实施例中，待驱动元件L的第一极连接到像素驱动电路，待驱动元件L的第二极连接到第四电源电压信号端S4。

在一些示例中，待驱动元件L的第一极和第二极分别为阳极和阴极。

在一些实施例中，待驱动元件L为电流驱动型发光器件，如微型发光二极管(Micro Light Emitting Diode，Micro LED)、迷你发光二极管(Mini Light Emitting Diode，Mini LED)或者有机电致发光二极管(Organic Light Emitting Diode，OLED)。在这种情况下，待驱动元件L工作可以被理解为电流驱动型发光器件发光。

在上述的基础上，本公开一些实施例提供一种像素驱动电路。如图3所示，该像素驱动电路包括信号控制子电路10和时间控制子电路20。信号控制子电路10包括第一驱动子电路101。时间控制子电路20包括第二驱动子电路201，第二驱动子电路201包括第一晶体管T1。

信号控制子电路10连接到第一扫描信号端G1、第一数据信号端D1、第一电源电压信号端S1、使能信号端EM。第一驱动子电路101连接到第一节点A。

信号控制子电路10被配置为：响应于接收到的来自第一扫描信号端G1的第一扫描信号，至少将第一数据信号端D1提供的第一数据信号写入第一节点A；以及响应于接收到的来自使能信号端EM的使能信号，使第一驱动子电路101根据第一数据信号端D1提供的第一数据信号和第一电源电压信号端S1提供的第一电源电压信号，输出驱动信号。

时间控制子电路20连接到第二扫描信号端G2、第二数据信号端D2、使能信号端EM、第一电压信号端V1、第二电压信号端V2、第二电源电压信号端S2、第三电源电压信号端S3、信号控制子电路10以及待驱动元件L。第二驱动子电路201连接到第二节点B、第三节点M和第四节点N，第一晶体管T1的栅极连接到第二节点B，第一晶体管T1的第一极连接到信号控制子电路10。

时间控制子电路20被配置为：响应于接收到的来自第二扫描信号端G2的第二扫描信号，将第二数据信号端D2提供的第二数据信号写入第四节点N，并将第二电压信号端V2提供的第二电压信号写入第三节点M；响应于接收到的来自使能信号端EM的使能信号，将第一电压信号端V1提供的在设定电压范围内变化的第一电压信号写入第四节点N，并使第三节点M上的电压随着第一电压信号与第二数据信号之间的电压变化而变化；以及响应于第三节点M上的电压变化，在不同阶段分别将第二电源电压信号端S2提供的第二电源电压信号和第三电源电压信号端S3提供的第三电源电压信号传输至第二节点B，以控制第一晶体管T1的开启时间，并在第一晶体管T1开启时将信号控制子电路10输出的驱动信号传输至待驱动元件L。即，通过控制第一晶体管T1的开启时间，来控制待驱动元件L的工作时长。

这里，由于第一电压信号的电压在设定电压范围内变化，因此，当第一电压信号写入第四节点N时，第四节点N上的电压随着第一电压信号的电压的变化而变化。第四节点N上的电压差为第一电压信号与第二数据信号之间的电压差。相应的，第三节点M上的电压随着第一电压信号与第二数据信号之间的电压变化而变化。

在本公开的实施例提供的像素驱动电路中，第一节点A、第二节点B、第三节点M、第四节点N并非表示实际存在的部件，而是表示电路图中相关电连接的汇合点，也就是说，这些节点是由电路图中相关电连接的汇合点等效 而成的节点。

在一些实施例中，第二电源电压信号的电压和第三电源电压信号的电压均为固定电压。在一些示例中，第二电源电压信号的电压为高电压，第三电源电压信号的电压为低电压。在另一些示例中，第二电源电压信号的电压为低电压，第三电源电压信号的电压为高电压。

需要说明的是，本公开实施例中的高电压和低电压是相对的，两者中相对较高的为高电压，相对较低的则为低电压。

在一些实施例中，第二电压信号的电压为固定电压。

由上述描述可知，信号控制子电路10输出驱动信号，时间控制子电路20控制驱动信号传输至待驱动元件L的时间，以控制待驱动元件L的工作时长。这里，在待驱动元件L为电流驱动型发光器件的情况下，信号控制子电路10输出驱动信号，可以被理解为信号控制子电路10输出驱动电流。时间控制子电路20将驱动电流传输至电流驱动型发光器件，使电流驱动型发光器件发光。

在上述的信号控制子电路10中，通过控制第一数据信号端D1提供的第一数据信号的大小，来控制信号控制子电路10输出至第一晶体管T1的驱动信号的大小。在时间控制子电路20中，通过控制第一电压信号端V1提供的第一电压信号、第二电压信号端V2提供的第二电压信号和第二数据信号端D2提供的第二数据信号的大小，以在不同阶段分别将第二电源电压信号端S2提供的第二电源电压信号和第三电源电压信号端S3提供的第三电源电压信号传输至第二节点B，从而通过控制第一晶体管T1的开启时间来控制待驱动元件L的工作时长。在第一晶体管T1开启时，驱动信号通过第一晶体管T1传输至待驱动元件L，并驱动待驱动元件L工作。

这样，在待驱动元件L进行不同灰阶的显示时，通过控制待驱动元件L的驱动信号的大小以及待驱动元件L的发光时长，可实现待驱动元件L的亮度改变，进而实现对应的灰阶显示。在待驱动元件L为电流驱动型发光器件的情况下，在待驱动元件L进行较高灰阶显示时，像素驱动电路向待驱动元件L输出较大的驱动电流，并且可以控制待驱动元件L的发光时长为最大发光时长。在待驱动元件L进行较低灰阶显示时，像素驱动电路向待驱动元件L输出的驱动电流可以为一个较大值(例如某一高灰阶对应的电流)，通过缩短待驱动元件L的发光时长，即控制第一晶体管T1较晚开启，使待驱动元件L的亮度降低。或者，在待驱动元件L进行较低灰阶显示时，像素驱动电路向待驱动元件L输出的驱动电流维持在较高值范围内(例如，该较高值范围内的驱动电流接近较高灰阶显示时的电流)，通过缩短待驱动元件L的发光 时长，使待驱动元件L的亮度降低。由此，无论待驱动元件L进行高灰阶显示还是低灰阶显示，驱动电流始终较大，使得待驱动元件L始终处于较高电流密度下，待驱动元件L的发光效率较高、亮度较稳定、功耗较低，且显示效果较好。

此外，在本公开一些实施例提供的像素驱动电路中，在第二电源电压信号的电压和第三电源电压信号的电压均为固定电压的情况下，通过控制第二电源电压信号的电压值和第三电源电压信号的电压值，可以控制第一晶体管T1处于完全关闭和完全开启的状态(例如，第二电源电压信号使第一晶体管T1处于完全关闭的状态，第三电源电压信号使第一晶体管T1处于完全开启的状态)。这样，一方面实现对待驱动元件L的工作时长的精确控制，进而实现对应的灰阶显示，另一方面，可以避免第一晶体管T1处于不完全开启和不完全关闭的状态下，导致灰阶显示的均一性下降以及色偏的问题。

在一些实施例中，第一数据信号端D1提供的第一数据信号可以为使待驱动元件L能够具有较高的发光效率的固定的高电平信号。在此情况下，像素驱动电路通过时间控制子电路20控制待驱动元件L的工作时长来控制灰阶。在另一些实施例中，第一数据信号的电压可以在一定的电压区间范围内变化，该电压区间范围内的第一数据信号能够保证待驱动元件L具有较高的发光效率。在此情况下，像素驱动电路通过信号控制子电路10和时间控制子电路20共同控制灰阶。

在上述基础上，如图1所示，上述显示面板还包括：多条第一扫描信号线GL1(1)～GL1(n)、多条第一数据信号线DL1(1)～DL1(m)、多条第二扫描信号线GL2(1)～GL2(n)、多条第二数据信号线DL2(1)～DL2(m)、以及多条使能信号线E(1)～E(n)。该第一扫描信号线被配置为向像素驱动电路提供第一扫描信号。该第二扫描信号线被配置为向像素驱动电路提供第二扫描信号。该使能信号线被配置为向像素驱动电路提供使能信号。该第一数据信号线被配置为向像素驱动电路提供第一数据信号。该第二数据信号线被配置为向像素驱动电路提供第二数据信号。

在一些示例中，位于同一行亚像素区P中的各像素驱动电路连接到多条第一扫描信号线GL1(1)～GL1(n)中的同一条第一扫描信号线、多条第二扫描信号线GL2(1)～GL2(n)中的同一条第二扫描信号线、以及多条使能信号线E(1)～E(n)中的同一条使能信号线。位于同一列亚像素区P中的各像素驱动电路连接到多条第一数据信号线DL1(1)～DL1(m)中的同一条第一数据信号线、多条第二数据信号线DL2(1)～DL2(m)中的同一条第二数据信号线。

示例的，如图1所示，位于第一行亚像素区P中的各像素驱动电路连接到第一扫描信号线GL1(1)、第二扫描信号线GL2(1)、以及使能信号线E(1)。位于第二行亚像素区P中的各像素驱动电路连接到第一扫描信号线GL1(2)、第二扫描信号线GL2(2)、以及使能信号线E(2)。位于第n行亚像素区P中的各像素驱动电路连接到第一扫描信号线GL1(n)、第二扫描信号线GL2(n)、以及使能信号线E(n)。位于第一列亚像素区P中的各像素驱动电路连接到第一数据信号线DL1(1)、以及第二数据信号线DL2(1)。位于第二列亚像素区P中的各像素驱动电路连接到第一数据信号线DL1(2)、以及第二数据信号线DL2(2)。位于第m列亚像素区P中的各像素驱动电路连接到第一数据信号线DL1(m)、以及第二数据信号线DL2(m)。n和m均为正整数。

第一扫描信号端G1可以理解为：第一扫描信号线与像素驱动电路连接后等效的连接点。也就是说，位于同一行亚像素区P中的各像素驱动电路连接的第一扫描信号端G1与对应的一条第一扫描信号线连接。第二扫描信号端G2同理。第一数据信号端D1可以理解为：第一数据信号线与像素驱动电路连接后等效的连接点。也就是说，位于同一列亚像素区P中的各像素驱动电路连接的第一数据信号端D1与对应的一条第一数据信号线连接。第二数据信号端D2同理。使能信号端EM可以理解为：使能信号线与像素驱动电路连接后等效的连接点。也就是说，位于同一行亚像素区P中的各像素驱动电路连接的使能信号端EM与对应的一条使能信号线连接。

如图1所示，该显示面板还包括多条第一电源电压信号线L _S1。该第一电源电压信号线L _S1被配置为向像素驱动电路提供第一电源电压信号。在一些示例中，位于同一列亚像素区P中的各像素驱动电路连接到多条第一电源电压信号线L _S1中的同一条第一电源电压信号线L _S1。这里，图1以位于任意两列亚像素区P中的像素驱动电路连接到不同的第一电源电压信号线L _S1进行示意，但本公开实施例并不限于此，也可以是位于多列(例如4列)亚像素区P中的像素驱动电路连接到同一条第一电源电压信号线L _S1。

如图1所示，该显示面板还包括多条第一电压信号线L _V1、多条第二电压信号线L _V2、多条第二电源电压信号线L _S2、以及多条第三电源电压信号线L _S3。该第一电压信号线L _V1被配置为向像素驱动电路提供第一电压信号。该第二电压信号线L _V2被配置为向像素驱动电路提供第二电压信号。该第二电源电压信号线L _S2被配置为向像素驱动电路提供第二电源电压信号。该第三电源电压信号线L _S3被配置为向像素驱动电路提供第三电源电压信号。

在一些示例中，如图1所示，位于同一列亚像素区P中的各像素驱动电 路连接到多条第一电压信号线L _V1中的同一条第一电压信号线L _V1、多条第二电压信号线L _V2中的同一条第二电压信号线L _V2、多条第二电源电压信号线L _S2中的同一条第二电源电压信号线L _S2、以及多条第三电源电压信号线L _S3中的同一条第三电源电压信号线L _S3。图1以位于任意两列亚像素区P中的像素驱动电路连接到不同的第一电压信号线L _V1、不同的第二电压信号线L _V2、不同的第二电源电压信号线L _S2和不同的第三电源电压信号线L _S3进行示意，但本公开实施例并不限于此。示例的，位于多列亚像素区P中的像素驱动电路连接到同一条第一电压信号线L _V1、位于多列亚像素区P中的像素驱动电路连接到同一条第二电压信号线L _V2、位于多列亚像素区P中的像素驱动电路连接到同一条第二电源电压信号线L _S2、位于多列亚像素区P中的像素驱动电路连接到同一条第三电源电压信号线L _S3。

对第一电压信号端V1、第二电压信号端V2、第二电源电压信号端S2、第三电源电压信号端S3的理解与上述对第一扫描信号端G1的理解类似，在此不再赘述。

在一些实施例中，显示面板还包括多条第四电源电压信号线。该第四电源电压信号线被配置为向待驱动元件L提供第四电源电压信号。示例的，位于同一列亚像素区P中的各待驱动元件L连接的第四电源电压信号端S4与对应的一条第四电源电压信号线连接。也就是说，位于同一列亚像素区P中的各待驱动元件L连接到多条第四电源电压信号线中的同一条第四电源电压信号线(图1中未示出)。这里，第四电源电压信号端S4可以理解为：第四电源电压信号线与待驱动元件L连接后等效的连接点。

需要说明的是，以上所述的显示面板所包括的多条信号线的排布，以及图1示出的显示面板的布线图仅是一些示例，本公开实施例不限于此。

基于上述的像素驱动电路，在一些实施例中，如图4所示，信号控制子电路10包括第一驱动子电路101、第一数据写入子电路102、以及第一控制子电路103。

第一驱动子电路101包括驱动晶体管Td，驱动晶体管Td的栅极连接到第一节点A。

第一数据写入子电路102连接到第一扫描信号端G1、第一数据信号端D1、以及驱动晶体管Td的第一极和第二极。

第一数据写入子电路102被配置为响应于接收到的来自第一扫描信号端G1的第一扫描信号，将第一数据信号端D1提供的第一数据信号和驱动晶体管Td的阈值电压写入第一节点A，对驱动晶体管Td进行阈值电压补偿。

第一控制子电路103连接到使能信号端EM、第一电源电压信号端S1、驱动晶体管Td的第一极和第二极、以及第一晶体管T1的第一极。

第一控制子电路103被配置为响应于接收到的来自使能信号端EM的使能信号，使驱动晶体管Td的第一极与第一电源电压信号端S1连接，并使驱动晶体管Td的第二极与第一晶体管T1的第一极连接。

第一驱动子电路101还连接到第一电源电压信号端S1。

驱动晶体管Td被配置为根据第一数据信号端D1提供的第一数据信号和第一电源电压信号端S1提供的第一电源电压信号，输出驱动信号至第一晶体管T1的第一极。

在本公开一些实施例提供的信号控制子电路10中，传输至第一晶体管T1的驱动信号由第一电源电压信号端S1提供的第一电源电压信号和第一数据信号端D1提供的第一数据信号确定。即，驱动信号与驱动晶体管Td的阈值电压无关，从而实现了对第一驱动子电路101中的驱动晶体管Td的阈值电压补偿，可以消除驱动晶体管Td的阈值电压对驱动信号的影响。这样，在待驱动元件L工作时，可以提高显示面板的亮度均匀性。

在一些示例中，如图5所示，第一驱动子电路101包括驱动晶体管Td和第一电容器C1。

第一电容器C1的一端连接到第一电源电压信号端S1，第一电容器C1的另一端连接到第一节点A。

在一些示例中，如图5所示，第一数据写入子电路102包括第二晶体管T2和第三晶体管T3。

第二晶体管T2的栅极连接到第一扫描信号端G1，第二晶体管T2的第一极连接到驱动晶体管Td的第二极，第二晶体管T2的第二极连接到第一节点A。

第三晶体管T3的栅极连接到第一扫描信号端G1，第三晶体管的第一极连接到第一数据信号端D1，第三晶体管T3的第二极连接到驱动晶体管Td的第一极。

在一些示例中，如图5所示，第一控制子电路103包括第四晶体管T4和第五晶体管T5。

第四晶体管T4的栅极连接到使能信号端EM，第四晶体管T4的第一极连接到第一电源电压信号端S1，第四晶体管T4的第二极连接到驱动晶体管Td的第一极。

第五晶体管T5的栅极连接到使能信号端EM，第五晶体管T5的第一极 连接到驱动晶体管Td的第二极，第五晶体管T5的第二极连接到第一晶体管T1的第一极。

在一些实施例中，如图4所示，信号控制子电路10还包括复位子电路104。

复位子电路104连接到初始信号端Init1、复位信号端Rst1以及第一节点A。

复位子电路104被配置为响应于接收到的来自复位信号端Rst1的复位信号，将初始信号端Init1提供的初始信号传输至第一节点A，使第一节点A的电压被复位为初始信号的电压。

在此基础上，在一些实施例中，如图1所示，显示面板还包括多条复位信号线R(1)～R(n)、以及多条初始信号线(图1中未示出)。该复位信号线被配置为向像素驱动电路提供复位信号。该初始信号线被配置为向像素驱动电路提供初始信号。

在一些示例中，如图1所示，位于同一行亚像素区P中的各像素驱动电路连接到多条复位信号线R(1)～R(n)中的同一条复位信号线。位于同一列亚像素区P中的各像素驱动电路连接到多条初始信号线中的同一条初始信号线。

复位信号端Rst1可以理解为：复位信号线与像素驱动电路连接后等效的连接点。初始信号端Init1可以理解为：初始信号线与像素驱动电路连接后等效的连接点。

由于第一电容器C1的另一端和驱动晶体管Td的栅极均连接到第一节点A，因此，在复位子电路104工作时，第一电容器C1的另一端的电压和驱动晶体管Td的栅极电压均被复位为初始信号的电压，从而实现了对第一驱动子电路101的降噪。

在一些示例中，如图5所示，复位子电路104包括第六晶体管T6。

第六晶体管T6的栅极连接到复位信号端Rst1，第六晶体管T6的第一极连接到初始信号端Init1，第六晶体管T6的第二极连接到第一节点A。

在一些实施例中，如图4所示，时间控制子电路20包括第二数据写入子电路202、第二驱动子电路201、第二控制子电路203以及电位控制子电路204。

第二驱动子电路201包括第一晶体管T1和第二电容器C2。第一晶体管T1的栅极连接到第二节点B，第一晶体管T1的第一极连接到信号控制子电路10。第二电容器C2的一端连接到第三节点M，第二电容器C2的另一端连接到第四节点N。

第二数据写入子电路202连接到第二扫描信号端G2、第二数据信号端D2、第二电压信号端V2、第三节点M和第四节点N。

第二数据写入子电路202被配置为响应于接收到的来自第二扫描信号端G2的第二扫描信号，将第二数据信号端D2提供的第二数据信号写入第四节点N，并将第二电压信号端V2提供的第二电压信号写入第三节点M。

第二控制子电路203连接到使能信号端EM、第一电压信号端V1、第一晶体管T1的第二极、第四节点N、以及待驱动元件L。

第二控制子电路203被配置为响应于接收到的来自使能信号端EM的使能信号，将第一电压信号端V1提供的第一电压信号写入第四节点N，并使第一晶体管T1的第二极与待驱动元件L连接。

电位控制子电路204连接到第二节点B、第三节点M、第二电源电压信号端S2、以及第三电源电压信号端S3。

电位控制子电路204被配置为响应于第三节点M上的电压变化，在不同阶段分别将第二电源电压信号端S2提供的第二电源电压信号和第三电源电压信号端S3提供的第三电源电压信号传输至第二节点B。

在本公开一些实施例提供的时间控制子电路20中，第二数据写入子电路202将第二数据信号端D2提供的第二数据信号写入第四节点N，使得第四节点N的电压、第二电容器C2的另一端的电压均为第二数据信号的电压(记为V _data2)。并且，将第二电压信号端V2提供的第二电压信号传输至第三节点M，使得第三节点M的电压和第二电容器C2的一端的电压均为第二电压信号的电压(记为V _V2)。

在此基础上，第二控制子电路203将第一电压信号端V1提供的第一电压信号写入第四节点N，使得第四节点N的电压由第二数据信号的电压变为第一电压信号的电压(记为V _V1)。根据电容的电荷保持定律，第二电容器C2的两端的电压差保持不变，当第四节点N的电压由V _data2变为V _V1时，第三节点M的电压会随着第一电压信号与第二数据信号之间的电压变化而变化。即，第三节点M的电压变为V _V2+(V _V1-V _data2)。

由于第一电压信号的电压在设定电压范围内变化，因此，当第一电压信号的电压在某一范围内时，电位控制子电路204可将第二电源电压信号和第三电源电压信号中的一者传输至第二节点B。当第一电压信号的电压达到特定值时，即第三节点M的电压由V _V2变化到某一值时，电位控制子电路204可将第二电源电压信号和第三电源电压信号中的另一者传输至第二节点B。由于第一晶体管T1的开启与否决定了驱动信号是否能传输到待驱动元件L，因而通过第二电源电压信号和第三电源电压信号控制第一晶体管T1开启与否，实现对待驱动元件L的工作时长的控制。

综上，当待驱动元件L进行灰阶显示时，可以通过改变第一电压信号的电压，控制第二电源电压信号和第三电源电压信号传输至第一晶体管T1的栅极的时间，以控制待驱动元件L的工作时长，进而控制灰阶。

在一些示例中，如图5所示，第二数据写入子电路202包括第七晶体管T7和第八晶体管T8。

第七晶体管T7的栅极连接到第二扫描信号端G2，第七晶体管T7的第一极连接到第二数据信号端D2，第七晶体管T7的第二极连接到第四节点N。

第八晶体管T8的栅极连接到第二扫描信号端G2，第八晶体管T8的第一极连接到第二电压信号端V2，第八晶体管T8的第二极连接到第三节点M。

在一些示例中，如图5所示，第二控制子电路203包括第九晶体管T9和第十晶体管T10。

第九晶体管T9的栅极连接到使能信号端EM，第九晶体管T9的第一极连接到第一电压信号端V1，第九晶体管T9的第二极连接到第四节点N。

第十晶体管T10的栅极连接到使能信号端EM，第十晶体管T10的第一极连接到第一晶体管T1的第二极，第十晶体管T10的第二极连接到待驱动元件L。

在一些示例中，如图5所示，电位控制子电路204包括第十一晶体管T11、第十二晶体管T12、第十三晶体管T13、第十四晶体管T14、第十五晶体管T15和第十六晶体管T16。

第十一晶体管T11的栅极连接到第三节点M，第十一晶体管T11的第一极连接到第二电源电压信号端S2，第十一晶体管T11的第二极连接到第十二晶体管T12的第一极。

第十二晶体管T12的栅极连接到第三节点M，第十二晶体管T12的第二极连接到第二节点B。

第十三晶体管T13的栅极连接到第三节点M，第十三晶体管T13的第一极连接到第三电源电压信号端S3，第十三晶体管T13的第二极连接到第十四晶体管T14的第一极。

第十四晶体管T14的栅极连接到第三节点M，第十四晶体管T14的第二极连接到第二节点B。

第十五晶体管T15的栅极连接到第二节点B，第十五晶体管T15的第一极连接到第三电源电压信号端S3，第十五晶体管T15的第二极连接到第十一晶体管T11的第二极和第十二晶体管T12的第一极。

第十六晶体管T16的栅极连接到第二节点B，第十六晶体管T16的第一 极连接到第二电源电压信号端S2，第十六晶体管T16的第二极连接到第十三晶体管T12的第二极和第十四晶体管T14的第一极。

在一些示例中，如图5所示，第十一晶体管T11、第十二晶体管T12和第十五晶体管T15均为P型晶体管，第十三晶体管T13、第十四晶体管T14和第十六晶体管T16均为N型晶体管。在此情况下，示例的，第一晶体管T1为P型晶体管，第二电源电压信号的电压为固定高电压，第三电源电压信号的电压为固定低电压。

在另一些示例中，如图6所示，第十一晶体管T11、第十二晶体管T12和第十五晶体管T15均为N型晶体管，第十三晶体管T13、第十四晶体管T14和第十六晶体管T16均为P型晶体管。在此情况下，示例的，第一晶体管T1为P型晶体管，第二电源电压信号的电压为固定低电压，第三电源电压信号的电压为固定高电压。

需要说明的是，除了电位控制子电路204中的各晶体管之外，本公开实施例对像素驱动电路其余的晶体管的类型不作限制。

晶体管的第一极可以是漏极，第二极可以是源极。或者，晶体管的第一极可以是源极，第二极可以是漏极。本公开实施例对此不作限制。例如，驱动晶体管Td为P型晶体管，则驱动晶体管Td的第一极为源极，第二极为漏极。又例如，驱动晶体管为N型晶体管，则驱动晶体管Td的第一极为漏极，第二极为源极。

以下，以第十三晶体管T13、第十四晶体管T14和第十六晶体管T16均为N型晶体管，其余各晶体管均为P型晶体管为例，结合图7所示时序图，对图5所示的像素驱动电路的驱动过程进行描述。

如图7所示，一个帧周期包括扫描阶段(P1～P5)和工作阶段(P5～P6)，扫描阶段(P1～P5)包括多个行扫描阶段。在显示面板中的多个像素驱动电路设置在n行m列的亚像素区中的情况下，该多个行扫描阶段包括n个行扫描阶段，每行亚像素区中的像素驱动电路对应一个行扫描阶段。该n个行扫描阶段为ts1～tsn，第一个行扫描阶段为ts1，第n个行扫描阶段为tsn，且n为大于1的正整数。

在扫描阶段(P1～P5)，对各行亚像素区中的像素驱动电路逐行进行扫描。即，从位于第一行亚像素区中的像素驱动电路开始逐行扫描，依次向各行亚像素区中的像素驱动电路输入第一数据信号和第二数据信号，直至将第一数据信号和第二数据信号输入位于第n行亚像素区中的各像素驱动电路。

在一些实施例中，对各行亚像素区中的像素驱动电路逐行进行扫描后， 进入工作阶段(P5～P6)。在一些示例中，各行亚像素区中的像素驱动电路可以依次进入工作阶段。即，第一行亚像素区中的像素驱动电路首先进入工作阶段，之后第二行亚像素区中的像素驱动电路进入工作阶段，直至第n行亚像素区中的像素驱动电路进入工作阶段。每行亚像素区中的像素驱动电路在工作阶段的使能信号的有效时长相同。在另一些示例中，各行亚像素区中的像素驱动电路同步进入工作阶段。

在另一些实施例中，每行亚像素区中的像素驱动电路在相应的行扫描阶段结束后，进入工作阶段。

在每个行扫描阶段，位于同一行的m个亚像素区中的m个像素驱动电路被同步写入不同的或者相同的第一数据信号。也就是说，第一数据信号为一组信号。位于同一行的m个亚像素区中的m个像素驱动电路被同步写入不同的或者相同的第二数据信号。也就是说，第二数据信号为一组信号。

如图7所示，在第一个行扫描阶段ts1，位于第一行亚像素区中的每个像素驱动电路包括如下驱动过程。

在第一阶段(P1～P2)，响应于接收到的来自复位信号端Rst1的复位信号，第六晶体管T6开启，将初始信号端Init1提供的初始信号传输至第一节点A，使第一节点A的电压复位为初始信号的电压(记为V _init1)。由于第一电容器C1的另一端、以及驱动晶体管Td的栅极均连接到第一节点A，因此，第一电容器C1的另一端的电压、以及驱动晶体管Td的栅极电压均复位为V _init1。

初始信号端Init1提供的初始信号能够消除上一帧的信号对第一节点A的影响。该初始信号可以为低电平信号，也可以为高电平信号。在驱动晶体管Td为P型晶体管的情况下，初始信号为不小于0的电压信号。

在第一阶段(P1～P2)，第一扫描信号端G1、第二扫描信号端G2和使能信号端EM均输入高电平信号，使得信号控制子电路10中的第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、以及时间控制子电路20中的各晶体管均处于截止状态。因此，在第一阶段(P1～P2)，待驱动元件L不工作。

在第二阶段(P2～P3)，响应于接收到的来自第一扫描信号端G1的第一扫描信号，第三晶体管T3开启，将第一数据信号端D1提供的第一数据信号传输至驱动晶体管Td的第一极，使得驱动晶体管Td的第一极的电压为第一数据信号的电压(记为V _data1)。

响应于接收到的来自第一扫描信号端G1的第一扫描信号，第二晶体管 T2开启，使驱动晶体管Td的栅极和其第二极连接，驱动晶体管Td处于饱和状态。此时，驱动晶体管Td的栅极电压为其第一极的电压与其阈值电压(记为V _thd)之和，即驱动晶体管Td的栅极电压为V _data1+V _thd。由于第一电容器C1的另一端和驱动晶体管Td的栅极均连接到第一节点A，因此，第一电容器C1的另一端的电压也为V _data1+V _thd。

在此基础上，由于第一电容器C1的一端连接到第一电源电压信号端S1，因此，第一电容器C1的一端的电压为第一电源电压信号的电压(记为V _S1)。这样，第一电容器C1的两端存在电压差V _S1-(V _data1+V _thd)，因此，实现了对第一电容器C1的充电。

在第二阶段(P2～P3)，使能信号端EM输入高电平信号，使得第四晶体管T4和第五晶体管T5处于截止状态。因此，时间控制子电路20中的第一晶体管T1与驱动晶体管Td断开，待驱动元件L不工作。

此外，复位信号端Rst1、第二扫描信号端G2均输入高电平信号，使得信号控制子电路10中的第六晶体管T6处于截止状态。在第二阶段(P2～P3)，时间控制子电路20中的各晶体管均处于截止状态。

在第三阶段(P3～P4)，响应于接收到的来自第二扫描信号端G2的第二扫描信号，第七晶体管T7开启，将第二数据信号端D2提供的第二数据信号传输至第四节点N，使得第四节点N的电压为第二数据信号的电压V _data2。由于第二电容器C2的另一端连接到第四节点N，因此，第二电容器C2的另一端的电压也为V _data2。

响应于接收到的来自第二扫描信号端G2的第二扫描信号，第八晶体管T8开启，将第二电压信号端V2提供的第二电压信号传输至第三节点M，使得第三节点M的电压为第二电压信号的电压V _V2。

由于第二电容器C2的一端连接到第三节点M，因此，第二电容器C2的一端的电压也为V _V2。这样，第二电容器C2的两端存在电压差V _V2-V _data2，因此，实现了对第二电容器C2的充电。

第二电压信号端V2提供的第二电压信号可以对第三节点M进行复位，以消除上一帧的信号对第三节点M的影响。该第二电压信号可以为固定的高电平信号，也可以为固定的低电平信号。

在第三阶段(P3～P4)，使能信号端EM、第一扫描信号端G1、以及第一复位信号端Rst1均输入高电平信号，使得第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第九晶体管T9和第十晶体管T10均处于截止状态。因此，第一晶体管T1与驱动晶体管Td之间以及第 一晶体管T1与待驱动元件L之间均断开，待驱动元件L不工作。

需要说明的是，在不考虑各信号之间可能会存在信号干扰的情况下，上述第二阶段(P2～P3)和第三阶段(P3～P4)可以同步进行。

在第一个行扫描阶段ts1结束之后，在第二个行扫描阶段ts2，对第二行亚像素区中的像素驱动电路进行扫描，直至在第n个行扫描阶段tsn，对第n行亚像素区中的像素驱动电路进行扫描。如图7所示，从第一个行扫描阶段ts1的结束时刻(P4)开始，在P4～P5时间段内，对位于第二行至第n行的亚像素区中的像素驱动电路逐行进行扫描。

需要说明的是，位于第二行至第n行的亚像素区中的像素驱动电路在相应的行扫描阶段的驱动过程与位于第一行的亚像素区中的像素驱动电路在第一个行扫描阶段ts1的驱动过程一致，在此不再赘述。也就是说，在整个扫描阶段(P1～P5)，上述的第一阶段～第三阶段的驱动过程需执行n次。

综上，在整个扫描阶段(P1～P5)，n个行扫描阶段中的每个行扫描阶段均包括上述的第一阶段～第三阶段，从而可向n行亚像素区中的像素驱动电路写入第一数据信号和第二数据信号，并对第一数据信号和第二数据信号进行存储，为工作阶段(P5～P6)做好准备。

在一些实施例中，在对n行亚像素区中的像素驱动电路逐行进行扫描后，各行亚像素区中的像素驱动电路进入工作阶段(P5～P6)。在工作阶段(P5～P6)，位于第一行亚像素区中的每个像素驱动电路包括如下驱动过程。

在信号控制子电路10中，响应于接收到的来自使能信号端EM的使能信号，第四晶体管T4开启，将第一电源电压信号端S1提供的第一电源电压信号传输至驱动晶体管Td的第一极，使得驱动晶体管Td的第一极的电压为第一电源电压信号的电压V _S1。即，驱动晶体管Td的源极电压为V _S1。响应于接收到的来自使能信号端EM的使能信号，第五晶体管T5开启，使驱动晶体管Td的第二极与时间控制子电路20中的第一晶体管T1的第一极连接。

根据电容的电荷保持定律，第一电容器C1的两端的电压差保持不变。因此，在第一电容器C1的一端的电压保持为第一电源电压信号的电压V _S1的情况下，第一电容器C1的另一端的电压仍为V _data1+V _thd，即驱动晶体管Td的栅极电压为V _data1+V _thd。

这样，驱动晶体管Td的栅源电压差V _gs＝V _data1+V _thd-V _S1。在此情况下，驱动晶体管Td在其栅源电压差小于其阈值电压时开启。即，V _data1+V _thd-V _S1＜V _thd时，驱动晶体管Td开启，并输出驱动电流，该驱动电流从驱动晶体管Td的第二极输出，经第五晶体管T5传输至第一晶体管T1的第一极。这样，流过 驱动晶体管Td的驱动电流I＝K×(V _gs-V _thd) ²＝K×(V _data1+V _thd-V _S1-V _thd) ²＝K×(V _data1-V _S1) ²，K＝1/2×W/L×C×u，W/L为驱动晶体管Td的宽长比，C为沟道绝缘层电容，u为沟道载流子迁移率。

由此可知，上述参数K由驱动晶体管Td的结构确定。因此，驱动电流I由第一数据信号端D1提供的第一数据信号的电压V _data1和第一电源电压信号端S1提供的第一电源电压信号的电压V _S1确定。也就是说，驱动电流I与驱动晶体管Td的阈值电压无关，从而实现了对驱动晶体管Td的阈值电压补偿，避免驱动晶体管Td的阈值电压对待驱动元件L的发光亮度的影响，有利于提高待驱动元件L的亮度均一性。

在此基础上，当各亚像素区中的待驱动元件L进行不同灰阶的显示时，由于可向各亚像素区中的像素驱动电路输入相同的第一电源电压信号，并且可将第一电源电压信号设置为固定的电平信号，因此，可以通过控制第一数据信号来控制驱动电流I的大小，进而控制灰阶。

在时间控制子电路20中，响应于接收到的来自使能信号端EM的使能信号，第九晶体管T9开启，将第一电压信号端V1提供的第一电压信号传输至第四节点N，使得第四节点N的电压由第二数据信号的电压V _data2变为第一电压信号的电压V _V1。这样，第二电容器C2的另一端的电压也由V _data2变为V _V1。

根据电容的电荷保持定律，第二电容器C2的两端的电压差保持不变。在第一电压信号传输至第四节点N之前，如前所述，第二电容器C2的两端的电压差为V _V2-V _data2。因此，当第二电容器C2的另一端的电压由V _data2变为V _V1时，第二电容器C2的一端的电压为V _V2-V _data2+V _V1。

在此情况下，与第二电容器C2的一端连接的第三节点M的电压由V _V2变为V _V2-V _data2+V _V1。由于第一电压信号的电压V _V1在设定电压范围内变化，因此，第三节点M的电压会随着V _V1的变化而变化，且第三节点M的电压的变化速度与第一电压信号的电压的变化速度相同。

如图5所示，第十一晶体管T11、第十二晶体管T12、第十五晶体管T15均为P型晶体管，第十三晶体管T13、第十四晶体管T14、以及第十六晶体管T16均为N型晶体管。在此情况下，第二电源电压信号端S2提供的第二电源电压信号的电压为高电压，第三电源电压信号端S3提供的第三电源电压信号的电压为低电压。

在此基础上，如图7所示，当第三节点M的电压(V _V2-V _data2+V _V1)为低电压时，第十一晶体管T11和第十二晶体管T12开启，第十一晶体管T11将第二电源电压信号端S2提供的第二电源电压信号传输至第十二晶体管T12的 第一极，通过第十二晶体管T12的第二极传输至第二节点B，使得第二节点B的电压为第二电源电压信号的电压V _S2。由于第二电源电压信号的电压为高电压，因此，第十六晶体管T16开启，将第二电源电压信号端S2提供的第二电源电压信号传输至第十三晶体管T13的第二极和第十四晶体管T14的第一极，使得第十三晶体管T13的第二极的电压和第十四晶体管T14的第一极的电压均为第二电源电压信号的电压V _S2。

由于第十四晶体管T14的第二极连接到第二节点B，因此，第十四晶体管T14的第二极的电压为第二电源电压信号的电压V _S2。即，第十四晶体管T14的第一极的电压和其第二极的电压均为第二电源电压信号的电压V _S2，此时，第十四晶体管T14的压降为零。并且，第十一晶体管T11和第十二晶体管T12的压降也均为零。

第十三晶体管T13的第一极的电压为第三电源电压信号端S3提供的第三电源电压信号的电压V _S3，第十三晶体管T13的第二极的电压为第二电源电压信号的电压V _S2，使得第十三晶体管T13承担了较大的压降。因此，第三电源电压信号不会通过第十三晶体管T13和第十四晶体管T14传输至第二节点B。

这样，在第十一晶体管T11和第十二晶体管T12处于开启状态时，即使第十四晶体管T14和第十三晶体管T13处于不完全关闭或者不完全开启的过渡状态，来自第三电源电压信号端S3的第三电源电压信号也不会通过第十三晶体管T13和第十四晶体管T14传输至第二节点B。即，第三电源电压信号不会对第二节点B产生影响，使得第二节点B的电压可以精确地保持为第二电源电压信号的电压，从而可以精确地控制第一晶体管T1的栅极电压为第二电源电压信号的电压V _S2。

当第三节点M的电压为低电压时，在电位控制子电路204的作用下，第二节点B的电压为高电压。P型的第一晶体管T1在第二电源电压信号的高电压的控制下处于截止状态，待驱动元件L不工作。

如图7所示，当第三节点M的电压随着第一电压信号的电压升高而升高至高电压时，第十三晶体管T13和第十四晶体管T14开启，第十三晶体管T13将来自第三电源电压信号端S3的第三电源电压信号传输至第十四晶体管T14的第一极，通过第十四晶体管T14的第二极传输至第二节点B，使得第二节点B的电压为第三电源电压信号的电压V _S3。

由于第三电源电压信号为低电平信号，因此，第十五晶体管T15开启，将第三电源电压信号端S3提供的第三电源电压信号传输至第十一晶体管T11的第二极和第十二晶体管T12的第一极，使得第十一晶体管T11的第二极的 电压和第十二晶体管T12的第一极的电压均为第三电源电压信号的电压V _S3。

由于第十二晶体管T12的第二极连接到第二节点B，因此，第十二晶体管T12的第二极的电压为第三电源电压信号的电压V _S3。即，第十二晶体管T12的第一极的电压和其第二极的电压均为第三电源电压信号的电压V _S3，此时，第十二晶体管T12的压降为零。并且，第十三晶体管T13和第十四体管T14的压降也均为零。

第十一晶体管T11的第一极的电压为第二电源电压信号的电压V _S2，第十一晶体管T11的第二极的电压为第三电源电压信号的电压V _S3，使得第十一晶体管T11承担了较大的压降。因此，第二电源电压信号不会通过第十一晶体管T11和第十二晶体管T12传输至第二节点B。

这样，在第十三晶体管T13和第十四晶体管T14处于开启状态时，即使第十一晶体管T11和第十二晶体管T12处于不完全关闭或者不完全开启的过渡状态，来自第二电源电压信号端S2的第二电源电压信号也不会通过第十一晶体管T11和第十二晶体管T12传输至第二节点B。即，第二电源电压信号不会对第二节点B产生影响，使得第二节点B的电压可以精确地保持为第三电源电压信号的电压，从而可以精确地控制第一晶体管T1的栅极电压为第三电源电压信号的电压V _S3。

当第三节点M的电压为高电压时，在电位控制子电路204的作用下，第二节点B的电压为低电压。此时，P型的第一晶体管T1在第三电源电压信号的低电压的控制下处于开启状态。

由于第十晶体管T10响应于接收到的来自使能信号端EM的使能信号开启，使得第一晶体管T1与待驱动元件L连接，从而使来自信号控制子电路10的驱动电流传输至待驱动元件L，以驱动待驱动元件L工作。

在工作阶段的结束时刻，使能信号端EM输入的使能信号由低电压变为高电压时，第四晶体管T4、第五晶体管T5、第九晶体管T9和第十晶体管T10同时截止，从而使得待驱动元件L不工作。因此，对于连接到同一条使能信号线的各像素驱动电路，其连接的各待驱动元件L开启的时刻可能不同，但关闭的时刻是相同的。因此，可以通过控制第一晶体管T1的开启时间，来控制驱动电流传输至待驱动元件L的时间，从而控制待驱动元件L的工作时长。

需要说明的是，由于第二电源电压信号的电压和第三电源电压信号的电压决定了第一晶体管T1是否开启，因此，以第一晶体管T1为P型晶体管为例，第二电源电压信号的电压需要保证在各图像帧下，第一晶体管T1可以完全关闭，第三电源电压信号的电压需要保证在各图像帧下，第一晶体管T1可 以完全开启。

位于第二行至第n行的亚像素区中的像素驱动电路在工作阶段(P5～P6)的驱动过程，可参考位于第一行的亚像素区中的像素驱动电路在工作阶段(P5～P6)的驱动过程，在此不再赘述。

图7和图8示意出了同一个像素驱动电路在两个图像帧下的时序、以及与该像素驱动电路连接的待驱动元件L的工作时长。图7中的M(1)表示一图像帧的第三节点M的信号时序，第三节点M的电压(记为V _M1)由第一电压信号的电压V _V1减去变化量ΔV _M1而得，即第三节点M的电压为V _M1＝V _V1-ΔV _M1，经变换得到ΔV _M1＝V _V1-V _M1。如前所述，V _M1＝V _V2-V _data2+V _V1，则ΔV _M1＝V _data2-V _V2。图8中的M(2)表示另一图像帧的第三节点M的信号时序，第三节点M的电压(记为V _M2)由第一电压信号的电压V _V1减去变化量ΔV _M2而得，即第三节点M的电压为V _M2＝V _V1-ΔV _M2，经变换得到ΔV _M2＝V _V1-V _M2。如前所述，V _M2＝V _V2-V _data2+V _V1，则ΔV _M2＝V _data2-V _V2。在该两个图像帧中第二数据信号端D2提供的第二数据信号的电压V _data2不同的情况下，ΔV _M2的值与ΔV _M1的值也不同。在此情况下，当ΔV _M2的值大于ΔV _M1的值时，在图5所示的像素驱动电路中，第三节点M的电压V _M2变化至使电位控制子电路20向第二节点B传输的第三电源电压信号的时间，大于第三节点M的电压V _M1变化至使电位控制子电路20向第二节点B传输的第三电源电压信号的时间。即，图7所示的一图像帧下的第一晶体管T1相对于图8所示的一图像帧下的第一晶体管T1更早开启，因此，图7所示的一图像帧下的待驱动元件L(1)相对于图8所示的另一图像帧下的待驱动元件L(2)更早开启，使得待驱动元件L(1)的发光时长t1相对于待驱动元件L(2)的发光时长t2更长。

如图6所示，在第十一晶体管T11、第十二晶体管T12、第十五晶体管T15均为N型晶体管，第十三晶体管T13、第十四晶体管T14、以及第十六晶体管T16均为P型晶体管的情况下，第二电源电压信号端S2提供的第二电源电压信号的电压为低电压，第三电源电压信号端S3提供的第三电源电压信号的电压为高电压。

在此基础上，当第三节点M的电压控制第十三晶体管T13和第十四晶体管T14开启时，第十三晶体管T13将来自第三电源电压信号端S3的第三电源电压信号传输至第十四晶体管T14的第一极，通过第十四晶体管T14的第二极传输至第二节点B，使得第二节点B的电压为第三电源电压信号的电压V _S3。

由于第三电源电压信号的电压为高电压，因此，第十五晶体管T15开启，将第三电源电压信号端S3提供的第三电源电压信号传输至第十一晶体管T11 的第二极和第十二晶体管T12的第一极，使得第十一晶体管T11的第二极的电压和第十二晶体管T12的第一极的电压均为第三电源电压信号的电压V _S3。

由于第十二晶体管T12的第二极连接到第二节点B，因此，第十二晶体管T12的第二极的电压为第三电源电压信号的电压V _S3。即，第十二晶体管T12的第一极的电压和其第二极的电压均为第三电源电压信号的电压V _S3，此时，第十二晶体管T12的压降为零。第十三晶体管T13和第十四晶体管T14的压降也均为零。

第十一晶体管T11的第一极的电压为第二电源电压信号端S2提供的第二电源电压信号的电压V _S2，第十一晶体管T11的第二极的电压为第三电源电压信号的电压V _S3，使得第十一晶体管T11承担了较大的压降。因此，第二电源电压信号不会通过第十一晶体管T11和第十二晶体管T12传输至第二节点B。

这样，在第十三晶体管T13和第十四晶体管T14处于开启状态时，即使第十一晶体管T11和第十二晶体管T12处于不完全关闭或者不完全开启的过渡状态，来自第二电源电压信号端S2的第二电源电压信号也不会通过第十一晶体管T11和第十二晶体管T12传输至第二节点B。即，第二电源电压信号不会对第二节点B产生影响，使得第二节点B的电压可以精确地保持为第三电源电压信号的电压，从而可以精确地控制第一晶体管T1的栅极电压为第三电源电压信号的电压V _S3。

此时，P型的第一晶体管T1在第三电源电压信号的高电压的控制下处于截止状态，使得待驱动元件L不工作。

当第三节点M的电压随着第一电压信号的电压变化而变化至可以控制第十一晶体管T11和第十二晶体管T12开启时，第十一晶体管T11将来自第二电源电压信号端S2的第二电源电压信号传输至第十二晶体管T12的第一极，通过第十二晶体管T12的第二极传输至第二节点B，使得第二节点B的电压为第二电源电压信号的电压V _S2。

由于第二电源电压信号的电压为低电压，因此，第十六晶体管T16开启，将第二电源电压信号端S2提供的第二电源电压信号传输至第十三晶体管T13的第二极和第十四晶体管T14的第一极，使得第十三晶体管T13的第二极的电压和第十四晶体管T14的第一极的电压均为第二电源电压信号的电压V _S2。

由于第十四晶体管T14的第二极连接到第二节点B，因此，第十四晶体管T14的第二极的电压为第二电源电压信号的电压V _S2。即，第十四晶体管T14的第一极的电压和其第二极的电压均为第二电源电压信号的电压V _S2，此时，第十四晶体管T14的压降为零。第十一晶体管T11和第十二晶体管T12 的压降也均为零。

第十三晶体管T13的第一极的电压为第三电源电压信号端S3提供的第三电源电压信号的电压V _S3，第十三晶体管T13的第二极的电压为第二电源电压信号的电压V _S2，使得第十三晶体管T13承担了较大的压降。因此，第三电源电压信号不会通过第十三晶体管T13和第十四晶体管T14传输至第二节点B。

这样，在第十一晶体管T11和第十二晶体管T12处于开启状态时，即使第十四晶体管T14和第十三晶体管T13处于不完全关闭或者不完全开启的过渡状态，来自第三电源电压信号端S3的第三电源电压信号也不会通过第十三晶体管T13和第十四晶体管T14传输至第二节点B。即，第三电源电压信号不会对第二节点B产生影响，使得第二节点B的电压可以精确地保持为第二电源电压信号的电压，从而可以精确地控制第一晶体管T1的栅极电压为第二电源电压信号的电压V _S2。

此时，P型的第一晶体管T1在第二电源电压信号的低电压的控制下处于开启状态。由于第五晶体管T5和第十晶体管T10响应于接收到的来自使能信号端EM的使能信号开启，使得第一晶体管T1与待驱动元件L连接，从而使来自信号控制子电路10的驱动信号传输至待驱动元件L，以驱动待驱动元件L工作。

因此，可以通过控制第一晶体管T1的开启时间，来控制驱动信号传输至待驱动元件L的时间，从而控制待驱动元件L的工作时长。

在如图9所示的像素驱动电路中，第三节点M与第二节点B直接连接，使得第一晶体管T1的栅极电压与第三节点M的电压(V _V2-V _data2+V _V1)相等。第一电压信号端V1提供的第一电压信号的电压在设定电压范围内变化，使得第一晶体管T1的栅极电压会随着V _V1的变化而变化，当变化至其阈值电压附近时，由于制备工艺问题，第一晶体管T1的栅极电压会处于非高电压且非低电压的状态，使得第一晶体管T1处于不完全开启或者不完全关闭的过渡状态。在此情况下，当待驱动元件L在较高值的驱动信号下进行灰阶显示时，处于过渡状态的第一晶体管T1会将较低值的驱动信号传输至待驱动元件L，使得待驱动元件L在较低值的驱动信号下工作。这样，一方面使得待驱动元件L的开启时间无法精确控制，导致其工作时长无法精确控制，另一方面，导致灰阶显示的均一性下降，出现色偏。

对图9中的像素驱动电路进行仿真测试，测试结果如图10所示，横轴表示第二节点B的电压为，纵轴表示输入待驱动元件L的驱动电流。第二节点B(即第三节点M)的电压范围为-10V～10V，Q1和Q4分别表示第二节点B 的电压的最高点和最低点，Q2和Q3表示第二节点B的电压处于非高电压且非低电压的状态。第二节点B的电压在随着第一电压信号的电压的变化而逐渐变化的过程中，从图10可以看出，会出现非高电压且非低电压的状态。在此情况下，第二节点B的电压处于非高电压且非低电压的状态，使得第一晶体管T1处于不完全开启或者不完全关闭的过渡状态，导致原本应该停止工作的待驱动元件L还会在较低电流密度下继续工作，使得待驱动元件L会有一段时间处于较低电流密度状态，降低灰阶显示的均一性。

对图5中的像素驱动电路的进行仿真测试，测试结果如图11所示，横轴表示第二节点B的电压为，纵轴表示输入待驱动元件L中的驱动电流。在第三节点M的电压随着第一电压信号的电压的变化而变化的过程中，从图11可以看出，第二节点B的电压在不同阶段分别处于高电压状态和低电压状态，而不会处于如图10所示的非高电压且非低电压的状态。在此情况下，在待驱动元件L进行灰阶显示时，可以精确控制第一晶体管T1的开启以及关闭，使得待驱动元件L的驱动电流保持为来自信号控制子电路10的驱动电流，从而保证了灰阶的均一性以及色坐标的稳定性。

对图5中的像素驱动电路的仿真测试，测试结果如图12所示，横轴表示第三节点M的电压，纵轴表示第二节点B的电压。从图12可以看出，当第三节点M的电压从高电压逐渐变化至低电压时，第二节点B的电压从低电压突变至高电压，并且第二节点B的电压只保持低电压状态或者高电压状态，而不会处于非高电压且非低电压的状态。因此，通过电位控制子电路204可以将非高电压且非低电压信号转化为高电压信号或者低电压信号，从而能够控制第一晶体管T1处于完全开启或者完全关闭的状态，实现对待驱动元件L的工作时长的精确控制。

综上所述，通过将第二节点B的电压控制为第二电源电压信号的电压或者第三电源电压信号的电压，并且控制第二节点B的电压仅为高电压或者低电压，从而能够精确控制第一晶体管T1的开启或关闭，实现对待驱动元件L的工作时长的精确控制。在待驱动元件L进行不同灰阶的显示时，通过控制待驱动元件L的驱动信号的大小以及待驱动元件L的发光时长，可实现待驱动元件L的亮度改变，进而实现对应的灰阶显示，提高显示面板的显示效果。

本公开一些实施例还提供了一种上述的像素驱动电路的驱动方法，如图7所示，一个帧周期包括扫描阶段(P1～P5)和工作阶段(P5～P6)，扫描阶段(P1～P5)包括多个行扫描阶段(ts1～tsn)。每个行扫描阶段包括S10～S20，工作阶段包括S30～S40。

该驱动方法，包括：

S10、信号控制子电路10响应于接收到的来自第一扫描信号端G1的第一扫描信号，向第一节点A至少写入来自第一数据信号端D1的第一数据信号；

S20、时间控制子电路20响应于接收到的来自第二扫描信号端G2的第二扫描信号，向第四节点N写入来自第二数据信号端D2的第二数据信号，并向第三节点M写入来自第二电压信号端V2的第二电压信号；

S30、信号控制子电路10响应于接收到的来自使能信号端EM的使能信号，使第一驱动子电路101根据第一数据信号端D1提供的第一数据信号和第一电源电压信号端S1提供的第一电源电压信号，输出驱动信号至第一晶体管T1；

S40、时间控制子电路20响应于接收到的来自使能信号端EM的使能信号，向第四节点N写入来自第一电压信号端的在设定电压范围内变化的第一电压信号，并使第三节点M上的电压随着第一电压信号与第二数据信号之间的电压变化而变化；以及响应于第三节点M上的电压变化，在不同阶段分别将第二电源电压信号端S2提供的第二电源电压信号和第三电源电压信号端S3提供的第三电源电压信号传输至第二节点B，以通过控制第一晶体管T1的开启时间来控制待驱动元件L的工作时长。

在一些实施例中，参考图4，信号控制子电路10包括第一驱动子电路101、第一数据写入子电路102、以及第一控制子电路103。第一驱动子电路101包括驱动晶体管Td，驱动晶体管Td的栅极连接到第一节点A。第一数据写入子电路102连接到第一扫描信号端G1、第一数据信号端D1、以及驱动晶体管Td。第一控制子电路103连接到使能信号端EM、第一电源电压信号端S1、驱动晶体管Td、以及第一晶体管T1的第一极。

上述S10和S30，包括：

S101、第一数据写入子电路102响应于接收到的来自第一扫描信号端G1的第一扫描信号，向第一节点A写入来自第一数据信号端D1的第一数据信号和驱动晶体管Td的阈值电压，对驱动晶体管Td进行阈值电压补偿。

S301、第一控制子电路103响应于接收到的来自使能信号端EM的使能信号，使驱动晶体管Td分别与第一电源电压信号端S1和第一晶体管T1的第一极连接；驱动晶体管Td根据第一数据信号端D1提供的第一数据信号和第一电源电压信号端S1提供的第一电源电压信号，输出驱动信号至第一晶体管T1的第一极。

在另一些实施例中，参考图4，时间控制子电路20包括第二数据写入子 电路202、第二驱动子电路201、第二控制子电路203以及电位控制子电路204。第二驱动子电路201包括第一晶体管T1和第二电容器C2。第一晶体管T1的栅极连接到第二节点B，第一晶体管T1的第一极连接到信号控制子电路10。第二电容器C2的一端连接到第三节点M，第二电容器C2的另一端连接到第四节点N。第二数据写入子电路202连接到第二扫描信号端G2、第二数据信号端D2、第二电压信号端V2、第三节点M和第四节点N。第二控制子电路203连接到使能信号端EM、第一电压信号端V1、第一晶体管T1的第二极、第四节点N、以及待驱动元件L。电位控制子电路204连接到第二节点B、第三节点M、第二电源电压信号端S2、以及第三电源电压信号端S3。

上述S20和S40，包括：

S201、第二数据写入子电路202响应于接收到的来自第二扫描信号端G2的第二扫描信号，向第四节点N写入来自第二数据信号端D2的第二数据信号，并向第三节点M写入来自第二电压信号端V2的第二电压信号。

S401、第二控制子电路203响应于接收到的来自使能信号端EM的使能信号，向第四节点N写入来自第一电压信号端V1的第一电压信号，使第三节点M上的电压随着第一电压信号与第二数据信号之间的电压变化而变化，并使第一晶体管T1的第二极与待驱动元件L连接；电位控制子电路204响应于第三节点M上的电压变化，在不同阶段分别将第二电源电压信号端S2提供的第二电源电压信号和第三电源电压信号端S3提供的第三电源电压信号传输至第二节点B。

本公开一些实施例提供的像素驱动电路的驱动方法具有与上述的像素驱动电路相同的有益效果，因此不再赘述。

在此基础上，在本公开的一些实施例中，参考图4，信号控制子电路10还包括复位子电路104。复位子电路104连接到初始信号端Init1、复位信号端Rst1以及第一节点A。每个行扫描阶段还包括S00。

该驱动方法，还包括：

S00、在如图7所示的第一阶段(P1～P2)，复位子电路104响应于接收到的来自复位信号端Rst1的复位信号，将初始信号端Init1提供的初始信号传输至第一节点A。

在一些示例中，如图5所示，复位子电路104包括第六晶体管T6。第六晶体管T6的栅极连接到复位信号端Rst1，第六晶体管T6的第一极连接到初始信号端Init1，第六晶体管T6的第二极连接到第一节点A。

上述S00，包括：

S01、响应于接收到的来自复位信号端Rst1的复位信号，第六晶体管T6开启，将初始信号端Init1提供的初始信号传输至第一节点A，使第一节点A的电压复位为初始信号的电压V _init1。

在此情况下，由于第一电容器C1的另一端、以及驱动晶体管Td的栅极均连接到第一节点A，因此，第一电容器C1的另一端的电压、以及驱动晶体管Td的栅极电压均复位为V _init1。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (18)

1. 一种像素驱动电路，包括：

   信号控制子电路，连接到第一扫描信号端、第一数据信号端、第一电源电压信号端、以及使能信号端；所述信号控制子电路包括第一驱动子电路，所述第一驱动子电路连接到第一节点；所述信号控制子电路被配置为：响应于接收到的来自所述第一扫描信号端的第一扫描信号，至少将所述第一数据信号端提供的第一数据信号写入所述第一节点；以及响应于接收到的来自所述使能信号端的使能信号，使所述第一驱动子电路根据所述第一数据信号和所述第一电源电压信号端提供的第一电源电压信号，输出驱动信号；

   时间控制子电路，连接到第二扫描信号端、第二数据信号端、所述使能信号端、第一电压信号端、第二电压信号端、第二电源电压信号端、第三电源电压信号端、所述信号控制子电路以及待驱动元件；所述时间控制子电路包括第二驱动子电路，所述第二驱动子电路包括第一晶体管；所述第二驱动子电路连接到第二节点、第三节点和第四节点，所述第一晶体管连接到所述第二节点和所述信号控制子电路；所述时间控制子电路被配置为：响应于接收到的来自所述第二扫描信号端的第二扫描信号，将所述第二数据信号端提供的第二数据信号写入所述第四节点，并将所述第二电压信号端提供的第二电压信号写入所述第三节点；响应于接收到的来自所述使能信号端的使能信号，将所述第一电压信号端提供的在设定电压范围内变化的第一电压信号写入所述第四节点，并使所述第三节点上的电压随着所述第一电压信号与所述第二数据信号之间的电压变化而变化；以及响应于所述第三节点上的电压变化，在不同阶段分别将所述第二电源电压信号端提供的第二电源电压信号和所述第三电源电压信号端提供的第三电源电压信号传输至所述第二节点，以控制所述第一晶体管的开启时间，并在所述第一晶体管开启时将所述驱动信号传输至所述待驱动元件。
2. 根据权利要求1所述的像素驱动电路，其中，所述信号控制子电路还包括第一数据写入子电路以及第一控制子电路；所述第一驱动子电路包括驱动晶体管，所述驱动晶体管的栅极连接到所述第一节点；

   所述第一数据写入子电路连接到所述第一扫描信号端、所述第一数据信号端、以及所述驱动晶体管；所述第一数据写入子电路被配置为响应于接收到的所述第一扫描信号，将所述第一数据信号和所述驱动晶体管的阈值电压写入所述第一节点，对所述驱动晶体管进行阈值电压补偿；

   所述第一控制子电路连接到所述使能信号端、所述第一电源电压信号端、所述驱动晶体管、以及所述第一晶体管的第一极；所述第一控制子电路被配 置为响应于接收到的所述使能信号，使所述驱动晶体管分别与所述第一电源电压信号端和所述第一晶体管的第一极连接；

   所述第一驱动子电路还连接到第一电源电压信号端；所述驱动晶体管被配置为根据所述第一数据信号和所述第一电源电压信号，输出所述驱动信号至所述第一晶体管的第一极。
3. 根据权利要求2所述的像素驱动电路，其中，所述第一驱动子电路还包括第一电容器；

   所述第一电容器的一端连接到所述第一电源电压信号端，所述第一电容器的另一端连接到所述第一节点。
4. 根据权利要求2或3所述的像素驱动电路，其中，所述第一数据写入子电路包括第二晶体管和第三晶体管；

   所述第二晶体管的栅极连接到所述第一扫描信号端，所述第二晶体管的第一极连接到所述驱动晶体管的第二极，所述第二晶体管的第二极连接到所述第一节点；

   所述第三晶体管的栅极连接到所述第一扫描信号端，所述第三晶体管的第一极连接到所述第一数据信号端，所述第三晶体管的第二极连接到所述驱动晶体管的第一极。
5. 根据权利要求2-4任一项所述的像素驱动电路，其中，所述第一控制子电路包括第四晶体管和第五晶体管；

   所述第四晶体管的栅极连接到所述使能信号端，所述第四晶体管的第一极连接到所述第一电源电压信号端，所述第四晶体管的第二极连接到所述驱动晶体管的第一极；

   所述第五晶体管的栅极连接到所述使能信号端，所述第五晶体管的第一极连接到所述驱动晶体管的第二极，所述第五晶体管的第二极连接到所述第一晶体管的第一极。
6. 根据权利要求2-5任一项所述的像素驱动电路，其中，所述信号控制子电路还包括复位子电路；

   所述复位子电路连接到初始信号端、复位信号端以及所述第一节点；所述复位子电路被配置为响应于接收到的来自所述复位信号端的复位信号，将所述初始信号端提供的初始信号传输至所述第一节点。
7. 根据权利要求6所述的像素驱动电路，其中，所述复位子电路包括第六晶体管；

   所述第六晶体管的栅极连接到所述复位信号端，所述第六晶体管的第一 极连接到所述初始信号端，所述第六晶体管的第二极连接到所述第一节点。
8. 根据权利要求1-7任一项所述的像素驱动电路，其中，所述时间控制子电路还包括第二数据写入子电路、第二控制子电路以及电位控制子电路；

   所述第二驱动子电路还包括第二电容器；所述第一晶体管的栅极连接到所述第二节点，所述第一晶体管的第一极连接到所述信号控制子电路；所述第二电容器的一端连接到所述第三节点，所述第二电容器的另一端连接到所述第四节点；

   所述第二数据写入子电路连接到所述第二扫描信号端、所述第二数据信号端、所述第二电压信号端、所述第三节点和所述第四节点；所述第二数据写入子电路被配置为响应于接收到的所述第二扫描信号，将所述第二数据信号写入所述第四节点，并将所述第二电压信号写入所述第三节点；

   所述第二控制子电路连接到所述使能信号端、所述第一电压信号端、所述第一晶体管的第二极、所述第四节点、以及所述待驱动元件；所述第二控制子电路被配置为响应于接收到的所述使能信号，将所述第一电压信号写入所述第四节点，并使所述第一晶体管的第二极与所述待驱动元件连接；

   所述电位控制子电路连接到所述第二节点、所述第三节点、所述第二电源电压信号端、以及所述第三电源电压信号端；所述电位控制子电路被配置为响应于所述第三节点上的电压变化，在不同阶段分别将所述第二电源电压信号和所述第三电源电压信号传输至所述第二节点。
9. 根据权利要求8所述的像素驱动电路，其中，所述第二数据写入子电路包括第七晶体管和第八晶体管；

   所述第七晶体管的栅极连接到所述第二扫描信号端，所述第七晶体管的第一极连接到所述第二数据信号端，所述第七晶体管的第二极连接到所述第四节点；

   所述第八晶体管的栅极连接到所述第二扫描信号端，所述第八晶体管的第一极连接到所述第二电压信号端，所述第八晶体管的第二极连接到所述第三节点。
10. 根据权利要求8或9所述的像素驱动电路，其中，所述第二控制子电路包括第九晶体管和第十晶体管；

    所述第九晶体管的栅极连接到所述使能信号端，所述第九晶体管的第一极连接到所述第一电压信号端，所述第九晶体管的第二极连接到所述第四节点；

    所述第十晶体管的栅极连接到所述使能信号端，所述第十晶体管的第一 极连接到所述第一晶体管的第二极，所述第十晶体管的第二极连接到所述待驱动元件。
11. 根据权利要求8-10任一项所述的像素驱动电路，其中，所述电位控制子电路包括第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管和第十六晶体管；

    所述第十一晶体管的栅极连接到所述第三节点，所述第十一晶体管的第一极连接到所述第二电源电压信号端，所述第十一晶体管的第二极连接到所述第十二晶体管的第一极；

    所述第十二晶体管的栅极连接到所述第三节点，所述第十二晶体管的第二极连接到所述第二节点；

    所述第十三晶体管的栅极连接到所述第三节点，所述第十三晶体管的第一极连接到所述第三电源电压信号端，所述第十三晶体管的第二极连接到所述第十四晶体管的第一极；

    所述第十四晶体管的栅极连接到所述第三节点，所述第十四晶体管的第二极连接到所述第二节点；

    所述第十五晶体管的栅极连接到所述第二节点，所述第十五晶体管的第一极连接到所述第三电源电压信号端，所述第十五晶体管的第二极连接到所述第十一晶体管的第二极和所述第十二晶体管的第一极；

    所述第十六晶体管的栅极连接到所述第二节点，所述第十六晶体管的第一极连接到所述第二电源电压信号端，所述第十六晶体管的第二极连接到所述第十三晶体管的第二极和所述第十四晶体管的第一极；

    所述第十一晶体管、所述第十二晶体管和所述第十五晶体管均为P型晶体管，所述第十三晶体管、所述第十四晶体管和所述第十六晶体管均为N型晶体管；

    或者，

    所述第十一晶体管、所述第十二晶体管和所述第十五晶体管均为N型晶体管，所述第十三晶体管、所述第十四晶体管和所述第十六晶体管均为P型晶体管。
12. 一种显示面板，包括：

    多个如权利要求1-11任一项所述的像素驱动电路；以及

    多个待驱动元件，每个待驱动元件与对应的一个像素驱动电路连接。
13. 根据权利要求12所述的显示面板，其中，所述显示面板具有多个亚像素区，每个像素驱动电路设置于一个亚像素区中；

    所述显示面板还包括：

    多条第一扫描信号线，位于同一行亚像素区中的各像素驱动电路连接的第一扫描信号端与对应的一条第一扫描信号线连接；

    多条第一数据信号线，位于同一列亚像素区中的各像素驱动电路连接的第一数据信号端与对应的一条第一数据信号线连接；

    多条第二扫描信号线，位于同一行亚像素区中的各像素驱动电路连接的第二扫描信号端与对应的一条第二扫描信号线连接；以及

    多条第二数据信号线，位于同一列亚像素区中的各像素驱动电路连接的第二数据信号端与对应的一条第二数据信号线连接；

    多条使能信号线，位于同一行亚像素区中的各像素驱动电路连接的使能信号端与对应的一条使能信号线连接。
14. 根据权利要求12所述的显示面板，其中，所述待驱动元件为电流驱动型发光器件。
15. 一种显示装置，包括如权利要求12-14任一项所述的显示面板。
16. 一种如权利要求1所述的像素驱动电路的驱动方法，一个帧周期包括扫描阶段和工作阶段，所述扫描阶段包括多个行扫描阶段；

    所述驱动方法，包括：

    在所述多个行扫描阶段中的每个行扫描阶段：

    所述信号控制子电路响应于接收到的来自所述第一扫描信号端的第一扫描信号，向所述第一节点至少写入来自第一数据信号端的第一数据信号；

    所述时间控制子电路响应于接收到的来自所述第二扫描信号端的第二扫描信号，向所述第四节点写入来自所述第二数据信号端的第二数据信号，并向所述第三节点写入来自所述第二电压信号端的第二电压信号；

    在所述工作阶段：

    所述信号控制子电路响应于接收到的来自所述使能信号端的使能信号，使所述第一驱动子电路根据所述第一数据信号和所述第一电源电压信号端提供的第一电源电压信号，输出驱动信号至所述第一晶体管；

    所述时间控制子电路响应于接收到的来自所述使能信号端的使能信号，向所述第四节点写入来自所述第一电压信号端的在设定电压范围内变化的第一电压信号，并使所述第三节点上的电压随着所述第一电压信号与所述第二数据信号之间的电压变化而变化；以及响应于所述第三节点上的电压变化，在不同阶段分别将所述第二电源电压信号端提供的第二电源电压信号和所述第三电源电压信号端提供的第三电源电压信号传输至所述第二节点，以通过 控制所述第一晶体管的开启时间来控制所述待驱动元件的工作时长。
17. 根据权利要求16所述的像素驱动电路的驱动方法，其中，所述信号控制子电路还包括第一数据写入子电路以及第一控制子电路；所述第一驱动子电路包括驱动晶体管，所述驱动晶体管的栅极连接到所述第一节点；所述第一数据写入子电路连接到所述第一扫描信号端、所述第一数据信号端、以及所述驱动晶体管；所述第一控制子电路连接到所述使能信号端、所述第一电源电压信号端、所述驱动晶体管、以及所述第一晶体管的第一极；

    在所述多个行扫描阶段中的每个行扫描阶段，所述信号控制子电路响应于接收到的所述第一扫描信号，向所述第一节点至少写入所述第一数据信号，在所述工作阶段，所述信号控制子电路响应于接收到的所述使能信号，使所述第一驱动子电路根据所述第一数据信号和所述第一电源电压信号，输出驱动信号至所述第一晶体管，包括：

    在所述多个行扫描阶段中的每个行扫描阶段：

    所述第一数据写入子电路响应于接收到的所述第一扫描信号，向所述第一节点写入所述第一数据信号和所述驱动晶体管的阈值电压，对所述驱动晶体管进行阈值电压补偿；

    在所述工作阶段：

    所述第一控制子电路响应于接收到的所述使能信号，使所述驱动晶体管分别与所述第一电源电压信号端和所述第一晶体管的第一极连接；

    所述驱动晶体管根据所述第一数据信号和所述第一电源电压信号，输出所述驱动信号至所述第一晶体管的第一极。
18. 根据权利要求16或17所述的像素驱动电路的驱动方法，其中，所述时间控制子电路还包括第二数据写入子电路、第二控制子电路以及电位控制子电路；所述第二驱动子电路还包括第二电容器；所述第一晶体管的栅极连接到所述第二节点，所述第一晶体管的第一极连接到所述信号控制子电路；所述第二电容器的一端连接到所述第三节点，所述第二电容器的另一端连接到所述第四节点；所述第二数据写入子电路连接到所述第二扫描信号端、所述第二数据信号端、所述第二电压信号端、所述第三节点和所述第四节点；所述第二控制子电路连接到所述使能信号端、所述第一电压信号端、所述第一晶体管的第二极、所述第四节点、以及所述待驱动元件；所述电位控制子电路连接到所述第二节点、所述第三节点、所述第二电源电压信号端、以及所述第三电源电压信号端；

    在所述多个行扫描阶段中的每个行扫描阶段，所述时间控制子电路响应 于接收到的所述第二扫描信号，向所述第四节点写入所述第二数据信号，并向所述第三节点写入所述第二电压信号，在所述工作阶段，所述时间控制子电路响应于接收到的所述使能信号，向所述第四节点写入所述第一电压信号，使所述第三节点上的电压随着所述第一电压信号与所述第二数据信号之间的电压变化而变化，并响应于所述第三节点上的电压变化，在不同阶段分别将所述第二电源电压信号和所述第三电源电压信号传输至所述第二节点，包括：

    在所述多个行扫描阶段中的每个行扫描阶段：

    所述第二数据写入子电路响应于接收到的所述第二扫描信号，向所述第四节点写入所述第二数据信号，并向所述第三节点写入所述第二电压信号；

    在所述工作阶段：

    所述第二控制子电路响应于接收到的所述使能信号，向所述第四节点写入所述第一电压信号，使所述第三节点上的电压随着所述第一电压信号与所述第二数据信号之间的电压变化而变化，并使所述第一晶体管的第二极与所述待驱动元件连接；

    所述电位控制子电路响应于所述第三节点上的电压变化，在不同阶段分别将所述第二电源电压信号和所述第三电源电压信号传输至所述第二节点。

Images