CN112259041B - 像素电路及其驱动方法、显示装置 - Google Patents

像素电路及其驱动方法、显示装置 Download PDF

Info

Publication number
CN112259041B
CN112259041B CN201910599791.7A CN201910599791A CN112259041B CN 112259041 B CN112259041 B CN 112259041B CN 201910599791 A CN201910599791 A CN 201910599791A CN 112259041 B CN112259041 B CN 112259041B
Authority
CN
China
Prior art keywords
control
transistor
circuit
driving
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910599791.7A
Other languages
English (en)
Other versions
CN112259041A (zh
Inventor
刘冬妮
玄明花
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910599791.7A priority Critical patent/CN112259041B/zh
Priority to PCT/CN2020/098723 priority patent/WO2021000816A1/zh
Priority to US17/255,523 priority patent/US11100851B2/en
Publication of CN112259041A publication Critical patent/CN112259041A/zh
Application granted granted Critical
Publication of CN112259041B publication Critical patent/CN112259041B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本公开提供了一种像素电路，包括：重置电路、阈值补偿电路、数据写入电路、发光控制电路和驱动晶体管，其中，重置电路、阈值补偿电路、数据写入电路和驱动晶体管的控制极连接于控制节点；重置电路配置为在重置控制线的控制下，将重置电源端所提供的重置电压写入至控制节点；阈值补偿电路配置为在补偿控制线的控制下，对驱动晶体管进行阈值补偿；数据写入电路配置为在第一栅线的控制下，根据第一数据线所提供的数据电压来对控制节点进行充电；发光控制电路配置为在发光控制信号线的控制下，控制驱动晶体管的第二极与发光器件的第一极之间的通断；驱动晶体管配置为根据控制节点处的电压输出相应的驱动电流。

Description

像素电路及其驱动方法、显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种像素电路及其驱动方法、显示装置。
背景技术
显示装置在显示一帧画面的过程，其至少包括驱动阶段和显示阶段，驱动阶段用于完成数据信号的写入，显示阶段用于进行画面显示；其中，一帧画面内显示阶段所占时长的长短，会直接影响最终的显示效果。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种像素电路及其驱动方法、显示装置。
为实现上述目的，第一方面，本公开提供了一种像素电路，包括：重置电路、阈值补偿电路、数据写入电路、发光控制电路和驱动晶体管，其中，所述重置电路、所述阈值补偿电路、所述数据写入电路和所述驱动晶体管的控制极连接于控制节点；
所述重置电路，与重置控制线和重置电源端连接，配置为在所述重置控制线的控制下，将所述重置电源端所提供的重置电压写入至所述控制节点；
所述阈值补偿电路，与补偿控制线连接，配置为在所述补偿控制线的控制下，对所述驱动晶体管进行阈值补偿；
数据写入电路，与对应的第一栅线和第一数据线连接，配置为在所述第一栅线的控制下，根据所述第一数据线所提供的数据电压来对所述控制节点进行充电；
所述发光控制电路，与所述驱动晶体管的第二极、发光控制线、发光器件的第一极连接，配置为在所述发光控制信号线的控制下，控制所述驱动晶体管的第二极与所述发光器件的第一极之间的通断；
所述驱动晶体管，其第一极与第一工作电源端连接，配置为在所述驱动晶体管的第二极与所述发光器件的第一极之间通路时，根据所述控制节点处的电压输出相应的驱动电流。
在一些实施例中，所述阈值补偿电路包括：第一晶体管；
所述第一晶体管的控制极与所述补偿控制线连接，所述第一晶体管的第一极与所述控制节点连接，所述第一晶体管的第二极与所述驱动晶体管的第二极连接。
在一些实施例中，所述重置电路包括：第二晶体管；
所述第二晶体管的控制极与所述重置控制线连接，所述第二晶体管的第一极与所述控制节点连接，所述第二晶体管的第二极与所述重置电源端连接。
在一些实施例中，所述数据写入电路包括：第三晶体管和第一电容；
所述第三晶体管的控制极与所述第一栅线连接，所述第三晶体管的第一极与所述第一数据线连接，所述第三晶体管的第二极与所述第一电容的第一端连接；
所述第一电容的第二端与所述控制节点连接。
在一些实施例中，所述发光控制电路包括：第四晶体管；
所述第四晶体管的控制极与发光控制线连接，所述第四晶体管的第一极与所述驱动晶体管的第二极连接，所述第四晶体管的第二极与所述发光器件的第一端连接。
在一些实施例中，所述发光控制电路包括：第四晶体管、第五晶体管、第六晶体管和第二电容；
所述第四晶体管的控制极与发光控制线连接，所述第四晶体管的第一极与所述驱动晶体管的第二极连接，所述第四晶体管的第二极与所述第六晶体管的第一极连接；
所述第五晶体管的控制极与第二栅线连接，所述第五晶体管的第一极与第二数据线连接，所述第五晶体管的第二极与所述第六晶体管的控制极连接；
所述第六晶体管的控制极与所述第二电容的第一端连接，所述第六晶体管的第二极与所述发光器件的第一端连接；
所述第二电容的第二端与公共电源端连接。
在一些实施例中，所述像素电路的中全部晶体管均为N型晶体管；
或者，所述像素电路中的全部晶体管均为P型晶体管。
第二方面，本公开实施例还提供了一种显示装置，包括：显示基板，所述显示基板上包括多个发光器件，所述多个发光器件中的至少一个与前述的一个像素电路连接。
在一些实施例中，所述像素电路的数量大于或等于2个；
至少两个所述像素电路同时与相同的重置控制线连接，至少两个所述像素电路同时与相同的补偿控制线连接，至少两个所述像素电路同时与相同的发光控制线相连。
第三方面，本公开实施例还提供了一种像素电路的驱动方法，其特征在于，所述像素电路采用前述任一所述像素电路，所述像素电路的驱动方法包括：
在重置阶段，所述发光控制电路在所述重置控制线的控制下，控制所述驱动晶体管的第二极与所述发光器件的第一极之间形成断路；以及，所述重置电路在所述重置控制线的控制下，将所述重置电源端所提供的重置电压写入至所述控制节点；
在补偿阶段，所述发光控制电路在所述重置控制线的控制下，控制所述驱动晶体管的第二极与所述发光器件的第一极之间形成断路；以及，所述阈值补偿电路在所述补偿控制线的控制下，对所述驱动晶体管进行阈值补偿；
在驱动阶段中的一个驱动子阶段，所述数据写入电路在所述第一栅线的控制下，根据所述第一数据线所提供的数据电压来对所述控制节点进行充电；
在显示阶段中的至少部分时间段，所述发光控制电路在所述发光控制信号线的控制下，控制所述驱动晶体管的第二极与所述发光器件的第一极之间的通路，所述驱动晶体管根据所述控制节点处的电压输出相应的驱动电流。
第四方面，本公开实施例还提供了一种多个像素电路的驱动方法，所述像素电路采用前述任一所述像素电路，多个所述像素电路对应于至少两条所述第一栅线，多个所述像素电路的驱动方法包括：
在重置阶段，全部所述像素电路内的所述发光控制电路同时在所述重置控制线的控制下，控制各所述像素电路内的所述驱动晶体管的第二极与所述发光器件的第一极之间形成断路；以及，全部所述像素电路内的所述重置电路在所述重置控制线的控制下，将所述重置电源端所提供的重置电压写入至各所述像素电路内的所述控制节点；
在补偿阶段，全部所述像素电路内的所述发光控制电路同时在所述重置控制线的控制下，维持各所述像素电路内所述驱动晶体管的第二极与所述发光器件的第一极之间的断路状态；以及，全部所述像素电路内的所述阈值补偿电路同时在所述补偿控制线的控制下，对各所述像素电路内的所述驱动晶体管进行阈值补偿；
在驱动阶段，包括依次进行的多个驱动子阶段，其中在任意一个所述驱动子阶段内，与该驱动子阶段所对应的所述像素电路内的所述数据写入电路在对应的所述第一栅线的控制下，根据对应的所述第一数据线所提供的数据电压来对所述控制节点进行充电；
在显示阶段中的至少部分时间段，全部所述像素电路内的所述发光控制电路在所述发光控制信号线的控制下，控制控制各所述像素电路内的所述驱动晶体管的第二极与所述发光器件的第一极之间的通路，各所述像素电路内的所述驱动晶体管根据所述控制节点处的电压输出相应的驱动电流。
附图说明
图1为本公开实施例提供的像素电路的一种电路结构示意图；
图2为本公开实施例提供的像素电路的另一种电路结构示意图；
图3为图2所示像素电路的一种工作时序图；
图4为本公开实施例提供的像素电路的又一种电路结构示意图；
图5为图4所示像素电路的一种工作时序图；
图6为图4所示像素电路的另一种工作时序图；
图7为本公开实施例提供的一种显示装置的电路结构示意图；
图8为本公开实施例提供的像素电路的驱动方法的一种流程图；
图9为本公开实施例提供的多个像素电路的驱动方法的一种流程图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的一种像素电路及其驱动方法、显示装置进行详细描述。
在相关技术中，显示一帧画面的过程可分为驱动阶段和显示阶段，其中，驱动阶段包括n个驱动子阶段，在第i个驱动子阶段内，显示面板中位于第i行的像素电路完成数据电压写入操作以及对驱动晶体管的阈值补偿操作；一般而言，像素电路完成数据电压写入操作所需的最小时长为Td，像素电路完成对驱动晶体管的阈值补偿操作所需的最小时长为Tc，Tc远大于Td(Tc一般为Td的4倍)。
为提升显示阶段的时长，以提升发光器件的发光效率，相关技术中通过对像素电路进行设计，以使得像素电路在对应的驱动子阶段内同步进行数据电压写入操作以及对驱动晶体管的阈值补偿操作，以缩短驱动子阶段的时长，此时1个驱动子阶段的时长为Tc，整个驱动阶段的总时长为n*Tc。假定，一帧时间为T，则显示阶段的总时长为T-n*Tc。
然而，发明人发现，上述显示阶段的时长仍然过短，会影响显示画面的均一性。
为解决相关技术所涉及的一帧画面中显示阶段的时长过短的问题，本公开提供了相应的解决方案。
需要说明的是，本公开中的发光器件可以是现有技术中包括LED(Light EmittingDiode，发光二极管)、Micro-LED(微发光二极管)、OLED(Organic Light Emitting Diode，有机发光二极管)或在内的电流驱动的发光器件，在下述实施例中是以LED为例进行的说明。
此外，在公开中所涉及的各个晶体管可分别独立选自多晶硅薄膜晶体管、非晶硅薄膜晶体管、氧化物薄膜晶体管以及有机薄膜晶体管中的一种。在本公开中涉及到的“控制极”具体是指晶体管的栅极，“第一极”具体是指晶体管的源极，相应的“第二极”具体是指晶体管的漏极。当然，本领域的技术人员应该知晓的是，该“第一极”与“第二极”可进行互换。
另外，晶体管可以划分为N型晶体管和P型晶体管，本公开中的各晶体管可分别独立选自N型晶体管或P型晶体管；在下述实施例中将以各晶体管均为P型晶体管为例进行示例性描述，其不会对本公开的技术方案产生限制。
图1为本公开实施例提供的像素电路的一种电路结构示意图，如图1所示，该像素电路包括：重置电路1、阈值补偿电路2、数据写入电路3、发光控制电路4和驱动晶体管DTFT，重置电路1、阈值补偿电路2、数据写入电路3和驱动晶体管DTFT的控制极连接于控制节点N1。
其中，重置电路1与重置控制线RST和重置电源端连接，重置电路1配置为在重置控制线RST的控制下，将重置电源端所提供的重置电压写入至控制节点N1。
阈值补偿电路2与补偿控制线CPS连接，阈值补偿电路2配置为在补偿控制线CPS的控制下，对驱动晶体管DTFT进行阈值补偿。
数据写入电路3与对应的第一栅线Gate_A和第一数据线Data_I连接，数据写入电路3配置为在第一栅线Gate_A的控制下，根据第一数据线Data_I所提供的数据电压来对控制节点N1进行充电。
发光控制电路4与驱动晶体管DTFT的第二极、发光控制线EM、发光器件LED的第一极连接，发光控制电路4配置为在发光控制信号线的控制下，控制驱动晶体管DTFT的第二极与发光器件LED的第一极之间的通断。
驱动晶体管DTFT的第一极与第一工作电源端连接，驱动晶体管DTFT配置为在驱动晶体管DTFT的第二极与发光器件LED的第一极之间通路时，根据控制节点N1处的电压输出相应的驱动电流；发光器件LED的第二极与第二工作电源端连接。
在本公开的技术方案中，可将一帧时间划分为如下几个阶段：重置阶段、补偿阶段、驱动阶段和显示阶段。其中，重置阶段、补偿阶段和驱动阶段依次进行，驱动阶段包括依次进行的多个驱动子阶段，显示阶段可以在驱动阶段结束后进行或者在补偿阶段结束后与显示阶段同步开始，对于各阶段的具体描述可参见后续内容。
在本公开中所提供的像素电路中，重置电路1在重置阶段对控制节点N1进行重置处理，阈值补偿电路2在补偿阶段对驱动晶体管DTFT进行阈值补偿处理，数据写入电路3在对应的驱动子阶段内进行数据写入处理，所述发光控制电路4在显示阶段中的至少部分时间段时控制驱动晶体管DTFT的第二极与发光器件LED的第一极之间的导通，以使得驱动晶体管DTFT可向发光器件LED提供驱动电流。
在本公开中，像素电路在补偿阶段和驱动阶段分别进行阈值补偿处理和数据写入处理，因此在一帧内驱动阶段所包含的各驱动子阶段可相应缩短(相关技术中一个驱动子阶段所对应的最小时长为对驱动晶体管DTFT的阈值补偿操作所需的最小时长Tc，本公开中一个驱动子阶段所对应的最小时长为进行数据写入操作所需的最小时长Td)，由此可见本公开的技术方案可大大缩短驱动阶段的总时长，有利于一帧中显示阶段的时长的提升，从而能有效提升发光器件LED的发光效率。
需要说明的是，虽然在本公开的技术方案内，虽然在一帧中增加了一个重置阶段和一个补偿阶段(当显示面板中包含多个本公开所提供的像素电路时，该多个像素电路同时在重置阶段进行重置处理，以及同时在补偿阶段进行阈值补偿处理)，但是重置阶段和补偿阶段所对应的时长之和远小于驱动阶段的总时长的减小量，因此在一帧所对应的时长不变的情况下，本公开技术方案中的驱动阶段的时长要小于相关技术中的驱动阶段的时长。
图2为本公开实施例提供的像素电路的另一种电路结构示意图，如图2所示，该像素电路为基于图1所示像素电路的一种具体化方案。
可选地，阈值补偿电路2包括：第一晶体管T1；第一晶体管T1的控制极与补偿控制线CPS连接，的第一晶体管T1的第一极与控制节点N1连接，第一晶体管T1的第二极与驱动晶体管DTFT的第二极连接。
可选地，重置电路1包括：第二晶体管T2；第二晶体管T2的控制极与重置控制线RST连接，第二晶体管T2的第一极与控制节点N1连接，第二晶体管T2的第二极与重置电源端连接；
可选地，数据写入电路3包括：第三晶体管T3和第一电容C1；第三晶体管T3的控制极与第一栅线Gate_A连接，第三晶体管T3的第一极与第一数据线Data_I连接，第三晶体管T3的第二极与第一电容C1的第一端连接；第一电容C1的第二端与控制节点N1连接。
可选地，发光控制电路4包括：第四晶体管T4；第四晶体管T4的控制极与发光控制线EM连接，第四晶体管T4的第一极与驱动晶体管DTFT的第二极连接，第四晶体管T4的第二极与发光器件LED的第一端连接。
下面将结合附图来对图2所示像素电路的工作过程进行详细描述。其中，第一工作电源端提供高电平工作电压Vdd，第二工作电源端提供低电平工作电压Vss，重置电源端提供重置电压Vint，数据线提供的初始电压为Vref，数据线提供的数据电压为Vdata_I；其中，重置电压Vint为低电平电压，Vdata_I-Vref取值为负。
图3为图2所示像素电路的一种工作时序图，如图3所示，在四个阶段的工作过程如下：
在重置阶段S1，重置控制线RST提供的重置控制信号处于低电平，补偿控制线CPS提供的补偿控制信号处于高电平状态，发光控制线EM提供的发光控制信号处于高电平状态，第一栅线Gate_A提供的栅极驱动信号处于高电平状态，数据线提供初始电压Vref。此时，第二晶体管T2导通，第一晶体管T1、第三晶体管T3和第四晶体管T4均截止。
由于第二晶体管T2导通，则重置电压Vint通过第二晶体管T2写入至控制节点N1，控制节点N1的电压为Vint。
在补偿阶段S2，重置控制线RST提供的重置控制信号处于高电平，补偿控制线CPS提供的补偿控制信号处于低电平状态，发光控制线EM提供的发光控制信号处于高电平状态，第一栅线Gate_A提供的栅极驱动信号处于低电平状态，数据线提供初始电压Vref。此时，第一晶体管T1和第三晶体管T3均导通，第二晶体管T2和第四晶体管T4均截止。
由于第三晶体管T3导通，因此初始电压Vref通过第三晶体管T3写入至节点N2，节点N2的电压为Vref。又由于第一晶体管T1导通，则驱动晶体管DTFT输出电流并通过第一晶体管T1对控制节点N1进行充电，控制节点N1处的电压由Vint上升，直至控制节点N1处的电压上升至Vdd+Vth时驱动晶体管DTFT截止，充电结束，完成对驱动晶体管DTFT的阈值补偿处理；其中，Vth为驱动晶体管DTFT的阈值电压(Vth一般小于0V)。在补偿阶段S2结束时，第一电容C1的两端电压差为Vref-Vdd-Vth。
在驱动阶段S3，其包括多个驱动子阶段；在该像素电路所对应的一个驱动子阶段中，重置控制线RST提供的重置控制信号处于高电平，补偿控制线CPS提供的补偿控制信号处于高电平状态，发光控制线EM提供的发光控制信号处于高电平状态，第一栅线Gate_A提供的栅极驱动信号处于低电平状态，数据线提供数据电压Vdata_I。此时，第三晶体管T3导通，第一晶体管T1、第二晶体管T2和第四晶体管T4均截止
由于第一晶体管T1和第二晶体管T2截止，因此控制节点N1处于浮接(Floating)状态。与此同时，由于第三晶体管T3导通，因此数据电压Vdata_I通过第三晶体管T3写入至节点N2，在第一电容C1的自举作用下，控制节点N1的电压由Vdd+Vth跳变为Vdd+Vth+Vdata_I-Vref，此时驱动晶体管DTFT的栅源电压Vgs＝Vth+Vdata_I-Vref，由于Vdata_I-Vref＜0，因此Vgs＜Vth。
需要说明的是，当驱动子阶段ti既不为驱动阶段S3中的第1个驱动子阶段，也不为驱动阶段S3中最后1个驱动子阶段时，则在驱动子阶段ti之前的其他驱动子阶段中，第一栅线Gate_A提供的栅极驱动信号处于高电平状态，因此节点N2处于浮接状态，节点N1处的电压维持在补偿阶段S2结束时的Vref。在驱动子阶段ti之后的其他驱动子阶段中，第一栅线Gate_A提供的栅极驱动信号处于高电平状态，因此节点N2处于浮接状态，节点N2处的电压维持在驱动子阶段ti结束时的Vdd+Vth+Vdata_I-Vref。
当驱动子阶段ti为驱动阶段S3中的第1个驱动子阶段时，则在驱动子阶段ti与补偿阶段S2之间不存在其他驱动子阶段。当驱动子阶段ti为驱动阶段S3中的最后1个驱动子阶段时，则在驱动子阶段ti与显示阶段S4之间不存在其他驱动子阶段。
在显示阶段S4，重置控制线RST提供的重置控制信号处于高电平，补偿控制线CPS提供的补偿控制信号处于高电平状态，发光控制线EM提供的发光控制信号处于低电平状态，第一栅线Gate_A提供的栅极驱动信号处于高电平状态，数据线提供初始电压Vref。此时，第四晶体管T4导通，第一晶体管T1、第二晶体管T2和第三晶体管T3均截止。
由于此时驱动晶体管DTFT的栅源电压Vgs＜Vth，因此驱动晶体管DTFT导通。根据由驱动晶体管DTFT的饱和驱动电流公式可得：
I＝K*(Vgs-Vth)2
＝K*(Vth+Vdata_I-Vref-Vth)2
＝K*(Vdata_I-Vref)2
其中，K为一个常量，由驱动晶体管DTFT的电学特性决定。通过上式可知，驱动晶体管DTFT的驱动电流仅与数据电压和参考电压相关，而与驱动晶体管DTFT的阈值电压Vth无关，从而可避免流过发光器件LED的驱动电流受到阈值电压不均匀和漂移的影响，进而有效的提高了流过发光器件LED的驱动电流的均匀性。
需要说明的是，发光控制线EM提供的发光控制信号在整个显示阶段S4均处于低电平状态的情况，仅为本公开中的一种可选方案，在本公开中，发光控制信号可在显示阶段S4中的至少部分时间段处于低电平即可。
作为一种应用场景，发光控制信号在显示阶段S4中部分时间段处于低电平状态，通过控制发光控制信号在显示阶段S4内处于低电平状态的时长，可以实现对发光器件LED在一帧中的等效亮度进行控制，以实现更为丰富的亮度调节。
作为又一种应用场景，在增大驱动晶体管DTFT所输出驱动电流(调整Vdata_I的大小)的同时，控制发光控制信号在显示阶段S4中多次进行高/低电平的切换(发光器件LED在显示阶段S4中多次进行点亮/熄灭的切换)，且使得发光器件LED在一帧中的等效亮度等于期望亮度。在上述过程中，由于驱动晶体管DTFT所输出的电流为大电流(高电流密度)，发光器件LED在点亮状态时始终处于高灰阶状态，因此发光器件LED的具有较高的发光效率，且不会出现色偏的问题，
图4为本公开实施例提供的像素电路的另一种电路结构示意图，如图4所示，与图2所示像素电路不同的是，本实施例中的发光控制电路4不仅包括第四晶体管T4，还包括第五晶体管T5、第六晶体管T6和第二电容C2。
其中，第四晶体管T4的控制极与发光控制线EM连接，第四晶体管T4的第一极与驱动晶体管DTFT的第二极连接，第四晶体管T4的第二极与第六晶体管T6的第一极连接。
第五晶体管T5的控制极与第二栅线Gate_B连接，第五晶体管T5的第一极与第二数据线Data_T连接，第五晶体管T5的第二极与第六晶体管T6的控制极连接；
第六晶体管T6的控制极与第二电容C2的第一端连接，第六晶体管T6的第二极与发光器件LED的第一端连接；第二电容C2的第二端与公共电源端连接。其中，公共电源端提供公共电压Vcom。
图5为图4所示像素电路的一种工作时序图，如图5所示，在四个阶段的工作过程如下：
基于图5所示的工作时序，图4所示像素电路在重置阶段S1、补偿阶段S2和驱动阶段S3的工作过程，与图2所示像素电路基于图3所述工作时序时在重置阶段S1、补偿阶段S2和驱动阶段S3的工作过程相同，此处不再赘述。下面仅对显示阶段S4进行详细描述。
在本实施例中，显示阶段S4包括：交替进行的多个扫描周期U1～Um和非发光周期U1’～Um’。需要说明的是，各扫描周期U1～Um的时长可以相同，也可以不同；各非发光周期U1’～Um’的时长可以相同也可以不同。仅需保证在每个扫描周期U1～Um内，显示装置中的全部第二栅线Gate_B均能完成扫描即可。
其中，在非发光周期U1’～Um’内，发光控制线EM提供的发光控制信号始终处于高电平状态，因此第四晶体管T4截止，驱动晶体管DTFT无法向发光器件LED提供驱动电流，发光器件LED不发光。
在每个扫描周期U1～Um内，均至少包括多个扫描子阶段，每个扫描子阶段对应显示面板上的一行像素单元。在本实施例中，假定图4所示像素电路对应扫描周期内的第i个扫描子阶段pi，即该像素电路所连接的第二栅线Gate_B所提供的扫描信号在扫描子阶段pi处于低电平状态，而在一帧中的其他时间处于高电平状态；即第五晶体管T5仅在对应的扫描子阶段pi时处于导通状态，而在一帧中的其他时间处于截止状态。
在像素电路所对应的各扫描子阶段pi中，第二数据线Data_T提供数据电压Vdata_T，其中Vdata_T可以为高电平电压也可以为低电平电压(根据需要进行选择)。
其中，当Vdata_T为低电平电压时，则Vdata_T通过第五晶体管T5写入至第六晶体管T6的控制极，第六晶体管T6导通，驱动晶体管DTFT的第二极与发光器件LED的第一极之间导通，驱动晶体管DTFT输出的驱动电流依次通过第四晶体管T4、第六晶体管T6流入至发光器件LED，发光器件LED发光。在扫描子阶段pi结束至下一个非发光周期开始之间的时间段内，第六晶体管T6的控制极处于浮接状态，第六晶体管T6维持导通，发光器件LED维持发光。
当Vdata_T为高电平电压时，则Vdata_T通过第五晶体管T5写入至第六晶体管T6的控制极，第六晶体管T6截止，驱动晶体管DTFT的第二极与发光器件LED的第一极之间断路，发光器件LED不发光。
因此，在每个扫描周期内，通过控制该像素电路所连接的第二数据线Data_T所提供的Vdata_T的大小，从而可对该像素电路在各扫描周期内是否发光进行有效控制。
需要说明的是，在本公开中，每个扫描周期的时长可以相等，也可以不等，其均属于本公开的保护范围。
在本实施例中，在显示阶段S4内，通过发光控制信号线所提供的发光控制信号、第二数据线Data_T提供的数据电压Vdata_T，可对发光器件LED在显示阶段S4的发光时间进行有效控制。
图6为图4所示像素电路的另一种工作时序图，如图6所示，与图5中不同的是，图6所示显示阶段S4在补偿阶段S2结束后与驱动阶段S3同步开始，从而能进一步提升显示阶段S4的总时长。
对于图4所示像素电路基于图6所示工作时序在重置阶段S1、补偿阶段S2、驱动阶段S3和显示阶段S4的工作过程，可参见前述内容，此处不再赘述。
需要说明的是，上述各实施例所提供的像素电路中的全部晶体管均为P型晶体管的情况，其为本公开中的一种优选方案，其可使得像素电路中的全部晶体管采用相同制备工艺进行制备，有效缩短制备周期。同理，像素电路中的全部晶体管均为N型晶体管，也可实现相同的技术效果。
图7为本公开实施例提供的一种显示装置的电路结构示意图，如图7所示，该显示装置包括：显示基板，显示基板上包括多个发光器件LED，多个发光器件LED中的至少一个与前述任一实施例提供的一个像素电路PIX连接。对于像素电路PIX的具体描述，可参见前述实施例中的内容，此处不再赘述。
在一些实施例中，像素电路PIX的数量大于或等于2个；需要说明的是，图7中示例性画出了4个像素电路PIX，且像素电路PIX采用图4中所示，该情况仅起到示例性作用，不会对本公开的技术方案产生限制。
在多个像素电路PIX所构成的像素阵列中，位于同一行的像素电路PIX对应同一条第一栅线Gate_A(1)/Gate_A(2)，位于同一列的像素电路PIX对应同一条第一数据线Data_I(1)/Data_I(2)/Data_I(3)。
需要说明的是，图7所示显示装置中仅示例性画出了2条第一栅线Gate_A(1)/Gate_A(2)和3条第一数据线Data_I(1)/Data_I(2)/Data_I(3)，该情况仅起到示例性作用，不会对本公开的技术方案产生限制。
在一些实施例中，显示装置中的至少两个像素电路PIX所连接的重置控制线RST为同一重置控制线RST，至少两个像素电路PIX所连接的补偿控制线CPS为同一补偿控制线CPS，至少两个像素电路PIX所连接的发光控制线EM为同一发光控制线EM。
进一步可选地，显示装置中每一个像素电路PIX对应的重置控制线RST均与其他像素电路PIX对应的重置控制线RST电连接，每一个像素电路PIX对应的补偿控制线CPS均与其他像素电路PIX对应的补偿控制线CPS电连接，每一个像素电路PIX对应的发光控制线EM均与其他像素电路PIX对应的发光控制线EM电连接。此时，通过该同一重置控制线RST可以控制全部像素电路PIX同时对各自内部的控制节点N1进行重置处理，通过该同一补偿控制线CPS可以控制全部像素电路PIX同时对各自内部的驱动晶体管DTFT进行阈值补偿处理。
在本实施例中，假定一帧时间为T，驱动阶段包括n个驱动子阶段(n≥2)，在第i个驱动子阶段内，显示面板中位于第i行的像素电路完成数据电压写入操作操作；另外，像素电路完成数据电压写入操作所需的最小时长为Td，像素电路完成对驱动晶体管DTFT的阈值补偿操作所需的最小时长为Tc，像素电路完成对控制节点N1的重置操作所需最小时长为Ta(Ta近似等于Td)。
在本公开中，重置阶段、补偿阶段和驱动阶段三个阶段的最小时长之和为Ta+Tc+n*Td，显示阶段的最大时长为T-(Ta+Tc+n*Td)。而在相关技术中，驱动阶段的最小总时长为n*Tc，显示阶段的最大时长为T-n*Tc。由于Ta近似等于Td，Tc一般为Td的4倍，因此Ta+Tc+n*Td＜n*Tc，T-(Ta+Tc+n*Td)＞T-n*Tc；所以，采用本公开所提供的技术方案，可使得一帧内显示阶段S4的时长提升，有利于提升发光器件LED的发光效率。
需要说明的是，当显示基板中的像素电路包括第五晶体管T5和第六晶体管T6时，位于同一行的像素电路PIX对应同一条第二栅线Gate_B(1)/Gate_B(2)，位于同一列的像素电路对应同一条第二数据线Data_T(1)/Data_T(2)/Data_T(3)。
图8为本公开实施例提供的像素电路的驱动方法的一种流程图，如图8所示，该驱动方法为对应一个像素电路的驱动方法，该像素电路采用前述任一实施例所提供的像素电路，对于该像素电路的描述可参见前述实施例中的内容。该一个像素电路的驱动方法包括：
步骤S101、在重置阶段，发光控制电路在重置控制线的控制下，控制驱动晶体管的第二极与发光器件的第一极之间形成断路；以及，重置电路在重置控制线的控制下，将重置电源端所提供的重置电压写入至控制节点。
步骤S102、在补偿阶段，发光控制电路在重置控制线的控制下，控制驱动晶体管的第二极与发光器件的第一极之间形成断路；以及，阈值补偿电路在补偿控制线的控制下，对驱动晶体管进行阈值补偿。
步骤S103、在驱动阶段中的一个驱动子阶段，数据写入电路在第一栅线的控制下，根据第一数据线所提供的数据电压来对控制节点进行充电。
步骤S103中的“一个驱动子阶段”是指该像素电路所对应的一个驱动子阶段(第一栅线提供的驱动信号处于有效电平状态)。
步骤S104、在显示阶段中的至少部分时间段，发光控制电路在发光控制信号线的控制下，控制驱动晶体管的第二极与发光器件的第一极之间的通路，驱动晶体管根据控制节点处的电压输出相应的驱动电流。
对于上述步骤S101～步骤S104的具体描述，可参见前述对像素电路工作过程的描述内容，此处不再赘述。
图9为本公开实施例提供的多个像素电路的驱动方法的一种流程图，如图9所示，该多个像素电路对应于至少两条第一栅线，其中每个像素电路均采用前述任一实施例所提供的像素电路。该多个像素电路的驱动方法包括：
步骤S201、在重置阶段，全部像素电路内的发光控制电路同时在重置控制线的控制下，控制各像素电路内的驱动晶体管的第二极与发光器件的第一极之间形成断路；以及，全部像素电路内的重置电路在重置控制线的控制下，将重置电源端所提供的重置电压写入至各像素电路内的控制节点。
步骤S202、在补偿阶段，全部像素电路内的发光控制电路同时在重置控制线的控制下，维持各像素电路内驱动晶体管的第二极与发光器件的第一极之间的断路状态；以及，全部像素电路内的阈值补偿电路同时在补偿控制线的控制下，对各像素电路内的驱动晶体管进行阈值补偿。
步骤S203、在驱动阶段，包括依次进行的多个驱动子阶段，其中在任意一个驱动子阶段内，与该驱动子阶段所对应的像素电路内的数据写入电路在对应的第一栅线的控制下，根据对应的第一数据线所提供的数据电压来对控制节点进行充电。
步骤S204、在显示阶段中的至少部分时间段，全部像素电路内的发光控制电路在发光控制信号线的控制下，控制控制各像素电路内的驱动晶体管的第二极与发光器件的第一极之间的通路，各像素电路内的驱动晶体管根据控制节点处的电压输出相应的驱动电流。
对于上述步骤S201～步骤S204的具体描述，可参见前述对像素电路和显示装置的工作过程的描述内容，此处不再赘述。
本公开的技术方案，通过对显示装置中的像素电路进行重新设计，可使得显示装置中的像素电路同时进行对驱动晶体管的阈值补偿处理，以使得补偿阶段和驱动阶段的时长之和小于相关技术中驱动阶段的总时长，从而使得一帧中显示阶段的时长得到提升，有利于提升发光器件的发光效率。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (9)

1.一种像素电路，其特征在于，包括：重置电路、阈值补偿电路、数据写入电路、发光控制电路和驱动晶体管，其中，所述重置电路、所述阈值补偿电路、所述数据写入电路和所述驱动晶体管的控制极连接于控制节点；
所述重置电路，与重置控制线和重置电源端连接，配置为在重置阶段在所述重置控制线的控制下，将所述重置电源端所提供的重置电压写入至所述控制节点；
所述阈值补偿电路，与补偿控制线连接，配置为在补偿阶段在所述补偿控制线的控制下，对所述驱动晶体管进行阈值补偿；
数据写入电路，与对应的第一栅线和第一数据线连接，配置为在驱动阶段中的一个驱动子阶段在所述第一栅线的控制下，根据所述第一数据线所提供的数据电压来对所述控制节点进行充电；
所述发光控制电路，与所述驱动晶体管的第二极、发光控制线、发光器件的第一极连接，配置为在显示阶段中的至少部分时间段在所述发光控制线的控制下，控制所述驱动晶体管的第二极与所述发光器件的第一极之间的通断；
所述驱动晶体管，其第一极与第一工作电源端连接，配置为在所述驱动晶体管的第二极与所述发光器件的第一极之间通路时，根据所述控制节点处的电压输出相应的驱动电流；
所述发光控制电路包括：第四晶体管、第五晶体管、第六晶体管和第二电容；
所述第四晶体管的控制极与发光控制线连接，所述第四晶体管的第一极与所述驱动晶体管的第二极连接，所述第四晶体管的第二极与所述第六晶体管的第一极连接；
所述第五晶体管的控制极与第二栅线连接，所述第五晶体管的第一极与第二数据线连接，所述第五晶体管的第二极与所述第六晶体管的控制极连接；
所述第六晶体管的控制极与所述第二电容的第一端连接，所述第六晶体管的第二极与所述发光器件的第一端连接；
所述第二电容的第二端与公共电源端连接；
其中，所述显示阶段在所述补偿阶段结束后与所述驱动阶段同步开始。
2.根据权利要求1所述的像素电路，其特征在于，所述阈值补偿电路包括：第一晶体管；
所述第一晶体管的控制极与所述补偿控制线连接，所述第一晶体管的第一极与所述控制节点连接，所述第一晶体管的第二极与所述驱动晶体管的第二极连接。
3.根据权利要求1所述的像素电路，其特征在于，所述重置电路包括：第二晶体管；
所述第二晶体管的控制极与所述重置控制线连接，所述第二晶体管的第一极与所述控制节点连接，所述第二晶体管的第二极与所述重置电源端连接。
4.根据权利要求1所述的像素电路，其特征在于，所述数据写入电路包括：第三晶体管和第一电容；
所述第三晶体管的控制极与所述第一栅线连接，所述第三晶体管的第一极与所述第一数据线连接，所述第三晶体管的第二极与所述第一电容的第一端连接；
所述第一电容的第二端与所述控制节点连接。
5.根据权利要求1所述的像素电路，其特征在于，所述像素电路的中全部晶体管均为N型晶体管；
或者，所述像素电路中的全部晶体管均为P型晶体管。
6.一种显示装置，其特征在于，包括：显示基板，所述显示基板上包括多个发光器件，所述多个发光器件中的至少一个与一个权利要求1-5中任一所述的像素电路连接。
7.根据权利要求6所述的显示装置，其特征在于，所述像素电路的数量大于或等于2个；
至少两个所述像素电路同时与相同的重置控制线连接，至少两个所述像素电路同时与相同的补偿控制线连接，至少两个所述像素电路同时与相同的发光控制线相连。
8.一种像素电路的驱动方法，其特征在于，所述像素电路采用权利要求1-5中任一所述像素电路，所述像素电路的驱动方法包括：
在重置阶段，所述发光控制电路在所述重置控制线的控制下，控制所述驱动晶体管的第二极与所述发光器件的第一极之间形成断路；以及，所述重置电路在所述重置控制线的控制下，将所述重置电源端所提供的重置电压写入至所述控制节点；
在补偿阶段，所述发光控制电路在所述重置控制线的控制下，控制所述驱动晶体管的第二极与所述发光器件的第一极之间形成断路；以及，所述阈值补偿电路在所述补偿控制线的控制下，对所述驱动晶体管进行阈值补偿；
在驱动阶段中的一个驱动子阶段，所述数据写入电路在所述第一栅线的控制下，根据所述第一数据线所提供的数据电压来对所述控制节点进行充电；
在显示阶段中的至少部分时间段，所述发光控制电路在所述发光控制线的控制下，控制所述驱动晶体管的第二极与所述发光器件的第一极之间的通路，所述驱动晶体管根据所述控制节点处的电压输出相应的驱动电流。
9.一种多个像素电路的驱动方法，其特征在于，所述像素电路采用权利要求1-5中任一所述像素电路，多个所述像素电路对应于至少两条所述第一栅线，多个所述像素电路的驱动方法包括：
在重置阶段，全部所述像素电路内的所述发光控制电路同时在所述重置控制线的控制下，控制各所述像素电路内的所述驱动晶体管的第二极与所述发光器件的第一极之间形成断路；以及，全部所述像素电路内的所述重置电路在所述重置控制线的控制下，将所述重置电源端所提供的重置电压写入至各所述像素电路内的所述控制节点；
在补偿阶段，全部所述像素电路内的所述发光控制电路同时在所述重置控制线的控制下，维持各所述像素电路内所述驱动晶体管的第二极与所述发光器件的第一极之间的断路状态；以及，全部所述像素电路内的所述阈值补偿电路同时在所述补偿控制线的控制下，对各所述像素电路内的所述驱动晶体管进行阈值补偿；
在驱动阶段，包括依次进行的多个驱动子阶段，其中在任意一个所述驱动子阶段内，与该驱动子阶段所对应的所述像素电路内的所述数据写入电路在对应的所述第一栅线的控制下，根据对应的所述第一数据线所提供的数据电压来对所述控制节点进行充电；
在显示阶段中的至少部分时间段，全部所述像素电路内的所述发光控制电路在所述发光控制线的控制下，控制各所述像素电路内的所述驱动晶体管的第二极与所述发光器件的第一极之间的通路，各所述像素电路内的所述驱动晶体管根据所述控制节点处的电压输出相应的驱动电流。
CN201910599791.7A 2019-07-04 2019-07-04 像素电路及其驱动方法、显示装置 Active CN112259041B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910599791.7A CN112259041B (zh) 2019-07-04 2019-07-04 像素电路及其驱动方法、显示装置
PCT/CN2020/098723 WO2021000816A1 (zh) 2019-07-04 2020-06-29 像素电路及其驱动方法、显示装置
US17/255,523 US11100851B2 (en) 2019-07-04 2020-06-29 Pixel circuit and driving method thereof, display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910599791.7A CN112259041B (zh) 2019-07-04 2019-07-04 像素电路及其驱动方法、显示装置

Publications (2)

Publication Number Publication Date
CN112259041A CN112259041A (zh) 2021-01-22
CN112259041B true CN112259041B (zh) 2022-09-09

Family

ID=74101207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910599791.7A Active CN112259041B (zh) 2019-07-04 2019-07-04 像素电路及其驱动方法、显示装置

Country Status (3)

Country Link
US (1) US11100851B2 (zh)
CN (1) CN112259041B (zh)
WO (1) WO2021000816A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112837649B (zh) * 2019-11-01 2022-10-11 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置
US11605344B2 (en) * 2020-10-15 2023-03-14 Xiamen Tianma Micro-Electronics Co., Ltd. Pixel circuit, display panel and driving method thereof, and display device
CN118212880A (zh) * 2020-10-15 2024-06-18 厦门天马微电子有限公司 像素电路、显示面板及其驱动方法和显示装置
KR20230067896A (ko) * 2021-11-10 2023-05-17 엘지디스플레이 주식회사 표시장치 및 데이터 구동 회로

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101674479B1 (ko) * 2010-08-10 2016-11-10 삼성디스플레이 주식회사 유기전계발광 표시장치
KR101706239B1 (ko) * 2010-12-22 2017-02-14 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 구동방법
CN103296055B (zh) * 2012-12-26 2015-12-09 上海天马微电子有限公司 有机发光显示器的像素电路及驱动方法、有机发光显示器
KR102033611B1 (ko) * 2013-02-25 2019-10-18 삼성디스플레이 주식회사 화소, 이를 포함하는 표시장치 및 그 구동 방법
WO2017012075A1 (zh) * 2015-07-21 2017-01-26 深圳市柔宇科技有限公司 像素电路及其驱动方法、显示面板
US10672338B2 (en) * 2017-03-24 2020-06-02 Apple Inc. Organic light-emitting diode display with external compensation and anode reset
KR102470378B1 (ko) * 2017-11-30 2022-11-23 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 발광 표시 장치
KR102485163B1 (ko) * 2018-02-12 2023-01-09 삼성디스플레이 주식회사 표시장치
KR102533763B1 (ko) * 2018-03-27 2023-05-19 삼성디스플레이 주식회사 유기 발광 표시 장치
CN108648674B (zh) * 2018-04-03 2019-08-02 京东方科技集团股份有限公司 显示面板及驱动方法、显示装置
CN208488962U (zh) * 2018-08-06 2019-02-12 上海视涯信息科技有限公司 一种像素电路及显示装置
CN109920371B (zh) * 2019-04-26 2021-01-29 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置

Also Published As

Publication number Publication date
US20210201773A1 (en) 2021-07-01
WO2021000816A1 (zh) 2021-01-07
US11100851B2 (en) 2021-08-24
CN112259041A (zh) 2021-01-22

Similar Documents

Publication Publication Date Title
JP7025137B2 (ja) 有機電界発光表示装置の発光時間を制御するステージ及びこれを用いた有機電界発光表示装置
JP6993125B2 (ja) 画素及びステージ回路並びにこれを有する有機電界発光表示装置
CN109872680B (zh) 像素电路及驱动方法、显示面板及驱动方法、显示装置
CN110021264B (zh) 像素电路及其驱动方法、显示面板
CN113838421B (zh) 像素电路及其驱动方法、显示面板
CN112259041B (zh) 像素电路及其驱动方法、显示装置
US9390652B2 (en) Organic light emitting display device and driving method thereof
KR101944465B1 (ko) 발광 제어선 구동부 및 이를 이용한 유기전계발광 표시장치
CN107393470B (zh) 像素电路及其驱动方法、显示基板和显示装置
CN108648696B (zh) 像素电路、阵列基板、显示装置和像素驱动方法
US9262962B2 (en) Pixel and organic light emitting display device using the same
US10997920B2 (en) Pixel drive circuit and drive method, and display apparatus
KR101453964B1 (ko) 픽셀 단위 구동 회로와 구동 방법 및 디스플레이 장치
CN110648630A (zh) 像素驱动电路、像素驱动方法、显示面板和显示装置
JP2007286572A (ja) 画素とこれを利用した有機電界発光表示装置及びその駆動方法
KR20120094734A (ko) 유기전계발광 표시장치 및 그의 구동방법
WO2015000249A1 (zh) 像素电路、显示面板及显示装置
CN110895915A (zh) 像素电路及其驱动方法、显示装置
JP2014109703A (ja) 表示装置および駆動方法
KR20190143308A (ko) 픽셀 및 이를 포함하는 유기전계발광 표시장치
CN106097976A (zh) 像素驱动电路及显示装置
CN111354308A (zh) 一种像素驱动电路、有机发光显示面板及显示装置
KR20160087970A (ko) 유기 발광 표시 장치 및 그 구동 방법
WO2018054141A1 (zh) 像素电路、显示面板、显示装置和驱动方法
CN113077751A (zh) 像素驱动电路及其驱动方法、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant