CN117672139A - 像素电路及其驱动方法、显示面板、显示装置 - Google Patents

像素电路及其驱动方法、显示面板、显示装置 Download PDF

Info

Publication number
CN117672139A
CN117672139A CN202211012901.3A CN202211012901A CN117672139A CN 117672139 A CN117672139 A CN 117672139A CN 202211012901 A CN202211012901 A CN 202211012901A CN 117672139 A CN117672139 A CN 117672139A
Authority
CN
China
Prior art keywords
circuit
reset
transistor
node
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211012901.3A
Other languages
English (en)
Inventor
刘苗
刘烺
陈腾
郝学光
乔勇
王景泉
吴新银
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Technology Development Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202211012901.3A priority Critical patent/CN117672139A/zh
Priority to PCT/CN2023/105030 priority patent/WO2024041217A1/zh
Publication of CN117672139A publication Critical patent/CN117672139A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种像素电路及其驱动方法、显示面板、显示装置。在该像素电路中，驱动电路的控制端与存储电路连接于第一节点，第一发光控制电路与驱动电路的第一端连接于第二节点。该像素电路的驱动方法包括：在数据写入阶段之前，第一复位电路导通，以将第一复位电压施加至驱动电路的控制端，从而对第一节点进行复位，第一发光控制电路导通，以将第一电压施加至驱动电路的第一端，从而对第二节点进行复位；在数据写入阶段，数据写入电路导通，以将数据信号写入驱动电路的第一端；在发光阶段，第一发光控制电路导通，发光元件根据驱动电流发光。该方法可以降低或消除残余电荷对写入数据的精确度和发光阶段发光器件阳极的电位的影响，实现显示效果的优化。

Description

像素电路及其驱动方法、显示面板、显示装置
技术领域
本公开的实施例涉及一种像素电路及其驱动方法、显示面板、显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)显示装置由于具有视角宽、对比度高、响应速度快以及相比于无机发光显示器件更高的发光亮度、更低的驱动电压等优势而逐渐受到人们的广泛关注。由于上述特点，有机发光二极管(OLED)可以适用于手机、显示器、笔记本电脑、数码相机、仪器仪表等具有显示功能的装置。
OLED显示装置中的像素电路一般采用矩阵驱动方式，根据每个像素单元中是否引入开关元器件分为有源矩阵(Active Matrix，AM)驱动和无源矩阵(Passive Matrix，PM)驱动。PMOLED虽然工艺简单、成本较低，但因存在交叉串扰、高功耗、低寿命等缺点，不能满足高分辨率大尺寸显示的需求。相比之下，AMOLED在每一个像素的像素电路中都集成了一组薄膜晶体管和存储电容，通过对薄膜晶体管和存储电容的驱动控制，实现对流过OLED的电流的控制，从而使OLED根据需要发光。相比PMOLED，AMOLED所需驱动电流小、功耗低、寿命更长，可以满足高分辨率多灰度的大尺寸显示需求。同时，AMOLED在可视角度、色彩的还原、功耗以及响应时间等方面具有明显的优势，适用于高信息含量、高分辨率的显示装置。
发明内容
本公开至少一个实施例提供一种像素电路的驱动方法，其中，所述像素电路包括驱动电路、数据写入电路、阈值补偿电路、存储电路、第一发光控制电路和第一复位电路；所述驱动电路包括控制端、第一端和第二端，且配置为控制流经发光元件的驱动电流；所述数据写入电路与所述驱动电路的第一端连接，且配置为响应于第一扫描信号将数据信号写入所述驱动电路的第一端；所述阈值补偿电路连接在所述驱动电路的控制端和所述驱动电路的第二端之间，且配置为响应于第二扫描信号将基于所述数据信号的补偿信号写入所述驱动电路的控制端；所述存储电路与所述驱动电路的控制端和第一电压线连接，且配置为存储所述补偿信号并将所述补偿信号保持在所述驱动电路的控制端；所述第一发光控制电路与所述第一电压线和所述驱动电路的第一端连接，且配置为响应于第一发光控制信号将所述第一电压线提供的第一电压施加至所述驱动电路的第一端；所述第一复位电路与所述阈值补偿电路连接，且配置为响应于第一复位信号将第一复位电压施加至所述驱动电路的控制端；所述驱动电路的控制端与所述存储电路连接于第一节点，所述第一发光控制电路与所述驱动电路的第一端连接于第二节点；所述方法包括：在数据写入阶段之前，所述第一复位电路响应于所述第一复位信号导通，以将所述第一复位电压施加至所述驱动电路的控制端，从而对所述第一节点进行复位，并且，所述第一发光控制电路响应于所述第一发光控制信号导通，以将所述第一电压施加至所述驱动电路的第一端，从而对所述第二节点进行复位；在所述数据写入阶段，所述数据写入电路响应于所述第一扫描信号导通，以将所述数据信号写入所述驱动电路的第一端；在发光阶段，所述第一发光控制电路响应于所述第一发光控制信号导通，所述发光元件根据所述驱动电流发光。
例如，在本公开一实施例提供的方法中，所述第一复位电路响应于所述第一复位信号导通，以将所述第一复位电压施加至所述驱动电路的控制端，从而对所述第一节点进行复位，包括：所述第一复位电路响应于所述第一复位信号导通，所述阈值补偿电路响应于所述第二扫描信号导通，以将所述第一复位电压通过所述第一复位电路和所述阈值补偿电路形成的通路施加至所述驱动电路的控制端，从而对所述第一节点进行复位。
例如，在本公开一实施例提供的方法中，所述像素电路还包括第二发光控制电路和第二复位电路；所述第二发光控制电路与所述驱动电路的第二端和所述发光元件连接，且配置为响应于第二发光控制信号将所述驱动电路的第二端的电压施加至所述发光元件；所述第二复位电路与所述第二发光控制电路和所述发光元件连接，且配置为响应于第二复位信号将第二复位电压施加至所述发光元件；所述第二发光控制电路与所述驱动电路的第二端连接于第三节点，所述第二复位电路与所述第二发光控制电路及所述发光元件连接于第四节点；所述方法还包括：在所述数据写入阶段之前，在所述第一复位电路对所述第一节点进行复位的同时，所述第一复位电路将所述第一复位电压施加至所述驱动电路的第二端，从而对所述第三节点进行复位；和/或，在所述数据写入阶段之前，所述第二复位电路响应于所述第二复位信号导通，以将所述第二复位电压施加至所述发光元件，从而对所述第四节点进行复位。
例如，在本公开一实施例提供的方法中，在所述数据写入阶段之前，所述第一节点和所述第二节点同时进行复位或者在不同的时段分别进行复位。
例如，在本公开一实施例提供的方法中，在所述数据写入阶段之前，在所述第三节点和所述第四节点均进行复位的情形，所述第三节点和所述第四节点同时进行复位或者在不同的时段分别进行复位。
例如，在本公开一实施例提供的方法中，在所述数据写入阶段之前，所述第三节点和所述第四节点至少之一的复位时段与所述第一节点和所述第二节点至少之一的复位时段重合。
例如，在本公开一实施例提供的方法中，在所述数据写入阶段之前，所述第一节点的复位时段、所述第二节点的复位时段、所述第三节点的复位时段、所述第四节点的复位时段均不重合。
例如，本公开一实施例提供的方法还包括：在所述数据写入阶段之后、所述发光阶段之前，所述第一发光控制电路响应于所述第一发光控制信号导通，以将所述第一电压施加至所述驱动电路的第一端，从而对所述第二节点进行复位；和/或，在所述数据写入阶段之后、所述发光阶段之前，所述第一复位电路响应于所述第一复位信号导通，以将所述第一复位电压施加至所述驱动电路的第二端，从而对所述第三节点进行复位；和/或，在所述数据写入阶段之后、所述发光阶段之前，所述第二复位电路响应于所述第二复位信号导通，以将所述第二复位电压施加至所述发光元件，从而对所述第四节点进行复位。
例如，在本公开一实施例提供的方法中，在所述数据写入阶段之后、所述发光阶段之前，所述第二节点、所述第三节点、所述第四节点中至少两个节点同时进行复位或者在不同的时段分别进行复位。
例如，在本公开一实施例提供的方法中，所述驱动电路包括驱动晶体管，所述数据写入电路包括数据写入晶体管，所述阈值补偿电路包括阈值补偿晶体管，所述第一发光控制电路包括第一发光控制晶体管，所述第一复位电路包括第一复位晶体管；所述驱动晶体管、所述数据写入晶体管、所述第一发光控制晶体管、所述第一复位晶体管为第一类型的晶体管；所述阈值补偿晶体管为第二类型的晶体管；所述第一类型不同于所述第二类型。
例如，在本公开一实施例提供的方法中，所述第一类型的晶体管包括P型薄膜晶体管，所述第二类型的晶体管包括N型薄膜晶体管。
例如，在本公开一实施例提供的方法中，所述像素电路还包括防漏电电路，所述防漏电电路与所述驱动电路的控制端、所述阈值补偿电路和所述存储电路连接，所述防漏电电路配置为抑制所述驱动电路的控制端的漏电。
例如，在本公开一实施例提供的方法中，所述防漏电电路包括防漏电晶体管，所述防漏电晶体管为所述第二类型的晶体管。
本公开至少一个实施例还提供一种像素电路，包括：驱动电路、数据写入电路、阈值补偿电路、存储电路和第一复位电路；其中，所述驱动电路包括控制端、第一端和第二端，且配置为控制流经发光元件的驱动电流；所述数据写入电路与所述驱动电路的第一端连接，且配置为响应于第一扫描信号将数据信号写入所述驱动电路的第一端；所述阈值补偿电路连接在所述驱动电路的控制端和所述驱动电路的第二端之间，且配置为响应于第二扫描信号将基于所述数据信号的补偿信号写入所述驱动电路的控制端；所述存储电路与所述驱动电路的控制端和第一电压线连接，且配置为存储所述补偿信号并将所述补偿信号保持在所述驱动电路的控制端，所述驱动电路的控制端与所述存储电路连接于第一节点；所述第一复位电路与所述阈值补偿电路和所述驱动电路的第二端连接，且配置为响应于第一复位信号将第一复位电压施加至所述驱动电路的第二端。
例如，在本公开一实施例提供的像素电路中，所述驱动电路包括驱动晶体管，所述驱动晶体管的栅极作为所述驱动电路的控制端，所述驱动晶体管的第一极作为所述驱动电路的第一端，所述驱动晶体管的第二极作为所述驱动电路的第二端；所述数据写入电路包括数据写入晶体管，所述数据写入晶体管的栅极与第一扫描线连接以接收所述第一扫描信号，所述数据写入晶体管的第一极与数据线连接以接收所述数据信号，所述数据写入晶体管的第二极与所述驱动晶体管的第一极连接；所述阈值补偿电路包括阈值补偿晶体管，所述阈值补偿晶体管的栅极与第二扫描线连接以接收所述第二扫描信号，所述阈值补偿晶体管的第一极与所述驱动晶体管的第二极连接，所述阈值补偿晶体管的第二极与所述驱动晶体管的栅极连接；所述存储电路包括存储电容，所述存储电容的第一极与所述第一电压线连接，所述存储电容的第二极与所述驱动晶体管的栅极连接；所述第一复位电路包括第一复位晶体管，所述第一复位晶体管的栅极与第一复位线连接以接收所述第一复位信号，所述第一复位晶体管的第一极与第一复位电压线连接以接收所述第一复位电压，所述第一复位晶体管的第二极与所述驱动晶体管的第二极连接。
例如，本公开一实施例提供的像素电路还包括第一发光控制电路和第二发光控制电路；其中，所述第一发光控制电路与所述第一电压线和所述驱动电路的第一端连接，且配置为响应于第一发光控制信号将所述第一电压线提供的第一电压施加至所述驱动电路的第一端，所述第一发光控制电路与所述驱动电路的第一端连接于第二节点；所述第二发光控制电路与所述驱动电路的第二端和所述发光元件连接，且配置为响应于第二发光控制信号将所述驱动电路的第二端的电压施加至所述发光元件，所述第二发光控制电路与所述驱动电路的第二端连接于第三节点。
例如，在本公开一实施例提供的像素电路中，所述第一发光控制电路包括第一发光控制晶体管，所述第一发光控制晶体管的栅极与第一发光控制线连接以接收所述第一发光控制信号，所述第一发光控制晶体管的第一极与所述第一电压线连接，所述第一发光控制晶体管的第二极与所述驱动电路的第一端连接；所述第二发光控制电路包括第二发光控制晶体管，所述第二发光控制晶体管的栅极与第二发光控制线连接以接收所述第二发光控制信号，所述第二发光控制晶体管的第一极与所述驱动电路的第二端连接，所述第二发光控制晶体管的第二极与所述发光元件连接。
例如，本公开一实施例提供的像素电路还包括第二复位电路，其中，所述第二复位电路与所述第二发光控制电路和所述发光元件连接，且配置为响应于第二复位信号将第二复位电压施加至所述发光元件；所述第二复位电路与所述第二发光控制电路及所述发光元件连接于第四节点；所述第三节点被所述第一复位电路复位后的电位大于所述第四节点被所述第二复位电路复位后的电位。
例如，在本公开一实施例提供的像素电路中，所述第二复位电路包括第二复位晶体管，所述第二复位晶体管的栅极与第二复位线连接以接收所述第二复位信号，所述第二复位晶体管的第一极与第二复位电压线连接以接收所述第二复位电压，所述第二复位晶体管的第二极与所述第二发光控制晶体管的第二极和所述发光元件连接。
例如，本公开一实施例提供的像素电路还包括第三复位电路，其中，所述第三复位电路与所述阈值补偿电路和所述驱动电路的控制端连接，所述第三复位电路配置为响应于第三复位信号将第三复位电压施加至所述驱动电路的控制端；所述第一节点被所述第三复位电路复位后的电位小于所述第三节点被所述第一复位电路复位后的电位；所述第一节点被所述第三复位电路复位后的电位小于或等于所述第四节点被所述第二复位电路复位后的电位。
例如，在本公开一实施例提供的像素电路中，所述第三复位电路包括第三复位晶体管，所述第三复位晶体管的栅极与第三复位线连接以接收所述第三复位信号，所述第三复位晶体管的第一极与第三复位电压线连接以接收所述第三复位电压，所述第三复位晶体管的第二极与所述驱动电路的控制端连接。
例如，本公开一实施例提供的像素电路还包括第四复位电路，其中，所述第四复位电路与所述驱动电路的第一端连接，所述第四复位电路配置为响应于第四复位信号将第四复位电压施加至所述驱动电路的第一端；所述第二节点被所述第四复位电路复位后的电位大于所述第一节点被所述第三复位电路复位后的电位；所述第二节点被所述第四复位电路复位后的电位大于所述第三节点被所述第一复位电路复位后的电位；所述第二节点被所述第四复位电路复位后的电位大于所述第四节点被所述第二复位电路复位后的电位。
例如，在本公开一实施例提供的像素电路中，所述第四复位电路包括第四复位晶体管，所述第四复位晶体管的栅极与第四复位线连接以接收所述第四复位信号，所述第四复位晶体管的第一极与第四复位电压线连接以接收所述第四复位电压，所述第四复位晶体管的第二极与所述驱动电路的第一端连接。
本公开至少一个实施例还提供一种显示面板，包括多个像素单元，其中，每个像素单元包括本公开任一实施例提供的像素电路。
本公开至少一个实施例还提供一种显示装置，包括本公开任一实施例提供的显示面板。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1A为一种2T1C像素电路的示意图；
图1B为另一种2T1C像素电路的示意图；
图2为本公开一些实施例提供的一种像素电路的示意框图；
图3为本公开一些实施例提供的另一种像素电路的示意框图；
图4为本公开一些实施例提供的另一种像素电路的示意框图；
图5为本公开一些实施例提供的另一种像素电路的示意框图；
图6为本公开一些实施例提供的一种像素电路的驱动方法的流程示意图；
图7为图2所示的像素电路的电路结构示意图；
图8为本公开一些实施例提供的用于图7所示的像素电路的一种时序图；
图9为本公开一些实施例提供的第一电压的时序图；
图10为本公开一些实施例提供的用于图7所示的像素电路的另一种时序图；
图11为本公开一些实施例提供的用于图7所示的像素电路的另一种时序图；
图12为图5所示的像素电路的电路结构示意图；
图13为本公开一些实施例提供的用于图12所示的像素电路的一种时序图；
图14为本公开一些实施例提供的用于图12所示的像素电路的另一种时序图；
图15为本公开一些实施例提供的用于图12所示的像素电路的另一种时序图；
图16为本公开一些实施例提供的用于图12所示的像素电路的另一种时序图；
图17为图3所示的像素电路的电路结构示意图；
图18为本公开一些实施例提供的用于图17所示的像素电路的一种时序图；
图19为本公开一些实施例提供的用于图17所示的像素电路的另一种时序图；
图20为本公开一些实施例提供的用于图17所示的像素电路的另一种时序图；
图21为图4所示的像素电路的电路结构示意图；
图22为本公开一些实施例提供的用于图21所示的像素电路的一种时序图；
图23为本公开一些实施例提供的一种像素电路的电路结构示意图；
图24为本公开一些实施例提供的用于图23所示的像素电路的一种时序图；
图25为本公开一些实施例提供的一种显示面板的示意框图；以及
图26为本公开一些实施例提供的一种显示装置的示意框图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
AMOLED显示装置中使用的基础像素电路通常为2T1C像素电路，即利用两个薄膜晶体管(Thin-film Transistor，TFT)和一个存储电容Cs来实现驱动OLED发光的基本功能。图1A和图1B分别为示出了两种2T1C像素电路的示意图。
如图1A所示，一种2T1C像素电路包括开关晶体管T0、驱动晶体管N0以及存储电容Cs。例如，该开关晶体管T0的栅极连接扫描线以接收扫描信号Scan1，例如源极连接到数据线以接收数据信号Vdata，漏极连接到驱动晶体管N0的栅极。驱动晶体管N0的源极连接到第一电压端以接收第一电压Vdd(例如高电压)，漏极连接到OLED的阳极。存储电容Cs的一端连接到开关晶体管T0的漏极以及驱动晶体管N0的栅极，另一端连接到驱动晶体管N0的源极以及第一电压端。OLED的阴极连接到第二电压端以接收第二电压Vss(低电压，例如接地电压)。
该2T1C像素电路的驱动方式是将像素的明暗(灰阶)经由两个TFT和存储电容Cs来控制。当通过扫描线施加扫描信号Scan1以开启开关晶体管T0时，数据驱动电路通过数据线送入的数据信号Vdata将经由开关晶体管T0对存储电容Cs充电，由此将数据信号Vdata存储在存储电容Cs中，且此存储的数据信号Vdata控制驱动晶体管N0的导通程度，由此控制流过驱动晶体管以驱动OLED发光的电流大小，即此电流决定该像素发光的灰阶。在图1A所示的2T1C像素电路中，开关晶体管T0为N型晶体管而驱动晶体管N0为P型晶体管。
如图1B所示，另一种2T1C像素电路也包括开关晶体管T0、驱动晶体管N0以及存储电容Cs，但是其连接方式略有改变，且驱动晶体管N0为N型晶体管。图1B的像素电路相对于图1A的变化之处包括：OLED的阳极连接到第一电压端以接收第一电压Vdd(例如高电压)，而阴极连接到驱动晶体管N0的漏极，驱动晶体管N0的源极连接到第二电压端以接收第二电压Vss(低电压，例如接地电压)。存储电容Cs的一端连接到开关晶体管T0的漏极以及驱动晶体管N0的栅极，另一端连接到驱动晶体管N0的源极以及第二电压端。该2T1C像素电路的工作方式与图1A所示的像素电路基本相同，这里不再赘述。
此外，对于图1A和图1B所示的像素电路，开关晶体管T0不限于N型晶体管，也可以为P型晶体管，由此控制其导通或截止的扫描信号Scan1的极性进行相应地改变即可。
OLED显示装置通常包括多个按阵列排布的像素单元，每个像素单元例如可以包括上述像素电路。在OLED显示装置中，各个像素电路中的驱动晶体管的阈值电压由于制备工艺可能存在差异，而且由于例如温度变化的影响，驱动晶体管的阈值电压可能会产生漂移现象。因此，各个驱动晶体管的阈值电压的不同可能会导致显示不良(例如显示不均匀)，所以就需要对阈值电压进行补偿。同时，在晶体管处于关闭状态时，由于泄露电流的存在，也可能会导致显示不良。
因此，业界还在上述2T1C的基本像素电路的基础上提供了其他具有补偿功能的像素电路，补偿功能可以通过电压补偿、电流补偿或混合补偿来实现，具有补偿功能的像素电路例如可以为4T1C或4T2C等，这里不再详述。
对于目前的像素电路，尤其是应用在显示屏(例如手机、手表等)中的像素电路，在其工作过程中，在写数据之前和发光之前，由于存在残余电荷，这些残余电荷会对电路性能产生影响，进而会影响写入数据的精确度，并且影响发光阶段发光器件阳极的电位，特别是在改变频率后，这种不利影响更为明显。
本公开至少一个实施例提供一种像素电路及其驱动方法、显示面板、显示装置。利用该像素电路的驱动方法，可以降低或消除残余电荷对写入数据的精确度和发光阶段发光器件阳极的电位的影响，实现显示效果的优化。
下面，将参考附图详细地说明本公开的实施例。应当注意的是，不同的附图中相同的附图标记将用于指代已描述的相同的元件。
本公开至少一个实施例提供一种像素电路的驱动方法。像素电路包括驱动电路、数据写入电路、阈值补偿电路、存储电路、第一发光控制电路和第一复位电路。驱动电路包括控制端、第一端和第二端，且配置为控制流经发光元件的驱动电流；数据写入电路与驱动电路的第一端连接，且配置为响应于第一扫描信号将数据信号写入驱动电路的第一端；阈值补偿电路连接在驱动电路的控制端和驱动电路的第二端之间，且配置为响应于第二扫描信号将基于数据信号的补偿信号写入驱动电路的控制端；存储电路与驱动电路的控制端和第一电压线连接，且配置为存储补偿信号并将补偿信号保持在驱动电路的控制端；第一发光控制电路与第一电压线和驱动电路的第一端连接，且配置为响应于第一发光控制信号将第一电压线提供的第一电压施加至驱动电路的第一端；第一复位电路与阈值补偿电路连接，且配置为响应于第一复位信号将第一复位电压施加至驱动电路的控制端。驱动电路的控制端与存储电路连接于第一节点，第一发光控制电路与驱动电路的第一端连接于第二节点。该像素电路的驱动方法包括：在数据写入阶段之前，第一复位电路响应于第一复位信号导通，以将第一复位电压施加至驱动电路的控制端，从而对第一节点进行复位，并且，第一发光控制电路响应于第一发光控制信号导通，以将第一电压施加至驱动电路的第一端，从而对第二节点进行复位；在数据写入阶段，数据写入电路响应于第一扫描信号导通，以将数据信号写入驱动电路的第一端；在发光阶段，第一发光控制电路响应于第一发光控制信号导通，发光元件根据驱动电流发光。
图2为本公开一些实施例提供的一种像素电路的示意框图，本公开实施例提供的驱动方法可以驱动图2所示的像素电路。
如图2所示，像素电路10包括驱动电路110、数据写入电路120、阈值补偿电路130、存储电路140、第一发光控制电路150和第一复位电路160。
例如，驱动电路110包括第一端111、第二端112和控制端113，驱动电路110配置为控制流经发光元件170的驱动电流。例如，在发光阶段，驱动电路110可以向发光元件170提供驱动电流以驱动发光元件170发光，且可以根据需要的“灰度”发光。例如，发光元件170可以采用任意类型的适用的器件，其可以包括多种结构，这可以根据实际需要选择设置，本公开的实施例对此不作限制。例如，发光元件170可以为OLED、量子点发光二极管(QuantumDot Light Emitting Diode，QLED)或微发光二极管(Micro Light Emitting Diode，MicroLED)等，这可以根据实际需求而定。
数据写入电路120与驱动电路110的第一端111连接，且配置为响应于第一扫描信号将数据信号写入驱动电路110的第一端111。例如，数据写入电路120与第一扫描线SC1和数据线Vdata连接，第一扫描线SC1用于提供第一扫描信号，数据线Vdata用于提供数据信号。在数据写入阶段，数据写入电路120响应于第一扫描线SC1提供的第一扫描信号而开启，从而将数据线Vdata提供的数据信号写入驱动电路110的第一端111。数据信号进一步通过驱动电路110和阈值补偿电路130被写入驱动电路110的控制端113，并被存储在存储电路140中，以在发光阶段时根据该数据信号生成驱动发光元件170发光的驱动电流。
阈值补偿电路130连接在驱动电路110的控制端113和驱动电路110的第二端112之间，且配置为响应于第二扫描信号将基于数据信号的补偿信号写入驱动电路110的控制端113。例如，阈值补偿电路130可以直接与驱动电路110的控制端113和第二端112连接，也即，直接连接在驱动电路110的控制端113和第二端112之间。当然，阈值补偿电路130也可以间接连接在驱动电路110的控制端113和第二端112之间，也即，在阈值补偿电路130与驱动电路110的控制端113之间、在阈值补偿电路130与驱动电路110的第二端112之间也可以设置有其他电路(例如后文描述的防漏电电路230)，本公开的实施例对此不作限制。
例如，阈值补偿电路130与第二扫描线SC2连接，第二扫描线SC2用于提供第二扫描信号。当第一扫描线SC1提供的第一扫描信号、第二扫描线SC2提供的第二扫描信号均为有效电平时，数据写入电路120和阈值补偿电路130均开启，此时驱动电路110也开启，数据信号经由数据写入电路120、驱动电路110传输至阈值补偿电路130，阈值补偿电路130基于数据信号而产生补偿信号，并将补偿信号写入驱动电路110的控制端113。例如，在数据写入阶段，阈值补偿电路130可以将驱动电路110的控制端113和第二端112电连接，从而使驱动电路110的阈值电压的相关信息也相应地存储在存储电路140中，从而在发光阶段可以利用存储的包括数据信号以及阈值电压的电压对驱动电路110进行控制，使得驱动电路110可以得到补偿。
存储电路140与驱动电路110的控制端113和第一电压线VDD连接，且配置为存储补偿信号并将补偿信号保持在驱动电路110的控制端113。
第一发光控制电路150与第一电压线VDD和驱动电路110的第一端111连接，且配置为响应于第一发光控制信号将第一电压线VDD提供的第一电压施加至驱动电路110的第一端111。例如，第一发光控制电路150与第一发光控制线EM1连接，第一发光控制线EM1用于提供第一发光控制信号。第一发光控制电路150可以响应于第一发光控制信号而开启，使驱动电路110的第一端111与第一电压线VDD电连接，从而将第一电压线VDD提供的第一电压施加至驱动电路110的第一端111。
第一复位电路160与阈值补偿电路130连接，且配置为响应于第一复位信号将第一复位电压施加至驱动电路110的控制端113。例如，第一复位电路160与第一复位线RST1、第一复位电压线VR1连接，第一复位线RST1用于提供第一复位信号，第一复位电压线VR1用于提供第一复位电压。第一复位电路160可以响应于第一复位信号而开启，从而将第一复位电压传输至驱动电路110的第二端112，第一复位电压进一步通过阈值补偿电路130传输至驱动电路110的控制端113，从而实现对驱动电路110的控制端113的复位。
发光元件170的阳极接收驱动电路110提供的驱动电流，发光元件170的阴极连接至第二电压线VSS，第二电压线VSS用于提供第二电压。
需要说明的是，出于描述的目的，本公开的各实施例中的第一电压线VDD例如保持输入直流高电平信号，将该直流高电平称为第一电压；第二电压线VSS例如保持输入直流低电平信号，将该直流低电平称为第二电压(可为接地电压)，且低于第一电压。以下各实施例与此相同，不再赘述。
例如，在一些示例中，像素电路10还包括第二发光控制电路180和第二复位电路190。
第二发光控制电路180与驱动电路110的第二端112和发光元件170连接，且配置为响应于第二发光控制信号将驱动电路110的第二端112的电压施加至发光元件170。例如，第二发光控制电路180与第二发光控制线EM2连接，第二发光控制线EM2用于提供第二发光控制信号。第二发光控制电路180可以响应于第二发光控制信号而开启，使驱动电路110的第二端112与发光元件170(例如发光元件170的阳极)电连接，从而将驱动电路110的第二端112的电压施加至发光元件170。
第二复位电路190与第二发光控制电路180和发光元件170连接，且配置为响应于第二复位信号将第二复位电压施加至发光元件170(例如发光元件170的阳极)。例如，第二复位电路190与第二复位线RST2、第二复位电压线VR2连接，第二复位线RST2用于提供第二复位信号，第二复位电压线VR2用于提供第二复位电压。第二复位电路190可以响应于第二复位信号而开启，从而将第二复位电压传输至第二发光控制电路180与发光元件170的连接处，从而实现对发光元件170的复位。
例如，驱动电路110的控制端113与存储电路140连接于第一节点P1，第一发光控制电路150与驱动电路110的第一端111连接于第二节点P2，第二发光控制电路180与驱动电路110的第二端112连接于第三节点P3，第二复位电路190与第二发光控制电路180及发光元件170连接于第四节点P4。例如，第三节点P3被第一复位电路160复位后的电位大于第四节点P4被第二复位电路190复位后的电位。由此可以取得较好的复位效果，更好地降低或消除残余电荷对发光阶段发光器件阳极的电位的影响。
图3为本公开一些实施例提供的另一种像素电路的示意框图，本公开实施例提供的驱动方法可以驱动图3所示的像素电路。
如图3所示，在一些示例中，像素电路10还可以包括第三复位电路210。第三复位电路210与阈值补偿电路130和驱动电路110的控制端113连接，第三复位电路210配置为响应于第三复位信号将第三复位电压施加至驱动电路110的控制端113。例如，第三复位电路210与第三复位线RST3、第三复位电压线VR3连接，第三复位线RST3用于提供第三复位信号，第三复位电压线VR3用于提供第三复位电压。第三复位电路210可以响应于第三复位信号而开启，从而将第三复位电压传输至驱动电路110的控制端113，从而实现对驱动电路110的控制端113的复位。该像素电路10的其他部分与图2所示的像素电路10基本相同，此处不再赘述。
例如，在该示例中，第三节点P3被第一复位电路160复位后的电位大于第四节点P4被第二复位电路190复位后的电位；第一节点P1被第三复位电路210复位后的电位小于第三节点P3被第一复位电路160复位后的电位；第一节点P1被第三复位电路210复位后的电位小于或等于第四节点P4被第二复位电路190复位后的电位。由此可以取得较好的复位效果，更好地降低或消除残余电荷对写入数据的精确度和发光阶段发光器件阳极的电位的影响。
图4为本公开一些实施例提供的另一种像素电路的示意框图，本公开实施例提供的驱动方法可以驱动图4所示的像素电路。
如图4所示，在一些示例中，像素电路10还可以包括第四复位电路220。第四复位电路220与驱动电路110的第一端111连接，第四复位电路220配置为响应于第四复位信号将第四复位电压施加至驱动电路110的第一端111。例如，第四复位电路220与第四复位线RST4、第四复位电压线VR4连接，第四复位线RST4用于提供第四复位信号，第四复位电压线VR4用于提供第四复位电压。第四复位电路220可以响应于第四复位信号而开启，从而将第四复位电压传输至驱动电路110的第一端111，从而实现对驱动电路110的第一端111的复位。该像素电路10的其他部分与图3所示的像素电路10基本相同，此处不再赘述。
例如，在该示例中，第三节点P3被第一复位电路160复位后的电位大于第四节点P4被第二复位电路190复位后的电位；第一节点P1被第三复位电路210复位后的电位小于第三节点P3被第一复位电路160复位后的电位；第一节点P1被第三复位电路210复位后的电位小于或等于第四节点P4被第二复位电路190复位后的电位；第二节点P2被第四复位电路220复位后的电位大于第一节点P1被第三复位电路210复位后的电位；第二节点P2被第四复位电路220复位后的电位大于第三节点P3被第一复位电路160复位后的电位；第二节点P2被第四复位电路220复位后的电位大于第四节点P4被第二复位电路190复位后的电位。由此可以取得较好的复位效果，更好地降低或消除残余电荷对写入数据的精确度和发光阶段发光器件阳极的电位的影响。
图5为本公开一些实施例提供的另一种像素电路的示意框图，本公开实施例提供的驱动方法可以驱动图5所示的像素电路。
如图5所示，在一些示例中，像素电路10还可以包括防漏电电路230。防漏电电路230与驱动电路110的控制端113、阈值补偿电路130和存储电路140连接，防漏电电路230配置为抑制驱动电路110的控制端113的漏电。防漏电电路230还与第三扫描线SC3连接，第三扫描线SC3用于提供第三扫描信号。防漏电电路230可以响应于第三扫描信号而开启，从而便于所需要的电信号传输至驱动电路110的控制端113。在该示例中，第一复位电路160与阈值补偿电路130和防漏电电路230连接，可以通过导通的防漏电电路230将第一复位电压施加至第一节点P1，也可以通过导通的阈值补偿电路130将第一复位电压施加至第三节点P3。该像素电路10的其他部分与图2所示的像素电路10基本相同，此处不再赘述。
图6为本公开一些实施例提供的一种像素电路的驱动方法的流程示意图，该驱动方法例如可以用于图2、图3、图4、图5所示的像素电路10。如图6所示，本公开实施例提供的驱动方法可以包括如下操作。
步骤S10：在数据写入阶段之前，第一复位电路响应于第一复位信号导通，以将第一复位电压施加至驱动电路的控制端，从而对第一节点进行复位，并且，第一发光控制电路响应于第一发光控制信号导通，以将第一电压施加至驱动电路的第一端，从而对第二节点进行复位；
步骤S20：在数据写入阶段，数据写入电路响应于第一扫描信号导通，以将数据信号写入驱动电路的第一端；
步骤S30：在发光阶段，第一发光控制电路响应于第一发光控制信号导通，发光元件根据驱动电流发光。
例如，对于图2、图3、图4所示的像素电路10，步骤S10中对第一节点的复位操作可以包括：第一复位电路160响应于第一复位信号导通，阈值补偿电路130响应于第二扫描信号导通，以将第一复位电压通过第一复位电路160和阈值补偿电路130形成的通路施加至驱动电路110的控制端113，从而对第一节点P1进行复位。例如，在数据写入阶段之前，第一复位电路160响应于第一复位信号导通，此时阈值补偿电路130响应于第二扫描信号导通，从而将第一复位电压施加至驱动电路110的控制端113，也即施加至第一节点P1，由此对第一节点P1进行复位。并且，第一发光控制电路150响应于第一发光控制信号导通，以将第一电压施加至驱动电路110的第一端111，也即施加至第二节点P2，从而对第二节点P2进行复位。
例如，在步骤S10中，对于图5所示的像素电路10，在数据写入阶段之前，第一复位电路160响应于第一复位信号导通，此时防漏电电路230响应于第三扫描信号导通，从而将第一复位电压施加至驱动电路110的控制端113，也即施加至第一节点P1，由此对第一节点P1进行复位。并且，第一发光控制电路150响应于第一发光控制信号导通，以将第一电压施加至驱动电路110的第一端111，也即施加至第二节点P2，从而对第二节点P2进行复位。
例如，在步骤S20中，在数据写入阶段，数据写入电路120响应于第一扫描信号导通，以将数据信号写入驱动电路110的第一端111，也即写入第二节点P2。此时，驱动电路110和阈值补偿电路130也导通。对于图5所示的像素电路10，防漏电电路230也导通。由此，数据信号可以从第二节点P2被写入到驱动电路110的控制端113，也即被写入第一节点P1，由此存储在存储电路140中。在该过程中，驱动电路110的阈值电压的相关信息也相应地存储在存储电路140中，从而在发光阶段可以利用存储的包括数据信号以及阈值电压的电压对驱动电路110进行控制，使得驱动电路110可以得到补偿。
例如，在步骤S30中，在发光阶段，第一发光控制电路150响应于第一发光控制信号导通，发光元件170根据驱动电流发光。此时，第二发光控制电路180也导通，从而在第一电压线VDD与第二电压线VSS之前形成电流通路，驱动电路110控制驱动电流的大小，使得发光元件170根据需要的“灰阶”发光。
例如，本公开实施例提供的驱动方法还可以进一步包括如下操作：
在数据写入阶段之前，在第一复位电路对第一节点进行复位的同时，第一复位电路将第一复位电压施加至驱动电路的第二端，从而对第三节点进行复位；和/或
在数据写入阶段之前，第二复位电路响应于第二复位信号导通，以将第二复位电压施加至发光元件，从而对第四节点进行复位。
例如，对于图2、图3、图4所示的像素电路10，在数据写入阶段之前，在利用第一复位电路160对第一节点P1进行复位的同时，第一复位电压首先会被写入驱动电路110的第二端112(也即第三节点P3)，从而可以对第三节点P3进行复位。
例如，对于图5所示的像素电路10，在数据写入阶段之前，在利用第一复位电路160对第一节点P1进行复位的同时，可以使阈值补偿电路130开启，由此使得第一复位电路160传输的第一复位电压可以通过阈值补偿电路130而被传输至第三节点P3，由此实现对第三节点P3的复位。
例如，在数据写入阶段之前，第二复位电路190响应于第二复位信号导通，以将第二复位电压施加至发光元件170(例如发光元件170的阳极)，从而对第四节点P4进行复位。
例如，在一些示例中，在数据写入阶段之前，第一节点P1和第二节点P2同时进行复位，或者第一节点P1和第二节点P2在不同的时段分别进行复位。也即是，可以同时对第一节点P1和第二节点P2进行复位，也可以按照先后顺序对第一节点P1和第二节点P2进行复位，可以先复位第一节点P1、再复位第二节点P2，也可以先复位第二节点P2、再复位第一节点P1。
例如，在一些示例中，在数据写入阶段之前，在第三节点P3和第四节点P4均进行复位的情形，第三节点P3和第四节点P4同时进行复位或者在不同的时段分别进行复位。也即是，可以同时对第三节点P3和第四节点P4进行复位，也可以按照先后顺序对第三节点P3和第四节点P4进行复位，可以先复位第三节点P3、再复位第四节点P4，也可以先复位第四节点P4、再复位第三节点P3。
例如，在一些示例中，在数据写入阶段之前，第三节点P3和第四节点P4至少之一的复位时段与第一节点P1和第二节点P2至少之一的复位时段重合。也即是，第三节点P3和第四节点P4中的至少一个节点与第一节点P1和第二节点P2中的至少一个节点同时复位。
例如，在一些示例中，在数据写入阶段之前，第一节点P1的复位时段、第二节点P2的复位时段、第三节点P3的复位时段、第四节点P4的复位时段均不重合。也即是，每个节点的复位时段均不与其他节点的复位时段重合，在每个复位时段中仅有一个节点被复位。需要说明的是，复位时段是指对节点进行复位的时段，复位时段可以是持续的一段时间，也可以是一个短暂的时间点，这可以根据复位操作所需要的时长而定，本公开的实施例对此不作限制。
例如，本公开实施例提供的驱动方法还可以进一步包括如下操作：
在数据写入阶段之后、发光阶段之前，第一发光控制电路响应于第一发光控制信号导通，以将第一电压施加至驱动电路的第一端，从而对第二节点进行复位；和/或
在数据写入阶段之后、发光阶段之前，第一复位电路响应于第一复位信号导通，以将第一复位电压施加至驱动电路的第二端，从而对第三节点进行复位；和/或
在数据写入阶段之后、发光阶段之前，第二复位电路响应于第二复位信号导通，以将第二复位电压施加至发光元件，从而对第四节点进行复位。
例如，对于图2、图3、图4、图5所示的像素电路10，在数据写入阶段之后、发光阶段之前，第一发光控制电路150响应于第一发光控制信号导通，以将第一电压施加至驱动电路110的第一端111，也即施加至第二节点P2，从而对第二节点P2进行复位。
例如，对于图2、图3、图4所示的像素电路10，在数据写入阶段之后、发光阶段之前，第一复位电路160响应于第一复位信号导通，以将第一复位电压施加至驱动电路110的第二端112，也即施加至第三节点P3，从而对第三节点P3进行复位。
例如，对于图5所示的像素电路10，在数据写入阶段之后、发光阶段之前，在第一复位电路160导通的同时，使阈值补偿电路130也导通，从而可以将第一复位电压经由阈值补偿电路130施加至第三节点P3，以对第三节点P3进行复位。
例如，在数据写入阶段之后、发光阶段之前，第二复位电路190响应于第二复位信号导通，以将第二复位电压施加至发光元件170(例如发光元件170的阳极)，也即是，施加至第四节点P4，从而对第四节点P4进行复位。
例如，在一些示例中，在数据写入阶段之后、发光阶段之前，第二节点P2、第三节点P3、第四节点P4中至少两个节点同时进行复位，或者第二节点P2、第三节点P3、第四节点P4中至少两个节点在不同的时段分别进行复位。也即是，可以在三个不同的复位时段分别对第二节点P2、第三节点P3、第四节点P4分别单独进行复位；也可以对第二节点P2、第三节点P3、第四节点P4中任意两个节点同时进行复位，对余下的另一节点在不同的时段进行复位；也可以在同一时段对第二节点P2、第三节点P3、第四节点P4这三个节点进行同时复位。这可以根据实际需求而定，本公开的实施例对此不作限制。
在本公开实施例提供的驱动方法中，在数据写入阶段之前，可以对第一节点P1、第二节点P2、第三节点P3、第四节点P4中的任意一个节点或多个节点进行复位。对于需要进行复位的节点，可以同时进行复位，也可以使各个节点的复位时段彼此错开。由此，可以在写数据之前，对OLED的阳极和/或驱动晶体管的源极、漏极、栅极中的一个或多个进行初始化或者复位的操作，通过对数据写入路径上的节点进行复位，可以使残余电荷导致的不良影响降低或者消除，实现显示效果的优化。
在本公开实施例提供的驱动方法中，在数据写入阶段之后、发光阶段之前，可以对第二节点P2、第三节点P3、第四节点P4中的任意一个节点或多个节点进行复位。对于需要进行复位的节点，可以同时进行复位，也可以使各个节点的复位时段彼此错开。由此，可以在写数据之后、发光之前，对OLED的阳极和/或驱动晶体管的源极、漏极中的一个或多个进行初始化或者复位的操作，通过对发光路径上的节点进行复位，可以使残余电荷导致的不良影响降低或者消除，实现显示效果的优化。
在本公开实施例提供的驱动方法中，在数据写入阶段之前需要进行复位的节点与在数据写入阶段之后及发光阶段之前需要进行复位的节点可以相同或不同，在数据写入阶段之前的复位操作与在数据写入阶段之后及发光阶段之前的复位操作可以相同或不同，这可以根据实际需求而定，本公开的实施例对此不作限制。
下面结合具体的电路结构对本公开实施例提供的驱动方法进行简要说明。
图7为图2所示的像素电路的电路结构示意图。如图7所示，该像素电路10包括：晶体管M1至晶体管M7以及存储电容Cst。例如，晶体管M3被用作驱动晶体管，其他的晶体管被用作开关晶体管。发光元件170可以实现为发光元件EL，发光元件EL例如可以采用OLED，本公开的实施例包括但不限于此，以下各实施例均以OLED为例进行说明，不再赘述。该OLED可以为各种类型，例如顶发射、底发射等，可以发红光、绿光、蓝光或白光等，本公开的实施例对此不作限制。
例如，如图7所示，更详细地，驱动电路110可以实现为驱动晶体管，也即晶体管M3。驱动晶体管(晶体管M3)的栅极作为驱动电路110的控制端113，驱动晶体管(晶体管M3)的第一极作为驱动电路110的第一端111，驱动晶体管(晶体管M3)的第二极作为驱动电路110的第二端112。
数据写入电路120可以实现为数据写入晶体管，也即晶体管M4。数据写入晶体管(晶体管M4)的栅极与第一扫描线(扫描线S3)连接以接收第一扫描信号，数据写入晶体管(晶体管M4)的第一极与数据线(数据线DL)连接以接收数据信号，数据写入晶体管(晶体管M4)的第二极与驱动晶体管(晶体管M3)的第一极连接于第二节点P2。
阈值补偿电路130可以实现为阈值补偿晶体管，也即晶体管M2。阈值补偿晶体管(晶体管M2)的栅极与第二扫描线(扫描线S5)连接以接收第二扫描信号，阈值补偿晶体管(晶体管M2)的第一极与驱动晶体管(晶体管M3)的第二极连接于第三节点P3，阈值补偿晶体管(晶体管M2)的第二极与驱动晶体管(晶体管M3)的栅极连接于第一节点P1。
存储电路140可以实现为存储电容Cst，存储电容Cst的第一极与第一电压线VDD连接，存储电容Cst的第二极与驱动晶体管(晶体管M3)的栅极连接于第一节点P1。
第一发光控制电路150可以实现为第一发光控制晶体管，也即晶体管M5。第一发光控制晶体管(晶体管M5)的栅极与第一发光控制线(扫描线S1)连接以接收第一发光控制信号，第一发光控制晶体管(晶体管M5)的第一极与第一电压线VDD连接，第一发光控制晶体管(晶体管M5)的第二极与驱动电路的第一端连接，也即与驱动晶体管(晶体管M3)的第一极连接于第二节点P2。
第一复位电路160可以实现为第一复位晶体管，也即晶体管M1。第一复位晶体管(晶体管M1)的栅极与第一复位线(扫描线S4)连接以接收第一复位信号，第一复位晶体管(晶体管M1)的第一极与第一复位电压线(电压线INIT1)连接以接收第一复位电压，第一复位晶体管(晶体管M1)的第二极与驱动晶体管(晶体管M3)的第二极连接于第三节点P3。
第二发光控制电路180可以实现为第二发光控制晶体管，也即晶体管M6。第二发光控制晶体管(晶体管M6)的栅极与第二发光控制线(扫描线S2)连接以接收第二发光控制信号，第二发光控制晶体管(晶体管M6)的第一极与驱动电路的第二端连接，也即与驱动晶体管(晶体管M3)的第二极连接于第三节点P3，第二发光控制晶体管(晶体管M6)的第二极与发光元件EL的阳极连接于第四节点P4。
第二复位电路190可以实现为第二复位晶体管，也即晶体管M7。第二复位晶体管(晶体管M7)的栅极与第二复位线(扫描线S6)连接以接收第二复位信号，第二复位晶体管(晶体管M7)的第一极与第二复位电压线(电压线INIT2)连接以接收第二复位电压，第二复位晶体管(晶体管M7)的第二极与第二发光控制晶体管(晶体管M6)的第二极和发光元件EL连接于第四节点P4。
例如，驱动晶体管(晶体管M3)、数据写入晶体管(晶体管M4)、第一发光控制晶体管(晶体管M5)、第一复位晶体管(晶体管M1)为第一类型的晶体管；阈值补偿晶体管(晶体管M2)为第二类型的晶体管；第一类型不同于第二类型。例如，在一些示例中，第一类型的晶体管包括P型薄膜晶体管，第二类型的晶体管包括N型薄膜晶体管，也即是，驱动晶体管(晶体管M3)、数据写入晶体管(晶体管M4)、第一发光控制晶体管(晶体管M5)、第一复位晶体管(晶体管M1)为P型薄膜晶体管，而阈值补偿晶体管(晶体管M2)为N型晶体管。当然，本公开的实施例不限于此，可以根据实际需要改变像素电路10所采用的某些晶体管的类型，例如将P型薄膜晶体管变更为N型薄膜晶体管，或者将N型薄膜晶体管变更为P型薄膜晶体管。
图8为本公开一些实施例提供的用于图7所示的像素电路的一种时序图。如图8所示，在一些示例中，在第一阶段T1，晶体管M5的栅极连接到扫描线S1，S1为低电位，晶体管M5导通，第一电压线VDD的高电位被写入到晶体管M3的第一极，也即写入到第二节点P2，第二节点P2的电位为V1，V1的电位可以是VDD，也可以是大于0且小于VDD，如图9所示。如果V1的电位等于VDD，则第一电压线VDD提供的电位是恒定的；如果V1的电位大于0且小于VDD，则第一电压线VDD提供的电位是变化的。晶体管M1的栅极连接到扫描线S4，S4为低电位，晶体管M1导通，晶体管M2的栅极连接到扫描线S5，S5为高电位，晶体管M2导通，电压线INIT1的低电位写入到晶体管M3的第二极(也即第三节点P3)和晶体管M3的栅极(也即第一节点P1)。晶体管M7的栅极连接到扫描线S6，S6为低电位，晶体管M7导通，电压线INIT2的低电位写入到发光元件EL的阳极(也即第四节点P4)。由此，在第一阶段T1，进行了发光元件EL的阳极以及晶体管M3的第一极、第二极、栅极的复位，消除了上一帧显示的残余电荷，有利于第二阶段T2数据写入能够准确进行。
在第二阶段T2，S3和S5分别为低电平和高电平，晶体管M4和晶体管M2导通，数据信号依次经晶体管M4、晶体管M3、晶体管M2而被写入到晶体管M3的栅极，此时第一节点P1的电位为Vdata+|Vth|。Vdata为数据信号，Vth为晶体管M3的阈值电压。在此阶段，为了确保第四节点P4在发光前能保持稳定的低电位，因此，在第二阶段T2，晶体管M7依然导通，电压线INIT2的低电位写入到第四节点P4。也即是，在第一阶段T1和第二阶段T2这两个阶段均对第四节点P4进行复位。
在第三阶段T3，S1和S2的电位为低电位，晶体管M5和晶体管M6导通，发光元件EL发光。流经晶体管M3的电流为：I＝1/2μ*W/L*Cox(Vgs-Vth)2＝1/2μ*W/L*Cox(VDD-Vdata)2。其中，W/L为晶体管M3的宽长比，Cox为晶体管M3的沟道绝缘层的介电常数，μ为晶体管M3的沟道载流子迁移率。通过仿真，得到了较好的仿真效果，其中，仿真条件为：VDD为4.6V，VSS为-3V，Vinit(也即INIT1和INIT2)为-3V，Vdata为3V，Vth为-2V。这里，较好的仿真效果是指写入数据的精确度较高，发光阶段发光器件阳极的电位几乎不受残余电荷的影响。
如图9所示，在第三阶段T3，也即在发光阶段，第一电压线VDD的电位为VDD；在非发光阶段，包括进行复位的第一阶段T1和进行数据写入的第二阶段T2，为了节省功耗，第一电压线的电位可以降低至V1。第二节点P2的电位可以是V1，即大于0且小于等于VDD，由此可以实现复位的作用。
在该示例中，S2和S5可以为同一栅极驱动电路(例如GOA)输出的信号；S3和S4可以由同一类的GOA提供信号，例如，S3是GOA中某一级移位寄存器单元提供的信号，S4是GOA中上一级移位寄存器单元提供的信号。由此，对于一行像素电路，至少需要4个GOA，或者，GOA的一级移位寄存器单元需要输出4个移位信号(若所采用的GOA能够输出多个信号，例如一个GOA可以输出两种脉宽不同的信号或者两种电位不同的信号)。
图10为本公开一些实施例提供的用于图7所示的像素电路的另一种时序图。如图10所示，该示例与图8所示的示例相比，是在图8的复位阶段与数据写入阶段之间增加了一个时间段，用作晶体管M3的漏极和栅极(也即第三节点P3和第一节点P1)的复位。当然，为了缩短复位的时间，在其他示例中，此阶段也可以并入T1阶段。
在图10所示的示例中，在数据写入之后、发光之前对晶体管M3的源极(也即第二节点P2)和晶体管M7的漏极(也即发光元件EL的阳极)进行再次复位，即增加了T4阶段。对于第二节点P2的再次复位，是为了消除在数据写入之后第二节点P2处的残余电荷，进而消除对发光阶段流入驱动晶体管(晶体管M3)电流的影响。对于第四节点P4的再次复位，是为了消除数据写入阶段可能经过晶体管M6的漏电流在第四节点P4可能产生的残余电荷。S6的低电位控制晶体管M7导通，为了使得第四节点P4的电位在非发光阶段能长期保持INIT2的电位，可以设置S6在T1-T4的4个时间段都保持为低电位。通过仿真，得到了较好的仿真效果，其中，仿真条件为：VDD为4.6V，VSS为-3V，Vinit(也即INIT1和INIT2)为-3V，Vdata为3V。
在该示例中，S3和S4可以由同一类的GOA提供信号，例如，S3是GOA中某一级移位寄存器单元提供的信号，S4是GOA中上一级移位寄存器单元提供的信号。由此，对于一行像素电路，至少需要4个GOA，或者，GOA的一级移位寄存器单元需要输出4个移位信号(若所采用的GOA能够输出多个信号，例如一个GOA可以输出两种脉宽不同的信号或者两种电位不同的信号)。
图11为本公开一些实施例提供的用于图7所示的像素电路的另一种时序图。如图11所示，该示例与图10所示的示例相比，相同点是：在数据写入阶段T3的前一阶段T2和后一阶段T4，对第二节点P2和第四节点P4都进行复位操作，从而确保数据能准确写入，并且，在发光之前能消除发光路径上的残余电荷。在该示例中，第一节点P1和第三节点P3的复位操作在第一阶段T1进行。
在该示例中，S1和S5可以为同一GOA输出的信号；S3和S4可以由同一类的GOA提供信号，例如，S3是GOA中某一级移位寄存器单元提供的信号，S4是GOA中上两级移位寄存器单元提供的信号。由此，对于一行像素电路，至少需要4个GOA，或者，GOA的一级移位寄存器单元需要输出4个移位信号。
图12为图5所示的像素电路的电路结构示意图。如图12所示，该像素电路10包括：晶体管M1至晶体管M8以及存储电容Cst。例如，晶体管M3被用作驱动晶体管，其他的晶体管被用作开关晶体管。发光元件170可以实现为发光元件EL，发光元件EL例如可以采用OLED，本公开的实施例包括但不限于此，以下各实施例均以OLED为例进行说明，不再赘述。该OLED可以为各种类型，例如顶发射、底发射等，可以发红光、绿光、蓝光或白光等，本公开的实施例对此不作限制。
例如，如图12所示，更详细地，驱动电路110可以实现为驱动晶体管，也即晶体管M3；数据写入电路120可以实现为数据写入晶体管，也即晶体管M4；阈值补偿电路130可以实现为阈值补偿晶体管，也即晶体管M2；存储电路140可以实现为存储电容Cst；第一发光控制电路150可以实现为第一发光控制晶体管，也即晶体管M5；第二发光控制电路180可以实现为第二发光控制晶体管，也即晶体管M6；第二复位电路190可以实现为第二复位晶体管，也即晶体管M7。这些晶体管和存储电容的连接方式与图7所示的电路结构类似，此处不再赘述。
该示例与图7所示的电路结构的不同点在于：第一复位电路160的连接方式不同，并且还包括防漏电电路230。例如，第一复位电路160可以实现为第一复位晶体管，也即晶体管M1。第一复位晶体管(晶体管M1)的栅极连接第一复位线(扫描线S4)，第一复位晶体管(晶体管M1)的第一极连接第一复位电压线(电压线INIT1)，第一复位晶体管(晶体管M1)的第二极连接晶体管M2的第二极。防漏电电路230可以实现为防漏电晶体管，也即晶体管M8。防漏电晶体管(晶体管M8)的栅极与第三扫描线(扫描线S7)连接，防漏电晶体管(晶体管M8)的第一极与晶体管M2的第二极连接，防漏电晶体管(晶体管M8)的第二极与晶体管M3的栅极连接于第一节点P1。例如，防漏电晶体管为第二类型的晶体管，例如为N型薄膜晶体管。
图13为本公开一些实施例提供的用于图12所示的像素电路的一种时序图。如图13所示，在一些示例中，与前述示例采用图7所示的电路结构相比，该示例采用的像素电路10中包含两个N型薄膜晶体管(晶体管M8和晶体管M2)，因此能够在容易漏电的第一节点P1起到更好的防漏电作用。并且，两个N型薄膜晶体管M2和M8可以增强操作的灵活性，例如需要仅复位第一节点P1时，将晶体管M8导通即可。
如图13所示，在第一阶段T1，S7控制的晶体管M8导通，S4控制的晶体管M1导通，第一节点P1写入INIT1的复位电压，对晶体管M3的栅极进行复位，也即对第一节点P1进行复位。S1控制的晶体管M5导通，S6控制的晶体管M7导通，VDD的高电位写入到第二节点P2，从而对第二节点P2复位，INIT2的电位写入到发光元件EL的阳极，从而对第四节点P4进行复位。
在第二阶段T2，进行写数据操作。S3控制的晶体管M4导通，S5控制的晶体管M2导通，将数据信号写入到晶体管M3的栅极(也即第一节点P1)，此时第一节点P1的电位为Vdata+|Vth|。同时，S6控制的晶体管M7依然保持导通，使得第四节点P4的电位为INIT2。
在第三阶段T3，S1和S2的电位为低，晶体管M5和晶体管M6导通，因此发光元件EL发光。
图14为本公开一些实施例提供的用于图12所示的像素电路的另一种时序图。如图14所示，该示例与图13所示的示例相比，区别在于写数据前的复位操作分两个阶段进行，也即是，在第一阶段T1对第二节点P2和第四节点P4进行复位，在第二阶段T2对第一节点P1进行复位。为了缩短时间，在其他示例中，也可以将本示例中的T1和T2阶段合并在一个阶段进行。在写数据之后，对第二节点P2和第四节点P4再次进行复位，以消除发光路径上的残余电荷，然后再进入发光阶段。
在该示例中，S7和S1可以为同一GOA输出的信号；S3和S4可以由同一类的GOA提供信号，例如，S3是GOA中某一级移位寄存器单元提供的信号，S4是GOA中上一级移位寄存器单元提供的信号。由此，对于一行像素电路，至少需要5个GOA，或者，GOA的一级移位寄存器单元需要输出5个移位信号。
图15为本公开一些实施例提供的用于图12所示的像素电路的另一种时序图。如图15所示，在该示例中，在数据写入阶段(第三阶段T3)的前一阶段T2和后一阶段T4，对第二节点P2和第四节点P4都进行复位操作。对第一节点P1的复位操作在第一阶段T1进行。关于复位操作时各个晶体管的导通情况可以参考上文内容，此处不再赘述。
图16为本公开一些实施例提供的用于图12所示的像素电路的另一种时序图。如图16所示，在该示例中，在写数据前的两个阶段中进行复位操作。具体地，在第一阶段T1对第一节点P1和第三节点P3进行复位，在第二阶段T2对第二节点P2和第四节点P4进行复位。在写数据之后，对第二节点P2、第三节点P3、第四节点P4进行复位，第二节点P2的电位为VDD，第三节点P3的电位为INIT1，第四节点P4的电位为INIT2。关于复位操作时各个晶体管的导通情况可以参考上文内容，此处不再赘述。
图17为图3所示的像素电路的电路结构示意图。如图17所示，该像素电路10包括：晶体管M1至晶体管M8以及存储电容Cst。例如，晶体管M3被用作驱动晶体管，其他的晶体管被用作开关晶体管。发光元件170可以实现为发光元件EL，发光元件EL例如可以采用OLED，本公开的实施例包括但不限于此，以下各实施例均以OLED为例进行说明，不再赘述。该OLED可以为各种类型，例如顶发射、底发射等，可以发红光、绿光、蓝光或白光等，本公开的实施例对此不作限制。
例如，如图17所示，更详细地，驱动电路110可以实现为驱动晶体管，也即晶体管M3；数据写入电路120可以实现为数据写入晶体管，也即晶体管M4；阈值补偿电路130可以实现为阈值补偿晶体管，也即晶体管M2；存储电路140可以实现为存储电容Cst；第一发光控制电路150可以实现为第一发光控制晶体管，也即晶体管M5；第二发光控制电路180可以实现为第二发光控制晶体管，也即晶体管M6；第一复位电路160可以实现为第一复位晶体管，也即晶体管M1；第二复位电路190可以实现为第二复位晶体管，也即晶体管M7。这些晶体管和存储电容的连接方式与图7所示的电路结构类似，此处不再赘述。
该示例与图7所示的电路结构的不同点在于：还包括第三复位电路210。例如，第三复位电路210可以实现为第三复位晶体管，也即晶体管M8。第三复位晶体管(晶体管M8)的栅极连接第三复位线(扫描线S7)以接收第三复位信号，第三复位晶体管(晶体管M8)的第一极连接第三复位电压线(电压线INIT1)以接收第三复位电压，第三复位晶体管(晶体管M8)的第二极与驱动电路110的控制端113连接，也即与晶体管M3的栅极连接于第一节点P1。例如，第三复位晶体管为第二类型的晶体管，例如为N型薄膜晶体管。
图18为本公开一些实施例提供的用于图17所示的像素电路的一种时序图。如图18所示，在该示例中，晶体管M1用作给晶体管M3的漏极(也即第三节点P3)复位。在第一阶段T1，对第一节点P1、第二节点P2、第三节点P3、第四节点P4进行复位。然后，在第二阶段T2，进行数据写入操作。在第三阶段T3，通过导通的晶体管M5对第二节点P2进行复位，通过导通的晶体管M1对第三节点P3进行复位，通过导通的晶体管M7对第四节点P4进行复位。在第四阶段T4，发光元件EL发光。关于复位操作时各个晶体管的导通情况可以参考上文内容，此处不再赘述。
图19为本公开一些实施例提供的用于图17所示的像素电路的另一种时序图。如图19所示，在该示例中，在第一阶段T1，对第一节点P1、第二节点P2、第四节点P4进行复位；在第二阶段T2，对第一节点P1、第三节点P3、第四节点P4进行复位。例如，可以通过导通的晶体管M5对第二节点P2进行复位，通过导通的晶体管M1对第三节点P3进行复位，通过导通的晶体管M7对第四节点P4进行复位，通过导通的晶体管M8对第一节点P1进行复位。在第三阶段T3，进行数据写入操作。然后，在第四阶段T4，发光元件EL发光。关于复位操作时各个晶体管的导通情况可以参考上文内容，此处不再赘述。
图20为本公开一些实施例提供的用于图17所示的像素电路的另一种时序图。如图20所示，在该示例中，在第一阶段T1，对第一节点P1、第二节点P2、第四节点P4进行复位；在第二阶段T2，对第一节点P1、第三节点P3、第四节点P4进行复位。在第三阶段T3，进行数据写入操作。在第四阶段T4，对第三节点P3和第四节点P4进行复位。在第五阶段T5，发光元件EL发光。关于复位操作时各个晶体管的导通情况可以参考上文内容，此处不再赘述。
图21为图4所示的像素电路的电路结构示意图。如图21所示，该像素电路10包括：晶体管M1至晶体管M9以及存储电容Cst。例如，晶体管M3被用作驱动晶体管，其他的晶体管被用作开关晶体管。发光元件170可以实现为发光元件EL，发光元件EL例如可以采用OLED，本公开的实施例包括但不限于此，以下各实施例均以OLED为例进行说明，不再赘述。该OLED可以为各种类型，例如顶发射、底发射等，可以发红光、绿光、蓝光或白光等，本公开的实施例对此不作限制。
例如，如图21所示，更详细地，驱动电路110可以实现为驱动晶体管，也即晶体管M3；数据写入电路120可以实现为数据写入晶体管，也即晶体管M4；阈值补偿电路130可以实现为阈值补偿晶体管，也即晶体管M2；存储电路140可以实现为存储电容Cst；第一发光控制电路150可以实现为第一发光控制晶体管，也即晶体管M5；第二发光控制电路180可以实现为第二发光控制晶体管，也即晶体管M6；第一复位电路160可以实现为第一复位晶体管，也即晶体管M1；第二复位电路190可以实现为第二复位晶体管，也即晶体管M7；第三复位电路210可以实现为第三复位晶体管，也即晶体管M8。这些晶体管和存储电容的连接方式与图17所示的电路结构类似，此处不再赘述。
该示例与图17所示的电路结构的不同点在于：还包括第四复位电路220。例如，第四复位电路220可以实现为第四复位晶体管，也即晶体管M9。第四复位晶体管(晶体管M9)的栅极与第四复位线(扫描线S8)连接以接收第四复位信号，第四复位晶体管(晶体管M9)的第一极与第四复位电压线(电压线INIT4)连接以接收第四复位电压，第四复位晶体管(晶体管M9)的第二极与驱动电路110的第一端111连接，也即与晶体管M3的第一极连接于第二节点P2。
图22为本公开一些实施例提供的用于图21所示的像素电路的一种时序图。如图22所示，在该示例中，在第一阶段T1，通过导通的晶体管M8对第一节点P1进行复位，通过导通的晶体管M9和晶体管M7分别对第二节点P2和第四节点P4进行复位。在第二阶段T2，通过导通的晶体管M1对第三节点P3进行复位。在第三阶段T3，进行写数据操作。在第四阶段T4，再次通过导通的晶体管M1和晶体管M7分别对第三节点P3和第四节点P4进行复位。在第五阶段T5，发光元件EL发光。关于复位操作时各个晶体管的导通情况可以参考上文内容，此处不再赘述。
对该时序进行仿真，仿真条件为：VINT4为6V，VINT1为-3V或-4V，VINT2为-3V，VINT3分别为0V、1V、2V、3V、4V。在VINT3取不同电压值时，均能得到较好的仿真效果。例如，VINT3的电位可以为0V、1V、2V、3V、4V，其数值可以根据实际的需要进行选择。如果需要快速复位，应用于高频场景，则可以选择电位较低的数值，例如0V；如果需要较慢的速度复位，应用于低频场景，则可以选择与数据电压接近的电位，例如3V或4V。
在该示例中，第三节点P3被第一复位晶体管(晶体管M1)复位后的电位大于第四节点P4被第二复位晶体管(晶体管M7)复位后的电位；第一节点P1被第三复位晶体管(晶体管M8)复位后的电位小于第三节点P3被第一复位晶体管(晶体管M1)复位后的电位；第一节点P1被第三复位晶体管(晶体管M8)复位后的电位小于或等于第四节点P4被第二复位晶体管(晶体管M7)复位后的电位；第二节点P2被第四复位晶体管(晶体管M9)复位后的电位大于第一节点P1被第三复位晶体管(晶体管M8)复位后的电位；第二节点P2被第四复位晶体管(晶体管M9)复位后的电位大于第三节点P3被第一复位晶体管(晶体管M1)复位后的电位；第二节点P2被第四复位晶体管(晶体管M9)复位后的电位大于第四节点P4被第二复位晶体管(晶体管M7)复位后的电位。由此可以得到较好的复位效果，更好地降低残余电荷的影响。
例如，对于图22所示的时序，在不同的工作频率下，一帧时间内的复位情形可以不同。例如，在低频情形，例如30Hz及以下，对第一节点P1、第二节点P2、第三节点P3、第四节点P4这4个节点都进行复位。由于在低频工作时，有更充足的时间完成复位，且在低频状态下，像素电路中的晶体管更容易发生漏电，因此充分的复位有利于改善迟滞效应，进而提升显示画质。例如，在中等频率情形，例如30Hz至90Hz，可以选择复位比低频状态更少的节点，例如复位第一节点P1、第二节点P2、第四节点P4这3个节点，或者复位第一节点P1、第三节点P3、第四节点P4这3个节点。在高频工作状态，例如90Hz至120Hz甚至更高的频率，可以选择复位比中频状态/低频状态更少的节点，例如复位第一节点P1、第四节点P4这2个节点，或仅复位二者中的一个节点。在越高的频率下，复位的节点越少，有利于实现在短时间内的数据快速写入，进而实现高刷新率。而且，在高频工作状态下，复位的节点个数减少，有利于进一步降低功耗。
例如，为了既减少像素电路中的晶体管数量，又能实现第二节点P2的复位，可以采用另行提供的电压生成电路来生成三种电压信号以供像素电路使用，也即生成VDD1、VDD2、VSS三种电压信号，或者在第一电压线VDD处连接两根信号线以分别传输VDD1和VDD2。三者的大小关系是：VDD1>VDD2>VSS。在非发光阶段，第一电压线VDD连接的信号是VDD2；在发光阶段，第一电压线VDD连接的信号是VDD1。由此，可以省略图21中的晶体管M9。当然，本公开的实施例不限于此，第一电压线VDD上传输的第一电压也可以是恒定的，本公开的实施例对此不作限制。
图23为本公开一些实施例提供的一种像素电路的电路结构示意图。在一些示例中，如图23所示，该像素电路10包括：晶体管M1至晶体管M9以及存储电容Cst。例如，晶体管M3被用作驱动晶体管，其他的晶体管被用作开关晶体管。发光元件170可以实现为发光元件EL，发光元件EL例如可以采用OLED，本公开的实施例包括但不限于此，以下各实施例均以OLED为例进行说明，不再赘述。该OLED可以为各种类型，例如顶发射、底发射等，可以发红光、绿光、蓝光或白光等，本公开的实施例对此不作限制。
例如，如图23所示，更详细地，驱动电路110可以实现为驱动晶体管，也即晶体管M3；数据写入电路120可以实现为数据写入晶体管，也即晶体管M4；阈值补偿电路130可以实现为阈值补偿晶体管，也即晶体管M2；存储电路140可以实现为存储电容Cst；第一发光控制电路150可以实现为第一发光控制晶体管，也即晶体管M5；第二发光控制电路180可以实现为第二发光控制晶体管，也即晶体管M6；第一复位电路160可以实现为第一复位晶体管，也即晶体管M1；第二复位电路190可以实现为第二复位晶体管，也即晶体管M7；第三复位电路210可以实现为第三复位晶体管，也即晶体管M8；第四复位电路220可以实现为第四复位晶体管，也即晶体管M9。该示例的像素电路10的工作原理与图21所示的像素电路10的工作原理基本相同，区别在于该示例的像素电路10中所有的晶体管均为N型薄膜晶体管，相关原理可参考上文内容，此处不再赘述。
图24为本公开一些实施例提供的用于图23所示的像素电路的一种时序图。在该示例中，在第一阶段T1，通过导通的晶体管M9对第二节点P2进行复位。在第二阶段T2，通过导通的晶体管M1对第三节点P3进行复位，通过导通的晶体管M7对第四节点P4进行复位，通过导通的晶体管M8对第一节点P1进行复位。在第三阶段T3，进行写数据操作。在第四阶段T4，再次通过导通的晶体管M7和晶体管M9分别对第四节点P4和第二节点P2进行复位。在第五阶段T5，发光元件EL发光。
需要说明的是，上文结合图7至图24描述了多个示例，虽然在这些示例中对第一节点P1、第二节点P2、第三节点P3、第四节点P4的复位操作以特定的顺序进行了描述，但这并不构成对本公开实施例的限制。对第一节点P1、第二节点P2、第三节点P3、第四节点P4的复位操作的顺序可以不限于本公开实施例所描述的情形，可以根据实际情况进行调整和更改，本公开的实施例对此不作限制。在本公开的实施例中，可以选择第一节点P1、第二节点P2、第三节点P3、第四节点P4中的一个或多个节点进行复位，可以在数据写入阶段之前和/或在数据写入阶段与发光阶段之间(也即数据写入阶段后、发光阶段前)进行复位，可以采用任意适用的顺序和方式对选择的节点进行复位，本公开的实施例对此不作限制。
需要说明的是，虽然上文针对具体的电路结构描述了对各个节点的复位操作，但是这并不构成对本公开实施例的限制，本公开实施例提供的驱动方法还可以应用于其他电路结构，不限于图2至图5、图7、图12、图17、图21、图23所示出的电路结构，不限于包含7个晶体管/8个晶体管/9个晶体管的像素电路，该驱动方法可以应用于任意适用的像素电路。
在本公开的实施例中，在数据写入之前对数据写入路径上的节点进行复位，这样可以消除前一阶段残余电荷(包括由于漏电流造成的残余电荷)的影响，使得数据可以准确写入到驱动晶体管的栅极。在发光之前对发光路径上的节点进行复位，由于发光阶段是在数据写入之后，数据写入后会在发光路径上产生残余电荷，一些晶体管的漏电也会在发光路径上产生残余电荷，在发光之前对可能有残余电荷的位置或者节点进行复位，能显著提升发光路径上的发光电流准确度，进而提升显示品质。
需要说明的是，本公开的各实施例中，存储电容Cst可以是通过工艺制程制作的电容器件，例如通过制作专门的电容电极来实现电容器件，该电容的各个电极可以通过金属层、半导体层(例如掺杂多晶硅)等实现，并且，存储电容Cst也可以是晶体管之间的寄生电容，可以通过晶体管本身与其他器件、线路来实现。
需要注意的是，在本公开的各个实施例的说明中，第一节点P1、第二节点P2、第三节点P3、第四节点P4并非表示实际存在的部件，而是表示电路图中相关电连接的汇合点。
需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管、场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。
另外，在本公开的实施例中，当晶体管采用N型晶体管时，晶体管的第一极是漏极，第二极是源极；当晶体管采用P型晶体管时，晶体管的第一极是源极，第二极是漏极。当改变晶体管的类型时，只需将选定类型的晶体管的各极参照本公开的实施例中的相应晶体管的各极相应连接，并且使相应的电压端提供对应的高电压或低电压即可。当采用N型晶体管时，可以采用氧化铟镓锌(Indium Gallium Zinc Oxide，IGZO)作为薄膜晶体管的有源层，相对于采用低温多晶硅(Low Temperature Poly Silicon，LTPS)或非晶硅(例如氢化非晶硅)作为薄膜晶体管的有源层，可以有效减小晶体管的尺寸以及防止漏电流。
本公开至少一个实施例还提供一种像素电路。该像素电路包括：驱动电路、数据写入电路、阈值补偿电路、存储电路、第一发光控制电路和第一复位电路。驱动电路包括控制端、第一端和第二端，且配置为控制流经发光元件的驱动电流。数据写入电路与驱动电路的第一端连接，且配置为在数据写入阶段响应于第一扫描信号将数据信号写入驱动电路的第一端。阈值补偿电路连接在驱动电路的控制端和驱动电路的第二端之间，且配置为响应于第二扫描信号将基于数据信号的补偿信号写入驱动电路的控制端。存储电路与驱动电路的控制端和第一电压线连接，存储电路与驱动电路的控制端连接于第一节点，存储电路配置为存储补偿信号并将补偿信号保持在驱动电路的控制端。第一发光控制电路与第一电压线和驱动电路的第一端连接，第一发光控制电路与驱动电路的第一端连接于第二节点，第一发光控制电路配置为在数据写入阶段之前响应于第一发光控制信号将第一电压线提供的第一电压施加至驱动电路的第一端，从而对第二节点进行复位。第一复位电路与阈值补偿电路连接，且配置为在数据写入阶段之前响应于第一复位信号将第一复位电压施加至驱动电路的控制端，从而对第一节点进行复位。该像素电路可以降低或消除残余电荷对写入数据的精确度和发光阶段发光器件阳极的电位的影响，实现显示效果的优化。关于该像素电路的详细说明可以参考上文关于图2至图5所示的像素电路10的说明，此处不再赘述。
本公开至少一个实施例还提供一种像素电路。该像素电路包括：驱动电路、数据写入电路、阈值补偿电路、存储电路和第一复位电路。驱动电路包括控制端、第一端和第二端，且配置为控制流经发光元件的驱动电流；数据写入电路与驱动电路的第一端连接，且配置为响应于第一扫描信号将数据信号写入驱动电路的第一端；阈值补偿电路连接在驱动电路的控制端和驱动电路的第二端之间，且配置为响应于第二扫描信号将基于数据信号的补偿信号写入驱动电路的控制端；存储电路与驱动电路的控制端和第一电压线连接，且配置为存储补偿信号并将补偿信号保持在驱动电路的控制端；第一复位电路与阈值补偿电路和驱动电路的第二端连接，且配置为响应于第一复位信号将第一复位电压施加至驱动电路的第二端。该像素电路例如为图2、图3、图4所示的像素电路10，关于驱动电路、数据写入电路、阈值补偿电路、存储电路和第一复位电路的详细说明可参考上文中关于图2、图3、图4所示的像素电路10中的驱动电路110、数据写入电路120、阈值补偿电路130、存储电路140和第一复位电路160的说明，此处不再赘述。
例如，驱动电路包括驱动晶体管，驱动晶体管的栅极作为驱动电路的控制端，驱动晶体管的第一极作为驱动电路的第一端，驱动晶体管的第二极作为驱动电路的第二端。
例如，数据写入电路包括数据写入晶体管，数据写入晶体管的栅极与第一扫描线连接以接收第一扫描信号，数据写入晶体管的第一极与数据线连接以接收数据信号，数据写入晶体管的第二极与驱动晶体管的第一极连接。
例如，阈值补偿电路包括阈值补偿晶体管，阈值补偿晶体管的栅极与第二扫描线连接以接收第二扫描信号，阈值补偿晶体管的第一极与驱动晶体管的第二极连接，阈值补偿晶体管的第二极与驱动晶体管的栅极连接。
例如，存储电路包括存储电容，存储电容的第一极与第一电压线连接，存储电容的第二极与驱动晶体管的栅极连接。
例如，第一复位电路包括第一复位晶体管，第一复位晶体管的栅极与第一复位线连接以接收第一复位信号，第一复位晶体管的第一极与第一复位电压线连接以接收第一复位电压，第一复位晶体管的第二极与驱动晶体管的第二极连接。
关于各个晶体管及存储电容的具体连接方式，可以参考图7、图17、图21所示的像素电路10中各个晶体管及存储电容的连接方式，驱动晶体管例如为晶体管M3，数据写入晶体管例如为晶体管M4，阈值补偿晶体管例如为晶体管M2，存储电容例如为存储电容Cst，第一复位晶体管例如为晶体管M1，详细说明此处不再赘述。
在一些示例中，该像素电路还包括第一发光控制电路和第二发光控制电路。第一发光控制电路与第一电压线和驱动电路的第一端连接，且配置为响应于第一发光控制信号将第一电压线提供的第一电压施加至驱动电路的第一端。第二发光控制电路与驱动电路的第二端和发光元件连接，且配置为响应于第二发光控制信号将驱动电路的第二端的电压施加至发光元件。关于第一发光控制电路和第二发光控制电路的详细说明可参考上文中关于图2、图3、图4所示的像素电路10中的第一发光控制电路150和第二发光控制电路180的说明，此处不再赘述。
例如，第一发光控制电路包括第一发光控制晶体管，第一发光控制晶体管的栅极与第一发光控制线连接以接收第一发光控制信号，第一发光控制晶体管的第一极与第一电压线连接，第一发光控制晶体管的第二极与驱动电路的第一端连接。例如，第二发光控制电路包括第二发光控制晶体管，第二发光控制晶体管的栅极与第二发光控制线连接以接收第二发光控制信号，第二发光控制晶体管的第一极与驱动电路的第二端连接，第二发光控制晶体管的第二极与发光元件连接。关于各个晶体管的具体连接方式，可以参考图7、图17、图21所示的像素电路10中各个晶体管的连接方式，第一发光控制晶体管例如为晶体管M5，第二发光控制晶体管例如为晶体管M6，详细说明此处不再赘述。
在一些示例中，该像素电路还包括第二复位电路。第二复位电路与第二发光控制电路和发光元件连接，且配置为响应于第二复位信号将第二复位电压施加至发光元件。关于第二复位电路的详细说明可参考上文中关于图2、图3、图4所示的像素电路10中的第二复位电路190的说明，此处不再赘述。
例如，第二复位电路包括第二复位晶体管，第二复位晶体管的栅极与第二复位线连接以接收第二复位信号，第二复位晶体管的第一极与第二复位电压线连接以接收第二复位电压，第二复位晶体管的第二极与第二发光控制晶体管的第二极和发光元件连接。关于各个晶体管的具体连接方式，可以参考图7、图17、图21所示的像素电路10中各个晶体管的连接方式，第二复位晶体管例如为晶体管M7，详细说明此处不再赘述。
在一些示例中，该像素电路还包括第三复位电路。第三复位电路与阈值补偿电路和驱动电路的控制端连接，第三复位电路配置为响应于第三复位信号将第三复位电压施加至驱动电路的控制端。关于第三复位电路的详细说明可参考上文中关于图3、图4所示的像素电路10中的第三复位电路210的说明，此处不再赘述。
例如，第三复位电路包括第三复位晶体管，第三复位晶体管的栅极与第三复位线连接以接收第三复位信号，第三复位晶体管的第一极与第三复位电压线连接以接收第三复位电压，第三复位晶体管的第二极与驱动电路的控制端连接。关于各个晶体管的具体连接方式，可以参考图17、图21所示的像素电路10中各个晶体管的连接方式，第三复位晶体管例如为晶体管M8，详细说明此处不再赘述。
例如，在一些示例中，该像素电路还包括第四复位电路。第四复位电路与驱动电路的第一端连接，第四复位电路配置为响应于第四复位信号将第四复位电压施加至驱动电路的第一端。关于第四复位电路的详细说明可参考上文中关于图4所示的像素电路10中的第四复位电路220的说明，此处不再赘述。
例如，第四复位电路包括第四复位晶体管，第四复位晶体管的栅极与第四复位线连接以接收第四复位信号，第四复位晶体管的第一极与第四复位电压线连接以接收第四复位电压，第四复位晶体管的第二极与驱动电路的第一端连接。关于各个晶体管的具体连接方式，可以参考图21所示的像素电路10中各个晶体管的连接方式，第四复位晶体管例如为晶体管M9，详细说明此处不再赘述。
本公开至少一个实施例还提供一种显示面板，该显示面板包括多个像素单元，每个像素单元包括本公开任一实施例提供的像素电路。该显示面板可以降低或消除残余电荷对写入数据的精确度和发光阶段发光器件阳极的电位的影响，实现显示效果的优化。
图25为本公开一些实施例提供的一种显示面板的示意框图。如图25所示，在一些实施例中，该显示面板30包括多个像素单元301，多个像素单元301例如阵列排布。每个像素单元301包括像素电路302。像素电路302可以是本公开任一实施例提供的像素电路，例如上文描述的像素电路10。
例如，显示面板30可以为有机发光二极管(OLED)显示面板、量子点发光二极管(Quantum Dot Light-Emitting Diode，QLED)显示面板或其他适用的显示面板。每个像素单元301不仅包括像素电路302，还包括发光元件(例如OLED、QLED等)。
例如，显示面板30可以为矩形面板、圆形面板、椭圆形面板或多边形面板等。另外，显示面板30不仅可以为平面面板，也可以为曲面面板，甚至球面面板等。例如，显示面板30还可以具备触控功能，即显示面板30可以为触控显示面板。例如，显示面板30可以应用于手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件中。例如，该显示面板30可以为柔性显示面板，从而可以满足各种实际应用需求，例如，该显示面板30可以应用于曲面屏等。
为表示清楚、简洁，本公开的实施例并没有给出该显示面板30的全部组成单元。为实现该显示面板30的基本功能，本领域技术人员可以根据具体需要提供、设置其他未示出的结构，本公开的实施例对此不作限制。
关于上述实施例提供的显示面板30的技术效果可以参考本公开的实施例中提供的像素电路10的技术效果，这里不再赘述。
本公开至少一个实施例还提供一种显示装置，该显示装置包括本公开任一实施例提供的显示面板。该显示装置可以降低或消除残余电荷对写入数据的精确度和发光阶段发光器件阳极的电位的影响，实现显示效果的优化。
图26为本公开一些实施例提供的一种显示装置的示意框图。如图26所示，显示装置40包括显示面板4000、栅极驱动器4010、定时控制器4020和数据驱动器4030。显示面板4000包括根据多条扫描线GL和多条数据线DL交叉限定的多个像素单元P。显示面板4000例如为本公开任一实施例提供的显示面板，例如为上文描述的显示面板30。多条扫描线GL包括前述的第一扫描线SC1、第二扫描线SC2、第三扫描线SC3、第一发光控制线EM1、第二发光控制线EM2等。多条数据线DL包括前述的数据线Vdata。栅极驱动器4010用于驱动多条扫描线GL；数据驱动器4030用于驱动多条数据线DL；定时控制器4020用于处理从显示装置40外部输入的图像数据RGB，向数据驱动器4030提供处理的图像数据RGB以及向栅极驱动器4010和数据驱动器4030输出扫描控制信号GCS和数据控制信号DCS，以对栅极驱动器4010和数据驱动器4030进行控制。
例如，栅极驱动器4010可以实现为半导体芯片，也可以集成在显示面板4000中以构成GOA电路。
例如，数据驱动器4030使用参考伽玛电压根据源自定时控制器4020的多个数据控制信号DCS将从定时控制器4020输入的数字图像数据RGB转换成数据信号。数据驱动器4030向多条数据线DL提供转换的数据信号。例如，数据驱动器4030可以实现为半导体芯片。
例如，定时控制器4020对外部输入的图像数据RGB进行处理以匹配显示面板4000的大小和分辨率，然后向数据驱动器4030提供处理后的图像数据。定时控制器4020使用从显示装置40外部输入的同步信号(例如点时钟DCLK、数据使能信号DE、水平同步信号Hsync以及垂直同步信号Vsync)产生多条扫描控制信号GCS和多条数据控制信号DCS。定时控制器4020分别向栅极驱动器4010和数据驱动器4030提供产生的扫描控制信号GCS和数据控制信号DCS，以用于栅极驱动器4010和数据驱动器4030的控制。
该显示装置40还可以包括其他部件，例如信号解码电路、电压转换电路等，这些部件例如可以采用已有的常规部件，这里不再详述。显示装置40可以应用于电子书、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件中。关于该显示装置40的详细描述可以参考本公开的实施例中对于像素电路10和显示面板30的描述，此处不再赘述。
有以下几点需要说明：
(1)本公开实施例附图只涉及到本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (25)

1.一种像素电路的驱动方法，其中，
所述像素电路包括驱动电路、数据写入电路、阈值补偿电路、存储电路、第一发光控制电路和第一复位电路；
所述驱动电路包括控制端、第一端和第二端，且配置为控制流经发光元件的驱动电流；
所述数据写入电路与所述驱动电路的第一端连接，且配置为响应于第一扫描信号将数据信号写入所述驱动电路的第一端；
所述阈值补偿电路连接在所述驱动电路的控制端和所述驱动电路的第二端之间，且配置为响应于第二扫描信号将基于所述数据信号的补偿信号写入所述驱动电路的控制端；
所述存储电路与所述驱动电路的控制端和第一电压线连接，且配置为存储所述补偿信号并将所述补偿信号保持在所述驱动电路的控制端；
所述第一发光控制电路与所述第一电压线和所述驱动电路的第一端连接，且配置为响应于第一发光控制信号将所述第一电压线提供的第一电压施加至所述驱动电路的第一端；
所述第一复位电路与所述阈值补偿电路连接，且配置为响应于第一复位信号将第一复位电压施加至所述驱动电路的控制端；
所述驱动电路的控制端与所述存储电路连接于第一节点，所述第一发光控制电路与所述驱动电路的第一端连接于第二节点；
所述方法包括：
在数据写入阶段之前，所述第一复位电路响应于所述第一复位信号导通，以将所述第一复位电压施加至所述驱动电路的控制端，从而对所述第一节点进行复位，并且，所述第一发光控制电路响应于所述第一发光控制信号导通，以将所述第一电压施加至所述驱动电路的第一端，从而对所述第二节点进行复位；
在所述数据写入阶段，所述数据写入电路响应于所述第一扫描信号导通，以将所述数据信号写入所述驱动电路的第一端；
在发光阶段，所述第一发光控制电路响应于所述第一发光控制信号导通，所述发光元件根据所述驱动电流发光。
2.根据权利要求1所述的方法，其中，所述第一复位电路响应于所述第一复位信号导通，以将所述第一复位电压施加至所述驱动电路的控制端，从而对所述第一节点进行复位，包括：
所述第一复位电路响应于所述第一复位信号导通，所述阈值补偿电路响应于所述第二扫描信号导通，以将所述第一复位电压通过所述第一复位电路和所述阈值补偿电路形成的通路施加至所述驱动电路的控制端，从而对所述第一节点进行复位。
3.根据权利要求1所述的方法，其中，所述像素电路还包括第二发光控制电路和第二复位电路；
所述第二发光控制电路与所述驱动电路的第二端和所述发光元件连接，且配置为响应于第二发光控制信号将所述驱动电路的第二端的电压施加至所述发光元件；
所述第二复位电路与所述第二发光控制电路和所述发光元件连接，且配置为响应于第二复位信号将第二复位电压施加至所述发光元件；
所述第二发光控制电路与所述驱动电路的第二端连接于第三节点，所述第二复位电路与所述第二发光控制电路及所述发光元件连接于第四节点；
所述方法还包括：
在所述数据写入阶段之前，在所述第一复位电路对所述第一节点进行复位的同时，所述第一复位电路将所述第一复位电压施加至所述驱动电路的第二端，从而对所述第三节点进行复位；和/或
在所述数据写入阶段之前，所述第二复位电路响应于所述第二复位信号导通，以将所述第二复位电压施加至所述发光元件，从而对所述第四节点进行复位。
4.根据权利要求1-3任一项所述的方法，其中，在所述数据写入阶段之前，所述第一节点和所述第二节点同时进行复位或者在不同的时段分别进行复位。
5.根据权利要求3所述的方法，其中，在所述数据写入阶段之前，在所述第三节点和所述第四节点均进行复位的情形，所述第三节点和所述第四节点同时进行复位或者在不同的时段分别进行复位。
6.根据权利要求5所述的方法，其中，在所述数据写入阶段之前，所述第三节点和所述第四节点至少之一的复位时段与所述第一节点和所述第二节点至少之一的复位时段重合。
7.根据权利要求5所述的方法，其中，在所述数据写入阶段之前，所述第一节点的复位时段、所述第二节点的复位时段、所述第三节点的复位时段、所述第四节点的复位时段均不重合。
8.根据权利要求3所述的方法，还包括：
在所述数据写入阶段之后、所述发光阶段之前，所述第一发光控制电路响应于所述第一发光控制信号导通，以将所述第一电压施加至所述驱动电路的第一端，从而对所述第二节点进行复位；和/或
在所述数据写入阶段之后、所述发光阶段之前，所述第一复位电路响应于所述第一复位信号导通，以将所述第一复位电压施加至所述驱动电路的第二端，从而对所述第三节点进行复位；和/或
在所述数据写入阶段之后、所述发光阶段之前，所述第二复位电路响应于所述第二复位信号导通，以将所述第二复位电压施加至所述发光元件，从而对所述第四节点进行复位。
9.根据权利要求8所述的方法，其中，在所述数据写入阶段之后、所述发光阶段之前，所述第二节点、所述第三节点、所述第四节点中至少两个节点同时进行复位或者在不同的时段分别进行复位。
10.根据权利要求1所述的方法，其中，所述驱动电路包括驱动晶体管，所述数据写入电路包括数据写入晶体管，所述阈值补偿电路包括阈值补偿晶体管，所述第一发光控制电路包括第一发光控制晶体管，所述第一复位电路包括第一复位晶体管；
所述驱动晶体管、所述数据写入晶体管、所述第一发光控制晶体管、所述第一复位晶体管为第一类型的晶体管；
所述阈值补偿晶体管为第二类型的晶体管；
所述第一类型不同于所述第二类型。
11.根据权利要求10所述的方法，其中，所述第一类型的晶体管包括P型薄膜晶体管，所述第二类型的晶体管包括N型薄膜晶体管。
12.根据权利要求10所述的方法，其中，所述像素电路还包括防漏电电路，所述防漏电电路与所述驱动电路的控制端、所述阈值补偿电路和所述存储电路连接，所述防漏电电路配置为抑制所述驱动电路的控制端的漏电。
13.根据权利要求12所述的方法，其中，所述防漏电电路包括防漏电晶体管，所述防漏电晶体管为所述第二类型的晶体管。
14.一种像素电路，包括：驱动电路、数据写入电路、阈值补偿电路、存储电路和第一复位电路；其中，
所述驱动电路包括控制端、第一端和第二端，且配置为控制流经发光元件的驱动电流；
所述数据写入电路与所述驱动电路的第一端连接，且配置为响应于第一扫描信号将数据信号写入所述驱动电路的第一端；
所述阈值补偿电路连接在所述驱动电路的控制端和所述驱动电路的第二端之间，且配置为响应于第二扫描信号将基于所述数据信号的补偿信号写入所述驱动电路的控制端；
所述存储电路与所述驱动电路的控制端和第一电压线连接，且配置为存储所述补偿信号并将所述补偿信号保持在所述驱动电路的控制端，所述驱动电路的控制端与所述存储电路连接于第一节点；
所述第一复位电路与所述阈值补偿电路和所述驱动电路的第二端连接，且配置为响应于第一复位信号将第一复位电压施加至所述驱动电路的第二端。
15.根据权利要求14所述的像素电路，其中，
所述驱动电路包括驱动晶体管，所述驱动晶体管的栅极作为所述驱动电路的控制端，所述驱动晶体管的第一极作为所述驱动电路的第一端，所述驱动晶体管的第二极作为所述驱动电路的第二端；
所述数据写入电路包括数据写入晶体管，所述数据写入晶体管的栅极与第一扫描线连接以接收所述第一扫描信号，所述数据写入晶体管的第一极与数据线连接以接收所述数据信号，所述数据写入晶体管的第二极与所述驱动晶体管的第一极连接；
所述阈值补偿电路包括阈值补偿晶体管，所述阈值补偿晶体管的栅极与第二扫描线连接以接收所述第二扫描信号，所述阈值补偿晶体管的第一极与所述驱动晶体管的第二极连接，所述阈值补偿晶体管的第二极与所述驱动晶体管的栅极连接；
所述存储电路包括存储电容，所述存储电容的第一极与所述第一电压线连接，所述存储电容的第二极与所述驱动晶体管的栅极连接；
所述第一复位电路包括第一复位晶体管，所述第一复位晶体管的栅极与第一复位线连接以接收所述第一复位信号，所述第一复位晶体管的第一极与第一复位电压线连接以接收所述第一复位电压，所述第一复位晶体管的第二极与所述驱动晶体管的第二极连接。
16.根据权利要求14所述的像素电路，还包括第一发光控制电路和第二发光控制电路；其中，
所述第一发光控制电路与所述第一电压线和所述驱动电路的第一端连接，且配置为响应于第一发光控制信号将所述第一电压线提供的第一电压施加至所述驱动电路的第一端，所述第一发光控制电路与所述驱动电路的第一端连接于第二节点；
所述第二发光控制电路与所述驱动电路的第二端和所述发光元件连接，且配置为响应于第二发光控制信号将所述驱动电路的第二端的电压施加至所述发光元件，所述第二发光控制电路与所述驱动电路的第二端连接于第三节点。
17.根据权利要求16所述的像素电路，其中，
所述第一发光控制电路包括第一发光控制晶体管，所述第一发光控制晶体管的栅极与第一发光控制线连接以接收所述第一发光控制信号，所述第一发光控制晶体管的第一极与所述第一电压线连接，所述第一发光控制晶体管的第二极与所述驱动电路的第一端连接；
所述第二发光控制电路包括第二发光控制晶体管，所述第二发光控制晶体管的栅极与第二发光控制线连接以接收所述第二发光控制信号，所述第二发光控制晶体管的第一极与所述驱动电路的第二端连接，所述第二发光控制晶体管的第二极与所述发光元件连接。
18.根据权利要求17所述的像素电路，还包括第二复位电路，其中，所述第二复位电路与所述第二发光控制电路和所述发光元件连接，且配置为响应于第二复位信号将第二复位电压施加至所述发光元件；
所述第二复位电路与所述第二发光控制电路及所述发光元件连接于第四节点；
所述第三节点被所述第一复位电路复位后的电位大于所述第四节点被所述第二复位电路复位后的电位。
19.根据权利要求18所述的像素电路，其中，所述第二复位电路包括第二复位晶体管，所述第二复位晶体管的栅极与第二复位线连接以接收所述第二复位信号，所述第二复位晶体管的第一极与第二复位电压线连接以接收所述第二复位电压，所述第二复位晶体管的第二极与所述第二发光控制晶体管的第二极和所述发光元件连接。
20.根据权利要求18所述的像素电路，还包括第三复位电路，其中，所述第三复位电路与所述阈值补偿电路和所述驱动电路的控制端连接，所述第三复位电路配置为响应于第三复位信号将第三复位电压施加至所述驱动电路的控制端；
所述第一节点被所述第三复位电路复位后的电位小于所述第三节点被所述第一复位电路复位后的电位；
所述第一节点被所述第三复位电路复位后的电位小于或等于所述第四节点被所述第二复位电路复位后的电位。
21.根据权利要求20所述的像素电路，其中，所述第三复位电路包括第三复位晶体管，所述第三复位晶体管的栅极与第三复位线连接以接收所述第三复位信号，所述第三复位晶体管的第一极与第三复位电压线连接以接收所述第三复位电压，所述第三复位晶体管的第二极与所述驱动电路的控制端连接。
22.根据权利要求20所述的像素电路，还包括第四复位电路，其中，所述第四复位电路与所述驱动电路的第一端连接，所述第四复位电路配置为响应于第四复位信号将第四复位电压施加至所述驱动电路的第一端；
所述第二节点被所述第四复位电路复位后的电位大于所述第一节点被所述第三复位电路复位后的电位；
所述第二节点被所述第四复位电路复位后的电位大于所述第三节点被所述第一复位电路复位后的电位；
所述第二节点被所述第四复位电路复位后的电位大于所述第四节点被所述第二复位电路复位后的电位。
23.根据权利要求22所述的像素电路，其中，所述第四复位电路包括第四复位晶体管，所述第四复位晶体管的栅极与第四复位线连接以接收所述第四复位信号，所述第四复位晶体管的第一极与第四复位电压线连接以接收所述第四复位电压，所述第四复位晶体管的第二极与所述驱动电路的第一端连接。
24.一种显示面板，包括多个像素单元，其中，每个像素单元包括权利要求14-23任一项所述的像素电路。
25.一种显示装置，包括权利要求24所述的显示面板。
CN202211012901.3A 2022-08-23 2022-08-23 像素电路及其驱动方法、显示面板、显示装置 Pending CN117672139A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211012901.3A CN117672139A (zh) 2022-08-23 2022-08-23 像素电路及其驱动方法、显示面板、显示装置
PCT/CN2023/105030 WO2024041217A1 (zh) 2022-08-23 2023-06-30 像素电路及其驱动方法、显示面板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211012901.3A CN117672139A (zh) 2022-08-23 2022-08-23 像素电路及其驱动方法、显示面板、显示装置

Publications (1)

Publication Number Publication Date
CN117672139A true CN117672139A (zh) 2024-03-08

Family

ID=90012423

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211012901.3A Pending CN117672139A (zh) 2022-08-23 2022-08-23 像素电路及其驱动方法、显示面板、显示装置

Country Status (2)

Country Link
CN (1) CN117672139A (zh)
WO (1) WO2024041217A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102460685B1 (ko) * 2016-01-18 2022-11-01 삼성디스플레이 주식회사 유기발광 표시장치 및 그의 구동방법
CN107154239B (zh) * 2017-06-30 2019-07-05 武汉天马微电子有限公司 一种像素电路、驱动方法、有机发光显示面板及显示装置
CN207217082U (zh) * 2017-09-30 2018-04-10 京东方科技集团股份有限公司 像素电路及显示装置
CN109599062A (zh) * 2017-09-30 2019-04-09 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
EP4280201A4 (en) * 2021-07-30 2024-05-22 BOE Technology Group Co., Ltd. PIXEL DRIVER CIRCUIT AND CONTROL METHODS THEREFOR AND DISPLAY BOARD
CN113838420B (zh) * 2021-08-05 2022-03-18 京东方科技集团股份有限公司 像素电路、显示装置和驱动方法

Also Published As

Publication number Publication date
WO2024041217A1 (zh) 2024-02-29

Similar Documents

Publication Publication Date Title
CN113838421B (zh) 像素电路及其驱动方法、显示面板
CN109523956B (zh) 像素电路及其驱动方法、显示装置
US11837162B2 (en) Pixel circuit and driving method thereof, display panel
CN110268465B (zh) 像素电路、显示面板及像素电路的驱动方法
US11881164B2 (en) Pixel circuit and driving method thereof, and display panel
US10978002B2 (en) Pixel circuit and driving method thereof, and display panel
US11232749B2 (en) Pixel circuit and driving method thereof, array substrate, and display device
CN109872692B (zh) 像素电路及其驱动方法、显示装置
US11620942B2 (en) Pixel circuit, driving method thereof and display device
CN110246459B (zh) 像素电路及其驱动方法、显示面板及显示装置
WO2023005694A1 (zh) 像素电路及其驱动方法、显示面板
CN110021273B (zh) 像素电路及其驱动方法、显示面板
WO2019062579A1 (zh) 像素电路及其驱动方法、显示装置
CN113950715B (zh) 像素电路及其驱动方法、显示装置
CN109859692B (zh) 显示驱动电路及其驱动方法、显示面板及显示装置
US11922881B2 (en) Pixel circuit and driving method thereof, array substrate and display apparatus
CN113689825A (zh) 一种驱动电路及驱动方法、显示装置
GB2620507A (en) Pixel circuit and driving method therefor and display panel
US11527199B2 (en) Pixel circuit including discharge control circuit and storage control circuit and method for driving pixel circuit, display panel and electronic device
CN113658554B (zh) 像素驱动电路、像素驱动方法及显示装置
CN117672139A (zh) 像素电路及其驱动方法、显示面板、显示装置
CN117296092A (zh) 像素电路及其驱动方法、显示面板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination