KR20230001618A - 화소 및 표시 장치 - Google Patents

화소 및 표시 장치 Download PDF

Info

Publication number
KR20230001618A
KR20230001618A KR1020210084245A KR20210084245A KR20230001618A KR 20230001618 A KR20230001618 A KR 20230001618A KR 1020210084245 A KR1020210084245 A KR 1020210084245A KR 20210084245 A KR20210084245 A KR 20210084245A KR 20230001618 A KR20230001618 A KR 20230001618A
Authority
KR
South Korea
Prior art keywords
node
period
transistor
scan
electrode connected
Prior art date
Application number
KR1020210084245A
Other languages
English (en)
Inventor
권오경
정민재
정경훈
Original Assignee
삼성디스플레이 주식회사
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사, 한양대학교 산학협력단 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210084245A priority Critical patent/KR20230001618A/ko
Priority to US17/747,060 priority patent/US20220415991A1/en
Priority to EP22181570.7A priority patent/EP4113499A1/en
Priority to CN202210748416.6A priority patent/CN115602112A/zh
Publication of KR20230001618A publication Critical patent/KR20230001618A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치의 화소는 발광 다이오드, 제1 노드와 제2 노드 사이에 연결된 제1 커패시터, 상기 제2 노드와 제3 노드 사이에 연결된 제2 커패시터, 상기 제2 노드와 연결되는 제1 전극, 상기 발광 다이오드의 애노드와 전기적으로 연결되는 제2 전극 및 상기 제1 노드와 연결된 게이트 전극을 포함하는 제1 트랜지스터, 상기 제3 노드 연결된 제1 전극, 기준 전압을 수신하는 기준 전압 라인과 연결된 제2 전극 및 제1 스캔 신호를 수신하는 게이트 전극을 포함하는 제2 트랜지스터, 상기 제1 노드와 전기적으로 연결되는 제1 전극, 상기 기준 전압 라인과 연결되는 제2 전극 및 제2 스캔 신호를 수신하는 게이트 전극을 포함하는 제3 트랜지스터 및 데이터 라인과 연결된 제1 전극, 상기 제3 노드와 연결된 제2 전극 및 제3 스캔 신호를 수신하는 게이트 전극을 포함하는 제4 트랜지스터를 포함한다.

Description

화소 및 표시 장치{PIXEL AND DISPLAY DEVICE}
본 발명은 화소 및 그것을 포함하는 표시 장치에 관한 것이다.
표시 장치 중 유기 발광 표시 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드(Organic Light Emitting Diode)를 이용하여 영상을 표시한다. 이러한, 유기 발광 표시 장치는 빠른 응답 속도를 가짐과 동시에 낮은 소비 전력으로 구동되는 장점이 있다.
유기 발광 표시 장치는 데이터 라인들 및 스캔 라인에 연결되는 화소들을 포함한다. 화소들은 일반적으로 유기 발광 다이오드와, 유기 발광 다이오드로 흐르는 전류량을 제어하기 위한 회로부를 포함한다. 유기 발광 다이오드는 회로부로부터 전달된 전류량에 대응하여 소정 휘도의 빛을 생성한다.
본 발명의 목적은 다양한 구동 주파수에서 동작할 수 있는 화소 및 표시 장치를 제공하는 것이다.
이와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 화소는 애노드 및 캐소드를 포함하는 발광 다이오드, 제1 노드와 제2 노드 사이에 연결된 제1 커패시터, 상기 제2 노드와 제3 노드 사이에 연결된 제2 커패시터, 상기 제2 노드와 연결되는 제1 전극, 상기 발광 다이오드의 상기 애노드와 전기적으로 연결되는 제2 전극 및 상기 제1 노드와 연결된 게이트 전극을 포함하는 제1 트랜지스터, 상기 제3 노드 연결된 제1 전극, 기준 전압을 수신하는 기준 전압 라인과 연결된 제2 전극 및 제1 스캔 신호를 수신하는 게이트 전극을 포함하는 제2 트랜지스터, 상기 제1 노드와 전기적으로 연결되는 제1 전극, 상기 기준 전압 라인과 연결되는 제2 전극 및 제2 스캔 신호를 수신하는 게이트 전극을 포함하는 제3 트랜지스터 및 데이터 라인과 연결된 제1 전극, 상기 제3 노드와 연결된 제2 전극 및 제3 스캔 신호를 수신하는 게이트 전극을 포함하는 제4 트랜지스터를 포함한다.
일 실시예에 있어서, 제1 구간동안 상기 제1 스캔 신호가 액티브 레벨이고, 상기 제1 구간과 연속하는 제2 구간동안 상기 제1 및 제2 스캔 신호들 각각이 상기 액티브 레벨이며, 상기 제2 구간과 연속하는 제3 구간동안 상기 제2 및 제3 스캔 신호들 각각이 상기 액티브 레벨일 수 있다.
일 실시예에 있어서, 상기 제2 구간은 상기 제3 구간보다 길 수 있다.
일 실시예에 있어서, 상기 제2 구간에서 상기 제1 및 제3 노드들 각각의 전압 레벨은 상기 기준 전압과 같고, 상기 제2 노드의 전압 레벨은 상기 기준 전압과 상기 제1 트랜지스터의 드레솔드 전압의 합에 대응하는 전압 레벨을 가질 수 있다.
일 실시예에 있어서, 상기 제3 구간에서 상기 제3 노드의 전압 레벨은 상기 데이터 라인을 통해 수신되는 데이터 전압과 같고, 상기 제2 노드의 전압 레벨은 상기 제1 노드의 전압, 상기 제3 노드의 전압, 상기 제1 트랜지스터의 드레솔드 전압 및 상기 제1 및 제2 커패시터들의 커플링 커패시턴스에 의해 결정될 수 있다.
일 실시예에 있어서, 제1 전압 라인과 연결된 제1 전극, 상기 제2 노드와 연결된 제2 전극 및 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제5 트랜지스터 및 상기 제1 트랜지스터의 상기 제2 전극과 연결된 제1 전극, 상기 발광 다이오드의 상기 애노드와 연결된 제2 전극 및 상기 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제6 트랜지스터를 더 포함할 수 있다.
일 실시예에 있어서, 상기 발광 제어 신호는 상기 제3 구간과 연속하는 제4 구간동안 상기 액티브 레벨일 수 있다.
일 실시예에 있어서, 한 프레임은 액티브 구간 및 블랭크 구간을 포함하고, 상기 액티브 구간은 상기 제1 내지 제4 구간들을 포함할 수 있다.
일 실시예에 있어서, 상기 블랭크 구간은 제5 구간 및 제6 구간을 포함하며, 상기 제5 구간동안 상기 제1 스캔 신호 및 상기 발광 제어 신호가 상기 액티브 레벨이고, 상기 제6 구간동안 상기 발광 제어 신호가 상기 액티브 레벨일 수 있다.
일 실시예에 있어서, 상기 블랭크 구간동안 상기 발광 제어 신호는 액티브 레벨을 유지할 수 있다.
일 실시예에 있어서, 상기 화소는 상기 제1 전압 라인과 연결된 제1 전극, 상기 제1 노드와 연결된 제2 전극 및 상기 제1 전압 라인과 연결된 게이트 전극을 포함하는 제7 트랜지스터를 더 포함할 수 있다.
일 실시예에 있어서, 상기 화소는 상기 제1 트랜지스터의 상기 제2 전극과 연결된 제1 전극, 상기 기준 전압 라인과 연결된 제2 전극 및 상기 제1 스캔 신호를 수신하는 게이트 전극을 포함하는 제8 트랜지스터를 더 포함할 수 있다.
본 발명의 다른 특징에 따른 화소는 애노드 및 캐소드를 포함하는 발광 다이오드, 제1 노드와 제2 노드 사이에 연결된 제1 커패시터, 상기 제2 노드와 제3 노드 사이에 연결된 제2 커패시터, 상기 제2 노드와 연결되는 제1 전극, 상기 발광 다이오드의 상기 애노드와 전기적으로 연결되는 제2 전극 및 게이트 전극을 포함하는 제1 트랜지스터, 제1 구간동안 상기 제3 노드로 기준 전압을 제공하는 제2 트랜지스터, 상기 제1 구간과 연속하는 제2 구간동안 상기 제1 노드로 상기 기준 전압을 제공하는 제3 트랜지스터 및 상기 제2 구간과 연속하는 제3 구간동안 상기 제3 노드로 데이터 신호를 전달하는 제4 트랜지스터(T4)를 포함할 수 있다.
일 실시예에 있어서, 상기 제2 구간은 상기 제2 구간보다 길 수 있다.
일 실시예에 있어서, 상기 제2 트랜지스터의 게이트 전극은 제1 스캔 신호를 수신하고, 상기 제3 트랜지스터의 게이트 전극은 제2 스캔 신호를 수신하고, 그리고 상기 제4 트랜지스터의 게이트 전극은 제3 스캔 신호를 수신할 수 있다.
일 실시예에 있어서, 상기 제1 구간동안 상기 제1 스캔 신호가 액티브 레벨이고, 상기 제2 구간동안 상기 제1 및 제2 스캔 신호들 각각이 상기 액티브 레벨이며, 상기 제3 구간동안 상기 제2 및 제3 스캔 신호들 각각이 상기 액티브 레벨일 수 있다.
일 실시예에 있어서, 제1 전압 라인과 상기 제2 노드 사이에 연결되고, 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제5 트랜지스터 및 상기 제1 트랜지스터와 상기 발광 다이오드의 상기 애노드 사이에 연결되고, 상기 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제6 트랜지스터를 더 포함할 수 있다.
일 실시예에 있어서, 상기 화소는 상기 제1 전압 라인과 상기 제1 노드 사이에 연결되고, 상기 제1 전압 라인과 연결된 게이트 전극을 포함하는 제7 트랜지스터 및 상기 제1 트랜지스터의 상기 제2 전극과 연결된 제1 전극, 상기 기준 전압을 제공하는 기준 전압 라인과 연결된 제2 전극 및 상기 제1 스캔 신호를 수신하는 게이트 전극을 포함하는 제8 트랜지스터를 더 포함할 수 있다.
본 발명의 다른 특징에 따른 표시 장치는 제1 내지 제3 스캔 라인들 및 데이터 라인에 연결된 화소, 상기 화소를 구동하기 위한 제1 내지 제3 스캔 신호들을 상기 제1 내지 제3 스캔 라인들 각각으로 출력하는 스캔 구동 회로, 데이터 신호를 상기 데이터 라인으로 출력하는 데이터 구동 회로 및 상기 스캔 구동 회로 및 상기 데이터 구동 회로를 제어하는 구동 컨트롤러를 포함한다. 상기 화소는 애노드 및 캐소드를 포함하는 발광 다이오드, 제1 노드와 제2 노드 사이에 연결된 제1 커패시터, 상기 제2 노드와 제3 노드 사이에 연결된 제2 커패시터, 상기 제2 노드와 연결되는 제1 전극, 상기 발광 다이오드의 상기 애노드와 전기적으로 연결되는 제2 전극 및 게이트 전극을 포함하는 제1 트랜지스터, 상기 제3 노드 연결된 제1 전극, 기준 전압을 수신하는 기준 전압 라인과 연결된 제2 전극 및 상기 제1 스캔 라인과 연결된 게이트 전극을 포함하는 제2 트랜지스터, 상기 제1 노드와 전기적으로 연결되는 제1 전극, 상기 기준 전압 라인과 연결되는 제2 전극 및 상기 제2 스캔 라인과 연결된 게이트 전극을 포함하는 제3 트랜지스터 및 데이터 라인과 연결된 제1 전극, 상기 제3 노드와 연결된 제2 전극 및 상기 제3 스캔 라인과 연결된 게이트 전극을 포함하는 제4 트랜지스터를 포함할 수 있다.
일 실시예에 있어서, 제1 구간동안 상기 제1 스캔 신호가 액티브 레벨이고, 상기 제1 구간과 연속하는 제2 구간동안 상기 제1 및 제2 스캔 신호들 각각이 상기 액티브 레벨이며, 상기 제2 구간과 연속하는 제3 구간동안 상기 제2 및 제3 스캔 신호들 각각이 상기 액티브 레벨이며, 상기 제2 구간은 상기 제1 구간 및 상기 제3 구간 각각보다 길다.
이와 같은 구성을 갖는 표시 장치는 구동 트랜지스터의 드레솔드 전압을 보상하는 보상 구간을 충분히 길게 설정함으로써 높은 구동 주파수의 저계조 영상을 표시할 때 발광 다이오드로 제공되는 전류 편차를 최소화할 수 있다. 따라서, 높은 구동 주파수의 저계조 영상이 표시될 때 사용자가 휘도 편차를 시인하는 것을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블럭도이다.
도 2는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 3a, 도 3b 및 도 3c는 표시 장치의 동작을 설명하기 위한 타이밍도이다.
도 4a 및 도 4b는 액티브 구간의 제1 구간동안 화소의 동작을 설명하기 위한 도면들이다.
도 5a 및 도 5b는 액티브 구간의 제2 구간동안 화소의 동작을 설명하기 위한 도면들이다.
도 6a 및 도 6b는 액티브 구간의 제3 구간동안 화소의 동작을 설명하기 위한 도면들이다.
도 7a 및 도 7b는 액티브 구간의 제4 구간동안 화소의 동작을 설명하기 위한 도면들이다.
도 8은 본 발명의 일 실시예에 따른 화소의 동작을 설명하기 위한 타이밍도이다.
도 9는 도 5b에 도시된 제2 구간의 시간에 따른 발광 전류 오차를 예시적으로 보여주는 그래프이다.
도 10a 내지 도 10c는 화소들 각각의 발광 전류 오차를 예시적으로 보여주는 도면들이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블럭도이다.
도 1을 참조하면, 표시 장치(DD)는 표시 패널(DP), 구동 컨트롤러(100), 데이터 구동 회로(200) 및 전압 발생기(300)를 포함한다.
구동 컨트롤러(100)는 영상 신호(RGB) 및 제어 신호(CTRL)를 수신한다. 구동 컨트롤러(100)는 데이터 구동 회로(200)와의 인터페이스 사양에 맞도록 영상 신호(RGB)의 데이터 포맷을 변환한 영상 데이터 신호(DATA)를 생성한다. 구동 컨트롤러(100)는 스캔 제어 신호(SCS), 데이터 제어 신호(DCS) 및 발광 구동 제어 신호(ECS)를 출력한다.
데이터 구동 회로(200)는 구동 컨트롤러(100)로부터 데이터 제어 신호(DCS) 및 영상 데이터 신호(DATA)를 수신한다. 데이터 구동 회로(200)는 영상 데이터 신호(DATA)를 데이터 신호들로 변환하고, 데이터 신호들을 후술하는 복수 개의 데이터 라인들(DL1-DLm)에 출력한다. 데이터 신호들은 영상 데이터 신호(DATA)의 계조 값에 대응하는 아날로그 전압들이다.
전압 발생기(300)는 표시 패널(DP)의 동작에 필요한 전압들을 발생한다. 이 실시예에서, 전압 발생기(300)는 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 기준 전압(VREF)을 발생한다. 일 실시예에서, 제1 초기화 전압(VINT1)은 제2 초기화 전압(VINT2)보다 높은 전압 레벨일 수 있다. 일 실시예에서, 제1 초기화 전압(VINT1)은 제2 초기화 전압(VINT2)과 동일한 전압 레벨일 수 있다.
표시 패널(DP)은 스캔 라인들(GIL1-GILn, GCL1-GCLn, GSL1-GSLn), 발광 제어 라인들(EML1-EMLn), 데이터 라인들(DL1-DLm) 및 화소들(PX)을 포함한다. 표시 패널(DP)은 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)를 더 포함할 수 있다. 일 실시예에서, 스캔 구동 회로(SD)는 표시 패널(DP)의 제1 측에 배열된다. 스캔 라인들(GIL1-GILn, GCL1-GCLn, GSL1-GSLn)은 스캔 구동 회로(SD)로부터 제1 방향(DR1)으로 연장된다.
발광 구동 회로(EDC)는 표시 패널(DP)의 제2 측에 배열된다. 발광 제어 라인들(EML1-EMLn)은 발광 구동 회로(EDC)로부터 제1 방향(DR1)의 반대 방향으로 연장된다.
스캔 라인들(GIL1-GILn, GCL1-GCLn, GSL1-GSLn) 및 발광 제어 라인들(EML1-EMLn)은 제2 방향(DR2)으로 서로 이격되어 배열된다. 데이터 라인들(DL1-DLm)은 데이터 구동 회로(200)로부터 제2 방향(DR2)의 반대 방향으로 연장되며, 제1 방향(DR1)으로 서로 이격되어 배열된다.
도 1에 도시된 예에서, 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)는 화소들(PX)을 사이에 두고 마주보고 배열되나, 본 발명은 이에 한정되지 않는다. 예를 들어, 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)는 표시 패널(DP)의 제1 측 및 제2 측 중 어느 하나에 서로 인접하게 배치될 수 있다. 일 실시예에서, 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)는 하나의 회로로 구성될 수 있다.
복수의 화소들(PX)은 스캔 라인들(GIL1-GILn, GCL1-GCLn, GSL1-GSLn), 발광 제어 라인들(EML1-EMLn), 그리고 데이터 라인들(DL1-DLm)에 각각 전기적으로 연결된다. 복수의 화소들(PX) 각각은 3개의 스캔 라인들 및 1개의 발광 제어 라인에 전기적으로 연결될 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 1 번째 행의 화소들은 스캔 라인들(GIL1, GCL1, GSL1) 및 발광 제어 라인(EML1)에 연결될 수 있다. 또한 2 번째 행의 화소들은 스캔 라인들(GIL2, GCL2, GSL2) 및 발광 제어 라인들(EML1)에 연결될 수 있다.
복수의 화소들(PX) 각각은 발광 다이오드(ED, 도 2 참조) 및 발광 다이오드(ED)의 발광을 제어하는 화소 회로부를 포함한다. 화소 회로부는 1개 이상의 트랜지스터 및 1개 이상의 커패시터를 포함할 수 있다. 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)는 화소 회로부의 트랜지스터들과 동일한 공정을 통해 형성된 트랜지스터들을 포함할 수 있다.
복수의 화소들(PX) 각각은 전압 발생기(300)로부터의 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 제1 초기화 전압(VINT1) 및 제2 초기화 전압(VINT2)을 수신한다.
스캔 구동 회로(SD)는 구동 컨트롤러(100)로부터 스캔 제어 신호(SCS)를 수신한다. 스캔 구동 회로(SD)는 스캔 제어 신호(SCS)에 응답해서 스캔 라인들(GIL1-GILn, GCL1-GCLn, GSL1-GSLn)로 스캔 신호들을 출력할 수 있다.
발광 구동 회로(EDC)는 구동 컨트롤러(100)로부터의 발광 구동 제어 신호(ECS)에 응답해서 발광 제어 라인들(EML1-EMLn)로 발광 제어 신호들을 출력할 수 있다.
본 발명의 일 실시예에 따른 구동 컨트롤러(100)는 구동 주파수를 결정하고, 결정된 구동 주파수에 따라 데이터 구동 회로(200), 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)를 제어할 수 있다.
도 2는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 2에는 도 1에 도시된 데이터 라인들(DL1-DLm) 중 i번째 데이터 라인(DLi), 스캔 라인들(GIL1-GILn, GCL1-GCLn, GSL1-GSLn) 중 j번째 스캔 라인들(GILj, GCLj, GSLj) 그리고 발광 제어 라인들(EML1-EMLn) 중 j번째 발광 제어 라인(EMLj)에 접속된 화소(PXij)의 등가 회로도를 예시적으로 도시하였다.
도 1에 도시된 복수의 화소들(PX) 각각은 도 2에 도시된 화소(PXij)의 등가 회로도와 동일한 회로 구성을 가질 수 있다.
도 2를 참조하면, 일 실시예에 따른 표시 장치의 화소(PXij)는 제1 내지 제8 트랜지스터들(T1, T2, T3, T4, T5, T6, T7, T8), 커패시터들(C1, C2), 그리고 적어도 하나의 발광 다이오드(light emitting diode)(ED)를 포함한다. 이 실시예에서는 하나의 화소(PXij)가 하나의 발광 다이오드(ED)를 포함하는 예를 설명한다.
이 실시예에서, 제1 내지 제8 트랜지스터들(T1-T8)들 각각은 LTPS(low-temperature polycrystalline silicon) 반도체층을 갖는 P-타입 트랜지스터이다. 다른 실시예에서, 제1 내지 제8 트랜지스터들(T1-T8) 전체가 N-타입 트랜지스터일 수 있다. 다른 실시예에서, 제1 내지 제8 트랜지스터들(T1-T8) 중 적어도 하나가 P-타입 트랜지스터이고 나머지는 N-타입 트랜지스터일 수 있다.
또한 본 발명에 따른 화소(PXij)의 회로 구성은 도 2에 제한되지 않는다. 도 2에 도시된 화소는(PXij)는 하나의 예시에 불과하고 화소(PXij)의 회로 구성은 변형되어 실시될 수 있다.
스캔 라인들(GILj, GCLj, GSLj)은 스캔 신호들(GIj, GCj, GSj)을 각각 전달하고, 발광 제어 라인(EMLj)은 발광 제어 신호(EMj)를 전달할 수 있다. 데이터 라인(DLi)은 데이터 신호(Di)를 전달한다. 데이터 신호(Di)는 표시 장치(DD, 도 1 참조)에 입력되는 영상 신호(RGB)에 대응하는 전압 레벨을 가질 수 있다. 제1 및 제2 전압 라인들(VL1, VL2)은 제1 구동 전압(ELVDD) 및 제2 구동 전압(ELVSS)을 각각 화소(PXij)로 전달하고, 기준 전압 라인(VL3)은 기준 전압(VREF)을 화소(PXij)로 전달할 수 있다.
커패시터(C1)는 제1 노드(NA)와 제2 노드(NB) 사이에 연결된다. 커패시터(C2)는 제2노드(NB)와 제3 노드(NC) 사이에 연결된다.
제1 트랜지스터(T1)는 제5 트랜지스터(T5)를 경유하여 제1 전압 라인(VL1)과 전기적으로 연결된 제1 전극, 제6 트랜지스터(T6)를 경유하여 발광 다이오드(ED)의 애노드(anode)와 전기적으로 연결된 제2 전극 및 게이트 전극을 포함한다.
제2 트랜지스터(T2)는 제3 노드(NC)와 연결된 제1 전극, 기준 전압 라인(VL3)과 연결된 제2 전극 및 스캔 라인(GILj)과 연결된 게이트 전극을 포함한다. 제2 트랜지스터(T2)는 스캔 라인(GILj)을 통해 수신되는 스캔 신호(GIj)에 응답해서 제3 노드(NC)를 기준 전압 라인(VL3)과 전기적으로 연결한다.
제3 트랜지스터(T3)는 제1 노드(NA)와 연결된 제1 전극, 제1 노드(NA)와 연결된 제2 전극, 기준 전압 라인(VL3)과 연결된 제2 전극 및 스캔 라인(GCLj)과 연결된 게이트 전극을 포함한다. 제3 트랜지스터(T3)는 및 스캔 라인(GCLj)을 통해 수신되는 스캔 신호(GCj)에 응답해서 제1 노드(NA)를 기준 전압 라인(VL3)과 전기적으로 연결한다.
제4 트랜지스터(T4)는 데이터 라인(DLi)과 연결된 제1 전극, 제3 노드(NC)와 연결된 제2 전극 및 스캔 라인(GSLj)과 연결된 게이트 전극을 포함한다. 제4 트랜지스터(T4)는 스캔 라인(GSLj)을 통해 수신되는 스캔 신호(GSj)에 응답해서 데이터 라인(Di)을 통해 수신되는 데이터 신호(Di)를 제3 노드(NC)로 전달한다.
제5 트랜지스터(T5)는 제1 전압 라인(VL1)과 연결된 제1 전극, 제2 노드(NB)에 연결된 제2 전극 및 발광 제어 라인(EMLj)에 연결된 게이트 전극을 포함한다. 제5 트랜지스터(T5)는 발광 제어 라인(EMLj)을 통해 수신되는 발광 제어 신호(EMj)에 의해 턴 온되어서 제1 구동 전압(ELVDD)을 제2 노드(NB)로 전달할 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 연결된 제1 전극, 발광 다이오드(ED)의 애노드에 연결된 제2 전극 및 발광 제어 라인(EML2jb)에 연결된 게이트 전극을 포함한다. 제6 트랜지스터(T6)는 발광 제어 라인(EML2j)을 통해 수신되는 발광 제어 신호(EM2j)에 의해 턴 온되어서 제1 트랜지스터(T1)의 제2 전극을 발광 다이오드(ED)에 전기적으로 연결할 수 있다.
제7 트랜지스터(T7)는 제1 전압 라인(VL1)과 연결된 제1 전극, 제1 노드(NA)에 연결된 제2 전극 및 제1 전압 라인(VL1)에 연결된 게이트 전극을 포함한다. 제7 트랜지스터(T7)는 제1 전극과 게이트 전극이 제1 전압 라인(VL1)에 연결된 다이오드 구조를 가지며, 제1 구동 전압(ELVDD)이 공급되는 동안 턴 오프 상태를 유지할 수 있다.
제8 트랜지스터(T8)는 발광 다이오드(ED)의 애노드에 연결된 제1 전극, 기준 전압 라인(VL3)과 연결된 제2 전극 및 스캔 라인(GILj)과 연결된 게이트 전극을 포함한다. 제8 트랜지스터(T8)는 스캔 라인(GILj)을 통해 전달받은 스캔 신호(GIj)에 따라 턴 온되어 발광 다이오드(ED)의 애노드의 전류를 기준 전압 라인(VL3)으로 바이패스한다.
발광 다이오드(ED)는 제6 트랜지스터(T6)의 제2 전극에 연결된 애노드 및 제2 전압 라인(VL2)과 연결된 캐소드를 포함한다.
도 3a, 도 3b 및 도 3c는 표시 장치의 동작을 설명하기 위한 타이밍도이다.
도 1, 도 2, 도 3a, 도 3b 및 도 3c를 참조하면, 설명의 편의를 위해 표시 장치(DD)는 제1 주파수(예를 들면, 240Hz), 제2 주파수(예를 들면, 120Hz) 및 제3 주파수(예를 들면, 60Hz)로 동작하는 것을 일 예로 설명하나, 본 발명은 이에 한정되지 않는다. 표시 장치(DD)의 구동 주파수는 다양하게 변경될 수 있다. 일 실시예에서, 영상 신호(RGB)의 타입에 따라 표시 장치(DD)의 구동 주파수는 제1 주파수, 제2 주파수 및 제3 주파수 중 어느 하나로 선택될 수 있다. 또한 표시 장치(DD)는 동작 중 구동 주파수를 특정 주파수로 고정하지 않고, 제1 내지 제3 주파수 중 어느 하나로 수시로 변경할 수 있다.
구동 컨트롤러(100)는 스캔 제어 신호(SCS)를 스캔 구동 회로(SD)로 제공한다. 스캔 제어 신호(SCS)는 표시 장치(DD)의 구동 주파수에 대한 정보를 포함할 수 있다. 스캔 구동 회로(SD)는 스캔 제어 신호(SCS)에 응답해서 구동 주파수에 대응하는 스캔 신호들(GC1-GCn, GI1-GIn, GS1-GSn)을 출력할 수 있다.
도 3a는 표시 장치(DD)의 구동 주파수가 제1 주파수(예를 들면, 240Hz)일 때 스캔 신호들의 타이밍도이다.
도 1 및 도 3a를 참조하면, 구동 주파수가 제1 주파수(예를 들면, 240Hz)일 때 스캔 구동 회로(SD)는 프레임들(F11, F12, F13, F14) 각각에서 스캔 신호들(GC1-GCn)을 순차적으로 로우 레벨로 활성화하고, 스캔 신호들(GS1-GSn)은 순차적으로 로우 레벨로 활성화한다. 도 3a에는 스캔 신호들(GI1-GIn) 및 스캔 신호들(GS1-GSn)만 도시되었으나, 스캔 신호들(GC1-GCn) 및 발광 제어 신호들(EM1-EMn)도 프레임들(F11, F12, F13, F14) 각각에서 순차적으로 활성화될 수 있다.
도 3b는 표시 장치(DD)의 구동 주파수가 제2 주파수(예를 들면, 120Hz)일 때 스캔 신호들의 타이밍도이다.
도 1 및 도 3b를 참조하면, 구동 주파수가 제2 주파수(예를 들면, 120Hz)일 때 프레임들(F21, F22) 각각의 지속 시간은 도 3a에 도시된 프레임들(F11, F12, F13, F14) 각각의 지속 시간의 2배일 수 있다. 프레임들(F21, F22) 각각은 1개의 액티브 구간(AP)과 1개의 블랭크 구간(BP)을 포함할 수 있다. 스캔 구동 회로(SD)는 액티브 구간(AP)동안 스캔 신호들(GI1-GIn), 스캔 신호들(GC1-GCn), 스캔 신호들(GS1-GSn) 및 발광 제어 신호들(EM1-EMn)을 미리 설정된 순서대로 순차적으로 액티브 레벨(예를 들면, 로우 레벨)로 활성화한다.
도 3b에는 스캔 신호들(GI1-GIn) 및 스캔 신호들(GS1-GSn)만 도시되었으나, 스캔 신호들(GC1-GCn) 및 발광 제어 신호들(EM1-EMn)도 액티브 구간(AP)동안 순차적으로 액티브 레벨로 활성화될 수 있다.
스캔 구동 회로(SD)는 블랭크 구간(BP)동안 스캔 신호들(GI1-GIn)을 순차적으로 액티브 레벨로 활성화화고, 스캔 신호들(GS1-GSn)을 인액티브 레벨(예를 들면, 하이 레벨)로 유지한다. 블랭크 구간(BP)은 셀프 스캔 구간으로 불릴 수 있다.
도 3b에 도시되지 않았으나, 스캔 구동 회로(SD)는 블랭크 구간(BP)동안 스캔 신호들(GC1-GCn)을 인액티브 레벨(예를 들면, 하이 레벨)로 유지하고, 발광 제어 신호들(EM1-EMn)을 미리 설정된 순서대로 액티브 레벨(예를 들면, 로우 레벨)로 활성화할 수 있다.
앞서 설명한 도 3a에 도시된 예에서, 프레임들(F11, F12, F13, F14) 각각은 도 3b에 도시된 액티브 구간(AP)에 대응할 수 있다.
도 3c는 표시 장치(DD)의 구동 주파수가 제3 주파수(예를 들면, 60Hz)일 때 시작 신호(STV) 및 스캔 신호들의 타이밍도이다.
도 1 및 도 3c를 참조하면, 구동 주파수가 제3 주파수(예를 들면, 60Hz)일 때 프레임(F31)의 지속 시간은 도 3b에 도시된 프레임들(F21, F22) 각각의 지속 시간의 2배일 수 있다. 프레임(F31)의 지속 시간은 도 3a에 도시된 프레임들(F11, F12, F13, F14) 각각의 지속 시간의 4배일 수 있다.
프레임(F31)은 1개의 액티브 구간(AP)과 3개의 블랭크 구간(BP)을 포함할 수 있다. 스캔 구동 회로(SD)는 액티브 구간(AP)동안 스캔 신호들(GI1-GIn), 스캔 신호들(GC1-GCn), 스캔 신호들(GS1-GSn) 및 발광 제어 신호들(EM1-EMn)을 미리 설정된 순서대로 순차적으로 활성화한다.
도 3c에는 스캔 신호들(GI1-GIn) 및 스캔 신호들(GS1-GSn)만 도시되었으나, 스캔 신호들(GC1-GCn) 및 발광 제어 신호들(EM1-EMn)도 액티브 구간(AP)동안 순차적으로 활성화될 수 있다.
스캔 구동 회로(SD)는 3개의 블랭크 구간(BP) 각각에서 스캔 신호들(GI1-GIn)을 순차적으로 액티브 레벨로 활성화화고, 스캔 신호들(GS1-GSn)을 인액티브 레벨(예를 들면, 하이 레벨)로 유지한다.
도 3c에 도시되지 않았으나, 스캔 구동 회로(SD)는 블랭크 구간(BP)동안 스캔 신호들(GC1-GCn)을 인액티브 레벨(예를 들면, 하이 레벨)로 유지하고, 발광 제어 신호들(EM1-EMn)을 미리 설정된 순서대로 액티브 레벨(예를 들면, 로우 레벨)로 활성화할 수 있다.
도 4a, 도 4b, 도 5a, 도 5b, 도 6a, 도 6b, 도 7a 및 도 7b는 도 2에 도시된 화소의 동작을 설명하기 위한 도면들이다.
도 4a, 도 4b, 도 5a, 도 5b, 도 6a, 도 6b, 도 7a 및 도 7b는 도 3b에 도시된 프레임(F21)에서 화소의 동작을 예시적으로 도시하고 설명하나, 본 발명은 이에 한정되지 않는다.
도 4b, 도 5b, 도 6b, 및 도 7b에서 한 프레임(F21)은 액티브 구간(AP) 및 블랭크 구간(BP)을 포함한다. 액티브 구간(AP)은 제1 내지 제4 구간들(t11-t14)을 포함하고, 블랭크 구간(BP)은 제5 내지 제7 구간들(t15-t17)을 포함한다.
도 4a 및 도 4b는 액티브 구간(AP)의 제1 구간(t11)동안 화소의 동작을 설명하기 위한 도면들이다.
도 4a 및 도 4b를 참조하면, 액티브 구간(AP)의 제1 구간(t11)동안 스캔 신호(GIj) 및 발광 제어 신호(EMj)가 액티브 레벨(예를 들면, 로우 레벨)이면 제2, 제5, 제6 및 제8 트랜지스터들(T2, T5, T6, T8)이 턴 온된다. 제1 노드(NA)는 커패시터(C1)에 의해 현재 프레임(F21)보다 이전 프레임에서의 데이터 신호(Di)에 대응하는 전압 레벨로 유지되므로 제1 트랜지스터(T1)는 턴 온 상태로 유지된다. 또한 제1 구간(t11)동안 스캔 신호(GCj) 및 스캔 신호(GSj)가 인액티브 레벨(예를 들면, 하이 레벨)이면 제3, 제4 및 제7 트랜지스터들(T3, T4, T7)은 턴 오프된다.
그러므로 제1 구간(t11)동안 제5 트랜지스터(T5), 제1 트랜지스터(T1) 및 제8 트랜지스터(T8)를 통해 제1 전압 라인(VL1)과 기준 전압 라인(VL3) 사이에 전류 경로가 형성된다. 또한 제1 구간(t11)동안 제3 노드(NC)는 제2 트랜지스터(T2)를 통해 기준 전압(VREF)으로 초기화되고, 발광 다이오드(ED)의 애노드는 제6 트랜지스터(T6) 및 제8 트랜지스터(T8)를 통해 기준 전압(VREF)으로 초기화될 수 있다.
제1 구간(t11)은 제3 노드(NC) 및 발광 다이오드(ED)의 애노드를 초기화하기 위한 초기화 구간일 수 있다.
도 5a 및 도 5b는 액티브 구간(AP)의 제2 구간(t12)동안 화소의 동작을 설명하기 위한 도면들이다.
도 5a 및 도 5b를 참조하면, 제2 구간(t12)동안 스캔 신호(GIj) 및 스캔 신호(GCj)가 액티브 레벨(예를 들면, 로우 레벨)이면 제2, 제3 및 제8 트랜지스터들(T2, T3, T8)이 턴 온된다. 또한 제2 구간(t12)동안 스캔 신호(GSj) 및 발광 제어 신호(EMj)가 인액티브 레벨(예를 들면, 하이 레벨)이면 제4, 제5, 제6 및 제7 트랜지스터들(T4, T5, T6, T7)은 턴 오프된다.
그러므로 제2 구간(t12)동안 제3 트랜지스터(T3)를 통해 제1 노드(NA)가 기준 전압(VREF)으로 초기화되고, 제3 노드(NC)는 턴 온 상태의 제2 트랜지스터(T2)를 통해 기준 전압(VREF)으로 유지될 수 있다. 한편, 제2 구간(t12)동안 제2 노드(NB)는 제1 트랜지스터(T1) 및 제8 트랜지스터(T8)를 통해 기준 전압 라인(VL3)과 전기적으로 연결되며, 제2 노드(NB)의 전압 레벨은 기준 전압(VREF)과 제1 트랜지스터(T1)의 드레솔드 전압의 합에 대응할 수 있다. 이하 설명에서 제1 트랜지스터(T1)의 드레솔드 전압은 Vth로 표기한다. 즉, 제2 노드(NB)의 전압 레벨은 VREF+Vth이다.
제2 구간(t12)은 제2 노드(NB)의 전압 레벨을 제1 트랜지스터(T1)의 드레솔드 전압(Vth)만큼 상승시켜서 제1 트랜지스터(T1)의 드레솔드 전압(Vth)이 보상될 수 있도록 하는 보상 구간일 수 있다.
도 6a 및 도 6b는 액티브 구간(AP)의 제3 구간(t13)동안 화소의 동작을 설명하기 위한 도면들이다.
도 6a 및 도 6b를 참조하면, 제3 구간(t13)동안 스캔 신호(GCj) 및 스캔 신호(GSj)가 액티브 레벨(예를 들면, 로우 레벨)이면 제3 및 제4 트랜지스터들(T3, T4)이 턴 온된다. 또한 제3 구간(t13)동안 스캔 신호(GIj) 및 발광 제어 신호(EMj)가 인액티브 레벨(예를 들면, 하이 레벨)이면 제2, 제4, 제6, 제7 및 제8 트랜지스터들(T2, T4, T6, T7, T8)은 턴 오프된다.
그러므로 제3 구간(t13)동안 턴 온 상태의 제3 트랜지스터(T3)를 통해 제1 노드(NA)가 기준 전압(VREF)으로 유지되고, 제3 노드(NC)는 제4 트랜지스터(T4)를 통해 데이터 신호(Di)를 수신한다.
즉, 제3 구간(t13)동안 제1 노드(NA)의 전압 레벨은 기준 전압(VREF)이고, 제3 노드(NC)의 전압 레벨은 데이터 신호(Di)에 대응하는 전압 레벨(Vdata)일 수 있다.
이 때, 제2 노드(NB)의 전압 레벨(VB)은 커패시터들(C1, C2)의 커플링 커패시턴스에 의해 다음 수학식 1로 계산될 수 있다.
[수학식 1]
Figure pat00001
제3 구간(t13)은 제3 노드(NC)로 데이터 신호(Di)를 제공하는 프로그래밍 구간일 수 있다.
도 7a 및 도 7b는 액티브 구간(AP)의 제4 구간(t14)동안 화소의 동작을 설명하기 위한 도면들이다.
도 7a 및 도 7b를 참조하면, 제4 구간(t14)동안 스캔 신호들(GI, GCj, GSj)이 모두 인액티브 레벨(예를 들면, 하이 레벨)로 되어서 제2, 제3, 제4, 제7, 제8 트랜지스터들(T2, T3, T4, T7, T8)은 턴 오프된다. 또한 제4 구간(t14)동안 발광 제어 신호(EMj)가 액티브 레벨(예를 들면, 로우 레벨)로 천이하여 제5 및 제6 트랜지스터들(T5, T6)이 턴 온된다.
제5 트랜지스터(T5)가 턴 온됨에 따라 제2 노드(NB)로 제1 구동 전압(ELVDD)이 공급된다. 제3 트랜지스터(T3)가 턴 오프됨에 따라 제1 노드(NA)의 전압 레벨은 제2 노드(NB)의 전압 레벨에 의해 변화될 수 있다.
제1 노드(NA)의 전압 레벨(VA)은 다음 수학식 2에 의해 계산될 수 있다.
[수학식 2]
Figure pat00002
제4 구간(t14)에서 제1 트랜지스터(T1)를 통해 발광 다이오드(ED)로 흐르는 구동 전류는 제1 노드(NA)의 전압 레벨(VA)에 따라 제어될 수 있다.
제4 구간(t14)은 발광 다이오드(ED)가 발광하는 발광 구간일 수 있다.
수학식 1에서 알 수 있는 바와 같이, 제1 트랜지스터(T1)의 구동 전류는 제1 트랜지스터(T1)의 드레솔드 전압(Vth)에 의존한다. 제1 트랜지스터(T1)의 드레솔드 전압(Vth)은 구동 시간에 따른 열화에 의해 쉬프트(shift)될 수 있다. 특히, 제1 트랜지스터(T1)의 드레솔드 전압(Vth)의 변화(또는 열화) 정도는 화소마다 다르므로, 제1 트랜지스터(T1)의 드레솔드 전압(Vth)의 쉬프트 정도 역시 화소마다 다르다.
앞서 도 5a 및 도 5b에서 설명한 바와 같이, 제2 노드(NB)의 전압 레벨이 제1 트랜지스터(T1)의 드레솔드 전압(Vth)만큼 충분히 상승하도록 제2 구간(t12)의 시간을 충분히 길게 하는 것이 필요하다. 이 실시예에서, 제2 구간(t12)은 제3 구간(t13)보다 길다. 특히, 구동 주파수와 무관하게 제2 구간(t12)의 시간을 충분하게 확보함으로써 제1 트랜지스터(T1)의 드레솔드 전압(Vth)을 충분히 보상할 수 있다.
이 실시예에서, 제7 트랜지스터(T7)는 제1 전압 라인(VL1)과 제1 노드(NA) 사이에 다이오드 연결된다. 제1 전압 라인(VL1)을 통해 제1 구동 전압(ELVDD)이 공급되는 동안 제7 트랜지스터(T7)는 턴 오프 상태를 유지한다.
제4 구간(t14)동안 제3 트랜지스터(T3)에 의해 누설 전류가 생길 수 있다. 구동 주파수가 높은 경우(예를 들면, 240Hz, 120Hz), 누설 전류에 의한 발광 다이오드(ED)의 휘도 변화는 크지 않다. 그러나, 구동 주파수가 낮은 경우(예를 들면, 60Hz) 누설 전류에 의한 발광 다이오드(ED)의 휘도 변화가 사용자에게 인지될 수 있다.
만일 제3 트랜지스터(T3)를 통해 누설 전류가 흐르는 경우, 제1 노드(NA)의 전압 레벨이 낮아질 수 있다. 제1 노드(NA)의 전압 레벨이 낮아지는 경우 제1 트랜지스터(T1)의 게이트 전극의 전압이 변화하므로, 제1 트랜지스터(T1)를 통해 발광 다이오드(ED)로 흐르는 구동 전류가 변화할 수 있다. 발광 다이오드(ED)로 흐르는 구동 전류의 변화는 휘도를 변화시키고, 사용자는 플리커로 인지할 수 있다.
제7 트랜지스터(T7)는 제3 트랜지스터(T3)와 동일한 공정으로 제조되므로, 제3 트랜지스터(T3)를 통해 누설 전류가 흐르는 경우 제7 트랜지스터(T7)를 통해 제1 전압 라인(VL1)으로부터 제1 노드(NA)로 누설 전류가 흐를 수 있다. 또한, 제3 트랜지스터(T3)의 누설 전류 크기와 제 7트랜지스터(T7)의 누설 전류 크기가 거의 일치하므로, 제1 트랜지스터(T1)의 게이트 전극의 전압 변화가 존재하지 않는다. 따라서, 발광 다이오드(ED)로 흐르는 구동 전류 변화가 매우 작기 때문에 사용자는 플리커를 인지할 수 없다.
다시 도 4a 및 도 4b를 참조하면, 블랭크 구간(BP)의 제5 구간(t15)에서 화소(PXij)의 동작은 액티브 구간(AP)의 제1 구간(t11)과 동일하다. 즉, 제5 구간(t15)동안 제5 트랜지스터(T5), 제1 트랜지스터(T1) 및 제8 트랜지스터(T8)를 통해 제1 전압 라인(VL1)과 기준 전압 라인(VL3) 사이에 전류 경로가 형성된다. 또한 제5 구간(t15)동안 제3 노드(NC)는 제2 트랜지스터(T2)를 통해 기준 전압(VREF)으로 초기화되고, 발광 다이오드(ED)의 애노드는 제6 트랜지스터(T6) 및 제8 트랜지스터(T8)를 통해 기준 전압(VREF)으로 초기화될 수 있다.
제6 구간(t16)에서 스캔 신호(GIj)만 액티브 레벨이고, 스캔 신호들(GCj, GSj) 및 발광 제어 신호(EMj)가 인액티브 레벨이다.
제7 구간(t17)에서 스캔 신호들(GIj, GCj, GSj)이 모두 인액티브 레벨이고, 발광 제어 신호(EMj)가 액티브 레벨이다. 액티브 구간(AP)동안 제1 노드(NA)의 전압 레벨은 데이터 신호(Di)에 대응하는 전압 레벨(Vdata) 및 제1 트랜지스터(T1)의 드레솔드 전압(Vth)에 따라 설정된 전압 레벨(VA)(수학식 2 참조)로 유지된다. 제1 트랜지스터(T1)는 제1 노드(NA)의 전압 레벨에 대응하는 구동 전류를 제6 트랜지스터(T6)를 통해 발광 다이오드(ED)로 제공할 수 있다. 즉, 블랭크 구간(BP)의 제7 구간(t17)동안 발광 다이오드(ED)는 액티브 구간(AP)의 제4 구간(t14)과 동일한 영상을 표시할 수 있다.
도 8은 본 발명의 일 실시예에 따른 화소의 동작을 설명하기 위한 타이밍도이다.
도 8에 도시된 액티브 구간(AP)의 제1 내지 제4 구간들(t21-t24)은 도 4b, 5b, 6b 및 7b에 도시된 제1 내지 제4 구간들(t11-t14)과 동일하다.
블랭크 구간(BP)의 제5 구간(t25)동안 스캔 신호(GIj) 및 발광 제어 신호(EMj)가 액티브 레벨이고, 스캔 신호들(GCj, GSj)은 인액티브 레벨이다. 제5 구간(t25)동안 제5 트랜지스터(T5), 제1 트랜지스터(T1) 및 제8 트랜지스터(T8)를 통해 제1 전압 라인(VL1)과 기준 전압 라인(VL3) 사이에 전류 경로가 형성된다. 또한 제5 구간(t15)동안 제3 노드(NC)는 제2 트랜지스터(T2)를 통해 기준 전압(VREF)으로 초기화되고, 발광 다이오드(ED)의 애노드는 제6 트랜지스터(T6) 및 제8 트랜지스터(T8)를 통해 기준 전압(VREF)으로 초기화될 수 있다.
제6 구간(t26)에서 스캔 신호들(GIj, GCj, GSj)이 모두 인액티브 레벨이고, 발광 제어 신호(EMj)는 액티브 레벨로 유지될 수 있다. 액티브 구간(AP)동안 제1 노드(NA)의 전압 레벨은 데이터 신호(Di)에 대응하는 전압 레벨(Vdata) 및 제1 트랜지스터(T1)의 드레솔드 전압(Vth)에 따라 설정된 전압 레벨(VA)(수학식 2 참조)로 유지된다. 제1 트랜지스터(T1)는 제1 노드(NA)의 전압 레벨에 대응하는 구동 전류를 제6 트랜지스터(T6)를 통해 발광 다이오드(ED)로 제공할 수 있다. 즉, 블랭크 구간(BP)의 제6 구간(t26)동안 발광 다이오드(ED)는 액티브 구간(AP)의 제4 구간(t24)과 동일한 영상을 표시할 수 있다.
도 8에 도시된 발광 제어 신호(EMj)는 블랭크 구간(BP)동안 액티브 레벨(예를 들면, 로우 레벨)로 유지된다는 점에서 도 4b, 5b, 6b 및 7b에 도시된 발광 제어 신호(EMj)와 다르다.
도 9는 도 5b에 도시된 제2 구간(t12)의 시간에 따른 발광 전류 오차를 예시적으로 보여주는 그래프이다.
도 9에서는 제2 구간(t12)의 시간이 1.28 마이크로초(㎲), 5.12㎲, 20.48㎲ 및 81.82㎲일 때 데이터 신호(Di)의 계조 레벨에 따른 발광 전류 오차를 예시적으로 보여준다. 발광 전류 오차는 도 2에 도시된 발광 다이오드(ED)로 흐르는 전류를 소정의 기준 전류와 비교한 오차값이다.
예를 들어, 제2 구간(t12)의 시간이 1.28㎲일 때 64 계조 레벨에서 발광 전류 오차의 범위는 +8 내지 -8이다. 제2 구간(t12)의 시간이 81.82㎲일 때 64 계조 레벨에서 발광 전류 오차의 범위는 +1 내지 -1이다.
즉, 제2 구간(t12)의 시간이 길수록 낮은 계조 레벨(예를 들면, 64 계조 레벨 이하)에서 발광 전류 오차 범위가 작음을 알 수 있다.
도 5a 및 도 5b에 도시된 것과 같이, 제2 구간(t12)에서 제1 노드(NA)에는 기준 전압(VREF)이 제공되고, 제2 노드(NB)는 제1 트랜지스터(T1)의 기준 전압(VREF)과 드레솔드 전압(Vth)의 합에 대응하는 전압 레벨(VREF+Vth)이 제공된다. 이때 커패시터들(C1, C2)에 전하를 저장하는데 충분한 시간을 제공해야 한다.
도 5b에 도시된 스캔 신호(GSj)의 펄스 폭이 1수평 주기(1H라 칭함)일 때, 스캔 신호(SCj)의 펄스 폭은 2수평 주기(2H) 이상일 수 있다. 제2 구간(t12)의 시간을 충분히 확보함으로써 낮은 계조 레벨(예를 들면, 64 계조 레벨 이하)에서 발광 전류 오차를 최소화할 수 있다.
도 10a 내지 도 10c는 화소들(P1-P8) 각각의 발광 전류 오차를 예시적으로 보여주는 도면들이다.
도 10a는 제2 구간(t12)의 시간이 2.56㎲일 때 데이터 신호(Di)의 계조 레벨에 따른 화소들(P1-P8) 각각의 발광 전류 오차를 예시적으로 보여주는 도면들이다.
도 10b는 제2 구간(t12)의 시간이 10.24㎲일 때 데이터 신호(Di)의 계조 레벨에 따른 화소들(P1-P8) 각각의 발광 전류 오차를 예시적으로 보여주는 도면들이다.
도 10c는 제2 구간(t12)의 시간이 40.96㎲일 때 데이터 신호(Di)의 계조 레벨에 따른 화소들(P1-P8) 각각의 발광 전류 오차를 예시적으로 보여주는 도면들이다.
화소들(P1-P8) 각각은 도 1에 표시된 표시 패널(DP)의 임의의 위치의 화소들일 수 있다.
도 10a 내지 도 10c에서 알 수 있는 바와 같이, 제2 구간(t12)의 시간이 길어질수록 화소들(P1-P8) 간의 전류 오차는 낮은 계조 레벨(예를 들면, 64 계조 레벨 이하)에서 작아짐을 알 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DD: 표시 장치
DP: 표시 패널
100: 구동 컨트롤러
200: 데이터 구동 회로
300: 전압 발생기
SD: 스캔 구동 회로
EDC: 발광 구동 회로
PX: 화소

Claims (20)

  1. 애노드 및 캐소드를 포함하는 발광 다이오드;
    제1 노드와 제2 노드 사이에 연결된 제1 커패시터;
    상기 제2 노드와 제3 노드 사이에 연결된 제2 커패시터;
    상기 제2 노드와 연결되는 제1 전극, 상기 발광 다이오드의 상기 애노드와 전기적으로 연결되는 제2 전극 및 상기 제1 노드와 연결된 게이트 전극을 포함하는 제1 트랜지스터;
    상기 제3 노드 연결된 제1 전극, 기준 전압을 수신하는 기준 전압 라인과 연결된 제2 전극 및 제1 스캔 신호를 수신하는 게이트 전극을 포함하는 제2 트랜지스터;
    상기 제1 노드와 전기적으로 연결되는 제1 전극, 상기 기준 전압 라인과 연결되는 제2 전극 및 제2 스캔 신호를 수신하는 게이트 전극을 포함하는 제3 트랜지스터; 및
    데이터 라인과 연결된 제1 전극, 상기 제3 노드와 연결된 제2 전극 및 제3 스캔 신호를 수신하는 게이트 전극을 포함하는 제4 트랜지스터를 포함하는 화소.
  2. 제 1 항에 있어서,
    제1 구간동안 상기 제1 스캔 신호가 액티브 레벨이고, 상기 제1 구간과 연속하는 제2 구간동안 상기 제1 및 제2 스캔 신호들 각각이 상기 액티브 레벨이며, 상기 제2 구간과 연속하는 제3 구간동안 상기 제2 및 제3 스캔 신호들 각각이 상기 액티브 레벨인 화소.
  3. 제 2 항에 있어서,
    상기 제2 구간은 상기 제3 구간보다 긴 화소.
  4. 제 2 항에 있어서,
    상기 제2 구간에서 상기 제1 및 제3 노드들 각각의 전압 레벨은 상기 기준 전압과 같고, 상기 제2 노드의 전압 레벨은 상기 기준 전압과 상기 제1 트랜지스터의 드레솔드 전압의 합에 대응하는 전압 레벨을 갖는 화소.
  5. 제 4 항에 있어서,
    상기 제3 구간에서 상기 제3 노드의 전압 레벨은 상기 데이터 라인을 통해 수신되는 데이터 전압과 같고, 상기 제2 노드의 전압 레벨은 상기 제1 노드의 전압, 상기 제3 노드의 전압, 상기 제1 트랜지스터의 드레솔드 전압 및 상기 제1 및 제2 커패시터들의 커플링 커패시턴스에 의해 결정되는 화소.
  6. 제 4 항에 있어서,
    제1 전압 라인과 연결된 제1 전극, 상기 제2 노드와 연결된 제2 전극 및 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제5 트랜지스터; 및
    상기 제1 트랜지스터의 상기 제2 전극과 연결된 제1 전극, 상기 발광 다이오드의 상기 애노드와 연결된 제2 전극 및 상기 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제6 트랜지스터를 더 포함하는 화소.
  7. 제 6 항에 있어서,
    상기 발광 제어 신호는 상기 제3 구간과 연속하는 제4 구간동안 상기 액티브 레벨인 화소.
  8. 제 7 항에 있어서,
    한 프레임은 액티브 구간 및 블랭크 구간을 포함하고,
    상기 액티브 구간은 상기 제1 내지 제4 구간들을 포함하는 화소.
  9. 제 8 항에 있어서,
    상기 블랭크 구간은 제5 구간 및 제6 구간을 포함하며,
    상기 제5 구간동안 상기 제1 스캔 신호 및 상기 발광 제어 신호가 상기 액티브 레벨이고,
    상기 제6 구간동안 상기 발광 제어 신호가 상기 액티브 레벨인 화소.
  10. 제 8 항에 있어서,
    상기 블랭크 구간동안 상기 발광 제어 신호는 액티브 레벨을 유지하는 화소.
  11. 제 6 항에 있어서,
    상기 제1 전압 라인과 연결된 제1 전극, 상기 제1 노드와 연결된 제2 전극 및 상기 제1 전압 라인과 연결된 게이트 전극을 포함하는 제7 트랜지스터를 더 포함하는 화소.
  12. 제 1 항에 있어서,
    상기 제1 트랜지스터의 상기 제2 전극과 연결된 제1 전극, 상기 기준 전압 라인과 연결된 제2 전극 및 상기 제1 스캔 신호를 수신하는 게이트 전극을 포함하는 제8 트랜지스터를 더 포함하는 화소.
  13. 애노드 및 캐소드를 포함하는 발광 다이오드;
    제1 노드와 제2 노드 사이에 연결된 제1 커패시터;
    상기 제2 노드와 제3 노드 사이에 연결된 제2 커패시터;
    상기 제2 노드와 연결되는 제1 전극, 상기 발광 다이오드의 상기 애노드와 전기적으로 연결되는 제2 전극 및 게이트 전극을 포함하는 제1 트랜지스터;
    제1 구간동안 상기 제3 노드로 기준 전압을 제공하는 제2 트랜지스터;
    상기 제1 구간과 연속하는 제2 구간동안 상기 제1 노드로 상기 기준 전압을 제공하는 제3 트랜지스터; 및
    상기 제2 구간과 연속하는 제3 구간동안 상기 제3 노드로 데이터 신호를 전달하는 제4 트랜지스터를 포함하는 화소.
  14. 제 13 항에 있어서,
    상기 제2 구간은 상기 제3 구간보다 긴 화소.
  15. 제 13 항에 있어서,
    상기 제2 트랜지스터의 게이트 전극은 제1 스캔 신호를 수신하고,
    상기 제3 트랜지스터의 게이트 전극은 제2 스캔 신호를 수신하고, 그리고
    상기 제4 트랜지스터의 게이트 전극은 제3 스캔 신호를 수신하는 화소.
  16. 제 15 항에 있어서,
    상기 제1 구간동안 상기 제1 스캔 신호가 액티브 레벨이고, 상기 제2 구간동안 상기 제1 및 제2 스캔 신호들 각각이 상기 액티브 레벨이며, 상기 제3 구간동안 상기 제2 및 제3 스캔 신호들 각각이 상기 액티브 레벨인 화소.
  17. 제 13 항에 있어서,
    제1 전압 라인과 상기 제2 노드 사이에 연결되고, 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제5 트랜지스터; 및
    상기 제1 트랜지스터와 상기 발광 다이오드의 상기 애노드 사이에 연결되고, 상기 발광 제어 신호를 수신하는 게이트 전극을 포함하는 제6 트랜지스터를 더 포함하는 화소.
  18. 제 13 항에 있어서,
    상기 제1 전압 라인과 상기 제1 노드 사이에 연결되고, 상기 제1 전압 라인과 연결된 게이트 전극을 포함하는 제7 트랜지스터; 및
    상기 제1 트랜지스터의 상기 제2 전극과 연결된 제1 전극, 상기 기준 전압을 제공하는 기준 전압 라인과 연결된 제2 전극 및 상기 제1 스캔 신호를 수신하는 게이트 전극을 포함하는 제8 트랜지스터를 더 포함하는 화소.
  19. 제1 내지 제3 스캔 라인들 및 데이터 라인에 연결된 화소;
    상기 화소를 구동하기 위한 제1 내지 제3 스캔 신호들을 상기 제1 내지 제3 스캔 라인들 각각으로 출력하는 스캔 구동 회로;
    데이터 신호를 상기 데이터 라인으로 출력하는 데이터 구동 회로; 및
    상기 스캔 구동 회로 및 상기 데이터 구동 회로를 제어하는 구동 컨트롤러를 포함하되,
    상기 화소는,
    애노드 및 캐소드를 포함하는 발광 다이오드;
    제1 노드와 제2 노드 사이에 연결된 제1 커패시터;
    상기 제2 노드와 제3 노드 사이에 연결된 제2 커패시터;
    상기 제2 노드와 연결되는 제1 전극, 상기 발광 다이오드의 상기 애노드와 전기적으로 연결되는 제2 전극 및 게이트 전극을 포함하는 제1 트랜지스터;
    상기 제3 노드 연결된 제1 전극, 기준 전압을 수신하는 기준 전압 라인과 연결된 제2 전극 및 상기 제1 스캔 라인과 연결된 게이트 전극을 포함하는 제2 트랜지스터;
    상기 제1 노드와 전기적으로 연결되는 제1 전극, 상기 기준 전압 라인과 연결되는 제2 전극 및 상기 제2 스캔 라인과 연결된 게이트 전극을 포함하는 제3 트랜지스터; 및
    데이터 라인과 연결된 제1 전극, 상기 제3 노드와 연결된 제2 전극 및 상기 제3 스캔 라인과 연결된 게이트 전극을 포함하는 제4 트랜지스터를 포함하는 표시 장치.
  20. 제 19 항에 있어서,
    제1 구간동안 상기 제1 스캔 신호가 액티브 레벨이고, 상기 제1 구간과 연속하는 제2 구간동안 상기 제1 및 제2 스캔 신호들 각각이 상기 액티브 레벨이며, 상기 제2 구간과 연속하는 제3 구간동안 상기 제2 및 제3 스캔 신호들 각각이 상기 액티브 레벨이며, 상기 제2 구간은 상기 제1 구간 및 상기 제3 구간 각각보다 긴 표시 장치.
KR1020210084245A 2021-06-28 2021-06-28 화소 및 표시 장치 KR20230001618A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210084245A KR20230001618A (ko) 2021-06-28 2021-06-28 화소 및 표시 장치
US17/747,060 US20220415991A1 (en) 2021-06-28 2022-05-18 Pixel and a display device including the same
EP22181570.7A EP4113499A1 (en) 2021-06-28 2022-06-28 Pixel and a display device including the same
CN202210748416.6A CN115602112A (zh) 2021-06-28 2022-06-28 像素和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210084245A KR20230001618A (ko) 2021-06-28 2021-06-28 화소 및 표시 장치

Publications (1)

Publication Number Publication Date
KR20230001618A true KR20230001618A (ko) 2023-01-05

Family

ID=82385242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210084245A KR20230001618A (ko) 2021-06-28 2021-06-28 화소 및 표시 장치

Country Status (4)

Country Link
US (1) US20220415991A1 (ko)
EP (1) EP4113499A1 (ko)
KR (1) KR20230001618A (ko)
CN (1) CN115602112A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114974132A (zh) * 2021-06-10 2022-08-30 武汉天马微电子有限公司 配置成控制发光元件的像素电路
CN115116396A (zh) * 2022-07-28 2022-09-27 惠科股份有限公司 像素驱动电路和显示面板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102237748B1 (ko) * 2014-11-24 2021-04-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동방법
KR102485572B1 (ko) * 2016-05-18 2023-01-09 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Also Published As

Publication number Publication date
EP4113499A1 (en) 2023-01-04
US20220415991A1 (en) 2022-12-29
CN115602112A (zh) 2023-01-13

Similar Documents

Publication Publication Date Title
KR102482335B1 (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR102639309B1 (ko) 표시 장치
US11263976B2 (en) Display device and method of driving the same
US11205380B2 (en) Pixel that compensates for a threshold voltage of a driving transistor using a power source voltage and display device having the same
US11545092B2 (en) Display device
KR102527847B1 (ko) 표시 장치
KR20180068368A (ko) 표시 장치 및 이의 구동 방법
US11756485B2 (en) Emission driver and display device having the same
US11626074B2 (en) Display device
KR20210092870A (ko) 화소 및 이를 포함하는 표시 장치
KR20180085121A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
US20200273428A1 (en) Display device
EP4113499A1 (en) Pixel and a display device including the same
KR20190067297A (ko) 표시 장치 및 이의 구동 방법
KR20240033711A (ko) 화소 및 표시 장치
KR20230047282A (ko) 표시 장치의 화소
US20230086857A1 (en) Driving controller, display device and method of driving the same
CN112470210B (zh) 时钟及电压生成电路和包括时钟及电压生成电路的显示装置
US20230306906A1 (en) Display device
KR20230011547A (ko) 화소 및 표시 장치
US20240005847A1 (en) Pixel, driver and display device having the same
KR20230001027A (ko) 화소 및 표시 장치
KR20230171534A (ko) 구동 컨트롤러 및 이를 포함하는 표시 장치
CN117423301A (zh) 显示装置
KR20230143650A (ko) 픽셀 회로 및 이를 포함하는 표시 장치