WO2020213534A1 - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- WO2020213534A1 WO2020213534A1 PCT/JP2020/016157 JP2020016157W WO2020213534A1 WO 2020213534 A1 WO2020213534 A1 WO 2020213534A1 JP 2020016157 W JP2020016157 W JP 2020016157W WO 2020213534 A1 WO2020213534 A1 WO 2020213534A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- substrate
- circuit pattern
- potential side
- submodule
- pattern
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Definitions
- the present invention relates to a power conversion device.
- Hybrid vehicles and electric vehicles are equipped with a motor as a drive source.
- the motor is driven and controlled by using a power conversion device such as an inverter.
- Power converters installed in hybrid and electric vehicles are equipped with large-capacity capacitors, but due to space restrictions in the motor room (engine room) that houses the motors that drive the electric vehicles and to secure a riding space. , Small size and thinness are required.
- Patent Document 1 discloses a power conversion device in which a flat film capacitor element is arranged on the side of a power module.
- Patent Document 2 discloses a power conversion device in which a smoothing capacitor is arranged on the side of an inverter circuit unit. As described above, the power conversion device disclosed in Patent Documents 1 and 2 aims to reduce the size of the power conversion device while increasing the capacity of the capacitor.
- the above-mentioned conventional technique has a problem that the thickness of the power conversion device increases due to the size of the capacitor itself.
- the present invention has been made in consideration of the above points, and one object of the present invention is to reduce the thickness of the power conversion device.
- a semiconductor element and a first circuit pattern electrically connected to the semiconductor element are formed on an insulating substrate.
- the first substrate, the second substrate on which the second circuit pattern facing the first substrate and electrically connecting to the semiconductor element is formed on the insulating substrate, and the semiconductor element.
- a plurality of capacitors for smoothing the input power and a third substrate on which the plurality of capacitors are mounted on both sides and a third circuit pattern for electrically connecting the plurality of capacitors is formed on an insulating substrate.
- the third substrate has the first virtual plane and the first virtual plane when the plane overlapping the first circuit pattern is the first virtual plane and the plane overlapping the second circuit pattern is the second virtual plane. It has a capacitor region arranged in a space between two virtual planes and having a plurality of capacitors arranged on both sides of a region that does not overlap the first substrate and the second substrate.
- the power conversion device can be made thinner.
- FIG. 1 An exploded perspective view of the semiconductor module of the first embodiment.
- FIG. 3 is a cross-sectional view of the first substrate of the semiconductor module of the first embodiment cut along the line AA of FIG.
- FIG. FIG. 6 is a cross-sectional view of the second substrate of the semiconductor module of the first embodiment cut along the line BB of FIG.
- the plan view of the semiconductor module of Example 1. A side view of the semiconductor module of the first embodiment.
- FIG. 5 is a cross-sectional view of the semiconductor module of the first embodiment cut along the line CC of FIG.
- FIG. 5 is a cross-sectional view of the semiconductor module of the first embodiment cut along the line DD of FIG.
- the perspective view of the submodule of Example 1. The plan view of the mounting state of the power semiconductor element in the submodule of the first embodiment as seen from the a direction and the front view as seen from the b direction of FIG. A plan view of the power semiconductor device of the first embodiment as viewed from the direction a in FIG.
- a side view of the submodule of the first embodiment as viewed from the c direction and the d direction of FIG.
- FIG. 5 is a cross-sectional view of the semiconductor module of the first embodiment cut along the line EE of FIG.
- FIG. 5 is a cross-sectional view of the third substrate of the semiconductor module of the second embodiment cut along the line CC of FIG.
- FIG. 1 is a perspective view of the semiconductor module 1 of the first embodiment.
- FIG. 2 is an exploded perspective view of the semiconductor module 1 of the first embodiment.
- the XYZ coordinate system used in the description of the first embodiment is defined as follows.
- the plane when the semiconductor module 1 of the first embodiment is placed flat is defined as the XY plane.
- the longitudinal direction of the semiconductor module 1 placed flat on the XY plane is defined as the X axis
- the lateral direction of the semiconductor module 1 orthogonal to the X axis is defined as the Y axis.
- the height direction of the semiconductor module 1 forming the positive XYZ coordinate system orthogonal to the X-axis and the Y-axis is defined as the Z-axis.
- the positive directions of the X-axis, the Y-axis, and the Z-axis are determined as shown by the arrows of the coordinate axes shown in FIG.
- the description will be made using this XYZ coordinate system.
- the XYZ coordinate system is for convenience only, and does not limit the shape, size, and positional relationship of each part of the semiconductor module 1.
- the "upper”, “lower”, “front”, “rear”, “left”, and “right” described using the XYZ coordinate system merely indicate the position, direction, and the like for convenience.
- the semiconductor module 1 of the first embodiment which is a power conversion device, includes a first substrate 10, a second substrate 20, and a third substrate 30.
- the first submodule 40-1 and the second submodule 40-2 are placed on the first substrate 10 and the second substrate 20 via a solder material so as to be sandwiched between the first substrate 10 and the second substrate 20. It is fixed.
- the semiconductor module 1 constitutes an upper and lower arm for one phase of a power conversion device such as an inverter, in which the first submodule 40-1 is the upper arm and the second submodule 40-2 is the lower arm.
- the first submodule 40-1 and the second submodule 40-2 are modules having the same configuration, but when they are fixed between the first substrate 10 and the second substrate 20 , One is placed upside down with respect to the other.
- the first submodule 40-1 and the second submodule 40-2 are collectively referred to as a submodule 40.
- the third substrate 30 has a second substrate via a solder material, with the high potential side third circuit pattern 35-1 and the low potential side third circuit pattern 35-2 as connection regions. It is connected to 20.
- a plurality of capacitors 39 are mounted on both sides of the third substrate 30.
- the high potential side third circuit pattern 35-1 and the low potential side third circuit pattern 35-2 are collectively referred to as a connection pattern 35.
- the third substrate 30 is not limited to the case where a plurality of capacitors 39 are mounted on both sides, and may be mounted on one side.
- FIG. 3 is a plan view of the first substrate 10 of the semiconductor module 1 of the first embodiment.
- FIG. 4 is a back view of the first substrate 10 of the semiconductor module 1 of the first embodiment.
- FIG. 5 is a cross-sectional view of the first substrate 10 of the semiconductor module 1 of the first embodiment cut along the line AA of FIG.
- the first substrate 10 is composed of a first circuit pattern 11, a first insulating substrate 10p, a first substrate outer conductor 12, and a first control signal pattern 13.
- the first circuit pattern 11, the first substrate outer conductor 12, and the first control signal pattern 13 are insulated by the first insulating substrate 10p.
- the first circuit pattern 11 is mounted on one surface of the first insulating substrate 10p.
- the first circuit pattern 11 is connected to one conductor portion of the submodule 40.
- the first substrate outer conductor 12 is mounted on the first insulating substrate 10p on the opposite side of the mounting surface of the first circuit pattern 11.
- the first substrate outer conductor 12 is connected to the outer conductor.
- the first control signal pattern 13 includes two patterns, one for the positive electrode and the other for the negative electrode for inputting the control signal to the first submodule 40-1.
- the AC output terminal 11t is a conductor portion of the first circuit pattern 11 projecting from the first insulating substrate 10p in the negative direction of the X-axis.
- FIG. 6 is a plan view of the second substrate 20 of the semiconductor module 1 of the first embodiment.
- FIG. 7 is a back view of the second substrate 20 of the semiconductor module 1 of the first embodiment.
- FIG. 8 is a cross-sectional view of the second substrate 20 of the semiconductor module 1 of the first embodiment cut along the line BB of FIG.
- the second substrate 20 is composed of a second circuit pattern 21, a second insulating substrate 20p, a second substrate outer conductor 22, and a second control signal pattern 23.
- the second circuit pattern 21, the second substrate outer conductor 22, and the second control signal pattern 23 are insulated by the second insulating substrate 20p.
- the second circuit pattern 21 is mounted on one surface of the second insulating substrate 20p, and includes a high potential side second circuit pattern 21-1 and a low potential side second circuit pattern 21-2.
- the high potential side second circuit pattern 21-1 and the low potential side second circuit pattern 21-2 are collectively referred to as the second circuit pattern 21.
- the high potential side second circuit pattern 21-1 and the low potential side second circuit pattern 21-2 are insulated by the second insulating substrate 20p.
- the second circuit pattern 21 is connected to the conductor portion on the opposite side of the conductor portion of the submodule 40 connected to the first circuit pattern 11.
- the second substrate outer conductor 22 is mounted on the second insulating substrate 20p on the opposite side of the mounting surface of the second circuit pattern 21. As shown in FIG. 6, the second substrate outer conductor 22 includes the first outer conductor 22-1 and the second outer conductor 22-2. The first outer conductor 22-1 and the second outer conductor 22-2 are collectively referred to as the second substrate outer conductor 22.
- the first outer conductor 22-1 and the second outer conductor 22-2 are insulated by the second insulating substrate 20p.
- the second substrate outer conductor 22 is not separated into the first outer conductor 22-1 and the second outer conductor 22-2, and may be a single conductor. Further, the second outer conductor 22-2 may be omitted.
- the second control signal pattern 23 includes two patterns, one for the positive electrode and the other for the negative electrode for inputting the control signal to the second submodule 40-2.
- FIG. 9 is a plan view of the semiconductor module 1 of the first embodiment.
- FIG. 10 is a side view of the semiconductor module 1 of the first embodiment.
- FIG. 11 is a cross-sectional view of the semiconductor module 1 of the first embodiment cut along the line CC of FIG.
- FIG. 12 is a cross-sectional view of the semiconductor module 1 of the first embodiment cut along the line DD of FIG.
- FIG. 10 is a side view of the semiconductor module 1 as viewed from the negative direction of the Y axis.
- the virtual plane on which the first circuit pattern 11 and the sub-module 40 (the second sub-module 40-2 is shown in FIG. 10) overlap, which is shown by the alternate long and short dash line in FIG. 10, is defined as the first virtual plane VS1.
- the virtual plane in which the second circuit pattern 21 (the second circuit pattern 21-2 on the low potential side is shown in FIG. 10) and the submodule 40, which are shown by the broken lines in FIG. 10, overlap with each other is the second virtual plane VS2. Is defined as.
- the third substrate 30 is arranged in the space between the first virtual plane VS1 and the second virtual plane VS2 as shown in FIG. Will be done. Further, when viewed from the arrangement direction of the first substrate 10 and the second substrate 20, the second substrate 20 and the third substrate 30 have the second circuit pattern 21 and the third circuit pattern 35 (in FIG. 11) in the region where they overlap. It has a connection region CA1 to which the low potential side third circuit pattern 35-2 is shown). In this way, the second substrate 20 and the third substrate 30 electrically connect the sub-module 40 and the capacitor 39 without going through the connection terminal.
- the second substrate 20 has the second substrate outer conductor 22 on the side opposite to the surface on the side where the second circuit pattern 21 is arranged, but is viewed from the arrangement direction of the first substrate 10 and the second substrate 20.
- the second substrate outer conductor 22 (second outer conductor 22-2 in FIG. 11) is formed so as to overlap the connection region CA1.
- the third substrate 30 has a capacitor region CA2 in which a plurality of capacitors 39 are arranged on both sides of the third substrate 30 in a region that does not overlap the first substrate 10 and the second substrate 20.
- the high-potential side conductor portion 41-1 in the first sub-module of the first sub-module 40-1 is connected to the high-potential side second circuit pattern 21- of the second substrate 20 via a solder material. It is electrically connected to 1. Further, the low potential side conductor portion 42-1 in the first submodule of the first submodule 40-1 is electrically connected to the first circuit pattern 11 of the first substrate 10 via a solder material.
- the low potential side conductor portion 42-2 in the second submodule of the second submodule 40-2 is electrically connected to the low potential side second circuit pattern 21-2 of the second substrate 20 via the solder material.
- the high potential side conductor portion 41-2 in the second submodule of the second submodule 40-2 is electrically connected to the first circuit pattern 11 of the first substrate 10 via a solder material.
- the high potential side second circuit pattern 21-1 of the second substrate 20 is electrically connected to the high potential side third circuit pattern 35-1 of the third substrate 30 via a solder material.
- the low potential side second circuit pattern 21-2 is electrically connected to the low potential side third circuit pattern 35-2 of the third substrate 30 via a solder material.
- the above-mentioned joining with a solder material is not limited to this, and can be replaced by a conductive joining method such as joining by laser welding or mechanical fastening using members such as screws.
- FIG. 13 is a perspective view of the sub-module 40 of the first embodiment.
- FIG. 14A is a plan view of the mounting state of the power semiconductor element 43 in the submodule 40 of the first embodiment as viewed from the direction a of FIG. 13, and
- FIG. 14B is a front view seen from the direction b.
- FIG. 15 is a plan view of the power semiconductor element 43 of the first embodiment as viewed from the direction a of FIG. 16 (A) is a side view of the sub-module 40 of the first embodiment as viewed from the c direction of FIG. 13, and
- FIG. 16 (B) is a side view of the sub module 40 as viewed from the d direction.
- FIG. 17 is a front view of the sub-module 40 of the first embodiment as viewed from the direction b of FIG.
- the first submodule 40-1 has the submodule 40 shown in FIG. 13 aligned with the a direction of FIG. 13 in the positive direction of the Z axis. It is arranged between the substrate 10 and the second substrate 20. Further, in the second submodule 40-2, the submodule 40 shown in FIG. 13 is arranged between the first substrate 10 and the second substrate 20 with the a direction of FIG. 13 aligned with the negative direction of the Z axis. Is.
- the sub-module 40 includes a high potential side conductor portion 41 in the sub module and a low potential side conductor portion 42 in the sub module.
- the high potential side conductor portion 41 becomes the high potential side conductor portion 41-1 in the first submodule when the submodule 40 is the first submodule 40-1, and the second submodule 40-2. In this case, it becomes the high potential side conductor portion 41-2 in the second submodule.
- the sub module 40 when the sub module 40 is the first sub module 40-1, it becomes the low potential side conductor portion 42-1 in the first sub module, and the second sub module 40- In the case of 2, it becomes the low potential side conductor portion 42-2 in the second submodule.
- FIG. 14A is a plan view of a mounting surface of a power semiconductor element or the like in the high potential side conductor portion 41 in the submodule of the submodule 40 from which the low potential side conductor portion 42 in the submodule is removed, and is a plan view of FIG. 14B.
- Four power semiconductor elements 43 power semiconductor elements 43-1, 43-2, 43-3, 43-4) illustrated in FIG. 15 are mounted on the mounting surface of the high potential side conductor portion 41 in the submodule. There is.
- the power semiconductor element 43 is composed of a positive electrode sense electrode G, a negative electrode sense electrode KS, a high potential side electrode D, and a low potential side electrode S.
- the power semiconductor element 43 includes a positive electrode sense electrode 431, a low potential side electrode 432 that also serves as a negative electrode sense electrode KS, and a high potential side electrode 433.
- the high potential side electrode 433 is provided on the surface opposite to the side where the low potential side electrode 432 is shown in FIG.
- the low potential side electrode S and the negative electrode sense electrode KS may be independent.
- the power semiconductor element 43 is mounted on the insulating layer 47 of the high potential side conductor portion 41 in the submodule via a solder material.
- the positive electrode sense wiring 46-1 in the submodule is formed on the insulating layer 47 of the high potential side conductor portion 41 in the submodule.
- the positive electrode sense wiring 46-1 in the submodule is connected to the power semiconductor element 43 (43-1,43-) via the chip resistor 44 and the wire bonding 45 (45-1,45-2,45-3,45-4). It is electrically connected to each of the positive electrode sense electrodes 431 of 2,43-3,43-4).
- the negative electrode sense wiring 46-2 in the submodule is formed on the insulating layer 47 of the high potential side conductor portion 41 in the submodule.
- the negative electrode sense wiring 46-2 in the submodule is connected to the power semiconductor element 43 (43-1) via the solder materials 48-1, 48-2, 48-3, 48-4 and the low potential side conductor portion 42 in the submodule. , 43-2, 43-3, 43-4) are electrically connected to the respective low potential side electrodes 432.
- the negative electrode sense wiring 46-2 in the submodule is electrically connected to the negative electrode sense electrode KS via wire bonding. Is connected.
- the insulating layer 47 is formed on the high potential side conductor portion 41 in the submodule.
- the low potential side conductor portion 42 in the submodule is electrically connected to the negative electrode sense wiring 46-2 in the submodule via the solder materials 48-5 and 48-6.
- the low potential side conductor portion 42 in the submodule has a fifth leg portion 42f-5 (see FIG. 16A) via the solder material 48-5, and the negative electrode sense wiring 46 in the submodule. It is connected to 2.
- the low potential side conductor portion 42 in the submodule has its sixth leg portion 42f-6 (see FIG. 16B) connected to the negative electrode sense wiring 46-2 in the submodule via the solder material 48-6. Has been done.
- the low potential side conductor portion 42 in the submodule is connected to the power semiconductor elements 43-1, 43-2, 43-3, 43 via the solder materials 48-1, 48-2, 48-3, 48-4. It is electrically connected to each of the low potential side electrodes 432 of -4.
- the high-potential side conductor portion 41 in the sub-module is a high-potential side electrode 433 of each of the power semiconductor elements 43 (43-1, 43-2, 43-3, 43-4) via a solder material (not shown). Is electrically connected to.
- FIG. 18 is a plan view of the third substrate of the semiconductor module of the first embodiment.
- FIG. 19 is a cross-sectional view of the semiconductor module of the first embodiment cut along the line EE of FIG.
- FIG. 20 is a plan view of the third substrate excluding the capacitor of the semiconductor module of the first embodiment.
- FIG. 21 is an exploded perspective view of the third substrate excluding the insulating substrate of the semiconductor module of the first embodiment.
- FIG. 22 is a perspective view of the third substrate excluding the insulating substrate of the semiconductor module of the first embodiment, the second layer pattern of the third substrate, and the third layer pattern of the third substrate.
- the third substrate 30 includes a third insulating substrate 30p, a plurality of capacitors 39, a third substrate first layer pattern 31, a third substrate second layer pattern 32, a third substrate third layer pattern 33, and a third substrate. It is composed of a third substrate fourth layer pattern 34, and a plurality of through holes 37a and through holes 37b.
- the third insulating substrate 30p includes a third substrate first layer pattern 31, a third substrate second layer pattern 32, a third substrate third layer pattern 33, and a third substrate fourth layer. Insulate each of the patterns 34.
- the through holes 37a are provided in each of the third substrate first layer pattern 31, the third substrate second layer pattern 32, the third substrate third layer pattern 33, and the third substrate fourth layer pattern 34, respectively. There is. As shown in FIGS. 19 and 23, the through holes 37a electrically connect the capacitors 39 mounted on both sides of the third substrate 30 with the third insulating substrate 30p interposed therebetween.
- through holes 37b are also provided in each of the third substrate first layer pattern 31, the third substrate second layer pattern 32, the third substrate third layer pattern 33, and the third substrate fourth layer pattern 34, respectively. Has been done. As shown in FIGS. 21 and 22, the through hole 37b electrically connects the high potential side third circuit pattern 35-1 and the third substrate second layer pattern 32, and the low potential side third circuit pattern. The 35-2 and the third layer pattern 33 of the third substrate are electrically connected.
- the high potential side input terminal 32t is a terminal of the second layer pattern 32 of the third substrate, and is a conductor portion protruding in the positive direction of the X axis from the third insulating substrate 30p.
- the high potential side input terminal 32t is a terminal for inputting DC power from a battery (not shown), and is connected to the high potential side of the battery.
- the low potential side input terminal 33t is a terminal of the third layer pattern 33 of the third substrate, and is a conductor portion protruding in the positive direction of the X axis from the third insulating substrate 30p.
- the low potential side input terminal 33t is a terminal for inputting DC power from a battery (not shown), and is connected to the low potential side of the battery.
- the patterns located symmetrically in the Z-axis direction are Z of the third substrate second layer pattern 32 and the third substrate third layer pattern 33. It is electrically connected by a through hole 37a with a corresponding pattern in the axial direction.
- the third substrate fourth layer pattern 34 has a pattern pt1 that is electrically connected to the third substrate second layer pattern 32 via the through hole 37a.
- a pattern pt2 that is electrically connected to the third layer pattern 33 of the third substrate via a through hole 37a, a pattern pt3 that does not have a through hole, a third circuit pattern 35-1 on the high potential side, and a third on the low potential side. It has three circuit patterns 35-2.
- the pattern pt1, the pattern pt2, and the pattern pt3 are electrically connected to the capacitor 39 via a solder material. As shown in FIG. 20, the pattern pt1 and the pattern pt2 are arranged alternately in the respective directions of the X-axis and the Y-axis.
- the capacitors 39a and 39b shown in FIG. 21 are connected in series by the pattern pt3. Further, the capacitor 39a is electrically connected to the third layer pattern 33 of the third substrate by the pattern pt2 and the through hole 37a. Further, the capacitor 39b is electrically connected to the third substrate second layer pattern 32 by the pattern pt1 and the through hole 37a.
- the capacitors 39c and 39d shown in FIG. 21 are connected in series by the pattern pt3. Further, the capacitor 39c is electrically connected to the third substrate second layer pattern 32 by the pattern pt1 and the through hole 37a. Further, the capacitor 39d is electrically connected to the third layer pattern 33 of the third substrate by the pattern pt2 and the through hole 37a.
- the capacitor 39 has two capacitors 39 connected in series in the Y-axis direction as a unit, and is in a plurality of units between the third substrate second layer pattern 32 and the third substrate third layer pattern 33. Are connected in parallel.
- the high potential side third circuit pattern 35-1 is electrically connected to the high potential side input terminal 32t via the third substrate second layer pattern 32 and the through hole 37a.
- the low potential side third circuit pattern 35-2 is electrically connected to the low potential side input terminal 33t via the third substrate third layer pattern 33 and the through hole 37a.
- any type of capacitor such as a ceramic capacitor or a film capacitor may be used.
- the third substrate 30 is arranged in the space between the first virtual plane VS1 overlapping the first circuit pattern 11 and the second virtual plane VS2 overlapping the second circuit pattern 21.
- the height can be limited as compared with mounting a capacitor having a large capacity, and the capacity of the capacitor can be increased. It is possible to reduce the thickness of the semiconductor module 1 while increasing the thickness. Further, by directly connecting the second substrate 20 and the third substrate without passing through the connection terminal, the connection terminal that causes an increase in inductance can be omitted, and the inductance of the semiconductor module 1 can be reduced.
- the second substrate outer conductor 22 is formed so as to overlap the connection region CA1 (see FIGS. 10 and 11), thereby magnetically canceling. The effect can be obtained.
- FIG. 23 is a cross-sectional view of the third substrate 30B of the semiconductor module 1B of the second embodiment cut along the line CC of FIG.
- a capacitor 39 having the same height as that of the first embodiment is surface-mounted on the surface on the positive direction side of the Z axis, while the Z axis.
- a capacitor 39B having a height higher in the Z-axis direction than that of the first embodiment and the capacitor 39 is surface-mounted.
- the plurality of capacitors 39 and 39B mounted on both sides of the third substrate 30 are surface-mounted on the surface of the capacitor 39B close to the first substrate 10 and mounted on the surface of the surface of the second substrate 20. It has a larger capacity than the capacitor 39 to be used. In this way, the space on the negative side of the Z axis of the third substrate 30B can be effectively used to increase the capacity of the capacitor.
- the present invention is not limited to the above-described embodiment, but includes various modifications.
- the above-described embodiment has been described in detail in order to explain the present invention in an easy-to-understand manner, and is not necessarily limited to those having all the described configurations.
- each process shown in the examples may be appropriately distributed or integrated based on the processing efficiency or the mounting efficiency.
- 1,1B Semiconductor module, 10: 1st substrate, 10p: 1st insulating substrate, 11: 1st circuit pattern, 11t: AC output terminal, 12: 1st substrate outer conductor, 20: 2nd substrate, 20p: 1st 2 Insulated substrate, 21: 2nd circuit pattern, 21-1: High potential side 2nd circuit pattern, 21-2: Low potential side 2nd circuit pattern, 22: 2nd substrate outer conductor, 22-1: 1st external Conductor, 22-2: 2nd outer conductor, 30: 3rd substrate, 31: 3rd substrate 1st layer pattern, 32: 3rd substrate 2nd layer pattern, 33: 3rd substrate 3rd layer pattern, 34: 1st 3 Substrate 4th layer pattern, 32t: High potential side input terminal, 33t: Low potential side input terminal, 35: Connection pattern, 35-1: High potential side 3rd circuit pattern, 35-2: Low potential side 3rd circuit Pattern, 37a, 37b: Through hole, 39, 39a, 39b, 39c, 39d, 39
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
電力変換装置である半導体モジュール1において、第1基板10は、パワー半導体素子43と電気的に接続する第1回路パターン11が絶縁基板10p上に形成されている。第2基板20は、パワー半導体素子43を挟んで第1基板10と対向しかつパワー半導体素子43と電気的に接続する第2回路パターン21が絶縁基板20p上に形成されている。第3基板30は、入力電力を平滑化する複数のキャパシタ39が両面実装され、複数のキャパシタ39と電気的に接続する第3回路パターン35が絶縁基板30p上に形成されている。第3基板30は、第1回路パターン11と重なる第1仮想平面VS1と第2回路パターン21と重なる第2仮想平面VS2の間の空間に配置され、第1基板10および第2基板20と重ならない領域の両面に複数のキャパシタ39が配置されたキャパシタ領域CA2を有する。
Description
本発明は、電力変換装置に関する。
近年、ハイブリッド自動車や電気自動車が普及してきている。ハイブリッド自動車や電気自動車は、駆動源としてモータを搭載している。モータは、インバータをはじめとする電力変換装置を用いて駆動制御される。ハイブリッド自動車や電気自動車に搭載される電力変換装置は、大容量のコンデンサが搭載されるが、乗車スペースの確保や、電気自動車を駆動するモータを収容するモータルーム(エンジンルーム)における空間の制約から、小型かつ薄型化が求められている。
例えば、特許文献1には、扁平なフィルムコンデンサ素子をパワーモジュールの側方に配置した電力変換装置が開示されている。また、例えば、特許文献2には、インバータ回路部の側方に平滑コンデンサを配置した電力変換装置が開示されている。このように、特許文献1および2に開示の電力変換装置は、コンデンサを大容量化しつつ電力変換装置の小型化を図っている。
しかしながら、上述の従来技術では、コンデンサ自体の大きさのため、電力変換装置の厚みが増加するという問題がある。
本発明は以上の点を考慮してなされたもので、電力変換装置の薄型化を図ることを1つの目的とする。
かかる課題を解決するため本発明においては、1つの目的を達成する一手段として、電力変換装置は、半導体素子と、前記半導体素子と電気的に接続する第1回路パターンが絶縁基板上に形成された第1基板と、前記半導体素子を挟んで前記第1基板と対向しかつ前記半導体素子と電気的に接続する第2回路パターンが絶縁基板上に形成された第2基板と、前記半導体素子に入力される電力を平滑化する複数のキャパシタと、前記複数のキャパシタが両面実装され、該複数のキャパシタと電気的に接続する第3回路パターンが絶縁基板上に形成された第3基板と、を有し、前記第3基板は、前記第1回路パターンと重なる平面を第1仮想平面とし、前記第2回路パターンと重なる平面を第2仮想平面とした場合に、前記第1仮想平面と前記第2仮想平面の間の空間に配置され、前記第1基板および前記第2基板と重ならない領域の両面に前記複数のキャパシタが配置されたキャパシタ領域を有する。
本発明によれば、例えば、電力変換装置の薄型化を図ることができる。
以下図面に基づき、本発明の実施例を詳述する。以下実施例を説明するための各図面において、同一参照番号で同一または類似の機能を備えた構成を示し、後出の説明を省略する。また、各実施例および各変形例は、本発明の技術思想の範囲内および整合する範囲内でその一部または全部を組合せることができる。
本明細書において、例えば「xxx100-1」「xxx100-2」や「xxx100a」「xxx100b」のように、同一番号に枝番号が付加された符号が付与されている複数の要素を総称する場合には、同一番号のみを用いて「xxx100」のように表すこととする。
<実施例1の半導体モジュールの全体構成>
先ず、図1および図2を参照して、実施例1の半導体モジュール1の全体構成について説明する。図1は、実施例1の半導体モジュール1の斜視図である。図2は、実施例1の半導体モジュール1の分解斜視図である。
先ず、図1および図2を参照して、実施例1の半導体モジュール1の全体構成について説明する。図1は、実施例1の半導体モジュール1の斜視図である。図2は、実施例1の半導体モジュール1の分解斜視図である。
先ず、実施例1の説明で用いるXYZ座標系を、次のように定義しておく。図1に示すように、実施例1の半導体モジュール1を平置きした場合の平面をXY平面とする。このXY平面に平置きした半導体モジュール1の長手方向をX軸とし、X軸と直交する半導体モジュール1の短手方向をY軸とする。また、X軸およびY軸と直交して正系のXYZ座標系をなす半導体モジュール1の高さ方向をZ軸とする。また、図1に示す座標軸の矢印のように、X軸、Y軸、およびZ軸の正方向を定める。
以降、本明細書では、このXYZ座標系を用いて説明を行う。ただし、XYZ座標系は、便宜上のものに過ぎず、半導体モジュール1の形状や、大きさ、各部の位置関係を限定するものではない。同様に、XYZ座標系を用いて説明する「上」、「下」、「前」、「後」、「左」、「右」も、位置や方向等を便宜的に示すに過ぎない。
電力変換装置である実施例1の半導体モジュール1は、第1基板10と、第2基板20と、第3基板30とを備える。第1サブモジュール40-1および第2サブモジュール40-2は、第1基板10と第2基板20の間に挟まれるように、半田材を介して、第1基板10および第2基板20に固定されている。
半導体モジュール1は、第1サブモジュール40-1が上アームであり、第2サブモジュール40-2が下アームである、インバータ等の電力変換装置の1相分の上下アームを構成する。
図2に示すように、第1サブモジュール40-1および第2サブモジュール40-2は、同一構成のモジュールであるが、第1基板10と第2基板20の間に固定される際には、一方が他方に対して上下が反転した状態で配置される。なお、第1サブモジュール40-1および第2サブモジュール40-2を総称して、サブモジュール40という。
また、図2に示すように、第3基板30は、半田材を介して、高電位側第3回路パターン35-1および低電位側第3回路パターン35-2を接続領域として、第2基板20と接続されている。第3基板30には、複数のキャパシタ39が両面実装されている。高電位側第3回路パターン35-1および低電位側第3回路パターン35-2を総称して、接続パターン35という。なお、第3基板30は、複数のキャパシタ39が、両面実装されている場合に限らず、片面実装であってもよい。
<実施例1の第1基板の構成>
次に、図3~図5を参照して、実施例1の半導体モジュール1の第1基板10について説明する。図3は、実施例1の半導体モジュール1の第1基板10の平面図である。図4は、実施例1の半導体モジュール1の第1基板10の裏面図である。図5は、実施例1の半導体モジュール1の第1基板10を図3のA-A線で切った断面図である。
次に、図3~図5を参照して、実施例1の半導体モジュール1の第1基板10について説明する。図3は、実施例1の半導体モジュール1の第1基板10の平面図である。図4は、実施例1の半導体モジュール1の第1基板10の裏面図である。図5は、実施例1の半導体モジュール1の第1基板10を図3のA-A線で切った断面図である。
第1基板10は、第1回路パターン11と、第1絶縁基板10pと、第1基板外部導体12と、第1制御信号用パターン13とから構成される。第1回路パターン11、第1基板外部導体12、および第1制御信号用パターン13は、第1絶縁基板10pによって絶縁される。
第1回路パターン11は、第1絶縁基板10pの一方の面に実装される。第1回路パターン11は、サブモジュール40の一方の導体部と接続される。第1基板外部導体12は、第1絶縁基板10pにおいて、第1回路パターン11の実装面の反対側に実装される。第1基板外部導体12は、外部の導体と接続される。
第1制御信号用パターン13は、第1サブモジュール40-1へ制御信号を入力するための正極用および負極用の2つのパターンを含む。交流出力端子11tは、第1絶縁基板10pからX軸の負方向へ突出する第1回路パターン11の導体部である。
<実施例1の第2基板の構成>
次に、図6~図8を参照して、実施例1の半導体モジュール1の第2基板20について説明する。図6は、実施例1の半導体モジュール1の第2基板20の平面図である。図7は実施例1の半導体モジュール1の第2基板20の裏面図である。図8は、実施例1の半導体モジュール1の第2基板20を図6のB-B線で切った断面図である。
次に、図6~図8を参照して、実施例1の半導体モジュール1の第2基板20について説明する。図6は、実施例1の半導体モジュール1の第2基板20の平面図である。図7は実施例1の半導体モジュール1の第2基板20の裏面図である。図8は、実施例1の半導体モジュール1の第2基板20を図6のB-B線で切った断面図である。
第2基板20は、第2回路パターン21と、第2絶縁基板20pと、第2基板外部導体22と、第2制御信号用パターン23とから構成される。第2回路パターン21、第2基板外部導体22、および第2制御信号用パターン23は、第2絶縁基板20pによって絶縁される。
第2回路パターン21は、第2絶縁基板20pの一方の面に実装され、高電位側第2回路パターン21-1と低電位側第2回路パターン21-2とを含む。高電位側第2回路パターン21-1および低電位側第2回路パターン21-2を総称して、第2回路パターン21という。
高電位側第2回路パターン21-1と低電位側第2回路パターン21-2は、第2絶縁基板20pによって絶縁される。第2回路パターン21は、第1回路パターン11と接続されるサブモジュール40の導体部の反対側の導体部と接続される。
第2基板外部導体22は、第2絶縁基板20pにおいて、第2回路パターン21の実装面の反対側に実装される。図6に示すように、第2基板外部導体22は、第1外部導体22-1と第2外部導体22-2とを含む。第1外部導体22-1と第2外部導体22-2を総称して、第2基板外部導体22という。
第1外部導体22-1と第2外部導体22-2は、第2絶縁基板20pによって絶縁される。なお、第2基板外部導体22は、第1外部導体22-1と第2外部導体22-2に分離されず、単一の導体であってもよい。また、第2外部導体22-2を省略してもよい。
第2制御信号用パターン23は、第2サブモジュール40-2へ制御信号を入力するための正極用および負極用の2つのパターンを含む。
<実施例1の半導体モジュールの側面および断面の構成>
次に、図9~図12を参照して、実施例1の半導体モジュール1の側面および断面の構成について説明する。図9は、実施例1の半導体モジュール1の平面図である。図10は、実施例1の半導体モジュール1の側面図である。図11は、実施例1の半導体モジュール1を図9のC-C線で切った断面図である。図12は、実施例1の半導体モジュール1を図9のD-D線で切った断面図である。
次に、図9~図12を参照して、実施例1の半導体モジュール1の側面および断面の構成について説明する。図9は、実施例1の半導体モジュール1の平面図である。図10は、実施例1の半導体モジュール1の側面図である。図11は、実施例1の半導体モジュール1を図9のC-C線で切った断面図である。図12は、実施例1の半導体モジュール1を図9のD-D線で切った断面図である。
図10は、半導体モジュール1をY軸の負方向から見た側面図である。図10において一点鎖線で示す、第1回路パターン11とサブモジュール40(図10では第2サブモジュール40-2が示されている)が重なる仮想的な平面を第1仮想平面VS1と定義する。また、図10において破線で示す、第2回路パターン21(図10では低電位側第2回路パターン21-2が示されている)とサブモジュール40が重なる仮想的な平面を第2仮想平面VS2と定義する。
上記のように第1仮想平面VS1および第2仮想平面VS2を定義した場合、図10に示すように、第3基板30は、第1仮想平面VS1と第2仮想平面VS2の間の空間に配置されることになる。また、第1基板10と第2基板20の配列方向から見た場合、第2基板20と第3基板30は、これらが重なる領域に第2回路パターン21と第3回路パターン35(図11では低電位側第3回路パターン35-2が示されている)が接続する接続領域CA1を有する。このように、第2基板20と第3基板30は、接続端子を介さずに、サブモジュール40とキャパシタ39を電気的に接続する。
また、第2基板20は、第2回路パターン21が配置された側の面とは反対側に第2基板外部導体22を有するが、第1基板10と第2基板20の配列方向から見た場合、第2基板外部導体22(図11では第2外部導体22-2)が、接続領域CA1と重なるように形成される。
また、第3基板30は、第1基板10および第2基板20に重ならない領域の第3基板30の両面に複数のキャパシタ39がそれぞれ配置されるキャパシタ領域CA2を有する。
図12に示すように、第1サブモジュール40-1の第1サブモジュール内高電位側導体部41-1は、半田材を介して、第2基板20の高電位側第2回路パターン21-1と電気的に接続される。また、第1サブモジュール40-1の第1サブモジュール内低電位側導体部42-1は、半田材を介して、第1基板10の第1回路パターン11と電気的に接続される。
同様に、第2サブモジュール40-2の第2サブモジュール内低電位側導体部42-2は、半田材を介して、第2基板20の低電位側第2回路パターン21-2と電気的に接続される。また、第2サブモジュール40-2の第2サブモジュール内高電位側導体部41-2は、半田材を介して、第1基板10の第1回路パターン11と電気的に接続される。
さらに、第2基板20の高電位側第2回路パターン21-1は、半田材を介して、第3基板30の高電位側第3回路パターン35-1と電気的に接続される。また、低電位側第2回路パターン21-2は、半田材を介して、第3基板30の低電位側第3回路パターン35-2と電気的に接続される。
なお、上述した半田材による接合は、これに限らず、レーザー溶接による接合、ねじをはじめとする部材を用いた機械的締結等、導電可能な接合方法で代替可能である。
<実施例1のサブモジュールの構成>
次に、図13~図17を参照して、実施例1の半導体モジュール1のサブモジュール40の構成について説明する。図13は、実施例1のサブモジュール40の斜視図である。図14(A)は、実施例1のサブモジュール40におけるパワー半導体素子43の実装状態を図13のa方向から見た平面図であり、図14(B)は、b方向から見た正面図である。図15は、実施例1のパワー半導体素子43を図13のa方向から見た平面図である。図16(A)は、実施例1のサブモジュール40を図13のc方向から見た側面図であり、図16(B)は、d方向から見た側面図である。図17は、実施例1のサブモジュール40を図13のb方向から見た正面図である。
次に、図13~図17を参照して、実施例1の半導体モジュール1のサブモジュール40の構成について説明する。図13は、実施例1のサブモジュール40の斜視図である。図14(A)は、実施例1のサブモジュール40におけるパワー半導体素子43の実装状態を図13のa方向から見た平面図であり、図14(B)は、b方向から見た正面図である。図15は、実施例1のパワー半導体素子43を図13のa方向から見た平面図である。図16(A)は、実施例1のサブモジュール40を図13のc方向から見た側面図であり、図16(B)は、d方向から見た側面図である。図17は、実施例1のサブモジュール40を図13のb方向から見た正面図である。
なお、図2に示す半導体モジュール1の分解斜視図において、第1サブモジュール40-1は、図13に示すサブモジュール40を、図13のa方向をZ軸の正方向に合わせて、第1基板10と第2基板20の間に配置したものである。また、第2サブモジュール40-2は、図13に示すサブモジュール40を、図13のa方向をZ軸の負方向に合わせて、第1基板10と第2基板20の間に配置したものである。
図13に示すように、サブモジュール40は、サブモジュール内高電位側導体部41と、サブモジュール内低電位側導体部42とを備える。サブモジュール内高電位側導体部41は、サブモジュール40が、第1サブモジュール40-1の場合には第1サブモジュール内高電位側導体部41-1となり、第2サブモジュール40-2の場合には第2サブモジュール内高電位側導体部41-2となる。また、サブモジュール内低電位側導体部42は、サブモジュール40が、第1サブモジュール40-1の場合には第1サブモジュール内低電位側導体部42-1となり、第2サブモジュール40-2の場合には第2サブモジュール内低電位側導体部42-2となる。
図14(A)は、サブモジュール内低電位側導体部42を取り外したサブモジュール40のサブモジュール内高電位側導体部41におけるパワー半導体素子等の実装面の平面図であり、図14(B)は実装面の正面図である。サブモジュール内高電位側導体部41の実装面には、図15に例示する4つのパワー半導体素子43(パワー半導体素子43-1,43-2,43-3,43-4)が実装されている。
図15に示すように、パワー半導体素子43は、正極センス電極Gと、負極センス電極KSと、高電位側電極Dと、低電位側電極Sとにより構成される。本実施例では、パワー半導体素子43は、図15に示すように、正極センス電極431、負極センス電極KSを兼ねた低電位側電極432、および高電位側電極433を備える。高電位側電極433は、図15において低電位側電極432が示される側とは反対側の面に設けられる。なお、低電位側電極Sと負極センス電極KSが独立していてもよい。パワー半導体素子43は、半田材を介して、サブモジュール内高電位側導体部41の絶縁層47上に実装されている。
サブモジュール内正極センス配線46-1は、サブモジュール内高電位側導体部41の絶縁層47上に形成されている。サブモジュール内正極センス配線46-1は、チップ抵抗44およびワイヤボンディング45(45-1,45-2,45-3,45-4)を介して、パワー半導体素子43(43-1,43-2,43-3,43-4)のそれぞれの正極センス電極431と電気的に接続されている。
サブモジュール内負極センス配線46-2は、サブモジュール内高電位側導体部41の絶縁層47上に形成されている。サブモジュール内負極センス配線46-2は、半田材48-1,48-2,48-3,48-4およびサブモジュール内低電位側導体部42を介して、パワー半導体素子43(43-1,43-2,43-3,43-4)のそれぞれの低電位側電極432と電気的に接続されている。
なお、パワー半導体素子43において、低電位側電極Sと負極センス電極KSが分離している場合には、サブモジュール内負極センス配線46-2は、ワイヤボンディングを介して、負極センス電極KSと電気的に接続される。
絶縁層47は、サブモジュール内高電位側導体部41上に形成されている。サブモジュール内低電位側導体部42は、半田材48-5,48-6を介して、サブモジュール内負極センス配線46-2と電気的に接続されている。具体的には、サブモジュール内低電位側導体部42は、その第5脚部42f-5(図16(A)参照)が半田材48-5を介して、サブモジュール内負極センス配線46-2と接続されている。また、サブモジュール内低電位側導体部42は、その第6脚部42f-6(図16(B)参照)が半田材48-6を介して、サブモジュール内負極センス配線46-2と接続されている。
また、サブモジュール内低電位側導体部42は、半田材48-1,48-2,48-3,48-4を介して、パワー半導体素子43-1,43-2,43-3,43-4のそれぞれの低電位側電極432と電気的に接続されている。
サブモジュール内高電位側導体部41は、半田材(不図示)を介して、パワー半導体素子43(43-1,43-2,43-3,43-4)のそれぞれの高電位側電極433と電気的に接続されている。
<実施例1の第3基板の構成>
次に、図18~図22を参照して、実施例1の半導体モジュール1の第3基板30の構成について説明する。図18は、実施例1の半導体モジュールの第3基板の平面図である。図19は、実施例1の半導体モジュールを図18のE-E線で切った断面図である。図20は、実施例1の半導体モジュールのキャパシタを除いた第3基板の平面図である。図21は、実施例1の半導体モジュールの絶縁基板を除いた第3基板の分解斜視図である。図22は、実施例1の半導体モジュールの絶縁基板、第3基板第2層パターン、および第3基板第3層パターンを除いた第3基板の斜視図である。
次に、図18~図22を参照して、実施例1の半導体モジュール1の第3基板30の構成について説明する。図18は、実施例1の半導体モジュールの第3基板の平面図である。図19は、実施例1の半導体モジュールを図18のE-E線で切った断面図である。図20は、実施例1の半導体モジュールのキャパシタを除いた第3基板の平面図である。図21は、実施例1の半導体モジュールの絶縁基板を除いた第3基板の分解斜視図である。図22は、実施例1の半導体モジュールの絶縁基板、第3基板第2層パターン、および第3基板第3層パターンを除いた第3基板の斜視図である。
第3基板30は、第3絶縁基板30pと、複数のキャパシタ39と、第3基板第1層パターン31と、第3基板第2層パターン32と、第3基板第3層パターン33と、第3基板第4層パターン34と、複数のスルーホール37aおよびスルーホール37bとにより構成される。
図19に示すように、第3絶縁基板30pは、第3基板第1層パターン31と、第3基板第2層パターン32と、第3基板第3層パターン33と、第3基板第4層パターン34とをそれぞれ絶縁する。
スルーホール37aは、第3基板第1層パターン31と、第3基板第2層パターン32と、第3基板第3層パターン33と、第3基板第4層パターン34とのそれぞれに設けられている。スルーホール37aは、図19および図23に示すように、第3絶縁基板30pを挟んで第3基板30に両面実装されているキャパシタ39間のそれぞれを電気的に接続する。
また、スルーホール37bも、第3基板第1層パターン31と、第3基板第2層パターン32と、第3基板第3層パターン33と、第3基板第4層パターン34とのそれぞれに設けられている。スルーホール37bは、図21および図22に示すように、高電位側第3回路パターン35-1と第3基板第2層パターン32を電気的に接続し、また、低電位側第3回路パターン35-2と第3基板第3層パターン33を電気的に接続する。
高電位側入力端子32tは、第3基板第2層パターン32の端子であり、第3絶縁基板30pからX軸の正方向へ突出した導体部である。高電位側入力端子32tは、バッテリー(不図示)から直流電力を入力する端子であり、バッテリーの高電位側に接続される。
低電位側入力端子33tは、第3基板第3層パターン33の端子であり、第3絶縁基板30pからX軸の正方向へ突出した導体部である。低電位側入力端子33tは、バッテリー(不図示)から直流電力を入力する端子であり、バッテリーの低電位側に接続される。
第3基板第1層パターン31および第3基板第4層パターン34は、Z軸方向で対称に位置するパターン同士が、第3基板第2層パターン32と第3基板第3層パターン33のZ軸方向で対応するパターンを挟んで、スルーホール37aによって電気的に接続される。
具体的には、図20および図21に示すように、第3基板第4層パターン34は、第3基板第2層パターン32とスルーホール37aを介して電気的に接続されるパターンpt1と、第3基板第3層パターン33とスルーホール37aを介して電気的に接続されるパターンpt2と、スルーホールを持たないパターンpt3と、高電位側第3回路パターン35-1と、低電位側第3回路パターン35-2とを有する。
パターンpt1、パターンpt2、およびパターンpt3は、半田材を介してキャパシタ39と電気的に接続される。パターンpt1およびパターンpt2は、図20に示すように、X軸およびY軸のそれぞれの方向に交互に配置される。
例えば、図21に示すキャパシタ39aおよび39bは、パターンpt3によって直列接続される。また、キャパシタ39aは、パターンpt2およびスルーホール37aによって第3基板第3層パターン33と電気的に接続される。また、キャパシタ39bは、パターンpt1およびスルーホール37aによって第3基板第2層パターン32と電気的に接続される。
同様に、図21に示すキャパシタ39cおよび39dは、パターンpt3によって直列接続される。また、キャパシタ39cは、パターンpt1およびスルーホール37aによって第3基板第2層パターン32と電気的に接続される。また、キャパシタ39dは、パターンpt2およびスルーホール37aによって第3基板第3層パターン33と電気的に接続される。
このように、キャパシタ39は、Y軸方向に並んで直列接続された2つのキャパシタ39を単位とし、複数の単位で、第3基板第2層パターン32と第3基板第3層パターン33の間を並列接続する。
高電位側第3回路パターン35-1は、第3基板第2層パターン32およびスルーホール37aを介して、高電位側入力端子32tと電気的に接続される。低電位側第3回路パターン35-2は、第3基板第3層パターン33およびスルーホール37aを介して、低電位側入力端子33tと電気的に接続される。
なお、キャパシタ39は、セラミックコンデンサ、フィルムコンデンサ等、いずれの種類のコンデンサを用いてもよい。
以上の実施例1によれば、第3基板30が、第1回路パターン11と重なる第1仮想平面VS1と、第2回路パターン21と重なる第2仮想平面VS2の間の空間に配置され、第1基板10および第2基板20と重ならない領域の両面に複数のキャパシタ39が配置されたキャパシタ領域CA2を有することによって、容量の大きいキャパシタを実装するよりも高さを制限でき、キャパシタを大容量化しつつ、半導体モジュール1の薄型化を図ることができる。また、接続端子を介さずに第2基板20と第3基板を直接接続することによって、インダクタンス増加の原因となる接続端子を省略し、半導体モジュール1の低インダクタンス化を図ることができる。
また、第1基板10と第2基板20の配列方向から見た場合、第2基板外部導体22が、接続領域CA1(図10および図11参照)と重なるように形成されることで、磁気キャンセル効果を得ることができる。
図23は、実施例2の半導体モジュール1Bの第3基板30Bを図9のC-C線で切った断面図である。図23に示すように、半導体モジュール1Bが備える第3基板30Bには、Z軸の正方向側の面には実施例1と同様の高さのキャパシタ39が表面実装されている一方、Z軸の負方向側の面には実施例1とキャパシタ39よりもZ軸方向の高さが高いキャパシタ39Bが表面実装されている。このように、第3基板30に両面実装される複数のキャパシタ39,39Bは、第1基板10に近い側の面に表面実装されるキャパシタ39Bが第2基板20に近い側の面に表面実装されるキャパシタ39よりも大容量である。このようにして、第3基板30BのZ軸の負方向側のスペースを有効利用して、キャパシタの大容量化を図ることができる。
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例を含む。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換・統合・分散をすることが可能である。また実施例で示した各処理は、処理効率又は実装効率に基づいて適宜分散又は統合してもよい。
1,1B:半導体モジュール、10:第1基板、10p:第1絶縁基板、11:第1回路パターン、11t:交流出力端子、12:第1基板外部導体、20:第2基板、20p:第2絶縁基板、21:第2回路パターン、21-1:高電位側第2回路パターン、21-2:低電位側第2回路パターン、22:第2基板外部導体、22-1:第1外部導体、22-2:第2外部導体、30:第3基板、31:第3基板第1層パターン、32:第3基板第2層パターン、33:第3基板第3層パターン、34:第3基板第4層パターン、32t:高電位側入力端子、33t:低電位側入力端子、35:接続パターン、35-1:高電位側第3回路パターン、35-2:低電位側第3回路パターン、37a,37b:スルーホール、39,39a,39b,39c,39d,39B:キャパシタ、40:サブモジュール、40-1:第1サブモジュール、40-2:第2サブモジュール、41:サブモジュール内高電位側導体部、41-1:第1サブモジュール内高電位側導体部、41-2:第2サブモジュール内高電位側導体部、42:サブモジュール内低電位側導体部、42-1:第1サブモジュール内低電位側導体部、42-2:第2サブモジュール内低電位側導体部、43,43-1,43-2,43-3,43-4:パワー半導体素子、44:チップ抵抗、45,45-1,45-2,45-3,45-4:ワイヤボンディング、46-1:サブモジュール内正極センス配線、46-2:サブモジュール内負極センス配線、47:絶縁層、48-1,48-2,48-3,48-4,48-5,48-6:半田材、431:正極センス電極、432:低電位側電極、433:高電位側電極、CA1:接続領域、CA2:キャパシタ領域
Claims (4)
- 半導体素子と、
前記半導体素子と電気的に接続する第1回路パターンが絶縁基板上に形成された第1基板と、
前記半導体素子を挟んで前記第1基板と対向しかつ前記半導体素子と電気的に接続する第2回路パターンが絶縁基板上に形成された第2基板と、
前記半導体素子に入力される電力を平滑化する複数のキャパシタと、
前記複数のキャパシタが両面実装され、該複数のキャパシタと電気的に接続する第3回路パターンが絶縁基板上に形成された第3基板と、を有し、
前記第3基板は、
前記第1回路パターンと重なる平面を第1仮想平面とし、前記第2回路パターンと重なる平面を第2仮想平面とした場合に、前記第1仮想平面と前記第2仮想平面の間の空間に配置され、
前記第1基板および前記第2基板と重ならない領域の両面に前記複数のキャパシタが配置されたキャパシタ領域を有する
ことを特徴とする電力変換装置。 - 前記第1基板と前記第2基板の配列方向から見た場合に、前記第2基板と重なる領域において前記第2回路パターンと前記第3回路パターンと接続する接続領域
を有することを特徴とする請求項1に記載の電力変換装置。 - 前記第2基板は、前記第2回路パターンが配置された側の面の反対側に、外部と接続する外部導体を有し、
前記外部導体は、
前記第1基板と前記第2基板の配列方向から見た場合に、前記接続領域と重なる領域に形成されている
ことを特徴とする請求項2に記載の電力変換装置。 - 前記複数のキャパシタは、前記第3基板の前記第2仮想平面側に設けられたキャパシタよりも、前記第3基板の前記第1仮想平面側に設けられたキャパシタの方が、前記第3基板に対する高さが高い
ことを特徴とする請求項1に記載の電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202080024399.0A CN113632365B (zh) | 2019-04-16 | 2020-04-10 | 电力转换装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019-078181 | 2019-04-16 | ||
JP2019078181A JP7239380B2 (ja) | 2019-04-16 | 2019-04-16 | 電力変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2020213534A1 true WO2020213534A1 (ja) | 2020-10-22 |
Family
ID=72837850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2020/016157 WO2020213534A1 (ja) | 2019-04-16 | 2020-04-10 | 電力変換装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP7239380B2 (ja) |
CN (1) | CN113632365B (ja) |
WO (1) | WO2020213534A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117917193A (zh) * | 2021-12-27 | 2024-04-19 | 日立安斯泰莫株式会社 | 电子控制装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001258267A (ja) * | 2000-03-14 | 2001-09-21 | Mitsubishi Electric Corp | 半導体装置 |
JP2014161159A (ja) * | 2013-02-20 | 2014-09-04 | Hitachi Ltd | 電力変換装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4857017B2 (ja) * | 2006-04-27 | 2012-01-18 | 日立オートモティブシステムズ株式会社 | 電力変換装置 |
JP4434181B2 (ja) * | 2006-07-21 | 2010-03-17 | 株式会社日立製作所 | 電力変換装置 |
JP5092804B2 (ja) * | 2008-03-04 | 2012-12-05 | 株式会社豊田自動織機 | 電力変換装置 |
JP5557441B2 (ja) * | 2008-10-31 | 2014-07-23 | 日立オートモティブシステムズ株式会社 | 電力変換装置および電動車両 |
JP2013187998A (ja) * | 2012-03-07 | 2013-09-19 | Nissan Motor Co Ltd | 電力変換装置 |
JP5183830B1 (ja) * | 2012-04-18 | 2013-04-17 | 三菱電機株式会社 | ノイズフィルタ装置 |
JP2014038982A (ja) * | 2012-08-20 | 2014-02-27 | Ihi Corp | 半導体パワーモジュール |
JP5763026B2 (ja) * | 2012-09-24 | 2015-08-12 | 株式会社東芝 | 半導体装置 |
JP5753829B2 (ja) * | 2012-09-28 | 2015-07-22 | 日立オートモティブシステムズ株式会社 | 電力変換装置 |
JP6312228B2 (ja) * | 2015-01-19 | 2018-04-18 | 日立オートモティブシステムズ株式会社 | 電力変換装置 |
JP6500563B2 (ja) * | 2015-03-31 | 2019-04-17 | アイシン・エィ・ダブリュ株式会社 | スイッチング素子ユニット |
JP6575193B2 (ja) * | 2015-07-15 | 2019-09-18 | 富士電機株式会社 | 電力変換装置 |
KR101950131B1 (ko) * | 2017-06-19 | 2019-02-19 | 신덴겐코교 가부시키가이샤 | 반도체 장치 |
-
2019
- 2019-04-16 JP JP2019078181A patent/JP7239380B2/ja active Active
-
2020
- 2020-04-10 CN CN202080024399.0A patent/CN113632365B/zh active Active
- 2020-04-10 WO PCT/JP2020/016157 patent/WO2020213534A1/ja active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001258267A (ja) * | 2000-03-14 | 2001-09-21 | Mitsubishi Electric Corp | 半導体装置 |
JP2014161159A (ja) * | 2013-02-20 | 2014-09-04 | Hitachi Ltd | 電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JP7239380B2 (ja) | 2023-03-14 |
JP2020178426A (ja) | 2020-10-29 |
CN113632365B (zh) | 2023-08-15 |
CN113632365A (zh) | 2021-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5145293B2 (ja) | 半導体集積回路チップ、積層型チップキャパシタ及び半導体集積回路チップパッケージ | |
JP2000068444A (ja) | 半導体装置 | |
US9699887B2 (en) | Circuit board and electronic device | |
JP6390342B2 (ja) | 電子部品 | |
JP2005085840A (ja) | 電力用半導体装置 | |
JP3958156B2 (ja) | 電力用半導体装置 | |
WO2020213534A1 (ja) | 電力変換装置 | |
US8917522B2 (en) | Semiconductor device | |
JP2006073625A (ja) | 電子部品 | |
JPS59136963A (ja) | 記憶装置の多層実装構造 | |
KR20190116175A (ko) | 전자 부품 및 그 실장 기판 | |
JP6552801B2 (ja) | 圧電トランス及びこれを用いた電源用回路モジュール | |
US20110024171A1 (en) | Multilayer laminated circuit | |
KR101489678B1 (ko) | 전자부품 실장구조 중간체, 전자부품 실장구조체 및 전자부품 실장구조체의 제조방법 | |
JPH09107067A (ja) | 半導体装置 | |
JP5874552B2 (ja) | 接合部材 | |
JP6701878B2 (ja) | 電力変換装置 | |
JP3838524B2 (ja) | 半導体装置 | |
JP7471504B2 (ja) | インバータ装置 | |
JP7484385B2 (ja) | 回路基板 | |
WO2023120127A1 (ja) | 熱電変換モジュール | |
JP4985852B2 (ja) | 実装型電子回路モジュール | |
JPS6366959A (ja) | 多重リ−ドフレ−ム | |
CN118315379A (zh) | 功率模块组装结构及电机控制模块 | |
JP4252495B2 (ja) | 回路モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 20792057 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 20792057 Country of ref document: EP Kind code of ref document: A1 |