WO2020162417A1 - 電子機器、半導体装置、絶縁シート、及び半導体装置の製造方法 - Google Patents
電子機器、半導体装置、絶縁シート、及び半導体装置の製造方法 Download PDFInfo
- Publication number
- WO2020162417A1 WO2020162417A1 PCT/JP2020/003993 JP2020003993W WO2020162417A1 WO 2020162417 A1 WO2020162417 A1 WO 2020162417A1 JP 2020003993 W JP2020003993 W JP 2020003993W WO 2020162417 A1 WO2020162417 A1 WO 2020162417A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- semiconductor chip
- substrate
- sheet
- region
- conductor element
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/165—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29105—Gallium [Ga] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29109—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29113—Bismuth [Bi] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/3351—Function
- H01L2224/33515—Layer connectors having different functions
- H01L2224/33519—Layer connectors having different functions including layer connectors providing primarily thermal dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0133—Ternary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Definitions
- the range in which the heat conductive material spreads can be limited to the region where the conductor element does not exist. Further, even when the difference in height between the conductor element and the semiconductor chip is small, the insulating sheet can be attached to the substrate relatively easily.
- the seal member 33 is attached to the lower surface 50c of the radiator 50. Then, the radiator 50 is attached to the semiconductor chip 11, and the radiator 50 is pressed against the semiconductor chip 11 using an elastic member such as a spring. As a result, the lower surface 50c of the radiator 50 comes into close contact with the upper surface 11a of the semiconductor chip 11.
- Attached portions 115h and 115i are provided on the entire edge of the accommodating portion 115a, and the inside of the accommodating portion 115a is sealed.
- the insulating sheet 115 has, for example, a rectangular shape in which an opening in which the semiconductor chip 11 is arranged is formed.
- the insulating sheet 115 has, for example, four accommodating portions 115a along the four side surfaces 11b of the semiconductor chip 11, respectively.
- the insulating sheet 115 has an attached portion 115h on the entire inner peripheral edge thereof and an attached portion 115i on the entire outer peripheral edge thereof.
- the positions of the attached portions 115h and 115i are not limited to this.
- the edge of the insulating sheet 115 may not be attached to the substrate 17 at a position where insulation is unnecessary.
- the shape of the insulating sheet 115 is not limited to the example shown in FIG.
- the insulating sheet 115 does not have to have a shape surrounding the semiconductor chip 11.
- the insulating sheet 115 may be present on any one or two of the right side, the left side, the front side, and the rear side of the semiconductor chip 11.
- the sheets 215 and 225 extend to the outside in the horizontal direction beyond the position of the sealing material 33 and have upper walls 215b and 225b that cover the capacitor 16 and the stiffener 14, respectively. ing.
- the seats 215 and 225 have outer walls 215d and 225d, which fall from the outer edges of the upper walls 215b and 225b and cover the stiffener 14, respectively.
- the outer walls 215d and 225d are not attached to the stiffener 14 or the substrate 17. This can reduce the work required to attach the sheets 215 and 225 to the substrate 17.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
流動性を有する金属を熱伝導材料として利用する構造において、半導体装置の姿勢変化や振動が生じた場合でも、熱伝導材料が意図しない領域に浸入することを防ぐ。電子機器は、放熱器(50)と半導体チップ(11)との間に形成される熱伝導材料(31)を有している.熱伝導材料(31)は、少なくと半導体チップ(11)の動作時に流動性を有する。また、熱伝導材料(31)は導電性を有する。熱伝導材料(31)はシール部材(33)によって取り囲まれる。キャパシタ(16)は絶縁部(15)によって覆われる。
Description
本開示は半導体装置の冷却性能を向上するための技術に関する。
Central Processing Unit(CPU)や、Graphics Processing Unit(GPU)などとして機能する半導体装置を構成する半導体チップは、ヒートシンクやヒートパイプなどの放熱器に熱的に接続され、冷却されている。半導体チップと放熱器との間に設けられる熱伝導材料としてグリスが使用された電子機器が多く存在する。
ところが、半導体チップの発熱量が増すと、グリスが有している熱抵抗に起因して半導体チップを十分に冷却することが難しくなる。特許文献2の半導体装置では、グリスに代えて、半導体チップの動作時の熱によって液化する金属が、半導体チップと放熱器との間の熱伝導材料として利用されている。このような金属を利用すると半導体チップと放熱器との間の熱抵抗が下がり、半導体チップの冷却性能が向上できる。
流動性を有する金属を熱伝導材料として利用する構造においては、冷却性能を十分に発揮させるために、半導体装置の姿勢変化や振動が生じた場合でも、熱伝導材料が広がる範囲を制限することが重要である。また、放熱器を半導体チップに押しつけているときに、その力が十分に半導体チップに作用することが重要である。すなわち、半導体チップと放熱器との密着性も重要である。
本開示で提案する電子機器の一例は、半導体チップと、前記半導体チップの下側に配置され、前記半導体チップが実装される領域である第1の領域と、回路パターンと電気部品の少なくとも一方を含む導体要素が設けられている領域である第2の領域とを有している基板と、前記半導体チップの上側に配置されている放熱器と、前記放熱器と前記半導体チップとの間にある熱伝導材料と、を有している。前記電子機器は前記熱伝導材料を取り囲んでいるシール部材と、前記導体要素を覆っている絶縁部と、をさらに有し、前記熱伝導材料は導電性を有し、少なくとも前記半導体チップの動作時に流動性を有する。この電子機器によると、シール部材と絶縁部とによって、熱伝導材料が広がる範囲を制限できる。なお、この電子機器において、絶縁部は、例えば、絶縁材料が硬化した部分や、絶縁材料で形成されたシートなどである。
本開示で提案する電子機器の他の例は、半導体チップと、前記半導体チップの下側に配置され、前記半導体チップが実装される領域である第1の領域と、回路パターンと電気部品の少なくとも一方を含む導体要素が設けられている領域である第2の領域とを有している基板と、前記半導体チップの上側に配置されている放熱器と、前記放熱器と前記半導体チップとの間にある熱伝導材料と、を有している。前記電子機器は前記導体要素を覆っている絶縁部をさらに有し、前記熱伝導材料は導電性を有し、少なくとも前記半導体チップの動作時に流動性を有し、前記絶縁部の上面における少なくとも一部から前記放熱器の下面までの距離は、前記半導体チップの上面から前記放熱器の前記下面までの距離よりも大きい。この電子機器によると、熱伝導材料が広がる範囲を導体要素が存在しない領域に制限できる。また、放熱器と半導体チップとの密着性を確保できる。
本開示で提案する半導体装置の一例は、半導体チップと、前記半導体チップの下側に配置され、前記半導体チップが実装される領域である第1の領域と、回路パターンと電気部品の少なくとも一方を含む導体要素が設けられている領域である第2の領域とを有している基板と、前記導体要素を覆っている絶縁シートと、を有している。この半導体装置によると、熱伝導材料が広がる範囲を導体要素が存在しない領域に制限できる。
本開示で提案する半導体装置の他の例は、半導体チップと、前記半導体チップの下側に配置され、前記半導体チップが実装される領域である第1の領域と、回路パターンと電気部品の少なくとも一方を含む導体要素が設けられている領域である第2の領域とを有している基板と、前記導体要素を覆っている絶縁部と、を有する。前記絶縁部の上面における少なくとも一部の前記基板を基準とする高さは、前記半導体チップの前記上面の前記基板を基準とする高さよりも小さい。この半導体装置によると、熱伝導材料が広がる範囲を導体要素が存在しない領域に制限できる。また、放熱器と半導体チップとの密着性を確保できる。
本開示で提案する絶縁シートは、半導体チップと、前記半導体チップの下側に配置される基板とを有し、前記半導体チップが実装される領域である第1の領域と、回路パターンと電気部品の少なくとも一方を含む導体要素が設けられている領域である第2の領域とを前記基板が有している半導体装置に取り付けるための絶縁シートである。この絶縁シートは、前記導体要素の上側に位置する上壁と、前記上壁の内側に位置し前記上壁から下がっている内壁とを有し、前記導体要素を覆う収容部と、前記内壁に接続され前記上壁より低い位置にある被取付部と、を有している。この絶縁シートによると、熱伝導材料が広がる範囲を導体要素が存在しない領域に制限できる。また、導体要素と半導体チップとの高さの差が小さい場合でも、絶縁シートを比較的容易に基板に取り付けることができる。
本開示で提案する半導体装置の製造方法の一例は、前記半導体チップの下側に配置され、前記半導体チップが実装される領域である第1の領域と、回路パターンと電気部品の少なくとも一方を含む導体要素が設けられている領域である第2の領域とを有している基板を準備する工程と、前記導体要素を絶縁部で覆う工程を含む。前記絶縁部で前記導体要素を覆う工程において、前記基板を基準とする前記絶縁部の上面の高さを、前記基板を基準とする前記半導体チップの上面の高さより小さくする。この方法によると、熱伝導材料が広がる範囲を、電気部品などの導体要素が存在しない領域に制限できる。また、放熱器と半導体チップとの密着性を確保できる。
以下において、本開示で提案する半導体装置及び電子機器について説明する。本明細書では、本開示で提案する半導体装置及び電子機器の一例として、半導体装置10及び電子機器1について説明する。本開示で提案する電子機器は、例えば、ゲーム機や、開発中の種々のプログラム(例えば、ゲームプログラム)を実行するための開発機、ゲーム機とは異なる情報処理装置(例えば、パーソナルコンピュータや、サーバー装置、輸送車両の制御装置)に適用され得る。
以下の説明では、図1のX1-X2で示す方向を水平方向と称し、Z1及びZ2で示す方向をそれぞれ上方及び下方と称する。これらの方向は、電子機器1の要素(部品や、部材、部分)の相対的な位置関係を説明するために使用されており、電子機器1の使用時の姿勢を特定するものではない。
[基本構成]
図1Aで示すように、電子機器1は、半導体装置10と、回路基板2と、放熱器50とを有している。本明細書での説明において、回路基板2は半導体装置10の下側に配置され、放熱器50は半導体装置10の上側に配置されている。
図1Aで示すように、電子機器1は、半導体装置10と、回路基板2と、放熱器50とを有している。本明細書での説明において、回路基板2は半導体装置10の下側に配置され、放熱器50は半導体装置10の上側に配置されている。
半導体装置10は半導体チップ11と、半導体チップ11の下側に位置している基板(パッケージ基板)17とを有している。半導体チップ11は、CPUやGPUなどとして機能する。半導体チップ11は、基板17の上面17a(図1B参照)に対して、例えばフリップチップ実装される。すなわち、半導体チップ11の下面に形成されている複数の半田バンプ18と、基板17に形成されているバンプ(不図示)とが半田付けされる。半導体チップ11と基板17との間の隙間にアンダーフィル23が充填されている。アンダーフィル23は、例えば樹脂で形成され、半導体チップ11と基板17との間で硬化している。半導体チップ11の基板17への実装方法は、ワイヤボンディングや、テープボンディングなどであってもよい。
基板17の上面17aには、半導体チップ11に加えて、複数の電気部品が実装されている。図1A及び図1Bに示す例では、複数のキャパシタ16が基板17に実装されている。この明細書では、半導体装置10において、半導体チップ11が配置されている領域を第1領域A1(図1A及び図2参照)と称し、キャパシタ16などの複数の電気部品が配置されている、半導体チップ11の周囲の領域を第2領域A2(図1A及び図2参照)と称する。第2領域A2には、キャパシタ16の実装とともに、或いは、キャパシタ16の実装に代えて、回路パターン(スルーホールやビアを含む)が形成されてよい。基板17の外周縁には後述するスティフナー14が取り付けられている。第2領域A2は、スティフナー14の内面と半導体チップ11の側面との間の領域である。第2領域A2には、後述する絶縁部15が形成されている。
スティフナー14は金属で形成されている四角い枠であり、基板17の外周縁に取り付けられる。スティフナー14の材料には、例えば、アルミニウムや、銅などを利用できる。スティフナー14の基板17への取り付けには、接着剤や、半田が利用されてよい。スティフナー14によって基板17の反りが低減できる。スティフナー14の内側に第1領域A1及び第2領域A2が規定されている。
図1Aで示すように、基板17は、電子機器1が有している回路基板2に実装される。基板17の下面には、例えばBall Grid Array(BGA)19が形成される。すなわち、基板17の下面には格子状に配置されている複数の半田バンプが形成される。BGA19は回路基板2上に形成されている導体パッドに半田付けされる。基板17の回路基板2への実装方法は、必ずしもBGA19を利用したものに限られず、他の種々の実装方法が採用されてよい。例えば、ピン状のリード端子を備えるPGA(Pin Grid Array)や、電極がアレイ状に配設されたLGA(Land Grid Array)が利用されてもよい。基板17の下面には、BGA19に加えて、複数のキャパシタ21が実装されてもよい。
放熱器50は例えばヒートシンクであり、図1Aで示すように、板状の受熱部50aと、フィン50bとを有する。フィン50bは、例えば受熱部50aの上側に形成される。受熱部50aとして、板状の容器と、容器内に入れられている作動液とで構成されるベーパーチャンバが利用されてもよい。さらに他の例として、放熱器50は、ヒートパイプを含んでもよい。放熱器50は、図示していない弾性部材(例えば、ばね)によって半導体チップ11に向けて付勢されてよい。また、電子機器1は、放熱器50に向けて空気流を形成する、図示していない冷却ファンを有してもよい。
[熱伝導材料]
図1Aに示すように、放熱器50の下面50cが半導体チップ11の上面11aと対向している。放熱器50の下面50cと半導体チップ11の上面11aとの間に、熱伝導材料31が配置されている。熱伝導材料31は、放熱器50の下面50cと半導体チップ11の上面11aとに直接的に接している。放熱器50と半導体チップ11は熱伝導材料31により熱的に接続されている。
図1Aに示すように、放熱器50の下面50cが半導体チップ11の上面11aと対向している。放熱器50の下面50cと半導体チップ11の上面11aとの間に、熱伝導材料31が配置されている。熱伝導材料31は、放熱器50の下面50cと半導体チップ11の上面11aとに直接的に接している。放熱器50と半導体チップ11は熱伝導材料31により熱的に接続されている。
熱伝導材料31は流動性を有する材料である。より詳細には、熱伝導材料31は、少なくとも半導体チップ11の動作時に流動性を有する材料である。好ましくは、熱伝導材料31は、少なくとも半導体チップ11の動作時において液状またはペースト状である。熱伝導材料31は、半導体チップ11の動作時において流動性を生じるものの、半導体チップ11の非動作時(言い換えれば、常温(例えば20℃))においては流動性を有していない材料であってもよい。すなわち、熱伝導材料31は、半導体チップ11の動作により発生する熱で流動性を生ずる材料であってもよい。半導体チップ11の非動作時とは、例えば製造時や、輸送時、電子機器の電源がオフ状態のときである。これとは異なり、熱伝導材料31は、半導体チップ11の非動作時においても流動性を有する材料であってもよい。つまり、熱伝導材料31は、チップの非動作時においては、液状、ペースト状、粉状、板状、ブロック状など、いずれの状態であってもよい。
熱伝導材料31の流動性によって、半導体チップ11の上面11aの僅かな反りや、放熱器50の下面50cのミクロな凹凸に起因する、半導体チップ11の上面11aと放熱器50の下面50cとの間の熱抵抗が低減し、半導体チップ11の冷却性能が向上できる。さらに、熱伝導材料31が常温で流動性を有すると、半導体チップ11からの放熱器50の分離が可能となる。その結果、例えば電子機器1の修理の際、放熱器50を半導体装置10から取り外した後に、修理作業を行うことが可能となる。また、熱伝導材料31は導電性を有する材料、言い換えれば、高い熱伝導率を有する材料である。
熱伝導材料31としては、例えば常温で液体である液体金属が利用できる。液体金属は、例えば、Ga(融点:29.8℃、熱伝導率40.6W/mk)、In(融点:156.4℃、熱伝導率81.6W/mk)、およびSn(融点:231.97℃、熱伝導率66.6W/mk)からなる群より選ばれる1種類以上の低融点金属、または、前記1種類以上の低融点金属を含有する合金を用いることができる。合金の具体例としては、In-Ag、Sn-Ag-Cu、In-Sn-Biなどが挙げられる。熱伝導材料31の他の例として、導電性ペーストが利用されてもよい。導電性ペーストとしては、樹脂に銀粉を分散させた銀ペーストが利用できる。
熱伝導材料31は、好ましくは、半導体チップ11の上面11aの全域に塗布される。熱伝導材料31は、半導体チップ11の側面11b(図1B参照)の一部に接してもよい。放熱器50の下面50cにおいて熱伝導材料31が塗布される領域は、半導体チップ11より大きくてもよい。
[シール部材と絶縁部]
熱伝導材料31は流動性を有するので、冷却性能を発揮するためには、熱伝導材料31が広がる範囲を制限することが必要となる。また、熱伝導材料31は導電性を有するので、第2領域A2に設けられているキャパシタ16や回路パターンに熱伝導材料31が触れないように、熱伝導材料31が広がる範囲を制限することが必要となる。また、熱伝導材料31は、半導体装置10の外側(スティフナー14の外側)にある電子機器1の他の部品に接することも望ましくない。そこで、電子機器1は、以下の構造を有する。
熱伝導材料31は流動性を有するので、冷却性能を発揮するためには、熱伝導材料31が広がる範囲を制限することが必要となる。また、熱伝導材料31は導電性を有するので、第2領域A2に設けられているキャパシタ16や回路パターンに熱伝導材料31が触れないように、熱伝導材料31が広がる範囲を制限することが必要となる。また、熱伝導材料31は、半導体装置10の外側(スティフナー14の外側)にある電子機器1の他の部品に接することも望ましくない。そこで、電子機器1は、以下の構造を有する。
[絶縁部]
図1Aで示すように、半導体装置10は、第2領域A2(図2参照)に設けられている導体要素、すなわちキャパシタ16や回路パターンを覆う絶縁部15を有している。半導体装置10の例において、絶縁部15は、図1Bで示すように、スティフナー14の内面と半導体チップ11の側面11bとの間に形成されている。絶縁部15は第2領域A2の全体に形成されており、スティフナー14の内面と半導体チップ11の側面11bとに接している。このため、絶縁部15の内周部は、半導体チップ11と基板17との間に形成されているアンダーフィル23の外周部23a(図1B参照)の上側に重なっている。絶縁部15は第1領域A1には形成されておらず、半導体チップ11の上面11aは絶縁部15から露出している。
図1Aで示すように、半導体装置10は、第2領域A2(図2参照)に設けられている導体要素、すなわちキャパシタ16や回路パターンを覆う絶縁部15を有している。半導体装置10の例において、絶縁部15は、図1Bで示すように、スティフナー14の内面と半導体チップ11の側面11bとの間に形成されている。絶縁部15は第2領域A2の全体に形成されており、スティフナー14の内面と半導体チップ11の側面11bとに接している。このため、絶縁部15の内周部は、半導体チップ11と基板17との間に形成されているアンダーフィル23の外周部23a(図1B参照)の上側に重なっている。絶縁部15は第1領域A1には形成されておらず、半導体チップ11の上面11aは絶縁部15から露出している。
絶縁部15は、例えば樹脂である。より具体的には、絶縁部15は、液状又はジェル状の樹脂が硬化した部分である。絶縁部15としては、例えば紫外線硬化性の樹脂が利用できる。樹脂は第2領域A2の導体要素(すなわち、キャパシタ16や回路パターン)を覆うように塗布され、その後、紫外線を受けて硬化し、絶縁部15を形成する。この絶縁部15によって、熱伝導材料31が第2領域A2にある導体要素に触れることを防ぐことができる。
図1Bで示すように、絶縁部15の上面15aの高さH2(基板17の上面17aからの高さ)は、半導体チップ11の上面11aの高さH1(基板17の上面17aからの高さ)よりも小さい。このことによって、絶縁部15の上面15aから放熱器50の下面50cまでの距離が、半導体チップ11の上面11aから放熱器50の下面50cまでの距離よりも大きくなる。このため、放熱器50が半導体チップ11に向けて押されたとき、絶縁部15と放熱器50の下面50cとの干渉が発生せず、放熱器50と半導体チップ11との密着性が十分に確保され得る。
図1Bで示すように、半導体装置10の例では、キャパシタ16の上面16aの高さ(基板17の上面17aからの高さ)は、半導体チップ11の上面11aの高さH1よりも小さい。絶縁部15は、キャパシタ16の上面16aを覆うのが望ましい。言い換えれば、キャパシタ16の全体が絶縁部15によって覆われていることが好ましい。こうすることで、熱伝導材料31がキャパシタ16に触れることを確実に防ぐことができる。キャパシタ16の全体が絶縁部15に埋まっていてよい。
また、図1Bで示すように、スティフナー14の上面14aの高さH3(基板17の上面17aからの高さ)は、半導体チップ11の上面11aの高さH1よりも小さい。絶縁部15の上面15aの高さH2は、スティフナー14の上面14aの高さH3よりも小さい。このため、放熱器50が半導体チップ11に向けて押されたとき、スティフナー14と放熱器50の下面50cとの干渉が発生せず、放熱器50と半導体チップ11との密着性が十分に確保され得る。図1Bで示す例とは異なり、絶縁部15の上面15aの高さH2は、スティフナー14の上面14aの高さH3と同じでもよい。
基板17の上面17aに露出している回路パターンやキャパシタ16などの導体要素が、第2領域A2の一部にだけ形成されている場合、絶縁部15は第2領域A2のこの一部にだけ形成されてよい。例えば、図3Cに示すように、絶縁部15は、半導体チップ11の側面11bから離れていてもよい。この図に示す例では、絶縁部15と半導体チップ11の側面11bとの間に、後述するシール部材33が配置されている。このような絶縁部15は、例えばこのシール部材33とスティフナー14との間に供給された液状又はジェル状の樹脂(具体的には、紫外線硬化性の樹脂)が硬化した部分であってよい。
[シール部材]
電子機器1は、熱伝導材料31を囲むシール部材33(図1A参照)を有している。シール部材33には平面視において四角い開口が形成されており、シール部材33の内側に熱伝導材料31と半導体チップ11とが位置している(図2参照)。図1Bで示すように、シール部材33は半導体装置10と放熱器50の下面50cとの間に位置し、それらの間の隙間をシールし、半導体装置10の内側に熱伝導材料31を留める。シール部材33は半導体チップ11の外周縁(側面11b)から離れている。このため、半導体チップ11の上面11aの全体に上述した熱伝導材料31を塗布することが可能となっている。すなわち、上面11aの四つの縁部まで連続的に熱伝導材料31を塗布することが可能となっている。
電子機器1は、熱伝導材料31を囲むシール部材33(図1A参照)を有している。シール部材33には平面視において四角い開口が形成されており、シール部材33の内側に熱伝導材料31と半導体チップ11とが位置している(図2参照)。図1Bで示すように、シール部材33は半導体装置10と放熱器50の下面50cとの間に位置し、それらの間の隙間をシールし、半導体装置10の内側に熱伝導材料31を留める。シール部材33は半導体チップ11の外周縁(側面11b)から離れている。このため、半導体チップ11の上面11aの全体に上述した熱伝導材料31を塗布することが可能となっている。すなわち、上面11aの四つの縁部まで連続的に熱伝導材料31を塗布することが可能となっている。
シール部材33は、例えば、絶縁部15の上面15aと放熱器50の下面50cとの間に配置され、この2つの面15a、50cによって挟まれている。シール部材33は放熱器50の下面50cに取り付けられてよい。シール部材33は、例えば、放熱器50の下面50cに接着されてよい。反対に、シール部材33は、絶縁部15の上面15aに取り付けられてよい。シール部材33は、例えば、絶縁部15の上面15aに接着されてよい。
また、シール部材33は、絶縁部15によって覆われるキャパシタ16の上方に位置する部分を有してよい。すなわち、シール部材33は、半導体装置10の平面視においてキャパシタ16と重なる部分を有してよい。このような位置関係を有する半導体装置10によると、水平方向において大きな幅を有するシール部材33を採用することが可能となり、シール性が向上できる。シール部材33の内側には空気が存在するスペースSが形成されている。
シール部材33は、例えばクッション性を有する材料で形成される。すなわち、シール部材33は、半導体チップ11の上面11aと放熱器50の下面50cとが向き合う方向、すなわち上下方向におけるシール部材33の厚さの変化を許容する材料で形成されている。シール部材33の材料は、例えばゴムや、スポンジ、発泡性を有する樹脂、シリコーンなどである。こうすることによって、放熱器50が弾性部材によって半導体チップ11に押しつけられた場合でも、シール部材33を通して半導体装置10に作用する負荷が軽減できる。
シール部材33の位置は、図1Bに示す例に限られない。例えば、図3Aに示すように、シール部材33は、絶縁部15の上面15aと放熱器50の下面50cとの間に位置し、且つキャパシタ16の位置を避けていてもよい。すなわち、シール部材33は、平面視においてキャパシタ16と重ならないように配置されてもよい。こうすることによって、放熱器50からシール部材33を通してキャパシタ16に負荷が作用することを、防ぐことができる。
さらに他の例では、図3Bに示すように、シール部材33は、スティフナー14の上面14aと放熱器50の下面50cとの間に配置され、この2つの面14a、50aによって挟まれてもよい。スティフナー14は金属で形成されており、絶縁部15よりも高い剛性を有する。高い剛性を有するスティフナー14にシール部材33が押し当てられるので、シール部材33とスティフナー14との間の接圧を向上できる。その結果、シール部材33による密閉性が向上できる。
上述したように、絶縁部15はキャパシタ16の位置に形成され、半導体チップ11の側面11bから離れていてもよい。この場合、図3Cに示すように、シール部材33は絶縁部15の内側に位置してもよい。そして、シール部材33は、基板17の上面17aと放熱器50の下面50cとの間に配置され、この2つの面17a、50cによって挟まれてもよい。
つまり、シール部材33の内周面33a(半導体チップ11を取り囲む面)は半導体チップ11の外縁より外側に位置し、半導体チップ11とは重ならなければよい。シール部材11の外周面33b(内周面33aとは反対側に向いている面)は、半導体装置10の外縁(半導体装置10の例では、スティフナー14の外縁)より内側に位置すればよい。
[製造方法]
電子機器1及び半導体装置10の製造方法の例について説明する。
電子機器1及び半導体装置10の製造方法の例について説明する。
まず、基板17に、半導体チップ11、キャパシタ16、及びスティフナー14を実装する。半導体チップ11と基板17との間にアンダーフィル23を充填する。キャパシタ16の周囲に、液状又はジェル状の紫外線硬化性樹脂を供給する。すなわち、スティフナー14と半導体チップ11との間に紫外線硬化性樹脂を溜める。樹脂の量はキャパシタ16の上面16aが樹脂に埋まる量である。樹脂に紫外線を照射し、硬化させる。これにより、絶縁部15が得られる。なお、図3Cに示すように、シール部材33とスティフナー14との間に絶縁部15が形成される構造を製造する場合には、シール部材33を基板17に取り付けた後に、シール部材33とスティフナー14との間に液状又はジェル状の紫外線硬化性樹脂を供給することで、絶縁部15が形成できる。
次に、図4に示すように、半導体チップ11の上面11aと放熱器50の下面50cとに熱伝導材料31を塗布する。熱伝導材料31の流動性を利用して半導体チップ11の上面11aの全体に熱伝導材料31を広げるのが望ましい。また、放熱器50の下面50cにおいて半導体チップ11に対応する領域の全体に熱伝導材料31を広げるのが望ましい。放熱器50において熱伝導材料31が塗布される領域は、半導体チップ11のサイズより大きいのが望ましい。
また、放熱器50の下面50cにシール部材33を貼り付ける。そして、放熱器50を半導体チップ11に取り付け、例えば、ばねなどの弾性部材を利用して、放熱器50を半導体チップ11に押しつける。これにより、放熱器50の下面50cが半導体チップ11の上面11aに密着する。
なお、熱伝導材料31を半導体チップ11の上面11aと放熱器50の下面50cの一方にだけ塗布する方法では、半導体チップ11に放熱器50を取り付けたときに、熱伝導材料31が他方の面において広がりにくく、半導体チップ11と放熱器50との間の熱抵抗が大きくなる。図4で示すように、半導体チップ11の上面11aと放熱器50の下面50cとに熱伝導材料31を塗布することによって、そのような問題が解消できる。
[変形例]
図5Aは電子機器1の変形例を示す断面図である。図5Bは図5Aの拡大図である。これらの図において、電子機器1は半導体装置10の変形例として半導体装置110を有している。この図では、これまで説明した部分或いは部材と同一箇所には同一符号を付している。
図5Aは電子機器1の変形例を示す断面図である。図5Bは図5Aの拡大図である。これらの図において、電子機器1は半導体装置10の変形例として半導体装置110を有している。この図では、これまで説明した部分或いは部材と同一箇所には同一符号を付している。
半導体装置110は、キャパシタ16や回路パターンなどの導体要素を覆う絶縁部として、絶縁シート115(図5A参照)を有している。絶縁シート115は、樹脂で成形されたシートである。絶縁シート115の材料としては、例えば、ポリカーボネートや、ポリアミドなどエンジニアリングプラスチックが使用できる。図6は絶縁シート115の斜視図である。図5A及び図5Bにおいて絶縁シート115は、図6で示される絶縁シート115に比して左右方向での幅が縮小されて表されている。
図5Bに示すように、絶縁シート115は収容部115aを有している。収容部115aの内部(収容部115aと基板17の上面17aとにより規定されているスペース)に、キャパシタ16が配置されている。収容部115aは上壁115bと、内壁115cと、外壁115dとを有している。上壁115bはキャパシタ16の上側に位置している。内壁115cは、キャパシタ16の内側に位置し(すなわち、キャパシタ16に対して半導体装置10の中心寄りに位置し)、上壁115bから基板17に向けて下がっている。外壁115dは、キャパシタ16の外側に位置し、上壁115bから基板17に向けて下がっている。したがって、収容部115aの内側にキャパシタ16が配置されるスペースが形成されている。
[収容部の高さ]
図5Bに示すように、絶縁シート115の上面のうち最も高い部分(上壁115bの上面の最も高い部分)の高さH4は、半導体チップ11の上面11aの高さH1よりも小さい。このことによって、絶縁シート115の上面から放熱器50の下面50cまでの距離は、半導体チップ11の上面11aから放熱器50の下面50cまでの距離よりも大きくなる。このため、放熱器50が半導体チップ11に向けて押されたとき、絶縁シート115と放熱器50の下面50cとの干渉が発生せず、放熱器50と半導体チップ11との密着性が十分に確保され得る。
図5Bに示すように、絶縁シート115の上面のうち最も高い部分(上壁115bの上面の最も高い部分)の高さH4は、半導体チップ11の上面11aの高さH1よりも小さい。このことによって、絶縁シート115の上面から放熱器50の下面50cまでの距離は、半導体チップ11の上面11aから放熱器50の下面50cまでの距離よりも大きくなる。このため、放熱器50が半導体チップ11に向けて押されたとき、絶縁シート115と放熱器50の下面50cとの干渉が発生せず、放熱器50と半導体チップ11との密着性が十分に確保され得る。
図5Bに示すように、スティフナー14の上面14aの高さH3は、半導体チップ11の上面11aの高さH1よりも小さい。絶縁シート115の上面の高さH4は、スティフナー14の上面14aの高さH3よりも小さい。放熱器50が半導体チップ11に向けて押されたとき、スティフナー14と放熱器50の下面50cとの干渉が発生せず、放熱器50と半導体チップ11との密着性が十分に確保され得る。図5Bで示す例とは異なり、絶縁シート115の上面の高さH4は、スティフナー14の上面14aの高さH3と同じでもよい。
なお、放熱器50の下面50cに、半導体チップ11のサイズに適合したサイズを有する金属板が溶接されていてもよい。この場合、絶縁シート115の上面の高さH4は、半導体チップ11の上面11aの高さH1より高くてもよい。この構造によると、金属板の厚さを調整することで、絶縁シート115の上面から放熱器50の下面50cまでの距離を、半導体チップ11の上面11aから放熱器50の下面(金属板の下面)までの距離よりも大きくすることができる。その結果、絶縁シート115と放熱器50の下面50cとの干渉が発生せず、放熱器50と半導体チップ11との密着性が十分に確保され得る。
[被取付部]
図5Bで示すように、絶縁シート115は、半導体装置110に取り付けられている。一例では、絶縁シート115は、収容部115aの縁を構成し基板17に取り付けられる被取付部115h、115iを有している。被取付部115h、115iは、接着剤E1によって基板17に取り付けられる。接着剤E1として、例えば紫外線硬化性の樹脂を用いることができる。
図5Bで示すように、絶縁シート115は、半導体装置110に取り付けられている。一例では、絶縁シート115は、収容部115aの縁を構成し基板17に取り付けられる被取付部115h、115iを有している。被取付部115h、115iは、接着剤E1によって基板17に取り付けられる。接着剤E1として、例えば紫外線硬化性の樹脂を用いることができる。
図5Bで示すように、内側の被取付部115hは内壁115cの下端に接続している。被取付部115hは、例えば内壁115cの下縁から水平方向に伸び、基板17に沿って配置される。そして、被取付部115hは、キャパシタ16と半導体チップ11の側面11bとの間に位置している。被取付部115hの位置は収容部115aの上壁115bより低い。絶縁シート115のこの形状によると、キャパシタ16を熱伝導材料31から絶縁するための作業が容易になる。すなわち、図1Aで例示する構造では、キャパシタ16の上面16aの高さと半導体チップ11の上面11aの高さとの差が小さい場合、絶縁部15の上面15aを超えないように、樹脂を注入する高さの管理が難しいという問題が生じる。これに対して、上壁115bよりも低い位置に被取付部115hを有する絶縁シート115の形状によると、キャパシタ16の上面16aの高さと半導体チップ11の上面11aの高さとの差が小さくても、絶縁シート115を簡単に半導体装置10に取り付けることができる。また、被取付部115hは、基板17の表面に沿った方向に伸びている。そのため、被取付部115hの基板17への取付強度を増すことができる。なお、被取付部115hは基板17の表面に沿った方向に伸びていなくてもよい。この場合、内壁115cの下縁が基板17に接着され、被取付部115hとして機能してよい。
図5Bで示すように、外側の被取付部115iは外壁115dの下縁に接続している。被取付部115iは、例えば外壁115dの下縁から水平方向に伸び、基板17に沿って配置される。被取付部115iの位置も上壁115bより低い。絶縁シート115のこの形状によると、キャパシタ16を熱伝導材料31から絶縁するための作業が容易になる。すなわち、図1Aで例示する構造では、キャパシタ16の上面16aの高さとスティフナー14の上面14aの高さとの差が小さい場合に、絶縁部15の上面15aを超えないように、樹脂を注入する高さの管理が難しいという問題がある。これに対して、上壁115bよりも低い位置に被取付部115iを有する絶縁シート115の形状によると、キャパシタ16の上面16aの高さとスティフナー14の上面14aの高さとの差が小さくても、絶縁シート115を簡単に半導体装置10に取り付けることができる。また、被取付部115iは、基板17の表面に沿った方向に伸びている。そのため、被取付部115iの基板17への取付強度を増すことができる。なお、被取付部115iは基板17の表面に沿った方向に伸びていなくてもよい。この場合、外壁115dの下縁が基板17に接着され、被取付部115iとして機能してよい。
図5Bで示す構造では、内側の被取付部115hは基板17の上面17aに直接的に接している。しかしながら、被取付部115hは間接的に基板17に取り付けられていてもよい。例えば、被取付部115hは、アンダーフィル23の外周部23aの上側に配置され、アンダーフィル23に対して接着されてもよい。さらに他の例として、被取付部115hは、アンダーフィル23の下側に形成され、アンダーフィル23によって基板17の上面17aに取り付けられていてもよい。この構造によると、被取付部115hを接着するための作業工程を減らすことができる。
収容部115aの縁の全体に被取付部115h、115iが設けられており、収容部115aの内側は密閉されている。図6に示すように、絶縁シート115は、例えば、半導体チップ11が配置される開口が内側に形成されている矩形である。絶縁シート115は、例えば、半導体チップ11の4つの側面11bにそれぞれ沿っている4つの収容部115aを有する。絶縁シート115は、その内周縁の全体に被取付部115hを有し、その外周縁の全体に被取付部115iを有する。なお、被取付部115h、115iの位置は、これに限られない。例えば、絶縁が不要な位置においては、絶縁シート115の縁は基板17に取り付けられていなくてもよい。
絶縁シート115の形状は、図6で示す例に限られない。例えば、キャパシタ16などの電気部品が半導体チップ11に対して1方向又は2方向にしか存在しない場合、絶縁シート115は半導体チップ11を取り囲む形状でなくてもよい。例えば、絶縁シート115は半導体チップ11の右側、左側、前側、後側のうちのいずれか1つ又は2つの側にだけ存在してもよい。
図5Bに示す構造では、外側の被取付部115iは基板17の上面17aに直接的に接している。しかしながら、被取付部115iは間接的に基板17に取り付けられていてもよい。例えば、被取付部115iは、図7に示すように、スティフナー14の上面14a上に位置してもよい。そして、被取付部115iは上面14aに接着されてよい。この場合、被取付部115iの位置は、半導体チップ11の上面11aより低いのが望ましい。こうすれば、放熱器50を半導体チップ11に押しつけるときに、被取付部115iが放熱器50に干渉しないので、放熱器50と半導体チップ11との密着性が確保できる。
さらに別の例では、絶縁シート115は被取付部115i・115hを有していなくてもよい。例えば、図8で示すように、絶縁シート115の収容部115aの内側に絶縁材料が充填されてもよい。この絶縁材料115Mが接着剤として機能する材料(例えば、紫外線硬化性の樹脂)であってもよい。こうすれば、絶縁シート115はこの絶縁材料115Mによって基板17に取り付けられる。
[シール部材]
図5A、図7及び図8に示す例において、シール部材33は、スティフナー14の上面14aと放熱器50の下面50cとの間に配置され、この2つの面14a・50cによって挟まれている。スティフナー14は金属で形成されており、絶縁シート115よりも高い剛性を有する。高い剛性を有するスティフナー14にシール部材33が押し当てられるので、シール部材33とスティフナー14との間の接圧を向上できる。その結果、シール部材33による密閉性が向上できる。
図5A、図7及び図8に示す例において、シール部材33は、スティフナー14の上面14aと放熱器50の下面50cとの間に配置され、この2つの面14a・50cによって挟まれている。スティフナー14は金属で形成されており、絶縁シート115よりも高い剛性を有する。高い剛性を有するスティフナー14にシール部材33が押し当てられるので、シール部材33とスティフナー14との間の接圧を向上できる。その結果、シール部材33による密閉性が向上できる。
[製造方法]
半導体装置110及びそれを含む電子機器1の製造方法の例について説明する。まず、基板17に、半導体チップ11、キャパシタ16、及びスティフナー14を実装する。半導体チップ11と基板17との間にアンダーフィル23を充填する。次に、絶縁シート115をキャパシタ16に被せる。そして、被取付部115h・115iに接着剤を塗布し、硬化させる。これにより、収容部115aの内側が密閉される。接着剤としては、紫外線硬化性の樹脂を用いることができる。その後の工程は、半導体装置10とそれを含む電子機器1を製造するための工程と同じであってよい。
半導体装置110及びそれを含む電子機器1の製造方法の例について説明する。まず、基板17に、半導体チップ11、キャパシタ16、及びスティフナー14を実装する。半導体チップ11と基板17との間にアンダーフィル23を充填する。次に、絶縁シート115をキャパシタ16に被せる。そして、被取付部115h・115iに接着剤を塗布し、硬化させる。これにより、収容部115aの内側が密閉される。接着剤としては、紫外線硬化性の樹脂を用いることができる。その後の工程は、半導体装置10とそれを含む電子機器1を製造するための工程と同じであってよい。
[更なる変形例]
図9Aは電子機器1のさらに別の変形例を示す断面図である。図9Bは図9Aの拡大図である。これらの図において、電子機器1は半導体装置10の変形例として半導体装置210を有している。この図では、これまで説明した部分或いは部材と同一箇所には同一符号を付している。
図9Aは電子機器1のさらに別の変形例を示す断面図である。図9Bは図9Aの拡大図である。これらの図において、電子機器1は半導体装置10の変形例として半導体装置210を有している。この図では、これまで説明した部分或いは部材と同一箇所には同一符号を付している。
半導体装置210は、キャパシタ16や回路パターンなどの導体要素を覆う絶縁部として、絶縁シート215(図5A参照)を有している。絶縁シート215は樹脂で成形されたシートである。絶縁シート215の材料としては、上述した絶縁シート115と同様、例えば、ポリカーボネートや、ポリアミドなどエンジニアリングプラスチックが使用できる。
[液状ガスケット]
図9Bで示すように、絶縁シート215は、キャパシタ16の上側に位置する上壁215bと、キャパシタ16の内側に位置している内壁215cとを有している。上壁215bと内壁215cとによって、キャパシタ16などの導体要素を収容する収容部215aが構成されている。絶縁シート215は、液状ガスケットE2によって基板17によって取り付けられている。詳細には、内壁215cの下端に被取付部215hが形成されており、この被取付部215hが液状ガスケットE2によって取り付けられている。
図9Bで示すように、絶縁シート215は、キャパシタ16の上側に位置する上壁215bと、キャパシタ16の内側に位置している内壁215cとを有している。上壁215bと内壁215cとによって、キャパシタ16などの導体要素を収容する収容部215aが構成されている。絶縁シート215は、液状ガスケットE2によって基板17によって取り付けられている。詳細には、内壁215cの下端に被取付部215hが形成されており、この被取付部215hが液状ガスケットE2によって取り付けられている。
液状ガスケットとは、常温で流動性を有し、接合面に塗布してから一定時間の後に乾燥または均一化し、弾性あるいは粘着性の薄層を形成する。液状ガスケットの材料には、例えば、フェノール系や、変性エステル系、シリコーン系、アクリル系などがある。このような液状ガスケットを使用することによって、絶縁シート215の被取付部215hと基板17との間に高いシール性を確保できる。
内壁215cの下縁に形成されている被取付部215hは内壁215cに対して屈曲しており、基板17の上面17aに沿っている。液状ガスケットE2は、例えば基板17の上面17aと被取付部215hとの間に配置される。これによると、半導体装置210を組み立てる過程で液状ガスケットE2が半導体チップ11の上側にのってしまい、そのことが半導体チップ11と放熱器50との間の熱伝導性に影響することを防ぐことができる。
[2重の絶縁シート]
図9Bで示すように、半導体装置210は、キャパシタ16や回路パターンなどの導体要素を覆うシートとして、絶縁シート225をさらに有している。絶縁シート225は絶縁シート215の下側に配置されている。2枚のシート215・225は重なっている。(以下の説明では、絶縁シート215を上シートと称し、絶縁シート225を下シートと称する。)下シート225も基板17に取り付けられている。詳細には、下シート225もキャパシタ16の内側に内壁225cを有し、その下縁に形成されている被取付部225hが基板17に取り付けられている。
図9Bで示すように、半導体装置210は、キャパシタ16や回路パターンなどの導体要素を覆うシートとして、絶縁シート225をさらに有している。絶縁シート225は絶縁シート215の下側に配置されている。2枚のシート215・225は重なっている。(以下の説明では、絶縁シート215を上シートと称し、絶縁シート225を下シートと称する。)下シート225も基板17に取り付けられている。詳細には、下シート225もキャパシタ16の内側に内壁225cを有し、その下縁に形成されている被取付部225hが基板17に取り付けられている。
下シート225と基板17との間に、キャパシタ16や回路パターンなどの導体要素を収容する空間が形成されている。したがって、この空間は、熱伝導材料31が存在する空間から二重のシートで仕切られている。すなわち、上シート215は熱伝導材料31が存在する空間から仕切られた空間(収容部215aの内部)を形成し、下シート225は、その収容部215aの内部に、下シート225の外側の空間から仕切られた空間を形成している。
下シート225は、液状ガスケットとは異なる材料で、基板17に取り付けられている。下シート225の被取付部225hは内壁225cに対して屈曲し、基板17の上面17aに沿っている。下シート225は、例えば、被取付部225hと基板17との間に配置されている接着テープ(両面に接着剤が塗布されたテープ)によって基板17に取り付けられている。下シート225の基板17への取り付け方法は、接着テープを用いる方法に限られない。例えば、下シート225の被取付部215hは基板17に塗布される接着剤によって取り付けられてもよい。
上述したように、放熱器50の下面50cと半導体チップ11の上面11aとの間に、流動性を有する熱伝導材料31が配置されている。熱伝導材料31は流動性を有しているので、放熱器50の下面50cと半導体チップ11の上面11aとの間から出て、液状ガスケットE2に付着している可能性がある。電子機器の補修や不良パーツの交換のため、放熱器50と上シート215とを外す必要がある場合、熱伝導材料31が付着している液状ガスケットE2が飛散しないように取り扱いには注意を要する。半導体装置210では、下シート225が上シート215の下側に配置され、収容部215a内において更にキャパシタ16を覆っている。このことによって、放熱器50と上シート215とを外す際に、液状ガスケットE2が飛散したとしても、その範囲をキャパシタ16が存在しない領域に制限できる。
下シート225と上シート215は異なる材料で形成されてよい。例えば、下シート225は、上シート215よりも低い剛性を有する材料で形成されよい。また、半導体装置210の例において、下シート225は上シート215よりも薄いシートである。下シート225の材料の一例は、ポリエチレンテレフタレートであり、下シート225は可撓性を有してよい。こうすることによって、下シート225に起因するコスト増を抑えることができる。
図9Bで示す例において、下シート225の被取付部225hは、上シート215の被取付部215hの下方に位置し、平面視において部分的に重なる。下シート225の被取付部225hの上側に液状ガスケットE2の一部が配置されている。2つの被取付部215h・225hの関係は、図で示す例に限られない。下シート225の被取付部225hは、上シート215の被取付部215hから水平方向において離れていてもよい。
半導体装置210は、クッション性を有する材料で形成されているシール材33を有している。図9A及び図9Bで示す例において、シール材33は、キャパシタ16の上方に位置し、上シート215と放熱器50の下面50cとによって挟まれている。シール材33は上シート215の上壁215bの内縁に沿って配置されている。シール材33の位置は、この図で示される例に限られず、例えば、スティフナー14の上方に位置してもよい。
図9A及び図9Bで示す例において、シート215・225は、シール材33の位置を超えて水平方向の外側に伸びており、キャパシタ16とスティフナー14とを覆う上壁215b・225bをそれぞれ有している。シート215・225は、上壁215b・225bの外縁から下がり、スティフナー14を覆う外壁215d・225dをそれぞれ有している。外壁215d・225dはスティフナー14に取り付けられたり、基板17に取り付けられていない。これにより、シート215・225の基板17への取り付けに要する作業を軽減できる。
これとは異なり、外壁215d・225dはスティフナー14或いは基板17に取り付けられていてもよい。例えば、上シート215の外壁215dは液状ガスケットによって基板17に取り付けられ、下シート225の外壁225dは、液状ガスケットとは異なる手段(例えば、接着剤又は両面シート)によって基板17又はスティフナー14に取り付けられてもよい。
シート215・225の構造は、これらの図で示す例に限られない。例えば、シート215・225は、図5Bで示した例と同様に、スティフナー14とキャパシタ16との間に位置する外壁を有してもよい。そして、その外壁の下縁(被取付部)が基板17に取り付けられてもよい。この場合、上シート215の外壁の下縁(被取付部)は液状ガスケットによって基板17に取り付けられ、下シート225の外壁の下縁(被取付部)は、液状ガスケットとは異なる手段(例えば、接着剤又は両面シート)によって基板17に取り付けられてもよい。
[製造方法]
半導体装置210及びそれを含む電子機器1の製造方法の例について説明する。まず、基板17に、半導体チップ11、キャパシタ16、及びスティフナー14を実装する。半導体チップ11と基板17との間にアンダーフィル23を充填する。次に、絶縁シート(下シート)225をキャパシタ16に被せる。そして、被取付部225hを接着シートによって基板17に取り付ける。次に、基板17上に液状ガスケットE2を塗布し、その後に、絶縁シート(上シート)215を下シート225に被せる。そして、上シート215の被取付部215hを液状ガスケットによって基板17に取り付ける。その後の工程は、半導体装置10とそれを含む電子機器1を製造するための工程と同じであってよい。
半導体装置210及びそれを含む電子機器1の製造方法の例について説明する。まず、基板17に、半導体チップ11、キャパシタ16、及びスティフナー14を実装する。半導体チップ11と基板17との間にアンダーフィル23を充填する。次に、絶縁シート(下シート)225をキャパシタ16に被せる。そして、被取付部225hを接着シートによって基板17に取り付ける。次に、基板17上に液状ガスケットE2を塗布し、その後に、絶縁シート(上シート)215を下シート225に被せる。そして、上シート215の被取付部215hを液状ガスケットによって基板17に取り付ける。その後の工程は、半導体装置10とそれを含む電子機器1を製造するための工程と同じであってよい。
[まとめ]
以上説明した電子機器1では、放熱器50と半導体チップ11との間に熱伝導材料31が配置されている。熱伝導材料31は電気導電性を有し、少なくとも半導体チップ11の動作時に流動性を有する。シール部材33は熱伝導材料31を取り囲んでおり、回路パターンや電気部品などの導体要素は絶縁部(絶縁部15或いは絶縁シート115・215・225)によって覆われている。この構造によると、シール部材33と絶縁部とによって、熱伝導材料31が広がる範囲を制限できる。
以上説明した電子機器1では、放熱器50と半導体チップ11との間に熱伝導材料31が配置されている。熱伝導材料31は電気導電性を有し、少なくとも半導体チップ11の動作時に流動性を有する。シール部材33は熱伝導材料31を取り囲んでおり、回路パターンや電気部品などの導体要素は絶縁部(絶縁部15或いは絶縁シート115・215・225)によって覆われている。この構造によると、シール部材33と絶縁部とによって、熱伝導材料31が広がる範囲を制限できる。
また、電子機器1では、放熱器50と半導体チップ11との間に熱伝導材料31が配置されている。熱伝導材料31は導電性を有し、少なくとも半導体チップ11の動作時に流動性を有する。回路パターンや電気部品などの導体要素は絶縁部(絶縁部15或いは絶縁シート115・215・225)によって覆われる。絶縁部の上面における少なくとも一部から放熱器50の下面50cまでの距離は、半導体チップ11の上面11aから放熱器50の下面50cまでの距離よりも大きい。この構造によると、熱伝導材料が広がる範囲を、電気部品などの導体要素が存在しない領域に制限できる。また、放熱器と半導体チップとの密着性を確保できる。
半導体装置110・210は、回路パターンや電気部品などの導体要素を覆っている絶縁シート115・215・225を有している。この半導体装置110・210によると、熱伝導材料31が広がる範囲を導体要素が存在しない領域に制限できる。
半導体装置10・110・210は、回路パターンや電気部品などの導体要素を覆っている絶縁部(絶縁部15或いは絶縁シート115・215・225)を有する。絶縁部の上面における少なくとも一部の、基板17を基準とする高さは、半導体チップ11の上面11aの基板17を基準とする高さよりも小さい。この構造によると、熱伝導材料31が広がる範囲を電気部品などの導体要素が存在しない領域に制限しつつ、放熱器50と半導体チップ11との密着性を確保できる。
絶縁シート115・215は、導体要素の上側に位置する上壁115b・215bと、上壁115b・215bの内側に位置し上壁115b・215bから下がっている内壁115c・215cとを有している収容部115a・215aを有している。また、絶縁シート115・215は、内壁115c・215cに接続され上壁115b・215bより低い位置にある被取付部115h・215hを有している。この絶縁シート115・215によると、熱伝導材料31が広がる範囲を導体要素が存在しない領域に制限できる。また、導体要素(例えばキャパシタ16)と半導体チップ11との高さの差が小さい場合でも、絶縁シート115・215を比較的容易に基板に取り付けることができる。
半導体装置10・110・210の製造方法の一例は、回路パターンや電気部品などの導体要素を絶縁部(絶縁部15或いは絶縁シート115・215・225)で覆う工程を含む。絶縁部で導体要素を覆う工程において、基板17を基準とする絶縁部の上面の高さは、基板17を基準とする半導体チップ11の上面11aの高さより小さい。この方法によると、熱伝導材料31が広がる範囲を、電気部品などの導体要素が存在しない領域に制限できる。また、放熱器50と半導体チップ11との密着性を確保できる。
なお、本開示による発明は以上説明した電子機器、半導体装置、絶縁シート、及び製造方法に限られず、発明の主旨を保った範囲での適宜の変更は本発明の範囲に含まれる。
Claims (24)
- 半導体チップと、
前記半導体チップの下側に配置され、前記半導体チップが実装される領域である第1の領域と、回路パターンと電気部品の少なくとも一方を含む導体要素が設けられている領域である第2の領域とを有している基板と、
前記半導体チップの上側に配置されている放熱器と、
前記放熱器と前記半導体チップとの間にある熱伝導材料と、
を有している電子機器において、
前記電子機器は前記熱伝導材料を取り囲んでいるシール部材と、前記導体要素を覆っている絶縁部と、をさらに有し、
前記熱伝導材料は導電性を有し、少なくとも前記半導体チップの動作時に流動性を有する
電子機器。 - 前記シール部材は、前記絶縁部の上面と前記放熱器の下面との間に位置している
請求項1に記載される電子機器。 - 前記基板に取り付けられるスティフナーをさらに有し、
前記シール部材は、前記スティフナーの上面と前記放熱器の下面との間に位置している
請求項1に記載される電子機器。 - 前記シール部材は、前記導体要素と前記半導体チップの側面との間に位置している
請求項1に記載される電子機器。 - 前記シール部材は、上下方向での前記シール部材の厚さの変化を許容する材料で形成されている
請求項1に記載される電子機器。 - 半導体チップと、
前記半導体チップの下側に配置され、前記半導体チップが実装される領域である第1の領域と、回路パターンと電気部品の少なくとも一方を含む導体要素が設けられている領域である第2の領域とを有している基板と、
前記半導体チップの上側に配置されている放熱器と、
前記放熱器と前記半導体チップとの間にある熱伝導材料と、
を有している電子機器において、
前記電子機器は前記導体要素を覆っている絶縁部をさらに有し、
前記熱伝導材料は導電性を有し、少なくとも前記半導体チップの動作時に流動性を有し、
前記絶縁部の上面における少なくとも一部から前記放熱器の下面までの距離は、前記半導体チップの上面から前記放熱器の前記下面までの距離よりも大きい
電子機器。 - 前記絶縁部の前記上面における前記少なくとも一部の、前記基板を基準とする高さは、前記半導体チップの前記上面の、前記基板を基準とする高さよりも小さい
請求項6に記載される電子機器。 - 前記電気部品の上面は前記絶縁部によって覆われている
請求項6に記載される電子機器。 - 前記基板に取り付けられているスティフナーをさらに有し、
前記絶縁部の前記上面における前記少なくとも一部の、前記基板を基準とする高さは、前記スティフナーの上面の、前記基板を基準とする高さ以下である
請求項6に記載される電子機器。 - 前記絶縁部は、液状或いはジェル状の樹脂が硬化した部分である
請求項6に記載される電子機器。 - 前記絶縁部は前記導体要素を覆うシートである
請求項6に記載される電子機器。 - 前記絶縁部は前記導体要素を覆う第1シートと第2シートと有し、
前記第2シートは前記第1シートの下側に配置されている
請求項11に記載される電子機器。 - 前記第1シートを前記基板に取り付ける材料と、前記第2シートを前記基板に取り付ける材料は互いに異なっている
請求項12に記載される電子機器。 - 前記シートは前記基板に液状ガスケットによって取り付けられている
請求項11に記載される電子機器。 - 前記熱伝導材料を取り囲んでいるシール部材を有している
請求項6に記載される電子機器。 - 半導体チップと、
前記半導体チップの下側に配置され、前記半導体チップが実装される領域である第1の領域と、回路パターンと電気部品の少なくとも一方を含む導体要素が設けられている領域である第2の領域とを有している基板と、
前記導体要素を覆っている絶縁シートと、を有している
半導体装置。 - 前記絶縁シートは、前記導体要素の上側に位置する上壁と、前記導体要素と前記半導体チップとの間に位置し、前記基板に直接的に又は間接的に取り付けられている第1の被取付部とを有し、
前記第1の被取付部の位置は、前記上壁よりも低い
請求項16に記載される半導体装置。 - 前記基板にはスティフナーが取り付けられており、
前記絶縁シートは、前記導体要素の上側に位置する上壁と、前記導体要素と前記スティフナーとの間に位置し、前記基板に直接的に又は間接的に取り付けられている第2の被取付部とを有し、
前記第2の被取付部の位置は、前記上壁よりも低い
請求項16に記載される半導体装置。 - 前記基板にはスティフナーが取り付けられており、
前記絶縁シートの外縁は、前記スティフナーに取り付けられている
請求項16に記載される半導体装置。 - 半導体チップと、
前記半導体チップの下側に配置され、前記半導体チップが実装される領域である第1の領域と、回路パターンと電気部品の少なくとも一方を含む導体要素が設けられている領域である第2の領域とを有している基板と、
前記導体要素を覆っている絶縁部と、
を有し、
前記絶縁部の上面における少なくとも一部の前記基板を基準とする高さは、前記半導体チップの前記上面の前記基板を基準とする高さよりも小さい
半導体装置。 - 半導体チップと、前記半導体チップの下側に配置される基板とを有し、前記半導体チップが実装される領域である第1の領域と、回路パターンと電気部品の少なくとも一方を含む導体要素が設けられている領域である第2の領域とを前記基板が有している半導体装置に取り付けるための絶縁シートであって、
前記導体要素の上側に位置する上壁と、前記上壁の内側に位置し前記上壁から下がっている内壁とを有し、前記導体要素を覆う収容部と、
前記上壁より低い位置にあり前記収容部の縁部を構成している被取付部と、を有している
絶縁シート。 - 前記半導体チップの下側に配置され、前記半導体チップが実装される領域である第1の領域と、回路パターンと電気部品の少なくとも一方を含む導体要素が設けられている領域である第2の領域とを有している基板を準備する工程と、
前記導体要素を絶縁部で覆う工程と、
を含み、
前記絶縁部で前記導体要素を覆う工程において、前記基板を基準とする前記絶縁部の上面の高さを、前記基板を基準とする前記半導体チップの上面の高さより小さくする
半導体装置の製造方法。 - 液状或いはジェル状の樹脂を絶縁材料として前記導体要素に塗布し、前記液状或いはジェル状の前記樹脂を硬化させ、前記硬化した樹脂を前記絶縁部とする
請求項22に記載される半導体装置の製造方法。 - 絶縁材料で形成されているシートで前記導体要素を覆い、前記シートを直接的に又は間接的に前記基板に接着し、前記基板に接着したシートを前記絶縁部とする
請求項22に記載される半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202080020762.1A CN113574661A (zh) | 2019-02-04 | 2020-02-03 | 电子设备、半导体器件、绝缘片和半导体器件制造方法 |
EP20752103.0A EP3923317A4 (en) | 2019-02-04 | 2020-02-03 | ELECTRONIC APPARATUS, SEMICONDUCTOR DEVICE, INSULATION SHEET, AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD |
JP2020571194A JP7311540B2 (ja) | 2019-02-04 | 2020-02-03 | 電子機器、半導体装置、絶縁シート、及び半導体装置の製造方法 |
US17/427,759 US20220262759A1 (en) | 2019-02-04 | 2020-02-03 | Electronic apparatus, semiconductor device, insulating sheet, and semiconductor device manufacturing method |
JP2023111664A JP2023118943A (ja) | 2019-02-04 | 2023-07-06 | 半導体装置、絶縁シート、及び半導体装置の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019-018217 | 2019-02-04 | ||
JP2019018217 | 2019-02-04 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2020162417A1 true WO2020162417A1 (ja) | 2020-08-13 |
Family
ID=71947740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2020/003993 WO2020162417A1 (ja) | 2019-02-04 | 2020-02-03 | 電子機器、半導体装置、絶縁シート、及び半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20220262759A1 (ja) |
EP (1) | EP3923317A4 (ja) |
JP (2) | JP7311540B2 (ja) |
CN (1) | CN113574661A (ja) |
WO (1) | WO2020162417A1 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022065257A1 (ja) | 2020-09-24 | 2022-03-31 | 株式会社ソニー・インタラクティブエンタテインメント | 半導体パッケージ、電子機器、及び電子機器の製造方法 |
EP4057337A1 (en) * | 2021-03-09 | 2022-09-14 | Morningrich Technology Co., Ltd | Electronic device adopting heat dissipation structure |
JP7242824B1 (ja) | 2021-12-16 | 2023-03-20 | レノボ・シンガポール・プライベート・リミテッド | 放熱構造および電子機器 |
JP7327579B1 (ja) | 2022-05-30 | 2023-08-16 | 富士電機株式会社 | 半導体装置及び電力変換装置 |
JP7472224B1 (ja) | 2022-10-05 | 2024-04-22 | レノボ・シンガポール・プライベート・リミテッド | 放熱構造、電子機器、および伝熱構造体 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN216749870U (zh) * | 2021-12-10 | 2022-06-14 | 云南中宣液态金属科技有限公司 | 一种用于芯片散热的液态金属封装结构 |
CN116705719A (zh) * | 2022-12-13 | 2023-09-05 | 荣耀终端有限公司 | 芯片组件、制备方法、电路板结构及电子设备 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001267473A (ja) * | 2000-03-17 | 2001-09-28 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2003152149A (ja) * | 2001-11-03 | 2003-05-23 | Samsung Electronics Co Ltd | 半導体パッケージ及びその製造方法 |
JP2003229517A (ja) * | 2002-01-31 | 2003-08-15 | Fujitsu Hitachi Plasma Display Ltd | 半導体チップ実装基板及びフラットディスプレイ |
JP3116877U (ja) * | 2005-09-20 | 2005-12-22 | 祿山 王 | 低融点金属合金の熱伝導媒体を有する酸化防止装置 |
JP2007243106A (ja) * | 2006-03-13 | 2007-09-20 | Fujitsu Ltd | 半導体パッケージ構造 |
JP2007335742A (ja) | 2006-06-16 | 2007-12-27 | Sony Computer Entertainment Inc | 半導体装置およびその製造方法 |
JP2012069902A (ja) | 2010-08-27 | 2012-04-05 | Sony Corp | 放熱構造及び電子機器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6313521B1 (en) * | 1998-11-04 | 2001-11-06 | Nec Corporation | Semiconductor device and method of manufacturing the same |
KR101007958B1 (ko) * | 2006-02-24 | 2011-01-14 | 후지쯔 가부시끼가이샤 | 반도체 장치 |
JP2011023587A (ja) * | 2009-07-16 | 2011-02-03 | Shinko Electric Ind Co Ltd | 半導体装置 |
JP5861580B2 (ja) * | 2012-07-09 | 2016-02-16 | 株式会社ソシオネクスト | 半導体装置及び半導体装置製造方法 |
-
2020
- 2020-02-03 JP JP2020571194A patent/JP7311540B2/ja active Active
- 2020-02-03 US US17/427,759 patent/US20220262759A1/en active Pending
- 2020-02-03 CN CN202080020762.1A patent/CN113574661A/zh active Pending
- 2020-02-03 EP EP20752103.0A patent/EP3923317A4/en active Pending
- 2020-02-03 WO PCT/JP2020/003993 patent/WO2020162417A1/ja unknown
-
2023
- 2023-07-06 JP JP2023111664A patent/JP2023118943A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001267473A (ja) * | 2000-03-17 | 2001-09-28 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2003152149A (ja) * | 2001-11-03 | 2003-05-23 | Samsung Electronics Co Ltd | 半導体パッケージ及びその製造方法 |
JP2003229517A (ja) * | 2002-01-31 | 2003-08-15 | Fujitsu Hitachi Plasma Display Ltd | 半導体チップ実装基板及びフラットディスプレイ |
JP3116877U (ja) * | 2005-09-20 | 2005-12-22 | 祿山 王 | 低融点金属合金の熱伝導媒体を有する酸化防止装置 |
JP2007243106A (ja) * | 2006-03-13 | 2007-09-20 | Fujitsu Ltd | 半導体パッケージ構造 |
JP2007335742A (ja) | 2006-06-16 | 2007-12-27 | Sony Computer Entertainment Inc | 半導体装置およびその製造方法 |
JP2012069902A (ja) | 2010-08-27 | 2012-04-05 | Sony Corp | 放熱構造及び電子機器 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022065257A1 (ja) | 2020-09-24 | 2022-03-31 | 株式会社ソニー・インタラクティブエンタテインメント | 半導体パッケージ、電子機器、及び電子機器の製造方法 |
JP7504214B2 (ja) | 2020-09-24 | 2024-06-21 | 株式会社ソニー・インタラクティブエンタテインメント | 半導体パッケージ、電子機器、及び電子機器の製造方法 |
EP4057337A1 (en) * | 2021-03-09 | 2022-09-14 | Morningrich Technology Co., Ltd | Electronic device adopting heat dissipation structure |
EP4199073A1 (en) * | 2021-03-09 | 2023-06-21 | Morningrich Technology Co., Ltd | Electronic device adopting heat dissipation structure |
JP7242824B1 (ja) | 2021-12-16 | 2023-03-20 | レノボ・シンガポール・プライベート・リミテッド | 放熱構造および電子機器 |
JP2023089648A (ja) * | 2021-12-16 | 2023-06-28 | レノボ・シンガポール・プライベート・リミテッド | 放熱構造および電子機器 |
JP7327579B1 (ja) | 2022-05-30 | 2023-08-16 | 富士電機株式会社 | 半導体装置及び電力変換装置 |
WO2023233869A1 (ja) * | 2022-05-30 | 2023-12-07 | 富士電機株式会社 | 半導体装置及び電力変換装置 |
JP2023175274A (ja) * | 2022-05-30 | 2023-12-12 | 富士電機株式会社 | 半導体装置及び電力変換装置 |
JP7472224B1 (ja) | 2022-10-05 | 2024-04-22 | レノボ・シンガポール・プライベート・リミテッド | 放熱構造、電子機器、および伝熱構造体 |
Also Published As
Publication number | Publication date |
---|---|
JP7311540B2 (ja) | 2023-07-19 |
EP3923317A4 (en) | 2022-11-30 |
JP2023118943A (ja) | 2023-08-25 |
US20220262759A1 (en) | 2022-08-18 |
CN113574661A (zh) | 2021-10-29 |
JPWO2020162417A1 (ja) | 2021-12-09 |
EP3923317A1 (en) | 2021-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2020162417A1 (ja) | 電子機器、半導体装置、絶縁シート、及び半導体装置の製造方法 | |
JP5871076B2 (ja) | 半導体装置、半導体装置に対する放熱部材の取り付け方法及び半導体装置の製造方法 | |
JP5733893B2 (ja) | 電子部品装置 | |
JP3946975B2 (ja) | 冷却装置 | |
JP5983032B2 (ja) | 半導体パッケージ及び配線基板ユニット | |
US8933558B2 (en) | Semiconductor package, wiring board unit, and electronic apparatus | |
US20090093072A1 (en) | Electronic assemblies with hot spot cooling and methods relating thereto | |
JP4846019B2 (ja) | プリント基板ユニットおよび半導体パッケージ | |
TW201411788A (zh) | 集成電路封裝件及其裝配方法 | |
WO2011121779A1 (ja) | マルチチップモジュール、プリント配線基板ユニット、マルチチップモジュールの製造方法およびプリント配線基板ユニットの製造方法 | |
JPH10308485A (ja) | 複合熱インターフェース用アセンブリ | |
US10424527B2 (en) | Electronic package with tapered pedestal | |
CN106057747A (zh) | 包括散热器的半导体封装件及其制造方法 | |
JP2012191002A (ja) | 半導体装置 | |
CN215266269U (zh) | 一种电路板组件、散热器和电子设备 | |
WO2021145096A1 (ja) | 電子機器 | |
JP2011171656A (ja) | 半導体パッケージおよびその製造方法 | |
WO2022065257A1 (ja) | 半導体パッケージ、電子機器、及び電子機器の製造方法 | |
CN221282104U (zh) | 封装散热结构 | |
CN116072628B (zh) | 用于增强芯片封装可靠性的散热盖板、封装结构及方法 | |
US20230197564A1 (en) | Heat dissipation structure and electronic apparatus | |
JP7223639B2 (ja) | 電子制御装置 | |
US20240006370A1 (en) | Chip package with heat dissipation plate and manufacturing method thereof | |
JP2009188075A (ja) | プリント基板ユニットおよび半導体パッケージ並びに半導体パッケージ用コネクタ | |
KR20080111618A (ko) | 방열 구조의 반도체 패키지 및 이를 패키징하는 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 20752103 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2020571194 Country of ref document: JP Kind code of ref document: A |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
ENP | Entry into the national phase |
Ref document number: 2020752103 Country of ref document: EP Effective date: 20210906 |