JP5983032B2 - 半導体パッケージ及び配線基板ユニット - Google Patents
半導体パッケージ及び配線基板ユニット Download PDFInfo
- Publication number
- JP5983032B2 JP5983032B2 JP2012120686A JP2012120686A JP5983032B2 JP 5983032 B2 JP5983032 B2 JP 5983032B2 JP 2012120686 A JP2012120686 A JP 2012120686A JP 2012120686 A JP2012120686 A JP 2012120686A JP 5983032 B2 JP5983032 B2 JP 5983032B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- package substrate
- semiconductor
- reducing member
- bonding material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
- H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
的とする。
子と電気的に接続されている。
ートシンク4におけるベースプレート41の四隅に配置されている。具体的には、ベースプレート41の四隅には、ボルト43を挿通させる貫通孔が設けられている。ボルト43の一端側は、メインボード2の裏面側に配置されたボルスタープレート47と、打ち込みネジ等の固定具48を介して連結されている。ボルト43の他端側には、ナット45及びスプリング44が装着されており、ナット45を締め付けることでスプリング44が圧縮される。そして、スプリング44の復元力によって、ベースプレート41がヒートスプレッダ33に押し付けられることで、ヒートシンク4及び半導体パッケージ3のメインボード2に対する固定度が高められている。すなわち、締結部材46は、ヒートシンク4をメインボード2に締結するとともに、半導体パッケージ3をメインボード2に押し付けて締結する機能を有する。
金属接合材に対して更に応力が集中しやすくなる。以上より、半導体パッケージの製造時及び稼働時において、半導体チップとヒートスプレッダとを接合する金属接合材には応力が発生しやすい環境下にあるといえる。そして、半導体チップ32は略矩形の平面形状を有しており、金属接合材36のうち半導体チップ32の四隅に対応する部分に応力が集中しやすくなる。その結果、例えば図7に示すように、金属接合材36のうち、半導体チップ32における隅部32Aの上部に位置する部分(以下、「第1接合材部PJ1」という)にひび割れ(図7中、符号CRにて模擬的に図示する)が入る等して、破損しやすくなる。
とができる。
ここで、実施形態に係る半導体パッケージ3について、金属接合材36(第1接合材部PJ1)に作用する応力の低減効果の検証を行った。以下、検証を行った半導体パッケージ3の詳細について説明する。図8は、検証に用いた実施形態に係る半導体パッケージ3の平面形状及び各部寸法を示す図である。本検証に用いた半導体パッケージ3は、半導体チップ32のサイズを縦24mm×横23mmとし、パッケージ基板31のサイズを縦60mm×横72mmとした。
横方向において4mmとした。また、応力低減部材5の平面形状は、縦横共に0.5mmの正方形とした。また、応力低減部材5と半導体チップ32の各辺の離れ寸法は1mmとした。
2 メインボード
3 半導体パッケージ
4 ヒートシンク
5 応力低減部材
6 アンダーフィル剤
31 パッケージ基板
32 半導体チップ
33 ヒートスプレッダ
35 チップ部品
36 金属接合材
37 熱硬化性樹脂製接着材
33A 本体部
33B 脚部
Claims (7)
- パッケージ基板と、
前記パッケージ基板上に搭載された半導体チップと、
前記半導体チップと金属接合材を介して接合される本体部、及び、前記半導体チップを囲むように配置され、前記本体部から前記パッケージ基板まで延伸すると共に先端が前記パッケージ基板に接着される脚部を有する伝熱体と、
前記パッケージ基板及び前記本体部に接合されると共に前記パッケージ基板上における前記脚部の内側かつ前記半導体チップの隅部に対応する位置に配置され、前記半導体チップの上部に位置する金属接合材に生じる応力を低減させる応力低減部材と、
を備えることを特徴とする半導体パッケージ。 - 前記応力低減部材は、前記パッケージ基板上において、前記半導体チップの対角線の延長上に配置されていることを特徴とする請求項1に記載の半導体パッケージ。
- 前記応力低減部材は、前記半導体チップの四隅に配置されていることを特徴とする請求項1又は2に記載の半導体パッケージ。
- 前記応力低減部材の上面は、前記金属接合材によって前記本体部と接合されていることを特徴とする請求項1から3の何れか一項に記載の半導体パッケージ。
- 前記応力低減部材は、前記半導体チップと同一材料によって形成されていることを特徴とする請求項1から4の何れか一項に記載の半導体パッケージ。
- 前記応力低減部材と前記パッケージ基板との接合部は、アンダーフィル剤によって封止されていることを特徴とする請求項1から5の何れか一項に記載の半導体パッケージ。
- 請求項1から6の何れか一項に記載の半導体パッケージと、
前記半導体パッケージが実装される配線基板と、
前記伝熱体における前記本体部の上面に設置される冷却部材と、
を備えることを特徴とする配線基板ユニット。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012120686A JP5983032B2 (ja) | 2012-05-28 | 2012-05-28 | 半導体パッケージ及び配線基板ユニット |
US13/849,792 US20130314877A1 (en) | 2012-05-28 | 2013-03-25 | Semiconductor package and wiring board unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012120686A JP5983032B2 (ja) | 2012-05-28 | 2012-05-28 | 半導体パッケージ及び配線基板ユニット |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013247274A JP2013247274A (ja) | 2013-12-09 |
JP5983032B2 true JP5983032B2 (ja) | 2016-08-31 |
Family
ID=49621445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012120686A Expired - Fee Related JP5983032B2 (ja) | 2012-05-28 | 2012-05-28 | 半導体パッケージ及び配線基板ユニット |
Country Status (2)
Country | Link |
---|---|
US (1) | US20130314877A1 (ja) |
JP (1) | JP5983032B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110060712A (zh) * | 2018-01-19 | 2019-07-26 | 创意电子股份有限公司 | 固态储存装置 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9318410B2 (en) * | 2013-09-26 | 2016-04-19 | Alcatel Lucent | Cooling assembly using heatspreader |
EP3093885B1 (en) * | 2015-04-08 | 2019-02-06 | Mitsubishi Electric Corporation | Semiconductor device and semiconductor device manufacturing method |
WO2017056722A1 (ja) * | 2015-09-29 | 2017-04-06 | 日立オートモティブシステムズ株式会社 | 電子制御装置または車載電子制御装置の製造方法 |
JP2017079226A (ja) * | 2015-10-19 | 2017-04-27 | 富士通株式会社 | ヒートシンクおよび電子機器 |
JP6711098B2 (ja) * | 2016-04-15 | 2020-06-17 | オムロン株式会社 | 半導体装置の放熱構造 |
JP6499124B2 (ja) * | 2016-06-30 | 2019-04-10 | 矢崎総業株式会社 | 導電部材および電気接続箱 |
DE102016222631A1 (de) * | 2016-11-17 | 2018-05-17 | Zf Friedrichshafen Ag | Leiterplattenanordnung mit einem elektrischen Bauteil und einem Kühlkörper |
CN107577285B (zh) * | 2017-07-05 | 2022-01-14 | 超聚变数字技术有限公司 | 一种处理器固定结构、组件及计算机设备 |
US11011451B2 (en) * | 2018-12-05 | 2021-05-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit package and method |
US10937717B2 (en) * | 2019-03-29 | 2021-03-02 | Intel Corporation | Heatsink secured to a heat source |
JP7329394B2 (ja) * | 2019-09-04 | 2023-08-18 | 日産自動車株式会社 | 半導体装置 |
US11282766B2 (en) * | 2019-09-27 | 2022-03-22 | Taiwan Semiconductor Manufacturing Company | Package structure |
CN112787118A (zh) * | 2019-11-08 | 2021-05-11 | 泰科电子(上海)有限公司 | 背板组件和电子装置 |
US11373930B2 (en) * | 2020-03-31 | 2022-06-28 | Cisco Technology, Inc. | Thermal packaging with fan out wafer level processing |
WO2022140958A1 (en) * | 2020-12-28 | 2022-07-07 | Innoscience (Suzhou) Technology Co., Ltd. | Semiconductor package and method for manufacturing |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09293808A (ja) * | 1996-04-25 | 1997-11-11 | Fujitsu Ltd | 半導体装置 |
US6507116B1 (en) * | 1997-04-24 | 2003-01-14 | International Business Machines Corporation | Electronic package and method of forming |
JPH10303340A (ja) * | 1997-04-25 | 1998-11-13 | Toshiba Corp | 半導体装置及びその製造方法 |
JP4422883B2 (ja) * | 2000-10-30 | 2010-02-24 | 京セラ株式会社 | 半導体装置 |
US6653730B2 (en) * | 2000-12-14 | 2003-11-25 | Intel Corporation | Electronic assembly with high capacity thermal interface |
US6633489B2 (en) * | 2001-07-31 | 2003-10-14 | Hewlett-Packard Development Company, L.P. | Dynamic isolating mount for processor packages |
JP2003051568A (ja) * | 2001-08-08 | 2003-02-21 | Nec Corp | 半導体装置 |
US6751099B2 (en) * | 2001-12-20 | 2004-06-15 | Intel Corporation | Coated heat spreaders |
US6867978B2 (en) * | 2002-10-08 | 2005-03-15 | Intel Corporation | Integrated heat spreader package for heat transfer and for bond line thickness control and process of making |
JP4272169B2 (ja) * | 2003-04-16 | 2009-06-03 | 富士通株式会社 | 電子部品パッケージ組立体およびプリント基板ユニット |
US7180179B2 (en) * | 2004-06-18 | 2007-02-20 | International Business Machines Corporation | Thermal interposer for thermal management of semiconductor devices |
US7362580B2 (en) * | 2004-06-18 | 2008-04-22 | Intel Corporation | Electronic assembly having an indium wetting layer on a thermally conductive body |
US7196411B2 (en) * | 2004-09-17 | 2007-03-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Heat dissipation for chip-on-chip IC packages |
JP2007005670A (ja) * | 2005-06-27 | 2007-01-11 | Fujitsu Ltd | 電子部品パッケージおよび接合組立体 |
US7271480B2 (en) * | 2005-09-29 | 2007-09-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Constraint stiffener design |
TWI273683B (en) * | 2005-11-02 | 2007-02-11 | Siliconware Precision Industries Co Ltd | Semiconductor package and substrate structure thereof |
DE102006001792B8 (de) * | 2006-01-12 | 2013-09-26 | Infineon Technologies Ag | Halbleitermodul mit Halbleiterchipstapel und Verfahren zur Herstellung desselben |
JP4846019B2 (ja) * | 2007-02-27 | 2011-12-28 | 富士通株式会社 | プリント基板ユニットおよび半導体パッケージ |
US7851906B2 (en) * | 2007-03-26 | 2010-12-14 | Endicott Interconnect Technologies, Inc. | Flexible circuit electronic package with standoffs |
US8179693B2 (en) * | 2007-03-30 | 2012-05-15 | International Business Machines Corporation | Apparatus for electrically connecting two substrates using a land grid array connector provided with a frame structure having power distribution elements |
JP2009059821A (ja) * | 2007-08-30 | 2009-03-19 | Toyota Motor Corp | 半導体装置 |
JP2009212315A (ja) * | 2008-03-04 | 2009-09-17 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US8115303B2 (en) * | 2008-05-13 | 2012-02-14 | International Business Machines Corporation | Semiconductor package structures having liquid coolers integrated with first level chip package modules |
JP5145168B2 (ja) * | 2008-08-21 | 2013-02-13 | 本田技研工業株式会社 | 半導体装置 |
JP5447175B2 (ja) * | 2010-05-17 | 2014-03-19 | 富士通セミコンダクター株式会社 | 半導体装置 |
US9240387B2 (en) * | 2011-10-12 | 2016-01-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer-level chip scale package with re-workable underfill |
US20130105975A1 (en) * | 2011-10-26 | 2013-05-02 | Rafiqul Hussain | Semiconductor chip device with thermal interface material frame |
-
2012
- 2012-05-28 JP JP2012120686A patent/JP5983032B2/ja not_active Expired - Fee Related
-
2013
- 2013-03-25 US US13/849,792 patent/US20130314877A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110060712A (zh) * | 2018-01-19 | 2019-07-26 | 创意电子股份有限公司 | 固态储存装置 |
Also Published As
Publication number | Publication date |
---|---|
US20130314877A1 (en) | 2013-11-28 |
JP2013247274A (ja) | 2013-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5983032B2 (ja) | 半導体パッケージ及び配線基板ユニット | |
JP5899768B2 (ja) | 半導体パッケージ、配線基板ユニット、及び電子機器 | |
US11728232B2 (en) | Semiconductor package having a stiffener ring | |
US9153519B2 (en) | Semiconductor device for preventing a progression of a crack in a solder layer and method of manufacturing the same | |
JP5387685B2 (ja) | 半導体装置の製造方法 | |
JP2004172489A (ja) | 半導体装置およびその製造方法 | |
TWI555147B (zh) | 散熱型封裝結構及其散熱件 | |
WO2011121779A1 (ja) | マルチチップモジュール、プリント配線基板ユニット、マルチチップモジュールの製造方法およびプリント配線基板ユニットの製造方法 | |
US20140151891A1 (en) | Semiconductor package | |
JP6056490B2 (ja) | 半導体装置とその製造方法 | |
JP2016092300A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4978054B2 (ja) | 半導体装置及びその製造方法並びに回路基板装置 | |
JP2008016653A (ja) | 半導体パッケージ、その製造方法、プリント基板及び電子機器 | |
TWI658549B (zh) | 散熱型封裝結構 | |
JP2014107554A (ja) | 積層型半導体パッケージ | |
US20230411235A1 (en) | Elastic heat spreader for chip package, package structure and packaging method | |
TW587325B (en) | Semiconductor chip package and method for manufacturing the same | |
TWI536515B (zh) | 具有散熱結構之半導體封裝元件及其封裝方法 | |
US20210111093A1 (en) | Heterogeneous Lid Seal Band for Structural Stability in Multiple Integrated Circuit (IC) Device Modules | |
JP2011171656A (ja) | 半導体パッケージおよびその製造方法 | |
TWI647802B (zh) | 散熱型封裝結構 | |
JP2010206132A (ja) | 半導体装置及び半導体装置の製造方法 | |
WO2021145096A1 (ja) | 電子機器 | |
JP5540709B2 (ja) | 電子装置及びその製造方法 | |
TWI395306B (zh) | 半導體封裝件之散熱模組化結構及其製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160718 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5983032 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |