WO2022065257A1 - 半導体パッケージ、電子機器、及び電子機器の製造方法 - Google Patents
半導体パッケージ、電子機器、及び電子機器の製造方法 Download PDFInfo
- Publication number
- WO2022065257A1 WO2022065257A1 PCT/JP2021/034411 JP2021034411W WO2022065257A1 WO 2022065257 A1 WO2022065257 A1 WO 2022065257A1 JP 2021034411 W JP2021034411 W JP 2021034411W WO 2022065257 A1 WO2022065257 A1 WO 2022065257A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- semiconductor chip
- semiconductor
- package
- semiconductor package
- region
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/427—Cooling by change of state, e.g. use of heat pipes
- H01L23/4275—Cooling by change of state, e.g. use of heat pipes by melting or evaporation of solids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
Definitions
- the present invention relates to a semiconductor package, an electronic device, and a method for manufacturing the electronic device.
- a semiconductor chip that functions as a Central Processing Unit (CPU), Graphics Processing Unit (GPU), etc. is thermally connected to a radiator such as a heat sink or a heat pipe and cooled.
- a radiator such as a heat sink or a heat pipe
- a material whose fluidity changes and liquefies during the operation of the electronic device for example, a metal having fluidity, is a heat between the semiconductor chip and the radiator. It is used as a conductive material.
- the liquefied metal used as a heat conductive material spreads evenly on the surface of the semiconductor chip.
- the surface of the semiconductor chip becomes uneven, or the surface of the semiconductor chip becomes uneven, or liquid metal and the semiconductor chip Regions having different wettability (contact angle) with the surface are formed on the surface of the semiconductor chip. Therefore, the heat conductive material does not spread uniformly on the surface of the semiconductor chip, and it becomes difficult to obtain high cooling performance.
- An example of the electronic device proposed in this disclosure has a semiconductor package and a radiator.
- the semiconductor package includes a semiconductor chip, a package base material on which the semiconductor chip is mounted, and a portion located outside the outer edge of the semiconductor chip and inside the outer edge of the package base material. is doing.
- a heat conductive material having fluidity is arranged between the surface of the semiconductor chip and the radiator. Information about the semiconductor package is described on the portion of the semiconductor package rather than on the surface of the semiconductor chip. According to this electronic device, high cooling performance can be obtained for a semiconductor chip by utilizing a heat conductive material having fluidity.
- Another example of the electronic device proposed in this disclosure has a semiconductor package and a radiator.
- the semiconductor package a semiconductor chip, a package base material on which the semiconductor chip is mounted, and a heat conductive material having fluidity are formed, and heat is transferred from the semiconductor chip to the radiator through the heat conductive material. It has a portion and a second portion different from the first portion. Information about the semiconductor package is described in the second part. According to this electronic device, high cooling performance can be obtained for a semiconductor chip by utilizing a heat conductive material having fluidity.
- the electronic device proposed in this disclosure has a semiconductor package and a radiator.
- the semiconductor package has a semiconductor chip and a package base material on which the semiconductor chip is mounted.
- a heat conductive material having fluidity is arranged between the surface of the semiconductor chip and the radiator.
- the semiconductor chip has a first region on its surface and a second region whose temperature is lower than that of the first region when the semiconductor chip operates. Information about the semiconductor package is described in the second region of the semiconductor chip instead of the first region. According to this electronic device, high cooling performance can be obtained for a semiconductor chip by utilizing a heat conductive material having fluidity.
- Yet another example of the electronic device proposed in this disclosure is a semiconductor package and a radiator.
- the surface of the semiconductor chip has a region in which information about the semiconductor package is described, and a surface treatment layer covering the region is formed on the surface of the semiconductor chip, and the surface treatment layer and the radiator are used. A fluid heat-conducting material is placed between them. According to this electronic device, high cooling performance can be obtained for a semiconductor chip by utilizing a heat conductive material having fluidity.
- An example of the semiconductor package proposed in the present disclosure is a semiconductor chip, a package base material on which the semiconductor chip is mounted, and an outer edge of the package base material located outside the outer edge of the semiconductor chip in a plan view. It has a portion located inside. Information about the semiconductor package is described on the portion of the semiconductor chip rather than on the surface. According to this semiconductor package, high cooling performance can be obtained for a semiconductor chip by utilizing a heat conductive material having fluidity.
- Another example of the semiconductor package proposed in the present disclosure includes a semiconductor chip and a package base material on which the semiconductor chip is mounted.
- the semiconductor chip has a first region on its surface and a second region whose temperature is lower than that of the first region when the semiconductor chip operates. Information about the semiconductor package is described in the second region of the semiconductor chip instead of the first region. According to this semiconductor package, high cooling performance can be obtained for a semiconductor chip by utilizing a heat conductive material having fluidity.
- An example of the method for manufacturing an electronic device proposed in the present disclosure is a semiconductor chip, a package base material on which the semiconductor chip is mounted, and an outer edge of the package base material located outside the outer edge of the semiconductor chip.
- the present invention comprises the step of arranging the heat conductive material having the above on the surface of the semiconductor chip. According to this manufacturing method, high cooling performance can be obtained for a semiconductor chip by utilizing a heat conductive material having fluidity.
- Another example of the method for manufacturing an electronic device proposed in the present disclosure includes a semiconductor chip having a first region and a second region on the surface, and a package base material on which the semiconductor chip is mounted.
- the step of preparing a semiconductor package in which the temperature of the second region becomes lower than the temperature of the first region during the operation of the semiconductor chip and the information regarding the semiconductor package are not provided in the first region of the semiconductor chip but in the second region.
- the step described in the region includes a step of arranging a heat conductive material having fluidity on the surface of the semiconductor chip. According to this manufacturing method, high cooling performance can be obtained for a semiconductor chip by utilizing a heat conductive material having fluidity.
- Another example of the method for manufacturing an electronic device proposed in the present disclosure includes a semiconductor chip and a package base material on which the semiconductor chip is mounted, and a region in which information about the semiconductor package is described is the semiconductor chip.
- high cooling performance can be obtained for a semiconductor chip by utilizing a heat conductive material having fluidity.
- the electronic devices and semiconductor packages proposed in this disclosure will be described below.
- the electronic device 1 and the semiconductor package 10 will be described as an example of the electronic device and the semiconductor package proposed in the present disclosure.
- the electronic device proposed in the present disclosure is, for example, a game machine, a development machine for executing various programs under development (for example, a game program), an information processing device different from the game machine (for example, a personal computer, or the like). It may be applied to a server device, a control device for a transport vehicle).
- the directions indicated by X1 and X2 in FIG. 1 are referred to as right and left, respectively, and the directions indicated by Y1 and Y2 in FIG. 1 are referred to as front and rear, respectively. Further, the directions shown by Z1 and Z2 shown in FIG. 2 are referred to as upward and downward, respectively. These directions are used to explain the relative positional relationship of the elements (parts, members, parts) of the electronic device 1, and do not specify the posture when the electronic device 1 is used.
- the electronic device 1 includes a semiconductor package 10, a main board 2, and a radiator 50.
- the main substrate 2 is arranged on the lower side of the semiconductor package 10, and the radiator 50 is arranged on the upper side of the semiconductor package 10.
- the main board 2 includes a RAM (Random Access Memory), a connector for connecting to an external storage device (for example, a solid state drive (SSD), and a hard disk drive (HDD)), and an electronic device 1.
- a board on which a connector for connecting to an external device for example, a power connector, an HDMI (registered trademark) connector), or the like is mounted.
- the main board 2 is attached to, for example, a housing (not shown) of an electronic device 1 with a fixing tool such as a screw or a bolt.
- the semiconductor package 10 has a semiconductor chip 11 and a package base material 17 arranged under the semiconductor chip 11.
- the semiconductor chip 11 is a semiconductor die (for example, a silicon die) and functions as a CPU, GPU, or the like.
- the semiconductor chip 11 is, for example, flip-chip mounted on the upper surface 17a of the package base material 17. That is, a plurality of solder bumps 18 formed on the lower surface of the semiconductor chip 11 and bumps (not shown) formed on the package base material 17 are soldered.
- the underfill 23 is filled in the gap between the lower surface of the semiconductor chip 11 and the package base material 17.
- the underfill 23 is formed of, for example, a resin and is cured between the semiconductor chip 11 and the package base material 17.
- the surface of the semiconductor die is exposed on the upper surface 11a of the semiconductor chip 11.
- the mounting method of the semiconductor chip 11 on the package base material 17 may be wire bonding, tape bonding, or the like.
- a plurality of electric components may be mounted on the upper surface 17a of the package base material 17.
- a plurality of capacitors 16 are mounted on the package base material 17.
- a stiffener 14, which will be described later, is attached to the outer peripheral edge of the package base material 17.
- the entire plurality of capacitors 16 are covered with an insulating portion 15 which will be described later.
- the stiffener 14 is a square frame made of metal and is attached to the outer peripheral edge of the package base material 17.
- An adhesive or solder may be used to attach the stiffener 14 to the package base material 17.
- the stiffener 14 can reduce the warp of the package base material 17.
- the semiconductor chip 11 and the capacitor 16 are arranged inside the stiffener 14.
- the package base material 17 is mounted on the main board 2 of the electronic device 1.
- BallGridArray (BGA) 19 is formed on the lower surface of the package base material 17. That is, a plurality of solder bumps arranged in a grid pattern are formed on the lower surface of the package base material 17.
- the BGA 19 is soldered to a conductor pad formed on the main substrate 2.
- the mounting method of the package base material 17 on the main substrate 2 is not necessarily limited to the one using BGA 19, and various other mounting methods may be adopted.
- a PGA (PinGridArray) provided with pin-shaped lead terminals or an LGA (LandGridArray) in which electrodes are arranged in an array may be used.
- a plurality of electronic components for example, a plurality of capacitors 21
- a plurality of capacitors 21 may be mounted on the lower surface of the package base material 17.
- the radiator 50 is, for example, a heat sink, and has a plate-shaped heat receiving portion 50a and fins 50b as shown in FIG.
- the fin 50b is formed, for example, on the upper side of the heat receiving portion 50a.
- a vapor chamber composed of a thin bag-shaped container and a liquid (for example, water) contained in the container may be used.
- the radiator 50 may include a heat pipe.
- the radiator 50 may be urged toward the semiconductor chip 11 by an elastic member (for example, a spring) (not shown).
- the electronic device 1 may have a cooling fan (not shown) that forms an air flow toward the radiator 50.
- the lower surface 50c of the radiator 50 faces the upper surface 11a of the semiconductor chip 11.
- the heat conductive material 31 is arranged between the lower surface 50c of the radiator 50 and the upper surface 11a of the semiconductor chip 11.
- the heat conductive material 31 is in direct contact with the lower surface 50c of the radiator 50 and the upper surface 11a of the semiconductor chip 11.
- the radiator 50 and the semiconductor chip 11 are thermally connected by a heat conductive material 31.
- the heat conductive material 31 is a material having fluidity.
- the heat conductive material 31 may be in the form of a liquid or a paste. Further, the heat conductive material 31 may be a material having conductivity, in other words, a material having high thermal conductivity.
- the heat conductive material 31 may be a material having fluidity both during operation and non-operation of the semiconductor chip 11.
- the non-operating state of the semiconductor chip 11 is when the power supply of the electronic device is off. For example, when manufacturing or transporting an electronic device, the power of the electronic device is set to the off state.
- the heat conductive material 31 receives the heat generated by the semiconductor chip 11 and has fluidity when the semiconductor chip 11 is operating, while the heat conductive material 31 has fluidity when the semiconductor chip 11 is not operating (in other words, the semiconductor chip 11).
- the cooling performance of the semiconductor chip 11 can be improved. Further, when the heat conductive material 31 has fluidity at room temperature, the radiator 50 can be separated from the semiconductor chip 11, and as a result, the radiator 50 is removed from the semiconductor package 10 when the electronic device 1 is repaired. It will be easier to perform repair work.
- a liquid metal that is liquid at room temperature can be used.
- Liquid metals include, for example, Ga (melting point: 29.8 ° C, thermal conductivity 40.6 W / mk), In (melting point: 156.4 ° C, thermal conductivity 81.6 W / mk), and Sn (melting point: 231.97 ° C, thermal conductivity 66.6).
- a conductive paste may be used.
- As the conductive paste a silver paste in which silver powder is dispersed in a resin may be used.
- the heat conductive material 31 is preferably applied to the entire surface of the upper surface 11a of the semiconductor chip 11.
- the heat conductive material 31 may be in contact with a part of the side surface 11b of the semiconductor chip 11.
- the region on the lower surface 50c of the radiator 50 to which the heat conductive material 31 is applied may be larger than that of the semiconductor chip 11.
- Information about the semiconductor package 10 is described in the semiconductor package 10.
- the information regarding the semiconductor package 10 is, for example, one or more of the country of manufacture of the semiconductor package 10, the manufacturer, the model number (or product name), and the unique number of the semiconductor package 10.
- the unique number of the semiconductor package 10 is information for identifying each of the plurality of semiconductor packages 10 obtained from the production line.
- the information about the semiconductor package 10 may include information about the semiconductor chip 11 which is the main part thereof.
- the information regarding the semiconductor chip 11 is, for example, one or a plurality of the country of manufacture of the semiconductor chip 11, the manufacturer, the model number (product name), and the unique number of the semiconductor chip 11.
- the unique number of the semiconductor chip 11 is information for identifying each of the plurality of semiconductor chips 11 obtained from the production line.
- One or more of the characters, symbols, and codes representing this information are described on the semiconductor package 10 by at least one means of ink, laser, seal, and engraving. That is, one or more of the characters, symbols, and codes representing this information lower the flatness of the upper surface 11a of the semiconductor chip 11, or the wettability between the heat conductive material 31 having fluidity and the upper surface 11a. Described by means of making the difference.
- This information can be used, for example, when repairing the electronic device 1. For example, if a defect is found in the electronic device 1 and it is determined that the cause of the defect is the semiconductor chip 11, the model number or unique number of the semiconductor chip 11 can be used as a clue to quickly take measures to resolve the defect. It will be possible to do.
- the "code” referred to here is, for example, a bar code, a two-dimensional code, or the like. For example, at least one of the model number and the unique number of the semiconductor chip 11 is encoded and described in the semiconductor package 10. At the time of repairing the electronic device 1, this code is read by, for example, a code reader using infrared rays, and the model number and the unique number of the semiconductor chip 11 are specified.
- the part of the seal is raised, and the part of different materials is present on the upper surface 11a of the semiconductor chip 11.
- a portion where the wettability of the heat conductive material 31 having fluidity and the upper surface 11a is different from each other is generated. Due to such a cause, when the flatness of the upper surface 11a of the semiconductor chip 11 is low or a portion where the wettability of the heat conductive material 31 having fluidity and the upper surface 11a are different from each other occurs, the above-mentioned heat conductive material 31 becomes It does not spread evenly on the upper surface 11a of the semiconductor chip 11. For example, there arises a problem that the heat conductive material 31 is not arranged in the portion where the characters or the like are written by the laser, or the heat conductive material 31 is concentrated in the place where the characters or the like are written by the ink or the seal.
- the contact angle ⁇ between the upper surface 11a and the heat conductive material 31 is 90.
- Materials that are greater than the degree may be used. When such a material is used, the above-mentioned problems are likely to occur.
- Such materials are typically liquid metals. That is, when a liquid metal that is liquid at room temperature is used as the heat conductive material 31, the surface tension of the heat conductive material 31 acts in the step of applying the heat conductive material 31 to the upper surface 11a of the semiconductor chip 11. The problem is especially noticeable.
- the material of the heat conductive material 31 is not necessarily limited to the liquid metal.
- the information regarding the semiconductor package 10 is not located on the upper surface 11a of the semiconductor chip 11 which is the main part thereof, but is located outside the outer edge 11d of the semiconductor chip 11 and is located outside the outer edge 17d of the package base material 17. It is described in the part located inside. That is, one or more of the characters, symbols, and codes representing information about the semiconductor package 10 are, by at least one means of ink, laser, seal, and engraving, outside the outer edge 11d of the semiconductor chip 11. Described in a portion that is located and located inside the outer edge 17d of the package substrate 17.
- the semiconductor package 10 has a first portion (upper surface 11a of the semiconductor chip 11) on which the heat conductive material 31 is arranged (coated) and heat is transferred from the semiconductor chip 11 to the radiator 50 through the heat conductive material 31. It has a second part that is different from the part of. This second portion is a portion that is not in direct contact with the radiator 50. The above-mentioned heat conductive material 31 is not arranged in the second portion. Information about the semiconductor package 10 is described in this second part. According to this structure, the flatness of the upper surface 11a of the semiconductor chip 11 is kept good, and there is no portion where the wettability (contact angle) with the liquid heat conductive material is different during the operation of the device.
- the heat conductive material 31 spreads evenly on the upper surface 11a of the semiconductor chip 11. Characters, symbols, logos, marks, and codes are not described on the upper surface 11a of the semiconductor chip 11. That is, no information (characters, symbols, logos, marks, and codes) regarding the semiconductor package 10 is described on the upper surface 11a.
- the means for describing characters or the like representing information regarding the semiconductor package 10 is not limited to the ink or the like described above, and may be other means.
- the "first portion” is, for example, the upper surface 11a of the semiconductor chip 11.
- the “first portion” may be the surface (upper surface) of the semiconductor chip having the highest calorific value (see the example shown in FIG. 7).
- the above-mentioned “second portion” is a portion different from the first portion, that is, a portion different from the upper surface 11a of the semiconductor chip 11.
- the "first portion” is the high temperature region, and the "first portion” is the "first portion”.
- the “part 2" may be a low temperature region.
- the second portion is a portion that is not in direct contact with the radiator 50, as described above. Further, the heat conductive material 31 is not arranged in the second portion. It is desirable that the second portion is a portion to which the scattered heat conductive material 31 does not adhere.
- the portion describing the information regarding the semiconductor package 10 is, for example, the surface of a component attached to the package base material 17, in other words, the surface of a component of the semiconductor package 10.
- information about the semiconductor package 10 is described on the surface (more specifically, the upper surface 14a) of the stiffener 14 attached to the package base material 17.
- the information regarding the semiconductor package 10 includes a character image A1 representing the country of manufacture of the semiconductor chip 11, a character image A2 representing the manufacturer of the semiconductor chip 11, a character image A3 representing the model number of the semiconductor chip 11, and a semiconductor.
- the character image A4 representing the unique number of the chip 11 and the code B including the information thereof.
- the "character image” includes characters, symbols, marks, logos, and the like.
- the information included in the code B may be a part of the information represented by the character images A1 to A4.
- the code B preferably contains a unique number of the semiconductor chip 11.
- the manufacturing process of the semiconductor package 10 can be simplified.
- code B and the character images A1 to A4 may be described by the same means.
- the code B and all of the character images A1 to A4 may be described by a laser, or the code B and all of the character images A1 to A4 may be described by ink. By doing so, the manufacturing process of the semiconductor package 10 can be further simplified.
- the part that describes the information about the semiconductor package 10 is not limited to the example shown in FIG. For example, it may be described on the side surface 14b (see FIG. 2) of the stiffener 14, or may be described dispersedly on the upper surface 14a and the side surface 14b.
- the component in which the information regarding the semiconductor package 10 is described does not have to be the stiffener 14.
- information about the semiconductor package 10 may be described on the surface of another electronic component attached to the package base material 17, or a dedicated component containing information about the semiconductor package 10 may be described on the package base material 17. It may be attached.
- explanations, symbols, and marks indicating that the character images A1 to A4 and the code B are information about the semiconductor chip 11 may be described in addition to the character images A1 to A4 and the code B.
- the information about the semiconductor package 10 is described on the surface of another electronic component attached to the package base material 17, the information about the semiconductor package 10 and the information about the electronic component (model number or unique) are included in this component. Information) and may be described.
- the portion for describing the information regarding the semiconductor package 10 may be, for example, the upper surface 17a of the package base material 17.
- the character images A1 to A4 are described on the upper surface 17a of the package base material 17, while the code B containing such information is described on the upper surface 14a of the stiffener 14.
- the information shown on the upper surface 17a of the package base material 17 and the information shown on the upper surface 14a of the stiffener 14 may be described by different means.
- the information shown on the top surface 17a of the package substrate 17 may be described by ink, and the information shown on the top surface 14a of the stiffener 14 may be described by laser. By doing so, the protective layer formed on the surface of the package base material 17 can be well maintained.
- the portion for describing the information regarding the semiconductor package 10 may be dispersedly described on the upper surface 14a of the stiffener 14 and the upper surface 17a of the package base material 17.
- the character image A4 showing the unique information of the semiconductor chip 11 is described in the stretched portion on the left side of the stiffener 14, and the character image A3 showing the code B and the model number is on the upper surface of the stretched portion 14B on the front side of the stiffener 14.
- the stretched portions 14A and 14B are orthogonal to each other.
- the character image A2 representing the manufacturing company and the character image A1 representing the country of manufacture of the semiconductor chip 11 are recorded on the package base material 17.
- the semiconductor package 10 has an insulating portion 15 that covers a conductor element such as a capacitor 16 and a circuit pattern formed on the package base material 17.
- the insulating portion 15 is formed between the inner side surface of the stiffener 14 and the side surface 11b of the semiconductor chip 11 and is filled between them.
- the insulating portion 15 is, for example, a resin. More specifically, the insulating portion 15 is a portion where a liquid or gel-like resin is cured. As the insulating portion 15, for example, an ultraviolet curable resin can be used.
- the insulating portion 15 can prevent the heat conductive material 31 from touching a conductor element such as a capacitor 16 or a circuit pattern.
- the height of the upper surface 16a of the capacitor 16 (height from the upper surface 17a of the substrate 17) is lower than the height of the upper surface 11a of the semiconductor chip 11. It is desirable that the insulating portion 15 covers the upper surface 16a of the capacitor 16. The height of the upper surface 14a of the stiffener 14 (height from the upper surface 17a of the substrate 17) is exposed from the upper surface 15a of the insulating portion 15. As will be described in detail later, the semiconductor package 10 may have a sheet covering the upper surface 16a of the capacitor 16 instead of the insulating portion 15 (see FIG. 6).
- the electronic device 1 has a sealing member 33 that surrounds the heat conductive material 31 in a plan view.
- the sealing member 33 is formed of, for example, a material having cushioning properties. That is, the seal member 33 is made of, for example, a material that allows a change in the thickness of the seal member 33 in the direction in which the upper surface 11a of the semiconductor chip 11 and the lower surface 50c of the radiator 50 face each other, that is, in the vertical direction.
- the material of the sealing member 33 is, for example, rubber, sponge, foamable resin, silicone, or the like.
- the seal member 33 is formed with an opening for exposing the upper surface 11a of the semiconductor chip 11, and the heat conductive material 31 and the semiconductor chip 11 are located inside the seal member 33.
- the sealing member 33 is separated outward from the outer edge (side surface 11b) of the semiconductor chip 11 and is arranged between the semiconductor package 10 and the lower surface 50c of the radiator 50 to seal the gap between them. Thereby, the range in which the heat conductive material 31 having fluidity is scattered can be limited. As a result, as will be described later, it is possible to prevent the heat conductive material 31 from adhering to the character images A1 to A4 and the code B.
- the seal member 33 is arranged inside the stiffener 14.
- the portion where the information about the semiconductor package 10 is described may be located outside the sealing member 33. By doing so, even when the fluidized heat conductive material 31 is scattered inside the sealing member 33, the portion where the information about the semiconductor package 10 is described (for example, the code B or the character images A1 to A4) is covered. The heat conductive material 31 is not attached. Therefore, for example, repair work can be performed efficiently.
- the character images A1 to A4 and the code B are formed on the surface of the stiffener 14.
- the seal member 33 is located inside the stiffener 14. Therefore, the character images A1 to A4 and the code B described on the surface of the stiffener 14 are located outside the seal member 33. As a result, it is possible to effectively prevent the heat conductive material 31 from adhering to the character images A1 to A4 and the code B described on the surface of the stiffener 14.
- the character images A1 to A4 representing the information of the semiconductor chip 11 are described on the surface of the package base material 17, and the code B is described on the stiffener 14.
- the insulating portion 15 is formed inside the stiffener 14. Therefore, in the semiconductor package 10 shown in FIG. 3, the cord B is located outside the sealing member 33, and the heat conductive material 31 can be effectively suppressed from adhering to the cord B.
- the character images A1 to A4 described on the package base material 17 are covered with the insulating portion 15.
- the insulating portion 15 is made of a transparent material, the repair worker can read the character images A1 to A4 through the insulating portion 15.
- the character images A3 and A4 representing the model number and the unique information of the semiconductor chip 11 and the code B are described in the stiffener 14, and the character images A1 and A2 representing the country of manufacture and the manufacturing company, respectively. Is described on the surface of the package base material 17 (specifically, the upper surface 17a).
- the code B and the character images A3 and A4 are located on the outside of the seal member 33, and the heat conductive material 31 can be effectively suppressed from adhering to them.
- the character images A1 and A3 described on the package base material 17 are covered with the insulating portion 15.
- the position of the seal member 33 is not limited to the example shown in FIG.
- the insulating portion 15 may be formed only at the position of the capacitor 16, and the sealing member 33 may be located inside the insulating portion 15 and surround the semiconductor chip 11.
- the seal member 33 may be sandwiched in the vertical direction by the upper surface 17a of the package substrate 17 and the lower surface 50c of the radiator 50.
- the semiconductor package 10 exemplified in FIGS. 1, 3 and 4 may be applied to such a structure.
- the cord B shown in FIGS. 1, 3 and 4 is located outside the sealing member 33, and it is possible to prevent the fluidized heat conductive material 31 from adhering to the cord B.
- the character image described in the stiffener 14 (for example, the character images A1 to A4 shown in FIG. 1) is also located outside the seal member 33, thereby preventing the heat conductive material 31 from adhering to the character image. Can be done.
- FIG. 5 is a cross-sectional view showing a modified example of the electronic device 1.
- the position of the seal member 33 may be on the stiffener 14 as shown in FIG.
- the seal member 33 is sandwiched in the vertical direction by the upper surface 14a of the stiffener 14 and the lower surface 50c of the radiator 50.
- the semiconductor package 10 exemplified in FIGS. 1, 3 and 4 may be applied to this structure.
- the cord B formed on the upper surface 14a of the stiffener 14 is located below the seal member 33. That is, the code B is covered with the seal member 33.
- the character image described in the stiffener 14 (for example, the character images A1 to A4 shown in FIG. 1) is also located under the seal member 33, and prevents the heat conductive material 31 from adhering to the character image. be able to.
- the seal member 33 may be attached to the lower surface 50c of the radiator 50.
- the seal member 33 may be adhered to the lower surface 50c of the radiator 50.
- FIG. 6 is a cross-sectional view showing still another modification of the electronic device 1.
- the semiconductor package 10 has an insulating sheet 215 and 225 made of an insulating material as an insulating portion that covers a conductor element such as a capacitor 16 and a circuit pattern.
- the insulating sheet 215 has an upper wall 215b located on the upper side of the capacitor 16 and an inner wall 215c located on the inside of the capacitor 16 (semiconductor chip 11 side).
- the lower edge (attached portion 215h) of the inner wall 215c of the insulating sheet 215 is attached to the package base material 17.
- the insulating sheet 225 is arranged below the insulating sheet 215. The two sheets 215 and 225 overlap.
- the insulating sheet 215 is referred to as an upper sheet, and the insulating sheet 225 is referred to as a lower sheet.
- the lower sheet 225 also has an inner wall 225c inside the capacitor 16 (semiconductor chip 11 side), and its lower edge is It is attached to the package base material 17.
- the material of the upper sheet 215 for example, engineering plastics such as polycarbonate and polyamide can be used.
- An example of the material of the lower sheet 225 is polyethylene terephthalate, and the lower sheet 225 may have flexibility.
- the seal member 33 is sandwiched in the vertical direction by the upper sheet 215 and the lower surface 50c of the radiator 50.
- the sealing member 33 is arranged along the inner edge of the upper wall 215b of the upper sheet 215.
- the sheets 215 and 225 have upper walls 215b and 225b that cover the capacitor 16 and the stiffener 14, respectively.
- the sheets 215 and 225 have outer walls 215d and 225d that descend from the outer edges of the upper walls 215b and 225b and cover the stiffener 14, respectively.
- the outer walls 215d and 225d are not attached to the stiffener 14.
- the sealing member 33 may extend from the inner edge of the upper wall 215b to the upper side of the stiffener 14.
- the semiconductor package 10 shown in FIG. 1 may be applied to the structure shown in FIG. In this case, the character images A1 to A4 and the code B described on the upper surface 14a of the stiffener 14 are covered with the sheets 215 and 225. Therefore, it is possible to prevent the fluidized heat conductive material 31 from adhering to the character images A1 to A4 and the code B.
- the repair worker can properly read the code B with the code reader by peeling off the sheets 215 and 225.
- the semiconductor package 10 shown in FIG. 3 may be applied to the structure shown in FIG.
- the code B described in the stiffener 14 is covered with the sheets 215 and 225.
- the character images A1 to A4 described on the package base material 17 are also covered with the sheets 215 and 225, and the fluidized heat conductive material 31 can be prevented from adhering to the character images A1 to A4.
- the semiconductor package 10 shown in FIG. 4 may be applied to the structure shown in FIG.
- the character images A1 and A3 and the code B described on the upper surface 14a of the stiffener 14 are covered with the sheets 215 and 225.
- the character images A2 and A4 described on the surface of the package base material 17 (specifically, the upper surface 17a) are also covered with the sheets 215 and 225.
- the attached portion 215h is formed at the lower end of the inner wall 215c of the upper sheet 215, and the attached portion 215h is attached to the package base material 17 by the liquid gasket E2.
- the lower sheet 225 is attached to the package base material 17 by, for example, an adhesive tape (tape having an adhesive coated on both sides) or an adhesive.
- the liquid gasket has fluidity at room temperature and is dried or homogenized after a certain period of time after being applied to the joint surface to form an elastic or adhesive thin layer.
- Materials of the liquid gasket include, for example, phenol-based, modified ester-based, silicone-based, acrylic-based and the like.
- the heat conductive material 31 Since the heat conductive material 31 has fluidity, it may come out from between the lower surface 50c of the radiator 50 and the upper surface 11a of the semiconductor chip 11. The leaked heat conductive material 31 adheres to the liquid gasket E2.
- the liquid gasket E2 to which the heat conductive material 31 is attached may scatter and spread to the periphery.
- the lower sheet 225 is arranged below the upper sheet 215 and covers the capacitor 16. This makes it possible to prevent the heat conductive material 31 from scattering toward the conductor element such as the capacitor 16 together with the liquid gasket E2 when the radiator 50 and the upper sheet 215 are removed.
- the number of sheets covering the capacitor 16 and the like may be one.
- the stiffener 14 and the capacitor 16 may be covered only with the insulating sheet 215 or may be covered only with the insulating sheet 225.
- the structure of the sheets 215 and 225 is not limited to the example shown in FIG.
- the sheets 215 and 225 may have an outer wall located between the stiffener 14 and the capacitor 16. That is, the sheets 215 and 225 do not have to cover the stiffener 14.
- the seal member 33 may be sandwiched between the upper surface 14a of the stiffener 14 and the lower surface 50c of the radiator 50, or may be arranged between the sheets 215 and 225 and the radiator 50.
- a semiconductor package 10 having a semiconductor chip 11 and a package base material 17 on which the semiconductor chip 11 is mounted.
- components such as the capacitor 16 may be mounted on the package base material 17.
- the stiffener 14 is attached to the package base material 17, and the above-mentioned insulating portion 15 is formed. Sheets 215 and 225 (FIG. 6) may be attached instead of the insulating portion 15.
- the information regarding the semiconductor package 10 (for example, the unique information of the semiconductor chip 11 described above) is located outside the outer edge 11d of the semiconductor chip 11 instead of the upper surface 11a of the semiconductor chip 11 and is located outside the outer edge of the package base material 17. It is described in the portion located inside 17d.
- information about the semiconductor package 10 is described in the stiffener 14 with a laser, ink, or a seal. Characters, symbols, logos, marks, and codes are not described on the upper surface 11a of the semiconductor chip 11.
- the semiconductor package 10 is mounted on the main board 2 using the BGA 19. Then, the heat conductive material 31 having fluidity is arranged on the upper surface 11a of the semiconductor chip 11 on the upper surface 11a of the semiconductor chip 11. At this time, it is desirable to spread the heat conductive material 31 over the entire upper surface 11a of the semiconductor chip 11. Further, the seal member 33 surrounding the semiconductor chip 11 is attached to the semiconductor package 10 or the radiator 50. Finally, the radiator 50 is placed on the upper surface 11a of the semiconductor chip 11 and thermally connected to each other. Before arranging the radiator 50 on the upper surface 11a of the semiconductor chip 11, the heat conductive material 31 may also be applied to the lower surface 50c of the radiator 50. The above is an example of a method for manufacturing an electronic device.
- FIG. 7 is a plan view showing the semiconductor package 110 as yet another example of the semiconductor package.
- the same elements as those described so far are given the same sign.
- the differences from the semiconductor packages described so far will be mainly described. For matters not described for the semiconductor package 110, the examples described so far may be applied.
- the semiconductor package 110 is not only a semiconductor chip 11 (for example, a silicon die) that functions as a CPU or a GPU as an electronic component mounted on a package base material 17, but also a semiconductor chip 11 (claimed) during operation of the semiconductor package 10. It may have a component (“second portion” of claim) that has a smaller calorific value than the “first portion”) and a lower temperature than the semiconductor chip 11.
- An example of such a component is an electronic component, for example, a semiconductor chip 12 that functions as a RAM (random access memory) or a flash memory.
- the character images A1 to A4 representing the information regarding the semiconductor package 10 and the code B including this information may be described on the surface (upper surface 12a) of the semiconductor chip 12.
- This information may be described by ink, laser, or seal.
- explanations, symbols, and marks indicating that the character images A1 to A4 and the code B are information about the semiconductor chip 11 may be described in addition to the character images A1 to A4 and the code B.
- information about the semiconductor chip 12, such as a manufacturer of the semiconductor chip 12, a model number (product name), a unique number, and the like may be recorded on the upper surface 12a of the semiconductor chip 12.
- the silicon die may be sealed with a resin. Then, the character images A1 to A4 and the code B may be written on the surface of the resin.
- Such a semiconductor chip 12 may be smaller than the semiconductor chip 11.
- the semiconductor chip 12 may have a size larger than half that of the semiconductor chip 11. Unlike this, the semiconductor chip 12 may have a larger size than the semiconductor chip 11.
- the semiconductor package 10 does not have to have the stiffener 14.
- the code B may be described in the stiffener 14, and only the other character images A1 to A4 may be described in the semiconductor chip 12.
- the semiconductor chip 12 may be covered with an insulating insulating portion 15 in the same manner as the capacitor 16 shown in FIG.
- the semiconductor chip 12 may be covered with the capacitor 16 by the insulating sheet 215 (or 225) shown in FIG.
- the repair worker can properly read the code B with the code reader by peeling off the sheets 215 and 225 at the time of repairing the electronic device 1.
- FIG. 8 is a plan view showing the semiconductor package 310 as still another example of the semiconductor package.
- the same elements as those described so far are given the same sign.
- the differences from the semiconductor packages described so far will be mainly described. For matters not described for the semiconductor package 310, the examples described so far may be applied.
- the semiconductor chip 11 has a high temperature region 11A (“first portion” of the claim) and low temperature regions 11B and 11C (claims) in which the temperature is lower than the high temperature region 11A during operation of the semiconductor chip 11. It has a "second part").
- the semiconductor chip 11 may be, for example, a die called a SoC (System on a chip).
- the semiconductor chip 11 may have a processor core, a memory core, and the like. Then, for example, the region of the circuit block in which the processor core is formed may be the high temperature region 11A, and the region of the circuit block in which the memory core is formed may be the low temperature regions 11B / 11C.
- the semiconductor package 310 information about the semiconductor package 10 may be recorded in the low temperature regions 11B and 11C. That is, the character images A1 to A4 and the code B may be described by a laser, ink, a sticker, or the like. Then, the heat conductive material 31 may be arranged on the upper surface 11a of the semiconductor chip 11. Characters, symbols, logos, marks, and codes are not described in the high temperature region 11A of the upper surface 11a of the semiconductor chip 11. In this case, the heat conductive material 31 having fluidity becomes non-uniform on the upper surface 11a of the semiconductor chip 11. For example, in the region where the character image A1 is described and the region of the code B, the heat conductive material 31 may be reduced as compared with the other regions.
- the calorific value of the low temperature regions 11B and 11C is smaller than that of the high temperature regions 11A, even if the amount of the heat conductive material 31 in those regions 11B and 11C is small, the semiconductor chip 11 maintains high cooling performance. can.
- Such low temperature regions 11B and 11C may be provided along the outer peripheral edge of the semiconductor chip 11. That is, when there is a region where the circuit block does not exist on the outer peripheral edge of the semiconductor chip 11 (semiconductor die), information about the semiconductor package 10 may be described in that region.
- the semiconductor package 310 shown in FIG. 8 may be applied to the structure shown in FIG. 2, FIG. 5, and FIG. That is, the insulating portion 15 (see FIGS. 2 and 5) and the sheets 215 and 225 may be attached to the semiconductor package 310. Further, the seal member 33 may be arranged between the semiconductor package 310 and the radiator 50.
- a semiconductor package 310 having a semiconductor chip 11 and a package base material 17 on which the semiconductor chip 11 is mounted.
- components such as the capacitor 16 may be mounted on the package base material 17.
- the stiffener 14 is attached to the package base material 17, and the above-mentioned insulating portion 15 is formed. Sheets 215 and 225 (FIG. 6) may be attached instead of the insulating portion 15. Further, in the semiconductor package 310, the stiffener 14 may not be attached to the package base material 17.
- information about the semiconductor package 10 (for example, the above-mentioned unique information) is described in the low temperature regions 11B and 11C of the upper surface 11a of the semiconductor chip 11. For example, information about the semiconductor package 10 is described in the low temperature regions 11B and 11C by laser, ink, seal, and engraving.
- the semiconductor package 310 is mounted on the main board 2 using BGA19. Then, the heat conductive material 31 having fluidity is arranged on the upper surface 11a of the semiconductor chip 11 on the upper surface 11a of the semiconductor chip 11. At this time, it is desirable to spread the heat conductive material 31 over a wide range of the upper surface 11a of the semiconductor chip 11. Further, the seal member 33 surrounding the semiconductor chip 11 is attached to the semiconductor package 10 or the radiator 50. Finally, the radiator 50 is placed on the upper surface 11a of the semiconductor chip 11 and thermally connected to each other. Before arranging the radiator 50 on the upper surface 11a of the semiconductor chip 11, the heat conductive material 31 may also be applied to the lower surface 50c of the radiator 50. The above is an example of a method for manufacturing an electronic device having a semiconductor package 310.
- FIG. 9 is a cross-sectional view showing a semiconductor package 410 as yet another example of the semiconductor package.
- the same elements as those described so far are given the same sign.
- the differences from the semiconductor packages described so far will be mainly described. For matters not described for the semiconductor package 410, the examples described so far may be applied.
- the semiconductor package 410 has a semiconductor chip 11. Character images A1 to A4 and / or code B indicating information about the semiconductor package 10 are described on the upper surface 11a of the semiconductor chip 11. In the example shown in FIG. 9, the character images A1 to A4 and / or the code B are described by a laser, and the upper surface 11a is slightly recessed in the region where they are described. A surface treatment layer 419 is formed on the upper surface 11a of the semiconductor chip 11 to cover the regions in which the character images A1 to A4 and / or the code B are described. The surface treatment layer 419 may be formed over the entire surface of the upper surface 11a of the semiconductor chip 11.
- the surface treatment layer 419 is applied to the upper surface 11a of the semiconductor chip 11 to eliminate the difference in wettability occurring on the upper surface 11a.
- the flatness of the upper surface 11a may be made uniform.
- the surface treatment layer 419 may be, for example, a coating agent or grease.
- the region (recess) in which the character images A1 to A4 and / or the code B are described is filled with the surface treatment layer 419, and the surface treatment layer 419 has a flat and uniform wettability upper surface.
- the heat conductive material 31 described above is arranged between the surface treatment layer 419 and the radiator 50.
- the wettability of the heat conductive material 31 having fluidity becomes uniform, and the non-uniformity of the thickness of the heat conductive material 31 can be reduced.
- the upper surface of the surface treatment layer 419 does not necessarily have to be flat.
- the information (character images A1 to A4 and / or the code B) regarding the semiconductor package 10 may be described by ink, a sticker, or an engraving instead of the laser.
- the thickness of the surface treatment layer 419 may be thin in the area where the ink or the seal is present, and may be relatively thick in the other areas. By doing so, the surface treatment layer 419 may have a flat upper surface.
- the surface treatment layer 419 is preferably thinner than the heat conductive material 31. By doing so, the thermal resistance of the surface treatment layer 419 can be reduced.
- the thickness of the surface treatment layer 419 may be smaller than half the thickness of the heat conductive material 31.
- the regions where the character images A1 to A4 and / or the code B showing the information about the semiconductor package 10 are formed may be the low temperature regions 11B and 11C described with reference to FIG. By doing so, the high cooling performance of the semiconductor chip 11 can be maintained more effectively.
- the semiconductor package 410 shown in FIG. 9 may be applied to the structure shown in FIG. 2, FIG. 5, and FIG. That is, the insulating portion 15 (see FIGS. 2 and 5) may be formed on the semiconductor package 410, or the sheets 215 and 225 may be attached. Further, the seal member 33 may be arranged between the semiconductor package 410 and the radiator 50.
- a semiconductor package 410 having a semiconductor chip 11 and a package base material 17 on which the semiconductor chip 11 is mounted.
- components such as the capacitor 16 may be mounted on the package base material 17.
- the stiffener 14 is attached to the package base material 17, and the above-mentioned insulating portion 15 is formed. Sheets 215 and 225 (FIG. 6) may be attached instead of the insulating portion 15. Further, in the semiconductor package 410, the stiffener 14 may not be attached to the package base material 17.
- information about the semiconductor package 10 (for example, the above-mentioned unique information) is described on the upper surface 11a of the semiconductor chip 11. For example, information about the semiconductor package 10 is described on the upper surface 11a of the semiconductor chip 11 with a laser, ink, or a seal.
- BGA19 is used to mount the semiconductor package 410 on the main board 2 (see FIG. 2). Further, grease is applied or a coating agent is formed on the upper surface 11a of the semiconductor chip 11 to form the surface treatment layer 419. At this time, the area in which the information regarding the semiconductor package 10 is described is covered with the surface treatment layer 419. Next, the heat conductive material 31 is arranged on the surface treatment layer 419. At this time, it is desirable to spread the heat conductive material 31 over the entire upper surface 11a of the semiconductor chip 11. Further, the seal member 33 surrounding the semiconductor chip 11 is attached to the semiconductor package 10 or the radiator 50. Finally, the radiator 50 is placed on the upper surface 11a of the semiconductor chip 11 and thermally connected to each other. Before arranging the radiator 50 on the upper surface 11a of the semiconductor chip 11, the heat conductive material 31 may also be applied to the lower surface 50c of the radiator 50. The above is an example of a method for manufacturing an electronic device having a semiconductor package 410.
- the information about the semiconductor package 10 is not the surface (upper surface 11a) of the semiconductor chip 11 but the outer edge 11d of the semiconductor chip 11. Described on a portion located on the outside and inside the outer edge 17d of the package base material 17 (the stiffener 14, the surface of the package base material 17 (specifically, the upper surface 17a), and other electronic components 12). ing. Then, a heat conductive material 31 having fluidity is arranged between the upper surface 11a of the semiconductor chip 11 and the radiator 50. According to this, the flatness of the upper surface 11a of the semiconductor chip 11 is maintained, and the heat conductive material having fluidity spreads uniformly on the upper surface 11a of the semiconductor chip 11, so that high cooling performance can be obtained for the semiconductor chip 11.
- the semiconductor chip 11 has a high temperature region 11A and low temperature regions 11B and 11C whose temperature is lower than that of the high temperature region 11A when the semiconductor chip 11 operates. ing. Information about the semiconductor package 10 is described in the low temperature regions 11B and 11C instead of the high temperature regions 11A of the semiconductor chip 11.
- a heat conductive material 31 having fluidity is arranged between the upper surface 11a of the semiconductor chip 11 and the radiator 50. Since the calorific value of the low temperature regions 11B and 11C is smaller than that of the high temperature regions 11A, even if the amount of the heat conductive material 31 in those regions 11B and 11C is small, the semiconductor chip 11 maintains high cooling performance. can.
- the upper surface 11a of the semiconductor chip 11 has a region in which information about the semiconductor package 10 is described.
- a surface treatment layer 419 covering the region in which this information is described is formed on the upper surface 11a of the semiconductor chip 11, and a heat conductive material 31 having fluidity is arranged between the surface treatment layer 419 and the radiator 50. ing. According to this, since the flat surface is formed by the surface treatment layer 419, the heat conductive material 31 can be uniformly arranged between the surface treatment layer 419 and the radiator 50.
- the structure proposed in the present disclosure may be applied to, for example, a semiconductor package having a plurality of stacked semiconductor chips (silicon dies). Even in this case, the following structures (1) to (3) may be adopted.
- Information about this semiconductor chip may be described not in the upper surface of the semiconductor chip at the uppermost portion but in the outer portion (component) of the outer edge of the upper surface of the semiconductor chip.
- a high temperature region and a low temperature region may be specified on the upper surface of the semiconductor chip located at the uppermost portion, and information about the semiconductor chip may be described in the low temperature region.
- An area in which information about the semiconductor chip is described may be secured on the upper surface of the semiconductor chip located at the uppermost portion. Then, this region may be covered with a surface treatment layer, and a heat conductive material having fluidity may be arranged on the upper side of the surface treatment layer.
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
半導体パッケージ(10)に関する情報が、半導体チップ(11)の上面(11a)ではなく、半導体チップ(11)の外縁(11d)よりも外側に位置し且つパッケージ基材(17)の外縁(17d)の内側に位置しているスティフナー(14)に記載されている。そして、半導体チップ(11)の上面(11a)と放熱器(50)との間に、流動性を有する熱伝導材料(31)が配置されている。これによると、半導体チップについて高い冷却性能を確保できる。
Description
本発明は半導体パッケージ、電子機器、及び電子機器の製造方法に関する。
Central Processing Unit(CPU)や、Graphics Processing Unit(GPU)などとして機能する半導体チップは、ヒートシンクやヒートパイプなどの放熱器に熱的に接続され、冷却されている。半導体チップと放熱器との間に設けられる熱伝導材料としてグリスが使用された電子機器が存在する(特許文献1)。また、特許文献2及び3の電子機器では、グリスに代えて、電子機器の動作時において流動性が変化し液化する材料、たとえば流動性を有する金属が、半導体チップと放熱器との間の熱伝導材料として利用されている。
熱伝導材料として利用される液化した金属は、半導体チップの表面に均一に広がっているのが望ましい。ところが、半導体チップの型番や固有番号などの情報を、半導体チップの表面にレーザーで記載したり、インクで記載したりすると、半導体チップの表面が平坦でなくなったり、もしくは、液体金属と半導体チップの表面との濡れ性(接触角)が異なる領域が半導体チップの表面に形成される。そのため、熱伝導材料が半導体チップの表面に均一には広がらなくなり、高い冷却性能が得られにくくなる。
本開示で提案する電子機器の一例は、半導体パッケージと放熱器とを有する。前記半導体パッケージは、半導体チップと、前記半導体チップが実装されるパッケージ基材と、前記半導体チップの外縁よりも外側に位置し且つ前記パッケージ基材の外縁の内側に位置している部分とを有している。前記半導体チップの表面と前記放熱器との間に、流動性を有する熱伝導材料が配置される。前記半導体パッケージに関する情報が、前記半導体チップの表面ではなく前記半導体パッケージの前記部分に記載されている。この電子機器によれば、流動性を有する熱伝導材料を利用して、半導体チップについて高い冷却性能が得られる。
本開示で提案する電子機器の他の例は、半導体パッケージと放熱器とを有する。前記半導体パッケージは、半導体チップと、前記半導体チップが実装されるパッケージ基材と、流動性を有する熱伝導材料が形成され前記半導体チップから前記放熱器に前記熱伝導材料を通して熱を伝える第1の部分と、前記第1の部分とは異なる第2の部分とを有している。前記半導体パッケージに関する情報が、前記第2の部分に記載されている。この電子機器によれば、流動性を有する熱伝導材料を利用して、半導体チップについて高い冷却性能が得られる。
本開示で提案する電子機器の他の例は、半導体パッケージと放熱器とを有する。前記半導体パッケージは、半導体チップと、前記半導体チップが実装されるパッケージ基材とを有している。前記半導体チップの表面と前記放熱器との間に、流動性を有する熱伝導材料が配置される。前記半導体チップは、その表面に、第1領域と、前記半導体チップの動作時に前記第1領域よりも温度の低い第2領域とを有している。前記半導体パッケージに関する情報が、前記半導体チップの第1領域ではなく前記第2領域に記載されている。この電子機器によれば、流動性を有する熱伝導材料を利用して、半導体チップについて高い冷却性能が得られる。
本開示で提案する電子機器のさらに他の例は、半導体パッケージと放熱器とを有する。前記半導体チップの表面は、前記半導体パッケージに関する情報が記載された領域を有し、前記半導体チップの表面には、前記領域を覆う表面処理層が形成され、前記表面処理層と前記放熱器との間に、流動性を有する熱伝導材料が配置されている。この電子機器によれば、流動性を有する熱伝導材料を利用して、半導体チップについて高い冷却性能が得られる。
本開示で提案する半導体パッケージの一例は、半導体チップと、前記半導体チップが実装されるパッケージ基材と、平面視において前記半導体チップの外縁よりも外側に位置し、且つ前記パッケージ基材の外縁の内側に位置している部分と、を有している。前記半導体パッケージに関する情報が、前記半導体チップの表面ではなく前記部分に記載されている。この半導体パッケージによれば、流動性を有する熱伝導材料を利用して、半導体チップについて高い冷却性能が得られる。
本開示で提案する半導体パッケージの他の例は、半導体チップと、前記半導体チップが実装されるパッケージ基材とを有している。前記半導体チップは、その表面に、第1領域と、前記半導体チップの動作時に前記第1領域よりも温度の低い第2領域とを有している。前記半導体パッケージに関する情報が、前記半導体チップの第1領域ではなく前記第2領域に記載されている。この半導体パッケージによれば、流動性を有する熱伝導材料を利用して、半導体チップについて高い冷却性能が得られる。
本開示で提案する電子機器の製造方法の一例は、半導体チップと、前記半導体チップが実装されるパッケージ基材と、前記半導体チップの外縁よりも外側に位置し、且つ前記パッケージ基材の外縁の内側に位置している部分と、を有している半導体パッケージを準備する工程と、前記半導体パッケージに関する情報を、前記半導体チップの表面ではなく前記半導体パッケージの前記部分に記載する工程と、流動性を有する熱伝導材料を前記半導体チップの前記表面に配置する工程とを含む。この製造方法によれば、流動性を有する熱伝導材料を利用して、半導体チップについて高い冷却性能が得られる。
本開示で提案する電子機器の製造方法の他の例は、第1領域と第2領域とを表面に有している半導体チップと、前記半導体チップが実装されるパッケージ基材とを有し、前記半導体チップの動作時に前記第2領域の温度が前記第1領域の温度よりも低くなる半導体パッケージを準備する工程と、前記半導体パッケージに関する情報を、前記半導体チップの第1領域ではなく前記第2領域に記載する工程と、流動性を有する熱伝導材料を前記半導体チップの前記表面に配置する工程とを含む。この製造方法によれば、流動性を有する熱伝導材料を利用して、半導体チップについて高い冷却性能が得られる。
本開示で提案する電子機器の製造方法の他の例は、半導体チップと、前記半導体チップが実装されるパッケージ基材とを有し、前記半導体パッケージに関する情報が記載された領域が前記半導体チップの表面に確保されている半導体パッケージを準備する工程と、前記半導体チップの表面に前記領域を覆う表面処理層を形成する工程と、流動性を有する熱伝導材料を前記表面処理層上に配置する工程とを含む。この製造方法によれば、流動性を有する熱伝導材料を利用して、半導体チップについて高い冷却性能が得られる。
以下において、本開示で提案する電子機器と半導体パッケージとについて説明する。本明細書では、本開示で提案する電子機器及び半導体パッケージの一例として、電子機器1及び半導体パッケージ10について説明する。本開示で提案する電子機器は、例えば、ゲーム機や、開発中の種々のプログラム(例えば、ゲームプログラム)を実行するための開発機、ゲーム機とは異なる情報処理装置(例えば、パーソナルコンピュータや、サーバー装置、輸送車両の制御装置)に適用されてよい。
以下の説明では、図1のX1及びX2で示す方向をそれぞれ右方及び左方と称し、図1のY1及びY2で示す方向をそれぞれ前方及び後方とする。また、図2で示すZ1及びZ2で示す方向をそれぞれ上方及び下方と称する。これらの方向は、電子機器1の要素(部品や、部材、部分)の相対的な位置関係を説明するために使用されており、電子機器1の使用時の姿勢を特定するものではない。
[基本構成]
図2で示すように、電子機器1は、半導体パッケージ10と、メイン基板2と、放熱器50とを有している。本明細書での説明において、メイン基板2は半導体パッケージ10の下側に配置され、放熱器50は半導体パッケージ10の上側に配置されている。メイン基板2は、半導体パッケージ10に加えて、RAM(Random Access Memory)や、外部記憶装置(例えば、ソリッドステートドライブ(SSD)、及びハードディスクドライブ(HDD))と接続するためのコネクタ、電子機器1と外部装置と接続するためのコネクタ(例えば、電源コネクタ、HDMI(登録商標)コネクタ)などが実装される基板である。メイン基板2は、例えば電子機器1の筐体(不図示)に螺子やボルトなどの固定具で取り付けられる。
図2で示すように、電子機器1は、半導体パッケージ10と、メイン基板2と、放熱器50とを有している。本明細書での説明において、メイン基板2は半導体パッケージ10の下側に配置され、放熱器50は半導体パッケージ10の上側に配置されている。メイン基板2は、半導体パッケージ10に加えて、RAM(Random Access Memory)や、外部記憶装置(例えば、ソリッドステートドライブ(SSD)、及びハードディスクドライブ(HDD))と接続するためのコネクタ、電子機器1と外部装置と接続するためのコネクタ(例えば、電源コネクタ、HDMI(登録商標)コネクタ)などが実装される基板である。メイン基板2は、例えば電子機器1の筐体(不図示)に螺子やボルトなどの固定具で取り付けられる。
図2で示すように、半導体パッケージ10は半導体チップ11と、半導体チップ11の下側に配置されているパッケージ基材17とを有している。半導体チップ11は半導体ダイ(例えばシリコンダイ)であり、CPUやGPUなどとして機能する。半導体チップ11は、パッケージ基材17の上面17aに対して、例えばフリップチップ実装される。すなわち、半導体チップ11の下面に形成されている複数の半田バンプ18と、パッケージ基材17に形成されているバンプ(不図示)とが半田付けされる。半導体チップ11の下面とパッケージ基材17との間の隙間にアンダーフィル23が充填されている。アンダーフィル23は、例えば樹脂で形成され、半導体チップ11とパッケージ基材17との間で硬化している。半導体チップ11の上面11aでは半導体ダイの表面が露出している。半導体チップ11のパッケージ基材17への実装方法は、ワイヤボンディングや、テープボンディングなどであってもよい。
パッケージ基材17の上面17aには、半導体チップ11に加えて、複数の電気部品が実装されてよい。図2で示す例では、複数のキャパシタ16がパッケージ基材17に実装されている。パッケージ基材17の外周縁には後述するスティフナー14が取り付けられている。複数のキャパシタ16の全体が後述する絶縁部15で覆われている。
スティフナー14は金属で形成されている四角い枠であり、パッケージ基材17の外周縁に取り付けられる。スティフナー14の材料には、例えば、アルミニウムや、銅などを利用できる。スティフナー14のパッケージ基材17への取り付けには、接着剤や、半田が利用されてよい。スティフナー14によってパッケージ基材17の反りが低減できる。スティフナー14の内側に半導体チップ11及びキャパシタ16が配置されている。
図2で示すように、パッケージ基材17は、電子機器1が有しているメイン基板2に実装される。パッケージ基材17の下面には、例えばBall Grid Array(BGA)19が形成される。すなわち、パッケージ基材17の下面には格子状に配置されている複数の半田バンプが形成される。BGA19はメイン基板2上に形成されている導体パッドに半田付けされる。パッケージ基材17のメイン基板2への実装方法は、必ずしもBGA19を利用したものに限られず、他の種々の実装方法が採用されてよい。例えば、ピン状のリード端子を備えるPGA(Pin Grid Array)や、電極がアレイ状に配設されたLGA(Land Grid Array)が利用されてもよい。パッケージ基材17の下面には、BGA19に加えて、複数の電子部品(例えば、複数のキャパシタ21)が実装されてもよい。
放熱器50は例えばヒートシンクであり、図2で示すように、板状の受熱部50aと、フィン50bとを有する。フィン50bは、例えば受熱部50aの上側に形成される。受熱部50aとして、薄い袋状の容器と、容器内に入れられている液体(例えば、水)とで構成されるベーパーチャンバが利用されてもよい。さらに他の例として、放熱器50は、ヒートパイプを含んでもよい。放熱器50は、図示していない弾性部材(例えば、ばね)によって半導体チップ11に向けて付勢されてよい。また、電子機器1は、放熱器50に向けて空気流を形成する、図示していない冷却ファンを有してもよい。
[熱伝導材料]
図2で示すように、放熱器50の下面50cは半導体チップ11の上面11aと対向している。放熱器50の下面50cと半導体チップ11の上面11aとの間に、熱伝導材料31が配置されている。熱伝導材料31は、放熱器50の下面50cと半導体チップ11の上面11aとに直接的に接している。放熱器50と半導体チップ11は熱伝導材料31により熱的に接続されている。
図2で示すように、放熱器50の下面50cは半導体チップ11の上面11aと対向している。放熱器50の下面50cと半導体チップ11の上面11aとの間に、熱伝導材料31が配置されている。熱伝導材料31は、放熱器50の下面50cと半導体チップ11の上面11aとに直接的に接している。放熱器50と半導体チップ11は熱伝導材料31により熱的に接続されている。
熱伝導材料31は流動性を有する材料である。熱伝導材料31は液状またはペースト状であってよい。また、熱伝導材料31は導電性を有する材料、言い換えれば、高い熱伝導率を有する材料であってよい。
熱伝導材料31は、半導体チップ11の動作時と非動作時のいずれにおいても流動性を有する材料であってよい。半導体チップ11の非動作時とは、電子機器の電源がオフ状態のときである。例えば電子機器の製造時や輸送時においては、電子機器の電源はオフ状態に設定される。これとは異なり、熱伝導材料31は、半導体チップ11の動作時においては半導体チップ11の発生する熱を受けて流動性を有する一方で、半導体チップ11の非動作時(言い換えれば、半導体チップ11が常温(例えば20℃)であるとき)においては流動性を有していない材料であってもよい。
このような流動性を有する熱伝導材料31を利用すると、半導体チップ11の冷却性能が向上できる。また、熱伝導材料31が常温で流動性を有すると、半導体チップ11からの放熱器50の分離が可能となり、その結果、電子機器1の修理の際、放熱器50を半導体パッケージ10から取り外し、修理作業を行うことが容易となる。
熱伝導材料31としては、例えば常温で液体である液体金属が利用できる。液体金属は、例えば、Ga(融点:29.8℃、熱伝導率40.6W/mk)、In(融点:156.4℃、熱伝導率81.6W/mk)、およびSn(融点:231.97℃、熱伝導率66.6W/mk)からなる群より選ばれる1種類以上の低融点金属、または、前記1種類以上の低融点金属を含有する合金を用いることができる。合金の具体例としては、In-Ag、Sn-Ag-Cu、In-Sn-Biなどが挙げられる。熱伝導材料31の他の例として、導電性ペーストが利用されてもよい。導電性ペーストとしては、樹脂に銀粉を分散させた銀ペーストが利用されてよい。
熱伝導材料31は、好ましくは、半導体チップ11の上面11aの全域に塗布される。熱伝導材料31は、半導体チップ11の側面11bの一部に接してもよい。放熱器50の下面50cにおいて熱伝導材料31が塗布される領域は、半導体チップ11より大きくてもよい。
[半導体パッケージに関する情報とその記載]
半導体パッケージ10には、半導体パッケージ10に関する情報が記載される。半導体パッケージ10に関する情報は、例えば、半導体パッケージ10の製造国、製造企業、型番(或いは、製品名称)、及び半導体パッケージ10の固有番号のうち1つ又は複数である。半導体パッケージ10の固有番号とは、製造ラインから得られる複数の半導体パッケージ10のそれぞれを特定するための情報である。半導体パッケージ10に関する情報は、その主要部である半導体チップ11に関する情報を含んでよい。半導体チップ11に関する情報は、例えば、半導体チップ11の製造国、製造企業、型番(製品名称)、及び半導体チップ11の固有番号のうち1つ又は複数である。半導体チップ11の固有番号とは、製造ラインから得られる複数の半導体チップ11のそれぞれを特定するための情報である。
半導体パッケージ10には、半導体パッケージ10に関する情報が記載される。半導体パッケージ10に関する情報は、例えば、半導体パッケージ10の製造国、製造企業、型番(或いは、製品名称)、及び半導体パッケージ10の固有番号のうち1つ又は複数である。半導体パッケージ10の固有番号とは、製造ラインから得られる複数の半導体パッケージ10のそれぞれを特定するための情報である。半導体パッケージ10に関する情報は、その主要部である半導体チップ11に関する情報を含んでよい。半導体チップ11に関する情報は、例えば、半導体チップ11の製造国、製造企業、型番(製品名称)、及び半導体チップ11の固有番号のうち1つ又は複数である。半導体チップ11の固有番号とは、製造ラインから得られる複数の半導体チップ11のそれぞれを特定するための情報である。
これらの情報を表す文字、記号、及びコードのうちの1又は複数が、インク、レーザー、シール、及び刻印のうちの少なくとも1つの手段で半導体パッケージ10に記載される。すなわち、これらの情報を表す文字、記号、及びコードのうちの1又は複数が、半導体チップ11の上面11aの平坦度を下げたり、もしくは流動性を有する熱伝導材料31と上面11aとの濡れ性の差異を生じる手段で記載される。
これらの情報は、例えば電子機器1の修理時に利用され得る。例えば、電子機器1に不具合が認められ、その不具合の原因が半導体チップ11にあると判断された場合、その半導体チップ11の型番や固有番号を手がかりにして、不具合解消のための対応を迅速に行うことが可能となる。なお、ここで言う「コード」とは、例えば、バーコードや、2次元コードなどである。例えば半導体チップ11の型番及び固有番号のうちの少なくとも1つがコード化されて、半導体パッケージ10に記載される。電子機器1の修理時には、このコードが例えば赤外線を利用したコードリーダで読み取られて、半導体チップ11の型番及び固有番号などが特定される。
従来、半導体パッケージ10に関するこれらの情報は、半導体チップ11の上面11aに記載されていた。ところが、これらの情報が半導体チップ11の上面11aにインク、レーザー、シール、或いは刻印によって記載されていると、上述したように半導体チップ11の上面11aの平坦度が下がり、また流動性を有する熱伝導材料31と上面11aの濡れ性が相互に異なる部分が半導体チップ11の上面11aに発生する。(「濡れ性」とは流動性を有する熱伝導材料31を半導体チップ11の上面11aに配置したときに、熱伝導材料31の表面張力によって生じる接触角θ(図10)として表される。)例えば、レーザーでこれらの情報を記載する場合、記載された文字・記号・コードの部分が削られることとなり、表面粗さが変化することで流動性を有する熱伝導材料31との濡れ性が相互に異なる部分が発生する。一方、インクでこれらの情報を記載する場合、記載された文字・記号・コードの部分がインクで盛り上がり、また材料の異なる部分が半導体チップ11の上面11a上に形成されることとなる。その結果、流動性を有する熱伝導材料31と上面11aとの濡れ性が相互に異なる部分が発生する。また、シールでこれらの情報を記載する場合(シールを貼付する場合)、シールの部分が盛り上がり、また材料の異なる部分が半導体チップ11の上面11a上に存在することとなる。その結果、流動性を有する熱伝導材料31と上面11aとの濡れ性が相互に異なる部分が発生する。このような原因で半導体チップ11の上面11aの平坦度が低い、もしくは、流動性を有する熱伝導材料31と上面11aとの濡れ性が相互に異なる部分が発生すると、上述した熱伝導材料31が半導体チップ11の上面11aにおいて均等に広がらない。例えば、レーザーで文字等が記載された部分に熱伝導材料31が配置されなかったり、インクやシールで文字等が記載されたところに集中して熱伝導材料31が配置されるといった問題が生じる。
図10で示すように、熱伝導材料31としては、例えば、半導体チップ11の上面11aに配置したときに上面11aと熱伝導材料31との接触角θ(熱伝導材料31の濡れ性)が90度よりも大きくなる材料が用いられてよい。このような材料が用いられると、上述した問題が生じ易くなる。このような材料は典型的には液体金属である。すなわち、常温で液体である液体金属が熱伝導材料31として利用された場合には、熱伝導材料31を半導体チップ11の上面11aに塗布する工程で熱伝導材料31の表面張力が働くので、この問題は特に顕著となる。熱伝導材料31の材料は必ずしも液体金属に限られない。
そこで、半導体パッケージ10に関する情報は、図1で示すように、その主要部である半導体チップ11の上面11aではなく、半導体チップ11の外縁11dよりも外側に位置し且つパッケージ基材17の外縁17dの内側に位置している部分に記載されている。すなわち、半導体パッケージ10に関する情報を表す文字、記号、及びコードのうちの1又は複数が、インク、レーザー、シール、及び刻印のうちの少なくとも1つの手段で、半導体チップ11の外縁11dよりも外側に位置し且つパッケージ基材17の外縁17dの内側に位置している部分に記載される。
言い換えれば、半導体パッケージ10は、熱伝導材料31が配置(塗布)され半導体チップ11から放熱器50に熱伝導材料31を通して熱を伝える第1の部分(半導体チップ11の上面11a)と、第1の部分とは異なる第2の部分とを有している。この第2の部分は放熱器50に直接的には接していない部分である。第2の部分には上述した熱伝導材料31が配置されない。この第2の部分に半導体パッケージ10に関する情報が記載されている。この構造によると、半導体チップ11の上面11aの平坦度は良好に保たれ、機器の動作時に液状の熱伝導材料との濡れ性(接触角)が異なる部分が生ずることがない。そのため、熱伝導材料31が半導体チップ11の上面11aにおいて均等に広がる。半導体チップ11の上面11aに、文字、記号、ロゴ、マーク、及びコードは記載されていない。すなわち上面11aには半導体パッケージ10に関するいずれの情報(文字や、記号、ロゴ、マーク、及びコード)も記載されていない。なお、半導体パッケージ10に関する情報を表す文字等を記載する手段は、上述したインク等に限られず、他の手段であってもよい。
言い換えれば、半導体パッケージ10は、熱伝導材料31が配置(塗布)され半導体チップ11から放熱器50に熱伝導材料31を通して熱を伝える第1の部分(半導体チップ11の上面11a)と、第1の部分とは異なる第2の部分とを有している。この第2の部分は放熱器50に直接的には接していない部分である。第2の部分には上述した熱伝導材料31が配置されない。この第2の部分に半導体パッケージ10に関する情報が記載されている。この構造によると、半導体チップ11の上面11aの平坦度は良好に保たれ、機器の動作時に液状の熱伝導材料との濡れ性(接触角)が異なる部分が生ずることがない。そのため、熱伝導材料31が半導体チップ11の上面11aにおいて均等に広がる。半導体チップ11の上面11aに、文字、記号、ロゴ、マーク、及びコードは記載されていない。すなわち上面11aには半導体パッケージ10に関するいずれの情報(文字や、記号、ロゴ、マーク、及びコード)も記載されていない。なお、半導体パッケージ10に関する情報を表す文字等を記載する手段は、上述したインク等に限られず、他の手段であってもよい。
なお、上の説明において、「第1の部分」は例えば半導体チップ11の上面11aである。パッケージ基板17に複数の半導体チップが実装されている場合、「第1の部分」は最も発熱量の多い半導体チップの表面(上面)であってよい(図7で示す例参照)。これらの構造において、上述した「第2の部分」は第1の部分とは異なる部分、すなわち半導体チップ11の上面11aとは異なる部分である。さらに他の例として、半導体チップの上面に、高温領域と、半導体チップの動作時に高温領域よりも温度が低くなる低温領域とが生じる場合、「第1の部分」は高温領域であり、「第2の部分」は低温領域であってよい。いずれの構造においても、第2の部分は、上述したように、放熱器50に直接的には接していない部分である。また、第2の部分には熱伝導材料31が配置されない。第2の部分は飛散した熱伝導材料31が付着していない部分であることが望ましい。
図1で示す例では、半導体パッケージ10に関する情報を記載する部分は、例えばパッケージ基材17に取り付けられている部品の表面、言い換えると、半導体パッケージ10のコンポーネントの表面である。具体的には、パッケージ基材17に取り付けられているスティフナー14の表面(より具体的には、上面14a)に、半導体パッケージ10に関する情報が記載されている。このようにスティフナー14を利用すると、部品数の増加を抑えることができる。また、スティフナー14の上面14aにこれらの情報を記載すると、それらの情報について視認性を確保できる。
図1で示す例において、半導体パッケージ10に関する情報は、半導体チップ11の製造国を表す文字画像A1、半導体チップ11の製造企業を表す文字画像A2、半導体チップ11の型番を表す文字画像A3、半導体チップ11の固有番号を表す文字画像A4、及びそれらの情報を含むコードBである。(本明細書において、「文字画像」は文字や、記号、マーク、ロゴなどを含む。)コードBが含む情報は、文字画像A1~A4が表す情報のうち一部であってもよい。コードBは好ましくは半導体チップ11の固有番号を含む。
このように1つの部材(スティフナー14)の1つの表面(上面14a)に必要な情報の全てを記載する図1で示す構造によれば、半導体パッケージ10の製造工程を簡素化できる。
また、コードBと文字画像A1~A4は同じ手段で記載されてもよい。例えば、コードBと文字画像A1~A4の全てがレーザーで記載されたり、コードBと文字画像A1~A4の全てがインクで記載されてよい。こうすることによって、半導体パッケージ10の製造工程をさらに簡素化できる。
なお、半導体パッケージ10に関する情報を記載する部分は、図1で示す例に限られない。例えば、スティフナー14の側面14b(図2参照)に記載されてもよいし、上面14aと側面14bとに分散して記載されてもよい。
また、半導体パッケージ10に関する情報が記載される部品は、スティフナー14でなくてもよい。例えば、パッケージ基材17に取り付けられている別の電子部品の表面に、半導体パッケージ10に関する情報が記載されてもよいし、半導体パッケージ10に関する情報が記載された専用の部品がパッケージ基材17に取り付けられてもよい。この場合、これらの文字画像A1~A4及びコードBが半導体チップ11についての情報であることを示す説明や記号、マークが、文字画像A1~A4及びコードBに加えて記載されてもよい。また、パッケージ基材17に取り付けられている別の電子部品の表面に半導体パッケージ10に関する情報が記載される場合、この部品には、半導体パッケージ10に関する情報と、この電子部品の情報(型番や固有情報)とが記載されてもよい。
半導体パッケージ10に関する情報を記載する部分は、図3で示すように、例えばパッケージ基材17の上面17aであってもよい。図3で示す例では、文字画像A1~A4はパッケージ基材17の上面17aに記載されている一方、これらの情報を含むコードBはスティフナー14の上面14aに記載されている。この場合、パッケージ基材17の上面17aで示す情報と、スティフナー14の上面14aで示す情報は、ことなる手段で記載されてもよい。例えば、パッケージ基材17の上面17aで示す情報はインクによって記載され、スティフナー14の上面14aで示す情報はレーザーで記載されてよい。こうすれば、パッケージ基材17の表面に形成されている保護層を良好に維持できる。
また、半導体パッケージ10に関する情報を記載する部分は、図4で示すように、スティフナー14の上面14aとパッケージ基材17の上面17aとに分散して記載されてもよい。図4の例では、半導体チップ11の固有情報を表す文字画像A4はスティフナー14の左側の延伸部に記載され、コードBと型番を示す文字画像A3はスティフナー14の前側の延伸部14Bの上面に記載されている。延伸部14A・14Bは相互に直交している。製造企業を表す文字画像A2と、半導体チップ11の製造国を表す文字画像A1は、パッケージ基材17に記録されている。
[シール部材と絶縁部]
図2で示すように、半導体パッケージ10は、パッケージ基材17に形成されているキャパシタ16や回路パターンなどの導体要素を覆う絶縁部15を有している。絶縁部15は、スティフナー14の内側の側面と半導体チップ11の側面11bとの間に形成され、それらの間に充填されている。絶縁部15は、例えば樹脂である。より具体的には、絶縁部15は、液状又はジェル状の樹脂が硬化した部分である。絶縁部15としては、例えば紫外線硬化性の樹脂が利用できる。この絶縁部15によって、熱伝導材料31が、キャパシタ16や回路パターンなどの導体要素に触れることを防ぐことができる。
図2で示すように、半導体パッケージ10は、パッケージ基材17に形成されているキャパシタ16や回路パターンなどの導体要素を覆う絶縁部15を有している。絶縁部15は、スティフナー14の内側の側面と半導体チップ11の側面11bとの間に形成され、それらの間に充填されている。絶縁部15は、例えば樹脂である。より具体的には、絶縁部15は、液状又はジェル状の樹脂が硬化した部分である。絶縁部15としては、例えば紫外線硬化性の樹脂が利用できる。この絶縁部15によって、熱伝導材料31が、キャパシタ16や回路パターンなどの導体要素に触れることを防ぐことができる。
図2で示すように、キャパシタ16の上面16aの高さ(基板17の上面17aからの高さ)は、半導体チップ11の上面11aの高さよりも低い。絶縁部15は、キャパシタ16の上面16aを覆うのが望ましい。スティフナー14の上面14aの高さ(基板17の上面17aからの高さ)は、絶縁部15の上面15aから露出している。後において詳説するように、半導体パッケージ10は、絶縁部15に代えて、キャパシタ16の上面16aを覆うシートを有してもよい(図6参照)
図2で示すように、電子機器1は、平面視において熱伝導材料31を囲むシール部材33を有している。シール部材33は、例えばクッション性を有する材料で形成される。すなわち、シール部材33は、例えば、半導体チップ11の上面11aと放熱器50の下面50cとが向き合う方向、すなわち上下方向におけるシール部材33の厚さの変化を許容する材料で形成されている。シール部材33の材料は、例えばゴムや、スポンジ、発泡性を有する樹脂、シリコーンなどである。
シール部材33には、半導体チップ11の上面11aを露出させるための開口が形成されており、シール部材33の内側に熱伝導材料31と半導体チップ11とが位置している。シール部材33は、半導体チップ11の外縁(側面11b)から外側に離れており、また半導体パッケージ10と放熱器50の下面50cとの間に配置され、それらの間の隙間をシールしている。これにより、流動性を有する熱伝導材料31が飛散する範囲を制限できる。その結果、後述するように、文字画像A1~A4やコードBに熱伝導材料31が付着することを防ぐことができる。図2で示す例では、シール部材33は、スティフナー14の内側に配置されている。
[シール部材とコード等との位置関係]
半導体パッケージ10に関する情報が記載されている部分は、シール部材33の外側に位置しているとよい。こうすることで、流動化した熱伝導材料31がシール部材33の内側で飛散している場合でも、半導体パッケージ10に関する情報が記載されている部分(例えば、コードBや文字画像A1~A4)に熱伝導材料31が付着していない。そのため、例えば修理作業を効率的に行うことができる。
半導体パッケージ10に関する情報が記載されている部分は、シール部材33の外側に位置しているとよい。こうすることで、流動化した熱伝導材料31がシール部材33の内側で飛散している場合でも、半導体パッケージ10に関する情報が記載されている部分(例えば、コードBや文字画像A1~A4)に熱伝導材料31が付着していない。そのため、例えば修理作業を効率的に行うことができる。
図1で示した例では、文字画像A1~A4及びコードBはスティフナー14の表面に形成されている。図2においてシール部材33はスティフナー14の内側に位置している。そのため、スティフナー14の表面に記載されている文字画像A1~A4及びコードBは、シール部材33の外側に位置することとなる。その結果、スティフナー14の表面に記載されている文字画像A1~A4及びコードBに熱伝導材料31が付着することを、効果的に抑えることができる。
図3で示した例では、半導体チップ11の情報を表す文字画像A1~A4はパッケージ基材17の表面に記載され、コードBはスティフナー14に記載されている。図2で示した例ではスティフナー14の内側に絶縁部15が形成されている。そのため、図3で示した半導体パッケージ10においては、コードBはシール部材33の外側に位置することとなり、コードBに熱伝導材料31が付着することを効果的に抑えることができる。一方、パッケージ基材17に記載されている文字画像A1~A4は絶縁部15で覆われることとなる。絶縁部15が透明な材料で形成されている場合、修理作業者はこの絶縁部15を通して文字画像A1~A4を読み取ることができる。
また、図4で示した例では、半導体チップ11の型番と固有情報をそれぞれ表す文字画像A3・A4、及びコードBはスティフナー14に記載され、製造国及び製造企業をそれぞれ表す文字画像A1・A2はパッケージ基材17の表面(具体的には、上面17a)に記載されている。図4で示した半導体パッケージ10においては、コードBと文字画像A3・A4はシール部材33の外側に位置することとなり、これらに熱伝導材料31が付着することを効果的に抑えることができる。一方、パッケージ基材17に記載されている文字画像A1・A3は絶縁部15で覆われることとなる。
シール部材33の位置は、図2に示す例に限られない。例えば、絶縁部15はキャパシタ16の位置にだけ形成され、シール部材33は絶縁部15の内側に位置し、半導体チップ11を取り囲んでもよい。そして、シール部材33は、パッケージ基板17の上面17aと放熱器50の下面50cとによって上下方向で挟まれてもよい。このような構造に、図1、図3、図4で例示した半導体パッケージ10が適用されてもよい。この場合、図1、図3、図4で示したコードBはシール部材33の外側に位置することとなり、コードBに流動化した熱伝導材料31が付着することを防ぐことができる。また、スティフナー14に記載された文字画像(例えば、図1で示した文字画像A1~A4)もシール部材33の外側に位置することとなり、文字画像に熱伝導材料31が付着することを防ぐことができる。
図5は電子機器1の変形例を示す断面図である。シール部材33の位置は、図5で示すように、スティフナー14上であってもよい。図5で示す例では、シール部材33は、スティフナー14の上面14aと放熱器50の下面50cとによって上下方向で挟まれている。この構造に、図1、図3、図4で例示した半導体パッケージ10が適用されてもよい。この場合、スティフナー14の上面14aに形成されたコードBはシール部材33の下側に位置することなる。すなわち、コードBはシール部材33によって覆われる。これにより、コードBに熱伝導材料31が付着することを防ぐことができる。また、スティフナー14に記載された文字画像(例えば、図1で示した文字画像A1~A4)もシール部材33の下側に位置することとなり、文字画像に熱伝導材料31が付着することを防ぐことができる。
なお、図5の構造においては、シール部材33は放熱器50の下面50cに取り付けられてよい。例えば、シール部材33は、放熱器50の下面50cに接着されてよい。こうすることで、放熱器50を半導体パッケージ10から取り外すと、上述したスティフナー14の上面14aに記載された文字画像やコードBが自動的に露出し、修理作業を効率的に行うことができる。
図6は電子機器1のさらに別の変形例を示す断面図である。この図の例では、半導体パッケージ10はキャパシタ16や回路パターンなどの導体要素を覆う絶縁部として、絶縁材料で形成されている絶縁シート215・225とを有している。
図6で示すように、絶縁シート215は、キャパシタ16の上側に位置する上壁215bと、キャパシタ16の内側(半導体チップ11側)に位置している内壁215cとを有している。絶縁シート215の内壁215cの下縁(被取付部215h)はパッケージ基材17に取り付けられている。絶縁シート225は絶縁シート215の下側に配置されている。2枚のシート215・225は重なっている。(以下の説明では、絶縁シート215を上シートと称し、絶縁シート225を下シートと称する。)下シート225もキャパシタ16の内側(半導体チップ11側)に内壁225cを有し、その下縁がパッケージ基材17に取り付けられている。
上シート215の材料としては、例えば、ポリカーボネートや、ポリアミドなどエンジニアリングプラスチックが使用できる。下シート225の材料の一例は、ポリエチレンテレフタレートであり、下シート225は可撓性を有してよい。
図6で示すように、シール部材33は上シート215と放熱器50の下面50cとによって上下方向で挟まれている。シール部材33は上シート215の上壁215bの内縁に沿って配置されている。
シート215・225は、キャパシタ16とスティフナー14とを覆う上壁215b・225bをそれぞれ有している。シート215・225は、上壁215b・225bの外縁から下がり、スティフナー14を覆う外壁215d・225dをそれぞれ有している。外壁215d・225dはスティフナー14に取り付けられていない。図6で示す例とは異なり、シール部材33は上壁215bの内縁からスティフナー14の上側にまで広がってよい。
図1で示した半導体パッケージ10は図6で示した構造に適用されてよい。この場合、スティフナー14の上面14aに記載された文字画像A1~A4及びコードBはシート215・225によって覆われる。そのため、文字画像A1~A4及びコードBに流動化した熱伝導材料31が付着することを抑えることができる。修理作業者は、電子機器1の修理時に、シート215・225を剥がせば、コードリーダで適切にコードBを読み取ることができる。
また、図3で示した半導体パッケージ10が図6で示した構造に適用されてよい。この場合、スティフナー14に記載されているコードBはシート215・225で覆われる。また、パッケージ基材17に記載されている文字画像A1~A4もシート215・225で覆われ、流動化した熱伝導材料31が文字画像A1~A4に付着することを抑えることができる。
また、図4で示した半導体パッケージ10が図6で示した構造に適用されてよい。この場合、スティフナー14の上面14aに記載された文字画像A1・A3及びコードBはシート215・225で覆われる。パッケージ基材17の表面(具体的には、上面17a)に記載されている文字画像A2・A4もシート215・225で覆われる。
なお、図6の例においては、上シート215の内壁215cの下端に被取付部215hが形成されており、この被取付部215hが液状ガスケットE2によってパッケージ基材17に取り付けられている。一方、下シート225は、例えば接着テープ(両面に接着剤が塗布されたテープ)や、接着剤によってパッケージ基材17に取り付けられる。液状ガスケットとは、常温で流動性を有し、接合面に塗布してから一定時間の後に乾燥または均一化し、弾性あるいは粘着性の薄層を形成する。液状ガスケットの材料には、例えば、フェノール系や、変性エステル系、シリコーン系、アクリル系などがある。このような液状ガスケットを使用することによって、絶縁シート215の被取付部215hとパッケージ基材17との間に高いシール性を確保できる。
熱伝導材料31は流動性を有しているので、放熱器50の下面50cと半導体チップ11の上面11aとの間から出る可能性がある。漏れ出た熱伝導材料31は液状ガスケットE2に付着する。電子機器の補修や不良パーツの交換のため、放熱器50と上シート215とを外したとき、熱伝導材料31が付着している液状ガスケットE2が飛散し、周辺に広がる可能性がある。図6で示す構造では、下シート225が上シート215の下側に配置され、キャパシタ16を覆っている。このことによって、放熱器50と上シート215とを外す際に、液状ガスケットE2とともに熱伝導材料31がキャパシタ16などの導体要素に向けて飛散することを防ぐことができる。
なお、図6で示す例とは異なり、キャパシタ16等を覆うシートの数は1枚でもよい。例えば、スティフナー14とキャパシタ16は、絶縁シート215だけで覆われてもよいし、絶縁シート225だけで覆われてもよい。
シート215・225の構造は、図6で示す例に限られない。例えば、シート215・225は、スティフナー14とキャパシタ16との間に位置する外壁を有してもよい。すなわち、シート215・225はスティフナー14を覆っていなくてもよい。この場合、シール部材33はスティフナー14の上面14aと放熱器50の下面50cとの間で挟まれてもよいし、シート215・225と放熱器50との間に配置されてもよい。
電子機器1の製造方法の一例について説明する。
半導体チップ11と、半導体チップ11が実装されるパッケージ基材17とを有する半導体パッケージ10を準備する。上述したように、パッケージ基材17にはキャパシタ16等の部品が実装されてよい。また、パッケージ基材17にはスティフナー14を取り付けたり、上述した絶縁部15を形成する。絶縁部15に代えてシート215・225(図6)が取り付けられてもよい。次に、半導体パッケージ10に関する情報(例えば、上述した半導体チップ11の固有情報)を、半導体チップ11の上面11aではなく、半導体チップ11の外縁11dよりも外側に位置し且つパッケージ基材17の外縁17dの内側に位置している部分に記載する。例えば、図1で示したようにスティフナー14に半導体パッケージ10に関する情報をレーザーや、インク、シールで記載する。半導体チップ11の上面11aに、文字、記号、ロゴ、マーク、及びコードは記載されない。
半導体パッケージ10を、BGA19を利用してメイン基板2に実装する。そして、半導体チップ11の上面11aに、流動性を有する熱伝導材料31を半導体チップ11の上面11aに配置する。このとき、熱伝導材料31を半導体チップ11の上面11aの全体に広げるのが望ましい。また、半導体チップ11を取り囲むシール部材33を半導体パッケージ10又は放熱器50に取り付ける。最後に、半導体チップ11の上面11a上に放熱器50を配置し、それらを熱的に接続する。なお、半導体チップ11の上面11a上に放熱器50を配置する前に、放熱器50の下面50cにも熱伝導材料31を塗布してもよい。以上が電子機器の製造方法の一例である。
[他の電子部品に記載する例]
図7は半導体パッケージのさらに別の例として、半導体パッケージ110を示す平面図である。この図において、これまで説明した要素と同一の要素には同一の符合を付している。以下では、これまで説明した半導体パッケージとの相違点を中心として説明する。半導体パッケージ110について説明のない事項は、これまで説明した例が適用されてよい。
図7は半導体パッケージのさらに別の例として、半導体パッケージ110を示す平面図である。この図において、これまで説明した要素と同一の要素には同一の符合を付している。以下では、これまで説明した半導体パッケージとの相違点を中心として説明する。半導体パッケージ110について説明のない事項は、これまで説明した例が適用されてよい。
半導体パッケージ110は、パッケージ基材17に実装される電子部品として、CPUやGPUとして機能する半導体チップ11(例えば、シリコンダイ)だけでなく、半導体パッケージ10の動作時に、半導体チップ11(請求項の「第1の部分」)よりも発熱量が小さく且つ半導体チップ11よりも温度が低い部品(請求項の「第2の部分」)を有してもよい。このような部品の一例は電子部品であり、例えば、RAM(random access memory)或いはフラッシュメモリとして機能する半導体チップ12である。この場合、この半導体チップ12の表面(上面12a)に、半導体パッケージ10に関する情報を表す文字画像A1~A4のうちの1つ又は複数、及びこの情報を含むコードBが記載されてよい。これらの情報は、インク、レーザー、或いはシールによって記載されてよい。この場合、これらの文字画像A1~A4及びコードBが半導体チップ11についての情報であることを示す説明や記号、マークが、文字画像A1~A4及びコードBに加えて記載されてもよい。また、半導体チップ12の上面12aには、半導体チップ12についての情報、例えば、半導体チップ12の製造企業や、型番(製品名)、固有番号などが記録されてもよい。なお、半導体チップ12では、シリコンダイは樹脂で封止されていてもよい。そして、その樹脂の表面に文字画像A1~A4やコードBが記載されてもよい。
このような半導体チップ12は、半導体チップ11より小さくてもよい。半導体チップ12は、半導体チップ11の半分より大きなサイズを有してよい。これとは異なり、半導体チップ12は、半導体チップ11より大きなサイズを有してよい。
半導体チップ11に関する全ての情報が半導体チップ12に記載されてよい。この場合、半導体パッケージ10はスティフナー14を有していなくてもよい。
他の例として、図7で示す半導体パッケージ110において、コードBはスティフナー14に記載され、他の文字画像A1~A4だけが半導体チップ12に記載されてもよい。
図7で示す半導体パッケージ110において、半導体チップ12は、図2で示したキャパシタ16と同様に絶縁性の絶縁部15で覆われてよい。他の例として、半導体チップ12は、図6で示した絶縁シート215(又は225)によって、キャパシタ16とともに覆われてもよい。この場合、修理作業者は、電子機器1の修理時に、シート215・225を剥がせば、コードリーダで適切にコードBを読み取ることができる。
[低温領域に記載する例]
図8はさらに半導体パッケージのさらに別の例として、半導体パッケージ310を示す平面図である。この図において、これまで説明した要素と同一の要素には同一の符合を付している。以下では、これまで説明した半導体パッケージとの相違点を中心として説明する。半導体パッケージ310について説明のない事項は、これまで説明した例が適用されてよい。
図8はさらに半導体パッケージのさらに別の例として、半導体パッケージ310を示す平面図である。この図において、これまで説明した要素と同一の要素には同一の符合を付している。以下では、これまで説明した半導体パッケージとの相違点を中心として説明する。半導体パッケージ310について説明のない事項は、これまで説明した例が適用されてよい。
半導体パッケージ310において、半導体チップ11は、高温領域11A(請求項の「第1の部分」)と、半導体チップ11の動作時に高温領域11Aよりも温度が低くなる低温領域11B・11C(請求項の「第2の部分」)とを有してる。半導体チップ11は、例えばSoC(System on a chip)と称されるダイであってよい。例えば、半導体チップ11は、プロセッサ・コアや、メモリ・コアなどを有してもよい。そして、例えばプロセッサ・コアが形成されている回路ブロックの領域が高温領域11Aとなり、メモリ・コアが形成されている回路ブロックの領域が低温領域11B・11Cであってよい。
半導体パッケージ310においては、低温領域11B・11Cに半導体パッケージ10に関する情報が記録されてもよい。すなわち、文字画像A1~A4及びコードBがレーザーやインク、シールなどによって記載されてよい。そして、半導体チップ11の上面11aに熱伝導材料31が配置されてよい。半導体チップ11の上面11aの高温領域11Aに、文字、記号、ロゴ、マーク、及びコードは記載されない。この場合、流動性を有する熱伝導材料31は半導体チップ11の上面11aにおいて不均一となる。例えば、文字画像A1が記載された領域とコードBの領域とにおいては、他の領域に比して、熱伝導材料31が少なくなる可能性がある。しかしながら、低温領域11B・11Cでは高温領域11Aに比して発熱量が少ないため、それらの領域11B・11Cにおける熱伝導材料31の量が少なくなったとしても、半導体チップ11について高い冷却性能を維持できる。
なお、このような低温領域11B・11Cは半導体チップ11の外周縁に沿って設けられてもよい。すなわち、半導体チップ11(半導体ダイ)の外周縁に回路ブロックが存在しない領域がある場合には、その領域に半導体パッケージ10に関する情報が記載されてよい。
図8に示す半導体パッケージ310は図2や、図5、図6で示した構造に適用されてよい。すなわち、半導体パッケージ310には絶縁部15(図2及び図5参照)や、シート215・225が取り付けられてもよい。また、半導体パッケージ310と放熱器50との間にシール部材33が配置されてよい。
半導体パッケージ310を有する電子機器の製造方法の一例について説明する。
半導体チップ11と、半導体チップ11が実装されるパッケージ基材17とを有する半導体パッケージ310を準備する。上述したように、パッケージ基材17にはキャパシタ16等の部品が実装されてよい。また、パッケージ基材17にはスティフナー14を取り付けたり、上述した絶縁部15を形成する。絶縁部15に代えてシート215・225(図6)が取り付けられてもよい。また、半導体パッケージ310においては、パッケージ基材17にスティフナー14は取り付けられていなくてもよい。次に、半導体パッケージ10に関する情報(例えば、上述した固有情報)を、半導体チップ11の上面11aの低温領域11B・11Cに記載する。例えば、低温領域11B・11Cに半導体パッケージ10に関する情報をレーザーや、インク、シール、刻印で記載する。
半導体パッケージ310を、BGA19を利用してメイン基板2に実装する。そして、半導体チップ11の上面11aに、流動性を有する熱伝導材料31を半導体チップ11の上面11aに配置する。このとき、熱伝導材料31を半導体チップ11の上面11aの広い範囲に広げるのが望ましい。また、半導体チップ11を取り囲むシール部材33を半導体パッケージ10又は放熱器50に取り付ける。最後に、半導体チップ11の上面11a上に放熱器50を配置し、それらを熱的に接続する。なお、半導体チップ11の上面11a上に放熱器50を配置する前に、放熱器50の下面50cにも熱伝導材料31を塗布してもよい。以上が、半導体パッケージ310を有する電子機器の製造方法の一例である。
[表面処理層で平坦化する例]
図9は、半導体パッケージのさらに別の例として、半導体パッケージ410を示す断面図である。この図において、これまで説明した要素と同一の要素には同一の符合を付している。以下では、これまで説明した半導体パッケージとの相違点を中心として説明する。半導体パッケージ410について説明のない事項は、これまで説明した例が適用されてよい。
図9は、半導体パッケージのさらに別の例として、半導体パッケージ410を示す断面図である。この図において、これまで説明した要素と同一の要素には同一の符合を付している。以下では、これまで説明した半導体パッケージとの相違点を中心として説明する。半導体パッケージ410について説明のない事項は、これまで説明した例が適用されてよい。
半導体パッケージ410は、半導体チップ11を有している。半導体チップ11の上面11aに、半導体パッケージ10に関する情報を示す文字画像A1~A4及び/又はコードBが記載されている。図9で示す例では、文字画像A1~A4及び又はコードBはレーザーで記載されており、これらが記載された領域において上面11aは僅かに凹んでいる。半導体チップ11の上面11aには、この文字画像A1~A4及び/又はコードBが記載された領域を覆う表面処理層419が形成されている。表面処理層419は半導体チップ11の上面11aの全域に形成されてよい。表面処理層419は半導体チップ11の上面11aに施され、上面11aに生じている濡れ性の差異を解消する。表面処理層419は、上面11aの平坦度を均一にしてもよい。表面処理層419は、例えばコーティング剤や、グリスであってよい。図9で示す例では、文字画像A1~A4及び/又はコードBが記載された領域(凹部)は表面処理層419によって埋められ、表面処理層419は平坦で且つ均一な濡れ性を有する上面を有している。表面処理層419と放熱器50との間に、これまで説明した熱伝導材料31が配置されている。このような構造においても、流動性を有する熱伝導材料31の濡れ性が均一になり、熱伝導材料31の厚さの不均一を軽減できる。表面処理層419の上面は必ずしも平坦でなくてもよい。
なお、半導体パッケージ410において半導体パッケージ10に関する情報(文字画像A1~A4及び/又はコードB)は、レーザーではなく、インクや、シール、刻印で記載されてもよい。この場合、表面処理層419の厚さはインクやシールのある領域で薄くなり、その他の領域では相対的に厚くなってよい。こうすることで、表面処理層419は平坦な上面を有し得る。
なお、表面処理層419は熱伝導材料31よりも薄いのが好ましい。こうすることで、表面処理層419の熱抵抗を低減できる。表面処理層419の厚さは熱伝導材料31の厚さの半分より小さくてもよい。
半導体パッケージ410において半導体パッケージ10に関する情報を示す文字画像A1~A4及び/又はコードBが形成される領域は、図8を参照しながら説明した低温領域11B・11Cであってもよい。こうすることで、半導体チップ11について高い冷却性能を、より効果的に維持できる。
図9に示す半導体パッケージ410は図2や、図5、図6で示した構造に適用されてよい。すなわち、半導体パッケージ410には絶縁部15(図2及び図5参照)が形成されたり、シート215・225が取り付けられてよい。また、半導体パッケージ410と放熱器50との間にシール部材33が配置されてよい。
半導体パッケージ410を有する電子機器の製造方法の一例について説明する。
半導体チップ11と、半導体チップ11が実装されるパッケージ基材17とを有する半導体パッケージ410を準備する。上述したように、パッケージ基材17にはキャパシタ16等の部品が実装されてよい。また、パッケージ基材17にはスティフナー14を取り付けたり、上述した絶縁部15を形成する。絶縁部15に代えてシート215・225(図6)が取り付けられてもよい。また、半導体パッケージ410においては、パッケージ基材17にスティフナー14は取り付けられていなくてもよい。次に、半導体パッケージ10に関する情報(例えば、上述した固有情報)を、半導体チップ11の上面11aに記載する。例えば、半導体チップ11の上面11aに、半導体パッケージ10に関する情報をレーザーや、インク、シールで記載する。
BGA19を利用して半導体パッケージ410をメイン基板2(図2参照)に実装する。また、半導体チップ11の上面11aに、グリスを塗布し或いはコーティング剤を形成し、表面処理層419を形成する。このとき、半導体パッケージ10に関する情報が記載された領域を、表面処理層419で覆う。次に、表面処理層419上に熱伝導材料31を配置する。このとき、熱伝導材料31を半導体チップ11の上面11aの全体に広げるのが望ましい。また、半導体チップ11を取り囲むシール部材33を半導体パッケージ10又は放熱器50に取り付ける。最後に、半導体チップ11の上面11a上に放熱器50を配置し、それらを熱的に接続する。なお、半導体チップ11の上面11a上に放熱器50を配置する前に、放熱器50の下面50cにも熱伝導材料31を塗布してもよい。以上が、半導体パッケージ410を有する電子機器の製造方法の一例である。
[まとめ]
図1、図3、図4及び図7で示した半導体パッケージ10を有する電子機器では、半導体パッケージ10に関する情報が、半導体チップ11の表面(上面11a)ではなく、半導体チップ11の外縁11dよりも外側に位置し且つパッケージ基材17の外縁17dの内側に位置している部分(スティフナー14や、パッケージ基材17の表面(具体的には、上面17a)、他の電子部品12)に記載されている。そして、半導体チップ11の上面11aと放熱器50との間に、流動性を有する熱伝導材料31が配置されている。これによれば、半導体チップ11の上面11aの平坦度が維持され、半導体チップ11の上面11aに流動性を有する熱伝導材料が均一に広がるので、半導体チップ11について高い冷却性能が得られる。
図1、図3、図4及び図7で示した半導体パッケージ10を有する電子機器では、半導体パッケージ10に関する情報が、半導体チップ11の表面(上面11a)ではなく、半導体チップ11の外縁11dよりも外側に位置し且つパッケージ基材17の外縁17dの内側に位置している部分(スティフナー14や、パッケージ基材17の表面(具体的には、上面17a)、他の電子部品12)に記載されている。そして、半導体チップ11の上面11aと放熱器50との間に、流動性を有する熱伝導材料31が配置されている。これによれば、半導体チップ11の上面11aの平坦度が維持され、半導体チップ11の上面11aに流動性を有する熱伝導材料が均一に広がるので、半導体チップ11について高い冷却性能が得られる。
図8で示す半導体パッケージ310を有する電子機器では、半導体チップ11は、その表面に、高温領域11Aと、半導体チップ11の動作時に高温領域11Aよりも温度の低い低温領域11B・11Cとを有している。半導体パッケージ10に関する情報は、半導体チップ11の高温領域11Aではなく低温領域11B・11Cに記載されている。半導体チップ11の上面11aと放熱器50との間に、流動性を有する熱伝導材料31が配置されている。低温領域11B・11Cでは高温領域11Aに比して発熱量が少ないため、それらの領域11B・11Cにおいける熱伝導材料31の量が少なくなったとしても、半導体チップ11について高い冷却性能を維持できる。
図9で示す半導体パッケージ410を有する電子機器では、半導体チップ11の上面11aは、半導体パッケージ10に関する情報が記載された領域を有している。半導体チップ11の上面11aには、この情報が記載された領域を覆う表面処理層419が形成され、表面処理層419と放熱器50との間に、流動性を有する熱伝導材料31が配置されている。これによると、表面処理層419によって平坦な表面が形成されるので、表面処理層419と放熱器50との間に、熱伝導材料31を均一に配置できる。
[変形例]
本開示で提案する電子機器、半導体パッケージ、製造方法は、これまで説明した例に限られず、種々の変更がなされてよい。
本開示で提案する電子機器、半導体パッケージ、製造方法は、これまで説明した例に限られず、種々の変更がなされてよい。
本開示で提案する構造は、例えば、積層された複数の半導体チップ(シリコンダイ)を有する半導体パッケージに適用されてもよい。この場合でも、以下の(1)乃至(3)の構造が採用されてよい。
(1)最上部にある半導体チップの上面ではなく、半導体チップの上面の外縁の外側の部分(部品)に、この半導体チップに関する情報が記載されてよい。
(2)最上部に位置する半導体チップの上面において高温領域と低温領域とを特定し、低温領域に半導体チップに関する情報が記載されてよい。
(3)最上部に位置する半導体チップの上面に、半導体チップに関する情報が記載された領域が確保されてよい。そして、この領域を表面処理層で覆い、表面処理層の上側に流動性を有する熱伝導材料を配置してもよい。
(1)最上部にある半導体チップの上面ではなく、半導体チップの上面の外縁の外側の部分(部品)に、この半導体チップに関する情報が記載されてよい。
(2)最上部に位置する半導体チップの上面において高温領域と低温領域とを特定し、低温領域に半導体チップに関する情報が記載されてよい。
(3)最上部に位置する半導体チップの上面に、半導体チップに関する情報が記載された領域が確保されてよい。そして、この領域を表面処理層で覆い、表面処理層の上側に流動性を有する熱伝導材料を配置してもよい。
Claims (20)
- 半導体チップと、前記半導体チップが実装されるパッケージ基材と、前記半導体チップの外縁よりも外側に位置し且つ前記パッケージ基材の外縁の内側に位置している部分とを有している半導体パッケージと、
放熱器と、
を有し、
前記半導体チップの表面と前記放熱器との間に、流動性を有する熱伝導材料が配置され、
前記半導体パッケージに関する情報が、前記半導体チップの表面ではなく前記半導体パッケージの前記部分に記載されている
電子機器。 - 前記半導体パッケージに関する前記情報が記載されている部分は前記パッケージ基材に取り付けられる部品である
請求項1に記載される電子機器。 - 前記半導体パッケージは、前記半導体パッケージに関する前記情報が記載されている部分として、前記パッケージ基材に取り付けられるスティフナーを有している
請求項2に記載される電子機器。 - 前記半導体パッケージは、前記半導体パッケージに関する前記情報が記載されている前記部分として、前記パッケージ基材に取り付けられる、前記半導体チップよりも発熱量の小さい電子部品を有している
請求項2に記載される電子機器。 - 前記半導体パッケージに関する前記情報が記載されている部分は、前記パッケージ基材の一部である
請求項1に記載される電子機器。 - 前記半導体パッケージに関する前記情報を表す文字、記号、及びコードのうちの少なくとも1つが、インク、レーザー、及びシールのうちの少なくとも1つで前記部分に記載されている
請求項1に記載の電子機器。 - 前記熱伝導材料が液体金属である
請求項1に記載される電子機器。 - 前記半導体チップを取り囲んでいるシール部材をさらに有し、
前記半導体パッケージに関する前記情報が記載されている前記部分は、前記シール部材の外側に位置している
請求項1に記載される電子機器。 - 前記半導体パッケージに関する前記情報が記載されている部分は、取り外し可能な部材で覆われている
請求項1に記載される電子機器。 - 半導体チップと、前記半導体チップが実装されるパッケージ基材とを有している半導体パッケージと、
放熱器と、
を有し、
前記半導体パッケージは、流動性を有する熱伝導材料が形成され前記半導体チップから前記放熱器に前記熱伝導材料を通して熱を伝える第1の部分と、前記第1の部分とは異なる第2の部分とを有し、
前記半導体パッケージに関する情報が、前記第2の部分に記載されている
電子機器。 - 前記第2の部分は前記熱伝導材料が付着していない部分である
請求項10に記載されている電子機器。 - 半導体チップと、前記半導体チップが実装されるパッケージ基材とを有している半導体パッケージと、
放熱器とを有し、
前記半導体チップの表面と前記放熱器との間に、流動性を有する熱伝導材料が配置され、
前記半導体チップは、その表面に、第1領域と、前記半導体チップの動作時に前記第1領域よりも温度の低い第2領域とを有し、
前記半導体パッケージに関する情報が、前記半導体チップの第1領域ではなく前記第2領域に記載されている
電子機器。 - 前記第2領域は前記半導体チップの前記表面の外縁に沿って設けられている
請求項12に記載される半導体パッケージ。 - 半導体チップと、前記半導体チップが実装されるパッケージ基材とを有している半導体パッケージと、
放熱器と
を有し、
前記半導体チップの表面は、前記半導体パッケージに関する情報が記載された領域を有し、
前記半導体チップの表面には、前記領域を覆う表面処理層が形成され、
前記表面処理層と前記放熱器との間に、流動性を有する熱伝導材料が配置されている
電子機器。 - 前記表面処理層の厚さは前記熱伝導材料の厚さよりも薄い
請求項14に記載される電子機器。 - 半導体チップと、
前記半導体チップが実装されるパッケージ基材と、
前記半導体チップの外縁よりも外側に位置し、且つ前記パッケージ基材の外縁の内側に位置している部分と
を有し、
前記半導体パッケージに関する情報が、前記半導体チップの表面ではなく前記部分に記載されている
半導体パッケージ。 - 半導体チップと、
前記半導体チップが実装されるパッケージ基材と
を有し、
前記半導体チップは、その表面に、第1領域と、前記半導体チップの動作時に前記第1領域よりも温度の低い第2領域とを有し、
前記半導体パッケージに関する情報が、前記半導体チップの第1領域ではなく前記第2領域に記載されている
半導体パッケージ。 - 半導体チップと、前記半導体チップが実装されるパッケージ基材と、前記半導体チップの外縁よりも外側に位置し、且つ前記パッケージ基材の外縁の内側に位置している部分と、を有している半導体パッケージを準備する工程と、
前記半導体パッケージに関する情報を、前記半導体チップの表面ではなく前記半導体パッケージの前記部分に記載する工程と、
流動性を有する熱伝導材料を前記半導体チップの前記表面に配置する工程と
を含む電子機器の製造方法。 - 第1領域と第2領域とを表面に有している半導体チップと、前記半導体チップが実装されるパッケージ基材とを有し、前記半導体チップの動作時に前記第2領域の温度が前記第1領域の温度よりも低くなる半導体パッケージを準備する工程と、
前記半導体パッケージに関する情報を、前記半導体チップの第1領域ではなく前記第2領域に記載する工程と、
流動性を有する熱伝導材料を前記半導体チップの前記表面に配置する工程と
を含む電子機器の製造方法。 - 半導体チップと、前記半導体チップが実装されるパッケージ基材とを有し、前記半導体パッケージに関する情報が記載された領域が前記半導体チップの表面に確保されている半導体パッケージを準備する工程と、
前記半導体チップの表面に前記領域を覆う表面処理層を形成する工程と、
流動性を有する熱伝導材料を前記表面処理層上に配置する工程と
を含む電子機器の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202180058888.2A CN116157913A (zh) | 2020-09-24 | 2021-09-17 | 半导体封装、电子设备和电子设备制造方法 |
US18/044,847 US20230298963A1 (en) | 2020-09-24 | 2021-09-17 | Semiconductor package, electronic device, and electronic device manufacturing method |
JP2022551967A JP7504214B2 (ja) | 2020-09-24 | 2021-09-17 | 半導体パッケージ、電子機器、及び電子機器の製造方法 |
EP21872386.4A EP4220703A1 (en) | 2020-09-24 | 2021-09-17 | Semiconductor package, electronic equipment, and manufacturing method of electronic equipment |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020159895 | 2020-09-24 | ||
JP2020-159895 | 2020-09-24 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2022065257A1 true WO2022065257A1 (ja) | 2022-03-31 |
Family
ID=80845377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2021/034411 WO2022065257A1 (ja) | 2020-09-24 | 2021-09-17 | 半導体パッケージ、電子機器、及び電子機器の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20230298963A1 (ja) |
EP (1) | EP4220703A1 (ja) |
JP (1) | JP7504214B2 (ja) |
CN (1) | CN116157913A (ja) |
TW (1) | TW202220064A (ja) |
WO (1) | WO2022065257A1 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002016102A (ja) * | 2000-06-28 | 2002-01-18 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2007335742A (ja) | 2006-06-16 | 2007-12-27 | Sony Computer Entertainment Inc | 半導体装置およびその製造方法 |
JP2009194321A (ja) * | 2008-02-18 | 2009-08-27 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法、半導体パッケージ |
JP2012069902A (ja) | 2010-08-27 | 2012-04-05 | Sony Corp | 放熱構造及び電子機器 |
US20160172306A1 (en) * | 2014-12-16 | 2016-06-16 | Deca Technologies Inc. | Method of marking a semiconductor package |
JP2016192444A (ja) * | 2015-03-30 | 2016-11-10 | 株式会社東芝 | 半導体装置 |
WO2020162417A1 (ja) | 2019-02-04 | 2020-08-13 | 株式会社ソニー・インタラクティブエンタテインメント | 電子機器、半導体装置、絶縁シート、及び半導体装置の製造方法 |
-
2021
- 2021-09-16 TW TW110134544A patent/TW202220064A/zh unknown
- 2021-09-17 CN CN202180058888.2A patent/CN116157913A/zh active Pending
- 2021-09-17 US US18/044,847 patent/US20230298963A1/en active Pending
- 2021-09-17 EP EP21872386.4A patent/EP4220703A1/en active Pending
- 2021-09-17 WO PCT/JP2021/034411 patent/WO2022065257A1/ja unknown
- 2021-09-17 JP JP2022551967A patent/JP7504214B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002016102A (ja) * | 2000-06-28 | 2002-01-18 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2007335742A (ja) | 2006-06-16 | 2007-12-27 | Sony Computer Entertainment Inc | 半導体装置およびその製造方法 |
JP2009194321A (ja) * | 2008-02-18 | 2009-08-27 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法、半導体パッケージ |
JP2012069902A (ja) | 2010-08-27 | 2012-04-05 | Sony Corp | 放熱構造及び電子機器 |
US20160172306A1 (en) * | 2014-12-16 | 2016-06-16 | Deca Technologies Inc. | Method of marking a semiconductor package |
JP2016192444A (ja) * | 2015-03-30 | 2016-11-10 | 株式会社東芝 | 半導体装置 |
WO2020162417A1 (ja) | 2019-02-04 | 2020-08-13 | 株式会社ソニー・インタラクティブエンタテインメント | 電子機器、半導体装置、絶縁シート、及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP4220703A1 (en) | 2023-08-02 |
US20230298963A1 (en) | 2023-09-21 |
CN116157913A (zh) | 2023-05-23 |
JP7504214B2 (ja) | 2024-06-21 |
JPWO2022065257A1 (ja) | 2022-03-31 |
TW202220064A (zh) | 2022-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7311540B2 (ja) | 電子機器、半導体装置、絶縁シート、及び半導体装置の製造方法 | |
JP5983032B2 (ja) | 半導体パッケージ及び配線基板ユニット | |
US7704798B2 (en) | Electronic assemblies with hot spot cooling and methods relating thereto | |
JP5096782B2 (ja) | 半導体装置 | |
JP5899768B2 (ja) | 半導体パッケージ、配線基板ユニット、及び電子機器 | |
TWI618205B (zh) | 薄膜覆晶封裝體及其散熱方法 | |
WO2011121779A1 (ja) | マルチチップモジュール、プリント配線基板ユニット、マルチチップモジュールの製造方法およびプリント配線基板ユニットの製造方法 | |
US10424527B2 (en) | Electronic package with tapered pedestal | |
CN106057747A (zh) | 包括散热器的半导体封装件及其制造方法 | |
US20220199429A1 (en) | Structural thermal interfacing for lidded semiconductor packages | |
WO2022065257A1 (ja) | 半導体パッケージ、電子機器、及び電子機器の製造方法 | |
TWI658549B (zh) | 散熱型封裝結構 | |
TWI438878B (zh) | 半導體裝置及製造具有改良的散熱能力的半導體裝置之方法 | |
CN215266269U (zh) | 一种电路板组件、散热器和电子设备 | |
JPWO2022065257A5 (ja) | ||
TWI624217B (zh) | 熱擴散式電子裝置 | |
US10665524B2 (en) | Electronic package cover having underside rib | |
US20240243114A1 (en) | Electronic package structure | |
KR102485002B1 (ko) | 반도체 방열 패키지 구조 및 그 제조 방법 | |
US12002733B2 (en) | Heat dissipation structure, manufacturing method for heat dissipation structure, and electronic apparatus | |
US20230093924A1 (en) | Semiconductor package with annular package lid structure | |
JP6060527B2 (ja) | 半導体パッケージ | |
US20240055417A1 (en) | Electronic package structure | |
Hirasawa et al. | Evolution of the heatsink technology | |
JP2008306032A (ja) | 半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 21872386 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2022551967 Country of ref document: JP Kind code of ref document: A |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
ENP | Entry into the national phase |
Ref document number: 2021872386 Country of ref document: EP Effective date: 20230424 |