WO2020026611A1 - 圧電デバイス - Google Patents

圧電デバイス Download PDF

Info

Publication number
WO2020026611A1
WO2020026611A1 PCT/JP2019/023737 JP2019023737W WO2020026611A1 WO 2020026611 A1 WO2020026611 A1 WO 2020026611A1 JP 2019023737 W JP2019023737 W JP 2019023737W WO 2020026611 A1 WO2020026611 A1 WO 2020026611A1
Authority
WO
WIPO (PCT)
Prior art keywords
piezoelectric
polarization
polarization region
piezoelectric layer
layer
Prior art date
Application number
PCT/JP2019/023737
Other languages
English (en)
French (fr)
Inventor
諭卓 岸本
伸介 池内
藤本　克己
木村　哲也
文弥 黒川
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2020026611A1 publication Critical patent/WO2020026611A1/ja
Priority to US17/161,727 priority Critical patent/US11784629B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/174—Membranes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02015—Characteristics of piezoelectric layers, e.g. cutting angles
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02015—Characteristics of piezoelectric layers, e.g. cutting angles
    • H03H9/02031—Characteristics of piezoelectric layers, e.g. cutting angles consisting of ceramic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02228—Guided bulk acoustic wave devices or Lamb wave devices having interdigital transducers situated in parallel planes on either side of a piezoelectric layer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/13—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/176—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator consisting of ceramic material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/023—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the membrane type

Definitions

  • the present invention relates to a piezoelectric device.
  • a vibrator having a unimorph structure or a bimorph structure used for a clock oscillator, a piezoelectric buzzer, and the like has been developed. Techniques related to this are described in, for example, Japanese Patent Application Laid-Open No. 2007-267109 (Patent Document 1) and International Publication WO2015 / 025716 (Patent Document 2).
  • the piezoelectric body for example, aluminum nitride (AlN), lead zirconate titanate (PZT), or the like is used.
  • Patent Document 3 describes a state in which the surface of a piezoelectric body is observed with a scanning electron microscope (SEM) and a state in which a boundary between an electrode and the piezoelectric body is observed with a TEM. .
  • SEM scanning electron microscope
  • Piezoelectric materials such as AlN and PZT are formed on the surface of a silicon substrate via an oxide layer. These piezoelectric layers are formed by a method such as sputtering and are polycrystalline layers. The piezoelectric layers thus formed have different polarization states. From the SEM and TEM photographs disclosed in Patent Document 3, it can be seen that the piezoelectric body is polycrystalline, and it can be seen that the directions of polarization are not completely aligned as in a single crystal substrate.
  • an object of the present invention is to control the piezoelectric characteristics by controlling the polarization state, thereby controlling and improving the characteristics of the device.
  • a piezoelectric device is a piezoelectric device having a membrane portion, including a piezoelectric layer made of a single crystal of a piezoelectric body, and at least a part of the piezoelectric layer is included in the membrane portion.
  • An electrode is formed on the surface of the piezoelectric layer in the membrane portion, and the piezoelectric layer includes a first polarization region in a first polarization state and a second polarization region in a second polarization state. The first polarization region and the second polarization region are divided in a thickness direction or an in-plane direction.
  • FIG. 2 is a cross-sectional view of the piezoelectric device according to the first embodiment of the present invention.
  • FIG. 2 is a plan view of the piezoelectric device according to the first embodiment based on the present invention.
  • FIG. 4 is a cross-sectional view of a first modification of the piezoelectric device according to the first embodiment based on the present invention.
  • FIG. 5 is a cross-sectional view of a second modification of the piezoelectric device according to the first embodiment based on the present invention.
  • FIG. 9 is a sectional view of a third modification of the piezoelectric device according to the first embodiment based on the present invention.
  • FIG. 14 is a sectional view of a fourth modification of the piezoelectric device according to the first embodiment based on the present invention.
  • FIG. 4 is an explanatory diagram of a first step of the method for manufacturing a piezoelectric device according to the first embodiment based on the present invention.
  • FIG. 5 is an explanatory diagram of a second step of the method for manufacturing a piezoelectric device according to the first embodiment based on the present invention.
  • FIG. 9 is an explanatory diagram of a third step in the method for manufacturing a piezoelectric device according to the first embodiment based on the present invention.
  • FIG. 8 is an explanatory diagram of a fourth step in the method for manufacturing a piezoelectric device according to the first embodiment based on the present invention.
  • FIG. 13 is an explanatory diagram of a fifth step in the method for manufacturing a piezoelectric device according to the first embodiment based on the present invention.
  • FIG. 9 is a sectional view of a piezoelectric device according to a second embodiment of the present invention.
  • FIG. 13 is a sectional view of a piezoelectric device according to a third embodiment of the present invention.
  • FIG. 13 is a sectional view of a piezoelectric device according to a fourth embodiment of the present invention.
  • FIG. 15 is a cross-sectional view of a modification of the piezoelectric device according to Embodiment 4 of the present invention.
  • FIG. 4 is an explanatory diagram of an example in which two types of regions in which the directions of polarization are opposite to each other are mixed in one surface of a piezoelectric layer.
  • FIG. 15 is a sectional view of a piezoelectric device according to a fifth embodiment of the present invention.
  • FIG. 15 is a diagram showing in-plane stress in a membrane portion of a piezoelectric device according to a fifth embodiment of the present invention.
  • FIG. 1 is a cross-sectional view of the piezoelectric device 101 according to the present embodiment.
  • FIG. 2 shows a plan view of the piezoelectric device 101.
  • the piezoelectric device 101 includes a substrate 1.
  • Substrate 1 may be a silicon substrate.
  • the piezoelectric device 101 has a membrane section 6.
  • the membrane portion 6 is a portion of the piezoelectric device 101 that is thin and easily deformed.
  • the substrate 1 includes a thin portion 1e and a thick portion 1f.
  • the thin portion 1e is thinner than the thick portion 1f and is easily deformed.
  • FIG. 1 is a cross-sectional view of the piezoelectric device 101 according to the present embodiment.
  • FIG. 2 shows a plan view of the piezoelectric device 101.
  • the piezoelectric device 101 includes a substrate 1.
  • Substrate 1 may be a silicon substrate.
  • the piezoelectric device 101 has a membrane section 6.
  • the membrane portion 6 is a portion of
  • the thin portion 1e is surrounded by the thick portion 1f.
  • the membrane part 6 includes a thin part 1e.
  • the substrate 1 has a space 21 because the thin portion 1e is formed at a location surrounded by the thick portion 1f.
  • the piezoelectric device 101 includes a piezoelectric layer 10 made of a piezoelectric single crystal.
  • the “piezoelectric body” here may be, for example, any of LiTaO 3 , LiNbO 3 , ZnO, and PMN-PT. At least a part of the piezoelectric layer 10 is included in the membrane part 6.
  • An electrode is formed on the surface of the piezoelectric layer 10 in the membrane section 6.
  • the upper electrode 5 is formed on the upper surface of the piezoelectric layer 10 as an electrode.
  • the lower electrode 4 is provided on the lower surface of the piezoelectric layer 10 from the thick portion 1f to the thin portion 1e.
  • the lower electrode 4 may be embedded in the intermediate layer 3 described later.
  • the piezoelectric layer 10 includes a first polarization region 41 in a first polarization state and a second polarization region 42 in a second polarization state, and the first polarization region 41 and the second polarization region 42 have thicknesses different from each other. Divided into directions or in-plane directions. In the example shown in FIG. 1, the first polarization region 41 and the second polarization region 42 are separated in the thickness direction with the interface 16 as a boundary.
  • An intermediate layer 3 is interposed between the substrate 1 and the piezoelectric layer 10.
  • the intermediate layer 3 is an insulating layer.
  • the intermediate layer 3 may be formed of, for example, SiO 2 or the like.
  • the intermediate layer 3 may be provided as a plurality of layers.
  • the intermediate layer 3 may include a metal layer.
  • the membrane part 6 includes a part of the piezoelectric layer 10 and a part of the intermediate layer 3 in addition to the thin part 1 e of the substrate 1.
  • the piezoelectric layer 10 can be distorted by giving a potential difference between the upper electrode 5 and the lower electrode 4.
  • the piezoelectric device 101 is a PMUT (Piezoelectric Micromachined Ultrasonic Transducer) that uses bending vibration.
  • the lower side of the interface 16 is the first polarization region 41
  • the upper side of the interface 16 is the second polarization region 42.
  • the first polarization state and the second polarization state have opposite polarization directions. That is, the polarization directions of the first polarization region 41 and the second polarization region 42 are opposite to each other.
  • the polarization state can be measured by observing the cross section of the thin film with an SNDM (scanning nonlinear dielectric microscope), a PRM (piezoelectric response microscope), an FFM (friction force microscope), or the like.
  • the membrane portion 6 is circular when viewed in plan.
  • the shape of the membrane portion 6 when viewed in plan is not limited to a circle. It may be a square, rectangle, polygon, or the like.
  • the upper electrode 5 is arranged in a fixed pattern on the upper surface of the piezoelectric layer 10, but the upper electrode 5 is not shown in FIG.
  • one or more slits may be provided inside the membrane portion 6 when viewed in plan. The slit may be provided intermittently, for example, along the outline of the membrane portion 6 when viewed in plan.
  • the piezoelectric layer 10 includes the first polarization region 41 in the first polarization state and the second polarization region 42 in the second polarization state. Since the second polarization region 42 is divided in the thickness direction or the in-plane direction, device characteristics can be improved. For example, when used as a PMUT, the sound pressure can be set to a desired value by adjusting the position of the interface 16 in the thickness direction.
  • the piezoelectric property is controlled by controlling the polarization state, whereby the property of the device can be controlled and improved.
  • the configuration in which the substrate 1 includes the thin portion 1e and the membrane portion 6 includes the thin portion 1e has been exemplified.
  • the substrate 1 may not have the thin portion 1e.
  • the thickness of the thin portion 1e is zero.
  • the membrane portion 6 does not include the thin portion 1e of the substrate 1.
  • the membrane part 6 includes a part of the piezoelectric layer 10 and a part of the intermediate layer 3. The intermediate layer 3 may be exposed on the lower surface of the membrane 6.
  • the interface 16 exists on the same plane in the plane direction of the piezoelectric layer 10, but is not limited to such a configuration. That is, not all of the interfaces 16 need be present on the same plane. Part of the interface 16 inside the piezoelectric layer 10 may be shifted in the thickness direction.
  • the first polarization region 41 and the second polarization region 42 are separated in the thickness direction of the piezoelectric layer 10, and the interface 16 between them is preferably in the vicinity of the electrode.
  • the interface 16 is preferably located, for example, near the upper electrode 5. Adopting this configuration is advantageous for improving device characteristics.
  • the piezoelectric body forming the piezoelectric layer 10 is preferably LiTaO 3 or LiNbO 3 . By employing this configuration, the effect of controlling the polarization state is increased.
  • the membrane portion 6 bends and vibrates. Adopting this configuration is advantageous for appropriately controlling sound pressure and frequency.
  • the device may be like the piezoelectric device 102 shown in FIG.
  • the polarization is unified upward in the first polarization region 41 below the interface 16, but in the second polarization region 42 above the interface 16, the direction of polarization is upward and downward. Mixed.
  • the piezoelectric device 103 may be like the piezoelectric device 103 shown in FIG.
  • the piezoelectric layer 10 includes two interfaces 16a and 16b in the middle of the piezoelectric layer 10 in the thickness direction.
  • the direction of polarization changes at the interfaces 16a and 16b, respectively. That is, there is a first polarization region 41 below the interface 16a, a second polarization region 42 above the interface 16a and below the interface 16b, and a third polarization region 43 above the interface 16b.
  • the first polarization region 41 is polarized downward
  • the second polarization region 42 is polarized upward
  • the third polarization region 43 is polarized downward.
  • one piezoelectric device may have three or more interfaces.
  • each of the interfaces 16a and 16b exists on the same plane in the plane direction of the piezoelectric layer 10, but the present invention is not limited to such a configuration. That is, all of the interfaces 16a and 16b do not necessarily have to be on the same plane. Some of the interfaces 16a and 16b inside the piezoelectric layer 10 may be shifted in the thickness direction.
  • a piezoelectric device 104 as shown in FIG. 5 may be used.
  • the direction of polarization inside the piezoelectric layer 10 is not the thickness direction of the piezoelectric layer 10 but the direction parallel to the main surface of the piezoelectric layer 10.
  • the piezoelectric layer 10 includes a first polarization region 41 and a second polarization region.
  • the first polarization region 41 below the interface 16 is polarized leftward in the figure.
  • the second polarization region 42 above the interface 16 is polarized rightward in the figure.
  • the interface 16 is present on the same plane in the plane direction of the piezoelectric layer 10, but is not limited to such a configuration. That is, not all of the interfaces 16 need be present on the same plane. Part of the interface 16 inside the piezoelectric layer 10 may be shifted in the thickness direction.
  • Whether the direction of polarization of the piezoelectric layer 10 is set to the thickness direction or the direction parallel to the main surface can be appropriately selected depending on the direction in which the piezoelectric material to be the piezoelectric layer 10 is cut out from a lump of material. .
  • a piezoelectric device such as the piezoelectric device 105 shown in FIG. 6 may be used.
  • the direction of polarization inside the piezoelectric layer 10 is a direction parallel to the main surface of the piezoelectric layer 10.
  • the piezoelectric layer 10 includes two interfaces 16a and 16b in the middle of the piezoelectric layer 10 in the thickness direction.
  • the piezoelectric layer 10 includes a first polarization region 41, a second polarization region 42, and a third polarization region 43.
  • the first polarization region 41 below the interface 16a is polarized rightward in the figure.
  • the second polarization region 42 above the interface 16a and below the interface 16b is polarized leftward in the figure.
  • the third polarization region 43 above the interface 16b is polarized rightward in the figure.
  • each of the interfaces 16a and 16b is present on the same plane in the plane direction of the piezoelectric layer 10, but is not limited to such a configuration. That is, all of the interfaces 16a and 16b do not necessarily have to be on the same plane. Some of the interfaces 16a and 16b inside the piezoelectric layer 10 may be shifted in the thickness direction.
  • a piezoelectric single crystal substrate 17 is prepared.
  • the piezoelectric single crystal substrate 17 may be a substrate formed of, for example, LiTaO 3 or LiNbO 3 .
  • the lower electrode 4 is formed by film formation on one surface of the piezoelectric single crystal substrate 17, and is patterned into a desired shape.
  • the lower electrode 4 may be formed of Pt or the like.
  • a Ti layer or the like may be interposed as an adhesion layer.
  • the intermediate layer 3 is formed so as to cover the lower electrode 4.
  • the intermediate layer 3 may be formed of SiO 2 or the like. After the intermediate layer 3 is formed once, the surface of the intermediate layer 3 is flattened by CMP (Chemical Mechanical Polishing).
  • this structure is bonded to the substrate 1. This bonding is performed such that the intermediate layer 3 is in contact with the substrate 1.
  • a metal layer may be interposed at the interface where the intermediate layer 3 and the substrate 1 are joined.
  • Substrate 1 may be a silicon substrate.
  • An intermediate layer may be arranged inside the substrate 1. The intermediate layer 3 may be formed by thermally oxidizing a part of the substrate 1.
  • the piezoelectric single crystal substrate 17 is polished, peeled off, or subjected to both steps to reduce the thickness to a desired thickness. Grinding, CMP, or the like may be employed as a method for controlling the polarization by thinning the piezoelectric single crystal substrate 17 by polishing.
  • a peeling layer is provided on the piezoelectric single crystal substrate 17 in advance by an ion implantation method.
  • a desired polarization can be obtained by controlling the power and depth of ion implantation.
  • polarization is induced, and, for example, a first polarization region 41 and a second polarization region 42 are formed as shown in FIG. Further, annealing may be performed to recover crystallinity or control polarization.
  • the upper electrode 5 is formed on the upper surface of the piezoelectric single crystal substrate 17 and patterned into a desired shape.
  • the upper electrode 5 may be formed of Pt or the like.
  • a Ti layer or the like may be interposed as an adhesion layer.
  • the piezoelectric single crystal substrate 17, the intermediate layer 3, and the substrate 1 are patterned into desired shapes.
  • the membrane part 6 is formed by removing part or all of the substrate 1 by DRIE (Deep Reactive-Ion @ Etching). If necessary, the intermediate layer 3 may be removed from the lower surface of the membrane 6. Thus, the piezoelectric device 101 shown in FIG. 1 can be obtained.
  • the piezoelectric device 106 With reference to FIG. 12, the piezoelectric device 106 according to the second embodiment of the present invention will be described.
  • an SOI substrate is used as the substrate 1.
  • the substrate 1 includes an active layer 1a and a base 1b, and an insulating film 13 is interposed between the two.
  • the piezoelectric layer 10 is joined to the upper side of the active layer 1a with the intermediate film 3 interposed.
  • the configuration of other parts is the same as that described in the first embodiment.
  • the piezoelectric layer 10 can be efficiently distorted. Portions of the membrane 6 other than the piezoelectric layer 10 are not deformed by the potential difference itself. When only the piezoelectric layer 10 of the membrane portion 6 is distorted, as a result, the membrane portion 6 vibrates so as to bend up and down.
  • the piezoelectric device 106 can be used as a PMUT.
  • the piezoelectric device 107 With reference to FIG. 13, the piezoelectric device 107 according to the third embodiment of the present invention will be described.
  • a comb-shaped electrode 15 is arranged on the upper surface of the piezoelectric layer 10.
  • the comb-shaped electrode is also called an IDT (Interdigital Transducer) electrode.
  • the piezoelectric device 107 uses a plate wave.
  • a Ti layer or the like may be interposed between the piezoelectric layer 10 and the comb-shaped electrode 15 as an adhesion layer.
  • the term “plate wave” as used herein generally means various waves excited on a piezoelectric thin plate having a film thickness of 1 ⁇ or less, where the wavelength of the excited plate wave is 1 ⁇ .
  • the fractional bandwidth is 4.5%, but by controlling the polarization state by applying the present embodiment, the fractional bandwidth is 1.0%. Became.
  • the piezoelectric device uses a plate wave, but the type of wave is not limited to this.
  • the piezoelectric device may use, for example, a bulk wave.
  • the membrane section 6 may use a plate wave or a bulk wave. In these cases, a similar effect can be obtained.
  • FIG. 14 piezoelectric device 108 according to the fourth embodiment of the present invention will be described.
  • the intermediate layer 3 is arranged on the lower surface of the piezoelectric layer 10.
  • the substrate 1 is joined to the lower side of the intermediate layer 3.
  • the intermediate layer 3 is exposed on a part of the lower surface of the membrane 6.
  • the lower electrode 4 is exposed at another part of the lower surface of the membrane part 6.
  • the piezoelectric device 109 shown in FIG. 15 does not include the intermediate layer 3.
  • the piezoelectric layer 10 is directly bonded to the upper surface of the substrate 1.
  • the piezoelectric layer 10 is exposed on a part of the lower surface of the membrane part 6.
  • the lower electrode 4 is exposed at another part of the lower surface of the membrane part 6.
  • the polarization state is controlled by polishing, peeling, ion implantation, or the like, which is related to the above-described embodiments in common.
  • the orientation can be changed.
  • the direction of polarization can be changed depending on the depth from the surface, it is also possible to change the direction of polarization depending on a portion viewed in plan.
  • FIG. 16 shows an example in which two types of regions whose polarization directions are opposite to each other are mixed in one surface of the piezoelectric layer 10.
  • a white area has a “+” polarity
  • a hatched area has a “ ⁇ ” polarity.
  • the support film 7 covers the upper side of the piezoelectric layer 10.
  • the support film 7 may be formed of any material selected from SiN, SiO 2 , AlN, ZnO, Ta 2 O 5 and the like.
  • the support film 7, the piezoelectric layer 10, and the intermediate layer 3 may be patterned so as to have a desired shape in plan view.
  • the membrane portion 6 includes the support film 7 arranged so as to cover one surface of the piezoelectric layer 10, and the support film 7 and the piezoelectric layer 10 are integrated in the membrane portion 6. And vibrate.
  • the piezoelectric layer 10 can be distorted by giving a potential difference between the upper electrode 5 and the lower electrode 4.
  • the portion of the membrane 6 other than the piezoelectric layer 10 is not deformed by the potential difference itself.
  • the membrane portion 6 vibrates so as to bend up and down.
  • providing the piezoelectric layer 10 with the polarization regions having different directions may degrade the characteristics of the device depending on the application.
  • the first piezoelectric region 41 may degrade the characteristics of the device.
  • the piezoelectric device 110 having the membrane section 6 includes the piezoelectric layer 10 made of a single crystal of a piezoelectric material, and at least a part of the piezoelectric layer 10 is included in the membrane section 6.
  • the electrode 5 is formed on the surface of the first polarization region.
  • the piezoelectric layer 10 includes a first polarization region 41 in a first polarization state and a second polarization region 42 in a second polarization state.
  • the support film 7 is formed on 41.
  • FIG. 18 shows the in-plane stress in the membrane 6.
  • an internal stress is generated on the outer peripheral side of the stress neutral surface 20 as shown by an arrow 81.
  • compressive internal stress is generated as shown by an arrow 82.
  • the in-plane stress is small. Accordingly, the degree of contribution to deformation of the piezoelectric layer 10 is also small.
  • the stress neutral plane 20 may pass through the inside of the first polarization region 41.
  • the first polarization region 41 and the second polarization region 42 are separated in the thickness direction, and the boundary between the first polarization region 41 and the second polarization region 42 It is preferable that the inside of the included piezoelectric layer 10 is closer to the support film 7 in the thickness direction.
  • the first polarization region 41 and the second polarization region 42 are formed in the same piezoelectric layer 10.
  • the first polarization region 41 and the second polarization region 42 exist inside the single crystal piezoelectric body.

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

圧電デバイス（１０１）は、メンブレン部（６）を有する圧電デバイスであって、圧電体の単結晶からなる圧電層（１０）を備える。圧電層（１０）の少なくとも一部はメンブレン部（６）に含まれる。メンブレン部（６）において圧電層（１０）の表面に電極が形成されており、圧電層（１０）は、第１の分極状態である第１分極領域と、第２の分極状態である第２分極領域とを含み、前記第１分極領域と前記第２分極領域とは、厚み方向または面内方向に分かれている。

Description

圧電デバイス
　本発明は、圧電デバイスに関するものである。
　クロック用発振子、圧電ブザーなどに用いられるユニモルフ構造またはバイモルフ構造を備える振動子が開発されている。これに関連する技術は、たとえば特開２００７－２６７１０９号公報（特許文献１）および国際公開ＷＯ２０１５／０２５７１６号（特許文献２）に記載されている。圧電体としては、たとえば窒化アルミニウム（ＡｌＮ）、チタン酸ジルコン酸鉛（ＰＺＴ）などが用いられる。
　特開２０１８－２３０８２号公報（特許文献３）には、圧電体の表面を走査電子顕微鏡（ＳＥＭ）で観察した様子、および電極と圧電体との境界をＴＥＭで観察した様子について記載されている。
特開２００７－２６７１０９号公報 国際公開ＷＯ２０１５／０２５７１６号 特開２０１８－２３０８２号公報
　ＡｌＮ、ＰＺＴなどの圧電体はシリコン基板の表面に酸化物層を介して形成されるが、これらの圧電体層はスパッタなどの方法で形成され、多結晶の層となっている。このように形成された圧電体層では分極状態がばらばらである。特許文献３に掲載されたＳＥＭおよびＴＥＭによる写真からは、圧電体が多結晶であることが読み取れ、単結晶基板のように分極の向きが完全には揃っているわけではないということがわかる。
　そこで、本発明は、分極状態を制御することにより圧電特性を制御し、これによりデバイスの特性を制御し、改善することを目的とする。
　上記目的を達成するため、本発明に基づく圧電デバイスは、メンブレン部を有する圧電デバイスであって、圧電体の単結晶からなる圧電層を備え、上記圧電層の少なくとも一部は上記メンブレン部に含まれ、上記メンブレン部において上記圧電層の表面に電極が形成されており、上記圧電層は、第１の分極状態である第１分極領域と、第２の分極状態である第２分極領域とを含み、上記第１分極領域と上記第２分極領域とは、厚み方向または面内方向に分かれている。
　本発明によれば、デバイス特性を改善することができる。
本発明に基づく実施の形態１における圧電デバイスの断面図である。 本発明に基づく実施の形態１における圧電デバイスの平面図である。 本発明に基づく実施の形態１における圧電デバイスの第１の変形例の断面図である。 本発明に基づく実施の形態１における圧電デバイスの第２の変形例の断面図である。 本発明に基づく実施の形態１における圧電デバイスの第３の変形例の断面図である。 本発明に基づく実施の形態１における圧電デバイスの第４の変形例の断面図である。 本発明に基づく実施の形態１における圧電デバイスの製造方法の第１の工程の説明図である。 本発明に基づく実施の形態１における圧電デバイスの製造方法の第２の工程の説明図である。 本発明に基づく実施の形態１における圧電デバイスの製造方法の第３の工程の説明図である。 本発明に基づく実施の形態１における圧電デバイスの製造方法の第４の工程の説明図である。 本発明に基づく実施の形態１における圧電デバイスの製造方法の第５の工程の説明図である。 本発明に基づく実施の形態２における圧電デバイスの断面図である。 本発明に基づく実施の形態３における圧電デバイスの断面図である。 本発明に基づく実施の形態４における圧電デバイスの断面図である。 本発明に基づく実施の形態４における圧電デバイスの変形例の断面図である。 圧電層の１つの面の中で分極の向きが互いに逆である２種類の領域が混在している例の説明図である。 本発明に基づく実施の形態５における圧電デバイスの断面図である。 本発明に基づく実施の形態５における圧電デバイスのメンブレン部における面内応力を表示した図である。
　図面において示す寸法比は、必ずしも忠実に現実のとおりを表しているとは限らず、説明の便宜のために寸法比を誇張して示している場合がある。以下の説明において、上または下の概念に言及する際には、絶対的な上または下を意味するとは限らず、図示された姿勢の中での相対的な上または下を意味する場合がある。
　（実施の形態１）
　図１～図２を参照して、本発明に基づく実施の形態１における圧電デバイスについて説明する。本実施の形態における圧電デバイス１０１の断面図を図１に示す。圧電デバイス１０１の平面図を図２に示す。圧電デバイス１０１は、基板１を備える。基板１はシリコン基板であってよい。圧電デバイス１０１は、メンブレン部６を有する。メンブレン部６は、圧電デバイス１０１の中で薄くなっていて変形しやすくなっている部分である。図１に示した例では、基板１は薄肉部１ｅと厚肉部１ｆとを備える。薄肉部１ｅは厚肉部１ｆより薄くなっており、変形しやすくなっている。図１における真下から見れば、薄肉部１ｅは厚肉部１ｆによって取り囲まれている。図１に示した例では、メンブレン部６は、薄肉部１ｅを含む。厚肉部１ｆによって取り囲まれた場所に薄肉部１ｅが形成されていることによって、基板１は空間２１を有する。
　圧電デバイス１０１は、圧電体の単結晶からなる圧電層１０を備える。ここでいう「圧電体」とは、たとえばＬｉＴａＯ3、ＬｉＮｂＯ3、ＺｎＯ、またはＰＭＮ－ＰＴのいずれかであってよい。圧電層１０の少なくとも一部はメンブレン部６に含まれる。メンブレン部６において圧電層１０の表面に電極が形成されている。ここで示す例では、電極として圧電層１０の上面に上部電極５が形成されている。圧電層１０の下面には下部電極４が厚肉部１ｆ上から薄肉部１ｅ上にわたって設けられている。下部電極４は、後述する中間層３に埋め込まれていてもよい。
　圧電層１０は、第１の分極状態である第１分極領域４１と、第２の分極状態である第２分極領域４２とを含み、第１分極領域４１と第２分極領域４２とは、厚み方向または面内方向に分かれている。図１に示す例では、第１分極領域４１と第２分極領域４２とは、界面１６を境として厚み方向に分かれている。
　基板１と圧電層１０との間には中間層３が介在している。中間層３は絶縁層である。中間層３はたとえばＳｉＯ2などで形成されていてよい。中間層３は複数の層として設けられていてもよい。中間層３は金属層を含んでいてもよい。図１に示した例では、メンブレン部６は、基板１の薄肉部１ｅの他に、圧電層１０の一部と中間層３の一部とを含む。
　本実施の形態では、上部電極５と下部電極４との間に電位差を与えることにより、圧電層１０を歪ませることができる。圧電デバイス１０１は、屈曲振動を利用するＰＭＵＴ（Piezoelectric　Micromachined　Ultrasonic　Transducer）である。ここで示す例では、界面１６より下側が第１分極領域４１であり、界面１６より上側が第２分極領域４２である。第１の分極状態と、第２の分極状態とは、分極の向きが互いに逆である。すなわち、第１分極領域４１と第２分極領域４２とで分極の向きが互いに逆となっている。なお、分極状態は、薄膜の断面をＳＮＤＭ（走査型非線形誘電率顕微鏡）、ＰＲＭ（圧電応答顕微鏡）、ＦＦＭ（摩擦力顕微鏡）などで観察することにより測定が可能である。
　図２に示すように、ここで示した例では、メンブレン部６が平面的に見て円形であるものとしたが、メンブレン部６の平面的に見たときの形状は、円形に限らず、正方形、長方形、多角形などであってもよい。本来、圧電層１０の上面には上部電極５が一定のパターンで配置されているが、図２では、上部電極５は図示省略されている。圧電デバイス１０１としてはスリットが設けられていない例を示したが、平面的に見てメンブレン部６の内部に１以上のスリットが設けられていてもよい。スリットは、たとえば平面的に見てメンブレン部６の外形線に沿って断続的に設けられていてもよい。
　本実施の形態における圧電デバイスでは、圧電層１０は、第１の分極状態である第１分極領域４１と、第２の分極状態である第２分極領域４２とを含み、第１分極領域４１と第２分極領域４２とは、厚み方向または面内方向に分かれているので、デバイス特性を改善することができる。たとえばＰＭＵＴとして用いる場合には、界面１６の厚み方向の位置を調整することによって、音圧を所望の値にすることができる。
　本実施の形態では、分極状態を制御することにより圧電特性を制御し、これによりデバイスの特性を制御し、改善することができる。
　本実施の形態では、基板１が薄肉部１ｅを含んでおり、メンブレン部６が薄肉部１ｅを含んでいる構成を例示した。しかし、基板１が薄肉部１ｅを備えない構成であってもよい。言い換えれば薄肉部１ｅの厚みが０である構成である。この場合、メンブレン部６は基板１の薄肉部１ｅを含まない構成となる。この場合であっても、メンブレン部６は、圧電層１０の一部と、中間層３の一部とを含む。メンブレン部６の下面には中間層３が露出していてもよい。
　図１に示した例では、界面１６は圧電層１０の面方向において同一平面上に存在しているが、このような構成に限らない。すなわち、界面１６の必ずしも全てが同一平面上に存在しなくてもよい。圧電層１０の内部で界面１６の一部が厚み方向にずれていてもよい。
　本実施の形態で示したように、第１分極領域４１と第２分極領域４２とは、圧電層１０の厚み方向に分かれており、両者の界面１６は電極の近傍にあることが好ましい。界面１６はたとえば上部電極５の近傍にあることが好ましい。この構成を採用することにより、デバイス特性を改善するために有利となる。
　本実施の形態で示したように、圧電層１０を構成する圧電体は、ＬｉＴａＯ3またはＬｉＮｂＯ3であることが好ましい。この構成を採用することにより、分極状態を制御した場合の効果が大きくなる。
　本実施の形態で示したように、メンブレン部６が屈曲振動をすることが好ましい。この構成を採用することにより、音圧、周波数を適当に制御するために有利となる。
　（変形例）
　なお、図３に示す圧電デバイス１０２のようなものであってもよい。圧電デバイス１０２では、界面１６より下側にある第１分極領域４１では分極は上向きに統一されているが、界面１６より上側にある第２分極領域４２では、分極の向きは上向きと下向きとが混在している。
　なお、図４に示す圧電デバイス１０３のようなものであってもよい。圧電デバイス１０３では、圧電層１０は、圧電層１０の厚み方向の途中に２つの界面１６ａ，１６ｂを含んでいる。界面１６ａ，１６ｂをそれぞれ境に分極の向きが変化している。すなわち、界面１６ａより下側には第１分極領域４１があり、界面１６ａより上側で界面１６ｂより下側には第２分極領域４２があり、界面１６ｂより上側には第３分極領域４３がある。第１分極領域４１は下向きに分極されており、第２分極領域４２は上向きに分極されており、第３分極領域４３は下向きに分極されている。ここでは、１つの圧電デバイスが２つの界面を備える例を示したが、１つの圧電デバイスが３つ以上の界面を備えてもよい。図４に示した例では、界面１６ａ，１６ｂの各々は圧電層１０の面方向において同一平面上に存在しているが、このような構成に限らない。すなわち、界面１６ａ，１６ｂの各々は、必ずしも全てが同一平面上に存在しなくてもよい。圧電層１０の内部で界面１６ａ，１６ｂの一部が厚み方向にずれていてもよい。
　なお、図５に示す圧電デバイス１０４のようなものであってもよい。圧電デバイス１０４では、圧電層１０の内部の分極の向きは、圧電層１０の厚み方向ではなく、圧電層１０の主表面に平行な方向となっている。圧電層１０の厚み方向の途中に界面１６がある。圧電デバイス１０４においては、圧電層１０は、第１分極領域４１と、第２分極領域４２とを含んでいる。界面１６より下側にある第１分極領域４１は、図中左向きに分極されている。界面１６より上側にある第２分極領域４２は、図中右向きに分極されている。図５に示した例では、界面１６は圧電層１０の面方向において同一平面上に存在しているが、このような構成に限らない。すなわち、界面１６の必ずしも全てが同一平面上に存在しなくてもよい。圧電層１０の内部で界面１６の一部が厚み方向にずれていてもよい。
　圧電層１０の分極の方向を厚み方向とするか主表面に平行な方向とするかについては、圧電層１０となるべき圧電体を素材の塊から切り出す際の方向によって、適宜選択することができる。
　なお、図６に示す圧電デバイス１０５のようなものであってもよい。圧電デバイス１０５においても、圧電層１０の内部の分極の向きは、圧電層１０の主表面に平行な方向となっている。なおかつ、圧電層１０は、圧電層１０の厚み方向の途中に２つの界面１６ａ，１６ｂを含んでいる。圧電層１０は、第１分極領域４１と、第２分極領域４２と、第３分極領域４３とを含んでいる。界面１６ａより下側にある第１分極領域４１は、図中右向きに分極されている。界面１６ａより上側で界面１６ｂより下側にある第２分極領域４２は、図中左向きに分極されている。界面１６ｂより上側にある第３分極領域４３は、図中右向きに分極されている。図６に示した例では、界面１６ａ，１６ｂの各々は圧電層１０の面方向において同一平面上に存在しているが、このような構成に限らない。すなわち、界面１６ａ，１６ｂの各々は、必ずしも全てが同一平面上に存在しなくてもよい。圧電層１０の内部で界面１６ａ，１６ｂの一部が厚み方向にずれていてもよい。
　（製造方法）
　図７～図１１を参照して、本実施の形態における圧電デバイス１０１の製造方法について説明する。
　まず、図７に示すように、圧電単結晶基板１７を用意する。圧電単結晶基板１７は、たとえばＬｉＴａＯ3またはＬｉＮｂＯ3によって形成された基板であってよい。次に、圧電単結晶基板１７の一方の面において、下部電極４を成膜によって形成し、所望の形状にパターニングする。下部電極４は、Ｐｔなどによって形成してよい。圧電単結晶基板１７と下部電極４との界面には、密着層としてＴｉ層などが介在していてもよい。
　図８に示すように、下部電極４を覆うように中間層３を形成する。中間層３は、ＳｉＯ2などによって形成されたものであってよい。中間層３を一旦形成した後で、ＣＭＰ（Chemical　Mechanical　Polishing）によって中間層３の表面を平坦化する。
　図９に示すように、この構造体を基板１と貼り合わせる。この貼合せは、中間層３が基板１と接するように行なわれる。中間層３と基板１とが接合する界面に金属層が介在していてもよい。基板１はシリコン基板であってよい。基板１の内部にも中間層が配置されていてもよい。中間層３は、基板１の一部を熱酸化して形成されたものであってよい。
　圧電単結晶基板１７を研磨したり、剥離したり、または両方の工程を経たりして所望の膜厚まで薄くする。圧電単結晶基板１７を研磨によって薄くして分極を制御するための方法としては、グラインド、ＣＭＰなどを採用してよい。剥離によって薄くする場合は、圧電単結晶基板１７に予めイオン注入法により剥離層を設けておく。この場合、イオン注入のパワー、深さなどを制御することによって、所望の分極を得ることができる。これらの処理をすることによって、分極が誘発され、たとえば図１０に示すように第１分極領域４１と第２分極領域４２とが形成される。さらに、結晶性の回復のため、または、分極の制御のためにアニールを行なってもよい。
　図１１に示すように、圧電単結晶基板１７の上面に上部電極５を成膜し、所望の形状にパターニングする。上部電極５は、Ｐｔなどによって形成してよい。圧電単結晶基板１７と上部電極５との界面には、密着層としてＴｉ層などが介在していてもよい。
　圧電単結晶基板１７、中間層３、基板１を所望の形状にパターニングする。基板１の一部または全部をＤＲＩＥ（Deep　Reactive-Ion　Etching）によって除去することによって、メンブレン部６を形成する。必要に応じてメンブレン部６の下面において中間層３を除去してもよい。こうして、図１に示した圧電デバイス１０１を得ることができる。
　（実施の形態２）
　図１２を参照して、本発明に基づく実施の形態２における圧電デバイス１０６について説明する。圧電デバイス１０６では、基板１としてＳＯＩ基板が用いられている。基板１は、活性層１ａと基礎部１ｂとを含み、両者の間には絶縁膜１３が介在している。活性層１ａの上側には中間膜３を介在させる形で圧電層１０が接合されている。他の部分の構成は、実施の形態１で説明したものと同様である。
　本実施の形態では、上部電極５と下部電極４との間に電位差を与えることにより、圧電層１０を効率的に歪ませることができる。メンブレン部６のうち圧電層１０以外の部分は、電位差を受けたこと自体によっては変形しない。メンブレン部６のうち圧電層１０のみが歪むことによって、結果的に、メンブレン部６は上下に屈曲するように振動する。圧電デバイス１０６は、ＰＭＵＴとして用いることができる。
　（実施の形態３）
　図１３を参照して、本発明に基づく実施の形態３における圧電デバイス１０７について説明する。圧電デバイス１０７では、圧電層１０の上面には、櫛形電極１５が配置されている。櫛形電極は、ＩＤＴ（Interdigital　Transducer）電極ともいう。圧電デバイス１０７は、板波を利用するものである。圧電層１０と櫛形電極１５との間には、密着層としてＴｉ層などが介在していてもよい。ただし、ここでいう「板波」とは、励振される板波の波長を１λとした場合に、膜厚１λ以下の圧電薄板に励振される種々の波を総称している。
　本実施の形態においても、デバイス特性を改善することができる。たとえば、分極状態を制御しない構造の場合には、比帯域幅は４．５％であったが、本実施の形態を適用することによって分極状態を制御したことにより比帯域幅は１．０％になった。
　本実施の形態では、圧電デバイスが板波を利用する例について説明したが、波の種類はこれに限らない。圧電デバイスは、たとえばバルク波を利用するものであってもよい。言い換えれば、メンブレン部６が板波またはバルク波を利用するものであってよい。これらの場合も同様の効果を得ることができる。
　（実施の形態４）
　図１４を参照して、本発明に基づく実施の形態４における圧電デバイス１０８について説明する。圧電デバイス１０８では、圧電層１０の下面に中間層３が配置されている。中間層３の下側には基板１が接合されている。メンブレン部６の下面の一部には中間層３が露出している。メンブレン部６の下面の他の一部には下部電極４が露出している。
　本実施の形態においても、実施の形態１と同様の効果を得ることができる。
　なお、本実施の形態の変形例として、図１５に示すような構成も考えられる。図１５に示した圧電デバイス１０９は、中間層３を備えていない。基板１の上面に圧電層１０が直接接合されている。圧電デバイス１０９においては、メンブレン部６の下面の一部には圧電層１０が露出している。メンブレン部６の下面の他の一部には下部電極４が露出している。
　なお、これまでの実施の形態に共通して関連することであるが、研磨、剥離、イオン注入などにより分極状態を制御することで、圧電層１０の１つの面の中で、部位によって分極の向きを変化させることができる。表面からの深さによって分極の向きが異なるようにすることも可能であるが、平面視したときの部位によって分極の向きが異なるようにすることも可能である。圧電層１０の１つの面の中で分極の向きが互いに逆である２種類の領域が混在している例を図１６に示す。図１６においては、白い領域は「＋」の極性であり、ハッチングが入っている領域は「－」の極性である。
　（実施の形態５）
　図１７を参照して、本発明に基づく実施の形態５における圧電デバイス１１０について説明する。圧電デバイス１１０では、圧電層１０の上側を支持膜７が覆っている。支持膜７は、ＳｉＮ、ＳｉＯ2、ＡｌＮ、ＺｎＯ、Ｔａ2Ｏ5などの中から選択されるいずれかの材料で形成されたものであってよい。支持膜７、圧電層１０および中間層３は、それぞれ平面的に見て所望の形状となるようにパターニングされていてもよい。本実施の形態における圧電デバイス１１０においては、メンブレン部６は、圧電層１０の一方の表面を覆うように配置された支持膜７を含み、メンブレン部６において支持膜７と圧電層１０とは一体となって振動する。
　本実施の形態では、上部電極５と下部電極４との間に電位差を与えることにより、圧電層１０を歪ませることができる。メンブレン部６のうち圧電層１０以外の部分は、電位差を与えられたこと自体によっては変形しない。メンブレン部６のうち圧電層１０のみが歪むことによって、結果的に、メンブレン部６は上下に屈曲するように振動する。
　ここで、圧電層１０がそれぞれ向きの異なる分極領域を備えることは、用途によってはデバイスの特性を低下させることもあり得る。たとえば図１において、第１分極領域４１と第２分極領域４２とを有する圧電層１０のうち、第１圧電領域４１がデバイスの特性を低下させることもあり得る。
　この場合、第１分極領域４１によるデバイスの特性低下を抑制するための構造が必要となる。
　そのためには、たとえば圧電デバイス１１０のような構成を採用すればよい。具体的には、メンブレン部６を有する圧電デバイス１１０は、圧電体の単結晶からなる圧電層１０を備え、圧電層１０の少なくとも一部はメンブレン部６に含まれ、メンブレン部６において圧電層１０の表面に電極５が形成されており、圧電層１０は、第１の分極状態である第１分極領域４１と、第２の分極状態である第２分極領域４２とを含み、第１分極領域４１上には支持膜７が形成されている。
　支持膜７を設けることにより、メンブレン部６の応力中立面が第１分極領域４１付近に存在することになる。メンブレン部６における面内応力を表示したものを図１８に示す。応力中立面２０の近傍に注目したところ、応力中立面２０より外周側では、矢印８１に示すように引っ張る内部応力が発生する。応力中立面２０より内外周側では、矢印８２に示すように圧縮する内部応力が発生する。応力中立面２０近傍では面内応力が小さくなっている。これに伴い、圧電層１０の変形への寄与の度合いも軽微なものとなる。
　なお、応力中立面２０は第１分極領域４１の内部を通っていてもよい。
　本実施の形態で示したように、第１分極領域４１と第２分極領域４２とは厚み方向に分かれており、第１分極領域４１と第２分極領域４２との境目は、メンブレン部６に含まれる圧電層１０の内部のうち厚み方向に関して支持膜７寄りにあることが好ましい。
　本実施の形態で示したように、第１分極領域４１および第２分極領域４２は、同一の圧電層１０内に形成されていることが好ましい。この場合、単結晶圧電体の内部に第１分極領域４１および第２分極領域４２があることになる。
　なお、上記実施の形態のうち複数を適宜組み合わせて採用してもよい。
　なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
　１　基板、１ａ　活性層、１ｂ　基礎部、１ｅ　薄肉部、１ｆ　厚肉部、２　絶縁層、３　中間層、４　下部電極、５　上部電極、６　メンブレン部、７　支持膜、１０　圧電層、１３　絶縁膜、１５　櫛形電極、１６，１６ａ，１６ｂ　界面、１７　圧電単結晶基板、２０　応力中立面、２１　空間、４１　第１分極領域、４２　第２分極領域、４３　第３分極領域、８１，８２　矢印、１０１，１０２，１０３，１０４，１０５，１０６，１０７，１０８，１０９，１１０　圧電デバイス。

Claims (9)

  1. 　メンブレン部を有する圧電デバイスであって、
    　圧電体の単結晶からなる圧電層を備え、
    　前記圧電層の少なくとも一部は前記メンブレン部に含まれ、
    　前記メンブレン部において前記圧電層の表面に電極が形成されており、
    　前記圧電層は、第１の分極状態である第１分極領域と、第２の分極状態である第２分極領域とを含み、前記第１分極領域と前記第２分極領域とは、厚み方向または面内方向に分かれている、圧電デバイス。
  2. 　前記第１の分極状態と、前記第２の分極状態とは、分極の向きが互いに逆である、請求項１に記載の圧電デバイス。
  3. 　前記第１分極領域と前記第２分極領域とは、前記圧電層の厚み方向に分かれており、両者の界面は前記電極の近傍にある、請求項１または２に記載の圧電デバイス。
  4. 　前記圧電体は、ＬｉＴａＯ3またはＬｉＮｂＯ3である、請求項１から３のいずれかに記載の圧電デバイス。
  5. 　前記メンブレン部が屈曲振動をする、請求項１から４のいずれかに記載の圧電デバイス。
  6. 　前記メンブレン部が板波またはバルク波を利用する、請求項１から４のいずれかに記載の圧電デバイス。
  7. 　前記メンブレン部は、前記圧電層の一方の表面を覆うように配置された支持膜を含み、前記メンブレン部において前記支持膜と前記圧電層とは一体となって振動する、請求項５に記載の圧電デバイス。
  8. 　前記第１分極領域と前記第２分極領域とは厚み方向に分かれており、前記第１分極領域と前記第２分極領域との境目は、前記メンブレン部に含まれる前記圧電層の内部のうち厚み方向に関して前記支持膜寄りにある、請求項６に記載の圧電デバイス。
  9. 　前記第１分極領域および前記第２分極領域は、同一の圧電層内に形成されている、請求項１から８のいずれかに記載の圧電デバイス。
PCT/JP2019/023737 2018-07-30 2019-06-14 圧電デバイス WO2020026611A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/161,727 US11784629B2 (en) 2018-07-30 2021-01-29 Piezoelectric device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018142876 2018-07-30
JP2018-142876 2018-07-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/161,727 Continuation US11784629B2 (en) 2018-07-30 2021-01-29 Piezoelectric device

Publications (1)

Publication Number Publication Date
WO2020026611A1 true WO2020026611A1 (ja) 2020-02-06

Family

ID=69231181

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/023737 WO2020026611A1 (ja) 2018-07-30 2019-06-14 圧電デバイス

Country Status (2)

Country Link
US (1) US11784629B2 (ja)
WO (1) WO2020026611A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07206600A (ja) * 1994-01-24 1995-08-08 Matsushita Electric Ind Co Ltd 積層強誘電体及びその接合方法
JP2010093598A (ja) * 2008-10-09 2010-04-22 Murata Mfg Co Ltd 圧電振動子およびその製造方法
WO2015190322A1 (ja) * 2014-06-12 2015-12-17 株式会社村田製作所 圧電デバイス
WO2016175013A1 (ja) * 2015-04-30 2016-11-03 株式会社村田製作所 圧電デバイス、圧電トランスおよび圧電デバイスの製造方法
JP2017224969A (ja) * 2016-06-15 2017-12-21 学校法人早稲田大学 圧電素子及び圧電変換装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4074493B2 (ja) * 2001-08-31 2008-04-09 日本碍子株式会社 セラミック素子
JP2005094735A (ja) * 2003-08-12 2005-04-07 Murata Mfg Co Ltd 電子部品およびその製造方法
JP4404218B2 (ja) 2006-03-29 2010-01-27 セイコーエプソン株式会社 音叉振動子およびその製造方法
US9337800B1 (en) * 2011-10-12 2016-05-10 Sandia Corporation Microresonator electrode design
SG11201600283XA (en) 2013-08-21 2016-02-26 Murata Manufacturing Co Piezoelectric resonator and method for manufacturing the same
KR102066960B1 (ko) 2016-08-03 2020-01-16 삼성전기주식회사 박막 벌크 음향 공진기 및 이를 포함하는 필터

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07206600A (ja) * 1994-01-24 1995-08-08 Matsushita Electric Ind Co Ltd 積層強誘電体及びその接合方法
JP2010093598A (ja) * 2008-10-09 2010-04-22 Murata Mfg Co Ltd 圧電振動子およびその製造方法
WO2015190322A1 (ja) * 2014-06-12 2015-12-17 株式会社村田製作所 圧電デバイス
WO2016175013A1 (ja) * 2015-04-30 2016-11-03 株式会社村田製作所 圧電デバイス、圧電トランスおよび圧電デバイスの製造方法
JP2017224969A (ja) * 2016-06-15 2017-12-21 学校法人早稲田大学 圧電素子及び圧電変換装置

Also Published As

Publication number Publication date
US20210152149A1 (en) 2021-05-20
US11784629B2 (en) 2023-10-10

Similar Documents

Publication Publication Date Title
US11495728B2 (en) Piezoelectric device and method of manufacturing piezoelectric device
JP5513287B2 (ja) ピストン・ダイアフラムを有した圧電型マイクロスピーカ及びその製造方法
JP4930381B2 (ja) 圧電振動装置
JP6365690B2 (ja) 圧電デバイスの製造方法
WO2015190429A1 (ja) 圧電デバイスおよび圧電デバイスの製造方法
US11806750B2 (en) MEMS device
JP2011136412A (ja) 最適駆動式圧電メンブレンの製造方法
JP2013243512A (ja) 超音波トランスデューサー、超音波プローブおよび超音波検査装置
US20220246831A1 (en) Piezoelectric device
US11762192B2 (en) Optical scanning device and method of manufacturing the same
JP7307029B2 (ja) 圧電デバイス及び圧電デバイスの製造方法
JP5627279B2 (ja) 振動発電デバイスおよびその製造方法
WO2021053884A1 (ja) 圧電素子およびその製造方法
WO2020026611A1 (ja) 圧電デバイス
WO2021106266A1 (ja) 圧電デバイス
JP2007288504A (ja) 圧電薄膜共振子
WO2020136983A1 (ja) 圧電トランスデューサ
WO2021100248A1 (ja) 圧電デバイス
JP6960889B2 (ja) 光走査装置およびその駆動方法
JP6421828B2 (ja) 圧電デバイスの製造方法
JP5459113B2 (ja) アクチュエータ及びこれを備えるスピーカ
TW202203480A (zh) 壓電微機械超聲波換能器及其製作方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19843870

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19843870

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP