WO2019095214A1 - Tft阵列结构及其绑定区、绑定区的制作方法 - Google Patents
Tft阵列结构及其绑定区、绑定区的制作方法 Download PDFInfo
- Publication number
- WO2019095214A1 WO2019095214A1 PCT/CN2017/111372 CN2017111372W WO2019095214A1 WO 2019095214 A1 WO2019095214 A1 WO 2019095214A1 CN 2017111372 W CN2017111372 W CN 2017111372W WO 2019095214 A1 WO2019095214 A1 WO 2019095214A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- layer
- metal
- disposed
- substrate
- conductive layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 149
- 239000002184 metal Substances 0.000 claims abstract description 149
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000010410 layer Substances 0.000 claims description 273
- 238000005530 etching Methods 0.000 claims description 22
- 238000000059 patterning Methods 0.000 claims description 10
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 9
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 239000011241 protective layer Substances 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000002253 acid Substances 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 235000006408 oxalic acid Nutrition 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 125000000449 nitro group Chemical group [O-][N+](*)=O 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 235000021419 vinegar Nutrition 0.000 claims 1
- 239000000052 vinegar Substances 0.000 claims 1
- 238000005260 corrosion Methods 0.000 abstract description 9
- 230000007797 corrosion Effects 0.000 abstract description 9
- 230000001590 oxidative effect Effects 0.000 abstract description 7
- 239000010949 copper Substances 0.000 description 18
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910000979 O alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-N phosphoric acid Substances OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
Definitions
- Process double-layer structure (Mo/Cu, molybdenum alloy/Cu, Ti/Cu, etc.), in which Cu metal is usually disposed above, and because Cu surface is not provided with an oxidation resistant film layer for protection, oxidative corrosion is likely to occur, which may affect bonding pad Contact resistance affects product reliability.
- the technical problem to be solved by the present invention is to provide a bonding region of a T FT array structure that avoids oxidative corrosion of Cu metal in a metal layer, a TFT array structure having the bonding region, and a bonding region Production Method.
- FIG. 2 is a schematic structural diagram of a binding area according to a second embodiment of the present invention.
- the light-transmitting conductive layer 40 is an IT0 (indium tin oxide) layer or an IZ0 (indium zinc oxide) layer.
- the metal laminate 20 is a metal laminate having a (:11 (copper) layer, and the light-transmitting conductive layer 40 is protected on the metal laminate 20 to avoid (:1! metal oxidative corrosion.
- the metal laminate 20 includes a first metal layer 21 and a second metal layer 22 having a layer of germanium, and a second metal layer 22 is disposed between the first metal layer 21 and the first substrate 10;
- the first metal layer 21 and the second metal layer 22 are overlapped by via holes.
- the manner in which the first metal layer 21 and the second metal layer 22 are joined may be other methods, such as soldering, bonding, etc., and the invention is not specifically limited.
- a single layer structure made of an alloy or a conductor metal oxide or the like.
- the first metal electrode 2 and the second metal layer 22 of the bonding region are formed by patterning the same metal layer formed by deposition, and both are on the same plane.
- the second metal electrode 5 and the first metal layer 21 of the bonding region are formed by patterning the same metal layer formed by deposition, both on the same plane.
- the insulating layer 3 and the second insulating layer 32 of the bonding region are formed by processing the same insulating material layer, and both are on the same plane.
- the protective layer 6 and the first insulating layer 31 of the bonding region are formed by processing the same insulating material layer, and both are on the same plane.
- the processing methods and the like of the above layers can be realized by the prior art. ⁇ 0 2019/095214
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种TFT阵列结构及其绑定区、绑定区的制作方法，绑定区包括第一基板（10）、设置在第一基板（10）上的金属叠层（20）、设置在第一基板（10）上并覆盖金属叠层（20）边缘的绝缘叠层（30）、以及设置在金属叠层（20）上的透光导电层（40）；金属叠层（20）包括具有Cu层的第一金属层（21）；透光导电层（40）覆盖在第一金属层（21）上。在TFT阵列结构的绑定区中，通过透光导电层（40）在金属层上的设置，对金属层进行保护，避免金属层中的Cu金属氧化腐蚀。
Description
\¥0 2019/095214 卩（：17 謂17/111372
技术领域
[0001] 本发明涉及发光显示技术领域， 尤其涉及一种 TFT阵列结构及其绑定区、 绑定 区的制作方法。
背景技术
[0002] 现有 AMOLED （主动式有机发光二极体） 技术， 较多采用 Top emission （顶发 光） 结构。 现有的 AMOLED top emission Array结构 （主动式有机发光二极管的 阵列结构） 的 PE （像素电极） 层一般采用 ITO/Ag/ITO三层结构， 其中 Ag是容 易氧化材料， 若在 bonding区 （绑定区） 保留 ITO/Ag/ITO层， 容易发生腐蚀影 响 bonding pad （绑定焊盘） 接触电阻， 因此一般在 bonding pad区域不留下 PE 膜层， 同时 SD （Source&Drain Electrode） 金属使用耐氧化的 Ti/Al/Ti金属结构 ， 避免裸露后的氧化腐蚀。
[0003] 在 AMOLED top emission Array结构中， SD金属也有采用 Cu
工艺双层结构 （Mo/Cu、 钼合金 /Cu、 Ti/Cu等） ， 其中 Cu金属通常设置在上方 ， 而因为 Cu表面没有设置耐氧化膜层进行保护， 容易发生氧化腐蚀， 会影响 bonding pad接触电阻， 影响产品可靠度。
技术问题
[0004] 本发明要解决的技术问题在于， 提供一种避免金属层中的 Cu金属氧化腐蚀的 T FT阵列结构的绑定区以及具有该绑定区的 TFT阵列结构、 以及该绑定区的制作方 法。
问题的解决方案
技术解决方案
[0005] 本发明解决其技术问题所采用的技术方案是： 提供一种绑定区， 包括基板、 设 置在所述基板上的金属叠层、 设置在所述基板上并覆盖所述金属叠层边缘的绝 缘叠层、 设置在所述金属叠层上的像素电极层、 设置在所述绝缘叠层上并覆盖 所述像素电极层边缘的像素定义层、 以及设置在所述像素电极层上的金属保护
\¥0 2019/095214 叠层。
[0006] 本发明还提供一种了?!阵列结构， 包括显示区和上述的绑定区； 所述绑定区连 接在所述显示区的***。
[0007] 本发明还提供一种上述绑定区的制作方法， 包括以下步骤：
[0008] 1、 在了?!阵列结构制备过程中， 对其上的像素电极层进行第一次光刻胶图案 化， 使绑定区的上的像素电极层裸露出来；
[0009] 82、 对所述绑定区上的像素电极层依次进行第一次刻蚀和第二次刻蚀， 分别将 所述像素电极层的顶部透光导电层和反射导电层刻蚀， 留下所述像素电极层的 底部透光导电层；
[0010] 3、 对所述绑定区上的底部透光导电层进行第二次光刻胶图案化， 将位于所述 绑定区金属叠层上的底部透光导电层覆盖；
[0011] 4、 对所述绑定区上的底部透光导电层进行第三次刻蚀， 去除所述金属叠层上 以外的其他底部透光导电层， 留下位于所述绑定区的金属叠层上的底部透光导 电层， 以形成覆盖在所述金属叠层的具有〇!层的第一金属层上的透光导电层。 发明的有益效果
有益效果
[0012] 本发明的有益效果： 在了?!阵列结构的绑定区中， 通过透光导电层在金属层上 的设置， 对金属层进行保护， 避免金属层中的〇!金属氧化腐蚀。
[0013] 本发明的绑定区， 相较于现有技术， 增加了第二次光刻图案化处理， 留下像素 电极层底部的透光导电层， 作为绑定区的保护层， 对绑定区的金属层进行保护
对附图的简要说明
附图说明
[0014] 下面将结合附图及实施例对本发明作进一步说明， 附图中：
[0015] 图 1是本发明第一实施例的绑定区的结构示意图；
[0016] 图 2是本发明第二实施例的绑定区的结构示意图；
[0017]
阵列结构的结构示意图。
\¥0 2019/095214 卩（：17 謂17/111372 发明实施例
本发明的实施方式
[0018] 为了对本发明的技术特征、 目的和效果有更加清楚的理解， 现对照附图详细说 明本发明的具体实施方式。
[0019] 本发明的 TFT阵列结构的绑定区， 所述的 TFT阵列结构用于 AMOLED显示器中 ， 作为 AMOLED top emission Array结构 （主动式有机发光二极管的阵列结构）
[0020] 如图 1所示， 本发明第一实施例的 TFT阵列结构的绑定区， 可包括第一基板 10 、 设置在第一基板 10上的金属叠层 20、 设置在第一基板 10上并覆盖金属叠层 20 边缘的绝缘叠层 30、 以及设置在金属叠层 20上的透光导电层 40, 透光导电层 40 两端边缘与绝缘叠层 30相抵。
[0021] 金属叠层 20为具有 Cu （铜） 层的金属叠层， 透光导电层 40在金属叠层 20上对其 进行保护， 避免 Cu金属氧化腐蚀。
[0022] 本实施例中， 金属叠层 20包括具有 Cu层的第一金属层 21 （可称为 Ml或 M2） 。
透光导电层 40设置在第一金属层 21上， 将第一金属层上 21上表面露出的部分覆 盖。
[0023] 透光导电层 40为 IT0 （氧化铟锡） 层或 IZ0 （铟锌氧化物） 层。
[0024] 该透光导电层 40为设置在第一金属层 21上的像素电极层 （0LED阳极） 经蚀刻 后留下的底部透光导电层。 像素电极层通常为三层结构， 由高透过率、 高导电 率的透光导电层以及高反射率、 高导电率和耐腐蚀的反射导电层组成， 通常为 IT O/Ag/ITO或 IZO/Ag/IZO三层结构。 在形成透光导电层 40时， 依次将相邻的透光 导电层和反射导电层刻蚀， 留下其中的一层透光导电层， 即形成第一金属层 21 上的透光导电层 40。
[0025] 作为选择， 第一金属层 21可为双层结构， 包括 Cu层、 以及设置在 Cu层朝向第 一基板 10—侧的金属导电层； 金属导电层为 Al、 Mo、 Cu、 Ti、 Mo合金、 GZO、 ZIO等金属、 合金、 导体金属氧化物中至少一种制成。 对于该双层结构的第一金 属层 21， 其 Cu层朝向透光导电层 40。
[0026] 作为选择， 第一金属层 21也可为三层结构， 包括 Cu层、 设置在 Cu层相对两侧
\¥0 2019/095214 卩（：17 謂17/111372 并分别朝向第一基板 10和透光导电层 40的金属导电层； 金属导电层为 1、 ]\^〇、 〇!、 ！!、 〇合金、 GZO^ å10等金属、 合金、 导体金属氧化物中至少一种制成
[0027] 本实施例中， 对应第一金属层 21， 绝缘叠层 30设置在第一基板 10上并覆盖第一 金属层 21的边缘， 保护第一金属层 21的边界。 该绝缘叠层 30可为氧化硅 （8^
） 或氮化硅 （8^） 等制成的绝缘层。
[0028] 如图 2所示， 本发明第二实施例的了?!阵列结构的绑定区， 可包括第一基板 10 、 设置在第一基板 10上的金属叠层 20、 设置在第一基板 10上并覆盖金属叠层 20 边缘的绝缘叠层 30、 以及设置在金属叠层 20上的透光导电层 40。
[0029] 金属叠层 20为具有（：11 （铜） 层的金属叠层， 透光导电层 40在金属叠层 20上对其 进行保护， 避免（：1!金属氧化腐蚀。
[0030] 本实施例中， 金属叠层 20包括具有〇1层的第一金属层 21和第二金属层 22， 第二 金属层 22设置在第一金属层 21和第一基板 10之间； 第一金属层 21和第二金属层 2 2通过过孔搭接。 可以理解的是， 在其他实施例中， 第一金属层 21与第二金属层 22的接合方式也可以采用其他方式， 例如焊接、 粘接等， 本发明不做具体的限 定。
[0031] 透光导电层 40覆盖在第一金属层 21上。 该透光导电层 40和第一金属层 21具体可 参考上述第一实施例中相关所述， 在此不再赘述。
[0032] 第二金属层 22可与第一金属层 21采用相同材料制成， 同样可为双层或三层结构 。 例如， 第二金属层 22为双层结构， 包括（：1!层、 以及设置在〇1层朝向第一基板 1 0—侧的金属导电层； 金属导电层为八1、 Mo、 〇1、 II、 Mo合金、
金属、 合金、 导体金属氧化物中至少一种制成。 或者， 第二金属层 22为三层结 构， 包括（：1!层、 设置在〇1层相对两侧并分别朝向第一基板 10和第一金属层 21的 金属导电层； 金属导电层为八1、 Mo、 〇1、 II、 Mo合金、
合 金、 导体金属氧化物中至少一种制成。
[0033] 此外， 第二金属层 22也可为八1、 Mo、 〇1、 II、 Mo合金、
合金或导体金属氧化物等制成的单层结构。
[0034] 本实施例中， 对应金属叠层 20， 绝缘叠层 30包括第一绝缘层 31和第二绝缘层 32
。 第二绝缘层 32设置在第一基板 10上并覆盖第二金属层 22, 保护第二金属层 22 的边界， 覆盖的区域可为第二金属层 22的边缘部或者整体。 第一绝缘层 31设置 在第二绝缘层 32上并覆盖第一金属层 21的边缘， 保护第一金属层 21的边界。
[0035] 第一绝缘层 31和第二绝缘层 32均可采用氧化硅 (SiOx) 或氮化硅 (SiNx) 等材 料制成。
[0036] 如图 3所示， 本发明的 TFT阵列结构， 包括显示区和上述的绑定区 (非显示区 ) ; 绑定区连接在显示区的***。 图 3中， 虚线左边部分为显示区， 右边部分为 绑定区。 本发明的 TFT阵列结构用于 AM0LED显示器中， 作为 AMOLED top emission Array结构 (主动式有机发光二极管的阵列结构) 。
[0037] 本发明的 TFT阵列结构的一个实施例中， 显示区包括第二基板 1、 设置在第二 基板 1上的第一金属电极 2、 设置在第二基板 1上并覆盖第一金属电极 2的绝缘层 3 、 设置在绝缘层 3上的岛状半导体层 4、 设置在绝缘层 3上并延伸至岛状半导体层 4上的第二金属电极 5、 依次设置在第二金属电极 5上的保护层 6和平坦化层 7、 设 置在平坦化层 7上的像素电极层 8、 以及设置在平坦化层 7上并覆盖像素电极层 8 边缘的像素定义层 9。
[0038] 像素定义层 9对像素电极层 8的边界进行保护。 该像素定义层 9采用有机材料制 成。
[0039] 平坦化层 7上设有过孔 71， 过孔 71贯穿平坦化层 7延伸至保护层 6; 像素电极层 8 沿平坦化层 7延伸并覆盖过孔 71的内表面。 过孔 71为敞口状孔， 其底面可位于第 二金属电极 5表面上。
[0040] 平坦化层 7采用有机材料制成， 进一步为光阻类的有机材料。
[0041] 其中， 第二基板 1和绑定区的第一基板 10—体连接， 形成一个整体的基板。
[0042] 第一金属电极 2和绑定区的第二金属层 22为沉积形成的同一金属层经图案化加 工形成， 两者处于同一平面上。 第二金属电极 5和绑定区的第一金属层 21为沉积 形成的同一金属层经图案化加工形成， 两者处于同一平面上。 绝缘层 3和绑定区 的第二绝缘层 32为在同一绝缘材料层加工形成， 两者处于同一平面上。 保护层 6 和绑定区的第一绝缘层 31为在同一绝缘材料层加工形成， 两者处于同一平面上 。 上述的各层的加工方式等均可采用现有技术实现。
\¥0 2019/095214
[0043] 可以理解地， 本发明了?!阵列结构的显示区的制备及结构等可采用现有技术实 现。
[0044] 本发明的了?!阵列结构的绑定区的制作形成， 可在整个了?!阵列结构制作过程 中形成。 作为选择， 该绑定区的制作方法， 可包括以下步骤：
[0045] 1、 在
阵列结构制备过程中， 对其上的像素电极层进行第一次光刻胶 （M 八3幻 图案化， 使绑定区的上的像素电极层裸露出来。
[0046] 82、 对绑定区上的像素电极层依次进行第一次刻蚀和第二次刻蚀， 分别将像素 电极层的顶部透光导电层和反射导电层刻蚀， 留下像素电极层的底部透光导电 层。
[0047] 第一次刻蚀时， 采用的刻蚀溶液为草酸溶液， 对像素电极层的顶部透光导电层 （110） 进行刻蚀。 草酸溶液对反射导电层 （ §） 不会产生刻蚀作用。 在第一次 刻蚀后， 反射导电层裸露出来。
[0048] 第二次刻蚀时， 采用的刻蚀溶液为磷醋硝基底的酸溶液， 对反射导电层 （八§） 进行刻蚀。 该磷醋硝基底的酸溶液不会对透光导电层 （ 。） 产生刻蚀作用， 因 此不会刻蚀底部透光导电层 （ 。） 。
[0049] 33、 对绑定区上的底部透光导电层进行第二次光刻胶图案化， 将位于绑定区的 金属叠层 20上的底部透光导电层覆盖。
[0050] 在实际操作中， 光刻胶图案化是整面的， 第二次光刻胶图案化的区域并不止绑 定区， 还包括对显示区第二次光刻胶图案化。
[0051] 4、 对绑定区上的底部透光导电层进行第三次刻蚀， 去除金属叠层 20上以外的 其他底部透光导电层， 留下位于绑定区的金属叠层 20上的底部透光导电层， 以 形成覆盖在金属叠层 20的具有（：1!层的第一金属层 21上的透光导电层 40， 如图 1-3 所示。
[0052] 进一步， 在步骤 33之后， 还对不需留下底部透光导电层的区域进行第三次刻蚀 ， 将底部透光导电层刻蚀去除。
[0053] 可以理解地， 本发明的了?!阵列结构的制作可采用现有技术实现， 在现有技术 基础上， 增加第二次的 MASK， 将位于绑定区的像素电极层的底部透光导电层保 留， 作为绑定区上金属层的保护层， 保护金属层中〇!金属不被氧化腐蚀。
\¥0 2019/095214 卩（：17 謂17/111372
[0054] 以上所述仅为本发明的实施例， 并非因此限制本发明的专利范围， 凡是利用本 发明说明书及附图内容所作的等效结构或等效流程变换， 或直接或间接运用在 其他相关的技术领域， 均同理包括在本发明的专利保护范围内。
Claims
\¥0 2019/095214 卩（：17 謂17/111372
权利要求书
[权利要求 1] 一种
阵列结构的绑定区， 其特征在于， 包括第一基板、 设置在所 述第一基板上的金属叠层、 设置在所述第一基板上并覆盖所述金属叠 层边缘的绝缘叠层、 以及设置在所述金属叠层上的透光导电层； 所述 金属叠层包括具有〇!层的第一金属层； 所述透光导电层覆盖在所述 第一金属层上。
[权利要求 2] 根据权利要求 1所述的绑定区， 其特征在于， 所述透光导电层为 111) 层或 1å0层。
[权利要求 3] 根据权利要求 1所述的绑定区， 其特征在于， 所述透光导电层为设置 在所述第一金属层上的像素电极层经蚀刻后留下的底部透光导电层。
[权利要求 4] 根据权利要求 1所述的绑定区， 其特征在于， 所述第一金属层为双层 结构， 包括所述〇!层、 以及设置在所述〇!层朝向所述第一基板一侧 的金属导电层； 所述金属导电层为八1、 Mo、 〇1、 II、 Mo合金、 0å0 以及 å10中至少一种制成。
[权利要求 5] 根据权利要求 1所述的绑定区， 其特征在于， 所述第一金属层为三层 结构， 包括所述〇!层、 设置在所述〇!层相对两侧并分别朝向所述第 一基板和透光导电层的金属导电层；
、 II、 Mo合金、
[权利要求 6] 根据权利要求 1所述的绑定区， 其特征在于， 所述金属叠层还包括设 置在所述第一金属层和第一基板之间的第二金属层； 所述第一金属层 和第二金属层通过过孔搭接。
[权利要求 7] 根据权利要求 6所述的绑定区， 其特征在于， 所述第二金属层为双层 结构， 包括〇!层以及设置在所述(：1!层朝向所述第一基板一侧的金属 导电层； 所述金属导电层为八1、 Mo、 〇1、 II、 Mo合金、
0中至少一种制成。
[权利要求 8] 根据权利要求 6所述的绑定区， 其特征在于， 所述第二金属层为三层 结构， 包括〇!层、 设置在所述〇!层相对两侧并分别朝向所述第一基 板和第一金属层的金属导电层； 所述金属导电层为 1、 Mo、 〇!、 II
\¥0 2019/095214
、 Mo合金、
[权利要求 9] 根据权利要求 6所述的绑定区， 其特征在于， 所述绝缘叠层包括第一 绝缘层和第二绝缘层；
所述第二绝缘层设置在所述第一基板上并覆盖所述第二金属层， 所述 第一绝缘层设置在所述第二绝缘层上并覆盖所述第一金属层的边缘。
[权利要求 10] 一种
阵列结构， 其特征在于， 包括显示区和权利要求 1-9任一项 所述的绑定区； 所述绑定区连接在所述显示区的***。
[权利要求 11] 根据权利要求 10所述的
阵列结构， 其特征在于， 所述显示区包括 第二基板、 设置在所述第二基板上的第一金属电极、 设置在所述第二 基板上并覆盖所述第一金属电极的绝缘层、 设置在所述绝缘层上的岛 状半导体层、 设置在所述绝缘层上并延伸至所述岛状半导体层上的第 二金属电极、 依次设置在所述第二金属电极上的保护层和平坦化层、 设置在平坦化层上的像素电极层、 以及设置在所述平坦化层上并覆盖 所述像素电极层边缘的像素定义层。
[权利要求 12] 根据权利要求 11所述的
阵列结构， 其特征在于， 所述平坦化层上 设有过孔， 所述过孔贯穿所述平坦化层延伸至所述保护层； 所述像素 电极层沿所述平坦化层延伸并覆盖所述过孔的内表面。
[权利要求 13] 根据权利要求 11所述的
阵列结构， 其特征在于， 所述第二基板和 所述绑定区的第一基板一体连接， 形成一个整体的基板。
[权利要求 14] 根据权利要求 11所述的了?!阵列结构， 其特征在于， 所述第一金属电 极和所述绑定区的第二金属层为沉积形成的同一金属层经图案化加工 形成； 所述第二金属电极和所述绑定区的第一金属层为沉积形成的同 一金属层经图案化加工形成。
[权利要求 15] 一种权利要求 1-9任一项所述的绑定区的制作方法， 其特征在于， 包 括以下步骤：
81、 在
阵列结构制备过程中， 对其上的像素电极层进行第一次光 刻胶图案化， 使绑定区的上的像素电极层裸露出来；
52、 对所述绑定区上的像素电极层依次进行第一次刻蚀和第二次刻蚀
\¥0 2019/095214
， 分别将所述像素电极层的顶部透光导电层和反射导电层刻蚀， 留下 所述像素电极层的底部透光导电层；
3、 对所述绑定区上的底部透光导电层进行第二次光刻胶图案化， 将 位于所述绑定区金属叠层上的底部透光导电层覆盖；
4、 对所述绑定区上的底部透光导电层进行第三次刻蚀， 去除所述金 属叠层上以外的其他底部透光导电层， 留下位于所述绑定区的金属叠 层上的底部透光导电层， 以形成覆盖在所述金属叠层的具有〇!层的 第一金属层上的透光导电层。
[权利要求 16] 根据权利要求 15所述的制作方法， 其特征在于， 步骤 32中， 第一次刻 蚀采用的刻蚀溶液为草酸溶液； 第二次刻蚀采用的刻蚀溶液为磷醋硝 基底的酸溶液。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201780096681.8A CN111344865A (zh) | 2017-11-16 | 2017-11-16 | Tft阵列结构及其绑定区、绑定区的制作方法 |
| PCT/CN2017/111372 WO2019095214A1 (zh) | 2017-11-16 | 2017-11-16 | Tft阵列结构及其绑定区、绑定区的制作方法 |
| TW107140626A TW201924071A (zh) | 2017-11-16 | 2018-11-15 | 一種薄膜電晶體陣列結構及其綁定區、綁定區的製作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2017/111372 WO2019095214A1 (zh) | 2017-11-16 | 2017-11-16 | Tft阵列结构及其绑定区、绑定区的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2019095214A1 true WO2019095214A1 (zh) | 2019-05-23 |
Family
ID=66540008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/CN2017/111372 WO2019095214A1 (zh) | 2017-11-16 | 2017-11-16 | Tft阵列结构及其绑定区、绑定区的制作方法 |
Country Status (3)
| Country | Link |
|---|---|
| CN (1) | CN111344865A (zh) |
| TW (1) | TW201924071A (zh) |
| WO (1) | WO2019095214A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110286795A (zh) * | 2019-06-27 | 2019-09-27 | 业成科技（成都）有限公司 | 触控装置 |
| CN112071862A (zh) * | 2020-09-03 | 2020-12-11 | Tcl华星光电技术有限公司 | 发光面板及其制备方法、显示面板 |
| CN112542086A (zh) * | 2019-09-23 | 2021-03-23 | 上海和辉光电有限公司 | 显示面板及显示装置 |
| CN112736178A (zh) * | 2020-12-23 | 2021-04-30 | 惠州市华星光电技术有限公司 | mini-LED装置及制作方法 |
| CN112820764A (zh) * | 2021-01-15 | 2021-05-18 | 昆山国显光电有限公司 | 显示屏及显示屏的制备方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114284413B (zh) * | 2021-12-30 | 2023-04-11 | 江苏第三代半导体研究院有限公司 | 半导体器件的电极制作方法及半导体器件 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0980416A (ja) * | 1995-09-13 | 1997-03-28 | Sharp Corp | 液晶表示装置 |
| US20110177639A1 (en) * | 2010-01-19 | 2011-07-21 | Hoon Kang | Method for manufacturing a thin film transistor array panel |
| CN102569293A (zh) * | 2011-11-21 | 2012-07-11 | 友达光电股份有限公司 | 薄膜晶体管阵列及其线路结构 |
| CN102738205A (zh) * | 2012-07-04 | 2012-10-17 | 信利半导体有限公司 | 一种有机电致发光显示器及其制作方法 |
| CN103744213A (zh) * | 2013-12-25 | 2014-04-23 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制备方法 |
| CN104952791A (zh) * | 2015-06-26 | 2015-09-30 | 深圳市华星光电技术有限公司 | Amoled显示器件的制作方法及其结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104752465B (zh) * | 2013-12-30 | 2018-01-05 | 昆山工研院新型平板显示技术中心有限公司 | 顶发射有机发光显示器件的阵列基板及其制备方法 |
| CN104576659A (zh) * | 2015-02-09 | 2015-04-29 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
-
2017
- 2017-11-16 WO PCT/CN2017/111372 patent/WO2019095214A1/zh active Application Filing
- 2017-11-16 CN CN201780096681.8A patent/CN111344865A/zh active Pending
-
2018
- 2018-11-15 TW TW107140626A patent/TW201924071A/zh unknown
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0980416A (ja) * | 1995-09-13 | 1997-03-28 | Sharp Corp | 液晶表示装置 |
| US20110177639A1 (en) * | 2010-01-19 | 2011-07-21 | Hoon Kang | Method for manufacturing a thin film transistor array panel |
| CN102569293A (zh) * | 2011-11-21 | 2012-07-11 | 友达光电股份有限公司 | 薄膜晶体管阵列及其线路结构 |
| CN102738205A (zh) * | 2012-07-04 | 2012-10-17 | 信利半导体有限公司 | 一种有机电致发光显示器及其制作方法 |
| CN103744213A (zh) * | 2013-12-25 | 2014-04-23 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制备方法 |
| CN104952791A (zh) * | 2015-06-26 | 2015-09-30 | 深圳市华星光电技术有限公司 | Amoled显示器件的制作方法及其结构 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110286795A (zh) * | 2019-06-27 | 2019-09-27 | 业成科技（成都）有限公司 | 触控装置 |
| CN112542086A (zh) * | 2019-09-23 | 2021-03-23 | 上海和辉光电有限公司 | 显示面板及显示装置 |
| CN112071862A (zh) * | 2020-09-03 | 2020-12-11 | Tcl华星光电技术有限公司 | 发光面板及其制备方法、显示面板 |
| US11817461B2 (en) | 2020-09-03 | 2023-11-14 | Tcl China Star Optoelectronics Technology Co., Ltd. | Light-emitting panel, method manufacturing the same, and display device having the same with connection portion |
| CN112071862B (zh) * | 2020-09-03 | 2024-01-19 | Tcl华星光电技术有限公司 | 发光面板及其制备方法、显示面板 |
| CN112736178A (zh) * | 2020-12-23 | 2021-04-30 | 惠州市华星光电技术有限公司 | mini-LED装置及制作方法 |
| CN112736178B (zh) * | 2020-12-23 | 2022-04-26 | 惠州市华星光电技术有限公司 | mini-LED装置及制作方法 |
| CN112820764A (zh) * | 2021-01-15 | 2021-05-18 | 昆山国显光电有限公司 | 显示屏及显示屏的制备方法 |
| CN112820764B (zh) * | 2021-01-15 | 2022-09-23 | 昆山国显光电有限公司 | 显示屏及显示屏的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111344865A (zh) | 2020-06-26 |
| TW201924071A (zh) | 2019-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11114519B2 (en) | Organic light emitting display device and method of manufacturing the same | |
| WO2019095214A1 (zh) | Tft阵列结构及其绑定区、绑定区的制作方法 | |
| US10797124B2 (en) | Organic light emitting display substrate and manufacturing method thereof | |
| KR102458907B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| TWI503966B (zh) | 製造有機發光二極體顯示器之方法 | |
| KR102416742B1 (ko) | 투명 표시 장치 | |
| TWI570493B (zh) | 顯示裝置和製造其之方法 | |
| CN107546245A (zh) | 有机发光显示装置及其制造方法 | |
| KR101719372B1 (ko) | 반사 전극을 구비한 유기전계발광 표시장치 제조 방법 | |
| KR102453921B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| WO2016106946A1 (zh) | Coa型woled结构及制作方法 | |
| KR20150044083A (ko) | 유기 발광 표시 장치 및 이의 제조방법 | |
| US20120050235A1 (en) | Organic electroluminescence emitting display and method of manufacturing the same | |
| KR102410426B1 (ko) | 유기 발광 표시 장치 및 그의 제조 방법 | |
| JP6500196B2 (ja) | 表示装置および電子機器 | |
| KR20150069834A (ko) | 유기전계발광 표시장치 | |
| KR102317396B1 (ko) | 플렉서블 유기 발광 표시 장치 및 이의 제조 방법 | |
| CN113870693A (zh) | 显示装置和提供其的方法 | |
| KR20170021428A (ko) | 미러 기판의 제조 방법 및 이를 갖는 표시 장치 | |
| KR101930030B1 (ko) | 유기발광다이오드 표시장치 및 그 제조방법 | |
| KR102340734B1 (ko) | 유기 발광 표시 장치 및 그의 제조방법 | |
| KR102311938B1 (ko) | 유기전계발광 표시장치 및 그 제조 방법 | |
| CN114447053A (zh) | 显示装置以及制造显示装置的方法 | |
| JP4823685B2 (ja) | Ｅｌ装置及びその製造方法 | |
| JP2007179914A (ja) | Ｅｌ装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 17932364 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 17932364 Country of ref document: EP Kind code of ref document: A1 |