CN104576659A - 一种阵列基板及其制作方法、显示装置 - Google Patents

一种阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN104576659A
CN104576659A CN201510067673.3A CN201510067673A CN104576659A CN 104576659 A CN104576659 A CN 104576659A CN 201510067673 A CN201510067673 A CN 201510067673A CN 104576659 A CN104576659 A CN 104576659A
Authority
CN
China
Prior art keywords
circuit line
photoresist
underlay substrate
region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510067673.3A
Other languages
English (en)
Inventor
白金超
郭总杰
丁向前
刘晓伟
刘耀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510067673.3A priority Critical patent/CN104576659A/zh
Publication of CN104576659A publication Critical patent/CN104576659A/zh
Priority to US14/738,358 priority patent/US9412760B1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种阵列基板及其制作方法、显示装置，用以降低显示面板***电路区域的宽度，实现窄边框显示。所述阵列基板，包括衬底基板，衬底基板划分为像素区与***电路区，在所述像素区，包括依次位于所述衬底基板上的栅极、栅极绝缘层、半导体有源层、像素电极、源漏电极、钝化层和公共电极；在所述***电路区，包括依次位于所述衬底基板上的用栅极层金属形成的第一电路线、栅极绝缘层、用源漏电极层金属形成的第二电路线和钝化层，其中，所述第二电路线在所述衬底基板上的正投影区域与所述第一电路线在所述衬底基板上的正投影区域至少部分重叠，所述第二电路线通过贯穿所述栅极绝缘层的过孔直接与所述第一电路线电连接。

Description

一种阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。
背景技术
在当今薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，TFT-LCD)行业，窄边框化是一种发展趋势。为了实现窄边框，就需要尽可能的压缩像素区以外的***电路面积，其中最常用的手段就是采用阵列基板行驱动(Gate Driver On Array，GOA)技术，GOA技术是将栅极驱动做到阵列基板上，从而省掉栅极驱动集成电路部分。但是GOA单元会有大量的过孔和透明电极用于连接用栅极(Gate)层金属形成的电路线和用源漏极(SD)层金属形成的电路线，这就会占用大量的面积，影响薄膜晶体管液晶显示器窄边框的最小化。
现有技术制作得到的阵列基板如图1所示，阵列基板包括衬底基板12，衬底基板12划分为像素区11和***电路区10，衬底基板12上设置有栅极13和用栅极层金属形成的电路线14，电路线14位于***电路区10，栅极13和电路线14上设置有栅极绝缘层15，栅极绝缘层15上设置有半导体有源层16，半导体有源层16上设置有像素电极17，像素电极17上设置有源极18、漏极19和用源漏电极层金属形成的电路线110，漏极19与像素电极17电连接，电路线110位于***电路区10，源极18、漏极19和电路线110上设置有钝化层111，钝化层111上设置有公共电极112，公共电极112为透明电极，其中，在***电路区10中，当需要将电路线14和电路线110连接在一起传输信号时，现有技术与公共电极112同层制作的透明电极通过贯穿栅极绝缘层15和钝化层111的过孔将电路线14和电路线110连接在一起。
综上所述，现有技术阵列基板的***电路区中，连接用栅极层金属形成的电路线和用源漏极层金属形成的电路线时需要大量的过孔和透明电极，会占用***电路的大量面积，进而导致显示面板***电路区域的宽度较大。
发明内容
本发明实施例提供了一种阵列基板及其制作方法、显示装置，用以降低显示面板***电路区域的宽度，实现窄边框显示。
本发明实施例提供的一种阵列基板，包括衬底基板，所述衬底基板划分为像素区与***电路区，在所述像素区，包括依次位于所述衬底基板上的栅极、栅极绝缘层、半导体有源层、像素电极、源漏电极、钝化层和公共电极；在所述***电路区，包括依次位于所述衬底基板上的用栅极层金属形成的第一电路线、栅极绝缘层、用源漏电极层金属形成的第二电路线和钝化层，其中，所述第二电路线在所述衬底基板上的正投影区域与所述第一电路线在所述衬底基板上的正投影区域至少部分重叠，所述第二电路线通过贯穿所述栅极绝缘层的过孔直接与所述第一电路线电连接。
由本发明实施例提供的阵列基板，包括衬底基板，所述衬底基板划分为像素区与***电路区，由于在所述***电路区，包括依次位于所述衬底基板上的用栅极层金属形成的第一电路线、栅极绝缘层、用源漏电极层金属形成的第二电路线和钝化层，其中，所述第二电路线在所述衬底基板上的正投影区域与所述第一电路线在所述衬底基板上的正投影区域至少部分重叠，所述第二电路线通过贯穿所述栅极绝缘层的过孔直接与所述第一电路线电连接，与现有技术相比，可以有效的避免***电路用于连接用栅极层金属形成的电路线和用源漏极层金属形成的电路线的过孔和透明电极，从而减少了***电路的面积，降低了***电路区域的宽度，进而实现窄边框显示。
较佳地，所述第一电路线和所述第二电路线的材料相同。
这样，在具体制作过程中更加方便、简单。
较佳地，所述第一电路线和所述第二电路线的材料为铜，或钼铝钼。
本发明实施例还提供了一种显示装置，所述显示装置包括上述的阵列基板。
由于本发明实施例提供的显示装置包括上述的阵列基板，因此该显示装置可以实现窄边框显示。
本发明实施例还提供了一种阵列基板的制作方法，所述方法包括：
在衬底基板上依次制作栅极和第一电路线、栅极绝缘层、半导体有源层，其中，所述第一电路线为在***电路区用栅极层金属形成的电路线；
在完成上述步骤的衬底基板上沉积一透明导电层，在所述透明导电层上涂覆光刻胶，使用掩膜板对所述光刻胶曝光、显影，形成光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区；所述光刻胶完全保留区对应形成像素电极的区域，所述光刻胶完全去除区在所述衬底基板上的正投影区域与所述第一电路线在所述衬底基板上的正投影区域至少部分重叠；
对光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区进行刻蚀，形成像素电极和过孔，所述过孔贯穿所述栅极绝缘层以至少暴露出部分所述第一电路线；
在完成上述步骤的衬底基板上依次制作源漏电极和第二电路线、钝化层、公共电极，其中，第二电路线通过所述过孔直接与所述第一电路线电连接。
较佳地，所述掩膜板为半色调掩膜板或灰色调掩膜板。
这样，在实际操作过程中更加方便、简单。
较佳地，对光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区进行刻蚀，形成像素电极和过孔，所述过孔贯穿所述栅极绝缘层以至少暴露出部分所述第一电路线，具体包括：
通过第一次刻蚀，去除光刻胶完全去除区的透明导电层；
通过第二次刻蚀，形成过孔，并去除光刻胶部分保留区的光刻胶；所述过孔贯穿所述栅极绝缘层以至少暴露出部分所述第一电路线；
通过第三次刻蚀，去除暴露出的透明导电层；
去除光刻胶完全保留区的光刻胶，形成像素电极。
较佳地，所述第一次刻蚀采用湿法刻蚀。
这样，采用湿法刻蚀能够更好的刻蚀去掉暴露出的透明导电层。
较佳地，所述第二次刻蚀采用干法刻蚀。
这样，采用干法刻蚀能够更准确的对栅极绝缘层进行刻蚀，以便形成所需要的过孔。
较佳地，所述第三次刻蚀采用湿法刻蚀。
附图说明
图1为现有技术阵列基板截面结构示意图；
图2为本发明实施例提供的一种阵列基板的截面结构示意图；
图3为本发明实施例提供的一种阵列基板的制作方法流程图；
图4-图11分别为本发明实施例提供的一种阵列基板在制作过程中的不同阶段的截面结构示意图。
具体实施方式
本发明实施例提供了一种阵列基板及其制作方法、显示装置，用以降低显示面板***电路区域的宽度，实现窄边框显示。
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
下面结合附图详细介绍本发明具体实施例提供的阵列基板及其制作方法。
如图2所示，本发明具体实施例提供了一种阵列基板，包括衬底基板12，衬底基板12划分为像素区11与***电路区10，在像素区11，包括依次位于衬底基板12上的栅极13、栅极绝缘层15、半导体有源层16、像素电极17、源极18和漏极19、钝化层111和公共电极112；在***电路区10，包括依次位于衬底基板12上的用栅极层金属形成的第一电路线21、栅极绝缘层15、用源漏电极层金属形成的第二电路线22和钝化层111，其中，第二电路线22在衬底基板12上的正投影区域与第一电路线21在衬底基板12上的正投影区域至少部分重叠，第二电路线22通过贯穿栅极绝缘层15的过孔直接与第一电路线21电连接。
优选地，本发明具体实施例中第一电路线21和第二电路线22的材料相同，当然，在实际设计过程中，第一电路线21和第二电路线22的材料也可以不相同。具体地，本发明具体实施例第一电路线21和第二电路线22的材料为铜(Cu)，或为钼(Mo)铝(Al)钼(Mo)，当然，在具体实施时，本发明具体实施例中第一电路线21和第二电路线22的材料还可以为金属铝(Al)、金属Mo等金属材料，本发明具体实施例并不对第一电路线21和第二电路线22的具体材料作限定。
如图3所示，本发明具体实施例还提供了一种阵列基板的制作方法，所述方法包括：
S301、在衬底基板上依次制作栅极和第一电路线、栅极绝缘层、半导体有源层，其中，所述第一电路线为在***电路区用栅极层金属形成的电路线；
S302、在完成上述步骤的衬底基板上沉积一透明导电层，在所述透明导电层上涂覆光刻胶，使用掩膜板对所述光刻胶曝光、显影，形成光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区；所述光刻胶完全保留区对应形成像素电极的区域，所述光刻胶完全去除区在所述衬底基板上的正投影区域与所述第一电路线在所述衬底基板上的正投影区域至少部分重叠；
S303、对光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区进行刻蚀，形成像素电极和过孔，所述过孔贯穿所述栅极绝缘层以至少暴露出部分所述第一电路线；
S304、在完成上述步骤的衬底基板上依次制作源漏电极和第二电路线、钝化层、公共电极，其中，第二电路线通过所述过孔直接与所述第一电路线电连接。
下面结合附图详细介绍本发明具体实施例制作阵列基板的过程。
如图4所示，首先在衬底基板12上沉积一层金属层薄膜，本发明具体实施例中的衬底基板12为玻璃基板，当然也可以为其它类型的基板，这里不作具体的限定。本发明具体实施例中的金属层薄膜的材料为金属Cu、金属Mo、金属Al、金属MoAlMo等金属材料，本发明具体实施例并不对金属层薄膜的具体材料作限定。之后在金属层薄膜上涂覆光刻胶，并通过曝光、显影、刻蚀以及去除光刻胶的构图工艺形成栅极13和第一电路线21，第一电路线21位于衬底基板12的***电路区。栅极13和第一电路线21的具体制作过程与现有技术相同。
如图5所示，在完成图4制作的衬底基板上制作栅极绝缘层15，栅极绝缘层15的材料为氧化硅、氮化硅、氮氧化硅等，本发明具体实施例并不对栅极绝缘层的材料作具体限定，栅极绝缘层15的具体制作过程与现有技术相同，这里不再赘述。接着，在栅极绝缘层15上通过构图工艺制作半导体有源层16，半导体有源层16的具体制作过程与现有技术相同，这里不再赘述。
如图6所示，在完成图5制作的衬底基板12上沉积一透明导电层60，在该透明导电层60上涂覆光刻胶61，使用掩膜板对光刻胶61曝光、显影，形成光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区，光刻胶完全保留区对应形成像素电极的区域，光刻胶完全去除区在衬底基板12上的正投影区域与第一电路线21在衬底基板12上的正投影区域至少部分重叠，优选地，本发明具体实施例中的掩膜板为半色调掩膜板或灰色调掩膜板，半色调掩膜板或灰色调掩膜板包括遮光区、全透光区和部分透光区，当采用半色调掩膜板或灰色调掩膜板进行曝光、显影时，本发明具体实施例中的光刻胶以正性光刻胶为例说明，光刻胶的完全去除区对应半色调掩膜板或灰色调掩膜板的全透光区，光刻胶的部分保留区对应半色调掩膜板或灰色调掩膜板的部分透光区，光刻胶的完全保留区对应半色调掩膜板或灰色调掩膜板的遮光区，当然，本发明具体实施例中的光刻胶也可以为负性光刻胶，当光刻胶为负性光刻胶时，光刻胶的完全去除区对应半色调掩膜板或灰色调掩膜板的遮光区，光刻胶的完全保留区对应半色调掩膜板或灰色调掩膜板的全透光区。
如图7所示，对完成图5制作过程的衬底基板12进行第一次刻蚀，去除光刻胶完全去除区的透明导电层，暴露出透明导电层下方的栅极绝缘层15，优选地，本发明具体实施例中第一次刻蚀采用湿法刻蚀。接着，通过第二次刻蚀，形成过孔80，如图8所示，过孔80贯穿栅极绝缘层15，至少暴露出部分第一电路线21，并去除光刻胶部分保留区的光刻胶，暴露出光刻胶部分保留区对应的透明导电层，优选地，本发明具体实施例中第二次刻蚀采用干法刻蚀。接着，通过第三次刻蚀，去除暴露出的透明导电层，优选地，本发明具体实施例中第三次刻蚀采用湿法刻蚀。最后，去除光刻胶完全保留区的光刻胶，形成像素电极17，如图9所示，本发明具体实施例中像素电极的材料为氧化铟锡或氧化铟锌的单层膜，或为氧化铟锡和氧化铟锌的复合膜，本发明具体实施例并不对像素电极的材料作具体限定。
如图10所示，在完成图9制作过程的衬底基板12上沉积一层金属层薄膜，本发明具体实施例中的金属层薄膜的材料为金属Cu、金属Mo、金属Al、金属MoAlMo等金属材料，本发明具体实施例并不对金属层薄膜的具体材料作限定，优选地，本发明具体实施例中该层金属层薄膜的材料与形成栅极13和第一电路线21的金属层薄膜的材料相同。之后在金属层薄膜上涂覆光刻胶，并通过曝光、显影、刻蚀以及去除光刻胶的构图工艺形成源极18、漏极19和第二电路线22，第二电路线22位于衬底基板的***电路区，第二电路线22通过贯穿栅极绝缘层15的过孔直接与第一电路线21电连接。
如图11所示，在完成图10制作过程的衬底基板12上制作钝化层111，钝化层111的材料为氧化硅、氮化硅、氮氧化硅等，本发明具体实施例并不对钝化层的材料作具体限定，钝化层111的具体制作过程与现有技术相同，这里不再赘述。最后在钝化层111上制作公共电极，得到图2所示的阵列基板，本发明具体实施例公共电极112的材料为氧化铟锡或氧化铟锌的单层膜，或为氧化铟锡和氧化铟锌的复合膜，本发明具体实施例并不对公共电极的材料作具体限定，公共电极的具体制作过程与现有技术相同，这里不再赘述。
综上所述，本发明具体实施例提供的一种阵列基板，阵列基板***电路区中的第一电路线和第二电路线直接连接，与现有技术相比，可以有效的避免***电路用于连接用栅极层金属形成的电路线和用源漏极层金属形成的电路线的过孔和透明电极，从而减少了***电路的面积。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种阵列基板，包括衬底基板，所述衬底基板划分为像素区与***电路区，在所述像素区，包括依次位于所述衬底基板上的栅极、栅极绝缘层、半导体有源层、像素电极、源漏电极、钝化层和公共电极；在所述***电路区，包括依次位于所述衬底基板上的用栅极层金属形成的第一电路线、栅极绝缘层、用源漏电极层金属形成的第二电路线和钝化层，其特征在于，所述第二电路线在所述衬底基板上的正投影区域与所述第一电路线在所述衬底基板上的正投影区域至少部分重叠，所述第二电路线通过贯穿所述栅极绝缘层的过孔直接与所述第一电路线电连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一电路线和所述第二电路线的材料相同。
3.根据权利要求2所述的阵列基板，其特征在于，所述第一电路线和所述第二电路线的材料为铜，或钼铝钼。
4.一种显示装置，其特征在于，所述装置包括权利要求1-3任一权项所述的阵列基板。
5.一种如权利要求1-3任一权项所述的阵列基板的制作方法，其特征在于，所述方法包括：
在衬底基板上依次制作栅极和第一电路线、栅极绝缘层、半导体有源层，其中，所述第一电路线为在***电路区用栅极层金属形成的电路线；
在完成上述步骤的衬底基板上沉积一透明导电层，在所述透明导电层上涂覆光刻胶，使用掩膜板对所述光刻胶曝光、显影，形成光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区；所述光刻胶完全保留区对应形成像素电极的区域，所述光刻胶完全去除区在所述衬底基板上的正投影区域与所述第一电路线在所述衬底基板上的正投影区域至少部分重叠；
对光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区进行刻蚀，形成像素电极和过孔，所述过孔贯穿所述栅极绝缘层以至少暴露出部分所述第一电路线；
在完成上述步骤的衬底基板上依次制作源漏电极和第二电路线、钝化层、公共电极，其中，第二电路线通过所述过孔直接与所述第一电路线电连接。
6.根据权利要求5所述的方法，其特征在于，所述掩膜板为半色调掩膜板或灰色调掩膜板。
7.根据权利要求5所述的方法，其特征在于，对光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区进行刻蚀，形成像素电极和过孔，所述过孔贯穿所述栅极绝缘层以至少暴露出部分所述第一电路线，具体包括：
通过第一次刻蚀，去除光刻胶完全去除区的透明导电层；
通过第二次刻蚀，形成过孔，并去除光刻胶部分保留区的光刻胶；所述过孔贯穿所述栅极绝缘层以至少暴露出部分所述第一电路线；
通过第三次刻蚀，去除暴露出的透明导电层；
去除光刻胶完全保留区的光刻胶，形成像素电极。
8.根据权利要求7所述的方法，其特征在于，所述第一次刻蚀采用湿法刻蚀。
9.根据权利要求7所述的方法，其特征在于，所述第二次刻蚀采用干法刻蚀。
10.根据权利要求7所述的方法，其特征在于，所述第三次刻蚀采用湿法刻蚀。
CN201510067673.3A 2015-02-09 2015-02-09 一种阵列基板及其制作方法、显示装置 Pending CN104576659A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510067673.3A CN104576659A (zh) 2015-02-09 2015-02-09 一种阵列基板及其制作方法、显示装置
US14/738,358 US9412760B1 (en) 2015-02-09 2015-06-12 Array substrate and manufacturing method thereof, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510067673.3A CN104576659A (zh) 2015-02-09 2015-02-09 一种阵列基板及其制作方法、显示装置

Publications (1)

Publication Number Publication Date
CN104576659A true CN104576659A (zh) 2015-04-29

Family

ID=53092334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510067673.3A Pending CN104576659A (zh) 2015-02-09 2015-02-09 一种阵列基板及其制作方法、显示装置

Country Status (2)

Country Link
US (1) US9412760B1 (zh)
CN (1) CN104576659A (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900588A (zh) * 2015-06-08 2015-09-09 京东方科技集团股份有限公司 阵列基板的制备方法
CN108336120A (zh) * 2018-03-30 2018-07-27 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
WO2018188656A1 (zh) * 2017-04-14 2018-10-18 京东方科技集团股份有限公司 阵列基板及显示装置
CN109935580A (zh) * 2017-12-19 2019-06-25 京东方科技集团股份有限公司 基板及其制作方法、电子装置
CN110491887A (zh) * 2019-08-23 2019-11-22 上海中航光电子有限公司 一种阵列基板、显示面板及阵列基板的制作方法
CN110797356A (zh) * 2019-11-28 2020-02-14 厦门天马微电子有限公司 一种阵列基板及显示装置
CN110993623A (zh) * 2019-12-16 2020-04-10 Tcl华星光电技术有限公司 阵列基板、显示面板及阵列基板的制作方法
CN111223439A (zh) * 2020-03-12 2020-06-02 深圳市华星光电半导体显示技术有限公司 应用于阵列基板的goa电路、阵列基板及goa电路的制作方法
CN111344865A (zh) * 2017-11-16 2020-06-26 深圳市柔宇科技有限公司 Tft阵列结构及其绑定区、绑定区的制作方法
CN112309968A (zh) * 2020-10-22 2021-02-02 深圳市华星光电半导体显示技术有限公司 显示面板制作方法及显示面板
CN114270525A (zh) * 2020-03-24 2022-04-01 京东方科技集团股份有限公司 一种显示基板及其制备方法和显示面板
CN114660865A (zh) * 2022-03-24 2022-06-24 Tcl华星光电技术有限公司 阵列基板及显示装置
WO2022160535A1 (zh) * 2021-01-27 2022-08-04 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN115145418A (zh) * 2021-03-31 2022-10-04 京东方科技集团股份有限公司 一种显示基板和显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104898896B (zh) * 2015-05-12 2018-06-22 京东方科技集团股份有限公司 一种阵列基板及其制备方法、光学触控屏和显示装置
US10276593B2 (en) * 2015-06-05 2019-04-30 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same, display device using active matrix substrate
KR102653000B1 (ko) * 2016-03-04 2024-04-01 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN110164914B (zh) * 2018-10-15 2022-02-08 京东方科技集团股份有限公司 半导体器件、显示面板、显示装置和制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090231310A1 (en) * 2008-03-11 2009-09-17 Tung-Chang Tsai Gate driver-on-array and method of making the same
CN103199112A (zh) * 2013-03-20 2013-07-10 北京京东方光电科技有限公司 一种阵列基板及其制备方法和显示面板
CN103383945A (zh) * 2013-07-03 2013-11-06 北京京东方光电科技有限公司 一种阵列基板、显示装置及阵列基板的制造方法
CN103413811A (zh) * 2013-07-23 2013-11-27 北京京东方光电科技有限公司 阵列基板及其制造方法、显示装置
CN103928399A (zh) * 2013-12-31 2014-07-16 厦门天马微电子有限公司 Tft阵列基板的制作方法、tft阵列基板以及显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104508808B (zh) * 2012-07-27 2017-05-17 夏普株式会社 半导体装置及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090231310A1 (en) * 2008-03-11 2009-09-17 Tung-Chang Tsai Gate driver-on-array and method of making the same
CN103199112A (zh) * 2013-03-20 2013-07-10 北京京东方光电科技有限公司 一种阵列基板及其制备方法和显示面板
CN103383945A (zh) * 2013-07-03 2013-11-06 北京京东方光电科技有限公司 一种阵列基板、显示装置及阵列基板的制造方法
CN103413811A (zh) * 2013-07-23 2013-11-27 北京京东方光电科技有限公司 阵列基板及其制造方法、显示装置
CN103928399A (zh) * 2013-12-31 2014-07-16 厦门天马微电子有限公司 Tft阵列基板的制作方法、tft阵列基板以及显示装置

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900588B (zh) * 2015-06-08 2018-02-13 京东方科技集团股份有限公司 阵列基板的制备方法
CN104900588A (zh) * 2015-06-08 2015-09-09 京东方科技集团股份有限公司 阵列基板的制备方法
WO2018188656A1 (zh) * 2017-04-14 2018-10-18 京东方科技集团股份有限公司 阵列基板及显示装置
CN111344865A (zh) * 2017-11-16 2020-06-26 深圳市柔宇科技有限公司 Tft阵列结构及其绑定区、绑定区的制作方法
CN109935580A (zh) * 2017-12-19 2019-06-25 京东方科技集团股份有限公司 基板及其制作方法、电子装置
CN108336120B (zh) * 2018-03-30 2024-04-12 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN108336120A (zh) * 2018-03-30 2018-07-27 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN110491887A (zh) * 2019-08-23 2019-11-22 上海中航光电子有限公司 一种阵列基板、显示面板及阵列基板的制作方法
CN110491887B (zh) * 2019-08-23 2021-12-10 上海中航光电子有限公司 一种阵列基板、显示面板及阵列基板的制作方法
CN110797356A (zh) * 2019-11-28 2020-02-14 厦门天马微电子有限公司 一种阵列基板及显示装置
CN110797356B (zh) * 2019-11-28 2022-04-01 厦门天马微电子有限公司 一种阵列基板及显示装置
CN110993623A (zh) * 2019-12-16 2020-04-10 Tcl华星光电技术有限公司 阵列基板、显示面板及阵列基板的制作方法
CN111223439A (zh) * 2020-03-12 2020-06-02 深圳市华星光电半导体显示技术有限公司 应用于阵列基板的goa电路、阵列基板及goa电路的制作方法
CN114270525A (zh) * 2020-03-24 2022-04-01 京东方科技集团股份有限公司 一种显示基板及其制备方法和显示面板
US11997891B2 (en) 2020-03-24 2024-05-28 Boe Technology Group Co., Ltd. Display substrate, fabricating method thereof and display panel
CN112309968A (zh) * 2020-10-22 2021-02-02 深圳市华星光电半导体显示技术有限公司 显示面板制作方法及显示面板
US11688343B2 (en) 2021-01-27 2023-06-27 Boe Technology Group Co., Ltd. Pixel driving circuit and method of driving the same, display substrate and display device
WO2022160535A1 (zh) * 2021-01-27 2022-08-04 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN115145418A (zh) * 2021-03-31 2022-10-04 京东方科技集团股份有限公司 一种显示基板和显示装置
CN114660865A (zh) * 2022-03-24 2022-06-24 Tcl华星光电技术有限公司 阵列基板及显示装置

Also Published As

Publication number Publication date
US9412760B1 (en) 2016-08-09
US20160233247A1 (en) 2016-08-11

Similar Documents

Publication Publication Date Title
CN104576659A (zh) 一种阵列基板及其制作方法、显示装置
CN105161505B (zh) 一种阵列基板及其制作方法、显示面板
CN104617102A (zh) 阵列基板及阵列基板制造方法
WO2015043282A1 (zh) 阵列基板及其制造方法和显示装置
CN104037126A (zh) 一种阵列基板的制备方法、阵列基板和显示装置
CN103022056B (zh) 一种阵列基板及制备方法、显示装置
CN104635416A (zh) 一种掩膜板及阵列基板的制造方法
KR101467710B1 (ko) Ｔｆｔ 어레이 기판, 그 제조방법 및 디스플레이 장치
CN105679714A (zh) 阵列基板及其制作方法
CN104779256A (zh) 阵列基板及其制备方法、液晶面板
CN104409514A (zh) 一种薄膜晶体管结构、其制作方法及相关装置
JP2014140033A (ja) 薄膜トランジスタ及びアレイ基板の製造方法
CN103346159B (zh) 一种阵列基板及其制造方法、显示装置
CN106024705B (zh) Tft基板的制作方法
CN104810321A (zh) 一种tft阵列基板及显示装置的制备方法
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
CN109524356B (zh) 一种阵列基板的制造方法、阵列基板及显示面板
CN104538356A (zh) 一种阵列基板及其制作方法、显示装置
CN104617049A (zh) 一种阵列基板及其制作方法、显示装置
CN104576526A (zh) 一种阵列基板及其制备方法和显示装置
CN102637698B (zh) 一种阵列基板及其制备方法
CN103165530B (zh) Tft阵列基板及其制造方法、显示装置
KR101294689B1 (ko) 프린지 필드 스위칭 모드 액정표시장치의 제조방법
CN103913944A (zh) 半色调掩膜版、阵列基板及其制作方法、显示装置
CN104659108A (zh) 薄膜晶体管及制作方法、阵列基板、显示面板、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150429

RJ01 Rejection of invention patent application after publication