TW201924071A - 一種薄膜電晶體陣列結構及其綁定區、綁定區的製作方法 - Google Patents

一種薄膜電晶體陣列結構及其綁定區、綁定區的製作方法 Download PDF

Info

Publication number
TW201924071A
TW201924071A TW107140626A TW107140626A TW201924071A TW 201924071 A TW201924071 A TW 201924071A TW 107140626 A TW107140626 A TW 107140626A TW 107140626 A TW107140626 A TW 107140626A TW 201924071 A TW201924071 A TW 201924071A
Authority
TW
Taiwan
Prior art keywords
layer
metal
disposed
thin film
film transistor
Prior art date
Application number
TW107140626A
Other languages
English (en)
Inventor
林致遠
蔡武衛
陳國峰
Original Assignee
大陸商深圳市柔宇科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商深圳市柔宇科技有限公司 filed Critical 大陸商深圳市柔宇科技有限公司
Publication of TW201924071A publication Critical patent/TW201924071A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本發明公開了一種薄膜電晶體陣列結構及其綁定區、綁定區的製作方法，綁定區包括第一基板、設置在所述第一基板上的金屬疊層、設置在所述第一基板上並覆蓋所述金屬疊層邊緣的絕緣疊層、以及設置在所述金屬疊層上的透光導電層；所述金屬疊層包括具有Cu層的第一金屬層；所述透光導電層覆蓋在所述第一金屬層上。本發明在薄膜電晶體陣列結構的綁定區中，通過透光導電層在金屬層上的設置，對金屬層進行保護，避免金屬層中的Cu金屬氧化腐蝕。

Description

一種薄膜電晶體陣列結構及其綁定區、綁定區的製作方法
本發明涉及發光顯示技術領域，尤其涉及一種薄膜電晶體（TFT）陣列結構其綁定區、綁定區的製作方法。
現有主動式有機發光二極體（AMOLED，Active-matrix organic light-emitting diode）技術，較多採用頂發光（Top emission）結構。現有的主動式有機發光二極體頂發光的陣列（AMOLED top emission Array）結構的像素電極（PE，pixel electrode）層一般採用 氧化銦錫（ITO）/Ag/氧化銦錫（ITO）三層結構，其中Ag 是容易氧化材料，若在綁定（bonding）區保留 ITO/Ag/ITO 層，容易發生腐蝕影響綁定焊盤（bonding pad）接觸電阻，因此一般在綁定焊盤區域不留下像素電極膜層，同時源極與汲極（SD，Source and Drain Electrode）金屬使用抗氧化的 Ti/Al/Ti 金屬結構，避免裸露後的氧化腐蝕。
在主動式有機發光二極體頂發光的陣列（AMOLED top emission Array）結構中，源極與汲極金屬也有採用銅（Cu）製程雙層結構（Mo/Cu、鉬合金/Cu或Ti/Cu等），其中Cu 金屬通常設置在上方，而因為Cu 表面沒有設置抗氧化膜層進行保護，容易發生氧化腐蝕，會影響綁定焊盤接觸電阻，影響產品可靠度。
本發明要解決的技術問題在於，提供一種避免金屬層中的Cu金屬氧化腐蝕的薄膜電晶體陣列結構的綁定區以及具有該綁定區的薄膜電晶體陣列結構、以及所述綁定區的製作方法。
本發明解決其技術問題所採用的技術方案是：提供一種綁定區，包括基板、設置在所述基板上的金屬疊層、設置在所述基板上並覆蓋所述金屬疊層邊緣的絕緣疊層、設置在所述金屬疊層上的像素電極層、設置在所述絕緣疊層上並覆蓋所述像素電極層邊緣的像素定義層、以及設置在所述像素電極層上的金屬保護疊層。
本發明還提供一種薄膜電晶體陣列結構，包括顯示區和上述的綁定區；所述綁定區連接在所述顯示區的週邊。
本發明還提供一種上述綁定區的製作方法，包括以下步驟： 步驟S1：在薄膜電晶體陣列結構製備過程中，對其上的像素電極層進行第一次光阻圖案化，使綁定區上的像素電極層裸露出來； 步驟S2：對所述綁定區上的所述像素電極層依次進行第一次蝕刻和第二次蝕刻，分別將所述像素電極層的頂部透光導電層和反射導電層蝕刻，留下所述像素電極層的底部透光導電層； 步驟S3：對所述綁定區上的所述底部透光導電層進行第二次光阻圖案化，將位於所述綁定區金屬疊層上的所述底部透光導電層覆蓋； 步驟S4：對所述綁定區上的底部透光導電層進行第三次蝕刻，去除所述金屬疊層上以外的其他底部透光導電層，留下位於所述綁定區的金屬疊層上的所述底部透光導電層，以形成覆蓋在所述金屬疊層的具有Cu層的第一金屬層上的透光導電層。
本發明的有益效果：在薄膜電晶體陣列結構的綁定區中，通過透光導電層在金屬層上的設置，對金屬層進行保護，避免金屬層中的Cu金屬氧化腐蝕。
本發明的綁定區，相較於現有技術，增加了第二次光阻圖案化處理，留下像素電極層底部的透光導電層，作為綁定區的保護層，對綁定區的金屬層進行保護。
為了對本發明的技術特徵、目的和效果有更加清楚的理解，現對照附圖詳細說明本發明的具體實施方式。
本發明的薄膜電晶體陣列結構的綁定區，所述的薄膜電晶體陣列結構用於主動式有機發光二極體顯示器中，作為主動式有機發光二極體的陣列（AMOLED top emission Array）結構。
如圖1所示，本發明第一實施例的薄膜電晶體陣列結構的綁定區，可包括第一基板10、設置在第一基板10上的金屬疊層20、設置在第一基板10上並覆蓋金屬疊層20邊緣的絕緣疊層30、以及設置在金屬疊層20上的透光導電層40，透光導電層40兩端邊緣與絕緣疊層30相抵。
金屬疊層20為具有銅（Cu）層的金屬疊層，透光導電層40在金屬疊層20上對其進行保護，避免Cu金屬氧化腐蝕。
本實施例中，金屬疊層20包括具有Cu層的第一金屬層21。透光導電層40設置在第一金屬層21上，將第一金屬層上21上表面露出的部分覆蓋。
透光導電層40為氧化銦錫（ITO）層或銦鋅氧化物（IZO）層。
所述透光導電層40為設置在第一金屬層21上的像素電極層（OLED（有機發光二極體）陽極）經蝕刻後留下的底部透光導電層。像素電極層通常為三層結構，由高透過率、高導電率的透光導電層以及高反射率、高導電率和抗腐蝕的反射導電層組成，通常為ITO/Ag/ITO或IZO/Ag/IZO三層結構。在形成透光導電層40時，依次將相鄰的透光導電層和反射導電層蝕刻，留下其中的一層透光導電層，即形成第一金屬層21上的透光導電層40。
作為選擇，第一金屬層21可為雙層結構，包括Cu層以及設置在Cu層朝向第一基板10一側的金屬導電層；金屬導電層為Al、Mo、Cu、Ti、Mo合金、氧化鎵鋅（GZO）以及氧化锌铟（ZIO）等金屬、合金或導體金屬氧化物中的至少一種製成。對於該雙層結構的第一金屬層21，其Cu層朝向透光導電層40。
作為選擇，第一金屬層21也可為三層結構，包括Cu層以及設置在Cu層相對兩側並分別朝向第一基板10和透光導電層40的金屬導電層；金屬導電層為Al、Mo、Cu、Ti、Mo合金、GZO以及ZIO等金屬、合金或導體金屬氧化物中的至少一種製成。
本實施例中，對應第一金屬層21，絕緣疊層30設置在第一基板10上並覆蓋第一金屬層21的邊緣，保護第一金屬層21的邊界。該絕緣疊層30可為氧化矽（SiOx）或氮化矽（SiNx）等製成的絕緣層。
如圖2所示，本發明第二實施例的薄膜電晶體陣列結構的綁定區，可包括第一基板10、設置在第一基板10上的金屬疊層20、設置在第一基板10上並覆蓋金屬疊層20邊緣的絕緣疊層30、以及設置在金屬疊層20上的透光導電層40。
金屬疊層20為具有銅（Cu）層的金屬疊層，透光導電層40在金屬疊層20上對其進行保護，避免Cu金屬氧化腐蝕。
本實施例中，金屬疊層20包括具有Cu層的第一金屬層21和第二金屬層22，第二金屬層22設置在第一金屬層21和第一基板10之間；第一金屬層21和第二金屬層22藉由通孔接合。可以理解的是，在其他實施例中，第一金屬層21與第二金屬層22的接合方式也可以採用其他方式，例如焊接或粘接等，本發明不做具體的限定。
透光導電層40覆蓋在第一金屬層21上。該透光導電層40和第一金屬層21具體可參考上述第一實施例中相關所述，在此不再贅述。
第二金屬層22可與第一金屬層21採用相同材料製成，同樣可為雙層或三層結構。例如，第二金屬層22為雙層結構，包括Cu層以及設置在Cu層朝向第一基板10一側的金屬導電層；金屬導電層為Al、Mo、Cu、Ti、Mo合金、GZO以及ZIO等金屬、合金或導體金屬氧化物中的至少一種製成。或者，第二金屬層22為三層結構，包括Cu層以及設置在Cu層相對兩側並分別朝向第一基板10和第一金屬層21的金屬導電層；金屬導電層為Al、Mo、Cu、Ti、Mo合金、GZO以及ZIO等金屬、合金或導體金屬氧化物中的至少一種製成。
此外，第二金屬層22也可為Al、Mo、Cu、Ti、Mo合金、GZO以及ZIO等金屬、合金或導體金屬氧化物等製成的單層結構。
本實施例中，對應金屬疊層20，絕緣疊層30包括第一絕緣層31和第二絕緣層32。第二絕緣層32設置在第一基板10上並覆蓋第二金屬層22，保護第二金屬層22的邊界，覆蓋的區域可為第二金屬層22的邊緣部或者整體。第一絕緣層31設置在第二絕緣層32上並覆蓋第一金屬層21的邊緣，保護第一金屬層21的邊界。
第一絕緣層31和第二絕緣層32均可採用氧化矽（SiOx）或氮化矽（SiNx）等材料製成。
如圖3所示，本發明的薄膜電晶體陣列結構，包括顯示區和上述的綁定區（非顯示區）；綁定區連接在顯示區的週邊。圖3中，虛線左邊部分為顯示區，右邊部分為綁定區。本發明的TFT陣列結構用於AMOLED顯示器中，作為主動式有機發光二極體頂發光的陣列（AMOLED top emission Array）結構。
本發明的薄膜電晶體陣列結構的一個實施例中，顯示區包括第二基板1、設置在第二基板1上的第一金屬電極2、設置在第二基板1上並覆蓋第一金屬電極2的絕緣層3、設置在絕緣層3上的島狀半導體層4、設置在絕緣層3上並延伸至島狀半導體層4上的第二金屬電極5、依次設置在第二金屬電極5上的保護層6和平坦化層7、設置在平坦化層7上的像素電極層8以及設置在平坦化層7上並覆蓋像素電極層8邊緣的像素定義層9。
像素定義層9對像素電極層8的邊界進行保護。所述像素定義層9採用有機材料製成。
平坦化層7上設有通孔71，通孔71貫穿平坦化層7延伸至保護層6；像素電極層8沿平坦化層7延伸並覆蓋通孔71的內表面。通孔71為開口狀孔，其底面可位於第二金屬電極5表面上。
平坦化層7採用有機材料製成，進一步為光阻類的有機材料。
其中，第二基板1和綁定區的第一基板10一體連接，形成一個整體的基板。
第一金屬電極2和綁定區的第二金屬層22為沉積形成的同一金屬層經圖案化加工形成，兩者處於同一平面上。第二金屬電極5和綁定區的第一金屬層21為沉積形成的同一金屬層經圖案化加工形成，兩者處於同一平面上。絕緣層3和綁定區的第二絕緣層32為在同一絕緣材料層加工形成，兩者處於同一平面上。保護層6和綁定區的第一絕緣層31為在同一絕緣材料層加工形成，兩者處於同一平面上。上述的各層的加工方式等均可採用現有技術實現。
可以理解地，本發明薄膜電晶體陣列結構的顯示區的製備及結構等可採用現有技術實現。
本發明的薄膜電晶體陣列結構的綁定區的製作形成，可在整個薄膜電晶體陣列結構製作過程中形成。作為選擇，該綁定區的製作方法，可包括以下步驟：
步驟S1：在薄膜電晶體陣列結構製備過程中，對其上的像素電極層進行第一次光阻（MASK）圖案化，使綁定區的上的像素電極層裸露出來。
步驟S2：對綁定區上的像素電極層依次進行第一次蝕刻和第二次蝕刻，分別將像素電極層的頂部透光導電層和反射導電層蝕刻，留下像素電極層的底部透光導電層。
第一次蝕刻時，使用的蝕刻溶液為草酸溶液，對像素電極層的頂部透光導電層（ITO）進行蝕刻。草酸溶液對反射導電層（Ag）不會產生蝕刻作用。在第一次蝕刻後，反射導電層裸露出來。
第二次蝕刻時，採用的蝕刻溶液為磷酸醋酸硝酸基底的酸溶液，對反射導電層（Ag）進行蝕刻。該磷酸醋酸硝酸基底的酸溶液不會對透光導電層（ITO）產生蝕刻作用，因此不會蝕刻底部透光導電層（ITO）。
步驟S3：對綁定區上的底部透光導電層進行第二次光阻圖案化，將位於綁定區的金屬疊層20上的底部透光導電層覆蓋。
在實際操作中，光阻圖案化是整面的，第二次光阻圖案化的區域並不只綁定區，還包括對顯示區第二次光阻圖案化。
步驟S4：對綁定區上的底部透光導電層進行第三次蝕刻，去除金屬疊層20上以外的其他底部透光導電層，留下位於綁定區的金屬疊層20上的底部透光導電層，以形成覆蓋在金屬疊層20的具有Cu層的第一金屬層21上的透光導電層40，如圖1至圖3所示。
進一步，在步驟S3之後，還對不需留下底部透光導電層的區域進行第三次蝕刻，將底部透光導電層蝕刻去除。
可以理解地，本發明的薄膜電晶體陣列結構的製作可採用現有技術實現，在現有技術基礎上，增加第二次的光阻（MASK），將位於綁定區的像素電極層的底部透光導電層保留，作為綁定區上金屬層的保護層，保護金屬層中Cu金屬不被氧化腐蝕。
以上所述僅為本發明的實施例，並非因此限制本發明的專利範圍，凡是利用本發明說明書及附圖內容所作的等效結構或等效流程變換，或直接或間接運用在其他相關的技術領域，均同理包括在本發明的專利保護範圍內。
1‧‧‧第二基板
2‧‧‧第一金屬電極
3‧‧‧絕緣層
4‧‧‧島狀半導體層
5‧‧‧第二金屬電極
6‧‧‧保護層
7‧‧‧平坦化層
8‧‧‧像素電極層
9‧‧‧像素定義層
10‧‧‧第一基板
20‧‧‧金屬疊層
21‧‧‧第一金屬層
22‧‧‧第二金屬層
30‧‧‧絕緣疊層
31‧‧‧第一絕緣層
32‧‧‧第二絕緣層
40‧‧‧透光導電層
71‧‧‧通孔
下面將結合附圖及實施例對本發明作進一步說明，附圖中： 圖1是本發明第一實施例的綁定區的結構示意圖。 圖2是本發明第二實施例的綁定區的結構示意圖。 圖3是本發明一實施例的薄膜電晶體陣列結構的結構示意圖。

Claims (16)

  1. 一種薄膜電晶體陣列結構的綁定區，其中包括第一基板、設置在所述第一基板上的金屬疊層、設置在所述第一基板上並覆蓋所述金屬疊層邊緣的絕緣疊層以及設置在所述金屬疊層上的透光導電層；所述金屬疊層包括具有Cu層的第一金屬層；所述透光導電層覆蓋在所述第一金屬層上。
  2. 如申請專利範圍第1項所述的薄膜電晶體陣列結構的綁定區，其中所述透光導電層為ITO層或IZO層。
  3. 如申請專利範圍第1項所述的薄膜電晶體陣列結構的綁定區，其中所述透光導電層為設置在所述第一金屬層上的像素電極層經蝕刻後留下的底部透光導電層。
  4. 如申請專利範圍第1項所述的薄膜電晶體陣列結構的綁定區，其中所述第一金屬層為雙層結構，包括所述Cu層以及設置在所述Cu層朝向所述第一基板一側的金屬導電層；所述金屬導電層為Al、Mo、Cu、Ti、Mo合金、GZO以及ZIO中的至少一種製成。
  5. 如申請專利範圍第1項所述的薄膜電晶體陣列結構的綁定區，其中所述第一金屬層為三層結構，包括所述Cu層以及設置在所述Cu層相對兩側並分別朝向所述第一基板和所述透光導電層的金屬導電層；所述金屬導電層為Al、Mo、Cu、Ti、Mo合金、GZO以及ZIO中的至少一種製成。
  6. 如申請專利範圍第1項所述的薄膜電晶體陣列結構的綁定區，其中所述金屬疊層還包括設置在所述第一金屬層和所述第一基板之間的第二金屬層；所述第一金屬層和所述第二金屬層藉由通孔接合。
  7. 如申請專利範圍第6項所述的薄膜電晶體陣列結構的綁定區，其中所述第二金屬層為雙層結構，包括Cu層以及設置在所述Cu層朝向所述第一基板一側的金屬導電層；所述金屬導電層為Al、Mo、Cu、Ti、Mo合金、GZO以及ZIO中的至少一種製成。
  8. 如申請專利範圍第6項所述的薄膜電晶體陣列結構的綁定區，其中所述第二金屬層為三層結構，包括Cu層以及設置在所述Cu層相對兩側並分別朝向所述第一基板和所述第一金屬層的金屬導電層；所述金屬導電層為Al、Mo、Cu、Ti、Mo合金、GZO以及ZIO中的至少一種製成。
  9. 如申請專利範圍第6項所述的薄膜電晶體陣列結構的綁定區，其中所述絕緣疊層包括第一絕緣層和第二絕緣層； 所述第二絕緣層設置在所述第一基板上並覆蓋所述第二金屬層，所述第一絕緣層設置在所述第二絕緣層上並覆蓋所述第一金屬層的邊緣。
  10. 一種薄膜電晶體陣列結構，其中包括顯示區和如申請專利範圍第1項至第9項中任一項所述的薄膜電晶體陣列結構的綁定區；所述綁定區連接在所述顯示區的週邊。
  11. 如申請專利範圍第10項所述的薄膜電晶體陣列結構，其中所述顯示區包括第二基板、設置在所述第二基板上的第一金屬電極、設置在所述第二基板上並覆蓋所述第一金屬電極的絕緣層、設置在所述絕緣層上的島狀半導體層、設置在所述絕緣層上並延伸至所述島狀半導體層上的第二金屬電極、依次設置在所述第二金屬電極上的保護層和平坦化層、設置在所述平坦化層上的像素電極層以及設置在所述平坦化層上並覆蓋所述像素電極層邊緣的像素定義層。
  12. 如申請專利範圍第11項所述的薄膜電晶體陣列結構，其中所述平坦化層上設有通孔，所述通孔貫穿所述平坦化層延伸至所述保護層；所述像素電極層沿所述平坦化層延伸並覆蓋所述通孔的內表面。
  13. 如申請專利範圍第11項所述的薄膜電晶體陣列結構，其中所述第二基板和所述綁定區的第一基板一體連接，形成一個整體的基板。
  14. 如申請專利範圍第11項所述的薄膜電晶體陣列結構，其中所述第一金屬電極和所述綁定區的第二金屬層為沉積形成的同一金屬層經圖案化加工形成；所述第二金屬電極和所述綁定區的第一金屬層為沉積形成的同一金屬層經圖案化加工形成。
  15. 一種製作如申請專利範圍第1項至第9項中任一項所述的薄膜電晶體的綁定區的方法，其中包括以下步驟： 步驟S1：在薄膜電晶體陣列結構製備過程中，對其上的像素電極層進行第一次光阻圖案化，使所述綁定區上的像素電極層裸露出來； 步驟S2：對所述綁定區上的所述像素電極層依次進行第一次蝕刻和第二次蝕刻，分別將所述像素電極層的頂部透光導電層和反射導電層蝕刻，留下所述像素電極層的底部透光導電層； 步驟S3：對所述綁定區上的所述底部透光導電層進行第二次光阻圖案化，將位於所述綁定區金屬疊層上的所述底部透光導電層覆蓋； 步驟S4：對所述綁定區上的所述底部透光導電層進行第三次蝕刻，去除所述金屬疊層上以外的其他底部透光導電層，留下位於所述綁定區的金屬疊層上的所述底部透光導電層，以形成覆蓋在所述金屬疊層的具有Cu層的第一金屬層上的透光導電層。
  16. 如申請專利範圍第15項所述的薄膜電晶體的綁定區的製作方法，其中所述步驟S2中，所述第一次蝕刻採用的蝕刻溶液為草酸溶液；所述第二次蝕刻採用的蝕刻溶液為磷酸醋酸硝酸基底的酸溶液。
TW107140626A 2017-11-16 2018-11-15 一種薄膜電晶體陣列結構及其綁定區、綁定區的製作方法 TW201924071A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2017/111372 WO2019095214A1 (zh) 2017-11-16 2017-11-16 Tft阵列结构及其绑定区、绑定区的制作方法
??PCT/CN2017/111372 2017-11-16

Publications (1)

Publication Number Publication Date
TW201924071A true TW201924071A (zh) 2019-06-16

Family

ID=66540008

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107140626A TW201924071A (zh) 2017-11-16 2018-11-15 一種薄膜電晶體陣列結構及其綁定區、綁定區的製作方法

Country Status (3)

Country Link
CN (1) CN111344865A (zh)
TW (1) TW201924071A (zh)
WO (1) WO2019095214A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110286795B (zh) * 2019-06-27 2022-11-22 业成科技（成都）有限公司 触控装置
CN112542086B (zh) * 2019-09-23 2023-03-31 上海和辉光电股份有限公司 显示面板及显示装置
CN112071862B (zh) * 2020-09-03 2024-01-19 Tcl华星光电技术有限公司 发光面板及其制备方法、显示面板
CN112736178B (zh) * 2020-12-23 2022-04-26 惠州市华星光电技术有限公司 mini-LED装置及制作方法
CN112820764B (zh) * 2021-01-15 2022-09-23 昆山国显光电有限公司 显示屏及显示屏的制备方法
CN114284413B (zh) * 2021-12-30 2023-04-11 江苏第三代半导体研究院有限公司 半导体器件的电极制作方法及半导体器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0980416A (ja) * 1995-09-13 1997-03-28 Sharp Corp 液晶表示装置
KR101572976B1 (ko) * 2010-01-19 2015-12-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 제조 방법
TWI451563B (zh) * 2011-11-21 2014-09-01 Au Optronics Corp 薄膜電晶體陣列及其線路結構
CN102738205A (zh) * 2012-07-04 2012-10-17 信利半导体有限公司 一种有机电致发光显示器及其制作方法
CN103744213B (zh) * 2013-12-25 2016-08-17 合肥京东方光电科技有限公司 一种阵列基板及其制备方法
CN104752465B (zh) * 2013-12-30 2018-01-05 昆山工研院新型平板显示技术中心有限公司 顶发射有机发光显示器件的阵列基板及其制备方法
CN104576659A (zh) * 2015-02-09 2015-04-29 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104952791A (zh) * 2015-06-26 2015-09-30 深圳市华星光电技术有限公司 Amoled显示器件的制作方法及其结构

Also Published As

Publication number Publication date
WO2019095214A1 (zh) 2019-05-23
CN111344865A (zh) 2020-06-26

Similar Documents

Publication Publication Date Title
US11114519B2 (en) Organic light emitting display device and method of manufacturing the same
TW201924071A (zh) 一種薄膜電晶體陣列結構及其綁定區、綁定區的製作方法
US10797124B2 (en) Organic light emitting display substrate and manufacturing method thereof
TWI816776B (zh) 顯示裝置
KR101968115B1 (ko) 어레이 기판 및 이의 제조방법
KR101878187B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101719372B1 (ko) 반사 전극을 구비한 유기전계발광 표시장치 제조 방법
TWI625984B (zh) 顯示裝置及其製造方法
US10199601B2 (en) Thin film transistor element substrate, method of producing the substrate, and organic EL display device including the thin film transistor element substrate
KR102410426B1 (ko) 유기 발광 표시 장치 및 그의 제조 방법
WO2018179728A1 (ja) タッチセンサ内蔵表示装置
KR102651358B1 (ko) 미러 기판의 제조 방법 및 이를 갖는 표시 장치
KR102482986B1 (ko) 유기 발광 표시 장치 및 그의 제조 방법
JP7469943B2 (ja) 表示装置及び表示装置の製造方法
KR101796934B1 (ko) 반사 전극을 구비한 유기전계발광 표시장치 및 그 제조 방법
KR20220031889A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR102320187B1 (ko) 유기발광표시장치 및 그 제조방법
KR20150069834A (ko) 유기전계발광 표시장치
JP2016080744A (ja) 表示装置および電子機器
KR102251003B1 (ko) 유기발광표시장치 및 그 제조방법
JP2019067254A (ja) タッチセンサ内蔵表示装置、及びタッチセンサ内蔵表示装置の製造方法
KR102340734B1 (ko) 유기 발광 표시 장치 및 그의 제조방법
KR102086393B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR102220787B1 (ko) 유기발광표시장치 및 그 제조방법
CN112309968A (zh) 显示面板制作方法及显示面板