WO2018034137A1

WO2018034137A1 - トランジスタ駆動回路及びモータ駆動制御装置

Info

Publication number: WO2018034137A1
Application number: PCT/JP2017/027691
Authority: WO
Inventors: 幸平池川; 岩村　剛宏; 丹羽　章雅; 昌弘山本; 聖司西本
Original assignee: 株式会社デンソー
Priority date: 2016-08-17
Filing date: 2017-07-31
Publication date: 2018-02-22
Also published as: US10644689B2; DE112017004119T5; US20190363706A1; CN109804539A; CN109804539B

Abstract

本開示のトランジスタ駆動回路によれば、バイポーラ型トランジスタ（１）又はＭＯＳＦＥＴ（２）の温度を温度検出素子（１５）により検出し、その温度が閾値以下であればＭＯＳＦＥＴ（２）とバイポーラ型トランジスタ（１）との双方をオンさせ、前記温度が閾値を超えるとバイポーラ型トランジスタ（１）のみをオンさせる。

Description

トランジスタ駆動回路及びモータ駆動制御装置

関連出願の相互参照

　本出願は、２０１６年８月１７日に出願された日本出願番号２０１６－１６０１１１～１６０１１５号，及び２０１７年７月１９日に出願された日本出願番号２０１７－１４００５７に基づくもので、ここにその記載内容を援用する。

　本開示は、バイポーラ型トランジスタと、このバイポーラ型トランジスタよりも素子サイズが小さいＭＯＳＦＥＴとを並列に接続したものを駆動対象とする駆動回路，及びその駆動回路によりモータを駆動するモータ駆動制御装置に関する。

　バイポーラ型トランジスタの一種であるＲＣ－ＩＧＢＴ（Reverse Conducting-Insulated Gate Bipolar Transistor）は高耐圧のパワー素子であるが、オン抵抗が高いという問題がある。そこで従来より、例えばＳｉＣ等のワイドギャップ半導体を用いた低損失のＭＯＳＦＥＴをＲＣ－ＩＧＢＴに対して並列に接続し、これらを同時にオンすることで損失の低減を図ることが行われている。尚、以下では、ＩＧＢＴ及びＦＥＴを同時にオンする動作を「ＤＣアシスト」と称する場合がある。

特開平４－３５４１５６号公報

　　（第１の課題）
　上記の構成を採用する場合、一般に、並列に接続されるＭＯＳＦＥＴは、ＲＣ－ＩＧＢＴよりも小さいチップサイズの素子が使用される。そのため、負荷への通電量が多くなるとＦＥＴが過熱状態となり、損失の低減に寄与できなくなるおそれがある。

　　（第２の課題）
　このように並列駆動を行う際に、ＭＯＳＦＥＴについてはオフ状態を確実に維持するため、図４２に示すように、オフ時に付与するローレベル電圧を負電位に設定する場合がある。すると、オン時に付与するハイレベル電圧との電位差が大きくなるため、駆動損失が増大することになる。

　　（第３の課題）
　上記の構成について一般的に行われている駆動制御では、図４３に示すように、先にＲＣ－ＩＧＢＴのターンオンを開始させ、その後にＭＯＳＦＥＴのターンオンを開始させる。この場合、ＲＣ－ＩＧＢＴのターンオンを指示する信号の入力があると、ＭＯＳＦＥＴ側については、例えばタイマやＣＲ時定数により一定時間の経過待ちをしてからターンオンを開始させる。

　上記の一定時間については、ＲＣ－ＩＧＢＴのスイッチング特性や温度特性のばらつき等を考慮したマージンを含めて設定される。このため、ＭＯＳＦＥＴのターンオンを開始させるタイミングがより遅くなる傾向にあり、ＲＣ－ＩＧＢＴとの並列駆動により損失を低減する効果が十分に得られないという問題があった。

　　（第４の課題）
　上記のようなＤＣアシストにおいては、図４４に示すように、ＩＧＢＴを先にターンオンさせ、ＦＥＴを先にターンオフさせる制御パターンが一般的である。しかしながら、ＦＥＴを先にターンオフさせると、その後に行われるＩＧＢＴのターンオフ時に、図中にハッチングで示すように所謂テール電流が流れる場合がある。すると、テール電流の発生に伴い電力損失も発生する。尚、図中に示す「Ｓｉ」はＩＧＢＴを、「ＳｉＣ」はＳｉＣ－ＭＯＳＦＥＴの使用を想定したＦＥＴを意味する。

　　（第５，第６の課題）
　上記の構成について一般的に行われているＰＷＭ（Pulse Width Modulation）制御では、図４５の下段に示すように、先にＭＯＳＦＥＴのターンオフを開始させ、その後にＲＣ－ＩＧＢＴのターンオフを開始させている。そのため、図４５の上段に示すＲＣ－ＩＧＢＴを単独で駆動する場合に比較してターンオフが完了するまでの時間が長くなり、制御性が悪化する。

　例えば、上記の並列接続素子を直列に接続した上下アームによりブリッジ回路を構成する場合について、ＲＣ－ＩＧＢＴ単体で駆動する場合と同じ入力信号で動作させることを想定すると、上下アームが同時にオンして短絡電流が流れるおそれがある。そこで、短絡電流が流れることを防止するため、上下アームを同時にオフさせるデッドタイムをより長く設定すると、損失の増加が懸念される。

　　（第１の目的）
　本開示は、バイポーラ型トランジスタとＭＯＳＦＥＴとを並列駆動する際に、トランジスタの発熱状態を考慮して損失の低減を図ることができるトランジスタ駆動回路，及びその駆動回路によりモータを駆動するモータ駆動制御装置を提供することを目的とする。

　　（第２の目的）
　本開示は、バイポーラ型トランジスタとＭＯＳＦＥＴとを並列駆動する際に、駆動損失を低減できるトランジスタ駆動回路を提供することを目的とする。

　　（第３の目的）
　本開示は、バイポーラ型トランジスタとＭＯＳＦＥＴとを並列駆動する際に、ＭＯＳＦＥＴ側のターンオンを開始させるタイミングをより高い精度で設定できるトランジスタ駆動回路を提供することを目的とする。

　　（第４の目的）
　本開示は、バイポーラ型トランジスタとＭＯＳＦＥＴとを並列駆動する際に、テール電流の発生に伴う損失を抑制できるトランジスタ駆動回路を提供することを目的とする。

　　（第５，第６の目的）
　本開示は、バイポーラ型トランジスタとＭＯＳＦＥＴとをＰＷＭ制御して並列駆動する際に、制御性を向上させることができるトランジスタ駆動回路を提供することを目的とする。

　　（第１の開示）
　本開示の一態様によれば、バイポーラ型トランジスタ又はＭＯＳＦＥＴの温度を温度検出素子により検出し、その温度が閾値以下であればＭＯＳＦＥＴとバイポーラ型トランジスタとの双方をオンさせ、前記温度が閾値を超えるとバイポーラ型トランジスタのみをオンさせる。このように構成すれば、バイポーラ型トランジスタ又はＭＯＳＦＥＴの温度が上昇して閾値を超えた際には、並列駆動を行わずバイポーラ型トランジスタのみをオンさせるので、ＭＯＳＦＥＴが過熱状態に至ることを回避して損失を低減できる。

　また、本開示の一態様によれば、バイポーラ型トランジスタを介して流れる電流を電流検出素子により検出し、その電流が閾値以下であればＭＯＳＦＥＴとバイポーラ型トランジスタとの双方をオンさせ、前記電流が閾値を超えるとバイポーラ型トランジスタのみをオンさせる。このように構成すれば、バイポーラ型トランジスタを介して流れる電流が閾値を超えることでＭＯＳＦＥＴの温度が上昇していると推察される際には、並列駆動を行わずバイポーラ型トランジスタのみをオンさせるので、ＭＯＳＦＥＴが過熱状態に至ることを回避して損失を低減できる。

　また、本開示の一態様によれば、バイポーラ型トランジスタを介して流れる電流を電流検出素子により検出し、（１）その電流が一方の極性における第１閾値以下であればＭＯＳＦＥＴとバイポーラ型トランジスタとの双方をオンさせる。また、（２）前記電流が他方の極性において、第１閾値相当値よりも高く設定される第２閾値以下であればバイポーラ型トランジスタ及びＭＯＳＦＥＴを同時にオンさせ、（３）前記電流が第２閾値を超えるとバイポーラ型トランジスタのみをオンさせる。また、電流が一方の極性の場合に第１閾値を超えればバイポーラ型トランジスタのみをオンさせる。

　すなわち、バイポーラ型トランジスタを介して流れる電流量が上記（１）～（３）のように異なるケースに対応して、（１）並列駆動，（２）電流が一方の極性を示す場合のみ並列駆動，（３）バイポーラ型トランジスタの単独駆動，というように段階的に切り替える。これにより、ＭＯＳＦＥＴが過熱状態に至ることを回避できる。

　また、本開示の一態様によれば、バイポーラ型トランジスタ又はＭＯＳＦＥＴの温度及び当該トランジスタを介して流れる電流を、それぞれ温度検出素子，電流検出素子により検出する。そして、前記温度と前記電流とに基づいて決定される２次元座標値が、前記座標上に設定されている閾値以下であればＭＯＳＦＥＴとバイポーラ型トランジスタとの双方をオンさせ、前記２次元座標値が前記閾値を超えると前記バイポーラ型トランジスタのみをオンさせる。

　このように構成すれば、ＭＯＳＦＥＴの発熱状態を、バイポーラ型トランジスタ又はＭＯＳＦＥＴの温度及び電流の２つのパラメータにより評価し、これらにより決まる２次元座標値が閾値を超えた際には、並列駆動を行わずバイポーラ型トランジスタのみをオンさせるので、ＭＯＳＦＥＴが過熱状態に至ることを確実に回避して損失を低減できる。

　また、本開示の一態様によれば、上記開示態様と同様にして、ＭＯＳＦＥＴの発熱状態を、バイポーラ型トランジスタ又はＭＯＳＦＥＴの温度及び電流の２つのパラメータにより評価する。そして、これらにより決まる２次元座標値が閾値を超えた際には、並列駆動するＭＯＳＦＥＴのゲートに与える駆動電圧を低下させてオンさせる。このように構成すれば、ＭＯＳＦＥＴの温度の上昇レベルに応じて当該ＦＥＴのゲート駆動電圧を低下させ、発熱を抑制できる。

　また、本開示の一態様によれば、モータ駆動回路は、バイポーラ型トランジスタとＭＯＳＦＥＴとを並列に接続したものを１つのアームとして構成される。そして、バイポーラ型トランジスタ又はＭＯＳＦＥＴの温度を温度検出素子により検出し、モータに流れる電流を電流検出素子により検出すると、制御回路は、前記温度の高低及び前記電流の大小に応じて、バイポーラ型トランジスタ及びＭＯＳＦＥＴの駆動状態を決定すると、バイポーラ型トランジスタ及び前記ＭＯＳＦＥＴを駆動対象とするトランジスタ駆動回路に駆動制御信号を出力する。このように構成すれば、制御回路がバイポーラ型トランジスタ又はＭＯＳＦＥＴの温度とモータに流れる電流とに基づき前記２つの素子の駆動状態を決定することで、ＭＯＳＦＥＴが過熱状態に至ることを回避できる。

　　（第２の開示）
　本開示の一態様によれば、バイポーラ型トランジスタとＭＯＳＦＥＴとを並列に接続したものを駆動対象とする際に、ＭＯＳＦＥＴをターンオン及びターンオフさせるため、そのゲートに与える電圧を正極性のハイレベルと負極性のローレベルとに変化させる間に、前記電圧として前記双方のレベルの中間にある中間レベルを付与する期間を設ける。

　このように構成すれば、基本的には負極性のローレベル電圧をゲートに付与することでＭＯＳＦＥＴのオフ状態を確実に維持する。そして、ＭＯＳＦＥＴをターンオンさせる際には、ゲートに付与する電圧を、中間レベルを維持する期間を経てから正極性のハイレベルに変化させる。また、ＭＯＳＦＥＴをターンオフさせる際にも、正極性のハイレベルから中間レベルを維持する期間を経て負極性のローレベルに変化させる。これにより、中間レベルとハイレベルとの電位差が相対的に小さくなる分だけ駆動損失を低減できる。

　また、本開示の一態様によれば、入力信号の立上りエッジ，立下りエッジを、それぞれ立上りエッジ検出回路，立下りエッジ検出回路によりエッジ検出する。立上りタイマ，立下りタイマは、それぞれ前記立上りエッジ，立下りエッジが検出された時点から一定時間を計時する。ＩＧＢＴ駆動制御部は、立上りエッジが検出された時点からＩＧＢＴ駆動回路によりバイポーラ型トランジスタのゲートにターンオンレベル電圧を付与させ、立下りエッジが検出された時点から立下りタイマにより計時される一定時間が経過すると、ターンオフレベル電圧を付与させる。

　ＭＯＳ駆動回路を構成するローレベル付与回路，中間レベル付与回路，ハイレベル付与回路は、それぞれ第１，第２，第３ＭＯＳ駆動制御部により制御される。そして、第１ＭＯＳ駆動制御部は、ＩＧＢＴ駆動回路がターンオフレベル電圧を付与している期間に、ＭＯＳＦＥＴのゲートにローレベル電圧を付与させる。第２ＭＯＳ駆動制御部は、立上りエッジが検出された時点から立上りタイマにより計時される一定時間が経過するまでの第１期間と、立下りエッジが検出された時点から立下りタイマにより計時される一定時間が経過するまでの第２期間とに中間レベル電圧を付与させる。第３ＭＯＳ駆動制御部は、第１期間と第２期間との間にハイレベル電圧を付与させる。

　このように構成すれば、ＭＯＳ駆動回路がＭＯＳＦＥＴのゲートに中間レベル電圧を付与する第１期間，第２期間を、それぞれバイポーラ型トランジスタがターンオンを開始した期間内と、ターンオフを開始した期間内とに設定できる。したがって、たとえ中間レベル電圧を付与したことでＭＯＳＦＥＴがオンする可能性が有るとしても、全く問題が無くなる。

　　（第３の開示）
　本開示の一態様によれば、バイポーラ型トランジスタをターンオンさせる際に、当該トランジスタの駆動電圧がミラー電圧に達した後、ミラー期間が終了した以降にＭＯＳＦＥＴのターンオンを開始させる。すなわち、バイポーラ型トランジスタをターンオンさせる際には、駆動電圧がローレベルからハイレベルに上昇する過程でミラー電圧レベルを示す期間が発生し、駆動電圧はその後にハイレベルに向けて再上昇する。その再上昇を開始する時点は、バイポーラ型トランジスタのターンオンが完了する直前となる。したがって、前記時点の以降にＭＯＳＦＥＴのターンオンを開始させるようにすれば、ＭＯＳＦＥＴのターンオンを従来よりも確実に早めることができ、損失の低減効果を向上させることができる。

　また、本開示の一態様によれば、ゲート立上り期間検出回路は、バイポーラ型トランジスタの駆動電圧がターンオンレベルに立上るまでの立上り期間を検出する。ゲート電圧差分検出回路は、前記立上り期間内において、バイポーラ型トランジスタの駆動電圧の変化時間よりも短い周期のクロック信号に同期して動作し、前記駆動電圧の現在値とその一周期前の値との差分を求め、前記差分が閾値電圧よりも大きくなると差分検出信号を出力する。チャージ期間検出回路は、前記立上り期間内において、差分検出信号の１回目の出力が停止した時点から、２回目の出力が停止する時点までのバイポーラ型トランジスタの容量充電期間に充電期間検出信号を出力する。

　ＡＮＤゲートは、差分検出信号，充電期間検出信号及びクロック信号の論理積をとり、ＭＯＳ駆動回路は、立上り検出回路がＡＮＤゲートの出力信号の立上りを検出するとＭＯＳＦＥＴのゲートにターンオンレベル電圧を付与し、立下り検出回路が入力信号の立下りを検出するとターンオフレベル電圧を付与する。この場合、ゲート立上り期間検出回路は、立上り検出回路が入力信号の立上りを検出した時点から、立下り検出回路が充電期間検出信号の立下りを検出する時点までを、立上り期間として検出する。

　バイポーラ型トランジスタのターンオンが開始され、その駆動電圧がミラー電圧に達すると、駆動電圧は所定期間だけ一定レベルを維持した後、再度上昇を開始する。つまり、チャージ期間検出回路が充電期間検出信号を出力している間に差分検出信号が出力されたタイミングは、前記駆動電圧がミラー電圧から再度上昇を開始したタイミングとなる。よって、このように構成すれば、ミラー電圧の期間が終了した時点から、ＭＯＳＦＥＴのターンオンを確実に開始させることができる。

　　（第４の開示）
　本開示の一態様によれば、バイポーラ型トランジスタ又はＭＯＳＦＥＴを介して流れる電流を電流検出素子により検出する。そして、バイポーラ型トランジスタとＭＯＳＦＥＴとをターンオフさせる際に、前記電流が閾値以下であればバイポーラ型トランジスタをターンオフさせた後にＭＯＳＦＥＴをターンオフさせ、前記電流が閾値を超えるとＭＯＳＦＥＴをターンオフさせた後にバイポーラ型トランジスタをターンオフさせる。

　一般に、バイポーラ型トランジスタとＭＯＳＦＥＴとでは、前者の電流能力が高いことから、大きな電流が流れている状態でのターンオフは、基本的にバイポーラ型トランジスタに担わせる必要がある。そこで、バイポーラ型トランジスタ又はＭＯＳＦＥＴを介して流れる電流を検出し、検出される電流の大きさを、当該ＦＥＴの電流能力を基準とする閾値を以って評価する。

　前記電流が閾値を超えている場合は、ＭＯＳＦＥＴの電流能力を超えている状態にあるので、従前通りに先にＭＯＳＦＥＴをターンオフさせ、その後にバイポーラ型トランジスタをターンオフさせる。一方、前記電流が閾値以下であればＭＯＳＦＥＴの電流能力で負担できる範囲にあることになる。したがって、先にバイポーラ型トランジスタをターンオフさせ、その後にＭＯＳＦＥＴをターンオフさせることで、テール電流の発生を回避して電力損失を低減できる。

　また、本開示の一態様によれば、バイポーラ駆動回路，ＭＯＳ駆動回路は、入力信号のレベル変化に応じて、それぞれ対応する素子のゲートにターンオンレベル電圧とターンオフレベル電圧とを付与する。ターンオンディレイ回路は、入力信号を前記ＭＯＳ駆動回路に入力する経路に配置され、入力信号の立上りタイミングを遅延させる。第１遅延回路は、入力信号をバイポーラ及びＭＯＳ駆動回路に直接入力する経路から分岐した経路に配置され、入力信号の立下りタイミングを遅延させる。また、第２ターンオフディレイ回路は、ターンオンディレイ回路を介した入力信号をバイポーラ及びＭＯＳ駆動回路に直接入力する経路から分岐した経路に配置され、入力信号の立下りタイミングを遅延させる。

　コンパレータは、電流検出素子の端子電圧と、前記閾値に相当する電圧とを比較する。第１セレクタは、バイポーラ駆動回路の入力側に配置され、第１ターンオフディレイ回路が介在する経路と介在しない経路とを切替え、第２セレクタは、ＭＯＳ駆動回路の入力側に配置され、第２ターンオフディレイ回路が介在する経路と介在しない経路とを切替える。ＲＳフリップフロップは、コンパレータの出力信号によりセットされ、第３ターンオフディレイ回路の出力信号によりリセットされる。そして、第１及び第２セレクタの切替えをＲＳフリップフロップの出力信号によって行う。

　このように構成すれば、検出した電流が閾値以下であれば第２セレクタが第２遅延回路を経由する経路を選択することで、バイポーラ型トランジスタをターンオフさせた後にＭＯＳＦＥＴをターンオフさせる。そして、前記電流が閾値を超えれば第１セレクタが第１遅延回路を経由する経路を選択することで、ＭＯＳＦＥＴをターンオフさせた後にバイポーラ型トランジスタをターンオフさせる。

　　（第５の開示）
　本開示の一態様によれば、バイポーラ型トランジスタとＭＯＳＦＥＴとをＰＷＭ制御で並列駆動する際に、キャリア中点推定部は、入力されるＰＷＭ信号を生成しているキャリアの周期の中間時点を推定する。そして、オン時間調整部は、推定された中間時点に応じてＭＯＳ駆動回路によるＭＯＳＦＥＴのオン時間を調整する。このように構成すれば、推定されたキャリア周期の中間時点を起点として、ＭＯＳＦＥＴのターンオフを開始させるタイミングを決定できる。したがって、実際に入力されるＰＷＭ信号に基づくよりも前記タイミングを前倒しにできるので、ターンオフが完了するまでの時間をバイポーラ型トランジスタを単独で駆動する場合と同等に維持して制御性を向上させることができる。

　また、本開示の一態様によれば、キャリア中点推定部は、タイマによりＰＷＭ信号の立上りから立下りまでの期間を計時し、ＰＷＭ幅中点推定回路が計時されたタイマ値を２分する。記憶回路は、連続する第１及び第２周期について、時刻検出カウンタ回路が示す現在時刻にタイマ値を２分した値を加算すると、それぞれ第１及び第２データとして記憶する。そして、キャリア中点推定回路は、第１データと第２データとの差分を求め、その差分に第２データを加えた結果をキャリア周期の中間時点の推定値とする。

　オン時間調整部は、第２周期に続く第３周期において、第３周期のＰＷＭ信号の立上りと前記推定値とからバイポーラ型トランジスタのオン時間幅を推定できるので、これらをＭＯＳＦＥＴをターンオンさせる際に使用する。このように構成すれば、キャリア周期の中間時点を適切に推定して、ターンオフが完了するまでの時間がバイポーラ型トランジスタを単独で駆動する場合と同等になるように、ＭＯＳＦＥＴのターンオフを開始させるタイミングを早めることができる。

　また、本開示の一態様によれば、オン時間調整部は、オン側遅延回路によりＰＷＭ信号の立上りタイミングを遅延させ、パルス幅推定回路がＰＷＭ信号の立上りタイミングとキャリア中点推定回路より入力される中間時点の推定値とに基づいてバイポーラ型トランジスタに出力されるＰＷＭ信号のパルス幅を推定する。そして、パルス幅決定回路は、オン側遅延回路により遅延させた立上りタイミングから推定したパルス幅より所定値を減じた結果を前記第３周期におけるＭＯＳＦＥＴのオン時間に設定し、前記中間時点の前後に亘ってＭＯＳＦＥＴをオンさせる。このように構成すれば、ターンオフが完了するまでの時間がバイポーラ型トランジスタを単独で駆動する場合と同等になるように、ＭＯＳＦＥＴのターンオフを開始させるタイミングを早めることができる。

　　（第６の開示）
　本開示の一態様によれば、バイポーラ駆動回路は、入力信号がターンオンレベルになると、第１遅延時間の経過後にバイポーラ型トランジスタのゲートにターンオンレベル電圧を付与する。そして、入力信号がターンオフレベルになると、選択回路において第１駆動方式が選択されている際には、第１遅延時間の経過後に前記ゲートにターンオフレベル電圧を付与し、第２駆動方式が選択されている際には、第１遅延時間より、当該第１遅延時間よりも短く設定されている第２遅延時間を減じた差分時間以下の時間が経過すると前記ゲートにターンオフレベル電圧を付与する。

　ＭＯＳ駆動回路は、入力信号がターンオンレベルになると、第１遅延時間が経過した後、第２遅延時間の経過後にＭＯＳＦＥＴのゲートにターンオンレベル電圧を付与する。そして、入力信号がターンオフレベルになると、前記第１駆動方式が選択されている際には、前記差分時間以下の時間が経過すると前記ゲートにターンオフレベル電圧を付与し、第２駆動方式が選択されている際には、第１遅延時間の経過後に前記ゲートにターンオフレベル電圧を付与する。

　このように構成すれば、第１駆動方式が選択されている際には、バイポーラ型トランジスタのオン期間が、入力信号がオンレベルを示す期間に等しくなる。そして、ＭＯＳＦＥＴは、バイポーラ型トランジスタのオン期間内において、より短い期間でオンする。これにより、バイポーラ型トランジスタが単独でオンする場合よりもオン抵抗を低くすることができる。

　一方、第２駆動方式が選択されている際には、バイポーラ型トランジスタがターンオンしてからＭＯＳＦＥＴがターンオフするまでの期間が、入力信号がオンレベルを示す期間以下になる。また、バイポーラ型トランジスタがターンオフした後にＭＯＳＦＥＴがターンオフするので、ターンオフ時のスイッチング損失も低減できる。そして、並列接続されているバイポーラ型トランジスタとＭＯＳＦＥＴとを一体の素子に見做すと、何れの駆動方式においても当該素子のオン期間が、入力信号がオンレベルを示す期間以下になるので、制御性を低下させることなく維持できる。

　また、本開示の一態様によれば、判定回路は、入力信号のパルス幅が所定の閾値未満か否かを判定する。そして、バイポーラ駆動回路及びＭＯＳ駆動回路は、選択回路において第２駆動方式に選択されていても、前記パルス幅が閾値未満であれば第１駆動方式を選択する。このように構成すれば、入力信号のパルス幅が短いため第２駆動方式での対応が困難となる際に、代替的に第１駆動方式を適用して制御性を維持できる。

　本開示についての上記目的およびその他の目的、特徴や利点は、添付の図面を参照しながら下記の詳細な記述により、より明確になる。その図面は、
図１は、第１の開示に対応する第１実施形態において、駆動ＩＣの構成を示す機能ブロック図であり、図２は、駆動ＩＣの動作タイミングチャートであり、図３は、電流及び温度の変化を示す波形図であり、図４は、第２実施形態であり、駆動ＩＣの構成を示す機能ブロック図であり、図５は、駆動ＩＣの動作タイミングチャートであり、図６は、電流及び温度の変化を示す波形図であり、図７は、第３実施形態であり、駆動ＩＣの構成を示す機能ブロック図であり、図８は、電流及び温度の変化を示す波形図であり、図９は、第４実施形態であり、駆動ＩＣの構成を示す機能ブロック図であり、図１０は、ＤＣアシストＯＮ／ＯＦＦ判断回路が使用する判断マップの一例を示す図であり、図１１は、駆動ＩＣの動作タイミングチャートであり、図１２は、第５実施形態であり、駆動ＩＣの構成を示す機能ブロック図であり、図１３は、ＭＯＳ駆動電圧判断回路が使用する判断マップの一例を示す図であり、図１４は、駆動ＩＣの動作タイミングチャートであり、図１５は、第６実施形態であり、マイコン，駆動ＩＣ及びインバータの構成を示す機能ブロック図である。図１６は、第２の開示に対応する一実施形態において、駆動ＩＣの構成を示す機能ブロック図であり図１７は、駆動ＩＣの動作を示すタイミングチャートである。図１８は、第３の開示に対応する第１実施形態において、トランジスタ駆動回路の構成を示す図であり、図１９は、動作タイミングチャートであり、図２０は、第２実施形態において、トランジスタ駆動回路の構成を示す図であり、図２１は、動作タイミングチャートである。図２２は、第４の開示に対応する一実施形態において、駆動ＩＣの構成を示す機能ブロック図であり、図２３は、ターンオンディレイ回路の動作を示すタイミングチャートであり、図２４は、ターンオフディレイ回路の動作を示すタイミングチャートであり、図２５は、負荷電流が小さい場合の動作を示すタイミングチャートであり、図２６は、負荷電流が大きい場合の動作を示すタイミングチャートである。図２７は、従来の負荷電流が小さい場合の動作を示すタイミングチャートであり、図２８は、従来の負荷電流が大きい場合の動作を示すタイミングチャートである。図２９は、第５の開示に対応する一実施形態において、駆動ＩＣの構成を示す機能ブロック図であり、図３０は、ＰＷＭキャリア周期の中間時点を推定する方法を説明するタイミングチャートであり、図３１は、ＦＥＴのオン時間を決定する方法を説明するタイミングチャートであり、図３２は、駆動ＩＣの動作タイミングチャートである。図３３は、第６の開示に対応する第１実施形態において、駆動ＩＣの構成を示す機能ブロック図であり、図３４は、「ＤＣアシスト」による駆動状態を示すタイミングチャートであり、図３５は、「ＤＣ＋Ｅoffアシスト」による駆動状態を示すタイミングチャートであり、図３６は、「ＤＣアシスト」における入力パルス幅と出力パルス幅との関係を示す図であり、図３７は、「ＤＣ＋Ｅoffアシスト」における入力パルス幅と出力パルス幅との関係を示す図であり、図３８は、第２実施形態であり、駆動ＩＣの構成を示す機能ブロック図であり、図３９は、ＰＷＭ信号（ＩＮ）のパルス幅が異なる場合の、「ＤＣアシスト」，「ＤＣ＋Ｅoffアシスト」における出力パルス幅の変化を示す図であり、図４０は、第３実施形態であり、駆動ＩＣの構成を示す機能ブロック図であり、図４１は、第４実施形態であり、駆動ＩＣの構成を示す機能ブロック図である。図４２は、第２の開示に対応する従来の一般的な並列駆動方式を説明するタイミングチャートであり、図４３は、第３の開示に対応する従来技術を示す動作タイミングチャートであり、図４４は、第４の開示に対応する、従来の一般的な並列駆動方式を説明するタイミングチャートであり、図４５は、第５の開示に対応する従来のＩＧＢＴ単独での駆動を示すタイミングチャート，及び従来の並列駆動方式を示すタイミングチャートである。

　　＜第１の開示＞
　　（第１実施形態）
　図１に示すように、ＲＣ－ＩＧＢＴ１のコレクタ及びエミッタと、ＳｉＣ－ＭＯＳＦＥＴ２のドレイン及びソースとは、それぞれ共通に接続されている。ＩＧＢＴ１のコレクタ及びＦＥＴ２のドレインは、例えば同様に並列接続された素子で構成されている図示しない上アーム側の素子に接続されており、同エミッタ及びソースはグランドに接続されている。

　ＩＧＢＴ１には、コレクタ電流を分流して検出するための検出素子が設けられているが、図中では、そのエミッタ端子４Ｅのみを示している。エミッタ端子４Ｅは抵抗５を介してグランドに接続されている。また、ＦＥＴ２のドレイン，ソース間には、逆方向の寄生ダイオード２Ｄが接続されている。

　駆動ＩＣ６には、図示しない制御回路からＩＧＢＴ１を駆動制御する信号が入力される。その入力信号は、ターンオフディレイ回路７を介してＩＧＢＴ駆動回路８に入力されている。ターンオフディレイ回路７は、入力信号のレベルがハイからターンオフレベルであるローに変化した際に、一定の遅延時間が経過した時点でＩＧＢＴ駆動回路８に出力する信号をローレベルに変化させる。

　ＩＧＢＴ駆動回路８は、例えば２つのＭＯＳＦＥＴの直列回路で構成され、例えばハイレベル駆動電圧として１５Ｖ，ローレベル駆動電圧として０ＶをＩＧＢＴ１のゲートに出力する。尚、説明の都合上、ＩＧＢＴ駆動回路８は、入力信号がローレベルであればローレベル駆動電圧を出力し、入力信号がハイレベルであればハイレベル駆動電圧を出力するものとする。

　また、前記駆動制御信号は、立下り検出回路９に入力されている。立下り検出回路９の出力信号は、ＭＯＳ駆動回路１０のオフ指令として入力される。ＭＯＳ駆動回路１０も同様に２つのＭＯＳＦＥＴの直列回路で構成され、例えばハイレベル駆動電圧として２０Ｖ，ローレベル駆動電圧として－５ＶをＦＥＴ２のゲートに出力する。

　ＩＧＢＴゲート立上り判定回路１１の入力端子は、ＩＧＢＴ１のゲートに接続されている。立上り判定回路１１は、コンパレータ１２及びワンショットパルス生成回路１３で構成されている。コンパレータ１２は、ＩＧＢＴ１のゲート電圧が閾値電圧を超えるとワンショットパルス生成回路１３にトリガ信号を出力する。ワンショットパルス生成回路１３は、前記トリガ信号が入力されるとワンショットパルス信号をＤＣアシストＯＮ／ＯＦＦ判断回路１４に出力する。

　駆動ＩＣ６には、ＦＥＴ２と同様にＳｉＣで構成される感温ダイオード１５が接続されており、この感温ダイオード１５はＦＥＴ２の近傍の温度を検出する。温度検出部１６は、感温ダイオード１５の順方向電圧を検出し、その電圧に応じて、レベルがリニアに変化する温度検出電圧をピークホールド回路１７に出力する。ピークホールド回路１７は、温度検出部１６が出力する検出電圧のピーク値を保持し、コンパレータ１８の非反転入力端子に入力する。コンパレータ１８の反転入力端子には温度閾値が与えられており、コンパレータ１８の出力信号は、ＯＮ／ＯＦＦ判断回路１４に入力されている。

　ＯＮ／ＯＦＦ判断回路１４は、ＭＯＳ駆動回路１０にオン指令信号を与える共に、ピークホールド回路１７にリセット指令をワンショットパルスで出力する。ＭＯＳ駆動回路１０は、ＯＮ／ＯＦＦ判断回路１４よりオン指令信号が与えられるとＦＥＴ２のゲートをハイレベルにして、立上り検出回路９よりオフ指令信号が与えられるまでその状態を維持する。そして、上記オフ指令信号が与えられるとＦＥＴ２のゲートをローレベルにする。

　次に、本実施形態の作用について説明する。図２に示すように、時点（１）で入力信号がハイレベルに変化すると、ＩＧＢＴ１のゲート電圧が上昇を開始する。前記ゲート電圧が時点（２）で閾値電圧を超えると、立上り判定回路１１はワンショットパルスを出力する。時点（２）の直前までピークホールド回路１７が保持しているレベルが、コンパレータ１８の温度閾値を下回っていると、ＯＮ／ＯＦＦ判断回路１４は、ＭＯＳ駆動回路１０にオン指令を出力する。これにより、ＦＥＴ２のゲート電圧が上昇を開始し、ＦＥＴ２がＩＧＢＴ１と同時にＯＮになり「ＤＣアシスト」が実行される。

　時点（２）でピークホールド回路１７の保持レベルがリセットされた後、ＦＥＴ２がターンオンすることで感温ダイオード１５が検出する温度が上昇する。そして、時点（３）で閾値温度を超えると、コンパレータ１８の出力信号がハイレベルに変化する。その後、時点（４）で入力信号がローレベルになると、その立下りでＭＯＳ駆動回路１０にオフ指令が入力されてＦＥＴ２がターンオフを開始する。そして、このとき感温ダイオード１５により検出されていた温度に対応する電圧レベルがピークホールド回路１７により保持される。また、ＩＧＢＴ１のターンオフは、時点（４）からターンオフディレイ回路７により付与される遅延時間の経過後に開始される。

　時点（５）では、次周期のＩＧＢＴ１のオン動作が開始され、ＩＧＢＴ１のゲート電圧が上昇する。前記ゲート電圧が時点（６）で閾値電圧を超えるが、その直前までピークホールド回路１７が保持しているレベルは、コンパレータ１８の温度閾値を超えている。この場合、立上り判定回路１１がワンショットパルスを出力しても、ＯＮ／ＯＦＦ判断回路１４はオン指令を出力しない。したがって、ＦＥＴ２のゲート電圧は０Ｖのままであり「ＤＣアシスト」は実行されない。

　ここで、例えばＩＧＢＴ１及びＦＥＴ２の並列素子が１つのアームを構成するインバータ回路により、モータをＰＷＭ制御して駆動することを想定する。図３に示すように、モータに正弦波状の電流が通電される場合、ＰＷＭ周期毎にＤＣアシストが実行されると、ＰＷＭデューティが高い値を示す期間にＦＥＴ２の温度が上昇し、破線で示すように限界値を超えるおそれがある。

　これに対して、本実施形態のように駆動ＩＣ６が動作することで、ＦＥＴ２の温度が実力値としての限界に近付いた際にＤＣアシストは実行されなくなるので、ＦＥＴ２の温度上昇を抑制できる。

　以上のように本実施形態によれば、ＦＥＴ２の温度をダイオード１５により検出し、その温度が閾値以下であればＦＥＴ２とＩＧＢＴ１との双方をオンさせてＤＣアシストを行い、前記温度が閾値を超えるとＩＧＢＴ１のみをオンさせる。具体的には、ＩＧＢＴ駆動回路８は、ターンオフディレイ回路８を介して入力される信号のレベル変化に応じて、ＩＧＢＴ１のゲートにターンオンレベル電圧とターンオフレベル電圧とを付与する。ＭＯＳ駆動回路１０は、ＦＥＴ２のゲートにターンオンレベル電圧とターンオフレベル電圧とを付与する。

　ダイオード１５が検出した温度に応じて温度検出部１６が出力する電圧信号のピーク値をピークホールド回路１７によりホールドすると、そのピーク値をコンパレータ１８により閾値と比較する。そして、ＩＧＢＴ１がターンオンする期間において、ＩＧＢＴ１のゲート駆動電圧が閾値電圧を超えると、ＩＧＢＴゲート立上り判定回路１１がトリガ信号を出力する。

　ＤＣアシストＯＮ／ＯＦＦ判断回路１４は、前記トリガ信号が入力された際に、コンパレータ１８の比較結果に応じてＦＥＴ２をターンオンさせるか否かを決定する。立下り検出回路９は、入力信号の立下りエッジを検出して、ＭＯＳ駆動回路１０によりＦＥＴ２をターンオフさせるためのオフ指令を出力する。すなわち、ＦＥＴ２の温度が上昇して閾値を超えた際には、並列駆動を行わずＩＧＢＴ１のみをオンさせて、ＦＥＴ２が過熱状態に至ることを回避して損失を低減できる。

　　（第２実施形態）
　以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図４に示すように、第２実施形態の駆動ＩＣ２１は、ＦＥＴ２の温度を検出するための構成である感温ダイオード１５～ピークホールド回路１７が削除されている。そして、コンパレータ２２及び２３と、ＯＮ／ＯＦＦ判断回路１４に替わるＯＮ／ＯＦＦ判断回路２４とを備えている。

　コンパレータ２２及び２３の非反転入力端子は、ＩＧＢＴ１が備える電流検出素子のエミッタ端子４Ｅに接続されており、コンパレータ２２，２３の反転入力端子には、電流閾値（上限），電流閾値（下限）がそれぞれ与えられている。そして、コンパレータ２２，２３の出力信号は、何れもＯＮ／ＯＦＦ判断回路２４に入力されている。

　次に、第２実施形態の作用について説明する。図５に示すように、時点（１）で入力信号がハイレベルに変化してＩＧＢＴ１のゲート電圧が上昇を開始し、前記ゲート電圧が時点（２）でミラー電圧に達すると、ＩＧＢＴ１にコレクタ電流が流れ始める。これにより、コンパレータ１８に入力される抵抗５の端子電圧が上昇する。時点（３）においてゲート電圧が閾値電圧を超えて立上り判定回路１１がワンショットパルスを出力した際に、抵抗５の端子電圧が電流閾値に達していなければ、ＯＮ／ＯＦＦ判断回路２４はＭＯＳ駆動回路１０にオン指令を出力する。これにより、ＦＥＴ２がＩＧＢＴ１と同時にＯＮになり「ＤＣアシスト」が実行される。

　その後、時点（４）で駆動ＩＣ２１の入力信号がローレベルになると、ＭＯＳ駆動回路１０の入力信号がローレベルになる。これにより、ＩＧＢＴ１のターンオフが開始された後、そのゲート電圧が時点（５）でミラー電圧に達すると、コレクタ電流の通電が停止される。

　時点（６）では、次周期のＩＧＢＴ１のターンオン動作が開始されてゲート電圧が再度上昇し、前記ゲート電圧が時点（７）でミラー電圧に達するとコレクタ電流が流れ始める。時点（８）において、立上り判定回路１１がワンショットパルスを出力した際に、抵抗５の端子電圧が電流閾値を超えていると、ＯＮ／ＯＦＦ判断回路２４はＭＯＳ駆動回路１０にオン指令を出力しない。したがって、「ＤＣアシスト」は実行されない。

　図６に示すように、第１実施形態と同様にモータに正弦波状の電流が通電される場合において、第２実施形態のように駆動ＩＣ２１が動作することで、ＩＧＢＴ１に流れるコレクタ電流が、ＦＥＴ２の温度限界に対応する電流換算値を超えるとＤＣアシストは実行されなくなるので、ＦＥＴ２の温度上昇を抑制できる。そして、第２実施形態では、コンパレータ２２，２３にそれぞれ、電流閾値（上限），電流閾値（下限）を設定することで、ＯＮ／ＯＦＦ判断回路２４、はコレクタ電流の極性が正負の何れを示す場合についても同じようにＤＣアシストの実行可否を決定する。

　以上のように第２実施形態によれば、ＩＧＢＴ１を介して流れる電流を抵抗５により検出し、その電流が閾値以下であればＦＥＴ２とＩＧＢＴ１との双方をオンさせ、前記電流が閾値を超えるとＩＧＢＴ１のみをオンさせる。具体的には、抵抗５の端子電圧を閾値と比較するコンパレータ２２及び２３と、ＩＧＢＴ１がターンオンする期間にゲート駆動電圧が閾値電圧を超えるとトリガ信号を出力する立上り判定回路１１と、前記トリガ信号が入力された際に、コンパレータ２２及び２３の比較結果に応じてＦＥＴ２をターンオンさせるか否かを決定するＯＮ／ＯＦＦ判断回路２４とを備える。このように構成すれば、ＩＧＢＴ１を介して流れる電流が閾値を超えることでＦＥＴ２の温度が上昇していると推察される際には、ＤＣアシストを行わずＩＧＢＴ１のみをオンさせて、ＦＥＴ２が過熱状態に至ることを回避して損失を低減できる。

　　（第３実施形態）
　図７に示すように、第３実施形態の駆動ＩＣ２５は、基本的に第２実施形態の駆動ＩＣ２１と同じ構成であるが、コンパレータ２２，２３の反転入力端子に与えられる電流閾値が第２実施形態と異なっている。コンパレータ２２の反転入力端子には電流閾値（＋）が、コンパレータ２３の反転入力端子には電流閾値（－）がそれぞれ付与されている。

　電流閾値（＋）は、検出電流の極性が正を示す際に対応する閾値であり、第２実施形態の電流閾値（上限）に相当する値である。一方、電流閾値（－）は、検出電流の極性が負を示す際に対応する閾値であり、両閾値の絶対値を比較すると、
　　　｜電流閾値（＋）｜＜｜電流閾値（－）｜
となっている。この場合、電流閾値（＋）が第１閾値に相当し、電流閾値（－）が第２閾値に相当する。

　次に、第３実施形態の作用について説明する。第２実施形態では、図６に示したように正側に対応する電流閾値（上限），負側に対応する電流閾値（下限）の絶対値が同じであった。これに対して第３実施形態では、電流閾値（＋）と電流閾値（－）とで絶対値に差を設けたことで、電流極性に応じた作用が非対称になる。

　すなわち、図８に示すように、電流の極性が負を示す場合は、極性が正を示す場合よりも電流値が高い領域まで「ＤＣアシスト」を行うことになる。つまり、電流の極性が負を示す場合は、両者の絶対値の差分｛｜電流閾値（－）｜－｜電流閾値（＋）｜｝だけ、「ＤＣアシスト」を行う機会が多くなる。

　以上のように第３実施形態によれば、ＩＧＢＴ１を介して流れる電流を抵抗５により検出し、（１）その電流が一方の極性における第１閾値以下であればＭＯＳＦＥＴとＩＧＢＴ１との双方をオンさせ、（２）前記電流が他方の極性において、第１閾値相当値よりも高く設定される第２閾値以下であればＩＧＢＴ１及びＦＥＴ２を同時にオンさせ、（３）前記電流が第２閾値を超えるとＩＧＢＴ１のみをオンさせる。また、電流が一方の極性を示す場合に第１閾値を超えるとＩＧＢＴ１のみをオンさせる。

　すなわち、ＩＧＢＴ１を介して流れる電流量が上記（１）～（３）のように異なるケースに対応して、（１）並列駆動，（２）電流が一方の極性を示す場合のみ並列駆動，（３）ＩＧＢＴ１の単独駆動，というように段階的に切り替える。これにより、ＦＥＴ２が過熱状態に至ることを回避できる。尚、２つの閾値の絶対値の関係を逆にすることで、
　　　｜電流閾値（＋）｜＞｜電流閾値（－）｜
電流閾値（－）を第１閾値に、電流閾値（＋）を第２閾値に対応させても良い。

　　（第４実施形態）
　図９に示すように、第４実施形態の駆動ＩＣ３１は、第１実施形態で用いた感温ダイオード１５，温度検出部１６及びピークホールド回路１７を備えると共に、ＤＣアシストタイミング検出回路３２及び電流ピーク検出回路３３を備えている。但し、第４実施形態では、感温ダイオード１５によりＩＧＢＴ１の温度を検出する。また、感温ダイオード１５，温度検出部１６及びピークホールド回路１７は、温度ピーク検出回路３４を構成している。

　ＤＣアシストタイミング検出回路３２は、立上り検出回路３５，タイマ３６及びワンショットパルス生成回路３７を有しており、立上り検出回路３５には、外部からの入力信号が入力されている。ＤＣアシストタイミング検出回路３２では、立上り検出回路３５が入力信号の立上りを検出するとタイマ３６が計時を開始し、タイマ３６が一定時間を計時するとワンショットパルス生成回路３７にトリガ信号を入力する。すると、ワンショットパルス生成回路３７は、ワンショットパルス信号をＤＣアシストＯＮ／ＯＦＦ判断回路３８に入力する。

　電流ピーク検出回路３３は、電流検出部３９及びピークホールド回路４０を有しており、電流検出部３９の入力端子はエミッタ端子４Ｅに接続されている。電流検出部３９は、ＩＧＢＴ１のコレクタ電流値が反映されている抵抗５の端子電圧を検出し、ピークホールド回路４０に入力する。ピークホールド回路４０は、入力される電圧レベルのピーク値を保持し、保持している値をＤＣアシストＯＮ／ＯＦＦ判断回路３８に入力する。温度ピーク検出回路３４におけるピークホールド回路１７により保持された電圧レベルのピーク値も同様に、ＤＣアシストＯＮ／ＯＦＦ判断回路３８に入力される。

　立下り検出回路４１は、ターンオフディレイ回路７を介して入力される入力信号の立下りエッジを検出すると、ピークホールド回路１７及び４０に対してピーク値をホールドさせるためのトリガ信号を入力する。そして、ワンショットパルス生成回路３７より出力されるワンショットパルス信号は、ピークホールド回路１７及び４０にリセット信号として入力される。

　ＤＣアシストＯＮ／ＯＦＦ判断回路３８は、ＭＯＳ駆動回路１０に対してオン指令を出力するか否かを判断するため、図１０に示す判断マップを保持している。この判断マップは、温度を横軸，電流を縦軸とする２次元座標上において、ＤＣアシストを行うか否かを判断するための閾値を例えば１次関数で設定したものである。ＯＮ／ＯＦＦ判断回路３８は、電流ピーク検出回路３３及び温度ピーク検出回路３４より入力される電流及び温度のピーク値で定まる２次元座標値が、直線状の閾値以下の範囲にあればオン指令を出力してＤＣアシストを行い、前記閾値を超えていればＤＣアシストを行わないように判断する。

　次に、第４実施形態の作用について説明する。図１１に示すように、時点（１）で入力信号がハイレベルに変化してＩＧＢＴ１のターンオンが開始されると、ＤＣアシストタイミング検出回路３２のタイマ３６が計時を開始する。ＩＧＢＴ１のターンオンが完了した後、一定時間が計時された時点（２）において、ワンショットパルス生成回路３７がワンショットパルス信号を出力する。すると、ＤＣアシストＯＮ／ＯＦＦ判断回路３８は、この時点で入力されている，つまり既にホールドされている電流値及び温度値に応じてＤＣアシストを行うか否かを、上述したマップに基づいて決定する。また、ピークホールド１７及び４０はリセットされる。このケースでは、電流値及び温度値が何れも小さく２次元座標値が閾値を下回っているので、時点（３）でＦＥＴ２をターンオンさせてＤＣアシストを行っている。

　ＩＧＢＴ１のターンオンが完了してコレクタ電流が流れることで、電流ピーク値検出回路３３，温度ピーク値検出回路３４で検出される電流，温度は上昇する。その後、時点（４）で入力信号がローレベルになると、その立下りでＭＯＳ駆動回路１０にオフ指令が入力される。次の時点（５）でＩＧＢＴ１のターンオフが開始されると、そのゲート信号の立下りで電流ピーク値検出回路３３，温度ピーク値検出回路３４のピークホールド回路４０，１７はピークホールドを行う（時点（６））。

　時点（７）では、次周期のＩＧＢＴ１のターンオンが開始され、そのターンオンが完了した後、一定時間が計時された時点（８）において、ワンショットパルス生成回路３７がワンショットパルス信号を出力する。すると、ＤＣアシストＯＮ／ＯＦＦ判断回路３８は、この時点で入力されている電流値及び温度値に応じてＤＣアシストを行うか否かを決定する。このケースでは、電流値及び温度値が何れも大きく２次元座標値が閾値を超えているので、時点（９）ではＤＣアシストを行わない。

　以上のように第４実施形態によれば、ＩＧＢＴ１の温度を感温ダイオード１５により検出し、ＩＧＢＴ１を介して流れるコレクタ電流に相当する電流を抵抗５より検出する。そして、前記温度と前記電流とに基づいて決定される２次元座標値が、前記座標上に設定されている閾値以下であればＦＥＴ２とＩＧＢＴ１との双方をオンさせ、２次元座標値が前記閾値を超えるとＩＧＢＴ１のみをオンさせる。

　具体的には、立下り検出回路４１が、ターンオフディレイ回路７を介して入力される信号の立下りを検出すると、温度ピーク検出回路３４は、感温ダイオード１５が検出した温度のピーク値を検出し、電流ピーク検出回路３３は、抵抗５が検出した電流のピーク値を検出する。ＤＣアシストタイミング検出回路３２において、立上り検出回路３５が入力信号の立上りを検出してトリガ信号を出力するとタイマ３６が一定時間の計時を開始し、一定時間が計時されるとワンショットパルス生成回路３７がワンショットパルス信号を出力する。そして、ＤＣアシストＯＮ／ＯＦＦ判断回路３８は、前記ワンショットパルス信号が入力された際に、前記温度及び電流のピーク値で決まる２次元座標値と前記閾値とを比較してＦＥＴ２をターンオンさせるか否かを決定する。このように構成すれば、ＩＧＢＴ１の温度，電流の２つのパラメータに基づいて、ＤＣアシストを行うか否かをより精密に決定できる。

　　（第５実施形態）
　図１２に示すように、第５実施形態の駆動ＩＣ４２では、第４実施形態の駆動ＩＣ３１が備えるＤＣアシストＯＮ／ＯＦＦ判断回路３８をＭＯＳ駆動電圧判断回路４３に置き換えている。そして、ＭＯＳ駆動回路１０へのハイレベル駆動電圧は、駆動電圧生成回路４４により供給される。また、ＭＯＳ駆動回路１０へのオン／オフ指令は、立上り検出回路９に替わるターンオンディレイ回路４５を介した入力信号によって与えられる。

　駆動電圧生成回路４４は、ＭＯＳ駆動回路１０に供給するハイレベル駆動電圧を変更可能に構成されている。ＭＯＳ駆動電圧判断回路４３は、ＭＯＳ駆動回路１０に供給するハイレベル駆動電圧を決定するため、図１３に示す判断マップを保持している。この判断マップは、第４実施形態のマップと同様に、温度を横軸，電流を縦軸とする２次元座標上において、駆動電圧レベルを例えば２Ｖに段階的に変化させるための閾値を設定している。温度及び電流が最低の領域に対応する最高電圧が２０Ｖであり、そこから、温度，電流が上昇するのに応じて、駆動電圧を１８Ｖ，１６Ｖ，１４，…といったように段階的に低下させる。

　次に、第５実施形態の作用について説明する。第５実施形態では、図１４に示すように、時点（１）で入力信号がハイレベルに変化してＩＧＢＴ１のターンオンが開始され、そのターンオンが完了した後、第４実施形態と同様に時点（２）において、ワンショットパルス生成回路３７がワンショットパルス信号を出力する。すると、ＭＯＳ駆動電圧判断回路４３は、この時点で入力されている電流値及び温度値に応じて、図１３に示すマップに従いＦＥＴ２のゲート駆動電圧を決定する。また、ピークホールド１７及び４０はリセットされる。そして、時点（３）でＦＥＴ２をターンオンさせて、決定したゲート駆動電圧によりＤＣアシストを行う。

　ＩＧＢＴ１のターンオンが完了してコレクタ電流が流れることで、電流ピーク値検出回路３３，温度ピーク値検出回路３４で検出される電流，温度は上昇する。時点（４）～（６）に対応する動作は、第４実施形態と同様である。

　時点（７）で、次周期のＩＧＢＴ１のターンオンが開始され、そのターンオンが完了した後の時点（８）において、ワンショットパルス生成回路３７がワンショットパルス信号を出力する。すると、ＭＯＳ駆動電圧判断回路４３は、この時点で入力されている電流値及び温度値に応じてＦＥＴ２のゲート駆動電圧を決定する。このケースでは、前回の通電により電流値及び温度値が上昇したことに伴い、時点（９）以降に行われるＤＣアシストでのゲート駆動電圧は、前回よりも低下している。

　以上のように第５実施形態によれば、温度と電流との２次元座標のマップ上に、閾値を複数設定し、ＭＯＳ駆動電圧判断回路４３は、ＩＧＢＴ１について検出される温度のピーク値と電流のピーク値とに基づいて決定される２次元座標値が超える閾値が高くなるのに応じて、ＦＥＴ２のゲートに与える駆動電圧を段階的に低下させてＤＣアシストを行う。このように構成すれば、ＩＧＢＴ１の温度，電流の２つのパラメータに基づいて、ＤＣアシストを行う際のＦＥＴ２のオン状態を精密に制御できる。

　　（第６実施形態）
　図１５に示す第６実施形態では、ＩＧＢＴ１及びＦＥＴ２を並列に接続したもので１つのアーム５１を構成し、正側アーム５１ｐと負側アーム５１ｎとを直列に接続して各相アーム５１Ｕ，５１Ｖ，５１Ｗを構成する。そして、各相アーム５１Ｕ，５１Ｖ，５１Ｗを並列に接続してインバータ回路５２を構成している。インバータ回路５２の各相出力端子はそれぞれ、３相モータ５３の図示しない各相固定子巻線に接続されている。インバータ回路５２はモータ駆動回路に相当する。

　各アーム５１は、それぞれに対応する駆動ＩＣ５４により駆動されるが、図１５では、Ｕ相アーム５１Ｕに対応する駆動ＩＣ５４Ｕｐ及び５４Ｕｎのみ示している。駆動ＩＣ５４は、ＩＧＢＴ駆動回路８及びＩＧＢＴプリドライバ５５と、ＭＯＳ駆動回路１０及びＭＯＳプリドライバ５６とを備えている。各駆動ＩＣ５４には、制御回路であるマイクロコンピュータ５７によって、例えばＰＷＭ信号などの駆動制御信号が入力される。

　各アーム５１には、第１実施形態等と同様に感温ダイオード１５が配置されており、感温ダイオード１５より出力される温度信号はマイコン５７に入力される。尚、図１５では、感温ダイオード１５は１つのみ示している。また、インバータ回路５２の各相出力端子の１つとモータ５３の対応する固定子巻線との間には、例えばホール式の電流センサ５８が介挿されており、電流センサ５８より出力される電流信号もマイコン５７に入力されている。

　マイコン５７は、ソフトウェアによって実現される各機能部と、レジスタ５９と、ＰＷＭ信号を生成するためのハードウェアタイマ６０ｐ，６０ｎとを備えている。そして、マイコン５７は、第４，第５実施形態において駆動ＩＣ３１，４２が行った処理をソフトウェアによって行う。また、マイコン５７は、ＰＷＭ制御におけるキャリア周期よりも速い間隔で感温ダイオード１５，電流センサ５８より出力される信号をＡ／Ｄ変換しており、それぞれについて、図示しないソフトウェアの機能により常時ピーク値検出を行っている。そして、随時更新されているピーク値は、レジスタ５９に格納されている。

　次に第６実施形態の作用について説明する。図１５に示すように、マイコン５７は、ＤＣアシストタイミング検出回路３２の機能を実行し（Ｓ１）、レジスタ５９より電流，温度のピーク値データを取得する（Ｓ２）。そして、ＤＣアシストＯＮ／ＯＦＦ判断回路３８，ＭＯＳ駆動電圧判断回路４３の機能を実行し、その判断結果である駆動電圧制御信号を駆動ＩＣ５４に出力すると（Ｓ３，Ｓ４）、レジスタ５９に格納されているピーク値データをリセットする（Ｓ５）。

　マイコン５７と、駆動ＩＣ５４との間の信号伝送は、例えばフォトカプラ等を介した絶縁通信で行われている。そして、上記の判断結果を受信した駆動ＩＣ５４のＭＯＳプリドライバ５６はその結果に従いＤＣアシストを行うか否かを決定し、行う際にはＦＥＴ２のゲート駆動電圧レベルを第５実施形態のように可変設定する。

　以上のように第６実施形態によれば、マイコン５７は、ＩＧＢＴ１について検出される温度と電流とに基づいて決定される２次元座標値によりＤＣアシストを行うか否かを決定し、ＤＣアシストを行う際には、前記２次元座標値が超える閾値が高くなるのに応じて、ＦＥＴ２のゲートに与える駆動電圧を段階的に低下させる。したがって、第４及び第５実施形態の作用の一部を、マイコン５７のソフトウェアによって実現できる。

　　（その他の実施形態）
　第１実施形態において、感温ダイオード１５によりＩＧＢＴ１の温度を検出しても良い。
　ＩＧＢＴ１やＦＥＴ２の駆動電圧については、個別の設計に応じて適宜変更すれば良い。
　バイポーラ型トランジスタは、ＲＣ－ＩＧＢＴに限ることはない。また、ＭＯＳＦＥＴもＳｉＣ－ＭＯＳＦＥＴに限ることはない。

　第４，第５実施形態において、感温ダイオード１５によりＦＥＴ２の温度を検出しても良い。
　第５実施形態では、ＤＣアシストを行う際のゲート駆動電圧を２段階以上変化させれば良い。また、ゲート電圧を低下させる幅値についても、適宜変更すれば良い。更に、負デート電圧の最低値は０Ｖにしても良いし、０Ｖにしなくても良い。
　第６実施形態において、第４，第５実施形態の何れか一方の機能のみを実行しても良い。また、電流センサ５８に替えて、マイコン５７が抵抗５の端子電圧を読み込むことで電流を検出しても良い。

　第６実施形態におけるモータ駆動回路は３相のインバータ回路５２に限ることなく、ハーフブリッジ回路やフルブリッジ回路であっても良い。
　本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

　　＜第２の開示＞
　図１６に示すように、ＲＣ－ＩＧＢＴ１のコレクタ及びエミッタと、ＳｉＣ－ＭＯＳＦＥＴ２のドレイン及びソースとは、それぞれ共通に接続されている。ＩＧＢＴ１のコレクタ及びＦＥＴ２のドレインは、例えば同様に並列接続された素子で構成されている図示しない上アーム側の素子に接続されており、同エミッタ及びソースはグランドに接続されている。

　ＩＧＢＴ１には、コレクタ電流を分流して検出するための検出素子が設けられているが、図中では、そのエミッタ端子４Ｅのみを示している。エミッタ端子４Ｅは抵抗５を介してグランドに接続されている。駆動ＩＣ６には、図示しない制御回路からＩＧＢＴ１を駆動制御する信号が入力される。その入力信号は、立上りエッジ検出回路７及び立下りエッジ検出回路８に入力されている。立上りエッジ検出回路７は、入力信号の立上りエッジを検出してトリガ信号を出力し、立下りエッジ検出回路８は、入力信号の立下りエッジを検出してトリガ信号を出力する。

　立上りエッジ検出回路７の出力信号は、ＩＧＢＴ駆動制御部９と、立上りタイマ１０を介して第３ＭＯＳ駆動制御部１１と、第２ＭＯＳ駆動制御部１３とに対し、それぞれオン指令として入力されている。また、前記出力信号は、第１ＭＯＳ駆動制御部１２と、立上りタイマ１４を介して第２ＭＯＳ駆動制御部１３とに対し、それぞれオフ指令として入力されている。

　一方、立下りエッジ検出回路８の出力信号は、立下りタイマ１５を介してＩＧＢＴ駆動制御部９と、第３ＭＯＳ駆動制御部１１と、立下りタイマ１６を介して第２ＭＯＳ駆動制御部１３とに対し、それぞれオフ指令として入力されている。また、前記出力信号は、第２ＭＯＳ駆動制御部１３と、立下りタイマ１５を介して第１ＭＯＳ駆動制御部１２とに対し、それぞれオン指令として入力されている。

　ＩＧＢＴ駆動制御部９は、入力されるオン指令，オフ指令に応じてＩＧＢＴ駆動回路１７に駆動制御信号を入力する。ＩＧＢＴ駆動回路１７は、例えば２つのＭＯＳＦＥＴ１７Ｐ，１７Ｎの直列回路で構成されており、ハイレベル駆動電圧，つまりターンオンレベル電圧として例えば１５ＶをＩＧＢＴ１のゲートに出力し、ローレベル駆動電圧，つまりターンオフレベル電圧として例えば０ＶをＩＧＢＴ１のゲートに出力する。

　一方、ＭＯＳ駆動回路１８は、例えば２つのＭＯＳＦＥＴ１８Ｐ，１８Ｎ＿Ｌの直列回路と、これらの共通接続点とグランドとの間に接続されるＭＯＳＦＥＴ１８＿０とで構成されている。ＦＥＴ１８Ｐ，１８Ｎ＿Ｌは、それぞれ第３ＭＯＳ駆動制御部１１，第１ＭＯＳ駆動制御部１２によって駆動され、ＦＥＴ１８＿０は第２ＭＯＳ駆動制御部１３によって駆動される。そして、ＭＯＳ駆動回路１８はＦＥＴ１８Ｐ，１８Ｎ＿Ｌの直列回路により、ハイレベル駆動電圧として例えば２０Ｖ，ローレベル駆動電圧として例えば－５ＶをＦＥＴ２のゲートに出力し、ＦＥＴ１８＿０により中間レベル駆動電圧として例えば０ＶをＦＥＴ２のゲートに出力する。ＦＥＴ１８Ｐ，１８Ｎ＿Ｌの直列回路は、ハイレベル付与回路及びローレベル付与回路に相当し、ＦＥＴ１８＿０は中間レベル付与回路に相当する。

　尚、ＩＧＢＴ駆動制御部９は、オン指令が入力されるとＦＥＴ１７Ｐをオン，ＦＥＴ１７ＮをオフすることでＩＧＢＴ１のゲートにハイレベル駆動電圧を出力し、次にオフ指令が入力されるまでその状態を維持する。また、第３ＭＯＳ駆動制御部１１，第１ＭＯＳ駆動制御部１２及び第２ＭＯＳ駆動制御部１３は、それぞれオン指令が与えられると、ＭＯＳ駆動回路１８を構成する各駆動対象素子，ＦＥＴ１８Ｐ，１８Ｎ＿Ｌ，１８＿０をオンにする駆動電圧を出力する。そして、次にオフ指令が入力されるまでその状態を維持する。

　次に、本実施形態の作用について説明する。尚、図１７に示す「ＲＣ－ＩＧＢＴ」はＩＧＢＴ１を、「ＭＯＳ」はＦＥＴ２を意味する。入力信号がローレベルである初期状態において、ＩＧＢＴ駆動制御部９，第３ＭＯＳ駆動制御部１１，第１ＭＯＳ駆動制御部１２及び第２ＭＯＳ駆動制御部１３に対しては、後述するように、入力信号の前回の立下りタイミング以降にオン指令，オフ指令が以下のように与えられている。

　　　ＩＧＢＴ駆動制御部９　　　　　　オフ指令
　　　第３ＭＯＳ駆動制御部１１　　　　オフ指令
　　　第１ＭＯＳ駆動制御部１２　　　　オン指令
　　　第２ＭＯＳ駆動制御部１３　　　　オフ指令
これにより、ＩＧＢＴ１のゲートにはローレベル駆動電圧の０Ｖが与えられており、ＦＥＴ２のゲートにもローレベル駆動電圧の－５Ｖが与えられている。

　この状態から、時点（１）で入力信号のレベルがローからハイに変化すると、その立上りタイミングでＩＧＢＴ駆動制御部９にオン指令が入力される。したがって、ＩＧＢＴ１は直ちにターンオンを開始する。

　一方、ＦＥＴ２側では、上記の立上りタイミングで第１ＭＯＳ駆動制御部１２にオフ指令が入力されると共に、第２ＭＯＳ駆動制御部１３にオン指令が入力される。これにより、ＦＥＴ１８Ｎ＿Ｌがオフになると共にＦＥＴ１８Ｎ＿０がオンになり、ＦＥＴ２のゲート駆動電圧は－５Ｖから０Ｖに向けて上昇を開始する。そして、時点（２）で前記ゲート駆動電圧は中間レベル駆動電圧の０Ｖに達する。

　また、上記の立上りタイミングで、タイマ１０及び１４が計時を開始する。両者が計時する一定時間が同じく時点（３）までであれば、そこで第３ＭＯＳ駆動制御部１１にはオン指令が入力され、第２ＭＯＳ駆動制御部１３にはオフ指令が入力される。これにより、ＦＥＴ２のゲート駆動電圧は、０Ｖから２０Ｖに向けて上昇を開始する。

　その後、ＩＧＢＴ１及びＦＥＴ２のターンオンが何れも完了した後に、時点（４）で
入力信号のレベルがローに変化すると、第３ＭＯＳ駆動制御部１１にはオフ指令が入力され、第２ＭＯＳ駆動制御部１３にはオン指令が入力される。これにより、ＦＥＴ２が先にターンオフを開始し、ＦＥＴ２のゲート駆動電圧は、２０Ｖから０Ｖに向けて低下する。そして、時点（５）で前記ゲート駆動電圧は中間レベル駆動電圧の０Ｖに達する。

　また、上記の立下りタイミングで、タイマ１５及び１６が計時を開始する。両者が計時する一定時間が同じく時点（６）までであれば、そこでＩＧＢＴ駆動制御部９にオフ指令が入力されて、ＩＧＢＴ１はターンオフを開始する。それと同時に、第２ＭＯＳ駆動制御部１３にはオフ指令が入力され、第１ＭＯＳ駆動制御部１２にはオン指令が入力される。これにより、ＦＥＴ２のゲート駆動電圧は０Ｖから－５Ｖに向けて低下を開始し、時点（７）でローレベル駆動電圧の－５Ｖに達する。そして、時点（１）以前の初期状態に至る。尚、タイマ１４，１６が計時を行っている間に、第２ＭＯＳ駆動制御部１３がＦＥＴ１８Ｎ＿０をオンしている期間が、それぞれ第１期間，第２期間に相当する。

　以上のように本実施形態によれば、ＩＧＢＴ１とＦＥＴ２とを並列駆動する際に、ＦＥＴ２をターンオン及びターンオフさせるため、そのゲートに与える電圧を正極性のハイレベル：２０Ｖと負極性のローレベル：－５Ｖとに変化させる間に、前記双方のレベルの中間にある中間レベル０Ｖを付与する期間を設けるようにした。

　このように構成することで、ＦＥＴ２をターンオンさせる際には、ゲートに付与する電圧を、－５Ｖから０Ｖになる一定の期間を経て２０Ｖに変化させ、ターンオフさせる際には２０Ｖから０Ｖになる一定の期間を経て－５Ｖに変化させる。すなわち、中間レベルとハイレベルとの電位差が相対的に小さくなる分だけ駆動損失を低減できる。

　この場合、入力信号の立上りエッジ，立下りエッジを、それぞれ立上りエッジ検出回路７，立下りエッジ検出回路８によりエッジ検出する。立上りタイマ１０及び１４，立下りタイマ１５及び１６は、それぞれ前記立上りエッジ，立下りエッジが検出された時点から一定時間を計時する。ＩＧＢＴ駆動制御部９は、入力信号の立上りエッジが検出された時点からＩＧＢＴ駆動回路１７によりＩＧＢＴ１のゲートにハイレベル駆動電圧を付与させ、立下りエッジが検出された時点からタイマ１５により計時される一定時間が経過するとローレベル駆動電圧を付与させる。

　第１ＭＯＳ駆動制御部１２は、ＩＧＢＴ駆動回路１７がローレベル電圧を付与している期間に、ＦＥＴ１８＿ＬによりＦＥＴ２のゲートに－５Ｖのローレベル電圧を付与させる。第２ＭＯＳ駆動制御部１３は、立上りエッジが検出された時点からタイマ１４により計時される一定時間が経過するまでの第１期間と、立下りエッジが検出された時点から立下りタイマ１６により計時される一定時間が経過するまでの第２期間とに、ＦＥＴ１８＿０により０Ｖの中間レベル電圧を付与する。また、第３ＭＯＳ駆動制御部１１は、上記第１期間と第２期間との間にＦＥＴ１８Ｐによりハイレベル電圧を付与させる。

　このように構成すれば、ＭＯＳ駆動回路１８がＦＥＴ２のゲートに中間レベル電圧を付与する第１期間，第２期間を、それぞれＩＧＢＴ１がターンオンを開始した期間内と、ターンオフを開始した期間内とに設定できる。したがって、たとえ中間レベル電圧を付与したことでＦＥＴ２がオンする可能性が有るとしても、全く問題が無くなる。

　加えて、ＩＧＢＴ駆動回路１７によって参照される立下りタイマ１５と、ＭＯＳ駆動回路１８によって参照される立下りタイマ１６とを個別に設けたので、ＩＧＢＴ１がターンオフを開始するタイミングと、ＦＥＴ２がターンオフを開始するタイミングとを個別に設定できる。

　　（その他の実施形態）
　ＩＧＢＴ１やＦＥＴ２の駆動電圧については、個別の設計に応じて適宜変更すれば良い。また、中間レベル電圧も０Ｖに限ることなく、ハイレベル駆動電圧とローレベル駆動電圧との中間の電圧で、ＦＥＴ２をオフできる電圧であれば良い。また、ＦＥＴ２が誤動作してオンする可能性がある電圧であっても、上述のように、ＩＧＢＴ１のターンオンを先に開始するように設定すれば問題は無い。

　立下りタイマ１５及び１６を共通化しても良い。
　バイポーラ型トランジスタは、ＲＣ－ＩＧＢＴに限ることはない。また、ＭＯＳＦＥＴもＳｉＣ－ＭＯＳＦＥＴに限ることはない。

　本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

　　＜第３の開示＞
　　（第１実施形態）
　図１８に示すように、ＲＣ－ＩＧＢＴ１のコレクタ及びエミッタと、ＳｉＣ－ＭＯＳＦＥＴ２のドレイン及びソースとは、それぞれ共通に接続されている。ＩＧＢＴ１のコレクタ及びＦＥＴ２のドレインは、例えば同様に並列接続された素子で構成されている図示しない上アーム側の素子に接続されており、同エミッタ及びソースはグランドに接続されている。

　ＩＧＢＴ１には、コレクタ電流を分流して検出するための検出素子が設けられているが、図中では、そのエミッタ端子４Ｅのみを示している。エミッタ端子４Ｅは抵抗５を介してグランドに接続されている。また、ＦＥＴ２のドレイン，ソース間には、逆方向の寄生ダイオード２Ｄが接続されている。エミッタ端子４Ｅは駆動ＩＣ６の入力端子に接続されている。抵抗５の端子電圧は例えば異常電流を検出するために使用されるが、本実施形態ではその詳細を省略する。

　ＩＧＢＴ駆動回路８は、例えば２つのＭＯＳＦＥＴの直列回路で構成され、例えばハイレベル駆動電圧として１５Ｖ，ローレベル駆動電圧として０ＶをＩＧＢＴ１のゲートに出力する。尚、説明の都合上、ＩＧＢＴ駆動回路８は、入力信号がローレベルであればローレベル駆動電圧を出力し、入力信号がハイレベルであればハイレベル駆動電圧を出力する。

　また、前記入力信号は立上り検出回路９に入力されており、立上り検出回路９の出力信号は、ゲート立上り期間検出回路１０及びチャージ期間検出回路１１に入力されている。立上り検出回路９は、入力信号の立上りを検出すると、Ｈｉ出力指令をゲート立上り期間検出回路１０に入力する。また、ゲート立上り期間検出回路１０には、立下り検出回路１２からのＬｏ出力指令も入力されている。そして、ゲート立上り期間検出回路１０は、Ｈｉ出力指令が入力された時点からＬｏ出力指令が入力される時点までの間、ゲート電圧差分検出回路１３にハイアクティブの起動指令を入力する。

　ゲート電圧差分検出回路１３の入力端子は、ＩＧＢＴ１のゲートに接続されている。ゲート電圧差分検出回路１３は、現在値記憶部１４，前回値記憶部１５及び差分検出部１６を備え、これらは入力されるクロック信号ＣＬＫに同期して動作する。現在値記憶部１４には、今回のＩＧＢＴ１のゲート電圧が記憶され、前回値記憶部１５には、その１周期前のゲート電圧が記憶される。差分検出部１６は、ゲート電圧の前回値と今回値との差分を検出し、その検出値をコンパレータ１７の非反転入力端子に入力する。前記検出値は、クロック周期毎に更新される。コンパレータ１７は、入力される差分値を反転入力端子に与えられている閾値電圧と比較し、その比較結果をチャージ期間検出回路１１及びＡＮＤゲート１８に入力する。コンパレータ１７の出力信号は差分検出信号に相当し、差分検出信号はハイアクティブである。

　チャージ期間検出回路１１は、ゲート電圧差分検出回路１３より入力される信号の立下りエッジの検出回数をカウントするカウンタ１９を備えている。カウンタ１９は、入力信号の立上りエッジが検出されるとリセットされる。その後、ゲート電圧差分検出回路１３より１回目の立下りエッジが入力されると出力信号をハイレベルにし、次の２回目の立下りエッジが入力されると出力信号をローレベルに変化させる。その出力信号はＡＮＤゲート１８に入力される。

　ＡＮＤゲート１８は３入力であり、残りの入力端子にはクロック信号ＣＬＫが与えられている。したがって、ＡＮＤゲート１８は、チャージ期間検出回路１１及びゲート電圧差分検出回路１３からの入力信号がハイレベルを示す期間に、クロック信号ＣＬＫがハイレベルを示すと出力信号をハイレベルにする。その出力信号は、立上り検出回路２０に入力される。

　立上り検出回路２０は、ＡＮＤゲート１８より入力される信号の立上りエッジを検出すると、オン指令をＭＯＳ駆動回路２１に出力する。また、立下り検出回路２２は、入力信号の立下りエッジを検出すると、オフ指令をＭＯＳ駆動回路２１に出力する。ＭＯＳ駆動回路２１も同様に２つのＭＯＳＦＥＴの直列回路で構成され、例えばハイレベル駆動電圧として２０Ｖ，ローレベル駆動電圧として－５ＶをＦＥＴ２のゲートに出力する。ＭＯＳ駆動回路２１は、オン指令が入力されるとハイレベル駆動電圧を出力してオフ指令が入力されるまでその状態を維持し、オフ指令が入力されるとローレベル駆動電圧を出力する。

　次に、本実施形態の作用について説明する。図１９に示すように、時点（１）で入力信号のレベルがローからハイに変化すると、ＩＧＢＴ１は直ちにターンオンを開始し、ゲート電圧が上昇する。またこの時、ゲート立上り期間検出回路１０の出力信号がハイレベルになり、ゲート電圧の上昇を受けてゲート電圧差分検出回路１３の出力信号がハイレベルになる。

　時点（２）でＩＧＢＴ１のゲート電圧がミラー電圧に達すると、電圧の上昇が一時的に停止する。これにより、ゲート電圧差分検出回路１３の出力信号がローレベルに変化し、チャージ期間検出回路１１の出力信号がハイレベルになる。

　時点（３）でミラー期間が終了してゲート電圧が再度上昇を開始すると、それに伴いゲート電圧差分検出回路１３の出力信号もハイレベルになる。すると、次のクロック信号ＣＬＫの立上りである時点（４）でＡＮＤゲート１８の出力信号がハイレベルとなり、立上り検出回路２０がその立上りエッジを検出し、オン指令をＭＯＳ駆動回路２１に出力する。これにより、ＭＯＳ駆動回路２１がＦＥＴ２のゲート電圧をハイレベルにしてＦＥＴ２のターンオンが開始される。

　時点（５）でＩＧＢＴ１のゲート電圧がハイレベル電圧に達すると、電圧の上昇が停止するので、ゲート電圧差分検出回路１３の出力信号が再度ローレベルに変化する。これを受けてチャージ期間検出回路１１の出力信号がローレベルになり、ゲート立上り期間検出回路１０の出力信号もローレベルになる。前記出力信号がハイレベルを示す期間は、立上り期間に相当する。また、チャージ期間検出回路１１の出力信号は充電期間検出信号に相当する。充電期間検出信号はハイアクティブである。

　時点（６）で入力信号のレベルがローに変化すると、立下り検出回路２２がその立下りエッジを検出し、オフ指令をＭＯＳ駆動回路２１に出力する。これにより、ＭＯＳ駆動回路２１がＦＥＴ２のゲート電圧をローレレベルにしてＦＥＴ２のターンオフが開始される。一方、ＩＧＢＴ１は、ターンオフディレイ回路７で付与される遅延時間が経過した時点（７）からターンオフを開始する。

　尚、上記の一連の動作においては誤動作を回避するため、ミラー期間の終了については、例えばＡＮＤゲート１８の入力側又は出力側にカウンタを設け、ゲート電圧差分検出回路１３の出力信号がハイレベルになったことをクロック信号ＣＬＫの複数周期に亘って確認した上で判定するようにしても良い。

　以上のように本実施形態によれば、ＩＧＢＴ１をターンオンさせる際に、ＩＧＢＴ１の駆動電圧がミラー電圧に達した後、ミラー期間が終了した以降にＦＥＴ２のターンオンを開始させる。具体的には、ゲート立上り期間検出回路１０により、ＩＧＢＴ１の駆動電圧がターンオンレベルに立上るまでの立上り期間を検出し、ゲート電圧差分検出回路１３は、前記立上り期間内において、クロック信号ＣＬＫに同期して動作し、前記駆動電圧の現在値とその一周期前の値との差分を求め、前記差分が閾値電圧よりも大きくなると出力信号をハイレベルにして差分検出信号を出力する。

　また、チャージ期間検出回路１１は、前記立上り期間内において、前記差分検出信号が示す１回目の立下りエッジから２回目の立下りエッジまでのＩＧＢＴ１の容量充電期間に充電期間検出信号を出力する。そして、ＡＮＤゲート１８により、差分検出信号及び充電期間検出信号が共に出力されている際に、クロック信号ＣＬＫに同期させてＦＥＴ２のターンオンを開始させる。

　すなわち、ＩＧＢＴ１をターンオンさせる際には、駆動電圧がローレベルからハイレベルに上昇する過程でミラー電圧レベルを示す期間が発生し、駆動電圧はその後にハイレベルに向けて再上昇する。その際上昇を開始する時点は、ＩＧＢＴ１のターンオンが完了する直前となるから、前記時点の以降にＦＥＴ２のターンオンを開始させれば、そのターンオン時点を従来よりも確実に早めることができる。したがって、損失の低減効果を向上させることができる。

　　（第２実施形態）
　以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図２０に示すように、第２実施形態の駆動ＩＣ３１は、駆動ＩＣ６より立上り検出回路９，ゲート立上り期間検出回路１０，チャージ期間検出回路１１，立下り検出回路１２，ＡＮＤゲート１８を削除した構成である。また、ゲート電圧差分検出回路１３についても、コンパレータ１７以外の構成を削除している。

　そして、コンパレータ１７の非反転入力端子はＩＧＢＴ１のゲートに直接接続されており、コンパレータ１７の出力端子は立上り検出回路２０の入力端子に接続されている。また、コンパレータ１７の反転入力端子には、ミラー電圧よりも高く、且つＩＧＢＴ１のハイレベル駆動電圧よりも低い閾値電圧が付与されている。

　次に、第２実施形態の作用について説明する。図２１に示すように、第１実施形態と同様に時点（１）でＩＧＢＴ１がターンオンを開始して、ゲート電圧が上昇する。そして、時点（２）において、ゲート電圧がハイレベル駆動電圧に達する直前に閾値電圧を超えると、コンパレータ１７の出力信号がハイレベルに変化する。すると、立上り検出回路２０がその立上りエッジを検出し、オン指令をＭＯＳ駆動回路２１に出力する。これにより、ＭＯＳ駆動回路２１がＦＥＴ２のゲート電圧をハイレベルにしてＦＥＴ２のターンオンが開始される。

　時点（３）で入力信号のレベルがローに変化すると、立下り検出回路２２がその立下りエッジを検出し、オフ指令をＭＯＳ駆動回路２１に出力する。これにより、ＭＯＳ駆動回路２１がＦＥＴ２のゲート電圧をローレレベルにしてＦＥＴ２のターンオフが開始される。一方、ＩＧＢＴ１は、ターンオフディレイ回路７で付与される遅延時間が経過した時点（４）からターンオフを開始する。そして、時点（５）でゲート電圧が閾値電圧未満になると、コンパレータ１７の出力信号がローレベルに変化する。

　以上のように第２実施形態によれば、コンパレータ１７は、ＩＧＢＴ１の駆動電圧とミラー電圧よりも高く設定される閾値電圧とを比較した結果を出力し、立上り検出回路２０は、コンパレータ１７の出力信号の立上りを検出する。そして、ＭＯＳ駆動回路２１は、立上り検出回路２０が立上りを検出するとＦＥＴ２のゲートにターンオンレベル電圧を付与し、立下り検出回路２２が入力信号の立下りを検出するとＦＥＴ２のゲートにターンオフレベル電圧を付与する。これにより、ＩＧＢＴ１のターンオンが開始されてから、そのゲート電圧がミラー電圧よりも高く設定される閾値電圧を超えると、ＦＥＴ２のターンオンを開始させるようにした。したがって、第１実施形態よりも簡単な構成で、ＦＥＴ２のターンオン開始タイミングを従来よりも早めることができる。

　　（その他の実施形態）
　バイポーラ型トランジスタは、ＲＣ－ＩＧＢＴに限ることはない。また、ＭＯＳＦＥＴもＳｉＣ－ＭＯＳＦＥＴに限ることはない。
　本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

　　＜第４の開示＞
　図２２に示すように、ＲＣ－ＩＧＢＴ１のコレクタ及びエミッタと、ＳｉＣ－ＭＯＳＦＥＴ２のドレイン及びソースとは、それぞれ共通に接続されている。ＩＧＢＴ１のコレクタ及びＦＥＴ２のドレインは、例えば同様に並列接続された素子で構成されている図示しない上アーム側の素子に接続されており、同エミッタ及びソースはグランドに接続されている。

　ＩＧＢＴ１には、コレクタ電流を分流して検出するための検出素子が設けられているが、図中では、そのエミッタ端子４Ｅのみを示している。エミッタ端子４Ｅは抵抗５を介してグランドに接続されている。また、ＦＥＴ２のドレイン，ソース間には、逆方向の寄生ダイオード２Ｄが接続されている。ＦＥＴ２にもＩＧＢＴ１と同様に、電流を分流して検出するための検出素子が設けられているが、図中では、そのソース端子６Ｓのみを示している。ソース端子６Ｓは抵抗７を介してグランドに接続されている。抵抗７は電流検出素子に相当する。

　駆動ＩＣ８には、図示しない制御回路からＩＧＢＴ１を駆動制御する信号が入力される。その入力信号は、第１セレクタ９の入力端子９ａに与えられていると共に、ターンオフディレイ回路１０を介して第１セレクタ９の入力端子９ｂに与えられている。セレクタ９の出力端子９ｃは、ＩＧＢＴ駆動回路１１の入力端子に接続されている。

　図２４に示すように、ターンオフディレイ回路１０は、入力信号のレベルがハイからターンオフレベルであるローに変化した際に、一定の遅延時間が経過した時点でＩＧＢＴ駆動回路１１に出力する信号をローレベルに変化させる。ＩＧＢＴ駆動回路１１は、例えば２つのＭＯＳＦＥＴの直列回路で構成され、例えばハイレベル駆動電圧として１５Ｖ，ローレベル駆動電圧として０ＶをＩＧＢＴ１のゲートに出力する。

　また、前記入力信号は、ターンオンディレイ回路１２を介した後、第２セレクタ１３の入力端子１３ａに与えられていると共に、ターンオフディレイ回路１４を介して第２セレクタ１３の入力端子１３ｂに与えられている。図２３に示すように、ターンオンディレイ回路１２は、入力信号のレベルがローからターンオンレベルであるハイに変化した際に、一定の遅延時間が経過した時点でＭＯＳ駆動回路１５に出力する信号をハイレベルに変化させる。ターンオンディレイ回路１２はターンオンディレイ回路に相当する。ターンオフディレイ回路１４の動作は、ターンオフディレイ回路１０と同様である。

　セレクタ１３の出力端子１３ｃは、ＭＯＳ駆動回路１５に入力端子に接続されている。ＭＯＳ駆動回路１５も同様に２つのＭＯＳＦＥＴの直列回路で構成され、例えばハイレベル駆動電圧として２０Ｖ，ローレベル駆動電圧として－５ＶをＦＥＴ２のゲートに出力する。尚、説明の都合上、ＩＧＢＴ駆動回路１１及びＭＯＳ駆動回路１５の何れも、入力信号がローレベルであればローレベル駆動電圧を出力し、入力信号がハイレベルであればハイレベル駆動電圧を出力するものとする。

　ＩＧＢＴ１側の検出素子のエミッタ端子４ＥとＦＥＴ２側の検出素子のソース端子６Ｓとは、それぞれ駆動ＩＣ８の入力端子に接続されている。前者で検出される抵抗５の端子電圧は例えば異常電流を検出するために使用されるが、本実施形態ではその詳細を省略する。一方、後者で検出される抵抗７の端子電圧は、コンパレータ１６の非反転入力端子に与えられており、同反転入力端子には閾値電圧が与えられている。

　コンパレータ１６の出力端子は、ＲＳフリップフロップ１７のセット端子Ｓに接続されている。ＲＳフリップフロップ１７の負論理のリセット端子Ｒには、前記入力信号がターンオフディレイ回路１８を介して与えられている。ターンオフディレイ回路１８の動作もターンオフディレイ回路１０と同様である。コンパレータ１６及びＲＳフリップフロップ１７は、ＳＷ素子判定回路１９を構成している。ＳＷ素子判定回路１９の出力信号は、セレクタ９及び１３の切替えを制御する。ターンオフディレイ回路１０，１４，１８は、それぞれ第１，第２，第３ターンオフディレイ回路に相当する。

　制御信号がローレベルであれば、セレクタ９は入力端子９ａ側を選択し、セレクタ１３は入力端子１３ｂ側を選択する。そして、制御信号レベルが反転すると、セレクタ９，１３はそれぞれ逆側を選択する。

　次に、本実施形態の作用について説明するが、先ず、図２７及び図２８に従来行われている一般的なＤＣアシストの場合を示し、本実施形態の動作原理を説明する。図２８に示すように、ＩＧＢＴ１及びＦＥＴ２の双方がオンした状態で、双方の素子に流れる電流が大きい場合、負荷電流がＦＥＴ２の電流能力を超えているのでＦＥＴ２のみでは電流を流し切れない。したがって、従前通りのＤＣアシストを行わざるを得ず、ＩＧＢＴ１のゲート電圧がミラー電圧より下降を開始する途中からテール電流が流れ始める。

　一方、図２７は、ＩＧＢＴ１及びＦＥＴ２の双方がオンした際に、負荷電流がＦＥＴ２の電流能力以下の場合を示すが、ＩＧＢＴ１及びＦＥＴ２の双方がオンした際にＦＥＴ２のみに電流が流れ、ＩＧＢＴ１には電流が殆ど流れない。しかし、図２８と同様にＦＥＴ２が先にターンオフし、その後にＩＧＢＴ１がターンオフするので、やはりテール電流が発生している。本実施形態ではこの図２７に示すケースに対応して、図２６に示す制御タイミングを実現する。

　図２５は、図２８に示すケースに対応している。入力信号のレベルがローであり、ＩＧＢＴ１及びＦＥＴ２の何れもオフ状態であれば、コンパレータ１６で検出される抵抗７の端子電圧は０Ｖであり閾値電圧未満である。この時、セレクタ９は入力端子９ａ側を選択し、セレクタ１３は入力端子１３ｂ側を選択する。この状態から、時点（１）で入力信号のレベルがローからハイに変化すると、ＩＧＢＴ１は直ちにターンオンを開始する。

　一方、ＦＥＴ２側では、入力信号がターンオンディレイ回路１２及びターンオフディレイ回路１４を介してＭＯＳ駆動回路１５に入力されるが、ターンオン時はターンオンディレイ回路１２のみが作用する。したがって、ＦＥＴ２はターンオンディレイ回路１２で付与される遅延時間が経過した時点（２）からターンオンを開始する。

　時点（３）でＩＧＢＴ１及びＦＥＴ２の双方がオンした状態で、双方の素子に流れる電流が大きく、コンパレータ１６で検出される抵抗７の端子電圧が閾値電圧を超えると、コンパレータ１６の出力信号がハイレベルとなる。これによりＲＳフリップフロップ１７がセットされてＳＷ素子判定回路１９の出力信号がハイレベルとなり、セレクタ９は入力端子９ｂ側を選択し、セレクタ１３は入力端子１３ａ側を選択する。すると、入力信号のレベルがローに変化する時点（４）からＦＥＴ２がターンオフを開始し、ＩＧＢＴ１は、ターンオフディレイ回路１０で付与される遅延時間が経過した時点（５）からターンオフを開始する。

　また、時点（５）ではターンオフディレイ回路１８で付与される遅延時間も経過するので、リセット信号がローレベルとなってＲＳフリップフロップ１７がリセットされる。これにより、ＳＷ素子判定回路１９の出力信号がローレベルとなり、セレクタ９及び１３は時点（１）以前の状態に戻る。

　図２５に示すケースでは、負荷電流がＦＥＴ２の電流能力を超えているのでＦＥＴ２のみでは電流を流し切れない。したがって、従前通りの並列駆動制御によるターンオフ動作とする。これにより、時点（６）で、ＩＧＢＴ１のゲート電圧がミラー電圧より下降を開始する途中からテール電流が流れ始める。

　一方、図２６は図２７に示すケースに対応している。時点（２）でＦＥＴ２がターンオンを開始すると、抵抗７の端子電圧である図中に示す「ＳｉＣ電流情報」のレベルが上昇を開始する。しかし、時点（３）において抵抗７の端子電圧が閾値電圧以下であるため、コンパレータ１６，ＳＷ素子判定回路１９の出力信号はローレベルのままになる。したがって、セレクタ９は入力端子９ａ側を選択し続け、セレクタ１３は入力端子１３ｂ側を選択続ける。

　すると、入力信号が立下がる時点（４）に対して、ＩＧＢＴ駆動回路１１に入力されるＯＮ／ＯＦＦ信号の立下りも時点（４）から開始されるので、ＩＧＢＴ１側のターンオフタイミングが早くなる。そして、ＭＯＳ駆動回路１５に入力されるＯＮ／ＯＦＦ信号の立下りは、時点（４）から時点（５）まで遅延される。結果として、ＩＧＢＴ１とＦＥＴ２とのターンオフ開始タイミングが図２５に示すケースと入れ替わり、ＩＧＢＴ１のターンオフが完了した後に、ＦＥＴ２のターンオフが完了するようになる。これにより、テール電流の発生が抑止される。

　以上のように本実施形態によれば、ＦＥＴ２を介して流れる電流をソース端子６Ｓに接続される抵抗７より検出する。そして、ＩＧＢＴ１とＦＥＴ２とをターンオフさせる際に、前記電流が閾値以下であればＩＧＢＴ１をターンオフさせた後にＦＥＴ２をターンオフさせ、前記電流が閾値を超えるとＦＥＴ２をターンオフさせた後にＩＧＢＴ１をターンオフさせる。

　具体的には、ＩＧＢＴ駆動回路１１，ＭＯＳ駆動回路１５は、入力信号のレベル変化に応じて、それぞれ対応する素子のゲートにターンオンレベル電圧とターンオフレベル電圧とを付与する。ターンオンディレイ回路１２は、入力信号をＭＯＳ駆動回路１５に入力する経路に配置され、入力信号の立上りタイミングを遅延させる。ターンオフディレイ回路１０，１４は、入力信号を駆動回路１１，１５に直接入力する経路から分岐した経路にそれぞれ配置され、入力信号の立下りタイミングを遅延させる。

　コンパレータ１６は、抵抗５の端子電圧と、電流閾値に相当する電圧とを比較する。セレクタ９はＩＧＢＴ駆動回路１１の入力側に配置され、ターンオフディレイ回路１０が介在する経路と介在しない経路とを切替え、セレクタ１３はＭＯＳ駆動回路１５の入力側に配置され、ターンオフディレイ回路１４が介在する経路と介在しない経路とを切替える。ＲＳフリップフロップ１７はコンパレータ１６の出力信号によりセットされ、ターンオフディレイ回路１８の出力信号によりリセットされる。そして、セレクタ９及び１３の切替えをＲＳフリップフロップ１７の出力信号によって行う。

　一般に、ＩＧＢＴ１とＦＥＴ２とでは前者の電流能力が高いので、大きな電流が流れている状態でのターンオフは、基本的にＩＧＢＴ１に担わせる必要がある。そこで、ＦＥＴ２を介して流れる電流を検出し、検出される電流の大きさを、当該ＦＥＴ２の電流能力を基準とする閾値を以って評価する。そして、上述のようにターンオフを行い、ＦＥＴ２の電流能力で負担できる範囲の電流が流れている場合は先にＩＧＢＴ１をターンオフさせ、その後にＦＥＴ２をターンオフさせることで、テール電流の発生を回避して電力損失を低減できる。

　　（その他の実施形態）
　コンパレータ１６の非反転入力端子をエミッタ端子４Ｅに接続して、ＩＧＢＴ１のコレクタ電流相当値を検出しても良い。
　ターンオフディレイ回路１８を削除して、ターンオフディレイ回路１０の出力信号を利用しても良い。
　ＩＧＢＴ１やＦＥＴ２の駆動電圧については、個別の設計に応じて適宜変更すれば良い。

　バイポーラ型トランジスタは、ＲＣ－ＩＧＢＴに限ることはない。また、ＭＯＳＦＥＴもＳｉＣ－ＭＯＳＦＥＴに限ることはない。
　本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

　　＜第５の開示＞
　図２９に示すように、ＲＣ－ＩＧＢＴ１のコレクタ及びエミッタと、ＳｉＣ－ＭＯＳＦＥＴ２のドレイン及びソースとは、それぞれ共通に接続されている。ＩＧＢＴ１のコレクタ及びＦＥＴ２のドレインは、例えば同様に並列接続された素子で構成されている図示しない上アーム側の素子に接続されており、同エミッタ及びソースはグランドに接続されている。

　ＩＧＢＴ１には、コレクタ電流を分流して検出するための検出素子が設けられているが、図中では、そのエミッタ端子４Ｅのみを示している。エミッタ端子４Ｅは抵抗５を介してグランドに接続されている。また、ＦＥＴ２のドレイン，ソース間には、逆方向の寄生ダイオード２Ｄが接続されている。エミッタ端子４Ｅは駆動ＩＣ６の入力端子に接続されており、抵抗５の端子電圧は、例えば過電流の検出に使用される。

　駆動ＩＣ６には、図示しない制御回路からＩＧＢＴ１を駆動制御するＰＷＭ信号が入力される。駆動ＩＣ６は、キャリア中点推定部７，オン時間調整部８，初期ＤＣアシスト停止回路９，ＩＧＢＴ駆動回路１０及びＭＯＳ駆動回路１１を備えており、前記ＰＷＭ信号は、これらのうち回路７～１０にそれぞれ入力されている。ＩＧＢＴ駆動回路１０は、例えば２つのＭＯＳＦＥＴの直列回路で構成され、例えばハイレベル駆動電圧として１５Ｖ，ローレベル駆動電圧として０ＶをＩＧＢＴ１のゲートに出力する。

　図３０にも示すように、キャリア中点推定部７では、ＰＷＭ幅カウンタ回路１２が、ＰＷＭ信号のキャリアよりも短い周期のクロック信号ＣＬＫによりＰＷＭ信号のパルス幅をカウントする。そのカウント値は、ＰＷＭ幅中点推定回路１３に入力される。ＰＷＭ幅カウンタ回路１２はタイマに相当する。ＰＷＭ幅中点推定回路１３は、入力されたカウント値を２分した値を、キャリア中点記憶回路（ｔ）１４に入力する。

　時刻検出カウンタ回路１５は、例えばクロック信号ＣＬＫに基づきカウント動作を行うフリーランタイマであり、そのタイマ値である現在時刻をキャリア中点記憶回路（ｔ）１４に入力する。また、上記の現在時刻は、オン時間調整部８にも入力される。キャリア中点記憶回路（ｔ）１４は、その現在時刻に上記の２分値を加えた値を、第２周期に対応する第２データとして記憶する。また、キャリア中点記憶回路（ｔ）１４は、キャリア周期が経過する毎に、上記の記憶値をキャリア中点記憶回路（ｔ－１）１６に転送し、第１周期に対応する第１データとして記憶させる。

　キャリア中点記憶回路１４，１６の記憶値は、何れもキャリア中点推定回路（ｔ＋１）１７に入力されている。キャリア中点推定回路（ｔ＋１）１７は、第２周期に続く第３周期におけるキャリアの中間時点を、以下のようにして推定する。
　　　中間時点（ｔ＋１）＝（第２データ）＋｛（第２データ）－（第１データ）｝
そして、推定した中間時点のデータをオン時間調整部８に入力する。キャリア中点推定回路１７は、減算器及び加算器に相当する。尚、第１～第３周期は相対的な名称であり、ある時点のＰＷＭ周期を「第１周期」とした際に、その次の周期が「第２周期」となり、更にその次の周期が「第３周期」となる。

　オン時間調整部８は、オン側遅延回路１８，パルス立上り検出回路１９，パルス幅推定回路２０及びＭＯＳパルス幅決定回路２１を備えている。オン側遅延回路１８は、入力されるＰＷＭ信号の立上りタイミングのみを一定時間遅延させてＭＯＳパルス幅決定回路２１に入力する。パルス立上り検出回路１９は、ＰＷＭ信号の立上りタイミングを検出してパルス幅推定回路２０に入力する。

　パルス幅推定回路２０は、図３１に示すように、ＰＷＭ信号の立上りタイミングと、キャリア中点推定部７より与えられた中間時点（ｔ＋１）とから、ＩＧＢＴ１に出力されるＰＷＭ信号のパルス幅を推定し、ＭＯＳパルス幅決定回路２１に入力する。

　ＭＯＳパルス幅決定回路２１では、以下のようにして第３周期におけるＦＥＴ２のオン時間幅を決定する。ＩＧＢＴパルス幅が所定時間以上である場合は、図３に示すように、ＩＧＢＴパルス幅の立上りタイミングを一定時間遅延させ、且つ立下りタイミングを一定時間早めるように調整したパルス幅を、ＦＥＴ２のオン時間幅として決定する。一方、ＩＧＢＴパルス幅が所定時間未満である場合にこのような調整を行うと、ＦＥＴ２のオン時間幅がゼロになる。したがって、その場合はＰＷＭ信号の出力を停止する。

　ＭＯＳパルス幅決定回路２１で決定されたＰＷＭ信号は、ＡＮＤゲート２２を介してＭＯＳ駆動回路１１に入力される。ＭＯＳ駆動回路１１も同様に２つのＭＯＳＦＥＴの直列回路で構成され、例えばハイレベル駆動電圧として２０Ｖ，ローレベル駆動電圧として－５ＶをＦＥＴ２のゲートに出力する。尚、ＩＧＢＴ駆動回路１０及びＭＯＳ駆動回路１１の何れも、入力信号がローレベルであればローレベル駆動電圧を出力し、入力信号がハイレベルであればハイレベル駆動電圧を出力する。

　但し、本実施形態では、オン時間調整部８が上述のようにＦＥＴ２に与えるＰＷＭ信号のデューティを決定するので、初期ＤＣアシスト停止回路９は、駆動ＩＣ６の起動時においてＰＷＭ信号の出力が開始された際にキャリアの連続する２周期に相当する期間については、ＦＥＴ２の並行駆動，つまりＤＣアシストを停止させるようにローレベルの信号をＡＮＤゲート２２に入力する。そして、次の３周期以降から前記信号をハイレベルに変化させて、ＭＯＳパルス幅決定回路２１より出力される信号を有効化する。

　その結果、図３２に示すように、駆動ＩＣ６に対し、カプラ等を介した絶縁通信により入力される信号の立下りタイミングよりも、ＦＥＴ２のターンオフ開始タイミングを早めることが可能になる。これにより、ＩＧＢＴ１をＦＥＴ２と並列駆動する場合でも、ＩＧＢＴ１のターンオフを開始させるタイミングが、ＩＧＢＴ１を単独で駆動する場合と同等になる。

　以上のように本実施形態によれば、キャリア中点推定部７は、入力されるＰＷＭ信号を生成しているキャリアの周期の中間時点を推定する。そして、オン時間調整部８は、推定された中間時点に応じてＭＯＳ駆動回路１１によるＦＥＴ２のオン時間を調整する。このように構成すれば、推定されたキャリア周期の中間時点を起点として、ＦＥＴ２のターンオフを開始させるタイミングを決定できる。したがって、実際にＩＣ６に入力されるＰＷＭ信号に基づくよりも前記タイミングを前倒しにできるので、ターンオフが完了するまでの時間をＩＧＢＴ１を単独で駆動する場合と同等にでき、制御性を向上させることができる。

　そして、キャリア中点推定部７は、ＰＷＭ幅カウンタ回路１２によりＰＷＭ信号の立上りから立下りまでの期間を計時し、ＰＷＭ幅中点推定回路１３が計時されたタイマ値を２分する。キャリア中点記憶回路１４及び１６は、連続する第１及び第２周期について、時刻検出カウンタ回路１５のタイマ値である現在時刻にタイマ値を２分した値を加算し、それぞれ第１及び第２データとして記憶する。そして、キャリア中点推定回路１７は、第１データと第２データとの差分を求め、その差分に第２データを加えた結果をキャリア周期の中間時点の推定値とする。ＭＯＳパルス幅決定回路２１は、第２周期に続く第３周期において、前記推定値をＦＥＴ２をターンオンさせる際に使用する。このように構成すれば、キャリア周期の中間時点を適切に推定して、ＦＥＴ２のターンオフを開始させるタイミングを早めることができる。

　また、パルス幅推定回路２０がＰＷＭ信号の立上りタイミングと中間時点の推定値とに基づいてＩＧＢＴ１のオン時間を推定すると、ＭＯＳパルス幅決定回路２１は、オン側遅延回路１８により遅延させた立上りタイミングから推定されたオン時間より所定値を減じた結果を第３周期におけるＦＥＴ２のオン時間に設定し、前記中間時点の前後に亘ってＦＥＴ２をオンさせる。このように構成すれば、ＦＥＴ２のオン時間を、実際に入力されるＰＷＭ信号に基づく時間よりも短縮できるので、ＤＣアシストを確実に実行できると共にターンオフが完了するまでの時間をＩＧＢＴ１を単独で駆動する場合と同等にできる。

　また、初期ＤＣアシスト停止回路９は、駆動ＩＣ６の起動時においてＰＷＭ信号の出力が開始された際にキャリアの連続する２周期に相当する期間はローレベルの信号をＡＮＤゲート２２に入力してＤＣアシストを停止させ、続く３周期以降から出力信号をハイレベルに変化させてＭＯＳパルス幅決定回路２１より出力される信号を有効化する。このように構成すれば、キャリア周期の中間時点を推定できない期間にＦＥＴ２をオンさせることを回避できる。

　　（その他の実施形態）
　ＩＧＢＴ１やＦＥＴ２の駆動電圧については、個別の設計に応じて適宜変更すれば良い。
　バイポーラ型トランジスタは、ＲＣ－ＩＧＢＴに限ることはない。また、ＭＯＳＦＥＴもＳｉＣ－ＭＯＳＦＥＴに限ることはない。
　本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

　　＜第６の開示＞
　　（第１実施形態）
　図３３に示すように、ＩＧＢＴ１のコレクタ及びエミッタと、ＳｉＣ－ＭＯＳＦＥＴ２のドレイン及びソースとは、それぞれ共通に接続されている。ＩＧＢＴ１のコレクタ及びＦＥＴ２のドレインは、例えば同様に並列接続された素子で構成されている図示しない上アーム側の素子に接続されており、同エミッタ及びソースは、例えばグランドに接続されている。

　駆動ＩＣ３には、図示しない制御回路からＩＧＢＴ１を駆動制御するＰＷＭ信号が入力される。駆動ＩＣ３は、第１ターンオン遅延回路４，第２ターンオン遅延回路５，第１ターンオフ遅延回路６，第２ターンオフ遅延回路７，アシスト選択回路８，ドライバ９及１０を備えている。前記ＰＷＭ信号は、第１ターンオン遅延回路４に入力されている。

　第１ターンオン遅延回路４の出力端子は、第２ターンオン遅延回路５及び第１ターンオフ遅延回路６の入力端子に接続されている。第２ターンオン遅延回路５の出力端子は、第２ターンオフ遅延回路７の入力端子に接続されている。第１ターンオフ遅延回路６，第２ターンオフ遅延回路７の出力端子は、それぞれドライバ９，ドライバ１０の入力端子に接続されている。ドライバ９，ドライバ１０の出力端子は、それぞれＩＧＢＴ１，ＦＥＴ２のゲートに接続されている。

　アシスト選択回路８は、外部よりハイ，ローの二値レベルが書き込み設定される１ビットレジスタである。アシスト選択回路８の出力端子は、第１ターンオフ遅延回路６，第２ターンオフ遅延回路７の制御入力端子にそれぞれ接続されている。

　ターンオン遅延回路４，５は、入力される信号の立上りエッジのみに作用して遅延時間を付与する。遅延回路４，５により付与される遅延時間はそれぞれＴ_ＳＦＴ，Ｔ_ＤＬＹ（＜Ｔ_ＳＦＴ）である。したがって、ＩＧＢＴ１をターンオンさせる際に付与される遅延時間はＴ_ＳＦＴとなり、ＦＥＴ２をターンオンさせる際に付与される遅延時間は（Ｔ_ＳＦＴ＋Ｔ_ＤＬＹ）となる。Ｔ_ＳＦＴ，Ｔ_ＤＬＹは、それぞれ第１，第２遅延時間に相当する。

　ターンオフ遅延回路６，７は、入力される信号の立下りエッジのみに作用して遅延時間を付与する。その遅延時間は、アシスト選択回路８に対する設定に応じて変化する。遅延回路６は、前記設定がハイレベルであれば遅延時間をＴ_ＳＦＴに設定し、ローレベルであれば遅延時間を（Ｔ_ＳＦＴ－Ｔ_ＤＬＹ）に設定する。遅延時間（Ｔ_ＳＦＴ－Ｔ_ＤＬＹ）は、差分時間に相当する。

　逆に、遅延回路７は、前記設定がハイレベルであれば遅延時間を（Ｔ_ＳＦＴ－Ｔ_ＤＬＹ）に設定し、ローレベルであれば遅延時間をＴ_ＳＦＴに設定する。尚、以降では、アシスト選択回路８に対する設定がハイレベルの場合の駆動形態を「ＤＣアシスト」と称し、前記設定がローレベルの場合の駆動形態を「ＤＣ＋Ｅoffアシスト」と称する。「ＤＣアシスト」は第１駆動方式に相当し、「ＤＣ＋Ｅoffアシスト」は第２駆動方式に相当する。

　また、以上において、遅延回路４，６及びドライバ９はＩＧＢＴ駆動回路１１を構成し、遅延回路４，５，７及びドライバ１０はＭＯＳ駆動回路１２を構成している。そして、ＩＧＢＴ駆動回路１１は、バイポーラ駆動回路に相当する。

　次に、本実施形態の作用について説明する。図３４に示す「ＤＣアシスト」の場合、入力信号ＩＮの立上りエッジタイミングより、ＩＧＢＴ１がターンオンを開始するまでの遅延時間はＴ_ＳＦＴであり、ＦＥＴ２がターンオンを開始するまでの遅延時間は（Ｔ_ＳＦＴ＋Ｔ_ＤＬＹ）である。そして、入力信号ＩＮの立下がりエッジタイミングより、ＦＥＴ２がターンオフを開始するまでの遅延時間は（Ｔ_ＳＦＴ－Ｔ_ＤＬＹ）であり、ＩＧＢＴ１がターンオフを開始するまでの遅延時間はＴ_ＳＦＴである。

　つまり、ＩＧＢＴ１は、入力信号ＩＮの立上りエッジタイミングより時間Ｔ_ＳＦＴの経過後にターンオンし、入力信号ＩＮの立下がりエッジタイミングより時間Ｔ_ＳＦＴの経過後にターンオフする。そして、ＦＥＴ２は、ＩＧＢＴ１がオンしている期間内でターンオン，ターンオフする。したがって、ＩＧＢＴ１がオンする期間は入力信号ＩＮのハイレベルパルス幅と同じになる。この場合の入力信号ＩＮのパルス幅と、ＩＧＢＴ１がオンする期間に相当する出力パルス幅との関係は、図３６に示すようになる。

　一方、図３５に示す「ＤＣ＋Ｅoffアシスト」の場合、ＩＧＢＴ１及びＦＥＴ２がそれぞれターンオンを開始するまでの遅延時間は「ＤＣアシスト」の場合と同じになる。一方、入力信号ＩＮの立下がりエッジタイミングより、ＩＧＢＴ１及びＦＥＴ２がそれぞれターンオフを開始するまでの遅延時間は「ＤＣアシスト」の場合と逆になる。つまり、ＩＧＢＴ１が先にターンオフし、その後にＦＥＴ２がターンオフする。この場合でも、ＩＧＢＴ１がターンオンしてからＦＥＴ２がターンオフするまでの時間は、入力信号ＩＮのハイレベルパルス幅と同じになる。この場合の入力信号ＩＮのパルス幅と、ＩＧＢＴ１がターンオン～ＦＥＴ２がターンオフまでの期間に相当する出力パルス幅との関係は、図３７に示すようになる。

　以上のように本実施形態によれば、ＩＧＢＴ駆動回路１１は、入力されるＰＷＭ信号がターンオンレベルになると、時間Ｔ_ＳＦＴの経過後にＩＧＢＴ１のゲートにターンオンレベル電圧を付与する。そして、前記ＰＷＭ信号がターンオフレベルになると、アシスト選択回路８において「ＤＣアシスト」が選択されている際には、時間Ｔ_ＳＦＴの経過後に前記ゲートにターンオフレベル電圧を付与し、「ＤＣ＋Ｅoffアシスト」が選択されている際には、差分時間（Ｔ_ＳＦＴ－Ｔ_ＤＬＹ）が経過すると前記ゲートにターンオフレベル電圧を付与する。

　ＭＯＳ駆動回路１２は、前記ＰＷＭ信号がターンオンレベルになると、時間Ｔ_ＳＦＴが経過した後、当該時間Ｔ_ＳＦＴよりも短く設定されている時間Ｔ_ＤＬＹの経過後にＦＥＴ２のゲートにターンオンレベル電圧を付与する。そして、前記ＰＷＭ信号がターンオフレベルになると、「ＤＣアシスト」が選択されている際には、差分時間（Ｔ_ＳＦＴ－Ｔ_ＤＬＹ）が経過すると前記ゲートにターンオフレベル電圧を付与し、「ＤＣ＋Ｅoffアシスト」が選択されている際には、時間Ｔ_ＳＦＴの経過後に前記ゲートにターンオフレベル電圧を付与する。

　これにより、「ＤＣアシスト」が選択されている際には、ＩＧＢＴ１のオン期間が、ＰＷＭ信号がオンレベルを示す期間に等しくなる。そして、ＦＥＴ２は、ＩＧＢＴ１のオン期間内において、より短い期間でオンする。これにより、ＩＧＢＴ１が単独でオンする場合よりもオン抵抗を低くすることができる。

　一方、「ＤＣ＋Ｅoffアシスト」が選択されている際には、ＩＧＢＴ１がターンオンしてからＦＥＴ２がターンオフするまでの期間が、入力信号がオンレベルを示す期間に等しくなる。また、ＩＧＢＴ１がターンオフした後にＦＥＴ２がターンオフするので、ターンオフ時のスイッチング損失も低減できる。そして、並列接続されているＩＧＢＴ１とＦＥＴ２とを一体の素子に見做すと、何れの駆動方式においても、当該素子のオン期間が、入力されるＰＷＭ信号がオンレベルを示す期間に等しくなるので、制御性を低下させることなく維持できる。

　　（第２実施形態）
　以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図３８に示す第２実施形態の駆動ＩＣ２１は、駆動ＩＣ３にパルス幅判定回路２２を加えた構成である。また、ターンオフ遅延回路６，７は、それぞれターンオフ遅延回路２３，２４に置き換わっている。パルス幅判定回路２２の入力端子にはＰＷＭ信号が入力される。パルス幅判定回路２２の出力端子は、ターンオフ遅延回路２３，２４の入力端子に接続されている。そして、ＩＧＢＴ駆動回路１１，ＭＯＳ駆動回路１２に替えて、ＩＧＢＴ駆動回路２５，ＭＯＳ駆動回路２６が構成されている。

　パルス幅判定回路２２は、図示しないカウンタを備えており、そのカウンタにより入力されるＰＷＭ信号のハイレベルパルス幅Ｔ_ＰＷを計測する。そして、計測したパルス幅Ｔ_ＰＷを閾値（Ｔ_ＳＦＴ＋Ｔ_ＤＬＹ）と比較し、両者の大小関係により以下のように二値信号Ｈ，Ｌを出力する。
　　　Ｔ_ＰＷ＜Ｔ_ＳＦＴ＋Ｔ_ＤＬＹ　→　Ｈ　　…（１）
　　　Ｔ_ＰＷ≧Ｔ_ＳＦＴ＋Ｔ_ＤＬＹ　→　Ｌ　　…（２）

　ターンオフ遅延回路２３，２４は、アシスト選択回路８において「ＤＣ＋Ｅoffアシスト」が選択されている場合でも、パルス幅判定回路２２より入力される信号のレベルがＨであれば、ターンオフ時に設定する遅延時間を「ＤＣアシスト」に対応する遅延時間に設定する。

　これは、図３９に示すように、「Ｔ_ＰＷ＞Ｔ_ＳＦＴ＋Ｔ_ＤＬＹ」のケースは、「ＤＣアシスト」，「ＤＣ＋Ｅoffアシスト」の何れにおいても、トータルでのオン期間がパルス幅Ｔ_ＰＷを等しくなるようにＩＧＢＴ１及びＦＥＴ２を駆動できる。これに対し、条件（１）では、「ＤＣ＋Ｅoffアシスト」を実行するとトータルでのオン期間がパルス幅Ｔ_ＰＷを維持できなくなる。しかし、「ＤＣアシスト」ではＦＥＴ２がオンできなくなるものの、ＩＧＢＴ１単独のオン期間はパルス幅Ｔ_ＰＷに等しくなる。

　以上のように第２実施形態によれば、パルス幅判定回路２２は、ＰＷＭ信号のパルス幅Ｔ_ＰＷが所定の閾値（Ｔ_ＳＦＴ＋Ｔ_ＤＬＹ）未満か否かを判定する。そして、ＩＧＢＴ駆動回路２５及びＭＯＳ駆動回路２６は、アシスト選択回路８において「ＤＣ＋Ｅoffアシスト」が選択されていても、パルス幅Ｔ_ＰＷが前記閾値未満であれば「ＤＣアシスト」を選択する。

　これにより、パルス幅Ｔ_ＰＷが短いため「ＤＣ＋Ｅoffアシスト」での駆動が困難となる際に、代替的に「ＤＣアシスト」を適用してＩＧＢＴ１単独のオン期間をパルス幅Ｔ_ＰＷに等しくすることで制御性を維持できる。そして、閾値を（Ｔ_ＳＦＴ＋Ｔ_ＤＬＹ）に設定することで、ターンオン時，ターンオフ時に付与する各遅延時間に応じて閾値を設定できる。

　　（第３実施形態）
　図４０に示す第３実施形態の駆動ＩＣ３１は、第１実施形態の駆動ＩＣ３におけるアシスト選択回路８をアシスト選択回路３２に置き換えたものである。アシスト選択回路３２は、外部より入力される選択信号に応じて、Ｈ：「ＤＣアシスト」，Ｌ：「ＤＣ＋Ｅoffアシスト」の設定をダイナミックに切換えることができる。アシスト選択回路３２は、例えばシステムクロックのエッジで入力端子Ｄに入力される選択信号をラッチするＤフリップフロップ等で構成される。

　　（第４実施形態）
　図４１に示す第４実施形態の駆動ＩＣ４１は、第３実施形態と同様にアシスト選択回路３２を用いている。ＩＧＢＴ１のエミッタ及びＦＥＴ２のソース側には、電流検出抵抗４２が挿入されている。そして、前記エミッタ及びソースは、駆動ＩＣ４１内のコンパレータ４３の非反転入力端子に接続されている。コンパレータ４３の反転入力端子には、閾値電圧４４が付与されている。コンパレータ４３の出力端子は、第３実施形態の選択信号に替えて、アシスト選択回路３２の入力端子に接続されている。

　次に、第４実施形態の作用について説明する。ＩＧＢＴ１のエミッタに流れる電流が少なく、コンパレータ４３の非反転入力端子の電位が閾値電圧４４を下回っていれば、コンパレータ４３の出力レベルはローになっている。これにより、アシスト選択回路３２ではＬ：「ＤＣ＋Ｅoffアシスト」が選択される。一方、ＩＧＢＴ１のエミッタに流れる電流が多くなり、前記非反転入力端子の電位が閾値電圧４４を超えると、コンパレータ４３の出力レベルはハイに変化する。これにより、アシスト選択回路３２ではＨ：「ＤＣアシスト」が選択される。

　すなわち、負荷電流が少なければ「ＤＣ＋Ｅoffアシスト」を実行し、ＩＧＢＴ１がターンオフする際のスイッチング損失を低減する。負荷電流が多くなると「ＤＣアシスト」を実行し、ＩＧＢＴ１のオン期間内で負荷電流をカバーさせる。したがって、第４実施形態によれば、負荷電流の大小に応じて適切な駆動方式を選択できる。

　　（その他の実施形態）
　差分時間（Ｔ_ＳＦＴ－Ｔ_ＤＬＹ）に替えて、より短い時間を用いて制御しても良い。
　パルス幅判定回路２２の閾値を、（Ｔ_ＳＦＴ＋Ｔ_ＤＬＹ）よりも長い時間に設定しても良い。
　第１実施形態の構成に、第３，第４実施形態を適用しても良い。
　本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

Claims

　バイポーラ型トランジスタ（１）とＭＯＳＦＥＴ（２）とを並列に接続したものを駆動対象とし、
　前記バイポーラ型トランジスタ又はＭＯＳＦＥＴの温度を検出する温度検出素子（１５）を備え、
　前記温度が閾値以下であれば前記ＭＯＳＦＥＴと前記バイポーラ型トランジスタとの双方をオンさせ、
　前記温度が閾値を超えると前記バイポーラ型トランジスタのみをオンさせるトランジスタ駆動回路。
　前記温度検出素子により、前記ＭＯＳＦＥＴの温度を検出する請求項１記載のトランジスタ駆動回路。
　入力信号の立下りタイミングを遅延させるターンオフディレイ回路（７）と、
　このターンオフディレイ回路を介して入力される信号のレベル変化に応じて、前記バイポーラ型トランジスタのゲートにターンオンレベル電圧とターンオフレベル電圧とを付与するバイポーラ駆動回路（８）と、
　前記ＭＯＳＦＥＴのゲートにターンオンレベル電圧とターンオフレベル電圧とを付与するＭＯＳ駆動回路（１０）と、
　前記温度検出素子が検出した温度に応じた電圧信号を出力する温度検出部（１６）と、
　前記電圧信号のピーク値をホールドするピークホールド回路（１７）と、
　前記ピーク値を閾値と比較する比較器（１８）と、
　前記バイポーラ型トランジスタがターンオンする期間において、前記トランジスタの駆動電圧が所定電圧を超えると、トリガ信号を出力する立上り判定回路（１１）と、
　前記トリガ信号が入力された際に、前記比較器の比較結果に応じて、前記ＭＯＳ駆動回路により前記ＭＯＳＦＥＴをターンオンさせるか否かを決定するＯＮ／ＯＦＦ判断回路（１４）と、
　入力信号の立下りエッジを検出して、前記ＭＯＳ駆動回路により前記ＭＯＳＦＥＴをターンオフさせるためのオフ指令を出力する立下り検出回路（９）とを備える請求項１又は２記載のトランジスタ駆動回路。
　バイポーラ型トランジスタ（１）とＭＯＳＦＥＴ（２）とを並列に接続したものを駆動対象とし、
　前記バイポーラ型トランジスタを介して流れる電流を検出する電流検出素子（５）を備え、
　前記電流が閾値以下であれば前記ＭＯＳＦＥＴと前記バイポーラ型トランジスタとの双方をオンさせ、
　前記電流が前記閾値を超えると前記バイポーラ型トランジスタのみをオンさせるトランジスタ駆動回路。
　入力信号の立下りタイミングを遅延させるターンオフディレイ回路（７）と、
　このターンオフディレイ回路を介して入力される信号のレベル変化に応じて、前記バイポーラ型トランジスタのゲートにターンオンレベル電圧とターンオフレベル電圧とを付与するバイポーラ駆動回路（８）と、
　前記入力信号のレベル変化に応じて、前記ＭＯＳＦＥＴのゲートにターンオンレベル電圧とターンオフレベル電圧とを付与するＭＯＳ駆動回路（１０）と、
　前記電流検出素子が検出した電流に応じて出力する電圧信号を閾値と比較する比較器（２２，２３）と、
　前記バイポーラ型トランジスタがターンオンする期間において、前記トランジスタの駆動電圧が所定電圧を超えると、トリガ信号を出力する立上り判定回路（１１）と、
　前記トリガ信号が入力された際に、前記比較器の比較結果に応じて、前記ＭＯＳ駆動回路により前記ＭＯＳＦＥＴをターンオンさせるか否かを決定するＯＮ／ＯＦＦ判断回路（２４）と、
　入力信号の立下りエッジを検出して、前記ＭＯＳ駆動回路により前記ＭＯＳＦＥＴをターンオフさせるためのオフ指令を出力する立下り検出回路（９）とを備える請求項４記載のトランジスタ駆動回路。
　バイポーラ型トランジスタ（１）とＭＯＳＦＥＴ（２）とを並列に接続したものを駆動対象とし、
　前記バイポーラ型トランジスタを介して流れる電流を検出する電流検出素子（５）を備え、
　前記電流が一方の極性における第１閾値以下であれば前記ＭＯＳＦＥＴと前記バイポーラ型トランジスタとの双方をオンさせて、前記電流が前記第１閾値を超えると前記バイポーラ型トランジスタのみをオンさせ、
　前記電流が他方の極性において、前記第１閾値相当値よりも高く設定される第２閾値以下であれば前記バイポーラ型トランジスタ及び前記ＭＯＳＦＥＴを同時にオンさせ、前記電流が前記第２閾値を超えると前記バイポーラ型トランジスタのみをオンさせるトランジスタ駆動回路。
　入力信号の立下りタイミングを遅延させるターンオフディレイ回路（７）と、
　このターンオフディレイ回路を介して入力される信号のレベル変化に応じて、前記バイポーラ型トランジスタのゲートにターンオンレベル電圧とターンオフレベル電圧とを付与するバイポーラ駆動回路（８）と、
　前記入力信号のレベル変化に応じて、前記ＭＯＳＦＥＴのゲートにターンオンレベル電圧とターンオフレベル電圧とを付与するＭＯＳ駆動回路（１０）と、
　前記バイポーラ型トランジスタがターンオンする期間において、前記トランジスタの駆動電圧が所定電圧を超えると、トリガ信号を出力する立上り判定回路（１１）と、
　前記電流検出素子が検出した電流を、前記第１閾値と比較する第１コンパレータ（２２）と、
　前記電流検出素子が検出した電流を、前記第２閾値と比較する第２コンパレータ（２３）と、
　前記第１，第２コンパレータの比較結果に応じて、前記ＭＯＳ駆動回路により前記ＭＯＳＦＥＴをターンオンさせるか否かを決定するＯＮ／ＯＦＦ判断回路（２４）と、
　入力信号の立下りエッジを検出して、前記ＭＯＳ駆動回路により前記ＭＯＳＦＥＴをターンオフさせるためのオフ指令を出力する立下り検出回路（９）とを備える請求項６記載のトランジスタ駆動回路。
　バイポーラ型トランジスタ（１）とＭＯＳＦＥＴ（２）とを並列に接続したものを駆動対象とし、
　前記バイポーラ型トランジスタ又はＭＯＳＦＥＴの温度を検出する温度検出素子（１５）と、
　前記バイポーラ型トランジスタを介して流れる電流を検出する電流検出素子（５）とを備え、
　前記温度と前記電流とに基づいて決定される２次元座標値が、前記座標上に設定されている閾値以下であれば前記ＭＯＳＦＥＴと前記バイポーラ型トランジスタとの双方をオンさせ、
　前記２次元座標値が前記閾値を超えると前記バイポーラ型トランジスタのみをオンさせるトランジスタ駆動回路。
　前記温度検出素子により、前記バイポーラ型トランジスタの温度を検出する請求項８記載のトランジスタ駆動回路。
　入力信号の立下りタイミングを遅延させるターンオフディレイ回路（７）と、
　このターンオフディレイ回路を介して入力される信号のレベル変化に応じて、前記バイポーラ型トランジスタのゲートにターンオンレベル電圧とターンオフレベル電圧とを付与するバイポーラ駆動回路（８）と、
　前記ターンオフディレイ回路を介して入力される信号の立下りを検出する立下り検出回路（４１）と、
　前記立下りが検出された時点で、前記温度検出素子が検出した温度のピーク値を検出する温度ピーク検出回路（３４）と、
　前記立下りが検出された時点で、前記電流検出素子が検出した電流のピーク値を検出する電流ピーク検出回路（３３）と、
　前記入力信号のレベル変化に応じて、前記ＭＯＳＦＥＴのゲートにターンオンレベル電圧とターンオフレベル電圧とを付与するＭＯＳ駆動回路（１０）と、
　外部より与えられる入力信号の立上りを検出すると、一定時間の経過後にワンショットパルス信号を出力するタイミング検出回路（３２）と、
　前記ワンショットパルス信号が入力された際に、前記温度ピーク検出回路により検出されている温度のピーク値と、前記電流ピーク検出回路により検出されている電流のピーク値とで決定される２次元座標値と前記閾値とを比較して、前記ＭＯＳ駆動回路により前記ＭＯＳＦＥＴをターンオンさせるか否かを決定するＯＮ／ＯＦＦ判断回路（３８）と、
　入力信号の立下りエッジを検出して、前記ＭＯＳ駆動回路により前記ＭＯＳＦＥＴをターンオフさせるためのオフ指令を出力する立下り検出回路（９）とを備える請求項８又は９記載のトランジスタ駆動回路。
　バイポーラ型トランジスタ（１）とＭＯＳＦＥＴ（２）とを並列に接続したものを駆動対象とし、
　前記バイポーラ型トランジスタ又はＭＯＳＦＥＴの温度を検出する温度検出素子（１５）と、
　前記バイポーラ型トランジスタを介して流れる電流を検出する電流検出素子（５）とを備え、
　前記温度と前記電流とに基づいて決定される２次元座標値が、前記座標上に設定されている閾値以下であれば前記ＭＯＳＦＥＴと前記バイポーラ型トランジスタとの双方をオンさせ、
　前記２次元座標値が前記閾値を超えると、前記ＭＯＳＦＥＴを、そのゲートに与える駆動電圧を低下させてオンさせると共に前記バイポーラ型トランジスタをオンさせるトランジスタ駆動回路。
　前記温度検出素子により、前記バイポーラ型トランジスタの温度を検出する請求項１１記載のトランジスタ駆動回路。
　前記閾値が複数設定されており、前記２次元座標値が超える閾値が高くなるのに応じて、前記ＭＯＳＦＥＴのゲートに与える駆動電圧を段階的に低下させる請求項１１又は１２記載のトランジスタ駆動回路。
　入力信号の立下りタイミングを遅延させるターンオフディレイ回路（７）と、
　このターンオフディレイ回路を介して入力される信号のレベル変化に応じて、前記バイポーラ型トランジスタのゲートにターンオンレベル電圧とターンオフレベル電圧とを付与するバイポーラ駆動回路（８）と、
　前記入力信号のレベル変化に応じて、前記ＭＯＳＦＥＴのゲートにターンオンレベル電圧とターンオフレベル電圧とを付与するＭＯＳ駆動回路（１０）と、
　外部より与えられる入力信号の立上りを検出すると、一定時間の経過後にワンショットパルス信号を出力するタイミング検出回路（３２）と、
　前記立下りが検出された時点で、前記温度検出素子が検出した温度のピーク値を検出する温度ピーク検出回路（３４）と、
　前記立下りが検出された時点で、前記電流検出素子が検出した電流のピーク値を検出する電流ピーク検出回路（３３）と、
　前記ターンオフディレイ回路を介して入力される信号の立下りを検出する立下り検出回路（４１）と、
　前記ＭＯＳＦＥＴのゲートに与える駆動電圧を生成する駆動電圧生成回路（４４）と、
　前記ワンショットパルス信号が入力された際に、前記温度ピーク検出回路により検出されている温度のピーク値と、前記電流ピーク検出回路により検出されている電流のピーク値とで決定される２次元座標値と前記閾値とを比較して、前記ＭＯＳＦＥＴのゲートに与えるターンオンレベル電圧を決定する駆動電圧判断回路（４３）とを備える請求項１１から１３の何れか一項に記載のトランジスタ駆動回路。
　前記温度ピーク検出回路は、前記温度検出素子が検出した温度に応じた電圧信号を出力する温度検出部（１６）と、
　前記電圧信号のピーク値をホールドするピークホールド回路（１７）とを備え、
　前記電流ピーク検出回路は、前記電流検出素子が検出した電流に応じた電圧信号を出力する電流検出部（３９）と、
　前記電圧信号のピーク値をホールドするピークホールド回路（４０）とを備え、
　前記タイミング検出回路は、外部より与えられる入力信号の立上りを検出するとトリガ信号を出力する立上り検出回路（３５）と、
　前記トリガ信号が入力されると一定時間の計時を開始するタイマ（３６）と、
　このタイマにより前記一定時間が計時されるとワンショットパルス信号を出力するワンショットパルス生成回路（３７）とを備える請求項１０又は１４記載のトランジスタ駆動回路。
　バイポーラ型トランジスタ（１）とＭＯＳＦＥＴ（２）とを並列に接続したものを１つのアーム（５１）として構成されるモータ駆動回路（５２）における、前記バイポーラ型トランジスタ及び前記ＭＯＳＦＥＴを駆動対象とするトランジスタ駆動回路（５４）と、
　前記バイポーラ型トランジスタ又は前記ＭＯＳＦＥＴの温度を検出する温度検出素子（１５）と、
　モータ（５３）に流れる電流を検出する電流検出素子（５８）と、
　前記温度の高低及び前記電流の大小に応じて、前記バイポーラ型トランジスタ及び前記ＭＯＳＦＥＴの駆動状態を決定し、前記トランジスタ駆動回路に駆動制御信号を出力する制御回路（５７）とを備えるモータ駆動制御装置。
　前記トランジスタ駆動回路は、前記バイポーラ型トランジスタのゲートにターンオンレベル電圧とターンオフレベル電圧とを付与するバイポーラ駆動回路（８）と、
　前記駆動制御信号のレベル変化に応じて、前記バイポーラ駆動回路に駆動信号を出力するバイポーラプリドライバ（５５）と、
　前記ＭＯＳＦＥＴのゲートにターンオンレベル電圧とターンオフレベル電圧とを付与すると共に、前記ターンオンレベル電圧が可変であるＭＯＳ駆動回路（１０）と、
　前記駆動制御信号のレベル変化に応じて前記ＭＯＳ駆動回路に駆動信号を出力すると共に、前記制御回路により入力される駆動電圧制御信号に応じて、前記ＭＯＳ駆動回路が出力するターンオンレベル電圧を決定するＭＯＳプリドライバ（５６）とを備え、
　前記制御回路は、前記温度検出素子が検出した温度のピーク値を検出すると共に、前記電流検出素子が検出した電流のピーク値を検出すると、前記温度及び前記電流のピーク値が格納されるレジスタ（５９）と、
　前記駆動制御信号としてのＰＷＭ信号を生成するタイマ（６０）とを備え、
　前記温度のピーク値と、前記電流のピーク値とで決定される２次元座標値と前記座標上に設定されている閾値とを比較して、前記ＭＯＳＦＥＴのゲートに与えるターンオンレベル電圧を決定し、前記駆動電圧制御信号を前記ＭＯＳプリドライバに出力する請求項１６記載のモータ駆動制御装置。
　バイポーラ型トランジスタ（１）とＭＯＳＦＥＴ（２）とを並列に接続したものを駆動対象とし、
　前記ＭＯＳＦＥＴをターンオン及びターンオフさせるため、前記ＭＯＳＦＥＴのゲートに与える電圧を正極性のハイレベルと負極性のローレベルとに変化させる間に、前記電圧として前記双方のレベルの中間にある中間レベルを付与する期間を設けるトランジスタ駆動回路。
　入力信号のレベル変化に応じて、前記バイポーラ型トランジスタのゲートにターンオンレベル電圧とターンオフレベル電圧とを付与するＩＧＢＴ駆動回路（１７）と、
　前記入力信号のレベル変化に応じて、前記ＭＯＳＦＥＴのゲートにローレベル電圧を付与するローレベル付与回路（１８Ｐ，１８Ｎ＿Ｌ），ハイレベル電圧を付与するハイレベル付与回路（１８Ｐ，１８Ｎ＿Ｌ）及び中間レベル電圧を付与する中間レベル付与回路（１８Ｎ＿０）を備えるＭＯＳ駆動回路（１８）と、
　前記入力信号の立上りエッジを検出する立上りエッジ検出回路（７）と、
　前記入力信号の立下りエッジを検出する立下りエッジ検出回路（８）と、
　前記立上がりエッジが検出された時点から一定時間を計時する立上りタイマ（１０，１４）と、
　前記立下りエッジが検出された時点から一定時間を計時する立下りタイマ（１５，１６）と、
　前記立上りエッジが検出された時点から前記ＩＧＢＴ駆動回路により前記ターンオンレベル電圧を付与させ、前記立下りエッジが検出された時点から前記立下りタイマにより計時される一定時間が経過すると前記ＩＧＢＴ駆動回路により前記ターンオフレベル電圧を付与させるＩＧＢＴ駆動制御部（９）と、
　前記ＩＧＢＴ駆動回路が前記ターンオフレベル電圧を付与している期間に、前記ローレベル付与回路に前記ローレベル電圧を付与させる第１ＭＯＳ駆動制御部（１２）と、
　前記立上りエッジが検出された時点から前記立上りタイマにより計時される一定時間が経過するまでの第１期間と、前記立下りエッジが検出された時点から前記立下りタイマにより計時される一定時間が経過するまでの第２期間とに、前記中間レベル付与回路に前記中間レベル電圧を付与させる第２ＭＯＳ駆動制御部（１３）と、
　前記第１期間と前記第２期間との間に、前記ハイレベル付与回路により前記ハイレベル電圧を付与させる第３ＭＯＳ駆動制御部（１１）とを備える請求項１８記載のトランジスタ駆動回路。
　前記立下りタイマ（１５，１６）は、前記バイポーラ駆動回路と、前記ＭＯＳ駆動回路とがそれぞれ参照するものが個別に設けられている請求項１９記載のトランジスタ駆動回路。
　バイポーラ型トランジスタ（１）とＭＯＳＦＥＴ（２）とを並列に接続したものを駆動対象とし、
　前記バイポーラ型トランジスタをターンオンさせる際に、当該トランジスタの駆動電圧がミラー電圧に達した後、ミラー期間が終了した以降に前記ＭＯＳＦＥＴのターンオンを開始させるトランジスタ駆動回路。
　前記入力信号の立下りタイミングを遅延させた信号を出力するターンオフディレイ回路（７）と、
　このターンオフディレイ回路の出力信号の変化に応じて、前記バイポーラ型トランジスタのゲートにターンオンレベル電圧とターンオフレベル電圧とを付与するＩＧＢＴ駆動回路（８）と、
　前記入力信号の立上りを検出する立上り検出回路（９）と、
　前記入力信号の立下りを検出する立下り検出回路（２２）と、
　前記バイポーラ型トランジスタの駆動電圧がターンオンレベルに立上るまでの立上り期間を検出するゲート立上り期間検出回路（１０）と、
　前記立上り期間内において、前記バイポーラ型トランジスタの駆動電圧の変化時間よりも短い周期のクロック信号に同期して動作し、前記駆動電圧の現在値とその一周期前の値との差分を求め、前記差分が閾値電圧よりも大きくなると差分検出信号を出力するゲート電圧差分検出回路（１３）と、
　前記立上り期間内において、前記差分検出信号の１回目の出力が停止した時点から、２回目の出力が停止する時点までの前記バイポーラ型トランジスタの容量充電期間に充電期間検出信号を出力するチャージ期間検出回路（１１）と、
　前記差分検出信号，前記充電期間検出信号及び前記クロック信号の論理積をとるＡＮＤゲート（１８）と、
　このＡＮＤゲートの出力信号の立上りを検出する立上り検出回路（２０）と、
　前記立上り検出回路が前記ＡＮＤゲートの出力信号の立上りを検出すると前記ＭＯＳＦＥＴのゲートにターンオンレベル電圧を付与し、前記立下り検出回路が前記入力信号の立下りを検出すると前記ＭＯＳＦＥＴのゲートにターンオフレベル電圧を付与するＭＯＳ駆動回路（２１）と、
　前記充電期間検出信号の立下りを検出する立下り検出回路（１２）とを備え、
　前記ゲート立上り期間検出回路は、前記立上り検出回路が前記入力信号の立上りを検出した時点から、前記立下り検出回路が前記充電期間検出信号の立下りを検出する時点までを、前記立上り期間として検出する請求項２１記載のトランジスタ駆動回路。
　前記チャージ期間検出回路は、前記ゲート電圧差分検出回路より入力される信号の立下りエッジの検出回数をカウントするカウンタ（１９）を備え、
　前記カウンタは、前記入力信号の立上りが検出されるとリセットされ、その後、前記ゲート電圧差分検出回路より１回目の立下りエッジが入力されると充電期間検出信号をハイレベルにし、２回目の立下りエッジが入力されると前記信号をローレベルに変化させる請求項２２記載のトランジスタ駆動回路。
　前記ゲート電圧差分検出回路は、今回のバイポーラ型トランジスタの駆動電圧が記憶される現在値記憶部（１４）と、
　その１クロック周期前の駆動電圧が記憶される前回値記憶部（１５）と、
　この前回値記憶部と、前記現在値記憶部とに記憶されている駆動電圧の差分を検出する差分検出部（１６）と、
　前記差分と閾値電圧とを比較し、その比較結果を前記差分検出信号として出力するコンパレータ（１７）とを備える請求項２２又は２３記載のトランジスタ駆動回路。
　前記入力信号の立下りタイミングを遅延させた信号を出力するターンオフディレイ回路（７）と、
　このターンオフディレイ回路の出力信号の変化に応じて、前記バイポーラ型トランジスタのゲートにターンオンレベル電圧とターンオフレベル電圧とを付与するＩＧＢＴ駆動回路（８）と、
　前記バイポーラ型トランジスタの駆動電圧と前記ミラー電圧よりも高く設定される閾値電圧とを比較し、その比較結果を出力するコンパレータ（１７）と、
　このコンパレータの出力信号の立上りを検出する立上り検出回路（２０）と、
　前記入力信号の立下りを検出する立下り検出回路（２２）と、
　前記立上り検出回路が前記立上りを検出すると前記ＭＯＳＦＥＴのゲートにターンオンレベル電圧を付与し、前記立下り検出回路が前記立下りを検出すると前記ＭＯＳＦＥＴのゲートにターンオフレベル電圧を付与するＭＯＳ駆動回路（２１）とを備える請求項２１記載のトランジスタ駆動回路。
　バイポーラ型トランジスタ（１）とＭＯＳＦＥＴ（２）とを並列に接続したものを駆動対象とし、
　前記バイポーラ型トランジスタ又は前記ＭＯＳＦＥＴを介して流れる電流を検出する電流検出素子（７）を備え、
　前記バイポーラ型トランジスタと前記ＭＯＳＦＥＴとをターンオフさせる際に、
　前記電流が閾値以下であれば前記バイポーラ型トランジスタをターンオフさせた後に前記ＭＯＳＦＥＴをターンオフさせ、
　前記電流が前記閾値を超えると前記ＭＯＳＦＥＴをターンオフさせた後に前記バイポーラ型トランジスタをターンオフさせるトランジスタ駆動回路。
　前記電流検出素子により、前記ＭＯＳＦＥＴを介して流れる電流を検出する請求項２６記載のトランジスタ駆動回路。
　前記電流検出素子により、前記バイポーラ型トランジスタを介して流れる電流を検出する請求項２６記載のトランジスタ駆動回路。
　前記電流検出素子の端子電圧と、前記閾値に相当する電圧とを比較するコンパレータ（１６）と、
　入力信号のレベル変化に応じて、前記バイポーラ型トランジスタのゲートにターンオンレベル電圧とターンオフレベル電圧とを付与するバイポーラ駆動回路（１１）と、
　前記入力信号のレベル変化に応じて、前記ＭＯＳＦＥＴのゲートにターンオンレベル電圧とターンオフレベル電圧とを付与するＭＯＳ駆動回路（１５）と、
　前記入力信号を前記ＭＯＳ駆動回路に入力する経路に配置され、前記入力信号の立上りタイミングを遅延させるターンオンディレイ回路（１２）と、
　前記入力信号を前記バイポーラ駆動回路に直接入力する経路から分岐した経路に配置され、前記入力信号の立下りタイミングを遅延させる第１ターンオフディレイ回路（１０）と、
　前記ターンオンディレイ回路を介した入力信号を前記ＭＯＳ駆動回路に直接入力する経路から分岐した経路に配置され、前記入力信号の立下りタイミングを遅延させる第２ターンオフディレイ回路（１４）と、
　前記入力信号の立下りタイミングを遅延させる第３ターンオフディレイ回路（１８）と、
　前記バイポーラ駆動回路の入力側に配置され、前記第１ターンオフディレイ回路が介在する経路と介在しない経路とを切替える第１セレクタ（９）と、
　前記ＭＯＳ駆動回路の入力側に配置され、前記第２ターンオフディレイ回路が介在する経路と介在しない経路とを切替える第２セレクタ（１３）と、
　前記コンパレータの出力信号によりセットされ、前記第３ターンオフディレイ回路の出力信号によりリセットされるＲＳフリップフロップ（１７）とを備え、
　前記第１及び第２セレクタの切替えを、前記ＲＳフリップフロップの出力信号によって行う請求項２６から２８の何れか一項に記載のトランジスタ駆動回路。
　前記第１ターンオフディレイ回路を、前記第３ターンオフディレイ回路としても用いる請求項２９記載のトランジスタ駆動回路。
　バイポーラ型トランジスタ（１）とＭＯＳＦＥＴ（２）とを並列に接続したものを駆動対象とし、
　入力信号のレベル変化に応じて、前記バイポーラ型トランジスタのゲートにターンオンレベル電圧とターンオフレベル電圧とを付与するバイポーラ駆動回路（１０）と、
　前記入力信号のレベル変化に応じて、前記ＭＯＳＦＥＴのゲートにターンオンレベル電圧とターンオフレベル電圧とを付与するＭＯＳ駆動回路（１１）と、
　入力されるＰＷＭ信号に基づいて、前記ＰＷＭ信号を生成しているキャリアの周期の中間時点を推定するキャリア中点推定部（７）と、
　前記中間時点に応じて、前記ＭＯＳ駆動回路による前記ＭＯＳＦＥＴのオン時間を調整するオン時間調整部（８）とを備えるトランジスタ駆動回路。
　前記キャリア中点推定部は、前記ＰＷＭ信号の立上りから立下りまでの期間を計時するＰＷＭ幅カウンタ回路（１２）と、
　前記タイマにより計時されたタイマ値を２分するＰＷＭ幅中点推定回路（１３）と、
　クロック信号に基づいて現在時刻を示す値のカウント動作を行う時刻検出カウンタ回路（１５）と、
　連続する第１及び第２周期について、前記現在時刻を示す値に前記タイマ値を２分した値を加算した結果を、それぞれ第１及び第２データとして記憶するキャリア中点記憶回路（１４，１６）と、
　前記第１データと前記第２データとの差分を求め、前記差分に前記第２データを加算するキャリア中点推定回路（１７）とを備え、前記加算の結果を前記中間時点の推定値とし、
　前記オン時間調整部は、前記第２周期に続く第３周期において、前記推定値を前記ＭＯＳＦＥＴをターンオンさせる際に使用する請求項３１記載のトランジスタ駆動回路。
　前記オン時間調整部は、前記ＰＷＭ信号の立上りタイミングを遅延させるオン側遅延回路（１８）と、
　前記ＰＷＭ信号の立上りタイミングを検出するパルス立上り検出回路（１９）と、
　前記ＰＷＭ信号の立上りタイミングと、前記キャリア中点推定回路より入力される中間時点とから、前記バイポーラ型トランジスタに出力されるＰＷＭ信号のパルス幅を推定するパルス幅推定回路（２０）と、
　前記オン側遅延回路により遅延させた立上りタイミングから、前記推定したパルス幅より所定値を減じた結果を前記第３周期における前記ＭＯＳＦＥＴのオン時間に設定し、前記中間時点の前後に亘って前記ＭＯＳＦＥＴをオンさせるＭＯＳパルス幅決定回路（２１）とを備える請求項３２記載のトランジスタ駆動回路。
　入力端子の一方が前記オン時間調整部の出力端子に接続され、出力端子が前記ＭＯＳ駆動回路の入力端子に接続されるＡＮＤゲート（２２）と、
　前記ＰＷＭ信号の出力が開始されてからＰＷＭキャリアの連続する２周期に相当する期間に、前記ＡＮＤゲートの入力端子の他方にローレベル信号を出力する初期ＤＣアシスト停止回路（９）とを備える請求項３１から３３の何れか一項に記載のトランジスタ駆動回路。
　バイポーラ型トランジスタ（１）とＭＯＳＦＥＴ（２）とを並列に接続したものを駆動対象とし、
　入力信号のレベル変化に応じて、前記バイポーラ型トランジスタのゲートにターンオンレベル電圧とターンオフレベル電圧とを付与するバイポーラ駆動回路（１１）と、
　前記入力信号のレベル変化に応じて、前記ＭＯＳＦＥＴのゲートにターンオンレベル電圧とターンオフレベル電圧とを付与するＭＯＳ駆動回路（１２）と、
　第１駆動方式と第２駆動方式とを選択設定する選択回路（８，３２）とを備え、
　前記バイポーラ駆動回路は、前記入力信号がターンオンレベルになると、第１遅延時間の経過後に前記バイポーラ型トランジスタのゲートにターンオンレベル電圧を付与し、
　前記入力信号がターンオフレベルになると、前記第１駆動方式が選択されている際には、前記第１遅延時間の経過後に前記ゲートにターンオフレベル電圧を付与し、前記第２駆動方式が選択されている際には、前記第１遅延時間より、当該第１遅延時間よりも短く設定されている第２遅延時間を減じた差分時間以下の時間が経過すると前記ゲートにターンオフレベル電圧を付与し、
　前記ＭＯＳ駆動回路は、前記入力信号がターンオンレベルになると、前記第１遅延時間が経過した後、前記第２遅延時間の経過後に前記ＭＯＳＦＥＴのゲートにターンオンレベル電圧を付与し、
　前記入力信号がターンオフレベルになると、前記第１駆動方式が選択されている際には、前記差分時間以下の時間が経過すると前記ゲートにターンオフレベル電圧を付与し、前記第２駆動方式が選択されている際には、前記第１遅延時間の経過後に前記ゲートにターンオフレベル電圧を付与するトランジスタ駆動回路。
　前記入力信号のパルス幅が所定の閾値未満か否かを判定する判定回路（２２）を備え、
　前記バイポーラ駆動回路及び前記ＭＯＳ駆動回路は、前記選択回路において前記第２駆動方式が選択されていても、前記パルス幅が前記閾値未満であれば前記第１駆動方式を選択する請求項３５記載のトランジスタ駆動回路。
　前記閾値が、前記第１遅延時間と前記第２遅延時間との和に設定されている請求項３６記載のトランジスタ駆動回路。
　前記選択回路（３２）は、外部より入力される選択信号に応じて、前記第１駆動方式，前記第２駆動方式を選択する請求項３５記載のトランジスタ駆動回路。
　前記バイポーラ型トランジスタと前記ＭＯＳＦＥＴとの並列回路に流れる電流を検出する電流検出部（４３）を備え、
　前記選択回路（３２）は、前記電流検出部により検出される電流が所定の閾値よりも大きい場合は前記第１駆動方式を選択し、前記電流が前記閾値以下であれば前記第２駆動方式を選択する請求項３５記載のトランジスタ駆動回路。