JP6544317B2 - トランジスタ駆動回路 - Google Patents
トランジスタ駆動回路 Download PDFInfo
- Publication number
- JP6544317B2 JP6544317B2 JP2016160112A JP2016160112A JP6544317B2 JP 6544317 B2 JP6544317 B2 JP 6544317B2 JP 2016160112 A JP2016160112 A JP 2016160112A JP 2016160112 A JP2016160112 A JP 2016160112A JP 6544317 B2 JP6544317 B2 JP 6544317B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control unit
- circuit
- drive control
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000000630 rising effect Effects 0.000 claims description 27
- 238000003708 edge detection Methods 0.000 claims description 14
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 6
- 230000007423 decrease Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
IGBT駆動制御部9 オフ指令
第3MOS駆動制御部11 オフ指令
第1MOS駆動制御部12 オン指令
第2MOS駆動制御部13 オフ指令
これにより、IGBT1のゲートにはローレベル駆動電圧の0Vが与えられており、FET2のゲートにもローレベル駆動電圧の−5Vが与えられている。
入力信号のレベルがローに変化すると、第3MOS駆動制御部11にはオフ指令が入力され、第2MOS駆動制御部13にはオン指令が入力される。これにより、FET2が先にターンオフを開始し、FET2のゲート駆動電圧は、20Vから0Vに向けて低下する。そして、時点(5)で前記ゲート駆動電圧は中間レベル駆動電圧の0Vに達する。
IGBT1やFET2の駆動電圧については、個別の設計に応じて適宜変更すれば良い。また、中間レベル電圧も0Vに限ることなく、ハイレベル駆動電圧とローレベル駆動電圧との中間の電圧で、FET2をオフできる電圧であれば良い。また、FET2が誤動作してオンする可能性がある電圧であっても、上述のように、IGBT1のターンオンを先に開始するように設定すれば問題は無い。
立下りタイマ15及び16を共通化しても良い。
バイポーラ型トランジスタは、RC−IGBTに限ることはない。また、MOSFETもSiC−MOSFETに限ることはない。
Claims (2)
- バイポーラ型トランジスタ(1)とMOSFET(2)とを並列に接続したものを駆動対象とし、
前記MOSFETをターンオン及びターンオフさせるため、前記MOSFETのゲートに与える電圧を正極性のハイレベルと負極性のローレベルとに変化させる間に、前記電圧として前記双方のレベルの中間にある中間レベルを付与する期間を設けるため、
入力信号のレベル変化に応じて、前記バイポーラ型トランジスタのゲートにターンオンレベル電圧とターンオフレベル電圧とを付与するバイポーラ型トランジスタ駆動回路(17)と、
前記入力信号のレベル変化に応じて、前記MOSFETのゲートにローレベル電圧を付与するローレベル付与回路(18P,18N_L),ハイレベル電圧を付与するハイレベル付与回路(18P,18N_L)及び中間レベル電圧を付与する中間レベル付与回路(18N_0)を備えるMOS駆動回路(18)と、
前記入力信号の立上りエッジを検出する立上りエッジ検出回路(7)と、
前記入力信号の立下りエッジを検出する立下りエッジ検出回路(8)と、
前記立上がりエッジが検出された時点から一定時間を計時する立上りタイマ(10,14)と、
前記立下りエッジが検出された時点から一定時間を計時する立下りタイマ(15,16)と、
前記立上りエッジが検出された時点から前記バイポーラ型トランジスタ駆動回路により前記ターンオンレベル電圧を付与させ、前記立下りエッジが検出された時点から前記立下りタイマにより計時される一定時間が経過すると前記バイポーラ型トランジスタ駆動回路により前記ターンオフレベル電圧を付与させるバイポーラ型トランジスタ駆動制御部(9)と、
前記バイポーラ型トランジスタ駆動回路が前記ターンオフレベル電圧を付与している期間に、前記ローレベル付与回路に前記ローレベル電圧を付与させる第1MOS駆動制御部(12)と、
前記立上りエッジが検出された時点から前記立上りタイマにより計時される一定時間が経過するまでの第1期間と、前記立下りエッジが検出された時点から前記立下りタイマにより計時される一定時間が経過するまでの第2期間とに、前記中間レベル付与回路に前記中間レベル電圧を付与させる第2MOS駆動制御部(13)と、
前記第1期間と前記第2期間との間に、前記ハイレベル付与回路により前記ハイレベル電圧を付与させる第3MOS駆動制御部(11)とを備えるトランジスタ駆動回路。 - 前記立下りタイマ(15,16)は、前記バイポーラ型トランジスタ駆動回路と、前記MOS駆動回路とがそれぞれ参照するものが個別に設けられている請求項1記載のトランジスタ駆動回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016160112A JP6544317B2 (ja) | 2016-08-17 | 2016-08-17 | トランジスタ駆動回路 |
DE112017004119.8T DE112017004119T5 (de) | 2016-08-17 | 2017-07-31 | Transistoransteuerungsschaltung und Motoransteuerungssteuerungsvorrichtung |
CN201780050288.5A CN109804539B (zh) | 2016-08-17 | 2017-07-31 | 晶体管驱动电路和电动机驱动控制装置 |
US16/326,638 US10644689B2 (en) | 2016-08-17 | 2017-07-31 | Transistor drive circuit and motor drive control apparatus |
PCT/JP2017/027691 WO2018034137A1 (ja) | 2016-08-17 | 2017-07-31 | トランジスタ駆動回路及びモータ駆動制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016160112A JP6544317B2 (ja) | 2016-08-17 | 2016-08-17 | トランジスタ駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018029257A JP2018029257A (ja) | 2018-02-22 |
JP6544317B2 true JP6544317B2 (ja) | 2019-07-17 |
Family
ID=61248731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016160112A Active JP6544317B2 (ja) | 2016-08-17 | 2016-08-17 | トランジスタ駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6544317B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108649772A (zh) * | 2018-03-27 | 2018-10-12 | 中国科学院电工研究所 | 一种Si IGBT和SiC MOSFET的混合电力电子模块 |
CN110649795B (zh) * | 2019-09-25 | 2020-11-06 | 广州金升阳科技有限公司 | 一种驱动电路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04354156A (ja) * | 1991-05-31 | 1992-12-08 | Fuji Electric Co Ltd | 半導体スイッチング装置 |
JP2002016486A (ja) * | 2000-06-30 | 2002-01-18 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP4971603B2 (ja) * | 2005-07-26 | 2012-07-11 | 東芝三菱電機産業システム株式会社 | 電圧駆動型半導体スイッチング素子の駆動方法 |
JP6402591B2 (ja) * | 2014-10-31 | 2018-10-10 | 富士電機株式会社 | 半導体装置 |
-
2016
- 2016-08-17 JP JP2016160112A patent/JP6544317B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018029257A (ja) | 2018-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2018034137A1 (ja) | トランジスタ駆動回路及びモータ駆動制御装置 | |
JP4321330B2 (ja) | ゲート駆動回路 | |
EP3799308A1 (en) | Slew rate control by adaptation of the gate drive voltage of a power transistor | |
EP3100269B1 (en) | Bipolar gate driver | |
US20160248243A1 (en) | Switch drive circuit | |
JP2013168905A5 (ja) | ||
US9712157B2 (en) | Control of a half-bridge | |
US20190273494A1 (en) | Gate driving device | |
JP6544317B2 (ja) | トランジスタ駆動回路 | |
JP6544316B2 (ja) | トランジスタ駆動回路及びモータ駆動制御装置 | |
CN107517052B (zh) | 用于电机控制、电源变换的功率控制用驱动电路 | |
JP2016086588A (ja) | 駆動装置 | |
JP6512193B2 (ja) | トランジスタ駆動回路 | |
US10523192B2 (en) | Gate drive apparatus for driving a plurality of switching elements connected in parallel to each other | |
JP6544318B2 (ja) | トランジスタ駆動回路 | |
US10230371B2 (en) | Switch control device and method for electronic device, and electronic device | |
JP5447575B2 (ja) | 駆動装置 | |
US20140043089A1 (en) | Digitally controlled high speed high voltage gate driver circuit | |
JP2018074676A (ja) | ゲート駆動回路 | |
JP2013195291A (ja) | 電圧変化検出回路および電圧変化検出方法 | |
JP6848936B2 (ja) | スイッチング素子の駆動回路 | |
JP6299416B2 (ja) | 駆動回路システム | |
CN116707499A (zh) | 驱动器***以及驱动功率晶体管以驱动负载的方法 | |
US20040145918A1 (en) | Inverter device capable of reducing through-type current | |
CN107634640B (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190507 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190521 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190603 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6544317 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |