JP6544318B2 - トランジスタ駆動回路 - Google Patents

Description

本発明は、バイポーラ型トランジスタとＭＯＳＦＥＴとを並列に接続したものを駆動対象とするトランジスタ駆動回路に関する。

バイポーラ型トランジスタの一種であるＲＣ−ＩＧＢＴ（Reverse Conducting-Insulated Gate Bipolar Transistor）は高耐圧のパワー素子であるが、オン抵抗が高いという問題がある。そこで従来より、例えばＳｉＣ等のワイドギャップ半導体を用いた低損失のＭＯＳＦＥＴをＲＣ−ＩＧＢＴに対して並列に接続し、これらを同時にオンすることで損失の低減を図ることが行われている。尚、以下では、ＩＧＢＴ及びＦＥＴを同時にオンする動作を「ＤＣアシスト」と称する場合がある。

特開平４−３５４１５６号公報

上記の構成について一般的に行われている駆動制御では、図５に示すように、先にＲＣ−ＩＧＢＴのターンオンを開始させ、その後にＭＯＳＦＥＴのターンオンを開始させる。この場合、ＲＣ−ＩＧＢＴのターンオンを指示する信号の入力があると、ＭＯＳＦＥＴ側については、例えばタイマやＣＲ時定数により一定時間の経過待ちをしてからターンオンを開始させる。

上記の一定時間については、ＲＣ−ＩＧＢＴのスイッチング特性や温度特性のばらつき等を考慮したマージンを含めて設定される。このため、ＭＯＳＦＥＴのターンオンを開始させるタイミングがより遅くなる傾向にあり、ＲＣ−ＩＧＢＴとの並列駆動により損失を低減する効果が十分に得られないという問題があった。

本発明は上記事情に鑑みてなされたものであり、その目的は、バイポーラ型トランジスタとＭＯＳＦＥＴとを並列駆動する際に、ＭＯＳＦＥＴ側のターンオンを開始させるタイミングをより高い精度で設定できるトランジスタ駆動回路を提供することにある。

請求項１記載のトランジスタ駆動回路によれば、バイポーラ型トランジスタをターンオンさせる際に、当該トランジスタの駆動電圧がミラー電圧に達した後、ミラー期間が終了した以降にＭＯＳＦＥＴのターンオンを開始させる。すなわち、バイポーラ型トランジスタをターンオンさせる際には、駆動電圧がローレベルからハイレベルに上昇する過程でミラー電圧レベルを示す期間が発生し、駆動電圧はその後にハイレベルに向けて再上昇する。その再上昇を開始する時点は、バイポーラ型トランジスタのターンオンが完了する直前となる。したがって、前記時点の以降にＭＯＳＦＥＴのターンオンを開始させるようにすれば、ＭＯＳＦＥＴのターンオンを従来よりも確実に早めることができ、損失の低減効果を向上させることができる。

また、請求項１記載のトランジスタ駆動回路によれば、ゲート立上り期間検出回路は、バイポーラ型トランジスタの駆動電圧がターンオンレベルに立上るまでの立上り期間を検出する。ゲート電圧差分検出回路は、前記立上り期間内において、バイポーラ型トランジスタの駆動電圧の変化時間よりも短い周期のクロック信号に同期して動作し、前記駆動電圧の現在値とその一周期前の値との差分を求め、前記差分が閾値電圧よりも大きくなると差分検出信号を出力する。チャージ期間検出回路は、前記立上り期間内において、差分検出信号の１回目の出力が停止した時点から、２回目の出力が停止する時点までのバイポーラ型トランジスタの容量充電期間に充電期間検出信号を出力する。

ＡＮＤゲートは、差分検出信号，充電期間検出信号及びクロック信号の論理積をとり、ＭＯＳ駆動回路は、立上り検出回路がＡＮＤゲートの出力信号の立上りを検出するとＭＯＳＦＥＴのゲートにターンオンレベル電圧を付与し、立下り検出回路が入力信号の立下りを検出するとターンオフレベル電圧を付与する。この場合、ゲート立上り期間検出回路は、立上り検出回路が入力信号の立上りを検出した時点から、立下り検出回路が充電期間検出信号の立下りを検出する時点までを、立上り期間として検出する。

バイポーラ型トランジスタのターンオンが開始され、その駆動電圧がミラー電圧に達すると、駆動電圧は所定期間だけ一定レベルを維持した後、再度上昇を開始する。つまり、チャージ期間検出回路が充電期間検出信号を出力している間に差分検出信号が出力されたタイミングは、前記駆動電圧がミラー電圧から再度上昇を開始したタイミングとなる。よって、このように構成すれば、ミラー電圧の期間が終了した時点から、ＭＯＳＦＥＴのターンオンを確実に開始させることができる。

第１実施形態であり、トランジスタ駆動回路の構成を示す図 動作タイミングチャート 第２実施形態であり、トランジスタ駆動回路の構成を示す図 動作タイミングチャート 従来技術を示す動作タイミングチャート

（第１実施形態）
図１に示すように、ＲＣ−ＩＧＢＴ１のコレクタ及びエミッタと、ＳｉＣ−ＭＯＳＦＥＴ２のドレイン及びソースとは、それぞれ共通に接続されている。ＩＧＢＴ１のコレクタ及びＦＥＴ２のドレインは、例えば同様に並列接続された素子で構成されている図示しない上アーム側の素子に接続されており、同エミッタ及びソースはグランドに接続されている。

ＩＧＢＴ１には、コレクタ電流を分流して検出するための検出素子が設けられているが、図中では、そのエミッタ端子４Ｅのみを示している。エミッタ端子４Ｅは抵抗５を介してグランドに接続されている。また、ＦＥＴ２のドレイン，ソース間には、逆方向の寄生ダイオード２Ｄが接続されている。エミッタ端子４Ｅは駆動ＩＣ６の入力端子に接続されている。抵抗５の端子電圧は例えば異常電流を検出するために使用されるが、本実施形態ではその詳細を省略する。

駆動ＩＣ６には、図示しない制御回路からＩＧＢＴ１を駆動制御する信号が入力される。その入力信号は、ターンオフディレイ回路７を介してＩＧＢＴ駆動回路８に入力されている。ターンオフディレイ回路７は、入力信号のレベルがハイからターンオフレベルであるローに変化した際に、一定の遅延時間が経過した時点でＩＧＢＴ駆動回路８に出力する信号をローレベルに変化させる。

ＩＧＢＴ駆動回路８は、例えば２つのＭＯＳＦＥＴの直列回路で構成され、例えばハイレベル駆動電圧として１５Ｖ，ローレベル駆動電圧として０ＶをＩＧＢＴ１のゲートに出力する。尚、説明の都合上、ＩＧＢＴ駆動回路８は、入力信号がローレベルであればローレベル駆動電圧を出力し、入力信号がハイレベルであればハイレベル駆動電圧を出力する。

また、前記入力信号は立上り検出回路９に入力されており、立上り検出回路９の出力信号は、ゲート立上り期間検出回路１０及びチャージ期間検出回路１１に入力されている。立上り検出回路９は、入力信号の立上りを検出すると、Ｈｉ出力指令をゲート立上り期間検出回路１０に入力する。また、ゲート立上り期間検出回路１０には、立下り検出回路１２からのＬｏ出力指令も入力されている。そして、ゲート立上り期間検出回路１０は、Ｈｉ出力指令が入力された時点からＬｏ出力指令が入力される時点までの間、ゲート電圧差分検出回路１３にハイアクティブの起動指令を入力する。

ゲート電圧差分検出回路１３の入力端子は、ＩＧＢＴ１のゲートに接続されている。ゲート電圧差分検出回路１３は、現在値記憶部１４，前回値記憶部１５及び差分検出部１６を備え、これらは入力されるクロック信号ＣＬＫに同期して動作する。現在値記憶部１４には、今回のＩＧＢＴ１のゲート電圧が記憶され、前回値記憶部１５には、その１周期前のゲート電圧が記憶される。差分検出部１６は、ゲート電圧の前回値と今回値との差分を検出し、その検出値をコンパレータ１７の非反転入力端子に入力する。前記検出値は、クロック周期毎に更新される。コンパレータ１７は、入力される差分値を反転入力端子に与えられている閾値電圧と比較し、その比較結果をチャージ期間検出回路１１及びＡＮＤゲート１８に入力する。コンパレータ１７の出力信号は差分検出信号に相当し、差分検出信号はハイアクティブである。

チャージ期間検出回路１１は、ゲート電圧差分検出回路１３より入力される信号の立下りエッジの検出回数をカウントするカウンタ１９を備えている。カウンタ１９は、入力信号の立上りエッジが検出されるとリセットされる。その後、ゲート電圧差分検出回路１３より１回目の立下りエッジが入力されると出力信号をハイレベルにし、次の２回目の立下りエッジが入力されると出力信号をローレベルに変化させる。その出力信号はＡＮＤゲート１８に入力される。

ＡＮＤゲート１８は３入力であり、残りの入力端子にはクロック信号ＣＬＫが与えられている。したがって、ＡＮＤゲート１８は、チャージ期間検出回路１１及びゲート電圧差分検出回路１３からの入力信号がハイレベルを示す期間に、クロック信号ＣＬＫがハイレベルを示すと出力信号をハイレベルにする。その出力信号は、立上り検出回路２０に入力される。

立上り検出回路２０は、ＡＮＤゲート１８より入力される信号の立上りエッジを検出すると、オン指令をＭＯＳ駆動回路２１に出力する。また、立下り検出回路２２は、入力信号の立下りエッジを検出すると、オフ指令をＭＯＳ駆動回路２１に出力する。ＭＯＳ駆動回路２１も同様に２つのＭＯＳＦＥＴの直列回路で構成され、例えばハイレベル駆動電圧として２０Ｖ，ローレベル駆動電圧として−５ＶをＦＥＴ２のゲートに出力する。ＭＯＳ駆動回路２１は、オン指令が入力されるとハイレベル駆動電圧を出力してオフ指令が入力されるまでその状態を維持し、オフ指令が入力されるとローレベル駆動電圧を出力する。

次に、本実施形態の作用について説明する。図２に示すように、時点（１）で入力信号のレベルがローからハイに変化すると、ＩＧＢＴ１は直ちにターンオンを開始し、ゲート電圧が上昇する。またこの時、ゲート立上り期間検出回路１０の出力信号がハイレベルになり、ゲート電圧の上昇を受けてゲート電圧差分検出回路１３の出力信号がハイレベルになる。

時点（２）でＩＧＢＴ１のゲート電圧がミラー電圧に達すると、電圧の上昇が一時的に停止する。これにより、ゲート電圧差分検出回路１３の出力信号がローレベルに変化し、チャージ期間検出回路１１の出力信号がハイレベルになる。

時点（３）でミラー期間が終了してゲート電圧が再度上昇を開始すると、それに伴いゲート電圧差分検出回路１３の出力信号もハイレベルになる。すると、次のクロック信号ＣＬＫの立上りである時点（４）でＡＮＤゲート１８の出力信号がハイレベルとなり、立上り検出回路２０がその立上りエッジを検出し、オン指令をＭＯＳ駆動回路２１に出力する。これにより、ＭＯＳ駆動回路２１がＦＥＴ２のゲート電圧をハイレベルにしてＦＥＴ２のターンオンが開始される。

時点（５）でＩＧＢＴ１のゲート電圧がハイレベル電圧に達すると、電圧の上昇が停止するので、ゲート電圧差分検出回路１３の出力信号が再度ローレベルに変化する。これを受けてチャージ期間検出回路１１の出力信号がローレベルになり、ゲート立上り期間検出回路１０の出力信号もローレベルになる。前記出力信号がハイレベルを示す期間は、立上り期間に相当する。また、チャージ期間検出回路１１の出力信号は充電期間検出信号に相当する。充電期間検出信号はハイアクティブである。

時点（６）で入力信号のレベルがローに変化すると、立下り検出回路２２がその立下りエッジを検出し、オフ指令をＭＯＳ駆動回路２１に出力する。これにより、ＭＯＳ駆動回路２１がＦＥＴ２のゲート電圧をローレレベルにしてＦＥＴ２のターンオフが開始される。一方、ＩＧＢＴ１は、ターンオフディレイ回路７で付与される遅延時間が経過した時点（７）からターンオフを開始する。

尚、上記の一連の動作においては誤動作を回避するため、ミラー期間の終了については、例えばＡＮＤゲート１８の入力側又は出力側にカウンタを設け、ゲート電圧差分検出回路１３の出力信号がハイレベルになったことをクロック信号ＣＬＫの複数周期に亘って確認した上で判定するようにしても良い。

以上のように本実施形態によれば、ＩＧＢＴ１をターンオンさせる際に、ＩＧＢＴ１の駆動電圧がミラー電圧に達した後、ミラー期間が終了した以降にＦＥＴ２のターンオンを開始させる。具体的には、ゲート立上り期間検出回路１０により、ＩＧＢＴ１の駆動電圧がターンオンレベルに立上るまでの立上り期間を検出し、ゲート電圧差分検出回路１３は、前記立上り期間内において、クロック信号ＣＬＫに同期して動作し、前記駆動電圧の現在値とその一周期前の値との差分を求め、前記差分が閾値電圧よりも大きくなると出力信号をハイレベルにして差分検出信号を出力する。

また、チャージ期間検出回路１１は、前記立上り期間内において、前記差分検出信号が示す１回目の立下りエッジから２回目の立下りエッジまでのＩＧＢＴ１の容量充電期間に充電期間検出信号を出力する。そして、ＡＮＤゲート１８により、差分検出信号及び充電期間検出信号が共に出力されている際に、クロック信号ＣＬＫに同期させてＦＥＴ２のターンオンを開始させる。

すなわち、ＩＧＢＴ１をターンオンさせる際には、駆動電圧がローレベルからハイレベルに上昇する過程でミラー電圧レベルを示す期間が発生し、駆動電圧はその後にハイレベルに向けて再上昇する。その際上昇を開始する時点は、ＩＧＢＴ１のターンオンが完了する直前となるから、前記時点の以降にＦＥＴ２のターンオンを開始させれば、そのターンオン時点を従来よりも確実に早めることができる。したがって、損失の低減効果を向上させることができる。

（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図３に示すように、第２実施形態の駆動ＩＣ３１は、駆動ＩＣ６より立上り検出回路９，ゲート立上り期間検出回路１０，チャージ期間検出回路１１，立下り検出回路１２，ＡＮＤゲート１８を削除した構成である。また、ゲート電圧差分検出回路１３についても、コンパレータ１７以外の構成を削除している。

そして、コンパレータ１７の非反転入力端子はＩＧＢＴ１のゲートに直接接続されており、コンパレータ１７の出力端子は立上り検出回路２０の入力端子に接続されている。また、コンパレータ１７の反転入力端子には、ミラー電圧よりも高く、且つＩＧＢＴ１のハイレベル駆動電圧よりも低い閾値電圧が付与されている。

次に、第２実施形態の作用について説明する。図４に示すように、第１実施形態と同様に時点（１）でＩＧＢＴ１がターンオンを開始して、ゲート電圧が上昇する。そして、時点（２）において、ゲート電圧がハイレベル駆動電圧に達する直前に閾値電圧を超えると、コンパレータ１７の出力信号がハイレベルに変化する。すると、立上り検出回路２０がその立上りエッジを検出し、オン指令をＭＯＳ駆動回路２１に出力する。これにより、ＭＯＳ駆動回路２１がＦＥＴ２のゲート電圧をハイレベルにしてＦＥＴ２のターンオンが開始される。

時点（３）で入力信号のレベルがローに変化すると、立下り検出回路２２がその立下りエッジを検出し、オフ指令をＭＯＳ駆動回路２１に出力する。これにより、ＭＯＳ駆動回路２１がＦＥＴ２のゲート電圧をローレレベルにしてＦＥＴ２のターンオフが開始される。一方、ＩＧＢＴ１は、ターンオフディレイ回路７で付与される遅延時間が経過した時点（４）からターンオフを開始する。そして、時点（５）でゲート電圧が閾値電圧未満になると、コンパレータ１７の出力信号がローレベルに変化する。

以上のように第２実施形態によれば、コンパレータ１７は、ＩＧＢＴ１の駆動電圧とミラー電圧よりも高く設定される閾値電圧とを比較した結果を出力し、立上り検出回路２０は、コンパレータ１７の出力信号の立上りを検出する。そして、ＭＯＳ駆動回路２１は、立上り検出回路２０が立上りを検出するとＦＥＴ２のゲートにターンオンレベル電圧を付与し、立下り検出回路２２が入力信号の立下りを検出するとＦＥＴ２のゲートにターンオフレベル電圧を付与する。これにより、ＩＧＢＴ１のターンオンが開始されてから、そのゲート電圧がミラー電圧よりも高く設定される閾値電圧を超えると、ＦＥＴ２のターンオンを開始させるようにした。したがって、第１実施形態よりも簡単な構成で、ＦＥＴ２のターンオン開始タイミングを従来よりも早めることができる。

（その他の実施形態）
バイポーラ型トランジスタは、ＲＣ−ＩＧＢＴに限ることはない。また、ＭＯＳＦＥＴもＳｉＣ−ＭＯＳＦＥＴに限ることはない。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

１ ＲＣ−ＩＧＢＴ、２ ＳｉＣ−ＭＯＳＦＥＴ、６ 駆動ＩＣ、１０ ゲート立上り期間検出回路、１１ チャージ期間検出回路、１３ ゲート電圧差分検出回路、１４ 現在値記憶部、１５ 前回値記憶部、１６ 差分検出部、１８ ＡＮＤゲート。

Claims (4)

1. バイポーラ型トランジスタ（１）とＭＯＳＦＥＴ（２）とを並列に接続したものを駆動対象とし、
   前記バイポーラ型トランジスタをターンオンさせる際に、当該トランジスタの駆動電圧がミラー電圧に達した後、ミラー期間が終了した以降に前記ＭＯＳＦＥＴのターンオンを開始させるため、
   入力信号の立下りタイミングを遅延させた信号を出力するターンオフディレイ回路（７）と、
   このターンオフディレイ回路の出力信号の変化に応じて、前記バイポーラ型トランジスタのゲートにターンオンレベル電圧とターンオフレベル電圧とを付与するバイポーラ型トランジスタ駆動回路（８）と、
   前記入力信号の立上りを検出する立上り検出回路（９）と、
   前記入力信号の立下りを検出する立下り検出回路（２２）と、
   前記バイポーラ型トランジスタの駆動電圧がターンオンレベルに立上るまでの立上り期間を検出するゲート立上り期間検出回路（１０）と、
   前記立上り期間内において、前記バイポーラ型トランジスタの駆動電圧の変化時間よりも短い周期のクロック信号に同期して動作し、前記駆動電圧の現在値とその一周期前の値との差分を求め、前記差分が閾値電圧よりも大きくなると差分検出信号を出力するゲート電圧差分検出回路（１３）と、
   前記立上り期間内において、前記差分検出信号の１回目の出力が停止した時点から、２回目の出力が停止する時点までの前記バイポーラ型トランジスタの容量充電期間に充電期間検出信号を出力するチャージ期間検出回路（１１）と、
   前記差分検出信号，前記充電期間検出信号及び前記クロック信号の論理積をとるＡＮＤゲート（１８）と、
   このＡＮＤゲートの出力信号の立上りを検出する立上り検出回路（２０）と、
   前記立上り検出回路が前記ＡＮＤゲートの出力信号の立上りを検出すると前記ＭＯＳＦＥＴのゲートにターンオンレベル電圧を付与し、前記立下り検出回路が前記入力信号の立下りを検出すると前記ＭＯＳＦＥＴのゲートにターンオフレベル電圧を付与するＭＯＳ駆動回路（２１）と、
   前記充電期間検出信号の立下りを検出する立下り検出回路（１２）とを備え、
   前記ゲート立上り期間検出回路は、前記立上り検出回路が前記入力信号の立上りを検出した時点から、前記立下り検出回路が前記充電期間検出信号の立下りを検出する時点までを、前記立上り期間として検出するトランジスタ駆動回路。
2. 前記チャージ期間検出回路は、前記ゲート電圧差分検出回路より入力される信号の立下りエッジの検出回数をカウントするカウンタ（１９）を備え、
   前記カウンタは、前記入力信号の立上りが検出されるとリセットされ、その後、前記ゲート電圧差分検出回路より１回目の立下りエッジが入力されると充電期間検出信号をハイレベルにし、２回目の立下りエッジが入力されると前記信号をローレベルに変化させる請求項１記載のトランジスタ駆動回路。
3. 前記ゲート電圧差分検出回路は、今回のバイポーラ型トランジスタの駆動電圧が記憶される現在値記憶部（１４）と、
   その１クロック周期前の駆動電圧が記憶される前回値記憶部（１５）と、
   この前回値記憶部と、前記現在値記憶部とに記憶されている駆動電圧の差分を検出する差分検出部（１６）と、
   前記差分と閾値電圧とを比較し、その比較結果を前記差分検出信号として出力するコンパレータ（１７）とを備える請求項１又は２記載のトランジスタ駆動回路。
4. バイポーラ型トランジスタ（１）とＭＯＳＦＥＴ（２）とを並列に接続したものを駆動対象とし、
   前記バイポーラ型トランジスタをターンオンさせる際に、当該トランジスタの駆動電圧がミラー電圧に達した後、ミラー期間が終了した以降に前記ＭＯＳＦＥＴのターンオンを開始させるため、
   入力信号の立下りタイミングを遅延させた信号を出力するターンオフディレイ回路（７）と、
   このターンオフディレイ回路の出力信号の変化に応じて、前記バイポーラ型トランジスタのゲートにターンオンレベル電圧とターンオフレベル電圧とを付与するバイポーラ型トランジスタ駆動回路（８）と、
   前記バイポーラ型トランジスタの駆動電圧と前記ミラー電圧よりも高く設定される閾値電圧とを比較し、その比較結果を出力するコンパレータ（１７）と、
   このコンパレータの出力信号の立上りを検出する立上り検出回路（２０）と、
   前記入力信号の立下りを検出する立下り検出回路（２２）と、
   前記立上り検出回路が前記立上りを検出すると前記ＭＯＳＦＥＴのゲートにターンオンレベル電圧を付与し、前記立下り検出回路が前記立下りを検出すると前記ＭＯＳＦＥＴのゲートにターンオフレベル電圧を付与するＭＯＳ駆動回路（２１）とを備えるトランジスタ駆動回路。

Images