JP7180626B2 - ゲート駆動装置 - Google Patents
ゲート駆動装置 Download PDFInfo
- Publication number
- JP7180626B2 JP7180626B2 JP2020035779A JP2020035779A JP7180626B2 JP 7180626 B2 JP7180626 B2 JP 7180626B2 JP 2020035779 A JP2020035779 A JP 2020035779A JP 2020035779 A JP2020035779 A JP 2020035779A JP 7180626 B2 JP7180626 B2 JP 7180626B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- semiconductor switching
- gate
- voltage
- energization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0009—Devices or circuits for detecting current in a converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
- H02M1/0054—Transistor switching losses
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
- H03K17/166—Soft switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
- H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
本発明は、ハーフブリッジ回路の上下アームを構成する半導体スイッチング素子のゲートを駆動するゲート駆動装置に関する。
ハーフブリッジ回路の上下アームを構成する半導体スイッチング素子のゲートを駆動するゲート駆動装置では、半導体スイッチング素子の主端子に印加されるサージがその半導体スイッチング素子の耐圧である素子耐圧を超えると故障が生じる可能性があることから、その対策が求められている。なお、本明細書では、ハーフブリッジ回路の上アームを構成する半導体スイッチング素子のことを上側素子と称することがあるとともに、ハーフブリッジ回路の下アームを構成する半導体スイッチング素子のことを下側素子と称することがある。また、本明細書では、半導体スイッチング素子に対して順方向の電流が流れる通電のことを順方向通電と称することがあるとともに、半導体スイッチング素子に対して逆方向の電流が流れる通電のことを逆方向通電と称することがある。
例えば、上側素子に対して順方向通電が行われるとともに下側素子に対して逆方向通電が行われる期間において、上側素子のターンオフ時には上側素子の主端子にサージ電圧が印加される。このようなサージ電圧は、ターンオフサージと呼ばれる。ターンオフサージは、上側素子に流れる素子電流の傾き、つまり素子電流の変化率と、システム構造により定まる電流経路の寄生インダクタンスと、の積で定まるものであり、素子電流の変化率が大きくなるほど大きなものとなる。そこで、従来では、このようなターンオフサージが素子耐圧を超えないように、上側素子のターンオフ時のゲート抵抗を選定し、チップ抵抗などで実装するようになっていた。
ただし、半導体スイッチング素子のターンオフ時におけるスイッチング損失は、ターンオフ時のゲート抵抗の抵抗値に比例する。そのため、上記した従来の手法のように、ターンオフ時のゲート抵抗の抵抗値を固定値とすると、発生するターンオフサージが比較的低くなる動作条件では、ターンオフサージの抑制効果が過大なものとなり、スイッチング損失の増加が問題となる。このように、ターンオフサージの抑制とスイッチング損失の低減とはトレードオフの関係にある。
一方、特許文献1には、MOSFETである半導体スイッチング素子のドレイン・ソース間電圧を計測し、その計測結果に基づいて半導体スイッチング素子のゲートに与えるゲート信号のタイミングを調整する構成が開示されている。なお、特許文献1には、ゲート信号のタイミングを調整する具体的な手法に関する記載はないものの、このようなタイミングの調整は、ゲート抵抗値またはゲート電流値の変更により実現することができる。したがって、特許文献1の構成は、半導体スイッチング素子のドレイン・ソース間電圧、つまり半導体スイッチング素子の主端子に印加されるサージ電圧を計測し、その計測結果に応じてターンオフ時のゲート抵抗値などを調整するものであると考えられる。
ハーフブリッジ回路の上下アームを構成する半導体スイッチング素子の主端子に印加されるサージには、上記したターンオフサージだけでなく、リカバリサージも含まれる。リカバリサージは、半導体スイッチング素子に対して逆並列接続されたボディダイオードなどの還流ダイオードの逆回復特性に起因して生じるものであり、例えば上側素子に対して逆方向通電が行われるとともに下側素子に対して順方向通電が行われる期間において、下側素子のターンオン時に上側素子の主端子に印加されるサージである。
このようなリカバリサージは、ターンオフサージと同様、電流の変化率と寄生のインダクタンスとの積で定まる。ただし、この場合の電流は、還流ダイオードにおけるリカバリ電流に相当する。リカバリサージは、ターンオフサージとは異なり、上側素子のターンオフ時のゲート抵抗値などとは相関がなく、下側素子のターンオン時のゲート抵抗値に応じて操作することができる。
特許文献1に開示された従来技術では、半導体スイッチング素子のドレイン・ソース間電圧、つまり半導体スイッチング素子の主端子に印加されるサージ電圧を計測するタイミングについては特に記載されていない。そのため、従来技術では、ターンオフサージおよびリカバリサージの双方が含まれるサージ電圧の計測結果に応じてゲート抵抗値などを調整することになり、その結果、ターンオフサージを適切に制御することができないおそれがある。
本発明は上記事情に鑑みてなされたものであり、その目的は、ターンオフサージを適切に制御することができるゲート駆動装置を提供することにある。
請求項1に記載のゲート駆動装置は、ハーフブリッジ回路(4)の上下アームを構成する2つの半導体スイッチング素子(5A、5B)のゲートを駆動するものであり、検出部(11、32、52、72)、判別部(12、33、53)、演算部(13、34、54、74、82、92)および駆動部(14、35、55、75)を備える。検出部は、一方の半導体スイッチング素子の主端子の電圧である素子電圧が変化する変化期間における素子電圧のピーク値または素子電圧の変化率を検出する。変化期間における素子電圧のピーク値および素子電圧の変化率は、半導体スイッチング素子の主端子に印加されるサージの大きさに対応した値となる。そのため、この場合、検出部は、一方の半導体スイッチング素子の主端子に印加されるサージの大きさを検出していると言える。
判別部は、変化期間における一方の半導体スイッチング素子に対する通電が順方向の電流が流れる順方向通電であるか逆方向の電流が流れる逆方向通電であるかを判別する。前述したように、半導体スイッチング素子の主端子に印加されるサージには、ターンオフサージおよびリカバリサージがあり、対象とする半導体スイッチング素子に対する通電が順方向通電であるときにはターンオフサージが発生するとともに逆方向通電であるときにはリカバリサージが発生する。そのため、この場合、判別部は、発生するサージがターンオフサージであるのかリカバリサージであるのかを判別していると言える。
演算部は、判別部により一方の半導体スイッチング素子に対する通電が順方向通電であると判別された変化期間における検出部による検出値と半導体スイッチング素子の仕様に応じて定められるピーク値の許容値または変化率の許容値とに基づいてピーク値または変化率が許容値以下となるような半導体スイッチング素子のスイッチング速度に対応する目標指令値を演算する。つまり、演算部は、発生するサージがターンオフサージであると判別された変化期間におけるサージの大きさに対応した検出値と許容値とに基づいて、素子電圧のピーク値または変化率が許容値以下となるような目標指令値を演算する。
駆動部は、演算部により演算された目標指令値に基づいて一方の半導体スイッチング素子のゲート抵抗値またはゲート電流値を変更し、半導体スイッチング素子のゲートを駆動する。すなわち、駆動部は、ターンオフサージだけが含まれるサージ電圧の検出結果を用いて演算された目標指令値に基づいて、ゲート抵抗値またはゲート電流値を変更する。このような構成によれば、素子電圧のピーク値または変化率が許容値を超えないようにするとともにスイッチング損失がむやみに増加しないようにターンオフサージの大きさを制御すること、言い換えると、ターンオフサージを適切に制御することができるという優れた効果が得られる。
以下、複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
(第1実施形態)
以下、第1実施形態について図1~図9を参照して説明する。
(第1実施形態)
以下、第1実施形態について図1~図9を参照して説明する。
<ゲート駆動装置の概略構成>
図1に示すように、本実施形態のゲート駆動装置1Aは、一対の直流電源線2、3の間に接続されたハーフブリッジ回路4の上アームを構成する半導体スイッチング素子5Aを駆動する。また、本実施形態のゲート駆動装置1Bは、ハーフブリッジ回路4の下アームを構成する半導体スイッチング素子5Bを駆動する。この場合、ゲート駆動装置1A、1Bは同様の構成であり、半導体スイッチング素子5A、5Bは同様の構成である。そのため、本明細書では、ゲート駆動装置1A、1Bおよび半導体スイッチング素子5A、5Bのそれぞれについて区別する必要がない場合には、末尾のアルファベットを省略して総称することとする。
図1に示すように、本実施形態のゲート駆動装置1Aは、一対の直流電源線2、3の間に接続されたハーフブリッジ回路4の上アームを構成する半導体スイッチング素子5Aを駆動する。また、本実施形態のゲート駆動装置1Bは、ハーフブリッジ回路4の下アームを構成する半導体スイッチング素子5Bを駆動する。この場合、ゲート駆動装置1A、1Bは同様の構成であり、半導体スイッチング素子5A、5Bは同様の構成である。そのため、本明細書では、ゲート駆動装置1A、1Bおよび半導体スイッチング素子5A、5Bのそれぞれについて区別する必要がない場合には、末尾のアルファベットを省略して総称することとする。
ハーフブリッジ回路4は、図示しないモータを駆動するインバータに含まれるものである。ハーフブリッジ回路4には、例えば電池などの図示しない直流電源から直流電源線2、3を介して電源電圧Vaが供給されている。半導体スイッチング素子5は、パワー素子であり、この場合、Nチャネル型のMOSFETと、そのMOSFETのドレイン・ソース間にソース側をアノードとして接続された、つまりMOSFETに対して逆並列に接続された還流用のダイオードと、を含む構成となっている。なお、この場合、MOSFETとは別の素子として還流用のダイオードが設けられているが、MOSFETのボディダイオードを還流用のダイオードとして利用してもよい。
上側素子5Aのドレインは、高電位側の直流電源線2に接続されている。上側素子5Aのソースは、下側素子5Bのドレインに接続されている。下側素子5Bのソースは、低電位側の直流電源線3に接続されている。上側素子5Aおよび下側素子5Bの相互接続ノードであるノードN1は、上記した図示しないモータに接続されている。これにより、ハーフブリッジ回路4の出力電流である負荷電流ILがモータに供給される。コントローラ6は、インバータを構成するハーフブリッジ回路4の動作を制御することによりモータの駆動を制御する。
コントローラ6には、図示しない電流検出部から出力される負荷電流ILの検出値を表す検出信号Scが与えられている。コントローラ6は、検出信号Scに基づいて負荷電流ILが所望の目標電流に一致するように、ゲート駆動装置1Aの動作を指令する指令信号Saおよびゲート駆動装置1Bの動作を指令する指令信号Sbを生成して出力する。ゲート駆動装置1Aは、コントローラ6から与えられる指令信号Saに基づいて上側素子5Aの駆動をPWM制御する。また、ゲート駆動装置1Bは、コントローラ6から与えられる指令信号Sbに基づいて下側素子5Bの駆動をPWM制御する。
この場合、上側素子5Aおよび下側素子5Bは、相補的にオンオフされる。したがって、上側素子5Aがオンされる期間には下側素子5Bはオフされており、また、下側素子5Bがオンされる期間には上側素子5Aはオフされている。上記構成では、負荷電流ILがノードN1からモータへと流れる期間、上側素子5Aがドレインからソースに向けて順方向に電流を流すように駆動されるとともに、下側素子5Bがソースからドレインに向けて逆方向に電流を流すように駆動される。また、上記構成では、負荷電流ILがモータからノードN1へと流れる期間、下側素子5Bがドレインからソースに向けて順方向に電流を流すように駆動されるとともに、上側素子5Aがソースからドレインに向けて逆方向に電流を流すように駆動される。
図2に示すように、負荷電流ILは、正弦波状の電流となる。このような負荷電流ILの供給を実現するため、下側素子5Bのドレイン電流Id、ドレイン・ソース間電圧Vdsおよびゲート・ソース間電圧Vgsは、図2に示すような波形となる。なお、上側素子5Aのドレイン電流Id、ドレイン・ソース間電圧Vdsおよびゲート・ソース間電圧Vgsについての図示は省略されているが、下側素子5Bにおける各波形に対して逆相になる点を除いて同様の波形となる。
この場合、ドレイン・ソース間電圧Vdsは、半導体スイッチング素子5の主端子の電圧であり、素子電圧に相当する。また、この場合、ドレイン電流Idは、半導体スイッチング素子5に流れる電流であり、素子電流に相当する。なお、本明細書では、ドレイン電流Id、ドレイン・ソース間電圧Vdsおよびゲート・ソース間電圧Vgsのことを、それぞれ単に電流Id、電圧Vdsおよび電圧Vgsと称することがある。
半導体スイッチング素子5のターンオフ時の各部の波形は、図3に示すような波形となる。なお、図3では、下側素子5Bに対応した各部の波形を例示しているが、上側素子5Aについても同様の波形となる。下側素子5Bがオフのときのオフ電圧Vds_offは、電源電圧Vaに概ね等しい電圧となる。この場合、ターンオフ時における電圧Vdsのピーク値Vds_pであるピーク電圧とオフ電圧Vds_offとの差であるΔVdsが、下側素子5Bに重畳するサージ電圧に相当する。この場合、電圧Vdsの変動の傾きは、素子電圧の変化率に相当する。なお、本明細書では、電圧Vdsの変動の傾きのことをdV/dtと称することがあるとともに、電流Idの変動の傾きのことをdI/dtと称することがある。
<ゲート駆動装置が有する各機能>
続いて、ゲート駆動装置1が有する各機能について図4を参照して説明する。図4などでは、ゲート駆動装置1が有する各機能を機能ブロックの形で表している。なお、各機能の具体的な実現方法については後述する。また、以下の説明では、2つの半導体スイッチング素子5のうち、自装置の駆動対象となるものを自アームの半導体スイッチング素子5と称するとともに、自装置とは別のゲート駆動装置1の駆動対象となるものを対向アームの半導体スイッチング素子5と称することとする。なお、自アームの半導体スイッチング素子5は、特許請求の範囲における一方の半導体スイッチング素子に対応し、対向アームの半導体スイッチング素子5は、特許請求の範囲における他方の半導体スイッチング素子に対応する。
続いて、ゲート駆動装置1が有する各機能について図4を参照して説明する。図4などでは、ゲート駆動装置1が有する各機能を機能ブロックの形で表している。なお、各機能の具体的な実現方法については後述する。また、以下の説明では、2つの半導体スイッチング素子5のうち、自装置の駆動対象となるものを自アームの半導体スイッチング素子5と称するとともに、自装置とは別のゲート駆動装置1の駆動対象となるものを対向アームの半導体スイッチング素子5と称することとする。なお、自アームの半導体スイッチング素子5は、特許請求の範囲における一方の半導体スイッチング素子に対応し、対向アームの半導体スイッチング素子5は、特許請求の範囲における他方の半導体スイッチング素子に対応する。
検出部11は、自アームの半導体スイッチング素子5、つまり当該ゲート駆動装置1の駆動対象となる半導体スイッチング素子5の電圧Vdsが変化する変化期間における電圧Vdsのピーク値Vds_pを検出する。判別部12は、上記した変化期間における自アームの半導体スイッチング素子5に対する通電が順方向通電であるか逆方向通電であるかを判別する。本実施形態において、判別部12は、自アームの半導体スイッチング素子5の電流Idを直接的または間接的に検出し、その電流Idが順方向に流れる期間は上記通電が順方向通電であると判別し、素子電流が逆方向に流れる期間は上記通電が逆方向通電であると判別する。
演算部13は、半導体スイッチング素子5のスイッチング速度に対応する目標指令値を演算する。この場合、目標指令値は、半導体スイッチング素子5のゲート抵抗値を指令する値となっている。演算部13は、判別部12により自アームの半導体スイッチング素子5に対する通電が順方向通電であると判別された変化期間における検出部11による検出値、つまり電圧Vdsのピーク値Vds_pの検出値と、電圧Vdsのピーク値Vds_pの許容値と、に基づいて、電圧Vdsのピーク値Vds_pが許容値以下となるような目標指令値を演算する。
電圧Vdsのピーク値の許容値は、半導体スイッチング素子5の仕様に応じて定められるものであり、具体的には次のような値となる。すなわち、許容値は、半導体スイッチング素子5の耐圧より所定のマージン分だけ低い値であり、その値の電圧が主端子に印加されても半導体スイッチング素子5が故障する可能性はないものの、その値を上記マージン以上に超える電圧が主端子に印加されると半導体スイッチング素子5が故障する可能性があるような値に設定される。本実施形態において、演算部13は、検出部11による検出値と予め定められた許容値との偏差がゼロになるように目標指令値を演算する。
駆動部14は、自アームの半導体スイッチング素子5のゲートを駆動する。この場合、駆動部14は、演算部13により演算された目標指令値に基づいて自アームの半導体スイッチング素子5のターンオフ時におけるゲート抵抗値Rg_offを変更するようになっている。また、この場合、駆動部14は、自アームの半導体スイッチング素子5が次にターンオフされるまでにゲート抵抗値Rg_offの変更を完了する。本実施形態において、駆動部14は、目標指令値に基づいて自アームの半導体スイッチング素子5のゲート抵抗値Rg_offを連続的に切り替えるようになっている。
<各機能による処理の概要>
続いて、上記構成のゲート駆動装置1が有する各機能により行われる処理の概要について図5を参照して説明する。図5に示すように、処理開始後、最初に実行されるステップS100では、自アームのゲート抵抗値Rg_offが初期値に設定される。この場合、初期値は、発生するサージが半導体スイッチング素子5の耐圧よりも十分に低いものとなるような比較的高い値に設定される。ステップS100の実行後はステップS200に進む。ステップS200では、電圧Vdsのピーク値Vds_pの検出値、つまりサージのピーク電圧が取得される。
続いて、上記構成のゲート駆動装置1が有する各機能により行われる処理の概要について図5を参照して説明する。図5に示すように、処理開始後、最初に実行されるステップS100では、自アームのゲート抵抗値Rg_offが初期値に設定される。この場合、初期値は、発生するサージが半導体スイッチング素子5の耐圧よりも十分に低いものとなるような比較的高い値に設定される。ステップS100の実行後はステップS200に進む。ステップS200では、電圧Vdsのピーク値Vds_pの検出値、つまりサージのピーク電圧が取得される。
ステップS300では、自アームの半導体スイッチング素子5に対する通電が順方向通電であると判別されたか否かが判断される。ここで、当該通電が逆方向通電であると判別された場合、つまりリカバリサージが発生する期間であると判別された場合、ステップS300で「NO」となり、ステップS200に戻る。一方、当該通電が順方向通電であると判別された場合、つまりターンオフサージが発生する期間であると判別された場合、ステップS300で「YES」となり、ステップS400に進む。
ステップS400では、ピーク値Vds_pの検出値および許容値に基づいてゲート抵抗値Rg_offが調整される。ステップS400の実行後はステップS500に進む。ステップS500では、終了指令が与えられたか否かが判断される。上記した終了指令は、装置の電源オフ時、何らかの異常が検出されたことに伴うシステム停止時などにゲート駆動装置1の上位の制御装置から与えられるものである。ここで、終了指令が与えられた場合、ステップS500で「YES」となり、ステップS600に進む。
一方、終了指令が与えられていない場合、ステップS500で「NO」となり、ステップS200に戻ってステップS200以降の処理が繰り返される。ステップS600では、終了時の各処理が実施される。終了時の各処理としては、ゲート抵抗値Rg_offを安全サイドの所定値に設定するための処理、演算部13が積分器を備えた構成である場合において積分器をリセットするための処理などが含まれる。なお、ゲート抵抗値Rg_offの安全サイドの所定値としては、発生するサージが半導体スイッチング素子5の耐圧よりも十分に低いものとなるような比較的高い値に設定される。ステップS600の実行後、本処理が終了となる。
<ゲート駆動装置の具体的構成>
上記したような各機能を有するゲート駆動装置1の具体的な構成としては、例えば図6に示すような構成例を採用することができる。なお、図6では、下側素子5Bを駆動するゲート駆動装置1Bを例にしてゲート駆動装置1の具体的な構成を示しているが、上側素子5Aを駆動するゲート駆動装置1Aについても同様の構成を採用することができる。この場合、半導体スイッチング素子5Bのソースと直流電源線3との間には、電流Idを検出するためのシャント抵抗Rsが直列に挿入されている。
上記したような各機能を有するゲート駆動装置1の具体的な構成としては、例えば図6に示すような構成例を採用することができる。なお、図6では、下側素子5Bを駆動するゲート駆動装置1Bを例にしてゲート駆動装置1の具体的な構成を示しているが、上側素子5Aを駆動するゲート駆動装置1Aについても同様の構成を採用することができる。この場合、半導体スイッチング素子5Bのソースと直流電源線3との間には、電流Idを検出するためのシャント抵抗Rsが直列に挿入されている。
図6に示すゲート駆動装置1では、ピークホールド回路15およびスイッチ16により検出部11が構成され、コンパレータ17およびサンプリングホールド回路18により判別部12が構成され、メモリ19、減算器20および制御器21により演算部13が構成されている。ピークホールド回路15には、ノードN1の電圧、つまり下側素子5Bのドレイン電圧が入力されている。ピークホールド回路15は、下側素子5Bのソースの電位を基準とした場合における下側素子5Bのドレイン電圧、つまり電圧Vdsを入力し、そのピーク値Vds_pを保持する回路となっている。
すなわち、ピークホールド回路15は、下側素子5Bの主端子に印加されるサージのピーク電圧を取得するために設けられている。ピークホールド回路15は、下側素子5Bの電圧Vdsが変化する毎に、つまり下側素子5Bがスイッチングされる毎に、ピーク値Vds_pを取得し、随時更新した値を出力する。ピークホールド回路15は、ピーク値Vds_pの検出値を表す検出電圧Vbを出力する。この場合、ピークホールド回路15から出力される検出電圧Vbは、スイッチ16を介して後段の演算部13へと与えられる。詳細は後述するが、スイッチ16のオンオフは、判別部12から出力される信号SWにより制御される。
コンパレータ17の非反転入力端子は、下側素子5Bとシャント抵抗Rsとの相互接続ノードであるノードN2に接続されている。これにより、コンパレータ17の非反転入力端子には、下側素子5Bに流れる電流Idをシャント抵抗Rsにより電圧変換することで得られる電圧Vseが入力されている。コンパレータ17の反転入力端子は、回路の基準電位である0Vが与えられる直流電源線3に接続されている。これにより、コンパレータ17は、電流Idに対応した電圧Vseと0Vとを比較し、その比較結果を表す2値の信号Sdを出力する。
上記構成によれば、コンパレータ17から出力される信号Sdのレベルに基づいて、電流Idがドレインからソースに向けて流れているか、つまり順方向に流れているか、あるいは、電流Idがソースからドレインに向けて流れているか、つまり逆方向に流れているか、を判別することができる。具体的には、信号Sdがハイレベルである場合には、電流Idが順方向に流れており下側素子5Bに対する通電が順方向通電であると判別される。
また、信号Sdがロウレベルである場合には、電流Idが逆方向に流れており下側素子5Bに対する通電が逆方向通電であると判別される。なお、コンパレータ17による判定のしきい値は、0Vに限らずともよく、電流Idの方向を判別可能な範囲であれば適宜変更可能である。また、コンパレータ17は、検出と復帰でヒステリシスを持たせた構成とすることもできる。
サンプリングホールド回路18は、コンパレータ17から出力される信号Sdを入力し、その入力した信号を保持した2値の信号SWを出力する。上記構成では、対向アームの半導体スイッチング素子5である上側素子5Aがオンされる期間である対向アーム通電中、自アームの半導体スイッチング素子5である下側素子5Bに流れる電流Idが必ずゼロになるため、コンパレータ17から出力される信号Sdのレベルが電流Idの流れる方向に対応したレベルとはならない可能性がある。
そこで、サンプリングホールド回路18は、下側素子5Bがオンされる期間である自アーム通電中における信号Sdをサンプリングし、対向アーム通電中は、そのサンプリング結果をホールドすることで補完するようになっている。このような構成によれば、サンプリングホールド回路18から出力される信号SWのレベルに基づいて、電流Idの方向を確実に判別すること、ひいては、下側素子5Bに対する通電が順方向通電であるか逆方向通電であるかを確実に判別することができる。
下側素子5Bに対する通電が順方向通電であるとき、サンプリングホールド回路18から出力される信号SWがハイレベルとなるため、スイッチ16がオンされてピークホールド回路15から出力される検出電圧Vbが演算部13に入力される。これに対し、下側素子5Bに対する通電が逆方向通電であるとき、サンプリングホールド回路18から出力される信号SWがロウレベルとなるため、スイッチ16がオフされてピークホールド回路15から出力される検出電圧Vbが演算部13に入力されない。つまり、上記構成では、演算部13には、下側素子5Bに対する通電が順方向通電であるとき、言い換えるとターンオフサージが発生しているときのピーク値Vds_pの検出値を表す検出電圧Vbが入力される。
メモリ19には、前述した許容値、つまり半導体スイッチング素子5の仕様に応じて定められるピーク値Vds_pの許容値が保存されている。メモリ19は、保存された許容値を表す許容電圧Vcを出力する。なお、このようなメモリ19に代えて、ゲート駆動装置1の外部から演算部13に対して許容電圧Vcを入力する構成とすることもできる。減算器20の+入力には許容電圧Vcが与えられ、その-入力には検出電圧Vbが与えられる。減算器20は、許容電圧Vcから検出電圧Vbを減算することにより、ピーク値Vds_pの検出値と許容値との差に相当する偏差ΔVを求め、その偏差ΔVを制御器21へと出力する。
制御器21は、ディジタルPID制御器であり、偏差ΔVに対するPID演算を実行して目標指令値を表す指令信号Seを生成する。指令信号Seは、駆動部14へと出力される。なお、制御器21としては、PI演算を行うもの、P演算を行うもの、他のフィードバック制御器など、さまざま形式の制御器を採用することができる。本実施形態では、PID制御器21による動作は、検出電圧Vbが演算部13に入力されている期間に実行されるとともに、検出電圧Vbが演算部13に入力されていない期間には停止されるようになっている。
駆動部14は、下側素子5Bのゲートを定電圧駆動する構成となっており、バッファ22、Pチャネル型MOFETであるトランジスタQ1、Nチャネル型MOSFETであるトランジスタQ2および抵抗R1、R2を備えている。バッファ22は、指令信号Sbを入力し、その入力信号に応じた信号を出力する。バッファ22の出力端子は、トランジスタQ1、Q2の各ゲートに接続されている。トランジスタQ1のソースは電源電圧Vdが供給される直流電源線23に接続されている。電源電圧Vdは、直流電源線3の電位を基準とした電圧であり、下側素子5Bのゲートしきい値電圧よりも十分に高い電圧となっている。
トランジスタQ1のドレインは、抵抗R1を介してノードN3に接続されている。ノードN3は、下側素子5Bのゲートに接続される。抵抗R1は、直流電源線23から下側素子5Bのゲートへと至る経路の配線抵抗などとともに下側素子5Bのターンオン時におけるゲート抵抗として機能する。抵抗R1は、一定の抵抗値を有する構成となっている。トランジスタQ2のソースは、直流電源線3に接続されている。トランジスタQ2のドレインは、抵抗R2を介してノードN3に接続されている。
抵抗R2は、直流電源線3から下側素子5Bのゲートへと至る経路の配線抵抗などとともに下側素子5Bのターンオフ時におけるゲート抵抗として機能する。抵抗R2は、演算部13から与えられる指令信号Seに基づいて、その抵抗値を変更することができる構成となっている。つまり、上記構成では、指令信号Seに基づいて、下側素子5Bのターンオフ時におけるゲート抵抗値Rg_offが変更される。なお、抵抗R2の抵抗値の変更は、可変抵抗を用いる手法、抵抗ラダーの切り替えを用いる手法、トランジスタQ2のオン抵抗を操作する手法など、様々な手法を採用することができる。
次に、上記構成による各制御のタイミングについて、図7を参照して説明する。なお、ここでは、ゲート駆動装置1B側を主体とした制御を例に説明を行うが、ゲート駆動装置1A側を主体とした制御も同様の内容となる。図7では、スイッチ16の状態について、オンされた状態を「ON」と表し、オフされた状態を「OFF」と表している。図7には、電圧Vgsの立ち下がりタイミングに一致するように縦方向に延びる破線が示されているが、これら破線同士の間隔が半導体スイッチング素子5の駆動周期に相当する。
この場合、電流Idが正の値であるとき、つまり電流Idが順方向に流れる期間Taは、自アームの半導体スイッチング素子5である下側素子5Bに対する通電が順方向通電となる期間である。そのため、期間Taでは、ターンオフサージが発生する。期間Taでは、信号SWがハイレベルとなることからスイッチ16がオンされた状態となる。このような期間Taでは、電圧Vdsのピーク値Vds_pを表す検出電圧Vbが演算部13に与えられる。
そのため、演算部13は、検出電圧Vbおよび許容電圧Vcに基づいて、ピーク値Vds_pが許容値以下となるような指令信号Seを演算して生成する。そして、駆動部14は、指令信号Seに基づいてゲート抵抗値Rg_offを随時切り替える。この場合、駆動部14は、所定の駆動周期のターンオフ開始時点から次の駆動周期のターンオフ開始時点までの間に、ゲート抵抗値Rg_offの変更を完了するようになっている。
これに対し、電流Idが負の値であるとき、つまり電流Idが逆方向に流れる期間Tbは、下側素子5Bに対する通電が逆方向通電となる期間である。そのため、期間Tbでは、リカバリサージが発生する。期間Tbでは、信号SWがロウレベルとなることからスイッチ16がオフされた状態となる。このような期間Tbでは、検出電圧Vbが演算部13に与えられない。そのため、演算部13による指令信号Seの演算、ひいては駆動部14によるゲート抵抗値Rg_offの切り替えは実行されない。
したがって、期間Tbでは、ゲート抵抗値Rg_offは一定の値に維持される。期間Tbにおけるゲート抵抗値Rg_offは、次のような値とすることができる。すなわち、図7に示すように、期間Tbにおけるゲート抵抗値Rg_offは、その期間Tbの直前において設定されていた値とすることができる。あるいは、期間Tbにおけるゲート抵抗値Rg_offは、予め定められた設定値とすることができる。この場合、設定値としては、サージが発生し難くなるような比較高い抵抗値を表す値、つまり安全側の値とするとよい。
このようにすれば、次のような効果が得られる。すなわち、期間Tbの直後の期間Taにおいて、最初に発生するターンオフサージの大きさは、期間Tbにおけるゲート抵抗値Rg_offの値に応じたものとなる。したがって、期間TbにおけるRg_offの値を上記したような安全側の値にしておけば、期間Taにおいて最初に発生するターンオフサージが半導体スイッチング素子5の素子耐圧を超えるような過大なものとなることを確実に防止することができる。
以上説明した本実施形態によれば、次のような効果が得られる。
検出部11は、自アームの半導体スイッチング素子5の電圧Vdsが変化する変化期間における電圧Vdsのピーク値Vds_pを検出する。変化期間における電圧Vdsのピーク値Vds_pは、半導体スイッチング素子5の主端子に印加されるサージの大きさに対応した値となる。そのため、この場合、検出部11は、自アームの半導体スイッチング素子5の主端子に印加されるサージの大きさを検出していると言える。
検出部11は、自アームの半導体スイッチング素子5の電圧Vdsが変化する変化期間における電圧Vdsのピーク値Vds_pを検出する。変化期間における電圧Vdsのピーク値Vds_pは、半導体スイッチング素子5の主端子に印加されるサージの大きさに対応した値となる。そのため、この場合、検出部11は、自アームの半導体スイッチング素子5の主端子に印加されるサージの大きさを検出していると言える。
判別部12は、変化期間における自アームの半導体スイッチング素子5に対する通電が順方向通電であるか逆方向通電であるかを判別する。半導体スイッチング素子5の主端子に印加されるサージには、ターンオフサージおよびリカバリサージがあり、対象とする半導体スイッチング素子5に対する通電が順方向通電であるときにはターンオフサージが発生するとともに逆方向通電であるときにはリカバリサージが発生する。そのため、この場合、判別部12は、発生するサージがターンオフサージであるのかリカバリサージであるのかを判別していると言える。
演算部13は、判別部12により自アームの半導体スイッチング素子5に対する通電が順方向通電であると判別された変化期間における検出部11による検出値と半導体スイッチング素子5の仕様に応じて定められるピーク値Vds_pの許容値とに基づいてピーク値Vds_pが許容値以下となるような半導体スイッチング素子5のスイッチング速度に対応する目標指令値を演算する。つまり、演算部13は、発生するサージがターンオフサージであると判別された変化期間におけるサージの大きさに対応した検出値と許容値とに基づいて、電圧Vdsのピーク値Vds_pが許容値以下となるような目標指令値を演算する。
駆動部14は、演算部13により演算された目標指令値に基づいて自アームの半導体スイッチング素子5のゲート抵抗値Rg_offを変更し、自アームの半導体スイッチング素子5のゲートを駆動する。すなわち、駆動部14は、ターンオフサージだけが含まれるサージ電圧の検出結果を用いて演算された目標指令値に基づいてゲート抵抗値Rg_offを変更する。このような構成によれば、電圧Vdsのピーク値Vds_pが許容値を超えないようにするとともにスイッチング損失がむやみに増加しないようにターンオフサージの大きさを制御すること、言い換えると、ターンオフサージを適切に制御することができるという優れた効果が得られる。
この場合、駆動部14は、自アームの半導体スイッチング素子5が次にターンオフされるまでにゲート抵抗値Rg_offの変更を完了するようになっている。すなわち、本実施形態では、所定の駆動周期における電圧Vdsのピーク値Vds_pの検出値に基づいて目標指令値が演算されると、自アームの半導体スイッチング素子5が次にターンオフされるときには、その演算結果がゲート抵抗値Rg_offに実際に反映されていることになる。このような制御によれば、ゲート抵抗値Rg_offの最適化がより確実に且つより素早く実現される、つまり上述した効果を最大限得ることができる。
この場合、判別部12は、自アームの半導体スイッチング素子5に流れる電流Idの方向を検出し、電流Idが順方向に流れる期間は順方向通電であると判別し、電流Idが逆方向に流れる期間は逆方向通電であると判別するようになっている。具体的には、本実施形態の判別部12は、電流Idに対応する電圧Vseと0Vとを比較するコンパレータ17を備えている。
このような構成によれば、自アームの半導体スイッチング素子5がオンされる期間である自アーム通電中、コンパレータ17から出力される信号Sdのレベルが電流Idの流れる方向に対応したレベルとなることから、自アームの半導体スイッチング素子5に対する通電が順方向通電であるか逆方向通電であるかを精度良く判別することができる。ただし、この場合、対向アームの半導体スイッチング素子5がオンされる期間である対向アーム通電中、自アームの半導体スイッチング素子5に流れる電流Idが必ずゼロになるため、信号Sdのレベルが電流Idの流れる方向に対応したレベルとはならない可能性がある。
そこで、判別部12は、自アーム通電中における信号Sdをサンプリングし、対向アーム通電中は、そのサンプリング結果をホールドすることで補完するサンプリングホールド回路18を備え、そのサンプリングホールド回路18から出力される信号SWのレベルに基づいて上記通電を判別するようになっている。このような構成によれば、電流Idの方向を確実に判別すること、ひいては、自アームの半導体スイッチング素子5に対する通電が順方向通電であるか逆方向通電であるかを確実に判別することができる。
この場合、演算部13は、検出部11による検出値を表す検出電圧Vbとピーク値Vds_pの許容値を表す許容電圧Vcとの偏差ΔVがゼロになるように目標指令値を表す指令信号Seを演算して生成し、駆動部14は、指令信号Seに基づいて自アームの半導体スイッチング素子5のゲート抵抗値Rg_offを連続的に切り替えるようになっている。このようにすれば、自アームの半導体スイッチング素子5のターンオフ時におけるゲート抵抗値Rg_offがより最適な値となるように詳細な設定を行うことができ、その結果、ターンオフサージをより詳細に制御することができる。
<電流Idの検出に関する変形例>
図6に示した具体的構成例では、判別部12は、自アームの半導体スイッチング素子5の電流Idを半導体スイッチング素子5と直流電源線3との間に直列に介在するシャント抵抗Rsの端子電圧に基づいて直接的に検出するような構成となっていたが、判別部12は、例えば次の2つの変形例のように、自アームの半導体スイッチング素子5の電流Idを間接的に検出するような構成とすることもできる。
図6に示した具体的構成例では、判別部12は、自アームの半導体スイッチング素子5の電流Idを半導体スイッチング素子5と直流電源線3との間に直列に介在するシャント抵抗Rsの端子電圧に基づいて直接的に検出するような構成となっていたが、判別部12は、例えば次の2つの変形例のように、自アームの半導体スイッチング素子5の電流Idを間接的に検出するような構成とすることもできる。
[1]第1変形例
図8に示す第1変形例では、自アームの半導体スイッチング素子5である下側素子5Bとして、メインセル24およびセンスセル25を有する素子を採用している。なお、図8では、還流用のダイオードの図示は省略されている。メインセル24およびセンスセル25は、同一の半導体チップ上に形成されており、センスセル25のサイズは、メインセル24のサイズに対し、数百~数千分の一となっている。
図8に示す第1変形例では、自アームの半導体スイッチング素子5である下側素子5Bとして、メインセル24およびセンスセル25を有する素子を採用している。なお、図8では、還流用のダイオードの図示は省略されている。メインセル24およびセンスセル25は、同一の半導体チップ上に形成されており、センスセル25のサイズは、メインセル24のサイズに対し、数百~数千分の一となっている。
メインセル24のドレインはノードN1に接続され、そのソースは直流電源線3に接続されている。センスセル25は、メインセル24に流れる電流Idを検出するためのものであり、メインセル24に流れる電流Idに応じた電流が所定の分流比で流れる。なお、この分流比は、メインセル24およびセンスセル25のサイズ比などにより定まる。センスセル25のドレインはノードN1に接続され、そのソースはシャント抵抗Rs1を介して直流電源線3に接続されている。
この場合、コンパレータ17は、センスセル25に流れる電流をシャント抵抗Rs1により電圧変換することで得られる電圧Vse1と0Vとを比較し、その比較結果を表す2値の信号Sd1を出力する。このような信号Sd1は、図6に示す構成における信号Sdと同様、自アーム通電中における電流Idの方向に対応したレベルとなる。したがって、このような第1変形例によっても、判別部12は、変化期間における自アームの半導体スイッチング素子5に対する通電が順方向通電であるか逆方向通電であるかを精度良く判別することができる。
[2]第2変形例
図1に示したように、コントローラ6には、負荷電流ILの検出値を表す検出信号Scが与えられている。コントローラ6は、検出信号Scに基づいて負荷電流ILの向き、具体的には負荷電流ILがノードN1からモータへと流れる向きであるか、あるいは、モータからノードN1へと流れる向きであるか、を把握することができる。そして、このような負荷電流ILの向きに基づけば、上下アームを構成する各半導体スイッチング素子5に流れる電流Idの向きを推定することが可能となる。
図1に示したように、コントローラ6には、負荷電流ILの検出値を表す検出信号Scが与えられている。コントローラ6は、検出信号Scに基づいて負荷電流ILの向き、具体的には負荷電流ILがノードN1からモータへと流れる向きであるか、あるいは、モータからノードN1へと流れる向きであるか、を把握することができる。そして、このような負荷電流ILの向きに基づけば、上下アームを構成する各半導体スイッチング素子5に流れる電流Idの向きを推定することが可能となる。
そこで、図9に示す第2変形例では、コントローラ6は、検出信号Scに基づいて上側素子5Aに流れる電流Idの向きおよび下側素子5Bに流れる電流Idの向きを推定する。そして、コントローラ6は、上側素子5Aに流れる電流Idの向きを表す信号Sfをゲート駆動装置1Aに送信するとともに、下側素子5Bに流れる電流Idの向きを表す信号Sgをゲート駆動装置1Bに送信する。
この場合、信号Sf、Sgは、信号SWと同様、電流Idの向きに対応したレベルとなる2値の信号となっている。そこで、ゲート駆動装置1A、1Bの各判別部12は、これら信号Sf、Sgに基づいて、自アームの半導体スイッチング素子5に流れる電流Idの方向を判別する。したがって、このような第2変形例によっても、判別部12は、変化期間における自アームの半導体スイッチング素子5に対する通電が順方向通電であるか逆方向通電であるかを精度良く判別することができる。
(第2実施形態)
以下、第2実施形態について図10~図13を参照して説明する。
本実施形態では、ゲート駆動装置の具体的な構成が第1実施形態と異なっている。すなわち、図10に示すように、本実施形態のゲート駆動装置31は、図6に示した第1実施形態のゲート駆動装置1Bに対し、検出部、判別部、演算部および駆動部のいずれについても具体的な構成が変更されている。なお、図10では、下側素子5Bを駆動するための構成を例示しているが、上側素子5Aを駆動するための構成についても同様の構成を採用することができる。
以下、第2実施形態について図10~図13を参照して説明する。
本実施形態では、ゲート駆動装置の具体的な構成が第1実施形態と異なっている。すなわち、図10に示すように、本実施形態のゲート駆動装置31は、図6に示した第1実施形態のゲート駆動装置1Bに対し、検出部、判別部、演算部および駆動部のいずれについても具体的な構成が変更されている。なお、図10では、下側素子5Bを駆動するための構成を例示しているが、上側素子5Aを駆動するための構成についても同様の構成を採用することができる。
ゲート駆動装置31は、検出部32、判別部33、演算部34および駆動部35を備えている。検出部32は、検出部11に対し、サンプリングホールド回路36が追加された構成となっている。判別部33は、コンパレータ37およびタイマ回路38を備えた構成となっている。演算部34は、しきい値出力部39およびコンパレータ40を備えた構成となっている。駆動部35は、駆動部14に対し、抵抗R2に代えて抵抗R21、R22およびスイッチ41を備えた点が異なる構成となっている。
この場合、判別部33は、自アームの半導体スイッチング素子5である下側素子5Bのターンオフの開始タイミングから所定の判定時間が経過した時点以前の期間は下側素子5Bに対する通電が順方向通電であると判別し、上記判定時間が経過した時点以降の期間は下側素子5Bに対する通電が逆方向通電であると判別するようになっている。このような判別を実現するための具体的な構成は、次のようなものとなっている。
すなわち、コンパレータ37の非反転入力端子は、ノードN3、つまり下側素子5Bのゲートに接続されている。コンパレータ37の反転入力端子には、予め定められたしきい値電圧Vthが入力されている。しきい値電圧Vthは、直流電源線3の電位を基準とした電圧であり、例えば半導体スイッチング素子5のゲートしきい値電圧と同程度の電圧値となっている。これにより、コンパレータ37は、下側素子5Bの電圧Vgsと電圧Vthとを比較し、その比較結果を表す2値の信号Shを出力する。
上記構成によれば、コンパレータ37から出力される信号Shのレベルに基づいて、下側素子5Bのオンオフを判定することができる。具体的には、信号Shがハイレベルであるときには下側素子5Bがオン、つまりゲートオンであり、信号Shがロウレベルであるときには下側素子5Bがオフ、つまりゲートオフである、と判定することができる。このようにゲートオンまたはゲートオフに対応したレベルとなる信号Shに基づけば、下側素子5Bのターンオフの開始タイミングを把握することができる。なお、このような構成に代えて、指令信号Sbなどの他の信号に基づいて下側素子5Bのターンオフの開始タイミングを把握するような構成とすることもできる。
タイマ回路38には、コンパレータ37から出力される信号Shが入力されている。タイマ回路38は、信号Shがハイレベルからロウレベルに転じるタイミング、つまり下側素子5Bのターンオフの開始タイミングから、上記した判定時間に対応する一定時間だけハイレベルとなる2値の信号Siを出力する。この場合、スイッチ16のオンオフは、タイマ回路38から出力される信号Siにより制御される。
上記構成によれば、信号Siがハイレベルである期間、つまり下側素子5Bのターンオフの開始タイミングから判定時間が経過した時点以前の期間は、スイッチ16がオンされて検出電圧Vbがサンプリングホールド回路36に入力される。これに対し、信号Siがロウレベルである期間、つまり下側素子5Bのターンオフの開始タイミングから判定時間が経過した時点以降の期間は、スイッチ16がオフされて検出電圧Vbがサンプリングホールド回路36に入力されない。
サンプリングホールド回路36に入力される検出電圧Vbは、下側素子5Bに対する通電が順方向通電であるときにはターンオフサージ発生時のピーク値Vds_pの検出値を表すものとなるが、下側素子5Bに対する通電が逆方向通電であるときにはターンオフサージ発生時のピーク値Vds_pの検出値を表すものとはならず、ほぼ0Vとなる。そこで、サンプリングホールド回路36は、入力された検出電圧Vbが0Vより高い値に設定された所定の判定電圧以下である場合、逆方向通電であるときの検出電圧Vbであると判定し、その検出電圧Vbをサンプルホールドしない。
これに対し、サンプリングホールド回路36は、入力された検出電圧Vbが上記判定電圧を超える場合、順方向通電であるときの検出電圧Vbであると判定し、その検出電圧Vbをサンプルホールドして保持し、演算部34へと出力する。このような構成によれば、演算部34には、下側素子5Bに対する通電が順方向通電であるとき、言い換えるとターンオフサージが発生しているときのピーク値Vds_pの検出値を表す検出電圧Vbが入力される。
この場合、演算部34は、検出部32による検出値と電圧Vdsのピーク値Vds_pの許容値に対応して設定されたしきい値とを比較し、その比較結果を表す値を目標指令値として演算するようになっている。このような演算を実現するための具体的な構成は、次のようなものとなっている。すなわち、しきい値出力部39には、下側素子5Bの電流Idを検出する電流検出部42による検出値に対応する検出信号Sjが入力されている。電流検出部42は、図6に示したシャント抵抗Rsを用いた構成、図8に示したセンスセル25およびシャント抵抗Rs1を用いた構成など、様々な構成を採用することができる。
しきい値出力部39は、メモリなどの記憶装置を備えており、そのメモリには、しきい値と半導体スイッチング素子5に流れる電流Idとの関係に基づいて作成されたマップデータが記憶されている。しきい値と電流Idとの関係は、例えば図11に示すような関係となる。このようなマップデータは、予めシミュレーション、実験などを行い、それらの結果に基づいて事前に生成しておくことができる。なお、しきい値は、ターンオフサージの大きさを所望する程度に制御することができるような値に設定されている。
しきい値出力部39は、検出信号Sjに基づいて電流Idの電流値を取得するとともに上記マップデータを参照し、電流Idの電流値に対応したしきい値をマップデータから取得し、その取得したしきい値に対応したしきい値電圧Veを出力する。コンパレータ40の反転入力端子には、しきい値出力部39から出力されるしきい値電圧Veが入力されており、その非反転入力端子には、サンプリングホールド回路36から出力される検出電圧Vbが入力されている。
コンパレータ40は、しきい値電圧Veと検出電圧Vbとを比較し、その比較結果を表す2値の信号Skを駆動部35へと出力する。つまり、この場合、信号Skは、下側素子5Bのゲート抵抗値を指令する値を表すものであり、半導体スイッチング素子5のスイッチング速度に対応する目標指令値を表す信号となる。信号Skは、検出電圧Vbがしきい値電圧Veより大きい場合、つまりターンオフサージ発生時における電圧Vds_pの検出値がしきい値より大きい場合、ハイレベルとなる。また、信号Skは、検出電圧Vbがしきい値電圧Veより小さい場合、つまりターンオフサージ発生時における電圧Vds_pの検出値がしきい値より小さい場合、ロウレベルとなる。なお、コンパレータ40は、検出と復帰でヒステリシスを持たせた構成とすることもできる。ただし、この場合、コンパレータ40に対して2つのしきい値を入力する必要がある。
この場合、駆動部35は、目標指令値に対応する信号Skに基づいて自アームの半導体スイッチング素子5である下側素子5Bのゲート抵抗値Rg_offを段階的に切り替えるようになっている。このようなゲート抵抗値Rg_offの切り替えを実現するための具体的な構成は、次のようなものとなっている。すなわち、駆動部35において、トランジスタQ2のドレインは、抵抗R21を介してノードN3に接続されるとともに、抵抗R22およびスイッチ41を介してノードN3に接続されている。
抵抗R21、R22は、いずれも一定の抵抗値を有する構成であり、直流電源線3から下側素子5Bのゲートへと至る経路の配線抵抗などとともに下側素子5Bのターンオフ時におけるゲート抵抗として機能する。言い換えると、駆動部35は、直流電源線3とノードN3との間に、ターンオフ時におけるゲート抵抗として機能する2つの抵抗R21、R22が並列接続された構成となっている。スイッチ41のオンオフは、演算部34から出力される信号Skにより制御される。具体的には、スイッチ41は、信号Skがハイレベルのときにオフされるとともに、信号Skがロウレベルのときにオンされる。
上記構成によれば、ターンオフサージ発生時における電圧Vds_pの検出値がしきい値より大きい場合、スイッチ41がオフされることから、ターンオフ時におけるゲート抵抗値Rg_offが、抵抗R21の抵抗値に対応する値、つまり比較的大きな値となり、ターンオフサージが抑制される。また、上記構成によれば、ターンオフサージ発生時における電圧Vds_pの検出値がしきい値より小さい場合、スイッチ41がオンされることから、ターンオフ時におけるゲート抵抗値Rg_offが、抵抗R21、R22の並列合成抵抗値に対応する値、つまり比較的小さな値となり、高速なスイッチングが実現される。
次に、上記構成による各制御のタイミングについて、図12および図13を参照して説明する。なお、ここでは、下側素子5Bを駆動するためのゲート駆動装置31側を主体とした制御を例に説明を行うが、上側素子5Aを駆動するためのゲート駆動装置側を主体とした制御も同様の内容となる。図12および図13において、指令信号Sa、Sbは、ハイレベルがオンを指令するとともにロウレベルがオフを指令する2値の信号として表されている。
まず、自アームの半導体スイッチング素子5である下側素子5Bに対する通電が順方向通電であるときの各制御のタイミングについて図12を参照して説明する。この場合、時刻t1において指令信号Sbがロウレベルからハイレベルに転じると、電圧Vgsが上昇を開始する。この場合、電圧Vgsの上昇に伴い、電流Idが上昇するとともに電圧Vdsが低下する。そして、時刻t2において電圧Vgsがしきい値電圧Vthに達すると、信号Shがロウレベルからハイレベルに転じる。
その後、時刻t3において指令信号Sbがハイレベルからロウレベルに転じると、電圧Vgsが低下を開始する。そして、時刻t4において電圧Vgsがしきい値電圧Vthに達すると、信号Shがハイレベルからロウレベルに転じる。図示は省略されているが、時刻t4から判定時間が経過するまでの間、信号Siがハイレベルとなる。この場合、下側素子5Bに対する通電が順方向通電であることから、下側素子5Bのターンオフ開始タイミングである時刻t3の直後にサージが発生し、電圧Vdsがオフ電圧Vds_offを超えて急峻に上昇する。
このようなことから、サンプリングホールド回路36には、0Vより高い検出電圧Vbが入力されることになる。そのため、サンプリングホールド回路36は、時刻t4から所定時間が経過した時刻t5において検出電圧Vbをサンプリングする。これにより、演算部34には、ターンオフサージが発生しているときのピーク値Vds_pの検出値を表す検出電圧Vbが入力される。演算部34は、このような検出電圧Vbを用いて信号Skを生成する。そして、駆動部35では、演算部34から与えられる信号Skに基づいてゲート抵抗値Rg_offの切り替えが行われる。時刻t5から所定時間が経過した時刻t6においてピークホールド回路15の出力がリセットされる。
続いて、自アームの半導体スイッチング素子5である下側素子5Bに対する通電が逆方向通電であるときの各制御のタイミングについて図13を参照して説明する。この場合も、時刻t1において指令信号Sbがロウレベルからハイレベルに転じると、電圧Vgsが上昇を開始する。ただし、この場合、下側素子5Bは還流動作を行うことになるため、電流Idおよび電圧Vdsは大きく変化することはなく、電圧Vdsは0Vに維持される。そして、時刻t2において電圧Vgsがしきい値電圧Vthに達すると、信号Shがロウレベルからハイレベルに転じる。
その後、時刻t3において指令信号Sbがハイレベルからロウレベルに転じると、電圧Vgsが低下を開始する。そして、時刻t4において電圧Vgsがしきい値電圧Vthに達すると、信号Shがハイレベルからロウレベルに転じる。図示は省略されているが、時刻t4から判定時間が経過するまでの間、信号Siがハイレベルとなる。この場合、下側素子5Bに対する通電が逆方向通電であることから、下側素子5Bのターンオフ開始タイミングである時刻t3の直後にサージは発生せず、電圧Vdsは0Vに維持される。
このようなことから、サンプリングホールド回路36には、0Vの検出電圧Vbが入力されることになる。そのため、サンプリングホールド回路36が検出電圧Vbをサンプルホールドすることはなく、演算部34に検出電圧Vbが入力されないことになるため、信号Skの生成も行われない。したがって、駆動部35は、ゲート抵抗値Rg_offの切り替えを実行しない。時刻t5から所定時間が経過した時刻t6においてピークホールド回路15の出力がリセットされる。なお、この場合、指令信号Saがロウレベルからハイレベルに転じる時刻t7、つまり対向アーム側の半導体スイッチング素子5である上側素子5Aのターンオン開始タイミングである時刻t7の直後にリカバリサージが発生し、電圧Vdsがオフ電圧Vds_offを超えて急峻に上昇することになる。
以上説明した本実施形態の構成によっても、第1実施形態と同様に、ターンオフサージだけが含まれるサージ電圧の検出結果を用いて演算された目標指令値に基づいてゲート抵抗値Rg_offの変更が行われるため、第1実施形態と同様の効果、つまり、ターンオフサージを適切に制御することができるという効果が得られる。なお、本実施形態では、次のような点に着目し、ターンオフサージだけが含まれるサージ電圧を用いた目標指令値の演算を可能としている。
すなわち、自アームの半導体スイッチング素子5に対する通電が順方向通電であるときにおいて、ターンオフサージは、その半導体スイッチング素子5のゲートオフ直後に発生する。そのため、自アームの半導体スイッチング素子5のターンオフ開始タイミングから所定時間後のピーク値Vds_pの検出値に対応する検出電圧Vbをサンプルホールドして演算部34へと出力すれば、演算部34は、ターンオフサージだけが含まれるサージ電圧の検出結果を表す検出電圧Vbを用いて目標指令値を演算することができる。本実施形態では、上述したような構成を採用することで、このような目標指令値の演算を可能としている。
この場合、演算部34は、検出部11による検出値を表す検出電圧Vbとピーク値Vds_pの許容値に対応して設定されたしきい値とを比較し、その比較結果を表す値を目標指令値として演算する。そして、駆動部35は、上記目標指令値に対応する信号Skに基づいて自アームの半導体スイッチング素子5のゲート抵抗値Rg_offを段階的に切り替えるようになっている。このようにすれば、例えば第1実施形態のようにゲート抵抗値Rg_offを連続的に切り替える構成に比べ、構成および制御を簡単化することができる。
<ゲート抵抗値の切り替えに関する変形例>
図10に示した具体的構成例では、駆動部35は、目標指令値に対応する信号Skに基づいて自アームの半導体スイッチング素子5のゲート抵抗値Rg_offを2段階に切り替える構成となっていたが、駆動部35は、信号Skに基づいてゲート抵抗値Rg_offを3段階以上に切り替える構成とすることもできる。このような構成を採用する場合、演算部34は、検出電圧Vbと複数のしきい値とを比較し、その比較結果を表す値を目標指令値として演算する構成とする必要がある。そのため、このような構成を採用する場合、予め記憶しておくマップデータの数、コンパレータの数およびゲート抵抗値Rg_offの切り替えを行うためのスイッチの数が増加することになる。
図10に示した具体的構成例では、駆動部35は、目標指令値に対応する信号Skに基づいて自アームの半導体スイッチング素子5のゲート抵抗値Rg_offを2段階に切り替える構成となっていたが、駆動部35は、信号Skに基づいてゲート抵抗値Rg_offを3段階以上に切り替える構成とすることもできる。このような構成を採用する場合、演算部34は、検出電圧Vbと複数のしきい値とを比較し、その比較結果を表す値を目標指令値として演算する構成とする必要がある。そのため、このような構成を採用する場合、予め記憶しておくマップデータの数、コンパレータの数およびゲート抵抗値Rg_offの切り替えを行うためのスイッチの数が増加することになる。
(第3実施形態)
以下、第3実施形態について図14を参照して説明する。
本実施形態では、ゲート駆動装置の具体的な構成が第1実施形態と異なっている。すなわち、図14に示すように、本実施形態のゲート駆動装置51は、図6に示した第1実施形態のゲート駆動装置1Bに対し、検出部、判別部、演算部および駆動部のいずれについても具体的な構成が変更されている。なお、図14では、下側素子5Bを駆動するための構成を例示しているが、上側素子5Aを駆動するための構成についても同様の構成を採用することができる。
以下、第3実施形態について図14を参照して説明する。
本実施形態では、ゲート駆動装置の具体的な構成が第1実施形態と異なっている。すなわち、図14に示すように、本実施形態のゲート駆動装置51は、図6に示した第1実施形態のゲート駆動装置1Bに対し、検出部、判別部、演算部および駆動部のいずれについても具体的な構成が変更されている。なお、図14では、下側素子5Bを駆動するための構成を例示しているが、上側素子5Aを駆動するための構成についても同様の構成を採用することができる。
ゲート駆動装置51は、検出部52、判別部53、演算部54および駆動部55を備えている。検出部52は、変化率検出部56、切替部57、スイッチ58、59を備えた構成となっている。判別部53は、コンパレータ60およびサンプリングホールド回路61を備えた構成となっている。演算部54は、サンプリングホールド回路62、63、極性反転部64、しきい値出力部65およびコンパレータ66、67を備えた構成となっている。駆動部55は、駆動部14に対し、抵抗R1に代えて抵抗R31、R32およびスイッチ68を備えた点および抵抗R2に代えて抵抗R41、R42およびスイッチ69を備えた点が異なる構成となっている。
この場合、検出部52は、自アームの半導体スイッチング素子5である下側素子5Bの電圧Vdsが変化する変化期間における電圧Vdsの変化率、つまりdV/dtを検出するようになっている。このような検出を実現するための具体的な構成は、次のようなものとなっている。すなわち、変化率検出部56には、ノードN1の電圧、つまり下側素子5Bのドレイン電圧が入力されている。変化率検出部56は、下側素子5Bのソース電位を基準とした場合における下側素子5Bのドレイン電圧、つまり電圧Vdsを入力し、そのdV/dtを検出するように構成されている。
変化率検出部56は、dV/dtの検出値を表す検出電圧Vfを出力する。また、変化率検出部56は、dV/dtの検出値が正の値であるときにハイレベルになるとともに、dV/dtの検出値が0Vまたは負の値であるときにロウレベルになる2値の信号Smを出力する。切替部57の入力端子には、検出電圧Vfが与えられている。切替部57は、変化率検出部56から出力される信号Smのレベルに基づいて、入力された検出電圧Vfを一方の出力端子および他方の出力端子のうちいずれから出力するかを切り替える。具体的には、切替部57は、信号Smがハイレベルであるときには入力された検出電圧Vfを一方の出力端子から出力するとともに、信号Smがロウレベルであるときには入力された検出電圧Vfを他方の出力端子から出力する。
このような構成によれば、下側素子5Bのターンオフ時にはdV/dtの検出値が正の値となることから切替部57の一方の出力端子から検出電圧Vfが出力されるとともに、下側素子のターンオン時にはdV/dtの検出値が負の値となることから切替部57の他方の出力端子から検出電圧Vfが出力される。すなわち、切替部57の一方の出力端子から出力される検出電圧Vfは、下側素子5Bのターンオフ時のdV/dtを表すものであり、スイッチ58を介して後段の演算部54へと与えられる。また、切替部57の他方の出力端子から出力される検出電圧Vfは、下側素子5Bのターンオン時のdV/dtを表すものであり、スイッチ59を介して後段の演算部54へと与えられる。スイッチ58、59のオンオフは、判別部53から出力される信号Snにより、それぞれが同様に制御される。
下側素子5Bがオンされるオン期間中の電圧Vdsが正の電圧値である場合、下側素子5Bに対する通電が順方向通電であると考えられる。また、下側素子5Bがオンされるオン期間中の電圧Vdsが負の電圧値である場合、下側素子5Bに対する通電が逆方向通電であると考えられる。そこで、判別部53は、下側素子5Bがオンされるオン期間中の電圧Vdsを検出し、電圧Vdsの検出値が正の値である期間は下側素子5Bに対する通電が順方向通電であると判別し、電圧Vdsの検出値が負の値である期間は下側素子5Bに対する通電が逆方向通電であると判別するようになっている。このような判別を実現するための具体的な構成は、次のようなものとなっている。
すなわち、コンパレータ60の非反転入力端子は、ノードN1に接続されており、その反転入力端子は、直流電源線3に接続されている。つまり、コンパレータ60の非反転入力端子には下側素子5Bのドレイン電圧が入力され、その反転入力端子には下側素子5Bのソース電圧が入力されている。このような構成によれば、コンパレータ60から出力される2値の信号Slは、電圧Vdsが正の値であるとき、つまり「Vds>0」のとき、ハイレベルとなり、電圧Vdsが負の値であるとき、つまり「Vds<0」のとき、ロウレベルとなる。
コンパレータ60から出力される信号Slは、サンプリングホールド回路61に入力されている。サンプリングホールド回路61は、下側素子5Bがオンである期間の任意のタイミングで信号Slをサンプリングする。なお、下側素子5Bがオンである期間は、第2実施形態において説明したように、電圧Vgs、指令信号Sbなどに基づいて把握することが可能である。サンプリングホールド回路61は、信号Slをサンプルホールドすることで得られる2値の信号Snを出力する。
上記構成によれば、下側素子5Bに対する通電が順方向通電であるとき、信号Snがハイレベルになるため、スイッチ58、59がオンされて検出電圧Vfが演算部54に入力される。これに対し、下側素子5Bに対する通電が逆方向通電であるとき、信号Snがロウレベルになるため、スイッチ58、59がオフされて検出電圧Vfが演算部54に入力されない。つまり、上記構成では、演算部54には、下側素子5Bに対する通電が順方向通電である期間におけるターンオフ時のdV/dtの検出値およびターンオン時のdV/dtの各検出値を表す検出電圧Vfが入力される。なお、以下の説明および図14では、ターンオフ時のdV/dtの検出値を表す検出電圧Vfのことを検出電圧Vf_offと称するとともに、ターンオン時のdV/dtの検出値を表す検出電圧のことをVf_onと称することとする。
この場合、演算部54は、判別部53により下側素子5Bに対する通電が順方向通電であると判別された変化期間において検出部52により検出されたdV/dtの検出値とdV/dtの許容値とに基づいて、dV/dtの検出値が許容値以下となるような目標指令値を演算する。dV/dtの許容値は、電圧Vdsのピーク値の許容値と同様、半導体スイッチング素子5の仕様に応じて定められる。この場合の目標指令値も、上記各実施形態と同様、半導体スイッチング素子5のゲート抵抗値を指令する値となる。ただし、この場合の目標指令値には、ターンオフ時のゲート抵抗値Rg_offを指令する値だけでなく、ターンオン時のゲート抵抗値Rg_onを指令する値も含まれる。
このような演算を実現するための具体的な構成は、次のようなものとなっている。すなわち、サンプリングホールド回路62には、検出電圧Vf_offが入力され、サンプリングホールド回路63には、検出電圧Vf_onが入力される。サンプリングホールド回路62は、入力された検出電圧Vf_offをサンプルホールドして保持し、コンパレータ66の非反転入力端子へと出力する。サンプリングホールド回路63は、入力された検出電圧Vf_onをサンプルホールドして保持し、コンパレータ67の非反転入力端子へと出力する。ただし、検出電圧Vf_onは、負の電圧値であるため、極性反転部64により極性を反転させた後、コンパレータ67に入力される。
しきい値出力部65は、第2実施形態におけるしきい値出力部39と同様の構成となっており、マップデータが記憶されたメモリなどの記憶装置を備えている。この場合、しきい値には、ゲート抵抗Rg_offに対応するオフ用しきい値およびゲート抵抗Rg_onに対応するオン用しきい値が含まれる。なお、オフ用しきい値およびオン用しきい値は、それぞれ別の値とすることもできるし、共通の値とすることもできる。図示は省略されているが、しきい値出力部65は、しきい値出力部39と同様、電流Idの電流値を取得することができる構成となっている。
しきい値出力部65は、電流Idの電流値を取得するとともに、上記マップデータを参照し、電流Idの電流値に対応したしきい値をマップデータから取得し、その取得したしきい値に対応したしきい値電圧を出力する。この場合、しきい値出力部65は、2つのしきい値電圧、具体的には、オフ用しきい値に対応したしきい値電圧Vg_offおよびオン用しきい値に対応したしきい値電圧Vg_onを出力する。
コンパレータ66の反転入力端子には、しきい値出力部65から出力されるしきい値電圧Vg_offが入力されている。コンパレータ66は、しきい値電圧Vg_offと検出電圧Vf_offとを比較し、その比較結果を表す2値の信号Soを駆動部55へと出力する。つまり、この場合、信号Soは、下側素子5Bのゲート抵抗値Rg_offを指令する値を表すものであり、半導体スイッチング素子5のスイッチング速度に対応する目標指令値を表す信号となる。
信号Soは、検出電圧Vf_offがしきい値電圧Vg_offより大きい場合、つまり順方向通電時且つターンオフ時におけるdV/dtの検出値が許容値より大きい場合、ハイレベルとなる。また、信号Soは、検出電圧Vf_offがしきい値電圧Vg_offより小さい場合、つまり順方向通電時且つターンオフ時におけるdV/dtの検出値が許容値より小さい場合、ロウレベルとなる。
コンパレータ67の反転入力端子には、しきい値出力部65から出力されるしきい値電圧Vg_onが入力されている。コンパレータ67は、しきい値電圧Vg_onと極性反転後の検出電圧Vf_onとを比較し、その比較結果を表す2値の信号Spを駆動部55へと出力する。つまり、この場合、信号Spは、下側素子5Bのゲート抵抗値Rg_onを指令する値を表すものであり、半導体スイッチング素子5のスイッチング速度に対応する目標指令値を表す信号となる。
信号Spは、極性反転後の検出電圧Vf_onがしきい値電圧Vg_onより大きい場合、つまり順方向通電時且つターンオン時におけるdV/dtの検出値が許容値より大きい場合、ハイレベルとなる。また、信号Spは、極性反転後の検出電圧Vf_onがしきい値電圧Vg_onより小さい場合、つまり順方向通電時且つターンオン時におけるdV/dtの検出値が許容値より小さい場合、ロウレベルとなる。なお、この場合、検出電圧Vf_onの極性を反転させたものをコンパレータ67に入力させる構成となっているが、これに代えて、しきい値電圧Vg_onの極性を反転させたものをコンパレータ67に入力させる構成としてもよい。
この場合、駆動部55は、目標指令値に対応する信号Soに基づいて自アームの半導体スイッチング素子5である下側素子5Bのゲート抵抗値Rg_offを段階的に切り替えるようになっている。また、この場合、駆動部55は、目標指令値に対応する信号Spに基づいて下側素子5Bのゲート抵抗値Rg_onを段階的に切り替えるようになっている。さらに、この場合、駆動部55は、下側素子5Bが次にスイッチングされるまでにゲート抵抗値Rg_on、Rg_offの変更を完了するようになっている。具体的には、駆動部55は、下側素子5Bが次にターンオフされるまでにゲート抵抗値Rg_offの変更を完了するとともに、下側素子5Bが次にターンオンされるまでにゲート抵抗値Rg_onの変更を完了するようになっている。
このようなゲート抵抗値Rg_off、Rg_onの切り替えを実現するための具体的な構成は、次のようなものとなっている。すなわち、駆動部55において、トランジスタQ1のドレインは、抵抗R31を介してノードN3に接続されるとともに、抵抗R32およびスイッチ68を介してノードN3に接続されている。抵抗R31、R32は、いずれも一定の抵抗値を有する構成であり、直流電源線23から下側素子5Bのゲートへと至る経路の配線抵抗などとともに下側素子5Bのターンオン時におけるゲート抵抗として機能する。
言い換えると、駆動部55は、直流電源線23とノードN3との間に、ターンオン時におけるゲート抵抗として機能する2つの抵抗R31、R32が並列接続された構成となっている。スイッチ68のオンオフは、演算部54から出力される信号Spにより制御される。具体的には、スイッチ68は、信号Spがハイレベルのときにオフされるとともに、信号Spがロウレベルのときにオンされる。
また、駆動部55において、トランジスタQ2のドレインは、抵抗R41を介してノードN3に接続されるとともに、抵抗R42およびスイッチ69を介してノードN3に接続されている。抵抗R41、R42は、いずれも一定の抵抗値を有する構成であり、直流電源線3から下側素子5Bのゲートへと至る経路の配線抵抗などとともに下側素子5Bのターンオフ時におけるゲート抵抗として機能する。
言い換えると、駆動部55は、直流電源線3とノードN3との間に、ターンオフ時におけるゲート抵抗として機能する2つの抵抗R41、R42が並列接続された構成となっている。スイッチ69のオンオフは、演算部54から出力される信号Soにより制御される。具体的には、スイッチ69は、信号Soがハイレベルのときにオフされるとともに、信号Soがロウレベルのときにオンされる。
以上説明した本実施形態によれば、次のような効果が得られる。
上記構成では、dV/dtの検出値が許容値より大きい場合、駆動部55においてスイッチ68がオフされることから、ゲート抵抗値Rg_onが、抵抗R31の抵抗値に対応する値、つまり比較的大きな値となり、ターンオン時のdV/dtが比較的小さい値に抑えられる。また、上記構成では、dV/dtの検出値が許容より小さい場合、駆動部55においてスイッチ68がオンされることから、ゲート抵抗値Rg_onが、抵抗R31、R32の並列合成抵抗値に対応する値、つまり比較的小さな値となり、ターンオン時のdV/dtが比較的大きい値となり高速なスイッチングが実現される。
上記構成では、dV/dtの検出値が許容値より大きい場合、駆動部55においてスイッチ68がオフされることから、ゲート抵抗値Rg_onが、抵抗R31の抵抗値に対応する値、つまり比較的大きな値となり、ターンオン時のdV/dtが比較的小さい値に抑えられる。また、上記構成では、dV/dtの検出値が許容より小さい場合、駆動部55においてスイッチ68がオンされることから、ゲート抵抗値Rg_onが、抵抗R31、R32の並列合成抵抗値に対応する値、つまり比較的小さな値となり、ターンオン時のdV/dtが比較的大きい値となり高速なスイッチングが実現される。
上記構成によれば、dV/dtの検出値が許容値より大きい場合、駆動部55においてスイッチ69がオフされることから、ゲート抵抗値Rg_offが、抵抗R41の抵抗値に対応する値、つまり比較的大きな値となり、ターンオフ時のdV/dtが比較的小さい値に抑えられる。また、上記構成では、dV/dtの検出値が許容値より小さい場合、駆動部55においてスイッチ69がオンされることから、ゲート抵抗値Rg_offが、抵抗R41、R42の並列合成抵抗値に対応する値、つまり比較的小さな値となり、ターンオフ時のdV/dtが比較的大きい値となり高速なスイッチングが実現される。
このように、本実施形態の構成によれば、自アームの半導体スイッチング素子5のターンオン時およびターンオフ時におけるdV/dtを、最適な値となるように、具体的には許容値を超えることが無いように且つ高速なスイッチングを実現できるように、制御することができる。さらに、本実施形態の構成によれば、次のように、第1実施形態などと同様の効果が得られる。
すなわち、検出部52は、自アームの半導体スイッチング素子5の電圧Vdsが変化する変化期間におけるターンオフ時のdV/dtを検出する。変化期間におけるターンオフ時のdV/dtは、半導体スイッチング素子5の主端子に印加されるサージの大きさに対応した値となる。そのため、この場合も、検出部52は、自アームの半導体スイッチング素子5の主端子に印加されるサージの大きさを検出していると言える。
判別部53は、変化期間における自アームの半導体スイッチング素子5に対する通電が順方向通電であるか逆方向通電であるかを判別する。つまり、この場合も、判別部53は、発生するサージがターンオフサージであるのかリカバリサージであるのかを判別していると言える。演算部54は、判別部53により自アームの半導体スイッチング素子5に対する通電が順方向通電であると判別された変化期間における検出部52による検出値と半導体スイッチング素子5の仕様に応じて定められるdV/dtの許容値とに基づいてdV/dtが許容値以下となるような半導体スイッチング素子5のスイッチング速度に対応する目標指令値を演算する。つまり、演算部54は、発生するサージがターンオフサージであると判別された変化期間におけるサージの大きさに対応した検出値と許容値とに基づいて、dV/dtの検出値が許容値以下となるような目標指令値を演算する。
駆動部55は、演算部54により演算された目標指令値に基づいて自アームの半導体スイッチング素子5のゲート抵抗値Rg_offを変更し、自アームの半導体スイッチング素子5のゲートを駆動する。すなわち、駆動部55は、ターンオフサージだけが含まれるサージ電圧の検出結果を用いて演算された目標指令値に基づいてゲート抵抗値Rg_offを変更する。このような構成によれば、dV/dtの検出値が許容値を超えないようにするとともにスイッチング損失がむやみに増加しないようにターンオフサージの大きさを制御すること、言い換えると、ターンオフサージを適切に制御することができるという優れた効果が得られる。
この場合、判別部53は、自アームの半導体スイッチング素子5がオンされるオン期間中の電圧Vdsを検出し、電圧Vdsの検出値が正の値である期間は自アームの半導体スイッチング素子5に対する通電が順方向通電であると判別し、電圧Vdsの検出値が負の値である期間は上記通電が逆方向通電であると判別するようになっている。前述したように、オン期間中の電圧Vdsは、半導体スイッチング素子5に対する通電の方向に応じて変化すると考えられる。したがって、上記構成によれば、自アームの半導体スイッチング素子5に対する通電が順方向通電であるか逆方向通電であるかを精度良く判別することができる。
(第4実施形態)
以下、第4実施形態について図15を参照して説明する。
上記各実施形態では、サージ電圧の検出結果について、ターンオフサージが含まれる部分とリカバリサージが含まれる部分とを切り分けることが可能な構成になっていたものの、リカバリサージが含まれるサージ電圧の検出結果を有効活用するような構成にはなっていなかった。そこで、本実施形態では、このようなリカバリサージが含まれるサージ電圧の検出結果を有効活用するような構成について説明する。
以下、第4実施形態について図15を参照して説明する。
上記各実施形態では、サージ電圧の検出結果について、ターンオフサージが含まれる部分とリカバリサージが含まれる部分とを切り分けることが可能な構成になっていたものの、リカバリサージが含まれるサージ電圧の検出結果を有効活用するような構成にはなっていなかった。そこで、本実施形態では、このようなリカバリサージが含まれるサージ電圧の検出結果を有効活用するような構成について説明する。
図15に示すように、本実施形態のゲート駆動装置71A、71Bは、図6に示した第1実施形態のゲート駆動装置1Bに対し、検出部、判別部、演算部および駆動部のいずれについても具体的な構成が変更されている。なお、ここでは、上側素子5Aを駆動するためのゲート駆動装置71Aについては、具体的な構成の図示および説明を省略するが、ゲート駆動装置71Bと同様の構成となっている。
ゲート駆動装置71Bは、検出部72、第2実施形態と同様の判別部33、演算部74および駆動部75を備えている。検出部72は、検出部11に対し、スイッチ16に代えて切替部76を備えた点が異なる構成となっている。切替部76の入力端子には、検出電圧Vbが与えられている。切替部76は、判別部33から出力される信号Siのレベルに基づいて、入力された検出電圧Vbを一方の出力端子および他方の出力端子のうちいずれから出力するかを切り替える。
信号Siは、第2実施形態において説明したように、自アームの半導体スイッチング素子5のターンオフの開始タイミングから判定時間が経過した時点までの期間にハイレベルとなり、その他の期間にロウレベルとなる信号である。つまり、信号Siがハイレベルである期間はターンオフサージが発生し得る期間となり、信号Siがロウレベルである期間はリカバリサージが発生し得る期間となる。この場合、切替部76は、信号Siがハイレベルであるときには入力された検出電圧Vbを一方の出力端子から出力するとともに、信号Siがロウレベルであるときには入力された検出電圧Vbを他方の出力端子から出力する。
このような構成によれば、切替部76の一方の出力端子から出力される検出電圧Vbは、ターンオフサージ発生時のピーク値Vds_pの検出値を表すものとなり、後段の演算部74へと与えられる。また、上記構成によれば、切替部76の他方の出力端子から出力される検出電圧Vbは、リカバリサージ発生時のピーク値Vds_pの検出値を表すものとなり、対向アーム側のゲート駆動装置71Aの演算部74へと与えられる。なお、以下の説明および図15では、切替部76の一方の出力端子から出力されるターンオフサージに対応した検出電圧Vbのことを検出電圧Vboと称するとともに、切替部76の他方の出力端子から出力されるリカバリサージに対応した検出電圧VbのことをVbrと称することとする。
演算部74は、演算部13に対し、減算器77および制御器78が追加された点などが異なる構成となっている。演算部74は、演算部13と同様、判別部33により自アームの半導体スイッチング素子5である下側素子5Bに対する通電が順方向通電であると判別された変化期間における検出部72による検出値とピーク値Vds_pの許容値とに基づいてピーク値Vds_pが許容値以下となるような目標指令値を演算する。また、演算部74は、判別部33により下側素子5Bに対する通電が逆方向通電であると判別された変化期間において検出部72により検出されたピーク値Vds_pと許容値とに基づいてピーク値Vds_pが許容値以下となるような目標指令値を演算するようになっている。このような演算を実現するための具体的な構成は、次のようなものとなっている。
すなわち、減算器20の+入力には許容電圧Vcが与えられ、その-入力には検出電圧Vboが与えられる。減算器20は、許容電圧Vcから検出電圧Vboを減算することにより、ターンオフサージ発生時のピーク値Vds_pの検出値と許容値との差に相当する偏差ΔVを求め、その偏差ΔVを制御器21へと出力する。また、減算器77の+入力には許容電圧Vcが与えられ、その-入力には、ゲート駆動装置71Aの検出部72から出力される検出電圧Vbrが与えられる。
減算器77は、許容電圧Vcから検出電圧Vbrを減算することにより、リカバリサージサージ発生時のピーク値Vds_pの検出値と許容値との差に相当する偏差ΔVを求め、その偏差ΔVを制御器78へと出力する。制御器78は、制御器21と同様の構成であり、偏差ΔVに対するPID演算を実行して目標指令値を表す指令信号Sqを生成する。指令信号Sqは、駆動部75へと出力される。
駆動部75は、駆動部14と同様、演算部74により演算された目標指令値に基づいて自アームの半導体スイッチング素子5のターンオフ時におけるゲート抵抗値Rg_offを変更するようになっている。また、駆動部75は、対向アーム側のゲート駆動装置71Aの演算部74により演算された目標指令値に基づいて自アームの半導体スイッチング素子5のターンオン時におけるゲート抵抗値Rg_onを変更するようになっている。また、この場合、駆動部75は、自アームの半導体スイッチング素子5が次にターンオンされるまでにゲート抵抗値Rg_onの変更を完了する。本実施形態において、駆動部75は、目標指令値に基づいてゲート抵抗値Rg_onを連続的に切り替えるようになっている。このような駆動を実現するための具体的な構成は、次のようなものとなっている。
すなわち、駆動部75は、駆動部14に対し、抵抗R1に代えて抵抗R51を備えた点などが異なる構成となっている。抵抗R51は、演算部74から与えられる指令信号Sqに基づいて、その抵抗値を変更することができる構成となっている。つまり、上記構成では、指令信号Sqに基づいて、下側素子5Bのターンオン時におけるゲート抵抗値Rg_onが変更される。なお、抵抗R51の抵抗値の変更は、抵抗R2の抵抗値の変更と同様の手法を採用することができる。
以上説明した本実施形態の構成によっても、第1実施形態と同様に、ターンオフサージだけが含まれるサージ電圧の検出結果を用いて演算された目標指令値に基づいてゲート抵抗値Rg_offの変更が行われるため、第1実施形態と同様の効果、つまり、ターンオフサージを適切に制御することができるという効果が得られる。また、この場合、ゲート駆動装置71A、71Bの間では、リカバリサージだけが含まれるサージ電圧の検出結果に対応する検出電圧Vbrの転送が行われている。
そして、ゲート駆動装置71A、71Bは、対向アーム側のゲート駆動装置から送信される検出電圧Vbr、つまりリカバリサージだけが含まれるサージ電圧の検出結果を用いて目標指令値を演算し、その目標指令値に基づいてゲート抵抗Rg_onの変更を行うようになっている。このような構成によれば、電圧Vdsのピーク値Vds_pが許容値を超えないようにするとともにスイッチング損失がむやみに増加しないようにリカバリサージの大きさを制御すること、言い換えると、リカバリサージを適切に制御することができるという優れた効果が得られる。
この場合、駆動部75は、自アームの半導体スイッチング素子5が次にターンオンされるまでにゲート抵抗値Rg_onの変更を完了するようになっている。すなわち、本実施形態では、所定の駆動周期における電圧Vdsのピーク値Vds_pの検出値に基づいて目標指令値が演算されると、自アームの半導体スイッチング素子5が次にターンオンされるときには、その演算結果がゲート抵抗値Rg_onに実際に反映されていることになる。このような制御によれば、ゲート抵抗値Rg_onの最適化がより確実に且つより素早く実現される、つまり上述した効果を最大限得ることができる。
(第5実施形態)
以下、第5実施形態について図16を参照して説明する。
本実施形態では、ゲート駆動装置が有する各機能の一部が第1実施形態とは異なっている。すなわち、図16に示すように、ゲート駆動装置81は、ゲート駆動装置1に対し、演算部13に代えて演算部82を備えた点が異なっている。
以下、第5実施形態について図16を参照して説明する。
本実施形態では、ゲート駆動装置が有する各機能の一部が第1実施形態とは異なっている。すなわち、図16に示すように、ゲート駆動装置81は、ゲート駆動装置1に対し、演算部13に代えて演算部82を備えた点が異なっている。
一般に、半導体スイッチング素子5の素子耐圧、つまりサージ耐量は、その半導体スイッチング素子5の周囲の温度に依存する。具体的には、周囲の温度が高くなるほど素子耐圧は高くなり、周囲の温度が低くなるほど素子耐圧は低くなる。また、所定のゲート抵抗値で半導体スイッチング素子5が駆動されている場合、負荷電流ILが変動すると、その変動に応じてサージ電圧も変動する。具体的には、ゲート抵抗値が一定であれば、負荷電流ILが増加するとサージ電圧のピークが上昇し、負荷電流ILが減少するとサージ電圧のピークが低下する。なお、半導体スイッチング素子5に流れる電流Idについても、負荷電流ILと同様のことが言える。
さらに、所定のゲート抵抗値で半導体スイッチング素子5が駆動されている場合、電源電圧Vaが変動すると、その変動に応じてサージ電圧も変動する。具体的には、ゲート抵抗値が一定であれば、電源電圧Vaが増加するとサージ電圧のピークが上昇し、電源電圧Vaが減少するとサージ電圧のピークが低下する。なお、半導体スイッチング素子5のオフ電圧Vds_offについても、電源電圧Vaと同様のことが言える。
ゲート抵抗値が最適化された状態において、上述した周囲の温度、負荷電流IL、電源電圧Vaなどの変化に伴いサージ電圧が上昇すると、素子耐圧を超える電圧が半導体スイッチング素子5の主端子に印加される可能性が生じる。また、ゲート抵抗値が最適化された状態において、上述した周囲の温度、負荷電流IL、電源電圧Vaなどの変化に伴いサージ電圧が低下すると、ゲート抵抗値を必要以上に高く設定していることになり、その分だけスイッチング損失が増加することになる。
このような点を考慮し、演算部82は、周囲の温度、負荷電流ILおよび電源電圧Vaのうち少なくとも1つを変動用パラメータとして取得し、取得した変動用パラメータと検出部11による検出値との関係に基づいてピーク値Vds_pの許容値を変化させるようになっている。このようにすれば、周囲の温度、負荷電流ILおよび電源電圧Vaが変動した場合でも、それらの変動、つまり外乱をも考慮したうえでゲート抵抗値を最適化することができる。したがって、本実施形態によれば、周囲の温度、負荷電流および電源電圧Vaなどの変動にかかわらず、ターンオフサージを適切に制御することができる。
(第6実施形態)
以下、第6実施形態について図17を参照して説明する。
本実施形態では、ゲート駆動装置が有する各機能の一部が第3実施形態とは異なっている。すなわち、図17に示すように、ゲート駆動装置91は、ゲート駆動装置51に対し、演算部54に代えて演算部92を備えた点が異なっている。
以下、第6実施形態について図17を参照して説明する。
本実施形態では、ゲート駆動装置が有する各機能の一部が第3実施形態とは異なっている。すなわち、図17に示すように、ゲート駆動装置91は、ゲート駆動装置51に対し、演算部54に代えて演算部92を備えた点が異なっている。
周囲の温度、負荷電流ILおよび電源電圧Vaの変動は、サージ電圧と同様に、dV/dtにも影響を及ぼす。また、一般に、半導体スイッチング素子5のdV/dtについての許容値は、周囲の気圧に依存する。具体的には、周囲の気圧が高くなるほど許容値が高くてもよくなる。
ゲート抵抗値が最適化された状態において、上述した周囲の温度、周囲の気圧、負荷電流IL、電源電圧Vaなどの変化に伴いdV/dtが上昇すると、dV/dtが許容値を超える可能性が生じる。また、ゲート抵抗値が最適化された状態において、上述した周囲の温度、負荷電流IL、電源電圧Vaなどの変化に伴いdV/dtが低下すると、ゲート抵抗値を必要以上に高く設定していることになり、その分だけスイッチング損失が増加することになる。
このような点を考慮し、演算部92は、周囲の温度、周囲の気圧、負荷電流ILおよび電源電圧Vaのうち少なくとも1つを変動用パラメータとして取得し、取得した変動用パラメータと検出部52による検出値との関係に基づいてdV/dtの許容値を変化させるようになっている。このようにすれば、周囲の温度、周囲の気圧、負荷電流ILおよび電源電圧Vaが変動した場合でも、それらの変動、つまり外乱をも考慮したうえでゲート抵抗値を最適化することができる。したがって、本実施形態によれば、周囲の温度、周囲の気圧、負荷電流および電源電圧Vaなどの変動にかかわらず、dV/dtを適切に制御することができる。
(その他の実施形態)
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
上記各実施形態で示した数値などは例示であり、それに限定されるものではない。
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
上記各実施形態で示した数値などは例示であり、それに限定されるものではない。
駆動部14、35、55、75は、演算された目標指令値に基づいて自アームの半導体スイッチング素子5のゲート抵抗値を変更する構成となっていたが、これに代えて、演算された目標指令値に基づいて自アームの半導体スイッチング素子5のゲート電流値を変更する構成とすることもできる。このような構成に変更した場合でも、上記した各実施形態と同様の効果が得られる。
上記各実施形態におけるゲート駆動装置は、Nチャネル型のMOSFETに限らず、Pチャネル型のMOSFET、IGBTなど、各種の半導体スイッチング素子を駆動対象とすることができる。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
1A、1B、31、51、71A、71B、81、91…ゲート駆動装置、4…ハーフブリッジ回路、5A、5B…半導体スイッチング素子、11、32、52、72…検出部、12、33、53…判別部、13、34、54、74、82、92…演算部、14、35、55、75…駆動部。
Claims (13)
- ハーフブリッジ回路(4)の上下アームを構成する2つの半導体スイッチング素子(5A、5B)のゲートを駆動するゲート駆動装置であって、
一方の前記半導体スイッチング素子の主端子の電圧である素子電圧が変化する変化期間における前記素子電圧のピーク値または前記素子電圧の変化率を検出する検出部(11、32、52、72)と、
前記変化期間における一方の前記半導体スイッチング素子に対する通電が順方向の電流が流れる順方向通電であるか逆方向の電流が流れる逆方向通電であるかを判別する判別部(12、33、53)と、
前記判別部により一方の前記半導体スイッチング素子に対する通電が前記順方向通電であると判別された前記変化期間における前記検出部による検出値と前記半導体スイッチング素子の仕様に応じて定められる前記ピーク値の許容値または前記変化率の許容値とに基づいて前記ピーク値または前記変化率が前記許容値以下となるような前記半導体スイッチング素子のスイッチング速度に対応する目標指令値を演算する演算部(13、34、54、74、82、92)と、
前記演算部により演算された前記目標指令値に基づいて一方の前記半導体スイッチング素子のゲート抵抗値またはゲート電流値を変更し、前記半導体スイッチング素子のゲートを駆動する駆動部(14、35、55、75)と、
を備えるゲート駆動装置。 - 前記検出部(11、32、72)は、前記変化期間における前記素子電圧のピーク値を検出し、
前記演算部(13、34、74、82)は、前記判別部により前記一方の半導体スイッチング素子に対する通電が前記順方向通電であると判別された前記変化期間において前記検出部により検出された前記ピーク値と前記許容値とに基づいて前記ピーク値が前記許容値以下となるような前記半導体スイッチング素子のスイッチング速度に対応する目標指令値を演算し、
前記駆動部(14、35、75)は、前記演算部により演算された前記目標指令値に基づいて一方の前記半導体スイッチング素子のターンオフ時における前記ゲート抵抗値または前記ゲート電流値を変更する請求項1に記載のゲート駆動装置。 - 前記駆動部(14、35、75)は、一方の前記半導体スイッチング素子が次にターンオフされるまでに前記ゲート抵抗値または前記ゲート電流値の変更を完了する請求項2に記載のゲート駆動装置。
- 前記演算部(74)は、前記判別部により一方の前記半導体スイッチング素子に対する通電が前記逆方向通電であると判別された前記変化期間において前記検出部により検出された前記ピーク値と前記許容値とに基づいて前記ピーク値が前記許容値以下となるような前記半導体スイッチング素子のスイッチング速度に対応する目標指令値を演算し、
前記駆動部(75)は、前記演算部により演算された前記目標指令値に基づいて他方の前記半導体スイッチング素子のターンオン時における前記ゲート抵抗値または前記ゲート電流値を変更する請求項1または2に記載のゲート駆動装置。 - 前記駆動部(75)は、他方の前記半導体スイッチング素子が次にターンオンされるまでに前記ゲート抵抗値または前記ゲート電流値の変更を完了する請求項4に記載のゲート駆動装置。
- 前記検出部(53)は、前記変化期間における前記素子電圧の変化率を検出し、
前記演算部(54、92)は、前記判別部により前記一方の半導体スイッチング素子に対する通電が前記順方向通電であると判別された前記変化期間において前記検出部により検出された前記変化率と前記許容値とに基づいて前記変化率が前記許容値以下となるような前記半導体スイッチング素子のスイッチング速度に対応する目標指令値を演算し、
前記駆動部(55)は、前記演算部により演算された前記目標指令値に基づいて一方の前記半導体スイッチング素子のスイッチング時における前記ゲート抵抗値または前記ゲート電流値を変更する請求項1に記載のゲート駆動装置。 - 前記駆動部(55)は、一方の前記半導体スイッチング素子が次にスイッチングされるまでに前記ゲート抵抗値または前記ゲート電流値の変更を完了する請求項6に記載のゲート駆動装置。
- 前記判別部(33)は、一方の前記半導体スイッチング素子のターンオフの開始タイミングから所定の判定時間が経過した時点以前の期間は前記通電が順方向通電であると判別し、前記判定時間が経過した時点以降の期間は前記通電が逆方向通電であると判別する請求項1から7のいずれか一項に記載のゲート駆動装置。
- 前記判別部(12)は、一方の前記半導体スイッチング素子に流れる電流である素子電流の方向を直接的または間接的に検出し、前記素子電流が順方向に流れる期間は前記通電が順方向通電であると判別し、前記素子電流が逆方向に流れる期間は前記通電が逆方向通電であると判別する請求項1から7のいずれか一項に記載のゲート駆動装置。
- 前記判別部(53)は、一方の前記半導体スイッチング素子がオンされるオン期間中の前記素子電圧を検出し、前記素子電圧の検出値が正の値である期間は前記通電が順方向通電であると判別し、前記素子電圧の検出値が負の値である期間は前記通電が逆方向通電であると判別する請求項1から7のいずれか一項に記載のゲート駆動装置。
- 前記演算部(34、54、92)は、前記検出部による検出値と前記ピーク値または前記変化率の許容値に対応して設定された1つまたは複数のしきい値とを比較し、その比較結果を表す値を前記目標指令値として演算し、
前記駆動部(35、55)は、前記目標指令値に基づいて前記半導体スイッチング素子のゲート抵抗値またはゲート電流値を段階的に切り替える請求項1から10のいずれか一項に記載のゲート駆動装置。 - 前記演算部(13、74、82)は、前記検出部による検出値と前記ピーク値または前記変化率の許容値との偏差がゼロになるように前記目標指令値を演算し、
前記駆動部(14、75)は、前記目標指令値に基づいて前記半導体スイッチング素子のゲート抵抗値またはゲート電流値を連続的に切り替える請求項1から10のいずれか一項に記載のゲート駆動装置。 - 前記演算部(82、92)は、周囲の温度、周囲の気圧、前記ハーフブリッジ回路の出力電流、前記ハーフブリッジ回路に供給される電源電圧のうち少なくとも1つを変動用パラメータとして取得し、取得した前記変動用パラメータと前記検出部による検出値との関係に基づいて前記ピーク値または前記変化率の許容値を変化させる請求項1から12のいずれか一項に記載のゲート駆動装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020035779A JP7180626B2 (ja) | 2020-03-03 | 2020-03-03 | ゲート駆動装置 |
CN202180018207.XA CN115244838A (zh) | 2020-03-03 | 2021-02-24 | 栅极驱动装置 |
PCT/JP2021/006820 WO2021177098A1 (ja) | 2020-03-03 | 2021-02-24 | ゲート駆動装置 |
US17/898,578 US11909386B2 (en) | 2020-03-03 | 2022-08-30 | Gate drive device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020035779A JP7180626B2 (ja) | 2020-03-03 | 2020-03-03 | ゲート駆動装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021141661A JP2021141661A (ja) | 2021-09-16 |
JP7180626B2 true JP7180626B2 (ja) | 2022-11-30 |
Family
ID=77613603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020035779A Active JP7180626B2 (ja) | 2020-03-03 | 2020-03-03 | ゲート駆動装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11909386B2 (ja) |
JP (1) | JP7180626B2 (ja) |
CN (1) | CN115244838A (ja) |
WO (1) | WO2021177098A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7180626B2 (ja) * | 2020-03-03 | 2022-11-30 | 株式会社デンソー | ゲート駆動装置 |
JP7180627B2 (ja) * | 2020-03-03 | 2022-11-30 | 株式会社デンソー | ゲート駆動装置 |
JP7488226B2 (ja) | 2021-07-16 | 2024-05-21 | 株式会社デンソー | ゲート駆動装置 |
JP2023057791A (ja) * | 2021-10-12 | 2023-04-24 | 株式会社デンソー | ゲート駆動装置 |
JP2023103833A (ja) * | 2022-01-14 | 2023-07-27 | 株式会社日立製作所 | 半導体スイッチング素子の駆動装置および電力変換装置 |
JP7387816B1 (ja) | 2022-06-20 | 2023-11-28 | 東芝エレベータ株式会社 | 駆動回路および電力変換装置 |
CN116215325A (zh) * | 2022-12-05 | 2023-06-06 | 联合汽车电子有限公司 | 门极驱动电路、车辆及门极驱动电路的主动加热控制方法 |
CN116647223B (zh) * | 2023-07-24 | 2024-07-12 | 深圳基本半导体有限公司 | 门极驱动电路、芯片及电子设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001346376A (ja) | 2000-06-01 | 2001-12-14 | Fuji Electric Co Ltd | 電力用半導体素子のゲート駆動方法 |
JP2011172446A (ja) | 2010-02-22 | 2011-09-01 | Toyota Motor Corp | 半導体電力変換装置 |
WO2013015167A1 (ja) | 2011-07-25 | 2013-01-31 | 日立オートモティブシステムズ株式会社 | 電力変換装置及び電力変換システム |
WO2013077105A1 (ja) | 2011-11-22 | 2013-05-30 | 株式会社 日立製作所 | インバータ装置 |
JP2013187940A (ja) | 2012-03-06 | 2013-09-19 | Nissan Motor Co Ltd | 電力変換装置 |
JP5328746B2 (ja) | 2010-10-27 | 2013-10-30 | Ykk Ap株式会社 | 建具 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3287009B2 (ja) * | 1992-05-14 | 2002-05-27 | ダイキン工業株式会社 | 電圧形スイッチング素子制御方法およびその装置 |
JP3445649B2 (ja) * | 1993-12-24 | 2003-09-08 | 株式会社デンソー | インバータ装置 |
JP3564893B2 (ja) * | 1996-09-02 | 2004-09-15 | 株式会社明電舎 | 電圧制御形スイッチング素子のゲート駆動回路 |
JPH1169778A (ja) * | 1997-08-21 | 1999-03-09 | Fuji Electric Co Ltd | 電力変換器におけるゲート駆動回路 |
JP3915455B2 (ja) | 2001-08-29 | 2007-05-16 | 株式会社日立製作所 | 半導体電力変換装置 |
JP4874665B2 (ja) | 2006-02-14 | 2012-02-15 | 株式会社東芝 | ゲート駆動回路 |
JP5186095B2 (ja) * | 2006-10-02 | 2013-04-17 | 株式会社日立製作所 | ゲート駆動回路 |
US9172365B2 (en) * | 2013-08-31 | 2015-10-27 | Freescale Semiconductor, Inc. | Method and circuit for controlling turnoff of a semiconductor switching element |
US10644689B2 (en) * | 2016-08-17 | 2020-05-05 | Denso Corporation | Transistor drive circuit and motor drive control apparatus |
JP2019057757A (ja) | 2017-09-19 | 2019-04-11 | 株式会社東芝 | 制御回路、制御方法、およびプログラム |
US11431332B2 (en) * | 2018-07-12 | 2022-08-30 | Denso Corporation | Gate drive circuit |
JP7200522B2 (ja) * | 2018-07-12 | 2023-01-10 | 株式会社デンソー | ゲート駆動回路 |
JP2020061903A (ja) | 2018-10-12 | 2020-04-16 | 株式会社デンソー | ゲート駆動装置 |
JP7346944B2 (ja) * | 2019-07-03 | 2023-09-20 | 富士電機株式会社 | 半導体素子の電流検出回路及び電流検出方法、並びに半導体モジュール |
JP7180626B2 (ja) * | 2020-03-03 | 2022-11-30 | 株式会社デンソー | ゲート駆動装置 |
JP7488226B2 (ja) | 2021-07-16 | 2024-05-21 | 株式会社デンソー | ゲート駆動装置 |
JP2023057791A (ja) | 2021-10-12 | 2023-04-24 | 株式会社デンソー | ゲート駆動装置 |
-
2020
- 2020-03-03 JP JP2020035779A patent/JP7180626B2/ja active Active
-
2021
- 2021-02-24 CN CN202180018207.XA patent/CN115244838A/zh active Pending
- 2021-02-24 WO PCT/JP2021/006820 patent/WO2021177098A1/ja active Application Filing
-
2022
- 2022-08-30 US US17/898,578 patent/US11909386B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001346376A (ja) | 2000-06-01 | 2001-12-14 | Fuji Electric Co Ltd | 電力用半導体素子のゲート駆動方法 |
JP2011172446A (ja) | 2010-02-22 | 2011-09-01 | Toyota Motor Corp | 半導体電力変換装置 |
JP5328746B2 (ja) | 2010-10-27 | 2013-10-30 | Ykk Ap株式会社 | 建具 |
WO2013015167A1 (ja) | 2011-07-25 | 2013-01-31 | 日立オートモティブシステムズ株式会社 | 電力変換装置及び電力変換システム |
WO2013077105A1 (ja) | 2011-11-22 | 2013-05-30 | 株式会社 日立製作所 | インバータ装置 |
JP2013187940A (ja) | 2012-03-06 | 2013-09-19 | Nissan Motor Co Ltd | 電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
CN115244838A (zh) | 2022-10-25 |
US20220416782A1 (en) | 2022-12-29 |
JP2021141661A (ja) | 2021-09-16 |
WO2021177098A1 (ja) | 2021-09-10 |
US11909386B2 (en) | 2024-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7180626B2 (ja) | ゲート駆動装置 | |
JP4740320B2 (ja) | 半導体素子の駆動回路 | |
US10109995B2 (en) | Switch drive circuit | |
US11901889B2 (en) | Gate drive device | |
JP7196614B2 (ja) | ゲート駆動装置 | |
JP7488226B2 (ja) | ゲート駆動装置 | |
US11855618B2 (en) | Gate drive device | |
EP3607650B1 (en) | Stepper motor error reduction | |
JP4229656B2 (ja) | 電流制限回路およびそれを備えた出力回路 | |
JP6020223B2 (ja) | 過電流検出回路 | |
JP6925518B2 (ja) | 電力用半導体素子の駆動装置 | |
JP7251335B2 (ja) | ゲート駆動装置、スイッチング装置、および、ゲート駆動方法 | |
JP2018074676A (ja) | ゲート駆動回路 | |
CN116707499A (zh) | 驱动器***以及驱动功率晶体管以驱动负载的方法 | |
JP6033737B2 (ja) | インバータ制御装置 | |
US20210288571A1 (en) | Power conversion device | |
US11799402B2 (en) | Drive device, short circuit detection method, and computer program | |
US20230130625A1 (en) | Drive device, drive method, and power conversion device | |
JP2022181979A (ja) | ゲート駆動装置 | |
JP2023072764A (ja) | ゲート駆動回路および電力変換装置 | |
JP2024076048A (ja) | 時間検出回路 | |
CN115051562A (zh) | 控制电力变换装置的驱动控制装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221031 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7180626 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |