WO2017199746A1 - 多層基板及び多層基板の製造方法 - Google Patents

多層基板及び多層基板の製造方法 Download PDF

Info

Publication number
WO2017199746A1
WO2017199746A1 PCT/JP2017/017125 JP2017017125W WO2017199746A1 WO 2017199746 A1 WO2017199746 A1 WO 2017199746A1 JP 2017017125 W JP2017017125 W JP 2017017125W WO 2017199746 A1 WO2017199746 A1 WO 2017199746A1
Authority
WO
WIPO (PCT)
Prior art keywords
coil pattern
insulator layer
multilayer substrate
coil
stacking direction
Prior art date
Application number
PCT/JP2017/017125
Other languages
English (en)
French (fr)
Inventor
一尊 村岡
邦明 用水
優輝 伊藤
直樹 郷地
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201790000873.XU priority Critical patent/CN209949596U/zh
Priority to JP2018518207A priority patent/JP6458906B2/ja
Publication of WO2017199746A1 publication Critical patent/WO2017199746A1/ja
Priority to US16/166,225 priority patent/US11923123B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/043—Printed circuit coils by thick film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections

Definitions

  • the present invention relates to a multilayer substrate and a method for manufacturing the multilayer substrate, and particularly to a multilayer substrate having a coil pattern and a method for manufacturing the multilayer substrate.
  • a planar coil described in Patent Document 1 is known as an invention related to a conventional multilayer substrate.
  • the planar coil includes two resin layers and two wirings.
  • the two resin layers are laminated in the vertical direction.
  • the two wirings are provided in the two resin layers and are formed by plating. Further, the two wirings have a spiral shape when viewed from above, and are provided in an overlapping region. The centers of the two wirings are connected to each other.
  • the wiring is formed by plating.
  • the wiring formed by plating has a large thickness. Therefore, when two wirings are provided in the overlapping region when viewed from the upper side, the vertical coil thickness in the portion where the wiring is provided and the planar coil in the portion where no wiring is provided There is a large difference in the thickness in the vertical direction. As a result, large irregularities are likely to be formed on the upper or lower surface of the planar coil.
  • an object of the present invention is to provide a multilayer substrate and a method for manufacturing the multilayer substrate that can suppress the formation of irregularities on the main surface.
  • a multilayer substrate includes a first insulator layer and a second insulator layer, and the second insulator layer is one side in the stacking direction than the first insulator layer.
  • An element body having a structure laminated on the side, a first coil pattern provided on a main surface on one side of the first insulator layer in the lamination direction, and a second insulator layer A second coil pattern provided on a main surface on one side in the stacking direction, and the first coil pattern and the second coil pattern are viewed from the stacking direction. And at least a part of a first region in which the first coil pattern is provided and at least a part of a second region in which the second coil pattern is provided. Means overlapping when viewed from the stacking direction, and Maximum value of the thickness of the Le pattern is characterized less that than the maximum value of the thickness of said first coil pattern.
  • the manufacturing method of the multilayer substrate concerning one form of the present invention forms the 1st coil pattern containing the plating part grown by electroplating on the principal surface of one side of the lamination direction of the 1st insulator layer.
  • Forming a second coil pattern by patterning a metal film provided on a main surface on one side in the stacking direction of the second insulator layer; and A step of laminating the second insulator layer on one side in the laminating direction with respect to the insulator layer, and the first coil pattern and the second coil pattern from the laminating direction.
  • FIG. 1 is an external perspective view of the multilayer substrates 10, 10a, 10b, and 10e.
  • FIG. 2 is an exploded perspective view of the multilayer substrate 10.
  • FIG. 3 is a perspective view of the multilayer substrates 10, 10a, 10b, and 10e seen from above. 4 is a cross-sectional structural view of the multilayer substrate 10 taken along line AA in FIG.
  • FIG. 5A is a process cross-sectional view at the time of manufacturing the multilayer substrate 10.
  • FIG. 5B is a process cross-sectional view at the time of manufacturing the multilayer substrate 10.
  • FIG. 5C is a process cross-sectional view at the time of manufacturing the multilayer substrate 10.
  • FIG. 5D is a process cross-sectional view at the time of manufacturing the multilayer substrate 10.
  • FIG. 5A is a process cross-sectional view at the time of manufacturing the multilayer substrate 10.
  • FIG. 5B is a process cross-sectional view at the time of manufacturing the multilayer substrate 10.
  • FIG. 5C is
  • FIG. 5E is a process cross-sectional view when the multilayer substrate 10 is manufactured.
  • FIG. 5F is a process cross-sectional view at the time of manufacturing the multilayer substrate 10.
  • FIG. 5G is a process cross-sectional view at the time of manufacturing the multilayer substrate 10.
  • FIG. 6 is a cross-sectional structure diagram of the multilayer substrate 10a taken along line AA of FIG.
  • FIG. 7 is a cross-sectional structure view taken along the line AA of FIG. 3 of the multilayer substrate 10b.
  • FIG. 8A is a process cross-sectional view at the time of manufacturing the multilayer substrate 10b.
  • FIG. 8B is a process cross-sectional view at the time of manufacturing the multilayer substrate 10b.
  • FIG. 8C is a process cross-sectional view at the time of manufacturing the multilayer substrate 10b.
  • FIG. 8D is a process cross-sectional view at the time of manufacturing the multilayer substrate 10b.
  • FIG. 8E is a process cross-sectional view at the time of manufacturing the multilayer substrate 10b.
  • FIG. 9 is a sectional view of the multilayer substrate 10c.
  • FIG. 10A is a process cross-sectional view at the time of manufacturing the multilayer substrate 10c.
  • FIG. 10B is a process cross-sectional view at the time of manufacturing the multilayer substrate 10c.
  • FIG. 10C is a process cross-sectional view at the time of manufacturing the multilayer substrate 10c.
  • FIG. 11 is a cross-sectional structure diagram of the multilayer substrate 10d.
  • FIG. 12A is a process cross-sectional view during manufacturing of the multilayer substrate 10d.
  • FIG. 12B is a process cross-sectional view during manufacturing of the multilayer substrate 10d.
  • FIG. 12C is a process cross-sectional view during manufacturing of the multilayer substrate 10d.
  • FIG. 12D is a process cross-sectional view during manufacturing of the multilayer substrate 10d.
  • FIG. 12E is a process cross-sectional view during manufacturing of the multilayer substrate 10d.
  • FIG. 12F is a process cross-sectional view during manufacturing of the multilayer substrate 10d.
  • FIG. 13 is a cross-sectional structure view taken along the line AA of FIG. 3 of the multilayer substrate 10e.
  • FIG. 1 is an external perspective view of the multilayer substrates 10, 10a, 10b, and 10e.
  • FIG. 2 is an exploded perspective view of the multilayer substrate 10.
  • FIG. 3 is a perspective view of the multilayer substrate 10 from above. In FIG. 3, the coil patterns 20 and 22 and the external electrodes 24 and 26 are shown.
  • 4 is a cross-sectional structural view of the multilayer substrate 10 taken along line AA in FIG.
  • the stacking direction of the multilayer substrate 10 is defined as the vertical direction.
  • the direction in which the long side extends is defined as the left-right direction
  • the direction in which the short side extends is defined as the front-rear direction.
  • the up-down direction, the left-right direction, and the front-rear direction are orthogonal to each other.
  • the up-down direction, the left-right direction, and the front-rear direction here are examples, and do not have to coincide with the up-down direction, the left-right direction, and the front-rear direction when the multilayer substrate 10 is used.
  • the multilayer substrate 10 is used in an electronic device such as a mobile phone, for example. As shown in FIGS. 1 to 4, the multilayer substrate 10 includes an element body 12, coil patterns 20 and 22, via-hole conductors v ⁇ b> 1 and v ⁇ b> 2, and external electrodes 24 and 26.
  • the element body 12 is a plate-like member having a rectangular shape when viewed from above, and has flexibility.
  • the long side of the element body 12 extends in the left-right direction when viewed from above.
  • the short side of the element body 12 extends in the front-rear direction when viewed from above.
  • the shape of the element body 12 is an example, and is not limited to the example.
  • the element body 12 includes insulator layers 14 and 16 and a protective layer 18.
  • the insulator layers 14 and 16 and the protective layer 18 are laminated in this order from the lower side to the upper side. Therefore, in the element body 12, the insulator layer 16 (an example of the second insulator layer) is stacked above the insulator layer 14 (an example of the first insulator layer) (an example of one side in the stacking direction).
  • the material of the insulator layer 14 is, for example, polyimide.
  • the material of the insulator layer 16 and the protective layer 18 is, for example, an epoxy resin (resist).
  • the materials of the insulator layers 14 and 16 and the protective layer 18 are examples, and are not limited to those illustrated. Note that the protective layer 18 may not be provided.
  • the coil pattern 20 (an example of a first coil pattern) is provided on the upper surface of the insulator layer 14 (an example of a main surface on one side in the stacking direction) and is counterclockwise when viewed from above. It has a spiral shape (spiral, two-dimensional spiral shape) that goes from the outer circumference side to the inner circumference side.
  • the outer shape of the coil pattern 20 is rectangular when viewed from above.
  • the end on the inner peripheral side of the coil pattern 20 is located in the vicinity of the intersection of the diagonal lines on the upper surface of the insulator layer 14 when viewed from above. Further, the outer peripheral end of the coil pattern 20 is located in the vicinity of the left front corner of the insulator layer 14 when viewed from above.
  • the coil pattern 20 has a length of about 2 turns.
  • the coil pattern 20 includes a base conductor 20a and a plating portion 20b as shown in FIG.
  • the underlying conductor 20 a is a conductor layer that is formed directly on the upper surface of the insulator layer 14.
  • the underlying conductor 20a has a uniform or substantially uniform thickness in a cross section orthogonal to the direction in which the coil pattern 20 extends.
  • the thickness means the thickness in the vertical direction of the conductor layer or the insulator layer.
  • the material of the base conductor 20a is, for example, Cu.
  • the plating part 20b is a conductor layer provided on the underlying conductor 20a.
  • the plated portion 20b is a conductor layer grown by electrolytic plating using the base conductor 20a as a base electrode.
  • the thickness of the plated portion 20b is the largest in the vicinity of the center in the line width direction in the cross section orthogonal to the direction in which the coil pattern 20 extends. And the thickness of the plating part 20b becomes small as it leaves
  • the line width direction is a direction orthogonal to the direction in which the coil pattern 20 extends when viewed from above.
  • the maximum value of the thickness of the plating part 20b is larger than the maximum value of the thickness of the base conductor 20a. Since the plating part 20b is formed on the underlying conductor 20a by electroplating, it has a very large thickness in the vertical direction.
  • the plating part 20b has a larger thickness than a plating layer formed by patterning a thin metal film formed by plating.
  • the material of the plating part 20b is, for example, Cu.
  • the material of the base conductor 20a and the plating part 20b is an example, and is not limited to that illustrated.
  • the coil pattern 22 (an example of a second coil pattern) is provided on the upper surface of the insulator layer 16 (an example of a main surface on one side in the stacking direction) and is counterclockwise when viewed from above. It has a spiral shape (spiral, two-dimensional spiral shape) that goes from the inner circumference side to the outer circumference side.
  • the outer shape of the coil pattern 22 is rectangular when viewed from above.
  • the end on the inner peripheral side of the coil pattern 22 is located in the vicinity of the intersection of the diagonal lines on the upper surface of the insulator layer 16 when viewed from above. Further, the outer peripheral end of the coil pattern 22 is located near the left rear corner of the insulator layer 16 when viewed from above.
  • the coil pattern 22 has a length of about 1.5 turns.
  • the coil pattern 22 is a conductor layer formed directly on the upper surface of the insulator layer 16.
  • the material of the coil pattern 22 is, for example, Cu.
  • the material of the coil pattern 22 is an example, and is not limited to the exemplified material.
  • the thickness of the coil pattern 22 is substantially uniform.
  • the maximum value of the thickness of the coil pattern 22 is smaller than the maximum value of the thickness of the coil pattern 20. Therefore, the unevenness in the vertical direction of the coil pattern 22 is smaller than the unevenness in the vertical direction of the coil pattern 20.
  • the unevenness means a difference between the maximum value and the minimum value of the thicknesses of the coil patterns 20 and 22.
  • a region where the coil pattern 20 is provided is defined as a region A1 (an example of a first region).
  • a region where the coil pattern 22 is provided is defined as a region A2 (an example of a second region).
  • Regions A1 and A2 are regions surrounded by the outermost peripheral portions of the coil patterns 20 and 22 when viewed from above. Since the coil patterns 20 and 22 have a spiral shape, strictly speaking, the region surrounded by the outermost periphery of the coil patterns 20 and 22 is not a closed space.
  • a rectangular space formed by extending a portion that is not connected on the outermost periphery of the coil patterns 20 and 22 with an imaginary line is formed by the outermost portion of the coil patterns 20 and 22. It shall be called an enclosed area.
  • Area A1 and area A2 overlap when viewed from above.
  • the region A2 is within the region A1 when viewed from above.
  • the overlapping method of the region A1 and the region A2 is not limited to this, and it is sufficient that at least a part of the region A1 and at least a part of the region A2 overlap when viewed from above.
  • region A2 should just overlap, and the coil pattern 20 and the coil pattern 22 do not need to overlap.
  • the coil pattern 22 has a portion located between adjacent coil patterns 20 in the radial direction of the coil pattern 20 when viewed from above.
  • the radial direction of the coil pattern 20 is a direction from the inner peripheral side of the coil pattern 20 toward the outer peripheral side. That is, as shown in FIG. 4, the coil pattern 22 has a portion located between adjacent coil patterns 20 when viewed from above.
  • the coil pattern 20 when viewed from the upper side, has a shape that approaches the inner peripheral side from the outer peripheral side while rotating counterclockwise.
  • the shape approaches the outer peripheral side from the inner peripheral side while rotating in the counterclockwise direction. Therefore, the coil pattern 20 and the coil pattern 22 also have an overlapping part (more precisely, an intersecting part) when viewed from above.
  • a line obtained by connecting the positions where the thickness of the coil pattern 20 is the largest in the cross section orthogonal to the direction in which the coil pattern 20 extends is defined as a virtual line L0.
  • the imaginary line L0 is located in the center of the coil pattern 20 in the line width direction when viewed from above, and has a spiral shape.
  • the imaginary line L0 does not overlap the coil pattern 22 in a section running in parallel with the coil pattern 22 when viewed from above.
  • the parallel running means that two linear objects extend with substantially equal intervals.
  • the coil patterns 20 and 22 have a spiral shape by connecting a line extending in the vertical direction and a line extending in the horizontal direction. Therefore, the coil pattern 20 (virtual line L0) and the coil pattern 22 have a parallel running section.
  • the imaginary line L0 does not overlap the coil pattern 22 in the section running in parallel with the coil pattern 22. Furthermore, the coil pattern 20 does not overlap the coil pattern 22 in a section running in parallel with the coil pattern 22.
  • the via-hole conductor v1 penetrates the insulator layer 16 in the vertical direction, and connects the inner peripheral end of the coil pattern 20 and the inner peripheral end of the coil pattern 22. Thereby, the coil pattern 20 and the coil pattern 22 are electrically connected in series. That is, the coil patterns 20 and 22 and the via-hole conductor v1 constitute one coil.
  • the material of the via-hole conductor v1 is, for example, Cu, Sn, Ag, or the like.
  • the material of the via-hole conductor v1 is an example, and is not limited to the exemplified one.
  • the external electrode 24 is a conductor layer that is provided on the upper surface of the insulator layer 16 and has a rectangular shape when viewed from above.
  • the external electrode 24 is provided in the vicinity of the left front corner of the upper surface of the insulator layer 16.
  • a rectangular through hole H1 is provided at the left front corner of the protective layer 18. Accordingly, the external electrode 24 is exposed to the outside through the through hole H1 and is configured to be connectable to an external circuit.
  • the external electrode 24 has a uniform thickness.
  • the external electrode 26 is provided on the upper surface of the insulating layer 16 and is a conductor layer having a rectangular shape when viewed from above.
  • the external electrode 26 is provided near the left rear corner of the top surface of the insulator layer 16.
  • a rectangular through hole H2 is provided at the left rear corner of the protective layer 18.
  • the external electrode 26 is exposed to the outside through the through hole H2 and is configured to be connectable to an external circuit.
  • the external electrode 26 has a uniform thickness.
  • the outer electrode 26 is connected to the outer peripheral end of the coil pattern 22.
  • the material of the external electrodes 24 and 26 is, for example, Cu.
  • the materials of the external electrodes 24 and 26 are examples, and are not limited to those illustrated.
  • the via-hole conductor v2 penetrates the insulator layer 16 in the vertical direction, and connects the outer peripheral end of the coil pattern 20 and the external electrode 24. Thereby, the coil pattern 20 and the external electrode 24 are electrically connected.
  • the material of the via-hole conductor v2 is, for example, Cu, Sn, Ag, or the like.
  • the material of the via-hole conductor v2 is an example, and is not limited to that illustrated.
  • FIG. 5A to 5G are process sectional views at the time of manufacturing the multilayer substrate 10.
  • a case where one multilayer substrate 10 is manufactured will be described as an example, but actually, a plurality of multilayer substrates 10 are manufactured simultaneously by laminating and cutting large-sized dielectric sheets.
  • an insulator layer 14 made of a polyimide film provided with a Cu foil 120a (an example of a metal film) covering the entire upper surface is prepared.
  • the Cu foil 120a may be formed by, for example, attaching a thin Cu metal foil to the upper surface of the insulator layer 14, or forming a Cu metal film on the upper surface of the insulator layer 14 by plating or the like. May be formed.
  • the underlying conductor 20a is formed by patterning the Cu foil 120a provided on the upper surface of the insulator layer 14. Specifically, a resist having the same shape as the coil pattern 20 shown in FIG. 2 is printed on the Cu foil 120a. Then, by etching the Cu foil 120a, the portion of the Cu foil 120a that is not covered with the resist is removed. Thereafter, the resist is removed. As a result, the underlying conductor 20a is formed on the upper surface of the insulator layer 14 as shown in FIG.
  • an insulating layer 16 is formed by applying an epoxy resin so as to cover the upper surfaces of the coil pattern 20 and the insulating layer 14. Thereby, the insulator layer 16 is laminated on the upper side with respect to the insulator layer 14. The insulator layer 16 is formed so as to absorb the difference between the thickness of the portion where the coil pattern 20 is formed and the thickness of the portion where the coil pattern 20 is not formed. Therefore, the unevenness of the surface of the insulator layer 16 (upper surface side in FIG. 5D) at this time is relaxed to some extent.
  • through holes h1 and h2 are formed by irradiating a laser beam to the positions where the via-hole conductors v1 and v2 are formed.
  • a Cu foil 122 is formed on the entire upper surface of the insulator layer 16 by plating. At this time, conductors are also formed in the through holes h1 and h2, and the via-hole conductors v1 and v2 are formed.
  • the coil pattern 22 is formed by patterning the Cu foil 122 provided on the upper surface of the insulator layer 16. Specifically, a resist having the same shape as the coil pattern 22 shown in FIG. 2 is printed on the Cu foil 122. Then, by etching the Cu foil 122, the portion of the Cu foil 122 that is not covered with the resist is removed. Thereafter, the resist is removed. Thereby, the coil pattern 22 as shown in FIG. 2 is formed on the upper surface of the insulator layer 16.
  • the protective layer 18 is formed by applying an epoxy resin so as to cover the upper surfaces of the coil pattern 22 and the insulator layer 16. Since the protective layer 18 is provided with through holes H1 and H2, it is preferable that the epoxy resin is applied by screen printing.
  • the multilayer substrate 10 is completed through the above steps.
  • the coil pattern 22 is formed by patterning the Cu foil 122.
  • the coil pattern 22 is uniform or substantially uniform and has a thickness smaller than the thickness of the coil pattern 20 including the plated portion 20b. Therefore, even if the coil pattern 20 and the coil pattern 22 are arranged in the vertical direction, the total of these thicknesses is suppressed from becoming too large. Therefore, even if the area A1 where the coil pattern 20 is provided and the area A2 where the coil pattern 22 is provided overlap when viewed from above, the thickness of the element 12 in the area where the areas A1 and A2 overlap. And the difference between the thickness of the element body 12 in a region where the regions A1 and A2 do not overlap with each other. As a result, the formation of irregularities on the upper surface or the lower surface of the multilayer substrate 10 is suppressed.
  • the formation of irregularities on the upper surface or the lower surface of the multilayer substrate 10 is suppressed for the following reason.
  • the thickness of the coil pattern 20 is maximum at the virtual line L0.
  • the coil pattern 22 has a uniform thickness. Therefore, it is not preferable that the virtual line L0 and the coil pattern 22 overlap from the viewpoint of suppressing the formation of irregularities on the upper surface or the lower surface of the multilayer substrate 10. In particular, if the virtual line L0 and the coil pattern 22 overlap in a section in which the virtual line L0 and the coil pattern 22 are running side by side, a large region of the element body 12 is formed widely.
  • the virtual line L ⁇ b> 0 does not overlap the coil pattern 22 in the section running in parallel with the coil pattern 22. Thereby, the formation of irregularities on the upper surface or the lower surface of the multilayer substrate 10 is suppressed. However, this does not prevent the virtual line L0 from overlapping the coil pattern 22 in the section in which the virtual line L0 is running in parallel with the coil pattern 22.
  • the coil pattern 20 does not overlap the coil pattern 22 in a section running in parallel with the coil pattern 22. This further suppresses the formation of irregularities on the upper surface or the lower surface of the multilayer substrate 10.
  • the conductor loss (transmission loss) in the multilayer substrate 10 is reduced, and it becomes easy to obtain a coil having desired characteristics.
  • the coil pattern 22 since the coil pattern 22 is thin, conductor loss is more likely to occur than in the coil pattern 20, but it can contribute to the flatness of the multilayer substrate 10.
  • the coil patterns 20 and 22 are one coil, it becomes possible to acquire said effect, obtaining a predetermined inductance value.
  • FIG. 6 is a cross-sectional structure diagram of the multilayer substrate 10a taken along line AA of FIG.
  • the multilayer substrate 10 a is different from the multilayer substrate 10 in the line width of the coil pattern 22.
  • the multilayer substrate 10a will be described focusing on the difference.
  • the line width of the coil pattern 22 of the multilayer substrate 10 a is larger than the line width of the coil pattern 22 of the multilayer substrate 10.
  • the line width of the coil pattern 20 is smaller than the line width of the coil pattern 22.
  • the coil pattern 20 and the coil pattern 22 have overlapped. Since the configuration of the multilayer substrate 10a other than the coil pattern 22 is the same as that of the multilayer substrate 10, the description thereof is omitted.
  • the formation of irregularities on the upper surface or the lower surface of the multilayer substrate 10 a is suppressed.
  • the line width of the coil pattern 22 is large, the DC resistance value of the coil pattern 22 is reduced.
  • the coil pattern 22 does not have a large thickness like the coil pattern 20. Therefore, the DC resistance value of the coil can be reduced by increasing the line width of the coil pattern 22.
  • FIG. 7 is a cross-sectional structure view taken along the line AA of FIG. 3 of the multilayer substrate 10b.
  • the multilayer substrate 10b is different from the multilayer substrate 10 in the material of the insulator layers 14 and 16.
  • the multilayer substrate 10b will be described focusing on the difference.
  • the material of the insulator layer 14 is, for example, polyimide
  • the material of the insulator layer 16 is, for example, an epoxy resin.
  • the material of the insulator layers 14 and 16 is a thermoplastic resin, for example, a liquid crystal polymer.
  • the softening temperature of the insulator layer 16 is preferably lower than the softening temperature of the insulator layer 14. However, the softening temperature of the insulator layer 16 may be higher than the softening temperature of the insulator layer 14 or may be equal to the softening temperature of the insulator layer 14. Since the configuration of the multilayer substrate 10b other than the insulator layers 14 and 16 is the same as that of the multilayer substrate 10, the description thereof is omitted.
  • the method of manufacturing the multilayer substrate 10b is different from the method of manufacturing the multilayer substrate 10.
  • the manufacturing method of the multilayer substrate 10b is demonstrated, referring drawings. 8A to 8E are process cross-sectional views at the time of manufacturing the multilayer substrate 10b. 5A to 5C are used as process cross-sectional views of the process of forming the coil pattern 20 on the upper surface of the insulating layer 14.
  • an insulator layer 14 made of a liquid crystal polymer provided with a Cu foil 120a (an example of a metal film) covering the entire upper surface is prepared.
  • the Cu foil 120a may be formed by, for example, attaching a thin Cu metal foil to the upper surface of the insulator layer 14, or forming a Cu metal film on the upper surface of the insulator layer 14 by plating or the like. May be formed.
  • the underlying conductor 20a is formed by patterning the Cu foil 120a provided on the upper surface of the insulator layer 16. Specifically, a resist having the same shape as that of the coil pattern 20 is printed on the Cu foil 120a. Then, by etching the Cu foil 120a, the portion of the Cu foil 120a that is not covered with the resist is removed. Thereafter, the resist is removed. As a result, the base conductor 20a is formed on the upper surface of the insulator layer.
  • plating is grown by electrolytic plating using the base conductor 20a as a base electrode, and a plated portion 20b made of Cu is formed. Thereby, the coil pattern 20 including the plated portion 20 b is formed on the upper surface of the insulator layer 14.
  • an insulator layer 16 made of a liquid crystal polymer provided with a Cu foil 122 (an example of a metal film) covering the entire upper surface is prepared.
  • the Cu foil 122 may be formed by, for example, attaching a thin Cu metal foil to the upper surface of the insulator layer 16, or forming a Cu metal film on the upper surface of the insulator layer 16 by plating or the like. May be formed.
  • the coil pattern 22 is formed by patterning the Cu foil 122 provided on the upper surface of the insulator layer 16. Specifically, a resist having the same shape as the coil pattern 22 is printed on the Cu foil 122. Then, by etching the Cu foil 122, the portion of the Cu foil 122 that is not covered with the resist is removed. Thereafter, the resist is removed. Thereby, the coil pattern 22 is formed on the upper surface of the insulator layer 16.
  • through holes h1 and h2 are formed by irradiating a laser beam to the positions where the via hole conductors v1 and v2 are formed.
  • the through holes h1 and h2 are filled with a conductive paste mainly composed of a metal such as Cu, Sn, or Ag.
  • the insulator layer 16 is laminated on the upper surface of the insulator layer 14 and subjected to heat treatment and pressure treatment.
  • the heating temperature is preferably equal to or higher than the softening temperature of the insulator layer 16 and lower than the softening temperature of the insulator layer 14.
  • the insulator layer 16 is softened by the heat treatment and enters between the lines of the coil pattern 20.
  • the insulator layer 14 is solidified by cooling, and the insulator layer 14 and the insulator layer 16 are integrated.
  • the conductive paste in the through holes h1 and h2 is solidified by heating, and the via-hole conductors v1 and v2 are formed. Even in this case, the insulator layer 16 absorbs the thickness difference between the portion where the coil pattern 20 is formed and the portion where the coil pattern 20 is not formed. Accordingly, the unevenness of the insulator layer 16 at this time is relaxed to some extent.
  • the protective layer 18 is formed by applying an epoxy resin so as to cover the upper surfaces of the coil pattern 22 and the insulating layer 16 except for the portions corresponding to the external electrodes 24 and 26. Since the protective layer 18 is provided with through holes H1 and H2, it is preferable that the epoxy resin is applied by screen printing.
  • the multilayer substrate 10b is completed through the above steps.
  • the formation of irregularities on the upper surface or the lower surface of the multilayer substrate 10b is suppressed.
  • the shape of the coil pattern 20 is prevented from collapsing. More specifically, the heating temperature in the pressure bonding step between the insulator layer 14 and the insulator layer 16 is lower than the softening temperature of the insulator layer 14. Thereby, it is suppressed that the insulator layer 14 is softened and greatly deformed. As a result, the shape of the coil pattern 20 provided on the insulator layer 14 is prevented from being broken.
  • the heating temperature in the pressure bonding step between the insulator layer 14 and the insulator layer 16 is equal to or higher than the softening temperature of the insulator layer 16.
  • the insulator layer 16 is softened by the heat treatment and enters between the lines of the coil pattern 20.
  • the occurrence of a short circuit between the lines of the coil pattern 20 is suppressed.
  • FIG. 9 is a sectional view of the multilayer substrate 10c.
  • the multilayer substrate 10c is different from the multilayer substrate 10 in that it further includes an insulator layer 56, a protective layer 58, coil patterns 60 and 62, and via-hole conductors v11 to v13 (the via-hole conductors v12 and v13 are not shown). .
  • the multilayer substrate 10c will be described focusing on the difference.
  • the element body 12 has a structure in which a protective layer 58, insulator layers 56, 14, 16 and a protective layer 18 are laminated in this order from the lower side to the upper side. That is, the insulator layer 56 (an example of a third insulator layer) is stacked below the insulator layer 14 (an example of the other side in the stacking direction).
  • the material of the insulator layer 56 and the protective layer 58 is an epoxy resin.
  • the insulating layers 14 and 16 and the protective layer 18 of the multilayer substrate 10c, the coil patterns 20 and 22 and the external electrodes 24 and 26 are the insulating layers 14 and 16, the protective layer 18, the coil patterns 20 and 22 of the multilayer substrate 10 and the outside. Since it is the same as that of the electrodes 24 and 26, description is abbreviate
  • the coil pattern 60 (an example of a third coil pattern) is provided on the lower surface of the insulator layer 14.
  • the coil pattern 60 has a spiral shape (spiral, two-dimensional spiral shape) that circulates in the counterclockwise direction from the outer peripheral side toward the inner peripheral side. Further, the region where the coil pattern 60 is provided overlaps the region where the coil pattern 20 is provided when viewed from above.
  • the coil pattern 20 and the coil pattern 60 are alternately arranged as they go from the inner circumference side to the outer circumference side and do not overlap each other. The coil pattern 20 and the coil pattern 60 do not overlap at all when viewed from above, but may partially intersect each other. Further, the outer peripheral end of the coil pattern 20 and the outer peripheral end of the coil pattern 60 are connected by penetrating the insulator layer 14.
  • the coil pattern 60 includes a base conductor 60a and a plating portion 60b.
  • the base conductor 60a and the plating part 60b are respectively the same as the base conductor 20a and the plating part 20b, detailed description is abbreviate
  • the coil pattern 62 (an example of a fourth coil pattern) is provided on the lower surface of the insulator layer 56.
  • the coil pattern 62 has a spiral shape (spiral, two-dimensional spiral shape) that circulates in the counterclockwise direction from the inner peripheral side to the outer peripheral side.
  • the region where the coil pattern 62 is provided is the region where the coil patterns 20, 22, 60 are provided (coil pattern 60 is provided) when viewed from above.
  • the area overlaps with an example of the third area.
  • the maximum value of the thickness of the coil pattern 62 is smaller than the maximum value of the thickness of the coil pattern 60. Since the other structure of the coil pattern 62 is the same as that of the coil pattern 22, detailed description thereof is omitted.
  • the via-hole conductor v1 penetrates the insulator layer 16 in the vertical direction, and connects the inner peripheral end of the coil pattern 20 and the inner peripheral end of the coil pattern 22.
  • the via-hole conductor v ⁇ b> 11 penetrates the insulator layer 56 in the vertical direction, and connects the inner peripheral end of the coil pattern 60 and the inner peripheral end of the coil pattern 62.
  • the via-hole conductor v12 (not shown) penetrates the protective layer 18 in the vertical direction, and connects the outer peripheral end of the coil pattern 22 and the external electrode 26.
  • a via-hole conductor v ⁇ b> 13 (not shown) penetrates the insulating layers 56, 14, 16 and the protective layer 18 in the vertical direction and connects the outer peripheral end of the coil pattern 62 and the external electrode 26. .
  • the coil pattern 20, the coil pattern 22, the coil pattern 60, and the coil pattern 62 are electrically connected in series in this order.
  • 10A to 10C are process cross-sectional views when manufacturing the multilayer substrate 10c.
  • the manufacturing method of the multilayer substrate 10 c is basically the same as the manufacturing method of the multilayer substrate 10. However, in the method for manufacturing the multilayer substrate 10c, the upper structure of the insulator layer 14 and the lower structure of the insulator layer 14 are formed simultaneously.
  • base conductors 20a and 60a are formed on the upper surface and the lower surface of the insulator layer. Further, as shown in FIG. 10B, after forming a through-hole penetrating the insulator layer 14 in the vertical direction, the plated portions 20b and 60b are formed. Thereby, the coil patterns 20 and 60 are formed. This step is the same as the step described with reference to FIGS. 5A to 5C.
  • the insulator layer 16 is formed on the upper surface of the insulator layer 14, and the insulator layer 56 is formed on the lower surface of the insulator layer 14. Then, as shown in FIG. 10C, coil patterns 22 and 62 and via-hole conductors v1 and v11 to v13 are formed. This step is the same as the step described with reference to FIGS. 5D to 5G.
  • the protective layer 18 is formed by applying an epoxy resin so as to cover the upper surfaces of the coil pattern 22 and the insulator layer 16, and the lower surfaces of the coil pattern 62 and the insulator layer 56 are formed. An epoxy resin is applied so as to cover the protective layer 58.
  • the multilayer substrate 10c is completed through the above steps.
  • the coil patterns 20 and 22 are provided above the insulator layer 14, and the coil patterns 60 and 62 are provided below the insulator layer 14.
  • the coil patterns 60 and 62 have the same structure as the coil patterns 20 and 22. That is, the coil pattern 60 includes a plating part 60b. Further, the maximum value of the thickness of the coil pattern 62 is smaller than the maximum value of the thickness of the coil pattern 60.
  • the upper and lower surfaces of the multilayer substrate 10c are uneven as in the multilayer substrate 10. Is suppressed from being formed.
  • the coil pattern 20 and the coil pattern 60 are alternately arranged as they go from the inner peripheral side to the outer peripheral side, and do not overlap each other. Thereby, it is suppressed that an unevenness
  • a part of the coil pattern 20 in the line width direction and a part of the coil pattern 60 in the line width direction may overlap. However, it is preferable that the position where the thickness of the coil pattern 20 becomes the maximum value and the position where the thickness of the coil pattern 60 becomes the maximum value do not overlap when viewed from above.
  • FIG. 11 is a cross-sectional structure diagram of the multilayer substrate 10d.
  • the multilayer substrate 10d includes an element body 212, coil patterns 220a, 220b, 220c, and 220d, and via-hole conductors v100, v102, and v104.
  • the element body 212 is a plate-like member having a rectangular shape when viewed from above, and has flexibility.
  • the element body 212 includes insulator layers 250, 252a, 252b, 254a, 254b, 256a, 256b and protective layers 258a, 258b.
  • the protective layer 258b, the insulator layers 256b, 254b, 252b, 250, 252a, 254a, 256a and the protective layer 258a are stacked in this order from the lower side to the upper side.
  • the coil pattern 220a is provided on the upper surface of the insulator layer 254a and has a spiral shape when viewed from above.
  • the coil pattern 220b is provided on the lower surface of the insulator layer 254a and has a spiral shape when viewed from above.
  • the coil pattern 220a and the coil pattern 220b have the same shape when viewed from the upper side, and overlap each other in a matched state.
  • a through hole is provided in the insulator layer 254a.
  • the through hole has a spiral shape that overlaps with the coil patterns 220a and 220b when viewed from above. Thereby, the coil pattern 220a and the coil pattern 220b are mutually connected over the full length.
  • Such coil patterns 220a and 220b are plated portions formed by plating growth by electroplating.
  • the coil pattern 220c is provided on the lower surface of the insulator layer 254b and has a spiral shape when viewed from above.
  • the coil pattern 220d is provided on the upper surface of the insulator layer 254b and has a spiral shape when viewed from above.
  • the coil pattern 220c and the coil pattern 220d have the same shape when viewed from the upper side, and overlap each other in a matched state.
  • a through hole is provided in the insulator layer 254b.
  • the through hole has a spiral shape overlapping the coil patterns 220c and 220d when viewed from above. Thereby, the coil pattern 220c and the coil pattern 220d are mutually connected over the full length.
  • Such coil patterns 220c and 220d are plated portions formed by plating and growing by electroplating.
  • the via-hole conductor v100 penetrates the insulator layers 256a, 254a, 252a, 250, 252b, 254b, and 256b in the vertical direction.
  • the via-hole conductor v100 connects the ends on the inner peripheral side of the coil patterns 220a to 220d.
  • the coil patterns 220a and 220b and the coil patterns 220c and 220d are electrically connected in series.
  • the coil pattern 222a is provided on the upper surface of the insulator layer 256a and has a spiral shape when viewed from above.
  • the coil pattern 222a has a uniform or substantially uniform thickness. Further, the maximum value of the thickness of the coil pattern 222a is smaller than the maximum value of the thicknesses of the coil patterns 220a and 220b.
  • the coil pattern 222b is provided on the lower surface of the insulator layer 256b and has a spiral shape when viewed from above.
  • the coil pattern 222b has a uniform or substantially uniform thickness. Further, the maximum value of the thickness of the coil pattern 222b is smaller than the maximum value of the thicknesses of the coil patterns 220c and 220d.
  • the coil patterns 222a and 222b are formed by patterning a conductor layer such as Cu.
  • the via-hole conductor v102 penetrates the insulator layer 256a in the vertical direction, and connects the outer peripheral end of the coil pattern 220a and the outer peripheral end of the coil pattern 222a.
  • the via-hole conductor v104 penetrates the insulator layer 256b in the vertical direction, and connects the outer peripheral end of the coil pattern 220c and the outer peripheral end of the coil pattern 222b.
  • the coil pattern 222a, the coil patterns 220a and 220b, the coil patterns 220c and 220d, and the coil pattern 222b are electrically connected in series in this order.
  • 12A to 12F are process sectional views at the time of manufacturing the multilayer substrate 10d.
  • a case where one multilayer substrate 10d is manufactured will be described as an example, but actually, a plurality of multilayer substrates 10d are manufactured simultaneously by laminating and cutting large-sized dielectric sheets.
  • insulator layers 254a and 254b are formed on the upper surface of the substrate 300a having Cu, Al or the like and the lower surface of the substrate 300b.
  • coil patterns 220b and 220d are formed on the portions of the substrates 300a and 300b exposed from the insulator layers 254a and 254b by electrolytic plating. Since the substrates 300a and 300b have Cu, Al, or the like, coil patterns 220b and 220d that are plating portions are formed.
  • the substrates 300a and 300b are separated.
  • the insulator layer 252a is formed so as to cover the insulator layer 254a and the coil pattern 220b.
  • the insulator layer 252b is formed so as to cover the insulator layer 254b and the coil pattern 220d.
  • the insulator layer 252a and the insulator layer 252b are bonded by the insulator layer 250.
  • a through hole H10 that penetrates the substrates 300a and 300b and the insulator layers 250, 254a, and 254b in the vertical direction is formed.
  • the substrates 300a and 300b are removed. And it is immersed in the chemical
  • a film or the like is preferably attached to the upper surface of the insulator layer 254a and the lower surface of the insulator layer 254b so that the metal catalyst is not adsorbed to the upper surface of the insulator layer 254a and the lower surface of the insulator layer 254b.
  • electrolytic plating is performed. Thereby, coil patterns 220a and 220c are formed on the coil patterns 220b and 220d, respectively.
  • an insulator layer 256a is formed so as to cover the upper surface of the insulator layer 254a and the coil pattern 220a, and insulation is performed so as to cover the lower surface of the insulator layer 254b and the coil pattern 220c.
  • the body layer 256b is formed.
  • through holes h102 and h104 are formed at positions where the via-hole conductors v102 and v104 are to be formed in the insulator layers 256a and 256b.
  • the through holes h102 and h104 can be formed by, for example, laser beam irradiation.
  • a conductor layer covering the entire upper surface of the insulator layer 254a and the lower surface of the insulator layer 254b is formed by, for example, a plating method.
  • conductors are also formed in the through holes h102 and h104, and via-hole conductors v102 and v104 are formed.
  • the coil patterns 222a and 222b are formed by performing an etching process (that is, by patterning) through a resist having the same shape as the coil patterns 222a and 222b.
  • a protective layer 258a is formed so as to cover the upper surface of the insulator layer 256a and the coil pattern 222a
  • a protective layer 258b is formed so as to cover the lower surface of the insulator layer 256b and the coil pattern 222b.
  • a multilayer substrate which is a plating portion formed by growing the coil patterns 222a and 222b of the multilayer substrate 10d by electroplating, is defined as a multilayer substrate according to a comparative example.
  • coil patterns corresponding to the coil patterns 222a and 222b are referred to as coil patterns 322a and 322b.
  • the same reference numerals as those of the multilayer substrate 10d are used for other configurations in the multilayer substrate according to the comparative example.
  • coil patterns 220a to 220d, 322a, and 322b of six layers of plating portions are laminated. Since the coil patterns 220a to 220d, 322a, and 322b of the plating portion formed by plating and growing by electroplating have a large thickness, irregularities are easily formed on the upper surface or the lower surface of the element body 212. In particular, unevenness is easily formed on the upper surface or the lower surface of the element body 212 due to the coil patterns 322a and 322b.
  • the coil patterns 222a and 222b are conductor layers having a uniform thickness and are formed by patterning. Therefore, the thickness of the coil patterns 222a and 222b is smaller than the thickness of the coil patterns 322a and 322b. Therefore, in the multilayer substrate 10d, unevenness is less likely to be formed on the upper surface or the lower surface than the multilayer substrate according to the comparative example.
  • the multilayer substrate 10 d includes the coil patterns 220 a, 220 b, 220 c, and 220 d that are plated and grown from the same location on the upper and lower sides of the insulator layer 250.
  • the cross-sectional areas of the coil patterns 220a, 220b, 220c, and 220d can be increased, and the DC resistance value can be reduced.
  • the coil patterns 220a, 220b, 220c, and 220d overlap when viewed from above, large irregularities are easily formed on the upper surface and the lower surface of the multilayer substrate 10d.
  • providing the coil patterns 222a and 222b can make it difficult to form large irregularities.
  • FIG. 13 is a cross-sectional structure view taken along the line AA of FIG. 3 of the multilayer substrate 10e.
  • the multilayer substrate 10 e is different from the multilayer substrate 10 in the distance between the coil patterns 20 that are adjacent to each other in the radial direction in the coil pattern 20 (hereinafter referred to as a distance between lines).
  • the multilayer substrate 10e will be described focusing on the difference.
  • the distance between the lines of the coil pattern 20 is smaller than the distance between the lines of the coil pattern 22. Since the coil pattern 20 includes a plating portion, it can be formed with a narrow pitch. Thereby, the length of the coil pattern 20 can be lengthened or the number of turns can be increased, and the inductance value can be increased.
  • the multilayer substrate 10e configured as described above, similarly to the multilayer substrate 10, formation of irregularities on the upper surface or the lower surface of the multilayer substrate 10e is suppressed.
  • the multilayer substrate and the method for manufacturing the multilayer substrate according to the present invention are not limited to the method for manufacturing the multilayer substrates 10, 10a to 10e and the multilayer substrates 10, 10a to 10e, and can be changed within the scope of the gist.
  • the imaginary line L0 does not overlap the coil pattern 22 in a section running in parallel with the coil pattern 22 when viewed from above. However, the outermost peripheral portion of the imaginary line L0 may not overlap the coil pattern 22 when viewed from the upper side.
  • the coil patterns 20 and 22 have a spiral shape, but may have a chord shape (helix, three-dimensional spiral shape).
  • the spiral shape is a concept including a spiral shape and a string shape.
  • the entire area A1 and the entire area A2 may overlap.
  • the present invention is useful for a multilayer substrate and a method for manufacturing the multilayer substrate, and is particularly excellent in that it can suppress the formation of irregularities on the main surface of the multilayer substrate.
  • Multilayer substrate 12 Multilayer substrate 12
  • 212 Element bodies 14, 16, 56, 250, 252a, 252b, 254a, 254b, 256a, 256b: Insulator layers 18, 58, 258a, 258b: Protective layers 20, 22 , 60, 62, 220a to 220d, 222a, 222b: coil patterns 20a
  • 60a base conductors 20b
  • 60b plated portions
  • A1, A2: region L0 virtual line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

主面に凹凸が形成されることを抑制できる多層基板及び多層基板の製造方法を提供することである。　本発明に係る多層基板は、第２の絶縁体層が第１の絶縁体層よりも積層方向の一方側に積層された構造を有する素体と、第１の絶縁体層の積層方向の一方側の主面上に設けられている第１のコイルパターンと、第２の絶縁体層の積層方向の一方側の主面上に設けられている第２のコイルパターンと、を備えており、第１のコイルパターン及び第２のコイルパターンは、積層方向から見たときに、周回する螺旋形状を有しており、第１のコイルパターンが設けられている第１の領域の少なくとも一部と第２のコイルパターンが設けられている第２の領域の少なくとも一部とは、積層方向から見たときに、重なっており、第２のコイルパターンの厚みの最大値は、第１のコイルパターンの厚みの最大値よりも小さいこと、を特徴とする。

Description

多層基板及び多層基板の製造方法
　本発明は、多層基板及び多層基板の製造方法、特に、コイルパターンを備えた多層基板及び多層基板の製造方法に関する。
　従来の多層基板に関する発明としては、例えば、特許文献１に記載の平面コイルが知られている。該平面コイルでは、２層の樹脂層と２つの配線とを備えている。２層の樹脂層は、上下方向に積層されている。２つの配線は、２層の樹脂層内に設けられており、めっきにより形成されている。また、２つの配線は、上側から見たときに、渦巻形状をなしており、互いに重なり合う領域内に設けられている。そして、２つの配線の中心は互いに接続されている。
特許第５８３９５３５号公報
　ところで、特許文献１に記載の平面コイルでは、配線がめっきにより形成されている。めっきにより形成された配線は、大きな厚みを有している。そのため、２つの配線が、上側から見たときに、重なり合う領域内に設けられていると、配線が設けられている部分における平面コイルの上下方向の厚みと配線が設けられていない部分における平面コイルの上下方向の厚みとに大きな差が生じる。その結果、平面コイルの上面又は下面に大きな凹凸が形成されやすい。
　そこで、本発明の目的は、主面に凹凸が形成されることを抑制できる多層基板及び多層基板の製造方法を提供することである。
　本発明の一形態である多層基板は、第１の絶縁体層及び第２の絶縁体層を含み、かつ、該第２の絶縁体層が該第１の絶縁体層よりも積層方向の一方側に積層された構造を有する素体と、前記第１の絶縁体層の前記積層方向の一方側の主面上に設けられている第１のコイルパターンと、前記第２の絶縁体層の前記積層方向の一方側の主面上に設けられている第２のコイルパターンと、を備えており、前記第１のコイルパターン及び前記第２のコイルパターンは、前記積層方向から見たときに、周回する螺旋形状を有しており、前記第１のコイルパターンが設けられている第１の領域の少なくとも一部と前記第２のコイルパターンが設けられている第２の領域の少なくとも一部とは、前記積層方向から見たときに、重なっており、前記第２のコイルパターンの厚みの最大値は、前記第１のコイルパターンの厚みの最大値よりも小さいこと、を特徴とする。
　本発明の一形態に係る多層基板の製造方法は、電解めっきによってめっき成長させためっき部を含む第１のコイルパターンを第１の絶縁体層の積層方向の一方側の主面上に形成する工程と、第２の絶縁体層の前記積層方向の一方側の主面上に設けられている金属膜に対してパターニングすることによって、第２のコイルパターンを形成する工程と、前記第１の絶縁体層に対して前記積層方向の一方側に前記第２の絶縁体層を積層する工程と、を備えており、前記第１のコイルパターン及び前記第２のコイルパターンは、前記積層方向から見たときに、周回する螺旋形状を有しており、前記第１のコイルパターンが設けられている第１の領域の少なくとも一部と前記第２のコイルパターンが設けられている第２の領域の少なくとも一部とは、前記積層方向から見たときに、重なっており、前記第２のコイルパターンの厚みの最大値は、前記第１のコイルパターンの厚みの最大値よりも小さいこと、を特徴とする。
　本発明によれば、多層基板の主面に凹凸が形成されることを抑制できる。
図１は、多層基板１０，１０ａ，１０ｂ，１０ｅの外観斜視図である。 図２は、多層基板１０の分解斜視図である。 図３は、多層基板１０，１０ａ，１０ｂ，１０ｅを上側から透視した図である。 図４は、多層基板１０の図３のＡ－Ａにおける断面構造図である。 図５Ａは、多層基板１０の製造時の工程断面図である。 図５Ｂは、多層基板１０の製造時の工程断面図である。 図５Ｃは、多層基板１０の製造時の工程断面図である。 図５Ｄは、多層基板１０の製造時の工程断面図である。 図５Ｅは、多層基板１０の製造時の工程断面図である。 図５Ｆは、多層基板１０の製造時の工程断面図である。 図５Ｇは、多層基板１０の製造時の工程断面図である。 図６は、多層基板１０ａの図３のＡ－Ａにおける断面構造図である。 図７は、多層基板１０ｂの図３のＡ－Ａにおける断面構造図である。 図８Ａは、多層基板１０ｂの製造時の工程断面図である。 図８Ｂは、多層基板１０ｂの製造時の工程断面図である。 図８Ｃは、多層基板１０ｂの製造時の工程断面図である。 図８Ｄは、多層基板１０ｂの製造時の工程断面図である。 図８Ｅは、多層基板１０ｂの製造時の工程断面図である。 図９は、多層基板１０ｃの断面構造図である。 図１０Ａは、多層基板１０ｃの製造時の工程断面図である。 図１０Ｂは、多層基板１０ｃの製造時の工程断面図である。 図１０Ｃは、多層基板１０ｃの製造時の工程断面図である。 図１１は、多層基板１０ｄの断面構造図である。 図１２Ａは、多層基板１０ｄの製造時の工程断面図である。 図１２Ｂは、多層基板１０ｄの製造時の工程断面図である。 図１２Ｃは、多層基板１０ｄの製造時の工程断面図である。 図１２Ｄは、多層基板１０ｄの製造時の工程断面図である。 図１２Ｅは、多層基板１０ｄの製造時の工程断面図である。 図１２Ｆは、多層基板１０ｄの製造時の工程断面図である。 図１３は、多層基板１０ｅの図３のＡ－Ａにおける断面構造図である。
　以下に、本発明の実施形態に係る多層基板及び多層基板の製造方法について図面を参照しながら説明する。
（多層基板の構成）
　以下に、一実施形態に係る多層基板の構成について図面を参照しながら説明する。図１は、多層基板１０，１０ａ，１０ｂ，１０ｅの外観斜視図である。図２は、多層基板１０の分解斜視図である。図３は、多層基板１０を上側から透視した図である。図３では、コイルパターン２０，２２及び外部電極２４，２６を示してある。図４は、多層基板１０の図３のＡ－Ａにおける断面構造図である。以下では、多層基板１０の積層方向を上下方向と定義する。また、多層基板１０を上側から見たときに、長辺が延在する方向を左右方向と定義し、短辺が延在する方向を前後方向と定義する。上下方向、左右方向及び前後方向は互いに直交している。また、ここでの上下方向、左右方向及び前後方向は、一例であり、多層基板１０の使用時における上下方向、左右方向及び前後方向と一致している必要はない。
　多層基板１０は、例えば、携帯電話等の電子機器内に用いられる。多層基板１０は、図１ないし図４に示すように、素体１２、コイルパターン２０，２２、ビアホール導体ｖ１，ｖ２及び外部電極２４，２６を備えている。
　素体１２は、上側から見たときに、長方形状をなす板状部材であり、可撓性を有する。素体１２の長辺は、上側から見たときに、左右方向に延在している。素体１２の短辺は、上側から見たときに、前後方向に延在している。ただし、素体１２の形状は、一例であり、例示したものに限らない。
　また、素体１２は、絶縁体層１４，１６及び保護層１８を含んでいる。絶縁体層１４，１６及び保護層１８は、下側から上側へとこの順に積層されている。そのため、素体１２は、絶縁体層１６（第２の絶縁体層の一例）が絶縁体層１４（第１の絶縁体層の一例）よりも上側（積層方向の一方側の一例）に積層された構造を有している。絶縁体層１４の材料は、例えば、ポリイミドである。絶縁体層１６及び保護層１８の材料は、例えば、エポキシ樹脂（レジスト）である。ただし、絶縁体層１４，１６及び保護層１８の材料は、一例であり、例示したものに限らない。なお、保護層１８は、設けられなくてもよい。
　コイルパターン２０（第１のコイルパターンの一例）は、絶縁体層１４の上面上（積層方向の一方側の主面の一例）に設けられており、上側から見たときに、反時計回り方向に周回しながら外周側から内周側に向かう渦巻形状（ｓｐｉｒａｌ、２次元の螺旋形状）を有している。コイルパターン２０の外形は、上側から見たときに、長方形状をなしている。コイルパターン２０の内周側の端部は、上側から見たときに、絶縁体層１４の上面の対角線の交点近傍に位置している。また、コイルパターン２０の外周側の端部は、上側から見たときに、絶縁体層１４の左前の角近傍に位置している。そして、コイルパターン２０は、約２周の長さを有している。
　また、コイルパターン２０は、図４に示すように、下地導体２０ａ及びめっき部２０ｂを含んでいる。下地導体２０ａは、絶縁体層１４の上面上に直接に形成されている導体層である。下地導体２０ａは、コイルパターン２０が延びる方向に直交する断面において、均一又は実質的に均一な厚みを有している。厚みとは、導体層や絶縁体層の上下方向の厚みを意味する。下地導体２０ａの材料は、例えば、Ｃｕである。めっき部２０ｂは、下地導体２０ａ上に設けられている導体層である。めっき部２０ｂは、下地導体２０ａを下地電極として電解めっきにより成長した導体層である。また、めっき部２０ｂの厚みは、コイルパターン２０が延びる方向に直交する断面において、線幅方向の中央近傍において最も大きくなっている。そして、めっき部２０ｂの厚みは、コイルパターン２０が延びる方向に直交する断面において、線幅方向の中央近傍から線幅方向に離れるにしたがって小さくなっている。線幅方向とは、上側から見たときに、コイルパターン２０が延びる方向に直交する方向である。そして、めっき部２０ｂの厚みの最大値は、下地導体２０ａの厚みの最大値よりも大きい。めっき部２０ｂは、下地導体２０ａ上に電界めっきにより形成されているので、上下方向に非常に大きな厚みを有している。そのため、めっき部２０ｂは、めっきにより薄く形成した金属膜をパターニングして形成しためっき層に比べて、大きな厚みを有する。めっき部２０ｂの材料は、例えば、Ｃｕである。ただし、下地導体２０ａ及びめっき部２０ｂの材料は、一例であり、例示したものに限らない。
　コイルパターン２２（第２のコイルパターンの一例）は、絶縁体層１６の上面上（積層方向の一方側の主面の一例）に設けられており、上側から見たときに、反時計回り方向に周回しながら内周側から外周側に向かう渦巻形状（ｓｐｉｒａｌ、２次元の螺旋形状）を有している。コイルパターン２２の外形は、上側から見たときに、長方形状をなしている。コイルパターン２２の内周側の端部は、上側から見たときに、絶縁体層１６の上面の対角線の交点近傍に位置している。また、コイルパターン２２の外周側の端部は、上側から見たときに、絶縁体層１６の左後ろの角近傍に位置している。そして、コイルパターン２２は、約１．５周の長さを有している。
　また、コイルパターン２２は、絶縁体層１６の上面上に直接に形成されている導体層である。コイルパターン２２の材料は、例えば、Ｃｕである。ただし、コイルパターン２２の材料は、一例であり、例示したものに限らない。また、コイルパターン２２の厚みは、実質的に均一である。そして、コイルパターン２２の厚みの最大値は、コイルパターン２０の厚みの最大値よりも小さい。そのため、コイルパターン２２の上下方向における凹凸は、コイルパターン２０の上下方向における凹凸よりも小さい。凹凸とは、コイルパターン２０，２２の厚みの最大値と最小値との差を意味する。
　ここで、コイルパターン２０とコイルパターン２２との位置関係について図３を参照しながらより詳細に説明する。コイルパターン２０が設けられている領域を領域Ａ１（第１の領域の一例）とする。コイルパターン２２が設けられている領域を領域Ａ２（第２の領域の一例）とする。領域Ａ１，Ａ２はそれぞれ、上側から見たときに、コイルパターン２０，２２の最外周の部分により囲まれている領域である。コイルパターン２０，２２は、渦巻形状を有しているので、厳密にはコイルパターン２０，２２の最外周の部分により囲まれた領域とは閉じた空間ではない。ただし、本実施形態では、便宜上、コイルパターン２０，２２の最外周において繋がっていない部分を仮想線で延長することにより形成される長方形状の空間を、コイルパターン２０，２２の最外周の部分により囲まれた領域と呼ぶものとする。
　領域Ａ１と領域Ａ２とは、上側から見たときに、重なっている。本実施形態では、領域Ａ２は、上側から見たときに、領域Ａ１内に収まっている。なお、領域Ａ１と領域Ａ２の重なり方はこれに限らず、領域Ａ１の少なくとも一部と領域Ａ２の少なくとも一部とが上側から見たときに重なっていればよい。また、領域Ａ１と領域Ａ２とが重なっていればよく、コイルパターン２０とコイルパターン２２とが重なっていなくてもよい。
　また、図３に示すように、コイルパターン２２は、上側から見たときに、コイルパターン２０の径方向において隣り合うコイルパターン２０間に位置する部分を有している。コイルパターン２０の径方向とは、コイルパターン２０の内周側から外周側に向かう方向である。すなわち、図４に示すように、コイルパターン２２は、上側から見たときに、隣り合うコイルパターン２０間に位置する部分を有している。ただし、コイルパターン２０は、上側から見たときに、反時計回り方向に周回しながら外周側から内周側へと近づく形状をなしている。一方、コイルパターン２２上側から見たときに、反時計回り方向に周回しながら内周側から外周側へと近づく形状をなしている。従って、コイルパターン２０とコイルパターン２２とは、上側から見たときに、重なる部分（より正確には、交差する部分）も有している。
　また、コイルパターン２０が延びる方向に直交する断面においてコイルパターン２０の厚みが最も大きくなる位置を繋いで得られる線を仮想線Ｌ０と定義する。仮想線Ｌ０は、上側から見たときに、コイルパターン２０の線幅方向の中央に位置し、渦巻形状を有している。仮想線Ｌ０は、上側から見たときに、コイルパターン２２と並走している区間において、コイルパターン２２と重なっていない。ここでの並走とは、２つの線状の物が実質的に等しい間隔を保って延びていることを意味する。より詳細には、コイルパターン２０，２２は、上下方向に延びる線と左右方向に延びる線とが接続されることにより、渦巻形状を有している。そのため、コイルパターン２０（仮想線Ｌ０）とコイルパターン２２とは、並走している区間を有している。上側から見たときに、コイルパターン２０とコイルパターン２２とが並走している区間では、コイルパターン２０とコイルパターン２２との間に隙間が存在する。そのため、仮想線Ｌ０は、コイルパターン２２と並走している区間においてコイルパターン２２と重なっていない。更には、コイルパターン２０は、コイルパターン２２と並走している区間においてコイルパターン２２と重なっていない。
　ビアホール導体ｖ１は、絶縁体層１６を上下方向に貫通しており、コイルパターン２０の内周側の端部とコイルパターン２２の内周側の端部とを接続している。これにより、コイルパターン２０とコイルパターン２２とが電気的に直列に接続されている。すなわち、コイルパターン２０，２２及びビアホール導体ｖ１は、１つのコイルを構成している。ビアホール導体ｖ１の材料は、例えば、Ｃｕ，ＳｎやＡｇ等である。ビアホール導体ｖ１の材料は、一例であり、例示したものに限らない。
　外部電極２４は、絶縁体層１６の上面上に設けられており、上側から見たときに、長方形状をなす導体層である。外部電極２４は、絶縁体層１６の上面の左前の角近傍に設けられている。上側から見たときに、保護層１８の左前の角には、長方形状の貫通孔Ｈ１が設けられている。これにより、外部電極２４は、貫通孔Ｈ１を介して外部に露出し、外部回路と接続可能に構成されている。外部電極２４は、均一な厚みを有している。
　外部電極２６は、絶縁体層１６の上面上に設けられており、上側から見たときに、長方形状をなす導体層である。外部電極２６は、絶縁体層１６の上面の左後ろの角近傍に設けられている。上側から見たときに、保護層１８の左後ろの角には、長方形状の貫通孔Ｈ２が設けられている。これにより、外部電極２６は、貫通孔Ｈ２を介して外部に露出し、外部回路と接続可能に構成されている。外部電極２６は、均一な厚みを有している。また、外部電極２６には、コイルパターン２２の外周側の端部が接続されている。外部電極２４，２６の材料は、例えば、Ｃｕである。外部電極２４，２６の材料は、一例であり、例示したものに限らない。
　ビアホール導体ｖ２は、絶縁体層１６を上下方向に貫通しており、コイルパターン２０の外周側の端部と外部電極２４とを接続している。これにより、コイルパターン２０と外部電極２４とが電気的に接続されている。ビアホール導体ｖ２の材料は、例えば、Ｃｕ，ＳｎやＡｇ等である。ビアホール導体ｖ２の材料は、一例であり、例示したものに限らない。
（多層基板の製造方法）
　以下に、多層基板１０の製造方法について図面を参照しながら説明する。図５Ａないし図５Ｇは、多層基板１０の製造時の工程断面図である。以下では、一つの多層基板１０が作製される場合を例にとって説明するが、実際には、大判の誘電体シートが積層及びカットされることにより、同時に複数の多層基板１０が作製される。
　まず、図５Ａに示すように、上面の全面を覆うＣｕ箔１２０ａ（金属膜の一例）を備えたポリイミドフィルムからなる絶縁体層１４を準備する。Ｃｕ箔１２０ａは、例えば、薄いＣｕの金属箔を絶縁体層１４の上面に張り付けることで形成されてもよいし、めっき等により絶縁体層１４の上面上にＣｕの金属膜を形成することによって形成されてもよい。
　次に、図５Ｂに示すように、絶縁体層１４の上面上に設けられているＣｕ箔１２０ａに対してパターニングすることによって、下地導体２０ａを形成する。具体的には、Ｃｕ箔１２０ａ上に、図２に示すコイルパターン２０と同じ形状のレジストを印刷する。そして、Ｃｕ箔１２０ａに対してエッチング処理を施すことにより、レジストにより覆われていない部分のＣｕ箔１２０ａを除去する。その後、レジストを除去する。これにより、図２に示すような、下地導体２０ａが絶縁体層１４の上面上に形成される。
　次に、図５Ｃに示すように、下地導体２０ａを下地電極として、電解めっきによってめっき成長させたＣｕを材料とするめっき部２０ｂを形成する。これにより、絶縁体層１４の上面上にめっき部２０ｂを含むコイルパターン２０が形成される。
　次に、図５Ｄに示すように、コイルパターン２０及び絶縁体層１４の上面を覆うように、エポキシ樹脂を塗布して絶縁体層１６を形成する。これにより、絶縁体層１４に対して上側に絶縁体層１６が積層される。なお、絶縁体層１６の形成にあたっては、コイルパターン２０が形成されている部分の厚みと形成されていない部分の厚みとの差を吸収するように形成される。したがって、この時点での絶縁体層１６の表面（図５Ｄにおいて上面側）は、凹凸がある程度緩和されている。
　次に、図５Ｅに示すように、ビアホール導体ｖ１，ｖ２が形成される位置にレーザービームを照射することにより、貫通孔ｈ１，ｈ２（貫通孔ｈ２は図示せず）を形成する。
　次に、図５Ｆに示すように、絶縁体層１６の上面の全面にめっきによりＣｕ箔１２２を形成する。この際、貫通孔ｈ１，ｈ２内にも導体が形成され、ビアホール導体ｖ１，ｖ２が形成される。
　次に、図５Ｇに示すように、絶縁体層１６の上面上に設けられているＣｕ箔１２２に対してパターニングすることによって、コイルパターン２２を形成する。具体的には、Ｃｕ箔１２２上に、図２に示すコイルパターン２２と同じ形状のレジストを印刷する。そして、Ｃｕ箔１２２に対してエッチング処理を施すことにより、レジストにより覆われていない部分のＣｕ箔１２２を除去する。その後、レジストを除去する。これにより、図２に示すような、コイルパターン２２が絶縁体層１６の上面上に形成される。
　最後に、図４に示すように、コイルパターン２２及び絶縁体層１６の上面を覆うように、エポキシ樹脂を塗布して保護層１８を形成する。保護層１８には、貫通孔Ｈ１，Ｈ２が設けられるので、エポキシ樹脂の塗布はスクリーン印刷により行われることが好ましい。以上の工程を経て、多層基板１０が完成する。
（効果）
　以上のように構成された多層基板１０によれば、多層基板１０の上面又は下面に凹凸が形成されることが抑制される。より詳細には、多層基板１０では、コイルパターン２２は、Ｃｕ箔１２２をパターニングすることにより形成されている。これにより、コイルパターン２２は、均一又は実質的に均一で、かつ、めっき部２０ｂを含むコイルパターン２０の厚みよりも小さな厚みを有する。従って、コイルパターン２０とコイルパターン２２とが上下方向に並んだとしても、これらの厚みの合計が大きくなり過ぎることが抑制される。よって、コイルパターン２０が設けられている領域Ａ１とコイルパターン２２が設けられている領域Ａ２とが上側から見たときに重なっていたとしても、領域Ａ１，Ａ２が重なる領域における素体１２の厚みと領域Ａ１，Ａ２とが重ならない領域における素体１２の厚みとの差が大きくなり過ぎない。その結果、多層基板１０の上面又は下面に凹凸が形成されることが抑制される。
　また、多層基板１０によれば、以下の理由によっても、多層基板１０の上面又は下面に凹凸が形成されることが抑制される。コイルパターン２０の厚みは、仮想線Ｌ０において最大となる。また、コイルパターン２２は、均一な厚みを有している。そのため、仮想線Ｌ０とコイルパターン２２とが重なることは、多層基板１０の上面又は下面に凹凸が形成されることを抑制する観点から好ましくない。特に、仮想線Ｌ０とコイルパターン２２とが並走している区間において仮想線Ｌ０とコイルパターン２２とが重なると、素体１２の厚みの大きな領域が広く形成されてしまう。そこで、多層基板１０では、仮想線Ｌ０は、コイルパターン２２と並走している区間においてコイルパターン２２と重なっていない。これにより、多層基板１０の上面又は下面に凹凸が形成されることが抑制される。ただし、このことは、仮想線Ｌ０がコイルパターン２２と並走している区間において仮想線Ｌ０がコイルパターン２２と重なることを妨げるものではない。
　なお、多層基板１０では、コイルパターン２０は、コイルパターン２２と並走している区間においてコイルパターン２２と重なっていない。これにより、より、多層基板１０の上面又は下面に凹凸が形成されることが更に抑制される。
　また、多層基板１０では、コイルパターン２０の厚みが大きいので、コイルパターン２０の直流抵抗値が小さくなる。その結果、多層基板１０における導体損（伝送ロス）が低減され、所望の特性を有するコイルを得ることが容易となる。
　また、多層基板１０では、コイルパターン２２の厚みが小さいので、コイルパターン２０よりは導体損が起こりやすいが、多層基板１０の平坦性に寄与できる。
　以上のように、コイルパターン２０とコイルパターン２２とを組み合わせることによって、多層基板１０の上面又は下面の平坦性を確保しながら、所望の特性を有するコイルを得ることが可能となる。
　なお、コイルパターン２０，２２が１つのコイルである場合、所定のインダクタンス値を得ながら、上記の効果を得ることが可能となる。
（第１の変形例）
　第１の変形例に係る多層基板１０ａについて図面を参照しながら説明する。図６は、多層基板１０ａの図３のＡ－Ａにおける断面構造図である。
　多層基板１０ａは、コイルパターン２２の線幅において多層基板１０と相違する。以下に、かかる相違点を中心に多層基板１０ａについて説明する。
　多層基板１０ａのコイルパターン２２の線幅は、多層基板１０のコイルパターン２２の線幅よりも大きい。これにより、コイルパターン２０の線幅は、コイルパターン２２の線幅よりも小さくなっている。そして、上側から見たときに、コイルパターン２０とコイルパターン２２とが並走している区間において、コイルパターン２０とコイルパターン２２とが重なっている。多層基板１０ａのコイルパターン２２の以外の構成は、多層基板１０と同じであるので説明を省略する。
　以上のように構成された多層基板１０ａによれば、多層基板１０と同様に、多層基板１０ａの上面又は下面に凹凸が形成されることが抑制される。
　また、コイルパターン２２の線幅が大きいので、コイルパターン２２の直流抵抗値が低減される。コイルパターン２２は、コイルパターン２０のように大きな厚みを有さない。そこで、コイルパターン２２の線幅を大きくすることにより、コイルの直流抵抗値を低減させることができる。
（第２の変形例）
　第２の変形例に係る多層基板１０ｂについて図面を参照しながら説明する。図７は、多層基板１０ｂの図３のＡ－Ａにおける断面構造図である。
　多層基板１０ｂは、絶縁体層１４，１６の材料において多層基板１０と相違する。以下に、かかる相違点を中心に多層基板１０ｂについて説明する。
　多層基板１０では、絶縁体層１４の材料は、例えば、ポリイミドであり、絶縁体層１６の材料は、例えば、エポキシ樹脂であった。一方、多層基板１０ｂでは、絶縁体層１４，１６の材料は、熱可塑性樹脂であり、例えば、液晶ポリマーである。絶縁体層１６の軟化温度は、絶縁体層１４の軟化温度よりも低いことが好ましい。ただし、絶縁体層１６の軟化温度は、絶縁体層１４の軟化温度よりも高くてもよいし、絶縁体層１４の軟化温度と等しくてもよい。多層基板１０ｂの絶縁体層１４，１６以外の構成は、多層基板１０と同じであるので説明を省略する。
　ところで、多層基板１０と多層基板１０ｂとでは絶縁体層１４，１６の材料が異なるので、多層基板１０ｂの製造方法は多層基板１０の製造方法と相違する。以下に、図面を参照しながら、多層基板１０ｂの製造方法について説明する。図８Ａないし図８Ｅは、多層基板１０ｂの製造時の工程断面図である。絶縁体層１４の上面上にコイルパターン２０を形成する工程の工程断面図については、図５Ａないし図５Ｃを援用する。
　まず、図５Ａに示すように、上面の全面を覆うＣｕ箔１２０ａ（金属膜の一例）を備えた液晶ポリマーからなる絶縁体層１４を準備する。Ｃｕ箔１２０ａは、例えば、薄いＣｕの金属箔を絶縁体層１４の上面に張り付けることで形成されてもよいし、めっき等により絶縁体層１４の上面上にＣｕの金属膜を形成することによって形成されてもよい。
　次に、図５Ｂに示すように、絶縁体層１６の上面上に設けられているＣｕ箔１２０ａに対してパターニングすることによって、下地導体２０ａを形成する。具体的には、Ｃｕ箔１２０ａ上に、コイルパターン２０と同じ形状のレジストを印刷する。そして、Ｃｕ箔１２０ａに対してエッチング処理を施すことにより、レジストにより覆われていない部分のＣｕ箔１２０ａを除去する。その後、レジストを除去する。これにより、下地導体２０ａが絶縁体層１４の上面上に形成される。
　次に、図５Ｃに示すように、下地導体２０ａを下地電極として、電解めっきにより、めっきを成長させ、Ｃｕを材料とするめっき部２０ｂを形成する。これにより、絶縁体層１４の上面上にめっき部２０ｂを含むコイルパターン２０が形成される。
　次に、図８Ａに示すように、上面の全面を覆うＣｕ箔１２２（金属膜の一例）を備えた液晶ポリマーからなる絶縁体層１６を準備する。Ｃｕ箔１２２は、例えば、薄いＣｕの金属箔を絶縁体層１６の上面に張り付けることで形成されてもよいし、めっき等により絶縁体層１６の上面上にＣｕの金属膜を形成することによって形成されてもよい。
　次に、図８Ｂに示すように、絶縁体層１６の上面上に設けられているＣｕ箔１２２に対してパターニングすることによって、コイルパターン２２を形成する。具体的には、Ｃｕ箔１２２上に、コイルパターン２２と同じ形状のレジストを印刷する。そして、Ｃｕ箔１２２に対してエッチング処理を施すことにより、レジストにより覆われていない部分のＣｕ箔１２２を除去する。その後、レジストを除去する。これにより、コイルパターン２２が絶縁体層１６の上面上に形成される。
　次に、図８Ｃに示すように、ビアホール導体ｖ１，ｖ２が形成される位置にレーザービームを照射することにより、貫通孔ｈ１，ｈ２（貫通孔ｈ２は図示せず）を形成する。
　次に、図８Ｄに示すように、貫通孔ｈ１，ｈ２にＣｕ，ＳｎやＡｇ等の金属を主成分とする導電性ペーストを充填する。
　次に、図８Ｅに示すように、絶縁体層１４の上面上に絶縁体層１６を積層し、加熱処理及び加圧処理を施す。加熱温度は、絶縁体層１６の軟化温度以上であって絶縁体層１４の軟化温度よりも低いことが好ましい。これにより、絶縁体層１６は、加熱処理により、軟化して、コイルパターン２０の線間に侵入する。その後、冷却されることにより、絶縁体層１４が固化し、絶縁体層１４と絶縁体層１６が一体化される。また、貫通孔ｈ１，ｈ２内の導電性ペーストが加熱により固化し、ビアホール導体ｖ１，ｖ２が形成される。この場合でも、絶縁体層１６は、コイルパターン２０が形成されている部分と形成されていない部分の厚み差を吸収する。したがって、この時点での絶縁体層１６は、凹凸がある程度緩和されている。
　最後に、図７に示すように、外部電極２４，２６に対応する箇所を除き、コイルパターン２２及び絶縁体層１６の上面を覆うように、エポキシ樹脂を塗布して保護層１８を形成する。保護層１８には、貫通孔Ｈ１，Ｈ２が設けられるので、エポキシ樹脂の塗布はスクリーン印刷により行われることが好ましい。以上の工程を経て、多層基板１０ｂが完成する。
　以上のように構成された多層基板１０ｂによれば、多層基板１０と同様に、多層基板１０ｂの上面又は下面に凹凸が形成されることが抑制される。
　また、多層基板１０ｂでは、コイルパターン２０の形状が崩れることが抑制される。より詳細には、絶縁体層１４と絶縁体層１６との圧着工程における加熱温度は、絶縁体層１４の軟化温度よりも低い。これにより、絶縁体層１４が軟化して大きく変形することが抑制される。その結果、絶縁体層１４上に設けられているコイルパターン２０の形状が崩れることが抑制される。
　また、多層基板１０ｂでは、コイルパターン２０の線間においてショートが発生することが抑制される。より詳細には、絶縁体層１４と絶縁体層１６との圧着工程における加熱温度は、絶縁体層１６の軟化温度以上である。これにより、絶縁体層１６が加熱処理により軟化してコイルパターン２０の線間に侵入する。その結果、コイルパターン２０の線間においてショートが発生することが抑制される。
（第３の変形例）
　第３の変形例に係る多層基板１０ｃについて図面を参照しながら説明する。図９は、多層基板１０ｃの断面構造図である。
　多層基板１０ｃは、絶縁体層５６、保護層５８、コイルパターン６０，６２及びビアホール導体ｖ１１～ｖ１３（ビアホール導体ｖ１２，ｖ１３は図示せず）を更に備えている点において、多層基板１０と相違する。以下に、かかる相違点を中心に多層基板１０ｃについて説明する。
　素体１２は、保護層５８、絶縁体層５６，１４，１６及び保護層１８が下側から上側へとこの順に積層された構造を有する。すなわち、絶縁体層５６（第３の絶縁体層の一例）が、絶縁体層１４よりも下側（積層方向の他方側の一例）に積層されている。絶縁体層５６及び保護層５８の材料は、エポキシ樹脂である。
　多層基板１０ｃの絶縁体層１４，１６及び保護層１８、コイルパターン２０，２２及び外部電極２４，２６は、多層基板１０の絶縁体層１４，１６、保護層１８、コイルパターン２０，２２及び外部電極２４，２６と同様であるので説明を省略する。
　コイルパターン６０（第３のコイルパターンの一例）は、絶縁体層１４の下面上に設けられている。コイルパターン６０は、上側から見たときに、反時計回り方向に周回しながら外周側から内周側に向かう渦巻形状（ｓｐｉｒａｌ、２次元の螺旋形状）を有している。また、コイルパターン６０が設けられている領域は、上側から見たときに、コイルパターン２０が設けられている領域と重なっている。ただし、コイルパターン２０とコイルパターン６０とは、内周側から外周側へと行くにしたがって交互に並んでおり互いに重なっていない。コイルパターン２０とコイルパターン６０とは、上側から見たときに、全く重なっていないのではなく、一部において交差していてもよい。また、コイルパターン２０の外周側の端部とコイルパターン６０の外周側の端部とは、絶縁体層１４を貫通することによって接続されている。
　コイルパターン６０は、下地導体６０ａ及びめっき部６０ｂを含んでいる。なお、下地導体６０ａ及びめっき部６０ｂはそれぞれ、下地導体２０ａ及びめっき部２０ｂと同様であるので詳細な説明を省略する。
　コイルパターン６２（第４のコイルパターンの一例）は、絶縁体層５６の下面上に設けられている。コイルパターン６２は、上側から見たときに、反時計回り方向に周回しながら内周側から外周側に向かう渦巻形状（ｓｐｉｒａｌ、２次元の螺旋形状）を有している。また、コイルパターン６２が設けられている領域（第４の領域の一例）は、上側から見たときに、コイルパターン２０，２２，６０が設けられている領域（コイルパターン６０が設けられている領域が第３の領域の一例）と重なっている。また、コイルパターン６２の厚みの最大値は、コイルパターン６０の厚みの最大値よりも小さい。コイルパターン６２のその他の構造は、コイルパターン２２と同様であるので詳細な説明を省略する。
　ビアホール導体ｖ１は、絶縁体層１６を上下方向に貫通しており、コイルパターン２０の内周側の端部とコイルパターン２２の内周側の端部とを接続している。
　ビアホール導体ｖ１１は、絶縁体層５６を上下方向に貫通しており、コイルパターン６０の内周側の端部とコイルパターン６２の内周側の端部とを接続している。
　ビアホール導体ｖ１２（図示せず）は、保護層１８を上下方向に貫通しており、コイルパターン２２の外周側の端部と外部電極２６とを接続している。
　ビアホール導体ｖ１３（図示せず）は、絶縁体層５６，１４，１６及び保護層１８を上下方向に貫通しており、コイルパターン６２の外周側の端部と外部電極２６とを接続している。
　以上のような多層基板１０ｃでは、コイルパターン２０、コイルパターン２２、コイルパターン６０、コイルパターン６２がこの順に電気的に直列に接続されている。
　次に、多層基板１０ｃの製造方法について図面を参照しながら説明する。図１０Ａないし図１０Ｃは、多層基板１０ｃの製造時の工程断面図である。
　多層基板１０ｃの製造方法は、多層基板１０の製造方法と基本的には同じである。ただし、多層基板１０ｃの製造方法では、絶縁体層１４の上側の構成と絶縁体層１４の下側の構成とを同時に形成する。
　まず、図１０Ａに示すように、絶縁体層１４の上面上及び下面上に下地導体２０ａ，６０ａを形成する。更に、図１０Ｂに示すように、絶縁体層１４を上下方向に貫通する貫通孔を形成した後、めっき部２０ｂ，６０ｂを形成する。これにより、コイルパターン２０，６０が形成される。本工程は、図５Ａないし図５Ｃを用いて説明した工程と同様である。
　この後、絶縁体層１４の上面上に絶縁体層１６を形成すると共に、絶縁体層１４の下面上に絶縁体層５６を形成する。そして、図１０Ｃに示すように、コイルパターン２２，６２及びビアホール導体ｖ１，ｖ１１～ｖ１３を形成する。本工程は、図５Ｄないし図５Ｇを用いて説明した工程と同様である。
　最後に、図９に示すように、コイルパターン２２及び絶縁体層１６の上面を覆うように、エポキシ樹脂を塗布して保護層１８を形成すると共に、コイルパターン６２及び絶縁体層５６の下面を覆うように、エポキシ樹脂を塗布して保護層５８を形成する。以上の工程を経て、多層基板１０ｃが完成する。
　以上のように構成された多層基板１０ｃによれば、絶縁体層１４の上側にコイルパターン２０，２２が設けられ、絶縁体層１４の下側にコイルパターン６０，６２が設けられている。そして、コイルパターン６０，６２は、コイルパターン２０，２２と同様の構造を有している。すなわち、コイルパターン６０は、めっき部６０ｂを含んでいる。また、コイルパターン６２の厚みの最大値は、コイルパターン６０の厚みの最大値よりも小さい。これにより、絶縁体層１４の上面及び下面にめっき部２０ｂ，６０ｂを含むコイルパターン２０，６０が設けられた多層基板１０ｃにおいても、多層基板１０と同様に、多層基板１０ｃの上面又は下面に凹凸が形成されることが抑制される。
　また、コイルパターン２０とコイルパターン６０とは、内周側から外周側へと行くにしたがって交互に並んでおり互いに重なっていない。これにより、多層基板１０ｃの上面又は下面に凹凸が形成されることが抑制される。なお、コイルパターン２０の線幅方向の一部とコイルパターン６０の線幅方向の一部とは重なっていてもよい。ただし、コイルパターン２０の厚みが最大値となる位置とコイルパターン６０の厚みが最大値となる位置とが、上側から見たときに、重なっていないことが好ましい。
（第４の変形例）
　第４の変形例に係る多層基板１０ｄについて図面を参照しながら説明する。図１１は、多層基板１０ｄの断面構造図である。
　多層基板１０ｄは、図１１に示すように、素体２１２、コイルパターン２２０ａ，２２０ｂ，２２０ｃ，２２０ｄ、ビアホール導体ｖ１００，ｖ１０２，ｖ１０４を備えている。
　素体２１２は、上側から見たときに、長方形状をなす板状部材であり、可撓性を有する。素体２１２は、絶縁体層２５０，２５２ａ，２５２ｂ，２５４ａ，２５４ｂ，２５６ａ，２５６ｂ及び保護層２５８ａ，２５８ｂを含んでいる。保護層２５８ｂ、絶縁体層２５６ｂ，２５４ｂ，２５２ｂ，２５０，２５２ａ，２５４ａ，２５６ａ及び保護層２５８ａは、下側から上側へとこの順に積層されている。
　コイルパターン２２０ａは、絶縁体層２５４ａの上面上に設けられており、上側から見たときに、渦巻形状を有している。コイルパターン２２０ｂは、絶縁体層２５４ａの下面上に設けられており、上側から見たときに、渦巻形状を有している。コイルパターン２２０ａとコイルパターン２２０ｂとは、上側から見たときに、同じ形状をなしており、一致した状態で重なっている。更に、絶縁体層２５４ａには貫通孔が設けられている。貫通孔は、上側から見たときに、コイルパターン２２０ａ，２２０ｂと重なる渦巻形状を有している。これにより、コイルパターン２２０ａとコイルパターン２２０ｂとは、全長にわたって互いに接続されている。このようなコイルパターン２２０ａ，２２０ｂは、電界めっきによってめっき成長させることにより形成されるめっき部である。
　コイルパターン２２０ｃは、絶縁体層２５４ｂの下面上に設けられており、上側から見たときに、渦巻形状を有している。コイルパターン２２０ｄは、絶縁体層２５４ｂの上面上に設けられており、上側から見たときに、渦巻形状を有している。コイルパターン２２０ｃとコイルパターン２２０ｄとは、上側から見たときに、同じ形状をなしており、一致した状態で重なっている。更に、絶縁体層２５４ｂには貫通孔が設けられている。貫通孔は、上側から見たときに、コイルパターン２２０ｃ，２２０ｄと重なる渦巻形状を有している。これにより、コイルパターン２２０ｃとコイルパターン２２０ｄとは、全長にわたって互いに接続されている。このようなコイルパターン２２０ｃ，２２０ｄは、電界めっきによってめっき成長させることにより形成されるめっき部である。
　ビアホール導体ｖ１００は、絶縁体層２５６ａ，２５４ａ，２５２ａ，２５０，２５２ｂ，２５４ｂ，２５６ｂを上下方向に貫通している。ビアホール導体ｖ１００は、コイルパターン２２０ａ～２２０ｄの内周側の端部を接続している。これにより、コイルパターン２２０ａ，２２０ｂとコイルパターン２２０ｃ，２２０ｄとが電気的に直列に接続されている。
　コイルパターン２２２ａは、絶縁体層２５６ａの上面上に設けられており、上側から見たときに、渦巻形状を有している。コイルパターン２２２ａは、均一もしくは実質的に均一な厚みを有する。また、コイルパターン２２２ａの厚みの最大値は、コイルパターン２２０ａ，２２０ｂの厚みのそれぞれの最大値よりも小さい。
　コイルパターン２２２ｂは、絶縁体層２５６ｂの下面上に設けられており、上側から見たときに、渦巻形状を有している。コイルパターン２２２ｂは、均一もしくは実質的に均一な厚みを有する。また、コイルパターン２２２ｂの厚みの最大値は、コイルパターン２２０ｃ，２２０ｄの厚みのそれぞれの最大値よりも小さい。コイルパターン２２２ａ，２２２ｂは、Ｃｕ等の導体層に対してパターニングすることによって形成される。
　ビアホール導体ｖ１０２は、絶縁体層２５６ａを上下方向に貫通しており、コイルパターン２２０ａの外周側の端部とコイルパターン２２２ａの外周側の端部とを接続している。
　ビアホール導体ｖ１０４は、絶縁体層２５６ｂを上下方向に貫通しており、コイルパターン２２０ｃの外周側の端部とコイルパターン２２２ｂの外周側の端部とを接続している。
　以上のような多層基板１０ｄでは、コイルパターン２２２ａ、コイルパターン２２０ａ，２２０ｂ、コイルパターン２２０ｃ，２２０ｄ、コイルパターン２２２ｂがこの順に電気的に直列に接続されている。
　以下に、多層基板１０ｄの製造方法について図面を参照しながら説明する。図１２Ａないし図１２Ｆは、多層基板１０ｄの製造時の工程断面図である。以下では、一つの多層基板１０ｄが作製される場合を例にとって説明するが、実際には、大判の誘電体シートが積層及びカットされることにより、同時に複数の多層基板１０ｄが作製される。
　まず、図１２Ａに示すように、ＣｕやＡｌ等を有する基板３００ａの上面及び基板３００ｂの下面に絶縁体層２５４ａ，２５４ｂを形成する。そして、電解めっきにより、基板３００ａ，３００ｂにおいて絶縁体層２５４ａ，２５４ｂから露出している部分上にコイルパターン２２０ｂ，２２０ｄを形成する。基板３００ａ，３００ｂは、ＣｕやＡｌ等を有しているので、めっき部であるコイルパターン２２０ｂ，２２０ｄが形成される。
　次に、図１２Ｂに示すように、基板３００ａ，３００ｂを分離する。そして、絶縁体層２５４ａ及びコイルパターン２２０ｂを覆うように絶縁体層２５２ａを形成する。同様に、絶縁体層２５４ｂ及びコイルパターン２２０ｄを覆うように絶縁体層２５２ｂを形成する。そして、絶縁体層２５０により、絶縁体層２５２ａと絶縁体層２５２ｂとを接着する。
　次に、図１２Ｃに示すように、基板３００ａ，３００ｂ、絶縁体層２５０，２５４ａ，２５４ｂを上下方向に貫通する貫通孔Ｈ１０を形成する。
　次に、図１２Ｄに示すように、基板３００ａ，３００ｂを除去する。そして、パラジウム塩等の金属触媒を含む薬液に浸漬して、貫通孔Ｈ１０の内周面に金属触媒を吸着させる。この際、絶縁体層２５４ａの上面及び絶縁体層２５４ｂの下面に金属触媒が吸着しないように、絶縁体層２５４ａの上面及び絶縁体層２５４ｂの下面にはフィルム等を貼り付けることが好ましい。そして、フィルムを剥離した後、電解めっきを行う。これにより、コイルパターン２２０ｂ，２２０ｄ上のそれぞれにコイルパターン２２０ａ，２２０ｃが形成される。
　次に、図１２Ｅに示すように、絶縁体層２５４ａの上面及びコイルパターン２２０ａを覆うように、絶縁体層２５６ａを形成すると共に、絶縁体層２５４ｂの下面及びコイルパターン２２０ｃを覆うように、絶縁体層２５６ｂを形成する。更に、絶縁体層２５６ａ，２５６ｂにおいてビアホール導体ｖ１０２，ｖ１０４が形成されるべき位置に貫通孔ｈ１０２，ｈ１０４を形成する。貫通孔ｈ１０２，ｈ１０４の形成は、例えば、レーザービームの照射により行うことができる。
　更に、図１２Ｆに示すように、絶縁体層２５４ａの上面及び絶縁体層２５４ｂの下面の全面を覆う導体層を例えばめっき法により形成する。この際、貫通孔ｈ１０２，ｈ１０４内にも導体が形成され、ビアホール導体ｖ１０２，ｖ１０４が形成される。そして、コイルパターン２２２ａ，２２２ｂと同じ形状を有するレジストを介して、エッチング処理を施すことにより（すなわち、パターニングすることにより）、コイルパターン２２２ａ，２２２ｂを形成する。
　最後に、絶縁体層２５６ａの上面及びコイルパターン２２２ａを覆うように保護層２５８ａを形成すると共に、絶縁体層２５６ｂの下面及びコイルパターン２２２ｂを覆うように保護層２５８ｂを形成する。以上の工程を経て、多層基板１０ｄが完成する。
　以上のように構成された多層基板１０ｄによれば、多層基板１０ｄの上面又は下面に凹凸が形成されることが抑制される。多層基板１０ｄのコイルパターン２２２ａ，２２２ｂが電界めっきによってめっき成長させることにより形成されるめっき部である多層基板を比較例に係る多層基板とする。なお、比較例に係る多層基板において、コイルパターン２２２ａ，２２２ｂに相当するコイルパターンをコイルパターン３２２ａ，３２２ｂとする。また、比較例に係る多層基板におけるその他の構成は、多層基板１０ｄと同じ参照符号を用いる。
　比較例に係る多層基板では、６層のめっき部のコイルパターン２２０ａ～２２０ｄ，３２２ａ，３２２ｂが積層されている。電界めっきによってめっき成長させることにより形成されるめっき部のコイルパターン２２０ａ～２２０ｄ，３２２ａ，３２２ｂは大きな厚みを有するので、素体２１２の上面又は下面に凹凸が形成されやすい。特に、コイルパターン３２２ａ，３２２ｂに起因して、素体２１２の上面又は下面に凹凸が形成されやすい。
　そこで、多層基板１０ｄでは、コイルパターン２２２ａ，２２２ｂは、均一な厚みを有する導体層であり、パターニングすることにより形成されている。そのため、コイルパターン２２２ａ，２２２ｂの厚みは、コイルパターン３２２ａ，３２２ｂの厚みよりも小さい。よって、多層基板１０ｄでは、比較例に係る多層基板よりも、上面又は下面に凹凸が形成されにくい。
　以上のように、多層基板１０ｄは、絶縁体層２５０の上下両側に同一箇所からめっき成長させたコイルパターン２２０ａ，２２０ｂ，２２０ｃ，２２０ｄを備えている。このような構造にすることで、コイルパターン２２０ａ，２２０ｂ，２２０ｃ，２２０ｄの断面積を大きくでき、直流抵抗値を低減できる。ただし、上側から見たときに、コイルパターン２２０ａ，２２０ｂ，２２０ｃ，２２０ｄが重なるので、多層基板１０ｄの上面及び下面に大きな凹凸が形成されやすい。そこで、コイルパターン２２２ａ，２２２ｂを設けることにより、大きな凹凸が形成されにくくすることができる。
（第５の変形例）
　第５の変形例に係る多層基板１０ｅについて図面を参照しながら説明する。図１３は、多層基板１０ｅの図３のＡ－Ａにおける断面構造図である。
　多層基板１０ｅは、コイルパターン２０において径方向に隣り合うコイルパターン２０の距離（以下、線間の距離と呼ぶ）において多層基板１０と相違する。以下に、かかる相違点を中心に多層基板１０ｅについて説明する。
　図１３に示すように、コイルパターン２０の線間の距離は、コイルパターン２２の線間の距離よりも小さい。コイルパターン２０はめっき部を含んでいるため、狭ピッチで形成することが可能である。これにより、コイルパターン２０の長さを長くしたり巻き数を増やしたりすることができ、インダクタンス値を大きくすることができる。
　以上のように構成された多層基板１０ｅによれば、多層基板１０と同様に、多層基板１０ｅの上面又は下面に凹凸が形成されることが抑制される。
（その他の実施形態）
　本発明に係る多層基板及び多層基板の製造方法は、多層基板１０，１０ａ～１０ｅ及び多層基板１０，１０ａ～１０ｅの製造方法に限らず、その要旨の範囲内において変更可能である。
　なお、多層基板１０，１０ａ～１０ｅ及び多層基板１０，１０ａ～１０ｅの製造方法の構成を任意に組み合わせてもよい。
　なお、図３では、仮想線Ｌ０は、上側から見たときに、コイルパターン２２と並走している区間においてコイルパターン２２と重なっていない。ただし、仮想線Ｌ０の最外周の部分が、上側から見たときに、コイルパターン２２と重なっていなくてもよい。
　なお、コイルパターン２０，２２は、渦巻形状を有しているが、弦巻形状（ｈｅｌｉｘ、３次元の螺旋形状）を有していてもよい。本明細書において、螺旋形状とは、渦巻形状及び弦巻形状を含む概念である。
　なお、領域Ａ１の少なくとも一部と領域Ａ２の少なくとも一部が重なっていればよいので、領域Ａ１の全体と領域Ａ２の全体とが重なっていてもよい。
　以上のように、本発明は、多層基板及び多層基板の製造方法に有用であり、特に、多層基板の主面に凹凸が形成されることを抑制できる点で優れている。
１０，１０ａ～１０ｄ：多層基板
１２，２１２：素体
１４，１６，５６，２５０，２５２ａ，２５２ｂ，２５４ａ，２５４ｂ，２５６ａ，２５６ｂ：絶縁体層
１８，５８，２５８ａ，２５８ｂ：保護層
２０，２２，６０，６２，２２０ａ～２２０ｄ，２２２ａ，２２２ｂ：コイルパターン
２０ａ，６０ａ：下地導体
２０ｂ，６０ｂ：めっき部
Ａ１，Ａ２：領域
Ｌ０：仮想線

Claims (11)

  1. 　第１の絶縁体層及び第２の絶縁体層を含み、かつ、該第２の絶縁体層が該第１の絶縁体層よりも積層方向の一方側に積層された構造を有する素体と、
    　前記第１の絶縁体層の前記積層方向の一方側の主面上に設けられている第１のコイルパターンと、
    　前記第２の絶縁体層の前記積層方向の一方側の主面上に設けられている第２のコイルパターンと、
    　を備えており、
    　前記第１のコイルパターン及び前記第２のコイルパターンは、前記積層方向から見たときに、周回する螺旋形状を有しており、
    　前記第１のコイルパターンが設けられている第１の領域の少なくとも一部と前記第２のコイルパターンが設けられている第２の領域の少なくとも一部とは、前記積層方向から見たときに、重なっており、
    　前記第２のコイルパターンの厚みの最大値は、前記第１のコイルパターンの厚みの最大値よりも小さいこと、
    　を特徴とする多層基板。
  2. 　前記第２のコイルパターンの前記積層方向における凹凸は、前記第１のコイルパターンの該積層方向における凹凸よりも小さいこと、
    　を特徴とする請求項１に記載の多層基板。
  3. 　前記第１のコイルパターンは、前記第１の絶縁体層の前記積層方向の一方側の主面上に設けられている下地導体、及び、該下地導体上に設けられているめっき部を、更に含んでいること、
    　を特徴とする請求項１に記載の多層基板。
  4. 　前記第１のコイルパターンと前記第２のコイルパターンとは、電気的に接続されていること、
    　を特徴とする請求項１ないし請求項３のいずれかに記載の多層基板。
  5. 　前記第１のコイルパターン及び前記第２のコイルパターンは、前記積層方向から見たときに、渦巻形状を有しており、
    　前記第２のコイルパターンは、前記積層方向から見たときに、前記第１のコイルパターンと重なっている部分を有し、又は、前記第１のコイルパターンの径方向において隣り合う該第１のコイルパターン間に位置する部分を有しており、
    　前記第１のコイルパターンが延びる方向に直交する断面において該第１のコイルパターンの厚みが最も大きくなる位置を繋いで得られる仮想線を定義し、
    　前記仮想線の最外周の部分は、前記積層方向から見たときに、前記第２のコイルパターンと重なっていないこと、
    　を特徴とする請求項１ないし請求項４のいずれかに記載の多層基板。
  6. 　前記第１のコイルパターン及び前記第２のコイルパターンは、前記積層方向から見たときに、渦巻形状を有しており、
    　前記第２のコイルパターンは、前記積層方向から見たときに、前記第１のコイルパターンと重なっている部分を有し、又は、前記第１のコイルパターンの径方向において隣り合う該第１のコイルパターン間に位置する部分を有しており、
    　前記第１のコイルパターンが延びる方向に直交する断面において該第１のコイルパターンの厚みが最も大きくなる位置を繋いで得られる仮想線を定義し、
    　前記仮想線は、前記積層方向から見たときに、前記第２のコイルパターンと並走している区間において該第２のコイルパターンと重なっていないこと、
    　を特徴とする請求項１ないし請求項４のいずれかに記載の多層基板。
  7. 　前記第１のコイルパターンの線幅は、前記第２のコイルパターンの線幅よりも小さいこと、
    　を特徴とする請求項１ないし請求項６のいずれかに記載の多層基板。
  8. 　前記第１のコイルパターンの線間の距離は、前記第２のコイルパターンの線間の距離よりも小さいこと、
    　を特徴とする請求項１ないし請求項６のいずれかに記載の多層基板。
  9. 　前記素体は、第３の絶縁体層を更に含み、かつ、該第３の絶縁体層が前記第１の絶縁体層よりも前記積層方向の他方側に積層された構造を有しており、
    　前記多層基板は、
    　前記第１の絶縁体層の前記積層方向の他方側の主面上に設けられている第３のコイルパターンと、
    　前記第３の絶縁体層の前記積層方向の他方側の主面上に設けられている第４のコイルパターンと、
    　を更に備えており、
    　前記第３のコイルパターンが設けられている第３の領域の少なくとも一部と前記第４のコイルパターンが設けられている第４の領域の少なくとも一部とは、前記積層方向から見たときに、重なっており、
    　前記第４のコイルパターンの厚みの最大値は、前記第３のコイルパターンの厚みの最大値よりも小さいこと、
    　を特徴とする請求項１ないし請求項８のいずれかに記載の多層基板。
  10. 　電解めっきによってめっき成長させためっき部を含む第１のコイルパターンを第１の絶縁体層の積層方向の一方側の主面上に形成する工程と、
    　第２の絶縁体層の前記積層方向の一方側の主面上に設けられている金属膜に対してパターニングすることによって、第２のコイルパターンを形成する工程と、
    　前記第１の絶縁体層に対して前記積層方向の一方側に前記第２の絶縁体層を積層する工程と、
    　を備えており、
    　前記第１のコイルパターン及び前記第２のコイルパターンは、前記積層方向から見たときに、周回する螺旋形状を有しており、
    　前記第１のコイルパターンが設けられている第１の領域の少なくとも一部と前記第２のコイルパターンが設けられている第２の領域の少なくとも一部とは、前記積層方向から見たときに、重なっており、
    　前記第２のコイルパターンの厚みの最大値は、前記第１のコイルパターンの厚みの最大値よりも小さいこと、
    　を特徴とする多層基板の製造方法。
  11. 　前記第１のコイルパターンを形成する工程では、前記第１の絶縁体層の前記積層方向の一方側の主面上に設けられている下地導体上にめっき部を形成すること、
    　を特徴とする請求項１０に記載の多層基板の製造方法。
PCT/JP2017/017125 2016-05-19 2017-05-01 多層基板及び多層基板の製造方法 WO2017199746A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201790000873.XU CN209949596U (zh) 2016-05-19 2017-05-01 多层基板
JP2018518207A JP6458906B2 (ja) 2016-05-19 2017-05-01 多層基板及び多層基板の製造方法
US16/166,225 US11923123B2 (en) 2016-05-19 2018-10-22 Multilayer substrate and a manufacturing method of the multilayer substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-100033 2016-05-19
JP2016100033 2016-05-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/166,225 Continuation US11923123B2 (en) 2016-05-19 2018-10-22 Multilayer substrate and a manufacturing method of the multilayer substrate

Publications (1)

Publication Number Publication Date
WO2017199746A1 true WO2017199746A1 (ja) 2017-11-23

Family

ID=60326496

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/017125 WO2017199746A1 (ja) 2016-05-19 2017-05-01 多層基板及び多層基板の製造方法

Country Status (4)

Country Link
US (1) US11923123B2 (ja)
JP (1) JP6458906B2 (ja)
CN (1) CN209949596U (ja)
WO (1) WO2017199746A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018159457A1 (ja) * 2017-03-01 2018-09-07 株式会社村田製作所 実装用基板
US20210074467A1 (en) * 2019-09-06 2021-03-11 Murata Manufacturing Co., Ltd. Inductor component
CN113690031A (zh) * 2020-05-18 2021-11-23 瑞昱半导体股份有限公司 堆叠式电感装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101983191B1 (ko) * 2017-07-25 2019-05-28 삼성전기주식회사 인덕터 및 그 제조방법
DE102021201361A1 (de) 2021-02-12 2022-08-18 Volkswagen Aktiengesellschaft Elektrisches Bauteil sowie Verfahren zur Herstellung eines in einer Multilayer-Leiterplatte eingebetteten elektrischen Bauteils

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58201391A (ja) * 1982-05-20 1983-11-24 フアナツク株式会社 ハイブリッド集積回路及びその製造方法
JPH09330843A (ja) * 1996-06-11 1997-12-22 Matsushita Electric Ind Co Ltd 電子部品の製造方法
WO2009081865A1 (ja) * 2007-12-26 2009-07-02 Murata Manufacturing Co., Ltd. 積層型電子部品及びこれを備えた電子部品モジュール
WO2012002133A1 (ja) * 2010-06-28 2012-01-05 株式会社村田製作所 積層型セラミック電子部品およびその製造方法
WO2015005161A1 (ja) * 2013-07-11 2015-01-15 株式会社村田製作所 電子部品
WO2015107922A1 (ja) * 2014-01-15 2015-07-23 株式会社村田製作所 電気回路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4613843A (en) * 1984-10-22 1986-09-23 Ford Motor Company Planar coil magnetic transducer
JPH0536532A (ja) * 1991-08-01 1993-02-12 Tdk Corp 高周波用コイル
JPH1197243A (ja) * 1997-09-16 1999-04-09 Tokin Corp 電子部品及びその製造方法
JP4293603B2 (ja) * 2004-02-25 2009-07-08 Ｔｄｋ株式会社 コイル部品及びその製造方法
US8193781B2 (en) * 2009-09-04 2012-06-05 Apple Inc. Harnessing power through electromagnetic induction utilizing printed coils
JP5839535B2 (ja) 2010-10-20 2016-01-06 旭化成エレクトロニクス株式会社 平面コイル及びアクチュエータ
US9105381B2 (en) * 2011-01-24 2015-08-11 International Business Machines Corporation High frequency inductor structure having increased inductance density and quality factor
CN102169868B (zh) * 2011-02-22 2012-11-14 华东师范大学 一种片上集成电感
US8836460B2 (en) * 2012-10-18 2014-09-16 International Business Machines Corporation Folded conical inductor
JP5831498B2 (ja) * 2013-05-22 2015-12-09 Tdk株式会社 コイル部品およびその製造方法
JP2015026760A (ja) * 2013-07-29 2015-02-05 株式会社村田製作所 積層コイル
JP6201718B2 (ja) * 2013-12-17 2017-09-27 三菱電機株式会社 インダクタ、ｍｍｉｃ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58201391A (ja) * 1982-05-20 1983-11-24 フアナツク株式会社 ハイブリッド集積回路及びその製造方法
JPH09330843A (ja) * 1996-06-11 1997-12-22 Matsushita Electric Ind Co Ltd 電子部品の製造方法
WO2009081865A1 (ja) * 2007-12-26 2009-07-02 Murata Manufacturing Co., Ltd. 積層型電子部品及びこれを備えた電子部品モジュール
WO2012002133A1 (ja) * 2010-06-28 2012-01-05 株式会社村田製作所 積層型セラミック電子部品およびその製造方法
WO2015005161A1 (ja) * 2013-07-11 2015-01-15 株式会社村田製作所 電子部品
WO2015107922A1 (ja) * 2014-01-15 2015-07-23 株式会社村田製作所 電気回路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018159457A1 (ja) * 2017-03-01 2018-09-07 株式会社村田製作所 実装用基板
US11367555B2 (en) 2017-03-01 2022-06-21 Murata Manufacturing Co., Ltd. Mounting substrate
US20210074467A1 (en) * 2019-09-06 2021-03-11 Murata Manufacturing Co., Ltd. Inductor component
JP2021044294A (ja) * 2019-09-06 2021-03-18 株式会社村田製作所 インダクタ部品
US11631526B2 (en) 2019-09-06 2023-04-18 Murata Manufacturing Co., Ltd. Inductor component
JP7449660B2 (ja) 2019-09-06 2024-03-14 株式会社村田製作所 インダクタ部品
CN113690031A (zh) * 2020-05-18 2021-11-23 瑞昱半导体股份有限公司 堆叠式电感装置
CN113690031B (zh) * 2020-05-18 2023-11-21 瑞昱半导体股份有限公司 堆叠式电感装置

Also Published As

Publication number Publication date
JPWO2017199746A1 (ja) 2019-03-07
CN209949596U (zh) 2020-01-14
JP6458906B2 (ja) 2019-01-30
US20190057803A1 (en) 2019-02-21
US11923123B2 (en) 2024-03-05

Similar Documents

Publication Publication Date Title
JP6458906B2 (ja) 多層基板及び多層基板の製造方法
US9883592B2 (en) Wiring board and method for manufacturing the same
US9888581B2 (en) Method for manufacturing wiring board
JP6213698B2 (ja) コイル内蔵多層基板およびその製造方法
TW201127246A (en) Flex-rigid wiring board and method for manufacturing the same
JP6098217B2 (ja) 回路基板およびその製造方法
JP5310421B2 (ja) フレキシブル配線基板の製造方法
US11424063B2 (en) Multilayer substrate and method for manufacturing same
JP2017157792A (ja) 電子部品内蔵基板及びその製造方法
JP5757376B1 (ja) 多層基板の製造方法、多層基板および電磁石
US9743511B1 (en) Rigid flex circuit board
JP6436126B2 (ja) 電子部品及び電子部品の製造方法
CN1622233A (zh) 薄膜共模滤波器和薄膜共模滤波器阵列
WO2014103530A1 (ja) 部品内蔵基板
JP6259813B2 (ja) 樹脂多層基板、および樹脂多層基板の製造方法
US9742051B2 (en) High-frequency signal transmission line and manufacturing method thereof
JP7272357B2 (ja) コイル部品及びその製造方法
JP2009147263A (ja) 配線基板およびその製造方法
JP7127744B2 (ja) 樹脂多層基板および樹脂多層基板の製造方法
US11469027B2 (en) Built-in-coil substrate and method for manufacturing the same
JP6380715B1 (ja) 多層基板、多層基板の回路基板への実装構造、多層基板の実装方法および多層基板の製造方法
JP6515817B2 (ja) 配線基板及び電子機器
WO2017199747A1 (ja) 多層基板及び多層基板の製造方法
JP6232976B2 (ja) 多層基板の製造方法、多層基板および電磁石
JP6537079B2 (ja) インダクタの製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018518207

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17799176

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17799176

Country of ref document: EP

Kind code of ref document: A1