JPH1197243A - 電子部品及びその製造方法 - Google Patents
電子部品及びその製造方法Info
- Publication number
- JPH1197243A JPH1197243A JP9250571A JP25057197A JPH1197243A JP H1197243 A JPH1197243 A JP H1197243A JP 9250571 A JP9250571 A JP 9250571A JP 25057197 A JP25057197 A JP 25057197A JP H1197243 A JPH1197243 A JP H1197243A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- electronic component
- pattern
- width
- conductive pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulating Of Coils (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】 絶縁基板上に絶縁層及び導体パターンを薄膜
技術によって交互に積層した構造の電子部品において、
積層の際の上下導体パターン間での重畳面積の変動によ
る特性のバラツキを解決する。 【解決手段】 積層の際の設備精度による印刷位置ずれ
分を考慮した幅の広いパターン導体と、幅の狭いパター
ン導体とを組み合わせて積層重畳することにより、印刷
位置ずれによる上下導体パターン間での重畳面積の変動
をなくす。
技術によって交互に積層した構造の電子部品において、
積層の際の上下導体パターン間での重畳面積の変動によ
る特性のバラツキを解決する。 【解決手段】 積層の際の設備精度による印刷位置ずれ
分を考慮した幅の広いパターン導体と、幅の狭いパター
ン導体とを組み合わせて積層重畳することにより、印刷
位置ずれによる上下導体パターン間での重畳面積の変動
をなくす。
Description
【０００１】
【発明の属する技術分野】本発明は、電子部品に関し、
詳しくは、インダクタ（Ｌ）、キヤパシタ（Ｃ）、電気
抵抗（Ｒ）素子、薄膜ＥＭＩフィルタ、コモンモードチ
ヨークコイル、カレントセンサ、信号用トランス、及び
これらを一つの部品に構成した複合電子部品等の表面実
装部品もしくは、リード部品である電子部品に関する。
詳しくは、インダクタ（Ｌ）、キヤパシタ（Ｃ）、電気
抵抗（Ｒ）素子、薄膜ＥＭＩフィルタ、コモンモードチ
ヨークコイル、カレントセンサ、信号用トランス、及び
これらを一つの部品に構成した複合電子部品等の表面実
装部品もしくは、リード部品である電子部品に関する。
【０００２】
【従来の技術】従来、ＬＣＲ素子、薄膜ＥＭＩフィル
タ、コモンモードチヨークコイル、カレントセンサ、及
び信号用トランス等の表面実装部品が知られている。特
に、チップ型電子部品は、図５に示すように、絶縁基板
上にそれぞれ、所定間隔をもって同幅の絶縁層５２，５
４，５６，５８及び導体パターン５３，５５，５７をフ
オトリソグラフィ、スパッタ、スピンコート等による薄
膜技術によって交互に積層し、次に絶縁基板５１を個々
の積層体の大きさに応じて切断して形成されている（特
開平６−２０８３９号参照）。
タ、コモンモードチヨークコイル、カレントセンサ、及
び信号用トランス等の表面実装部品が知られている。特
に、チップ型電子部品は、図５に示すように、絶縁基板
上にそれぞれ、所定間隔をもって同幅の絶縁層５２，５
４，５６，５８及び導体パターン５３，５５，５７をフ
オトリソグラフィ、スパッタ、スピンコート等による薄
膜技術によって交互に積層し、次に絶縁基板５１を個々
の積層体の大きさに応じて切断して形成されている（特
開平６−２０８３９号参照）。
【０００３】
【発明が解決しようとする課題】しかしながら、図５に
示すような積層構造体において、同一幅の導体パターン
を積層形成する際に、設備精度による印刷位置ずれは、
多少なりとも発生する。この場合、重畳の際の位置ずれ
により、上下導体パターン間での重畳面積が変動し、特
にキャパシタンス成分が変動するため、特性のバラツキ
が大きくなった。
示すような積層構造体において、同一幅の導体パターン
を積層形成する際に、設備精度による印刷位置ずれは、
多少なりとも発生する。この場合、重畳の際の位置ずれ
により、上下導体パターン間での重畳面積が変動し、特
にキャパシタンス成分が変動するため、特性のバラツキ
が大きくなった。
【０００４】そこで、本発明の技術的課題は、積層形成
する際の設備精度による印刷位置ずれ分を考慮した幅の
広いパターン導体と、幅の狭いパターン導体とを組み合
わせて積層重畳することにより、印刷位置ずれによる上
下導体パターン間での重畳面積の変動をなくすことがで
き、キャパシタンス成分が変動しない特性精度を高めた
電子部品とその製造方法とを提供することにある。
する際の設備精度による印刷位置ずれ分を考慮した幅の
広いパターン導体と、幅の狭いパターン導体とを組み合
わせて積層重畳することにより、印刷位置ずれによる上
下導体パターン間での重畳面積の変動をなくすことがで
き、キャパシタンス成分が変動しない特性精度を高めた
電子部品とその製造方法とを提供することにある。
【０００５】
【課題を解決するための手段】本発明によれば、基板上
に絶縁層と共に積層された複数の導体パターンを備た電
子部品において、前記複数の導体パターンにおいて重畳
される導体パターンの幅がそれぞれ異なっていることを
特徴とする電子部品が得られる。
に絶縁層と共に積層された複数の導体パターンを備た電
子部品において、前記複数の導体パターンにおいて重畳
される導体パターンの幅がそれぞれ異なっていることを
特徴とする電子部品が得られる。
【０００６】また、本発明の一形態として、最下層の導
体パターンの幅が最も広く、しかも、上層になるに従い
一体パターンの幅が徐々に狭くなることを特徴とする電
子部品が得られる。
体パターンの幅が最も広く、しかも、上層になるに従い
一体パターンの幅が徐々に狭くなることを特徴とする電
子部品が得られる。
【０００７】また、本発明の他の形態としては、最下層
の導体パターンの幅が最も狭く、しかも、上層になるに
従い導体パターンの幅が徐々に、広くなることを特徴と
する電子部品が得られる。
の導体パターンの幅が最も狭く、しかも、上層になるに
従い導体パターンの幅が徐々に、広くなることを特徴と
する電子部品が得られる。
【０００８】さらにまた、本発明によれば、基板上に絶
縁層と共に積層された複数の導体パターンを備えた電子
部品において、前記複数の導体パターンにおいて上層の
導体パターンの幅は直下層の導体パターンに比ベて異な
っていることを特徴とする電子部品の製造方法が得られ
る。
縁層と共に積層された複数の導体パターンを備えた電子
部品において、前記複数の導体パターンにおいて上層の
導体パターンの幅は直下層の導体パターンに比ベて異な
っていることを特徴とする電子部品の製造方法が得られ
る。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１０】図１は本発明の第１の実施の形態による電
子部品の概略構成を示す断面図である。図１を参照し
て、厚さがおよそ０．５ｍｍのセラミックス絶縁基板１
上に、ベンゾシクロブテン等の絶縁層２、その上にＣｕ
薄膜からなる導体パターン３、さらに、同様な樹脂から
なる絶縁層４、その上に導体パターン３より設備精度に
よる印刷位置ずれ分を差し引いた幅の狭い同様な金属薄
膜からなる導体パターン５、さらに、同様の樹脂からな
る絶縁層６、及び導体パターン３と同じ幅の同様な金属
からなる導体パターン７を順次積層し、最後に、絶縁層
８で覆い約３０μｍ厚の積層体を形成している。
子部品の概略構成を示す断面図である。図１を参照し
て、厚さがおよそ０．５ｍｍのセラミックス絶縁基板１
上に、ベンゾシクロブテン等の絶縁層２、その上にＣｕ
薄膜からなる導体パターン３、さらに、同様な樹脂から
なる絶縁層４、その上に導体パターン３より設備精度に
よる印刷位置ずれ分を差し引いた幅の狭い同様な金属薄
膜からなる導体パターン５、さらに、同様の樹脂からな
る絶縁層６、及び導体パターン３と同じ幅の同様な金属
からなる導体パターン７を順次積層し、最後に、絶縁層
８で覆い約３０μｍ厚の積層体を形成している。
【００１１】本発明の実施の形態において、導体パター
ンは、Ｔｉ及びＣｕスパッタ膜を下地とし、Ｃｕ薄膜を
フオトリソグラフィとメッキによって形成している。ま
た、絶縁層は、感光性のものを用いて、塗布、露光等に
よって形成されている。具体的には、次の、本発明の実
施の形態による電子部品の絶縁層と導体パターンとは、
以下のプロセスで製造されている。
ンは、Ｔｉ及びＣｕスパッタ膜を下地とし、Ｃｕ薄膜を
フオトリソグラフィとメッキによって形成している。ま
た、絶縁層は、感光性のものを用いて、塗布、露光等に
よって形成されている。具体的には、次の、本発明の実
施の形態による電子部品の絶縁層と導体パターンとは、
以下のプロセスで製造されている。
【００１２】まず、導体パターンを形成するプロセスに
ついて説明する。絶縁基板又は絶縁樹脂層の一面をプラ
ズマアッシング、及び逆スパッタにより洗浄し、続いて
Ｔｉ薄膜又はさらにＣｕ薄膜をスパッタ法により下地薄
膜を形成する。次に、得られた下地薄膜上にレジストを
塗布して、マスクを介して露光して、現像して所望する
導体パターン形状の凹部を、薄膜上に形成する。次に、
電気Ｃｕメッキを行いレジストを剥離して、導体パター
ン形状のＣｕメッキ膜を備えた前導体パターンをウェッ
トもしくはドライエッチングを行い、導体パターンの下
地薄膜を除去する。ここで導体パターンの上面部分も若
干除去されるが、導体パターンの電気Ｃｕメッキ部分
は、下地簿膜よりも十分に厚いナニめ，導体パターンが失
われることはない。
ついて説明する。絶縁基板又は絶縁樹脂層の一面をプラ
ズマアッシング、及び逆スパッタにより洗浄し、続いて
Ｔｉ薄膜又はさらにＣｕ薄膜をスパッタ法により下地薄
膜を形成する。次に、得られた下地薄膜上にレジストを
塗布して、マスクを介して露光して、現像して所望する
導体パターン形状の凹部を、薄膜上に形成する。次に、
電気Ｃｕメッキを行いレジストを剥離して、導体パター
ン形状のＣｕメッキ膜を備えた前導体パターンをウェッ
トもしくはドライエッチングを行い、導体パターンの下
地薄膜を除去する。ここで導体パターンの上面部分も若
干除去されるが、導体パターンの電気Ｃｕメッキ部分
は、下地簿膜よりも十分に厚いナニめ，導体パターンが失
われることはない。
【００１３】次に、絶縁層を形成するプロセスについて
説明する。
説明する。
【００１４】上記パターンを形成した絶縁樹脂上の導体
パターンをプラズマアッシングにより洗浄し、さらに、
感光性のベンゾシクロブテン樹脂を塗布した後、フォト
リソグラフィにより所望のパターンのマスクを介して、
露光し、現像する。この場合、導体上に必要に応じて貫
通穴もしくは切り欠きを形成する。次に、適切な条件に
てキュアを行い、樹脂を完全に硬化させて、導体パター
ン上に形成された絶縁層となる。
パターンをプラズマアッシングにより洗浄し、さらに、
感光性のベンゾシクロブテン樹脂を塗布した後、フォト
リソグラフィにより所望のパターンのマスクを介して、
露光し、現像する。この場合、導体上に必要に応じて貫
通穴もしくは切り欠きを形成する。次に、適切な条件に
てキュアを行い、樹脂を完全に硬化させて、導体パター
ン上に形成された絶縁層となる。
【００１５】絶縁層材としてポリイミドを用いる場合、
ポリイミドの溶媒にＣｕが溶解し、ポリイミド中にＣｕ
が拡散してしまうため、直接塗布することができない。
よって、Ｃｕ表面にTi等のカバーメタル層を形成する必
要があり、工程が複雑になり、しかも、下地に凹凸があ
る場合は、その上に形成されたポリイミドの絶縁層にも
凹凸が生じ、安定な積層体の形成が困難となる。
ポリイミドの溶媒にＣｕが溶解し、ポリイミド中にＣｕ
が拡散してしまうため、直接塗布することができない。
よって、Ｃｕ表面にTi等のカバーメタル層を形成する必
要があり、工程が複雑になり、しかも、下地に凹凸があ
る場合は、その上に形成されたポリイミドの絶縁層にも
凹凸が生じ、安定な積層体の形成が困難となる。
【００１６】本発明においては、絶縁層材として感光性
のベンゾシクロフテン樹脂を使用することで、Ｃｕ上に
直接塗布することができ、しかも、フォトリソグラフィ
によるパターン形成が可能である。さらに、下地が凹凸
状であっても、形成された絶縁層の表面は平坦化される
ため、簡素な工程で、安定した積層体を形成することが
できる。
のベンゾシクロフテン樹脂を使用することで、Ｃｕ上に
直接塗布することができ、しかも、フォトリソグラフィ
によるパターン形成が可能である。さらに、下地が凹凸
状であっても、形成された絶縁層の表面は平坦化される
ため、簡素な工程で、安定した積層体を形成することが
できる。
【００１７】以上の導体パターンを形成するプロセス
と、絶縁層を形成するプロセスとを繰り返すことによっ
て、図１に示す積層体を得るものである。
と、絶縁層を形成するプロセスとを繰り返すことによっ
て、図１に示す積層体を得るものである。
【００１８】形成された積層体を符号の二点鎖線で示す
位置で切断して、図２（ａ）に示す電子部品本体11を得
る。電子部品本体は、上面両端部分に外部電極と接続さ
れる電極部７ａ，７ｂ，７ｃを備えている。
位置で切断して、図２（ａ）に示す電子部品本体11を得
る。電子部品本体は、上面両端部分に外部電極と接続さ
れる電極部７ａ，７ｂ，７ｃを備えている。
【００１９】次に、図２（ｂ）に示すように、電子部品
本体の両端を覆うように、電極１２ａ，１２ｂ，１２ｃ
を形成して、電子部品を得る。
本体の両端を覆うように、電極１２ａ，１２ｂ，１２ｃ
を形成して、電子部品を得る。
【００２０】図３は、本発明の第２の実施の形態による
電子部品の概略構成を示す断面図である。図４を参照す
ると、厚さがおよそ０．５ｍｍのセラミックス絶縁基板
１上に、ベンゾシクロブテン等の絶縁層１３、その上に
Ｃｕ薄膜からなる導体パターン１４、さらに、同様な樹
脂からなる絶縁層１５、その上に導体パターン１４より
設備精度の印刷位置ずれ分を差し引いた幅の狭い向様な
金属薄膜からなる導体パターン１６、さらに、同様の樹
脂からなる絶縁層１７、及び導体パターン１６より設備
精度の印刷位置ずれ分を差し引いた幅の狭い同様な金属
からなる導体パターン１８を順次積層し、最後に、絶縁
層１９で覆い約３０ｐｍ厚の積層体を形成している。
電子部品の概略構成を示す断面図である。図４を参照す
ると、厚さがおよそ０．５ｍｍのセラミックス絶縁基板
１上に、ベンゾシクロブテン等の絶縁層１３、その上に
Ｃｕ薄膜からなる導体パターン１４、さらに、同様な樹
脂からなる絶縁層１５、その上に導体パターン１４より
設備精度の印刷位置ずれ分を差し引いた幅の狭い向様な
金属薄膜からなる導体パターン１６、さらに、同様の樹
脂からなる絶縁層１７、及び導体パターン１６より設備
精度の印刷位置ずれ分を差し引いた幅の狭い同様な金属
からなる導体パターン１８を順次積層し、最後に、絶縁
層１９で覆い約３０ｐｍ厚の積層体を形成している。
【００２１】本発明の第２の実施の形態において、導体
パターン及び絶縁層は、第１の実施の形態と同様に形成
されている。
パターン及び絶縁層は、第１の実施の形態と同様に形成
されている。
【００２２】図４は、本発明の第３の実施の形態による
電子部品の概略構成を示す断面図である。第３の実施の
形態による電子部品は、第２の実施の形態による電子部
品とは、導体パターンの幅が上方に移動するにつれて次
第に大きくなる構成を有することで異なる。
電子部品の概略構成を示す断面図である。第３の実施の
形態による電子部品は、第２の実施の形態による電子部
品とは、導体パターンの幅が上方に移動するにつれて次
第に大きくなる構成を有することで異なる。
【００２３】図４を参照して、厚さがおよそ０．５mmの
セラミックス絶縁基板１上に、ベンゾシクロブテン等の
絶縁層２０、その上にＣｕ薄膜からなる導体パターン２
１、さらに、同様な樹脂からなる絶縁層２２、その上に
導体パターン２１より設備精度の印刷位置ずれ分を加え
た幅の広い同様な金属薄膜からなる導体パターン２３、
さらに、同様の樹脂からなる絶縁層２４、及び導体パタ
ーン２３より設備精度の印刷位置ずれ分を加えた幅の広
い同様な金属からなる導体パターン２５を順次積層し、
最後に、絶縁層２６で覆い約３０μｍ厚の積層体を形成
している。
セラミックス絶縁基板１上に、ベンゾシクロブテン等の
絶縁層２０、その上にＣｕ薄膜からなる導体パターン２
１、さらに、同様な樹脂からなる絶縁層２２、その上に
導体パターン２１より設備精度の印刷位置ずれ分を加え
た幅の広い同様な金属薄膜からなる導体パターン２３、
さらに、同様の樹脂からなる絶縁層２４、及び導体パタ
ーン２３より設備精度の印刷位置ずれ分を加えた幅の広
い同様な金属からなる導体パターン２５を順次積層し、
最後に、絶縁層２６で覆い約３０μｍ厚の積層体を形成
している。
【００２４】本発明の第３の実施の形態において、導体
パターン及び絶縁層は、第１の実施の形態と同様に形成
されている。
パターン及び絶縁層は、第１の実施の形態と同様に形成
されている。
【００２５】尚、本発明の実施の形態においては、３端
子構造の電子部品を示したが、２端子構造、及び４端子
構造も本発明の実施の形態と向様に製造することができ
る。
子構造の電子部品を示したが、２端子構造、及び４端子
構造も本発明の実施の形態と向様に製造することができ
る。
【００２６】さらに、本発明の実施の形態においては、
外部電極端子を備えた電子部品についてのみ述べたが、
外部電極端子にリード線を半田付けすればリード電子部
品を構成することができることはいうまでもない。
外部電極端子を備えた電子部品についてのみ述べたが、
外部電極端子にリード線を半田付けすればリード電子部
品を構成することができることはいうまでもない。
【００２７】
【発明の効果】以上、説明したように、本発明によれ
ば、積層形成する際の設備精度による印刷位置ずれ分を
考慮した幅の広いパターン導体と、幅の狭いパターン導
体とを組み合わせて積層重畳することにより、印刷位置
ずれによる上下導体パターン間での重畳面積の変動をな
くすことができ、キャパシタンス成分が変動しない特性
精度を高めた電子部品とその製造方法とを提供すること
ができる。
ば、積層形成する際の設備精度による印刷位置ずれ分を
考慮した幅の広いパターン導体と、幅の狭いパターン導
体とを組み合わせて積層重畳することにより、印刷位置
ずれによる上下導体パターン間での重畳面積の変動をな
くすことができ、キャパシタンス成分が変動しない特性
精度を高めた電子部品とその製造方法とを提供すること
ができる。
【図１】本発明の第１の実施の形態による電子部品本体
の概略構成を示す断面図である。
の概略構成を示す断面図である。
【図２】（ａ）は図１の電子部品本体を示す概略図であ
る。（ｂ）は（ａ）の電子部品を示す概略図である。
る。（ｂ）は（ａ）の電子部品を示す概略図である。
【図３】本発明の第２の実施の形態による電子部品本体
の概略構成を示す断面図である。
の概略構成を示す断面図である。
【図４】本発明の第３の実施の形態による電子部品本体
の概略構成を示す断面図である。
の概略構成を示す断面図である。
【図５】従来技術による電子部品の一例を示す断面図で
ある。
ある。
１、 ５１ 絶縁基板 ２、 ４、 ６、 ８、 １３、 １５、 １７、 １
９ 絶縁層 ２０、 ２２、 ２４、 ２６ 絶縁層 ５２、 ５４、 ５６、 ５８ 絶縁層 ３、 ５、 ７、 １４、 １６、 １８、 ２１
導体パターン ２３、 ２５、 ５３、 ５５、 ５７ 導体パタ
ーン ７ａ、 ７ｂ、 ７ｃ 電極部 １１ 電子部品本体 １２ａ 、 １２ｂ、 １２ｃ 電極
９ 絶縁層 ２０、 ２２、 ２４、 ２６ 絶縁層 ５２、 ５４、 ５６、 ５８ 絶縁層 ３、 ５、 ７、 １４、 １６、 １８、 ２１
導体パターン ２３、 ２５、 ５３、 ５５、 ５７ 導体パタ
ーン ７ａ、 ７ｂ、 ７ｃ 電極部 １１ 電子部品本体 １２ａ 、 １２ｂ、 １２ｃ 電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｆ 41/04 Ｈ０１Ｆ 41/12 Ｂ 41/12 15/14
Claims (6)
- 【請求項１】 基板上に絶縁層と共に積層された複数の
導体パターンを備えた電子部品において、該複数の導体
パターンにおいて重畳される導体パターンの幅がそれぞ
れ異なっていることを特徴とする電子部品。 - 【請求項２】 請求項１の電子部品において、最下層の
導体パターンの幅が最も広く、しかも、上層になるに従
い導体パターンの幅が徐々に狭くなることを特徴とする
電子部品。 - 【請求項３】 請求項１の電子部品において、最下層の
導体パターンの幅が最も狭く、しかも、上層になるに従
い導体パターンの幅が徐々に広くなることを特徴とする
電子部品。 - 【請求項４】 請求項１記載の電子部品において、前記
絶縁層は感光性べンゾシクロブテン樹脂からなることを
特徴とする電子部品。 - 【請求項５】 基板上に絶縁層と共に積層された複数の
導体パターンを備えた電子部品において、前記複数の導
体パターンにおいて上層の導体パターンの幅は直下層の
導体パターンと比ベて異なっていることを特徴とする電
子部品の製造方法。 - 【請求項６】 請求項５記載の電子部品の製造方法にお
いて、前記絶縁層は感光性べンゾシクロブテン樹脂から
なることを特徴とする電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9250571A JPH1197243A (ja) | 1997-09-16 | 1997-09-16 | 電子部品及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9250571A JPH1197243A (ja) | 1997-09-16 | 1997-09-16 | 電子部品及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1197243A true JPH1197243A (ja) | 1999-04-09 |
Family
ID=17209879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9250571A Pending JPH1197243A (ja) | 1997-09-16 | 1997-09-16 | 電子部品及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1197243A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004095860A (ja) * | 2002-08-30 | 2004-03-25 | Murata Mfg Co Ltd | 積層型コイル部品及びその製造方法 |
| JP2006049432A (ja) * | 2004-08-02 | 2006-02-16 | Murata Mfg Co Ltd | 積層型電子部品 |
| WO2006073092A1 (ja) * | 2005-01-07 | 2006-07-13 | Murata Manufacturing Co., Ltd. | 積層コイル |
| WO2006123467A1 (ja) * | 2005-05-18 | 2006-11-23 | Murata Manufacturing Co., Ltd. | 電子部品 |
| JP2015005632A (ja) * | 2013-06-21 | 2015-01-08 | 株式会社村田製作所 | 積層コイルの製造方法 |
| JP2015026760A (ja) * | 2013-07-29 | 2015-02-05 | 株式会社村田製作所 | 積層コイル |
| US20160027578A1 (en) * | 2013-11-28 | 2016-01-28 | Murata Manufacturing Co., Ltd. | Method of manufacturing multilayer board, multilayer board, and electromagnet |
| JP2017224791A (ja) * | 2016-06-17 | 2017-12-21 | 太陽誘電株式会社 | コモンモードチョークコイル |
| US20190057803A1 (en) * | 2016-05-19 | 2019-02-21 | Murata Manufacturing Co., Ltd. | Multilayer substrate and a manufacturing method of the multilayer substrate |
| JP2019083325A (ja) * | 2019-01-07 | 2019-05-30 | 太陽誘電株式会社 | コモンモードチョークコイル |
| US10636561B2 (en) * | 2015-02-19 | 2020-04-28 | Panasonic Intellectual Property Management, Co., Ltd. | Common mode noise filter |
| WO2022044689A1 (ja) * | 2020-08-26 | 2022-03-03 | 株式会社オートネットワーク技術研究所 | コイル部品 |
-
1997
- 1997-09-16 JP JP9250571A patent/JPH1197243A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004095860A (ja) * | 2002-08-30 | 2004-03-25 | Murata Mfg Co Ltd | 積層型コイル部品及びその製造方法 |
| JP2006049432A (ja) * | 2004-08-02 | 2006-02-16 | Murata Mfg Co Ltd | 積層型電子部品 |
| WO2006073092A1 (ja) * | 2005-01-07 | 2006-07-13 | Murata Manufacturing Co., Ltd. | 積層コイル |
| US7719398B2 (en) | 2005-01-07 | 2010-05-18 | Murata Manufacturing Co., Ltd. | Laminated coil |
| WO2006123467A1 (ja) * | 2005-05-18 | 2006-11-23 | Murata Manufacturing Co., Ltd. | 電子部品 |
| JPWO2006123467A1 (ja) * | 2005-05-18 | 2008-12-25 | 株式会社村田製作所 | 電子部品 |
| JP4535126B2 (ja) * | 2005-05-18 | 2010-09-01 | 株式会社村田製作所 | 電子部品 |
| JP2015005632A (ja) * | 2013-06-21 | 2015-01-08 | 株式会社村田製作所 | 積層コイルの製造方法 |
| JP2015026760A (ja) * | 2013-07-29 | 2015-02-05 | 株式会社村田製作所 | 積層コイル |
| US20160027578A1 (en) * | 2013-11-28 | 2016-01-28 | Murata Manufacturing Co., Ltd. | Method of manufacturing multilayer board, multilayer board, and electromagnet |
| US9934905B2 (en) * | 2013-11-28 | 2018-04-03 | Murata Manufacturing Co., Ltd. | Method of manufacturing multilayer board, multilayer board, and electromagnet |
| US10636561B2 (en) * | 2015-02-19 | 2020-04-28 | Panasonic Intellectual Property Management, Co., Ltd. | Common mode noise filter |
| US20190057803A1 (en) * | 2016-05-19 | 2019-02-21 | Murata Manufacturing Co., Ltd. | Multilayer substrate and a manufacturing method of the multilayer substrate |
| US11923123B2 (en) * | 2016-05-19 | 2024-03-05 | Murata Manufacturing Co., Ltd. | Multilayer substrate and a manufacturing method of the multilayer substrate |
| JP2017224791A (ja) * | 2016-06-17 | 2017-12-21 | 太陽誘電株式会社 | コモンモードチョークコイル |
| JP2019083325A (ja) * | 2019-01-07 | 2019-05-30 | 太陽誘電株式会社 | コモンモードチョークコイル |
| WO2022044689A1 (ja) * | 2020-08-26 | 2022-03-03 | 株式会社オートネットワーク技術研究所 | コイル部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7408435B2 (en) | Coil component | |
| KR100690106B1 (ko) | 코일기판과 그 제조방법 | |
| KR100282010B1 (ko) | 전자부품 | |
| JP4450071B2 (ja) | 電子部品 | |
| WO2006011291A1 (ja) | 電子部品の製造方法および親基板および電子部品 | |
| JP4317107B2 (ja) | 有機材料系絶縁層を有する電子素子及びその製造方法 | |
| JPH1197243A (ja) | 電子部品及びその製造方法 | |
| JP3000579B2 (ja) | チップコイルの製造方法 | |
| JP2982193B2 (ja) | 高周波コイルの製造方法 | |
| WO2019235510A1 (ja) | コイル部品及びその製造方法 | |
| JP3827311B2 (ja) | コモンモードチョークコイルの製造方法 | |
| JP2005044952A (ja) | コモンモードチョークコイル及びその製造方法並びにコモンモードチョークコイルアレイ | |
| JPH11340041A (ja) | 電子部品とその製造方法 | |
| JPH09270332A (ja) | 電子部品 | |
| JP3467615B2 (ja) | 電子部品及びその製造方法 | |
| JPH10256041A (ja) | 電子部品及びその製造方法 | |
| JPH09270330A (ja) | 電子部品 | |
| WO1991019303A1 (en) | High frequency coil and method of manufacturing the same | |
| JP3144596B2 (ja) | 薄膜電子部品及びその製造方法 | |
| JPH09270329A (ja) | 電子部品及びその製造方法 | |
| JP2002359115A (ja) | チップ型コモンモードチョークコイル | |
| JP4178896B2 (ja) | Ｌｒ複合部品 | |
| JPH09270324A (ja) | 電子部品 | |
| JP2000049013A (ja) | 電子部品 | |
| JPH09270355A (ja) | 電子部品及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031126 |