WO2016013593A1 - 接続体、及び接続体の製造方法 - Google Patents

接続体、及び接続体の製造方法 Download PDF

Info

Publication number
WO2016013593A1
WO2016013593A1 PCT/JP2015/070884 JP2015070884W WO2016013593A1 WO 2016013593 A1 WO2016013593 A1 WO 2016013593A1 JP 2015070884 W JP2015070884 W JP 2015070884W WO 2016013593 A1 WO2016013593 A1 WO 2016013593A1
Authority
WO
WIPO (PCT)
Prior art keywords
bump
output
distance
bumps
terminal
Prior art date
Application number
PCT/JP2015/070884
Other languages
English (en)
French (fr)
Inventor
怜司 塚尾
Original Assignee
デクセリアルズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by デクセリアルズ株式会社 filed Critical デクセリアルズ株式会社
Priority to KR1020237000997A priority Critical patent/KR102637835B1/ko
Priority to US15/324,759 priority patent/US10373927B2/en
Priority to CN201580035591.9A priority patent/CN106664804A/zh
Priority to KR1020167033437A priority patent/KR20170033266A/ko
Publication of WO2016013593A1 publication Critical patent/WO2016013593A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/28Adhesive materials or arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13012Shape in top view
    • H01L2224/13013Shape in top view being rectangular or square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13017Shape in side view being non uniform along the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13018Shape in side view comprising protrusions or indentations
    • H01L2224/13019Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401Structure
    • H01L2224/1403Bump connectors having different sizes, e.g. different diameters, heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141Disposition
    • H01L2224/1412Layout
    • H01L2224/1413Square or rectangular array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601Structure
    • H01L2224/16012Structure relative to the bonding area, e.g. bond pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29316Lead [Pb] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29324Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29357Cobalt [Co] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29371Chromium [Cr] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29499Shape or distribution of the fillers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75252Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757Means for aligning
    • H01L2224/75753Means for optical alignment, e.g. sensors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759Means for monitoring the connection process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81121Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81136Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141Guiding structures both on and outside the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/81201Compression bonding
    • H01L2224/81203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312Aligning
    • H01L2224/83121Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312Aligning
    • H01L2224/83121Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/83201Compression bonding
    • H01L2224/83203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9211Parallel connecting processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/141Analog devices
    • H01L2924/1426Driver
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70Coupling devices
    • H01R12/7076Coupling devices for connection between PCB and component, e.g. display
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02Contact members
    • H01R13/22Contacts for co-operating by abutting
    • H01R13/24Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • H01R13/2414Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means conductive elastomers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/04Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation using electrically conductive adhesives
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0263Details about a collection of particles
    • H05K2201/0269Non-uniform distribution or concentration of particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09409Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components

Definitions

  • the present invention relates to a connection body in which an electronic component and a circuit board are connected, and more particularly to a connection body in which an electronic component is connected to a circuit board via an adhesive containing conductive particles, and a method for manufacturing the connection body.
  • This application includes Japanese Patent Application No. 2014-149298 filed on July 22, 2014 in Japan, and Japanese Patent Application No. 2014-242270 filed on November 28, 2014 in Japan. On the basis of priority, and these applications are incorporated herein by reference.
  • liquid crystal display devices and organic EL panels have been used as various display means such as televisions, PC monitors, mobile phones, smart phones, portable game machines, tablet terminals, wearable terminals, and in-vehicle monitors.
  • the driving IC is directly mounted on the glass substrate of the display panel using an anisotropic conductive film (ACF).
  • ACF anisotropic conductive film
  • a plurality of transparent electrodes made of ITO (indium tin oxide) or the like are formed on a glass substrate on which an IC or a flexible substrate is mounted, and an electronic component such as an IC or a flexible substrate is connected to the transparent electrode.
  • the electronic component connected to the glass substrate has a plurality of electrode terminals formed on the mounting surface corresponding to the transparent electrodes, and is thermocompression-bonded on the glass substrate through the anisotropic conductive film, thereby A transparent electrode is connected.
  • An anisotropic conductive film is a film in which conductive particles are mixed in a binder resin, and heat conduction is performed between two conductors to provide electrical continuity between the conductors with the conductive particles. Resin maintains the mechanical connection between the conductors.
  • a highly reliable thermosetting binder resin is usually used, but a photocurable binder resin or a photothermal binder resin may be used.
  • the anisotropic conductive film When connecting an electronic component to a transparent electrode via such an anisotropic conductive film, first, the anisotropic conductive film is temporarily pasted onto the transparent electrode of the glass substrate by a temporary pressure bonding means. Subsequently, after mounting the electronic component on the glass substrate via the anisotropic conductive film to form a temporary connection body, the electronic component is moved to the transparent electrode side together with the anisotropic conductive film by a thermocompression bonding means such as a thermocompression bonding head. Heat and press. By the heating by the thermocompression bonding head, the anisotropic conductive film undergoes a thermosetting reaction, whereby the electronic component is bonded onto the transparent electrode.
  • a thermocompression bonding means such as a thermocompression bonding head.
  • the input bumps 51 are arranged in a line along one side edge 50a on the mounting surface of the glass substrate 56.
  • An input bump region 52 is formed, and an output bump region 54 in which output bumps 53 are arranged in two rows in a staggered manner is provided along the other side edge 50b opposite to one side edge 50a.
  • the bump arrangement varies depending on the type of IC chip. In general, a bumped IC chip has a larger number of output bumps 53 than the number of input bumps 51, and the area of the output bump area 54 is larger than the area of the input bump area 52.
  • the shape of the input bump 51 is larger than that of the output bump 53.
  • the bumped IC chip 50 is separated by forming the input bump 51 on one side of the pair of side edges facing each other and forming the output bump 53 on the other side, and no bump is formed in the central portion. There is an area.
  • the IC chip 50 has different bump arrangements and sizes of the input bumps 51 and the output bumps 53 and is asymmetrically arranged on the mounting surface.
  • an IC chip such as a driving IC used for various liquid crystal display panels such as a smart phone
  • output signals corresponding to each pixel increase, and output bumps tend to increase.
  • the input bumps 51 formed on one side edge are arranged in a row while the output bumps 53 formed on the other side edge are arranged in two rows or three or more rows. .
  • the IC chip 50 is also designed to be wider and thinner, and the area between input and output bumps increases. The area between the bumps is easily deformed with respect to the pressing in the direction.
  • the conductive particles 60 are crushed by the input / output bumps 51 and 53 of the IC chip 50 and the transparent electrode 57 of the glass substrate 56 in the inspection process after the connection, thereby providing conductivity. It is also done to confirm that it is secured.
  • the inspection after the connection may be performed by an appearance inspection in which the impression of the conductive particles 60 appearing on the transparent electrode 57 is observed from the back surface of the glass substrate 56.
  • the quality of the indentation is a sensory evaluation by human visual inspection, and it has an ambiguity as a judgment criterion, and is compared with a peripheral part where the conductive particles 60 do not exist. If the conductive particles 60 overlap with each other, or if the conductive particles 60 are continuously in contact with or excessively close to each other in the in-plane direction of the transparent electrode 57, the indentation is distinguished from the surrounding portion, that is, the contrast. In addition, the visibility may be reduced due to the influence of color and color, and there is a possibility that a quick and accurate visual inspection cannot be performed.
  • the present invention determines whether or not the conductive particles are appropriately crushed between the bump formed on the outer edge of the IC chip and the electrode of the circuit board on which the IC chip is mounted to ensure good electrical conductivity. It is an object of the present invention to provide a connection body and a method for manufacturing the connection body, which can be easily determined by comparing the bumps formed inside the IC chip with the indentation of the electrodes of the circuit board.
  • connection body includes a circuit board in which a plurality of terminal arrays in which a plurality of terminals are arranged in parallel in a width direction orthogonal to the terminal arrangement direction, and the plurality of terminals.
  • An anisotropic conductive adhesive in which a plurality of bumps in which a plurality of bumps are arranged is arranged in parallel in a width direction orthogonal to the bump arrangement direction, and conductive particles are arranged.
  • the distance between the circuit board and the electronic component It is larger than the distance between the terminals arranged opposite to each other and the bumps.
  • a plurality of bumps are arranged in accordance with a circuit board in which a plurality of terminal rows in which a plurality of terminals are arranged are arranged in parallel in the width direction, and the plurality of terminal rows.
  • the distance between the terminals and the bumps arranged on the outer sides of the circuit board and the electronic component is such that the distance between the circuit board and the electronic component is It is larger than the distance between the terminals arranged opposite to each other and the bumps.
  • the circuit board and the electronic component are arranged opposite to each other. Even when the distance between the terminal and the bump is larger than the distance between the opposing terminal and the bump arranged on each inner side of the circuit board and the electronic component, the distance between the terminal and the bump arranged on the inner side It is suppressed within a predetermined range. Therefore, according to the present invention, good electrical conductivity can be ensured between the terminals arranged on the outer side and the bumps as well as between the terminals arranged on the inner side and the bumps.
  • FIG. 1 is a cross-sectional view of a liquid crystal display panel shown as an example of a connection body.
  • FIG. 2 is a bottom view showing a state of indentations appearing at the input / output terminals as seen from the back surface of the transparent substrate.
  • FIG. 3 is a cross-sectional view showing a connection process between the liquid crystal driving IC and the transparent substrate.
  • FIG. 4 is a plan view showing electrode terminals (bumps) and inter-terminal spaces of the liquid crystal driving IC.
  • FIG. 5 is a cross-sectional view showing an anisotropic conductive film.
  • FIG. 6 is a plan view showing an anisotropic conductive film in which conductive particles are regularly arranged in a lattice shape.
  • FIG. 1 is a cross-sectional view of a liquid crystal display panel shown as an example of a connection body.
  • FIG. 2 is a bottom view showing a state of indentations appearing at the input / output terminals as seen from the back surface of
  • FIG. 7 is a plan view illustrating a measurement position of the distance between the bump and the terminal of the evaluation IC according to the example.
  • FIG. 8 is a cross-sectional view illustrating the measurement position of the distance between the bump and the terminal of the evaluation IC according to the example.
  • FIGS. 9A to 9C are cross-sectional views showing only the bumps on which the uneven portions are formed.
  • FIG. 10A is a plan view of a liquid crystal driving IC
  • FIG. 10B is a cross-sectional view showing a connection process.
  • FIG. 11 is a cross-sectional view showing a state in which the liquid crystal driving IC is warped.
  • connection body to which the present invention is applied and a method for manufacturing the connection body will be described in detail with reference to the drawings.
  • the present invention is not limited to the following embodiments, and various modifications can be made without departing from the scope of the present invention.
  • the drawings are schematic, and the ratio of each dimension may be different from the actual one. Specific dimensions should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.
  • the liquid crystal display panel 10 includes two transparent substrates 11 and 12 made of a glass substrate and the like, and the transparent substrates 11 and 12 are bonded to each other by a frame-shaped seal 13. .
  • the liquid crystal 14 is sealed in a space surrounded by the transparent substrates 11 and 12 to form a panel display unit 15.
  • the transparent substrates 11 and 12 have a pair of striped transparent electrodes 16 and 17 made of ITO (Indium Tin Oxide) or the like on both inner surfaces facing each other so as to intersect each other.
  • the transparent electrodes 16 and 17 are configured such that a pixel as a minimum unit of liquid crystal display is configured by the intersection of the transparent electrodes 16 and 17.
  • one transparent substrate 12 is formed to have a larger planar dimension than the other transparent substrate 11, and an edge 12a of the formed transparent substrate 12 has an electronic component.
  • a mounting portion 27 on which the liquid crystal driving IC 18 is mounted is provided. 2 and 3, the mounting unit 27 includes an input terminal row 20 in which a plurality of input terminals 19 of the transparent electrode 17 are arranged, and an output terminal row 22 in which a plurality of output terminals 21 are arranged,
  • a substrate-side alignment mark 31 is formed so as to overlap the IC-side alignment mark 32 provided on the liquid crystal driving IC 18.
  • the mounting unit 27 includes, for example, a first terminal region 27a in which one input terminal row 20 is formed, and two output terminal rows 22a and 22b arranged in parallel in the width direction orthogonal to the arrangement direction of the output terminals 21. And a second terminal region 27b.
  • the output terminal 21 and the output terminal row 22 include a first output terminal row 22a in which the first output terminals 21a are arranged on the inner side, that is, the input terminal row 20 side, and a second output on the outer side, that is, the outer edge side of the mounting portion 27. And a second output terminal row 22b in which the terminals 21b are arranged.
  • the liquid crystal driving IC 18 can selectively apply a liquid crystal driving voltage to the pixels to change the alignment of the liquid crystal partially to perform a predetermined liquid crystal display.
  • the liquid crystal driving IC 18 has an input in which a plurality of input bumps 23 electrically connected to the input terminal 19 of the transparent electrode 17 are arranged on the mounting surface 18 a on the transparent substrate 12.
  • An output bump row 26 in which a plurality of output bumps 25 that are electrically connected to the bump row 24 and the output terminal 21 of the transparent electrode 17 are arranged is formed.
  • the input bumps 23 and the output bumps 25 for example, copper bumps, gold bumps, or copper bumps plated with gold are suitably used.
  • the first bump region 18b in which the input bumps 23 are arranged in a line along one side edge of the mounting surface 18a and the width direction orthogonal to the arrangement direction of the output bumps 25 are arranged in parallel.
  • the output bump 25 and the output bump row 26 include a first output bump row 26a in which the first output bumps 25a are arranged on the inner side, that is, the input bump row 24 side, and a second output on the outer side, that is, the outer edge side of the mounting surface 18a.
  • the first and second output bumps 25a and 25b are arranged in a staggered manner in a plurality of rows along the other side edge facing the one side edge.
  • the input / output bumps 23 and 25 and the input / output terminals 19 and 21 provided on the mounting portion 27 of the transparent substrate 12 are formed with the same number and the same pitch, respectively, so that the transparent substrate 12 and the liquid crystal driving IC 18 are aligned. Connected by being connected.
  • one or a plurality of input bump rows 24 are provided on one side edge of the mounting surface 18a. Any configuration in which the output bump rows 26 are arranged in one or a plurality of rows on the other side edge may be employed.
  • a part of the input / output bumps 23 and 25 arranged in a line may be a plurality of lines, and a part of the input / output bumps 23 and 25 arranged in a line may be a line. Good.
  • the input / output bump rows 24 and 26 may be formed in a straight array in which the arrays of the plurality of input / output bumps 23 and 25 are parallel and adjacent bumps are arranged in parallel.
  • 23 and 25 may be formed in a staggered arrangement in which adjacent bumps are evenly displaced from each other in parallel.
  • the input / output bumps 23 and 25 may be arranged along the long side of the IC substrate, and the side bumps may be formed along the short side of the IC substrate.
  • the input / output bumps 23 and 25 may be formed with the same dimensions or different dimensions.
  • the input / output bump rows 24 and 26 the input / output bumps 23 and 25 formed with the same dimensions may be arranged symmetrically or asymmetrically.
  • the input / output bumps 23 and 25 formed with different dimensions may be arranged asymmetrically. May be.
  • liquid crystal driving IC 18 With recent miniaturization and higher functionality of liquid crystal display devices and other electronic devices, electronic components such as the liquid crystal driving IC 18 are required to be smaller and lower in height, and the input / output bumps 23 and 25 are also high in height. Is low (for example, 6 to 15 ⁇ m).
  • the liquid crystal driving IC 18 is formed with an IC side alignment mark 32 for alignment with the transparent substrate 12 by being superimposed on the mounting surface 18a with the substrate side alignment mark 31. Since the wiring pitch of the transparent electrodes 17 of the transparent substrate 12 and the fine pitches of the input / output bumps 23 and 25 of the liquid crystal driving IC 18 are increasing, the liquid crystal driving IC 18 and the transparent substrate 12 are aligned with high precision. Adjustment is required.
  • the substrate side alignment mark 31 and the IC side alignment mark 32 various marks that can be aligned with the transparent substrate 12 and the liquid crystal driving IC 18 can be used.
  • the liquid crystal driving IC 18 is connected to the input / output terminals 19 and 21 of the transparent electrode 17 formed in the mounting portion 27 using the anisotropic conductive film 1 as an adhesive for circuit connection.
  • the anisotropic conductive film 1 contains conductive particles 4, and input / output bumps 23 and 25 of the liquid crystal driving IC 18 and input / output terminals 19 of the transparent electrode 17 formed on the mounting portion 27 of the transparent substrate 12. 21 is electrically connected through the conductive particles 4.
  • the anisotropic conductive film 1 is thermocompression bonded by the thermocompression bonding head 33 to fluidize the binder resin, so that the conductive particles 4 are connected to the input / output terminals 19 and 21 and the input / output bumps 23 and 25 of the liquid crystal driving IC 18.
  • the binder resin is cured in this state. Thereby, the anisotropic conductive film 1 electrically and mechanically connects the transparent substrate 12 and the liquid crystal driving IC 18.
  • an alignment film 28 subjected to a predetermined rubbing process is formed on both the transparent electrodes 16 and 17, and the initial alignment of liquid crystal molecules is regulated by the alignment film 28.
  • a pair of polarizing plates 29a and 29b are disposed outside the transparent substrates 11 and 12, and the light transmitted from a light source (not shown) such as a backlight is transmitted by these polarizing plates 29a and 29b. The vibration direction is regulated.
  • an anisotropic conductive film (ACF) 1 usually has a binder resin layer (adhesive layer) 3 containing conductive particles 4 on a release film 2 as a base material. It is formed.
  • the anisotropic conductive film 1 is a thermosetting adhesive or a photo-curing adhesive such as ultraviolet rays, and is attached to the mounting portion 27 where the input / output terminals 19 and 21 of the transparent substrate 12 of the liquid crystal display panel 10 are formed.
  • the liquid crystal driving IC 18 is mounted and fluidized by being thermally pressed by the thermocompression bonding head 33, and the conductive particles 4 are opposed to the input / output terminals 19 and 21 of the transparent electrode 17 and the liquid crystal driving IC 18 inserted. It is crushed between the output bumps 23 and 25, and is cured in a state where the conductive particles are crushed by heating or ultraviolet irradiation. Thereby, the anisotropic conductive film 1 can connect the transparent substrate 12 and the liquid crystal driving IC 18 to make them conductive.
  • the anisotropic conductive film 1 has regular conductive particles 4 in a predetermined pattern on a normal binder resin layer 3 containing a film-forming resin, a thermosetting resin, a latent curing agent, a silane coupling agent and the like. Is arranged.
  • the release film 2 that supports the binder resin layer 3 includes, for example, a release agent such as silicone on PET (PolyEthylene Terephthalate), OPP (Oriented Polypropylene), PMP (Poly-4-methylpentene-1), PTFE (Polytetrafluoroethylene), and the like. It coats and prevents the anisotropic conductive film 1 from drying, and maintains the shape of the anisotropic conductive film 1.
  • a release agent such as silicone on PET (PolyEthylene Terephthalate), OPP (Oriented Polypropylene), PMP (Poly-4-methylpentene-1), PTFE (Polytetrafluoroethylene), and the like. It coats and prevents the anisotropic conductive film 1 from drying, and maintains the shape of the anisotropic conductive film 1.
  • the film-forming resin contained in the binder resin layer 3 is preferably a resin having an average molecular weight of about 10,000 to 80,000.
  • the film forming resin include various resins such as an epoxy resin, a modified epoxy resin, a urethane resin, and a phenoxy resin. Among these, phenoxy resin is particularly preferable from the viewpoint of film formation state, connection reliability, and the like.
  • thermosetting resin is not particularly limited, and examples thereof include commercially available epoxy resins and acrylic resins.
  • the epoxy resin is not particularly limited.
  • naphthalene type epoxy resin biphenyl type epoxy resin, phenol novolac type epoxy resin, bisphenol type epoxy resin, stilbene type epoxy resin, triphenolmethane type epoxy resin, phenol aralkyl type epoxy resin.
  • an acrylic compound, liquid acrylate, etc. can be selected suitably.
  • what made acrylate the methacrylate can also be selected from methyl acrylate, ethyl acrylate, isopropy
  • the latent curing agent is not particularly limited, and examples thereof include various curing agents such as a heat curing type and a UV curing type.
  • the latent curing agent does not normally react, but is activated by various triggers selected according to applications such as heat, light, and pressure, and starts the reaction.
  • the activation method of the thermal activation type latent curing agent includes a method of generating active species (cation, anion, radical) by a dissociation reaction by heating, etc., and it is stably dispersed in the epoxy resin near room temperature, and epoxy at high temperature
  • active species cation, anion, radical
  • Thermally active latent curing agents include imidazole, hydrazide, boron trifluoride-amine complexes, sulfonium salts, amine imides, polyamine salts, dicyandiamide, etc., and modified products thereof. The above mixture may be sufficient. Among these, a microcapsule type imidazole-based latent curing agent is preferable.
  • the silane coupling agent is not particularly limited, and examples thereof include an epoxy type, an amino type, a mercapto sulfide type, and a ureido type. By adding the silane coupling agent, the adhesion at the interface between the organic material and the inorganic material is improved.
  • Examples of the conductive particles 4 include any known conductive particles used in the anisotropic conductive film 1.
  • Examples of the conductive particles 4 include particles of various metals and metal alloys such as nickel, iron, copper, aluminum, tin, lead, chromium, cobalt, silver, gold, metal oxide, carbon, graphite, glass, ceramic, Examples thereof include those in which the surface of particles such as plastic is coated with metal, or those in which the surface of these particles is further coated with an insulating thin film.
  • examples of the resin particle include an epoxy resin, a phenol resin, an acrylic resin, an acrylonitrile / styrene (AS) resin, a benzoguanamine resin, a divinylbenzene resin, a styrene resin, and the like. Can be mentioned.
  • the size of the conductive particles 4 is preferably 1 to 10 ⁇ m, but the present invention is not limited to this.
  • the conductive particles 4 are regularly arranged in a predetermined arrangement pattern in a plan view, and are arranged in a lattice shape, for example, as shown in FIG. 6.
  • the anisotropic conductive film 1 in which the conductive particles 4 are regularly arranged in a plan view on the outer sides of the mounting portion 27 of the transparent substrate 12 and the mounting surface 18a of the liquid crystal driving IC 18.
  • the distance between the arrayed second output terminals 21b and the second output bump 25b is 130 with respect to the distance between the arrayed first output terminals 21a and the first output bump 25a.
  • the anisotropic conductive film 1 is regularly arranged in a plan view, so that the adjacent input / output bumps 23 of the liquid crystal driving IC 18 are compared with the case where the conductive particles 4 are randomly dispersed. , 25, and the space 35 between the terminals is reduced, and the area between the terminals is reduced, and even when the conductive particles 4 are filled with a high density, in the connection process of the liquid crystal driving IC 18, the conductive particles 4 are aggregated. A short circuit between bumps in the space 35 between the input / output bumps 23 and 25 can be prevented.
  • the anisotropic conductive film 1 prevents the occurrence of density due to aggregation of the conductive particles 4 even when the binder resin layer 3 is filled with high density by arranging the conductive particles 4 regularly. Has been. Therefore, according to the anisotropic conductive film 1, the conductive particles 4 can be captured also at the input / output terminals 19 and 21 and the input / output bumps 23 and 25 that are fine pitched. The arrangement pattern of the conductive particles 4 can be arbitrarily set.
  • an anisotropic conductive film 1 for example, a pressure-sensitive adhesive is applied on a stretchable sheet, the conductive particles 4 are arranged in a single layer thereon, and then the sheet is stretched at a desired stretch ratio.
  • the shape of the anisotropic conductive film 1 is not particularly limited.
  • the anisotropic conductive film 1 has a long tape shape that can be wound around a take-up reel 6 and is cut and used for a predetermined length. can do.
  • molded the thermosetting resin composition which regularly arranged the electroconductive particle 4 in the binder resin layer 3 as the anisotropic conductive film 1 in the film form is not limited to this.
  • an insulating adhesive layer made of only the binder resin 3 and a conductive particle-containing layer made of the binder resin 3 in which the conductive particles 4 are regularly arranged are laminated. It can be configured.
  • the anisotropic conductive film 1 is arranged in a single layer as shown in FIG. 5, and the conductive particles 4 extend over a plurality of binder resin layers 3. May be arranged and regularly arranged in a plan view.
  • the anisotropic conductive film 1 may be a single dispersion at a predetermined distance in at least one layer of a multilayer structure.
  • the anisotropic conductive film 1 has a structure in which an insulating adhesive layer made of only the binder resin 3 and a conductive particle containing layer made of the binder resin 3 in which the conductive particles 4 are regularly arranged are laminated.
  • the containing layer may have a higher viscosity than the insulating adhesive layer.
  • the liquid crystal driving IC 18 and the transparent substrate 12 have a good terminal-bump distance not only in the inner terminal row and bump row but also in the outer terminal row and bump row.
  • connection process Next, a connection process for connecting the liquid crystal driving IC 18 to the transparent substrate 12 will be described. First, the anisotropic conductive film 1 is temporarily attached on the mounting portion 27 where the input / output terminals 19 and 21 of the transparent substrate 12 are formed. Next, the transparent substrate 12 is placed on the stage of the connection device, and the liquid crystal driving IC 18 is disposed on the mounting portion 27 of the transparent substrate 12 via the anisotropic conductive film 1.
  • thermocompression bonding head 33 heated to a predetermined temperature for curing the binder resin layer 3 is hot-pressed from above the liquid crystal driving IC 18 at a predetermined pressure and time.
  • the binder resin layer 3 of the anisotropic conductive film 1 exhibits fluidity and flows out from between the mounting surface 18a of the liquid crystal driving IC 18 and the mounting portion 27 of the transparent substrate 12, and the conductive in the binder resin layer 3
  • the conductive particles 4 are sandwiched between the input / output bumps 23 and 25 of the liquid crystal driving IC 18 and the input / output terminals 19 and 21 of the transparent substrate 12 and are crushed.
  • the conductive particles 4 are electrically connected between the input / output bumps 23 and 25 and the input / output terminals 19 and 21, and the binder resin heated by the thermocompression bonding head 33 in this state is cured. To do. Thereby, the liquid crystal display panel 10 in which electrical conductivity is ensured between the input / output bumps 23 and 25 of the liquid crystal driving IC 18 and the input / output terminals 19 and 21 formed on the transparent substrate 12 can be manufactured.
  • the pressing marks of the conductive particles 4 sandwiched between the input / output bumps 23 and 25 and the input / output terminals 19 and 21 appear as indentations in the input / output terminals 19 and 21, as shown in FIG. Observation from the back surface of the transparent substrate 12 becomes possible.
  • the conductive particles 4 that are not between the input / output bumps 23 and 25 and the input / output terminals 19 and 21 are dispersed in the binder resin in the space 35 between the adjacent input / output bumps 23 and 25, and are electrically insulated. The state is maintained. Therefore, the liquid crystal display panel 10 is electrically connected only between the input / output bumps 23 and 25 of the liquid crystal driving IC 18 and the input / output terminals 19 and 21 of the transparent substrate 12.
  • the anisotropic conductive film 1 is not limited to the thermosetting type, and may be a photo-curing type or a photo-heat combined type adhesive as long as pressure connection is performed.
  • the distances between the second output terminals 21b and the second output bumps 25b arranged on the outer sides of the mounting portion 27 of the transparent substrate 12 and the mounting surface 18a of the liquid crystal driving IC 18 are as follows. It is larger than the distance between the first output terminal 21a and the first output bump 25a arranged inside. This is because the liquid crystal driving IC 18 is heated and pressed by the thermocompression bonding head 33 when it is connected to the transparent substrate 12, so that the anisotropic conductive film is formed in the central region where the input / output bumps 23 and 25 are not formed. This is because the removal of the binder resin No.
  • the input bump 23 and the first output bump 25a arranged relatively inside the mounting surface 18a are bent at the fulcrum.
  • the conductive particles 4 are unevenly distributed and aggregate to locally increase the distance between the terminal and the bump.
  • the conductive particles 4 are not sufficiently compressed between the second output terminals 21b and the second output bumps 25b arranged on the outside, and there is a risk of poor conduction.
  • the transparent substrate The distances between the second output terminals 21b arranged on the outer sides of the twelve mounting portions 27 and the mounting surface 18a of the liquid crystal driving IC 18 and the second output bumps 25b are the first output terminals 21a arranged on the inner sides.
  • the distance between the first output bump 25a and the first output bump 25a does not increase and is limited to 130% or less. Accordingly, in the liquid crystal display panel 1, the first output terminal 21a and the first output bump 25a arranged on the inner side are also between the second output terminal 21b and the second output bump 25b arranged on the outer side. Good electrical conductivity can be ensured in the same manner as between.
  • the distance between the first and second output terminals 21a and 21b and the first and second output bumps 25a and 25b is the same as the distance between the first and second output bumps 25a after the liquid crystal driving IC 18 is connected. , 25b is cut, and between the first output terminal 21a and the first output bump 25a exposed from the cut surface, and between the second output terminal 21b and the second output bump 25b. It is understood by measuring.
  • each input / output terminal 19 and 21 and the input / output bumps 23 and 25 is used by comparing the distance with respect to the average particle diameter of the conductive particles 4 contained in the anisotropic conductive film 1. Regardless of the particle size of the conductive particles 4 to be compressed, it can be confirmed that the conductive particles 4 are compressed to have a distance necessary for providing good conductivity. Therefore, in this specification, the distance between the input / output terminals 19 and 21 and the input / output bumps 23 and 25 will be described as a ratio (%) to the average particle diameter of the conductive particles.
  • the distance between the second output terminals 21b facing each other and the second output bumps 25b arranged on the outer side in the center of the output bump row 26 in which the output bumps 25 of the liquid crystal driving IC 18 are arranged. Is preferably within 130% of the distance between the first output terminals 21a opposed to each other and the first output bumps 25a.
  • the central portion of the output bump row 26 of the liquid crystal driving IC 18 is farthest from each corner portion of the heat pressing surface of the thermocompression bonding head 33, and is a portion having the greatest deflection in the second output bump row 26b.
  • the distance between the second output terminal 21b facing each other and the second output bump 25b arranged opposite each other is equal to the first output terminal facing each other arranged inside.
  • the distance between all the input / output terminals 19, 21 and the input / output bumps 23, 25 becomes less than this, and the conductive particles 4 are compressed. Therefore, it is considered to have good electrical conductivity.
  • Both ends in the arrangement direction of the output bumps 25 of the liquid crystal driving IC 18 are relatively less bent, and the second output terminal 21 b and the second output terminals 21 b facing each other arranged on the outer sides of the transparent substrate 12 and the liquid crystal driving IC 18.
  • the first and second output terminals 21a and 21b and the first and second output bumps 25a and 25b are the first at both ends in the arrangement direction of the output bumps 25.
  • the output terminal 21a and the first output bump 25a, and the second output terminal 21b and the second output bump 25b it is considered to have good electrical conductivity.
  • the liquid crystal display panel 1 is at the center of the output bumps column 26 output bumps 25 of the liquid crystal driving IC18 are arranged, the distance D o of the second output terminal 21b and the second output bumps 25b, the transparent substrate 12
  • the center portion of the output bump row 26 in which the output bumps 25 of the liquid crystal driving IC 18 are arranged is farthest from each corner of the heat pressing surface of the thermocompression bonding head 33, and the second output bump row 26b. It becomes a location where the deflection is relatively the largest.
  • the first and second output terminals 21a and 21b and the first and second output bumps 25a and 25b are the first output terminal 21a and the first output bump 25a at both ends in the arrangement direction of the output bumps 25, and Like the second output terminal 21b and the second output bump 25b, it is considered to have good electrical conductivity.
  • the liquid crystal display panel 1 includes a second output terminal 21 b and a second output terminal 21 b that are arranged opposite to each other in the second terminal region 27 b of the transparent substrate 12 and the second bump region 18 c of the liquid crystal driving IC 18.
  • the input terminal row 20 and the input bump row 24 have a plurality of input terminal rows 20 and input bump rows 24 arranged in parallel in the width direction orthogonal to the arrangement direction of the input terminals 19 and the input bumps 23. Means both end portions of the input terminal row 20 and the input bump row 24 arranged on the outside.
  • Both ends in the arrangement direction of the input / output bumps 23 and 25 of the liquid crystal driving IC 18 receive a pressure from the thermocompression bonding head 33 and are relatively less bent, and are arranged on the outer sides of the transparent substrate 12 and the liquid crystal driving IC 18.
  • Each distance of 25b, the distance of the total of 4 points, is almost equal, and has good electrical conductivity.
  • the distance D between the second output terminal 21b and the second output bump 25b facing each other arranged on the outer sides in the second terminal region 27b of the transparent substrate 12 and the second bump region 18c of the liquid crystal driving IC 18. o is the distance between the input terminal 19 and the input bump 23 facing each other at both ends of the input terminal row 20 and the input bump row 24, and both ends of the second output terminal row 22b and the second output bump row 26b.
  • the distance between the second output terminal 21b and the second output bump 25b is within 110% of the average distance d AVE of four points in total
  • the second output terminal 21b and the second output bump 25b The input terminal row 20 and the input bump row 24, and the second output terminal row 22b and the second output bump row 26b. Similar to the terminal 21b and the second output bumps 25b, with good conductivity.
  • the liquid crystal display panel 1, the distance D o of the second output terminal 21b and the second output bumps 25b at the center portion of the output bumps column 26 output bumps 25 of the liquid crystal driving IC18 are arranged is input column 20 and Distances between the input terminals 19 and the input bumps 23 facing each other at both ends of the input bump row 24, and the second output terminals 21b at both ends of the second output terminal row 22b and the second output bump row 26b It is preferable to be within 110% of the average distance d AVE of a total of four points of each distance from the second output bump 25b.
  • the center portion of the output bump row 26 in which the output bumps 25 of the liquid crystal driving IC 18 are arranged is farthest from each corner of the heat pressing surface of the thermocompression bonding head 33, and the second output bump row 26b. It becomes a location where the deflection is relatively the largest.
  • a distance D o of the second output terminal 21b and the second output bumps 25b is, the average distance d that is within 110% of the AVE, all of the second
  • the output terminal 21b and the second output bump 25b are the input terminal 19 and the input bump 23 facing each other at both ends of the input terminal row 20 and the input bump row 24, and the second output terminal row 22b and the second output bump. Similar to the second output terminal 21b and the second output bump 25b at both ends of the row 26b, it is considered to have good electrical conductivity.
  • some IC bumps have bumps formed on the bump surface.
  • the bump surface has a concave shape at the center (FIG. 9A), a shape with continuous irregularities (FIG. 9B), a raised shape at the center (FIG. 9C), etc.
  • corrugated shape formed in a bump surface is various, such as what is formed over the width direction of a bump, and what is formed over a longitudinal direction.
  • the uneven shape may be formed on a part of the bump surface.
  • the height difference of the unevenness and the area ratio of the recessed area and the protruding area are various.
  • the particle trapping property of the input / output bump is set to a certain level or more, and good conductivity is provided. Specifically, if the maximum height difference of the irregularities is within 50% of the conductive particle diameter, it is considered that sufficient particle trapping properties can be obtained even with the above-described bending.
  • an evaluation IC is connected to an evaluation glass substrate using an anisotropic conductive film in which conductive particles are regularly arranged and an anisotropic conductive film in which conductive particles are randomly dispersed.
  • the connection body sample is prepared, and the distance between the terminal and the bump is determined by the ratio of the average particle diameter of the conductive particles by cross-sectional observation, and the outer terminal with respect to the distance between the terminal and the bump in the inner terminal row of the evaluation IC The ratio of the distance between the terminal and the bump in the row was determined.
  • the initial conduction resistance of each connection body sample, the conduction resistance after a reliability test, and the short-circuit occurrence rate between adjacent IC bumps were measured.
  • the binder resin layer of the anisotropic conductive film used for connecting the IC for evaluation was 60 parts by mass of phenoxy resin (trade name: YP50, manufactured by Nippon Steel Chemical Co., Ltd.), epoxy resin (trade name: jER828, manufactured by Mitsubishi Chemical Corporation).
  • a binder resin composition prepared by adding 40 parts by mass and 2 parts by mass of a cationic curing agent (trade name: SI-60L, manufactured by Sanshin Chemical Industry Co., Ltd.) to a solvent is prepared, and this binder resin composition is applied onto a release film. Formed by drying.
  • evaluation elements for cross-sectional observation and conduction resistance measurement three types of outer shapes; 1.0 mm ⁇ 20 mm, 1.5 mm ⁇ 20 mm, and 2.0 mm ⁇ 20 mm were prepared. Each evaluation element is formed with bumps (Au-plated) having a thickness of 0.2 mm, a width of 15 ⁇ m, a length of 100 ⁇ m, and a height of 12 ⁇ m.
  • evaluation IC for IC bump short measurement As an evaluation element for measuring shorts between IC bumps, outer shape: 0.7 mm ⁇ 20 mm, thickness 0.2 mm, bump (Au-plated); width 15 ⁇ ⁇ length 100 ⁇ m, height 12 ⁇ m, space width between bumps: 7.5 ⁇ m IC for evaluation was used.
  • each evaluation IC 18 is formed in a substantially rectangular shape, and has input / output bump rows 24 and 26 in which a plurality of input / output bumps 23 and 25 are arranged along the longitudinal direction. Is provided.
  • the input bump row 24 is formed in a row on one side edge of the evaluation IC.
  • the output bump rows 26 are formed in three rows on the other side edge of the evaluation IC. That is, in the evaluation IC 18, three output bump rows 26 -1 , 26 -2 , 26 -3 in which a plurality of output bumps 25 are arranged along the longitudinal direction of the evaluation IC are arranged in parallel in the width direction. .
  • the output bump row 26 -1 arranged on the innermost side of the evaluation IC 18 is the first row
  • the output bump row 26 -3 arranged on the outermost side is the third row
  • the output bumps arranged in the middle is the second column.
  • evaluation glass substrate 12 As an evaluation glass substrate 12 to which an evaluation IC for cross-sectional observation and conduction resistance measurement and an evaluation IC for IC bump short measurement are connected, the outer shape: 30 mm ⁇ 50 mm, thickness 0.5 mm, cross-section observation and conduction resistance measurement An ITO pattern glass in which a terminal row in which a plurality of input / output terminals 19 and 21 made of ITO wiring having the same size and pitch as the bumps of the evaluation IC 18 is formed was used.
  • the IC 18 for evaluation is mounted while aligning the IC bump and the substrate electrode, and heat is applied under conditions of 180 ° C., 80 MPa, and 5 seconds by a thermocompression bonding head.
  • a connector sample was prepared by pressure bonding. About each connection body sample, the initial stage conduction
  • the short-circuit occurrence rate between IC bumps was evaluated as best (A) when less than 300 ppm, good (B) when 300 ppm or more and less than 1000 ppm, and bad (C) when 1000 ppm or more.
  • Example 1 an anisotropic conductive film in which conductive particles are regularly arranged in a binder resin layer was used.
  • the anisotropic conductive film used in Example 1 was obtained by applying a pressure-sensitive adhesive on a stretchable sheet, arranging conductive particles on the sheet in a lattice-like and uniform single layer, and then subjecting the sheet to a predetermined stretch ratio. It was manufactured by laminating a binder resin layer in a state stretched by.
  • the conductive particles used (trade name: AUL704, manufactured by Sekisui Chemical Co., Ltd.) have a particle diameter of 4 ⁇ m and a particle number density of 28,000 particles / mm 2 .
  • connection body sample according to Example 1 had an initial conduction resistance of 0.2 ⁇ and a conduction resistance after the reliability test of 2.4 ⁇ . Moreover, the incidence of shorts between IC bumps was also less than 300 ppm (A).
  • Example 2 In Example 2, the conditions were the same as in Example 1 except that an anisotropic conductive film having a particle number density of 5200 particles / mm 2 was used.
  • connection body sample according to Example 2 had an initial conduction resistance of 0.4 ⁇ and a conduction resistance after the reliability test of 3.4 ⁇ . Moreover, the incidence of shorts between IC bumps was also less than 300 ppm (A).
  • Example 3 In Example 3, except that an anisotropic conductive film in which conductive particles having a particle diameter of 3 ⁇ m (trade name: AUL703, manufactured by Sekisui Chemical Co., Ltd.) were regularly arranged at a particle number density of 50000 / mm 2 was used, The conditions were the same as in Example 1.
  • connection body sample according to Example 3 had an initial conduction resistance of 0.2 ⁇ and a conduction resistance after the reliability test of 2.5 ⁇ . Moreover, the incidence of shorts between IC bumps was also less than 300 ppm (A).
  • Example 4 In Example 4, except that an anisotropic conductive film in which conductive particles having a particle diameter of 5 ⁇ m (trade name: AUL705, manufactured by Sekisui Chemical Co., Ltd.) were regularly arranged at a particle number density of 18000 / mm 2 was used, The conditions were the same as in Example 1.
  • the connector sample according to Example 4 had an initial conduction resistance of 0.2 ⁇ and a conduction resistance of 3.0 ⁇ after the reliability test. Moreover, the incidence rate of shorts between IC bumps was 300 ppm or more and less than 1000 ppm (B).
  • Comparative Example 1 an anisotropic conductive film in which conductive particles are randomly dispersed in a binder resin layer is prepared by adding conductive particles to a binder resin composition, and applying and baking on the release film. Using.
  • the conductive particles used (trade name: AUL704, manufactured by Sekisui Chemical Co., Ltd.) have a particle diameter of 4 ⁇ m and a particle number density of 60000 particles / mm 2 .
  • the connected body sample according to Comparative Example 1 had an initial conduction resistance of 0.2 ⁇ and a conduction resistance after a reliability test of 2.8 ⁇ . Further, the occurrence rate of shorts between IC bumps was 1000 ppm or more (C).
  • the distance D1 between the output terminal 21 and the output bump 25 in the central portion of the first output bump row 26 -1 is a conductive particle diameter (4 ⁇ m).
  • particle capture number of 61% is 36
  • the particle number of acquisitions in 65% of the distance of the output terminal 21 and the output bumps 25 at the central portion of the output bumps column 26 -3 in the third column D3 is conductive particle diameter (4 [mu] m)
  • the distance D1 between the output terminal 21 and the output bump 25 in the central portion of the first output bump row 26 -1 is 60 of the conductive particle diameter (4 ⁇ m).
  • Example 2 In Example 2 using the evaluation IC (1 ⁇ 20mm), the distance of the output terminal 21 and the output bumps 25 at the central portion of the first column of the output bumps column 26 -1 D1 is conductive particle diameter (4 [mu] m) 57 particle capture number six in%, particle capture number of 62% in the third column of output distance D3 of the output terminal 21 and the output bumps 25 at the central portion of the bump rows 26 -3 conductive particles size (4 [mu] m) is 6 It was a piece.
  • the distance D1 between the output terminal 21 and the output bump 25 in the central portion of the first output bump row 26 -1 is a conductive particle diameter (4 ⁇ m).
  • particle capture number at 56% of 7 the particle number of acquisitions in 64% of the distance of the output terminal 21 and the output bumps 25 at the central portion of the output bumps column 26 -3 in the third column D3 is conductive particle diameter (4 [mu] m)
  • the distance D1 between the output terminal 21 and the output bump 25 in the central portion of the first output bump row 26 -1 is 55 of the conductive particle diameter (4 ⁇ m).
  • the distance D1 between the output terminal 21 and the output bump 25 in the central portion of the first output bump row 26 -1 is a conductive particle diameter (3 ⁇ m).
  • particle capture number of 68% is 60
  • the particle number of acquisitions in 74% of the distance of the output terminal 21 and the output bumps 25 at the central portion of the output bumps column 26 -3 in the third column D3 is conductive particle diameter (3 [mu] m)
  • the distance D1 between the output terminal 21 and the output bump 25 in the center portion of the first output bump row 26 -1 is 68 of the conductive particle diameter (3 ⁇ m).
  • particle capture number 63 in%, particle capture number of 80% of the distance D3 is conductive particle diameter of the output terminal 21 and the output bumps 25 at the central portion of the output bumps column 26 -3 of the third column (3 [mu] m) 52 It was a piece.
  • the distance D1 between the output terminal 21 and the output bump 25 in the central portion of the first output bump row 26 -1 is 55 of the conductive particle diameter (5 ⁇ m).
  • Comparative Example 1 was used for evaluation IC (1.5 ⁇ 20mm), 1 column of the output distance D1 of the output terminal 21 and the output bumps 25 at the central portion of the bump rows 26 -1 conductive particles size (4 [mu] m) particle capture number of 54 percent 29, particle trapping number at 95% of the distance of the output terminal 21 and the output bumps 25 at the central portion of the output bumps column 26 -3 in the third column D3 is conductive particle diameter (4 [mu] m) There were four.
  • the central portion of the third output bump row 26-3 has a distance not much different from the first row.
  • the distance between the other output terminals 21 in the row and the third row and the output bump 25 is also narrow as in the first row, and it is considered that the conductive particles have good conductivity due to compression of the conductive particles.
  • the conductive particles are also pushed into the center of the third output bump row 26-3 , so that the conductivity appearing on the back surface of the glass substrate 12 for evaluation.
  • the indentation of the conductive particles can also be clearly confirmed (see FIG. 2), and the conductivity can be confirmed by the indentation with high accuracy.
  • Comparative Example 1 the distance D3 of the output terminal 21 and the output bumps 25 at the central portion of the most 3 column arranged outside the output bump rows 26 -3, the first column output bump array 26 -1 It spreads from 130% of the distance D1 between the output terminal 21 and the output bump 25 at the center, and the conductivity is impaired. Moreover, in the comparative example 1, indentation of electroconductive particle is insufficient and the confirmation of the electroconductivity by indentation observation becomes difficult.
  • eye output bumps column 26 -1 ratio of the average distance of the output bump rows 26 -3 opposite ends of the third column to the average distance d1 of the ends d ( d3 / d1) was calculated. Note that the distance between the terminals and the bumps at both ends of the first and third output bump rows 26 was within 30%.
  • the ratio D of the third output bump row 26 -3 to the central portion of the first output bump row 26 -1 in the central portion of the third output bump row 26 -3 where the distance between the terminal 21 and the output bump 25 is easy to open is determined as the third output bump row.
  • the evaluation is made by comparison with the ratio d to the both ends of the first output bump row 26 -1 at both ends of 26 -3 .
  • the ratio D at the center of the output bump row 26 where the distance between the output terminal 21 and the output bump 25 is most likely to open is not significantly different from the ratio d at both ends of the output bump row 26, all other output terminals 21 and output bumps 25 It is considered that the conductive particles are pushed in with a small distance, like the both end portions of the first and third output bump rows 26 -1 and 26 -3 .
  • the average number of captured conductive particles of the output terminals 21 and the output bumps 25 at both ends of the first and third output bump rows 26 -1 and 26 -3 was counted.
  • Example 1 As shown in Table 2, in Example 1 was used for evaluation IC (1 ⁇ 20 mm), the average distance d1 of the output terminal 21 and the output bumps 25 at both the end portions of the first column of the output bump array 26 -1 conductive mean particle capture number 34 or 58% of sexual particle size (4 [mu] m), 3 column of the output bump array 26 a distance d3 of the output terminal 21 and the output bumps 25 at both ends of -3 conductive particle diameter (4 [mu] m) The average number of particles trapped was 59%.
  • the average distance d1 between the output terminal 21 and the output bump 25 at both ends of the first output bump row 26 -1 is the conductive particle diameter (4 ⁇ m).
  • the average number of particles captured was 32.
  • the average distance d1 between the output terminal 21 and the output bump 25 at both ends of the first output bump row 26 -1 is the conductive particle diameter (4 ⁇ m).
  • the average particle number of acquisitions in 60% 35, the distance d3 of the output terminal 21 and the output bumps 25 at both the end portions of the third column of output bumps column 26 -3 average particle trapping in 62% of the conductive particle size (4 [mu] m) The number was 33.
  • Example 2 In Example 2 using the evaluation IC (1 ⁇ 20 mm), the average distance d1 between the output terminal 21 and the output bump 25 at both ends of the first output bump row 26 -1 is the conductive particle diameter (4 ⁇ m). mean particle capture number five in 57%, average particle average distance d3 of the output terminal 21 and the output bumps 25 at both ends of the output bumps column 26 -3 in the third column in 59% of the conductive particle size (4 [mu] m) The number of captures was 6.
  • Example 2 using the evaluation IC (1.5 ⁇ 20mm) the average distance d1 conductive particles size of the output terminal 21 and the output bumps 25 at both the end portions of the first column of the output bumps column 26 -1 (4 [mu] m the average particle number of acquisitions in 56%) in the six, 58% of the average distance d3 conductive particles size of the output terminal 21 and the output bumps 25 at both the end portions of the third column of output bumps column 26 -3 (4 [mu] m)
  • the average particle trapping number was 6.
  • the first column of output bumps column 26 -1 percentage of the average distance d3 of the ends of the output of the third column to the average distance d1 at both ends bump strings 26 -3 d ( d3 / d1 ) is 1.04,
  • the average distance d1 between the output terminal 21 and the output bump 25 at both ends of the first output bump row 26 -1 is the conductive particle diameter (4 ⁇ m).
  • the number of captures was 5.
  • Example 3 In Example 3 using the evaluation IC (1 ⁇ 20 mm), the average distance d1 between the output terminal 21 and the output bump 25 at both ends of the first output bump row 26 -1 is the conductive particle diameter (3 ⁇ m). the average particle number of acquisitions in 67 percent 59, average particle at 68% of the average distance d3 conductive particles size of the output terminal 21 and the output bumps 25 at both the end portions of the third column of output bumps column 26 -3 (3 [mu] m) The number of traps was 57.
  • the average distance d1 between the output terminal 21 and the output bump 25 at both ends of the first output bump row 26 ⁇ 1 is the conductive particle diameter (3 ⁇ m).
  • the average particle capture number was 56.
  • the average distance d1 between the output terminal 21 and the output bump 25 at both ends of the first output bump row 26 -1 is the conductive particle diameter (3 ⁇ m).
  • the number of traps was 54.
  • Example 4 In Example 4 using the evaluation IC (1 ⁇ 20 mm), the average distance d1 between the output terminal 21 and the output bump 25 at both ends of the first output bump row 26 -1 is the conductive particle diameter (5 ⁇ m). the average particle number of acquisitions in 55% 24, the average particle average distance d3 of the output terminal 21 and the output bumps 25 at both ends of the output bumps column 26 -3 in the third column in 57% conductive particle diameter (5 [mu] m) The number of traps was 26.
  • the average distance d1 between the output terminal 21 and the output bump 25 at both ends of the first output bump row 26 -1 is the conductive particle diameter (5 ⁇ m).
  • the average distance d3 of the output terminal 21 and the output bumps 25 at both the end portions of the third column of output bumps column 26 -3 a 55% conductive particle diameter (5 [mu] m)
  • the average particle capture number was 23.
  • the average distance d1 between the output terminal 21 and the output bump 25 at both ends of the first output bump row 26 -1 is the conductive particle diameter (5 ⁇ m).
  • the first column of output bumps column 26 -1 percentage of the average distance d3 of the ends of the output of the third column to the average distance d1 at both ends bump strings 26 -3 d ( d3 / d1 ) is 1.06,
  • Comparative Example 1 In Comparative Example 1 was used for evaluation IC (1 ⁇ 20mm), the average distance d1 conductive particles size of the output terminal 21 and the output bumps 25 at both the end portions of the first column of the output bump rows 26 -1 (4 [mu] m) the average particle number of acquisitions in 55% 27, the average particle average distance d3 of the output terminal 21 and the output bumps 25 at both ends of the output bumps column 26 -3 in the third column in 59% of the conductive particle size (4 [mu] m) The number of captures was 23.
  • Comparative Example 1 was used for evaluation IC (1.5 ⁇ 20mm), the average distance d1 conductive particles size of the output terminal 21 and the output bumps 25 at both the end portions of the first column of the output bumps column 26 -1 (4 [mu] m the average particle number of acquisitions in 54%) of 29, the average distance d3 of the output terminal 21 and the output bumps 25 at both the end portions of the third column of output bumps column 26 -3 60% conductive particle diameter (4 [mu] m) The average particle capture number was 25.
  • Comparative Example 1 In Comparative Example 1 was used for evaluation IC (2 ⁇ 20mm), the average distance d1 conductive particles size of the output terminal 21 and the output bumps 25 at both the end portions of the first column of the output bump rows 26 -1 (4 [mu] m) mean particle capture number 27 in 51%, average particle at 59% of the average distance d3 conductive particles size of the output terminal 21 and the output bumps 25 at both the end portions of the third column of output bumps column 26 -3 (4 [mu] m) The number of captures was 22.
  • the central portion of the output bump row 26 has a distance ratio that is not significantly different from both ends.
  • the distance ratio between the other output terminals 21 and the output bumps 25 is as narrow as both ends of the first and third rows, and is considered to have good conductivity due to compression of the conductive particles.
  • the connection body samples according to Examples 1 to 4 since the conductive particles are also pushed into the central portion of the output bump row 26, the indentation of the conductive particles that appears on the back surface of the glass substrate 12 for evaluation is also included. It can be clearly confirmed, and the conductivity can be confirmed with high precision by indentation.
  • Comparative Example 1 the distance ratio D between the output terminal 21 in the third row and the output bump 25 with respect to the first row in the central portion of the output bump row 26 is greater than 130% with respect to the proportion d at both ends. As a result, the conductivity was impaired. Moreover, in the comparative example 1, indentation of electroconductive particle is insufficient and the confirmation of the electroconductivity by indentation observation becomes difficult.
  • Average distance d AVE and if not so different in each opposite ends of the third column of output bumps column 26 -3 of the input and output distance D3 in the central portion are arranged in the outermost bump rows 24, 26, all other output terminal 21 and the output bump 25 are considered to have a narrow distance and have conductive particles pushed in, like both end portions of the input / output bump rows 24 and 26 arranged on the outermost side.
  • the measurement target is the input bumps 23L and 23R provided at both ends of the input bump row 24, but there are a plurality of input bump rows 24.
  • the input bumps 24 are arranged in parallel, the input bumps 23 provided at both ends of the input bump row 24 arranged on the outermost side are used as the measurement target of the average distance d AVE between the output terminal 21 and the output bump 25.
  • the output for the bump strings 26 are arranged in three rows, the outermost to arrayed third column of output bumps column 26 -3 output bumps 25L provided at both ends of the 25R The average distance d AVE between the output terminal 21 and the output bump 25 is to be measured.
  • Example 1 As shown in Table 3, in Example 1 was used for evaluation IC (1 ⁇ 20 mm), the distance d -26L the output bump rows 26 -3 leftmost output bumps 25L and the output terminal 21 in the third column 59% of the conductive particle diameter (4 ⁇ m), the distance d ⁇ 26R between the output bump 25R at the right end and the output terminal 21 is 60%, and the distance d ⁇ 24L between the input bump 23L at the left end of the input bump row 24 and the input terminal 19 The distance d- 24R between the input bump 23R at the right end and the input terminal 19 is 61%, and the average distance d AVE of the input / output terminals at both the output bumps 25L, 25R and the input bumps 23L, 23R is 59%.
  • Example 1 In Example 1 was used for evaluation IC (1.5 ⁇ 20mm), the distance d -26L conductive particles size of the output bump rows 26 -3 leftmost output bumps 25L and the output terminal 21 of the third column ( 60% of 4 [mu] m), the distance d -26R output terminal 21 and the right end of the output bumps 25R is the same 62%, the distance d -24L the leftmost input bumps 23L and the input terminal 19 of the input bump column 24 is the same 62%, The distance d- 24R between the input bump 23R at the right end and the input terminal 19 is 61%, and the average distance d AVE of the input / output terminals at both the output bumps 25L, 25R and the input bumps 23L, 23R is 61.25%.
  • Evaluation IC in Example 1 was used (2 ⁇ 20mm), 3 row distance d -26L conductive particles size (4 [mu] m) and the output bump rows 26 -3 leftmost output bumps 25L and the output terminal 21 62% of the distance d -26R output terminal 21 and the right end of the output bumps 25R is the same 61%, the distance d -24L the leftmost input bumps 23L and the input terminal 19 of the input bump column 24 is the same 59%, and right end The distance d -24R between the input bump 23R and the input terminal 19 is 60%, and the average distance d AVE of the input / output terminals of the output bumps 25L and 25R and the input bumps 23L and 23R is 60.5%.
  • Example 2 In Example 2 using the evaluation IC (1 ⁇ 20mm), the distance d -26L conductive particles size of the output bump rows 26 -3 leftmost output bumps 25L and the output terminal 21 of the third column (4 [mu] m) 59% of the distance d -26R output terminal 21 and the right end of the output bumps 25R is the same 57%, the distance d -24L the leftmost input bumps 23L and the input terminal 19 of the input bump column 24 is the same 60%, and right end The distance d -24R between the input bump 23R and the input terminal 19 is 58%, and the average distance d AVE between the input / output terminals of the output bumps 25L and 25R and the input bumps 23L and 23R is 58.5%.
  • the distance d -24R between the input bump 23R on the right end and the input terminal 19 is 55%, and the average distance d AVE between the input / output terminals of both the output bumps 25L and 25R and the input bumps 23L and 23R is 56.75%.
  • Evaluation IC in Example 2 was used (2 ⁇ 20mm), 3 row distance d -26L conductive particles size (4 [mu] m) and the output bump rows 26 -3 leftmost output bumps 25L and the output terminal 21 59% of the distance d -26R output terminal 21 and the right end of the output bumps 25R is the same 57%, the distance d -24L the leftmost input bumps 23L and the input terminal 19 of the input bump column 24 is the same 56%, and right end The distance d -24R between the input bump 23R and the input terminal 19 is 58%, and the average distance d AVE of the input / output terminals of the output bumps 25L and 25R and the input bumps 23L and 23R is 57.5%.
  • Example 3 In Example 3 using the evaluation IC (1 ⁇ 20mm), the distance d -26L conductive particles size of the output bump rows 26 -3 leftmost output bumps 25L and the output terminal 21 of the third column (3 [mu] m) 68% of the distance d -26R output terminal 21 and the right end of the output bumps 25R is the same 67%, the distance d -24L the leftmost input bumps 23L and the input terminal 19 of the input bump column 24 is the same 65%, and right end The distance d -24R between the input bump 23R and the input terminal 19 is 66%, and the average distance d AVE of the input / output terminals of both the output bumps 25L and 25R and the input bumps 23L and 23R is 66.5%.
  • Evaluation IC in Example 3 was used (2 ⁇ 20mm), 3 row distance d -26L conductive particle diameter (3 [mu] m) and the output bump rows 26 -3 leftmost output bumps 25L and the output terminal 21 69% of the distance d -26R output terminal 21 and the right end of the output bumps 25R is the same 67%, the distance d -24L the leftmost input bumps 23L and the input terminal 19 of the input bump column 24 is the same 64%, and right end The distance d -24R between the input bump 23R and the input terminal 19 is 66%, and the average distance d AVE of the input / output terminals of both the output bumps 25L and 25R and the input bumps 23L and 23R is 66.5%.
  • Example 4 In Example 4 was used for evaluation IC (1 ⁇ 20mm), the distance d -26L conductive particles size of the output bump rows 26 -3 leftmost output bumps 25L and the output terminal 21 of the third column (5 [mu] m) 57% of the distance d -26R output terminal 21 and the right end of the output bumps 25R is the same 58%, the distance d -24L the leftmost input bumps 23L and the input terminal 19 of the input bump column 24 is the same 54%, and right end The distance d -24R between the input bump 23R and the input terminal 19 is 56%, and the average distance d AVE of the input / output terminals of the output bumps 25L and 25R and the input bumps 23L and 23R is 56.25%.
  • Example 4 was used for evaluation IC (1.5 ⁇ 20mm), the distance d -26L conductive particles size of the output bump rows 26 -3 leftmost output bumps 25L and the output terminal 21 of the third column ( 55% of 5 [mu] m), the distance d -26R output terminal 21 and the right end of the output bumps 25R is the same 57%, the distance d -24L the leftmost input bumps 23L and the input terminal 19 of the input bump column 24 is the same 55% The distance d- 24R between the input bump 23R on the right end and the input terminal 19 is 56%, and the average distance d AVE between the input / output terminals of both the output bumps 25L, 25R and the input bumps 23L, 23R is 55.75%.
  • Evaluation IC in Example 4 was used (2 ⁇ 20mm), 3 row distance d -26L conductive particle diameter (5 [mu] m) and the output bump rows 26 -3 leftmost output bumps 25L and the output terminal 21 57% of the distance d -26R output terminal 21 and the right end of the output bumps 25R is the same 56%, the distance d -24L the leftmost input bumps 23L and the input terminal 19 of the input bump column 24 is the same 58%, and right end The distance d -24R between the input bump 23R and the input terminal 19 is 55%, and the average distance d AVE between the input / output terminals of the output bumps 25L and 25R and the input bumps 23L and 23R is 56.5%.
  • Comparative Example 1 was used for evaluation IC (1.5 ⁇ 20mm), the distance d -26L conductive particles size of the output bump rows 26 -3 leftmost output bumps 25L and the output terminal 21 of the third column ( 60% of 4 [mu] m), the distance d -26R output terminal 21 and the right end of the output bumps 25R is the same 61%, the distance d -24L the leftmost input bumps 23L and the input terminal 19 of the input bump column 24 is the same 56%, The distance d- 24R between the input bump 23R at the right end and the input terminal 19 is 57%, and the average distance d AVE of the input / output terminals of both the output bumps 25L, 25R and the input bumps 23L, 23R is 58.5%. .
  • Examples 1, 1-4 in the most output terminal 21 and the central portion of the output bumps of the third column the distance 25 is easily opened output bump rows 26 -3, output bump rows 24, 26 arranged in the outermost Therefore, the distance between the other output terminals 21 in the second row and the third row and the output bumps 25 is as small as the both ends of the input / output bump rows 24 and 26, so It is thought that it has favorable electroconductivity by compression of particle
  • the conductive particles are also pushed into the central portion of the third output bump row 26-3 , so that they appear on the back surface of the glass substrate 12 for evaluation. The indentation of the conductive particles can be clearly confirmed, and the conductivity can be confirmed accurately by the indentation.
  • the third column of output bumps column 26 a distance D3 of the output terminal 21 and the output bumps 25 at the central portion of -3, output bump rows 24, 26 arranged in the outermost
  • the average distance d AVE between the output terminal 21 and the output bump 25 is greater than 110%, resulting in a loss of conductivity.
  • indentation of electroconductive particle is insufficient and the confirmation of the electroconductivity by indentation observation becomes difficult.
  • a connected body sample was formed as an evaluation element using an IC having an uneven portion on a bump surface that captures conductive particles.
  • the maximum height difference of the uneven portions was used for evaluation that was within 50% of the particle diameter of the conductive particles. This was obtained by measuring the bump surface before connection with a high-precision shape measurement system (KS-1100, Keyence Corporation) and further by observing the cross section.
  • the maximum height difference of the unevenness of the bump surface evaluated was 2 ⁇ m in Examples 1, 2 and Comparative Example 1, 1.5 ⁇ m in Example 3, and 2.5 ⁇ m in Example 4.
  • the number of particles trapped in the concave and convex regions was counted.
  • the concave and convex areas were set so that the area ratio of the concave and convex areas on the bump surface was 50%.
  • the area of the concave region and the convex region was 35% or more of the entire bump surface.
  • the outer shape, bump size, and inter-bump space width of the IC according to the fourth example are the same as those of the evaluation IC described above.
  • the evaluation substrate to which the IC according to the fourth example is connected is the same as the evaluation glass substrate according to the first to third examples.
  • Example 1 In Example 1 using the evaluation IC (1 ⁇ 20 mm), the number of particles trapped on the recessed area of the output bump 25 in the center of the first output bump array 26 -1 was 2, and the number of particles captured on the protruding area was 2 The number of trapped particles is 17, the number of trapped particles on the concave region of the output bump 25 in the center of the third output bump row 26-3 is one, and the number of trapped particles on the convex region is 16. there were.
  • Example 1 using the evaluation IC (1.5 ⁇ 20 mm) the number of particles trapped on the recessed area of the output bump 25 in the center of the first output bump array 26 -1 was 3, and the convex area.
  • the number of trapped particles is 19, and the number of trapped particles on the concave region of the output bump 25 in the center of the third output bump row 26-3 is one, and the number of trapped particles on the convex region is 15. It was a piece.
  • Example 1 using the evaluation IC (2 ⁇ 20 mm), the number of particles trapped on the recessed area of the output bump 25 in the center of the first output bump array 26 ⁇ 1 was 3, and on the convex area.
  • the number of trapped particles is 18, the number of trapped particles on the concave region of the output bump 25 in the center of the third output bump row 26-3 is 2, and the number of trapped particles on the convex region is 14. there were.
  • Example 2 In Example 2 using the evaluation IC (1 ⁇ 20 mm), the number of particles trapped on the concave region of the output bump 25 in the central portion of the first output bump row 26 -1 was 0, and the convex region was The number of trapped particles is four, the number of trapped particles on the concave portion of the output bump 25 at the center of the third output bump row 26-3 is zero, and the number of trapped particles on the convex region is three. there were.
  • Example 2 using the evaluation IC 1.5 ⁇ 20 mm
  • the number of captured particles on the recessed area of the output bump 25 in the center of the first output bump array 26 -1 is 0, and the protruding area.
  • the upper particle trapping number is five
  • the particle trapping number on the concave region of the output bump 25 at the center of the third output bump row 26-3 is one
  • the particle trapping number on the convex region is three. It was a piece.
  • Example 2 using the evaluation IC (2 ⁇ 20 mm) the number of particles trapped on the concave region of the output bump 25 in the central portion of the first output bump row 26 -1 is one on the convex region.
  • the number of trapped particles is four, the number of trapped particles on the concave portion of the output bump 25 at the center of the third output bump row 26-3 is zero, and the number of trapped particles on the convex region is three. there were.
  • Example 3 In Example 3 using the evaluation IC (1 ⁇ 20 mm), the number of particles trapped on the recessed area of the output bump 25 in the center of the first output bump array 26 ⁇ 1 was 4, and on the convex area. The number of trapped particles is 37, the number of trapped particles on the concave portion of the output bump 25 in the center of the third output bump row 26-3 is 2, and the number of trapped particles on the convex region is 36. there were.
  • Example 3 using the evaluation IC (1.5 ⁇ 20 mm) the number of particles trapped on the recessed area of the output bump 25 in the center of the first output bump array 26 -1 was 3, and the convex area.
  • the upper particle trapping number is 34
  • the particle trapping number on the concave region of the output bump 25 at the center of the third output bump row 26-3 is three
  • the particle trapping number on the convex region is 31. It was a piece.
  • Example 3 using the evaluation IC (2 ⁇ 20 mm), the number of particles trapped on the concave region of the output bump 25 in the center portion of the first output bump row 26 -1 was 3, and on the convex region.
  • the number of captured particles is 35
  • the number of captured particles on the concave region of the output bump 25 in the center of the third output bump row 26-3 is 2
  • the number of captured particles on the convex region is 30. there were.
  • Example 4 In Example 4 using the evaluation IC (1 ⁇ 20 mm), the number of particles trapped on the recessed area of the output bump 25 in the center of the first output bump array 26 -1 was 2, and the number of particles captured on the protruding area was 2 The number of captured particles is 14, the number of captured particles on the concave region of the output bump 25 in the center of the third output bump row 26-3 is 1, and the number of captured particles on the convex region is 13. there were.
  • Example 4 using the evaluation IC (1.5 ⁇ 20 mm) the number of particles trapped on the recessed area of the output bump 25 in the center of the first output bump array 26 -1 was 3, and the convex area.
  • the upper particle trapping number is 15, the particle trapping number on the concave region of the output bump 25 in the center of the third output bump row 26-3 is one, and the particle trapping number on the convex region is 11. It was a piece.
  • Example 4 using the evaluation IC (2 ⁇ 20 mm), the number of particles trapped on the concave region of the output bump 25 in the center portion of the first output bump row 26 -1 was 2, and the number of particles captured on the convex region The number of captured particles is 15, the number of captured particles on the recessed area of the output bump 25 in the center of the third output bump array 26-3 is 2, and the number of captured particles on the projected area is 10. there were.
  • Comparative Example 1 was used for evaluation IC (1.5 ⁇ 20mm), the particle number of acquisitions in the recessed area of the output bumps 25 at the central portion of the first column of the output bump array 26 -1 1, convex regions The number of particles trapped on the top is 11, and the number of particles trapped on the concave region of the output bump 25 in the center of the third output bump row 26-3 is 1, and the number of particles captured on the convex region is 1. It was a piece.
  • the output bumps in the first and third rows are all Three or more indentations are observed in the convex region of the output bump 25 in the center of the rows 26 -1 and 26 -3 , and there is almost no difference between the first row and the third row, which is better due to compression of the conductive particles. It has good continuity. Even if the conductive particles cannot be sufficiently pushed in the concave region formed on the bump surface for capturing the conductive particles, the conductive particles are also captured in the convex region by regular arrangement. For this reason, it is sufficiently pushed in the convex region.
  • Comparative Example 1 there is a bump in which no indentation is observed in the convex region of the output bump 25 in the central portion of the first and third output bump rows 26 -1 and 26 -3 , and there is insufficient pushing of the conductive particles. Therefore, there is a concern about the decrease in conductivity. This is because the conductive particles are randomly dispersed, so that the number of particles captured in the convex region varies. Therefore, in Comparative Example 1, conductive particles are not placed on the convex region, and the occurrence of bumps with low conductivity and low conduction reliability is unavoidable.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

 バンプと電極との間で導電性粒子が適度に押しつぶされているか否か容易に判定する。 複数の端子21が配列された端子列22が端子21の配列方向と直交する幅方向に複数並列された回路基板12と、複数の端子列22に応じて、複数のバンプ25が配列されたバンプ列26がバンプ25の配列方向と直交する幅方向に複数並列された電子部品18とを備え、導電性粒子4が配列された異方性導電接着剤1を介して回路基板12上に電子部品18が接続された接続体1において、回路基板12及び電子部品18の各外側に配列された相対向する端子21とバンプ25の距離が、各内側に配列された相対向する端子21とバンプ25の距離よりも大きい。

Description

接続体、及び接続体の製造方法
 本発明は、電子部品と回路基板とが接続された接続体に関し、特に導電性粒子を含有する接着剤を介して電子部品が回路基板に接続された接続体、及び接続体の製造方法に関する。
 本出願は、日本国において2014年7月22日に出願された日本特許出願番号特願2014-149298、及び日本国において2014年11月28日に出願された日本特許出願番号特願2014-242270を基礎として優先権を主張するものであり、これらの出願は参照されることにより、本出願に援用される。
 従来から、テレビやPCモニタ、携帯電話やスマートホン、携帯型ゲーム機、タブレット端末やウェアラブル端末、あるいは車載用モニタ等の各種表示手段として、液晶表示装置や有機ELパネルが用いられている。近年、このような表示装置においては、ファインピッチ化、軽量薄型化等の観点から、異方性導電フィルム(ACF:Anisotropic Conductive Film)を用いて、駆動用ICを直接表示パネルのガラス基板上に実装する工法や、駆動回路等が形成されたフレキシブル基板を直接ガラス基板に実装する工法が採用されている。
 ICやフレキシブル基板が実装されるガラス基板には、ITO(酸化インジウムスズ)等からなる透明電極が複数形成され、この透明電極上にICやフレキシブル基板等の電子部品が接続される。ガラス基板に接続される電子部品は、実装面に、透明電極に対応して複数の電極端子が形成され、異方性導電フィルムを介してガラス基板上に熱圧着されることにより、電極端子と透明電極とが接続される。
 異方性導電フィルムは、バインダー樹脂に導電性粒子を混ぜ込んでフィルム状としたもので、2つの導体間で加熱圧着されることにより導電性粒子で導体間の電気的導通がとられ、バインダー樹脂にて導体間の機械的接続が保持される。異方性導電フィルムを構成する接着剤としては、通常、信頼性の高い熱硬化性のバインダー樹脂が用いられるが、光硬化性のバインダー樹脂又は光熱併用型のバインダー樹脂であってもよい。
 このような異方性導電フィルムを介して電子部品を透明電極へ接続する場合は、先ず、ガラス基板の透明電極上に異方性導電フィルムを仮圧着手段によって仮貼りする。続いて、異方性導電フィルムを介してガラス基板上に電子部品を搭載し仮接続体を形成した後、熱圧着ヘッド等の熱圧着手段によって電子部品を異方性導電フィルムとともに透明電極側へ加熱押圧する。この熱圧着ヘッドによる加熱によって、異方性導電フィルムは熱硬化反応を起こし、これにより電子部品が透明電極上に接着される。
特許第4789738号公報 特開2004-214374号公報 特開2005-203758号公報
 この種のCOG接続に用いられるICチップ50は、例えば図10(A)に示すように、ガラス基板56への実装面に、一方の側縁50aに沿って入力バンプ51が一列で配列された入力バンプ領域52が形成され、一方の側縁50aと対向する他方の側縁50bに沿って出力バンプ53が二列の千鳥状に配列された出力バンプ領域54が設けられている。バンプ配列はICチップの種類によって様々であるが、一般にバンプ付きICチップは、入力バンプ51の数よりも出力バンプ53の数が多く、入力バンプ領域52の面積よりも出力バンプ領域54の面積が広くなり、また入力バンプ51の形状が出力バンプ53の形状よりも大きく形成されている。
 また、バンプ付きICチップ50は、対向する一対の側縁の一方側に入力バンプ51が形成され、他方側に出力バンプ53が形成されることにより離間し、中央部にバンプが形成されていない領域がある。
 また、ICチップ50は、入力バンプ51と出力バンプ53との各バンプ配列及び大きさが異なり、実装面において非対称に配置されている。そして、例えばスマートホン等の各種液晶表示パネルに用いられる駆動用IC等のICチップにおいては、高画素化が進むにつれて各画素に対応した出力信号も増え、出力バンプも増加する傾向にあり、一方の側縁に形成されている入力バンプ51が一列で配列されているのに対し、他方の側縁に形成される出力バンプ53は2列又は3列以上に配列される設計も提案されている。
 さらに、近年のスマートホンやタブレット端末、ウェアラブル端末等のモバイル機器の小型化、薄型化の進展に伴い、ICチップ50も幅広かつ薄型に設計され、入出力バンプ間の領域が広がることから、面方向の押圧に対してバンプ間領域が変形しやすい。
 このため、図10(B)に示すように、ICチップ50は、回路基板56に接続する際に熱圧着ヘッド58によって加熱押圧されると、入力バンプ51や出力バンプ53が形成されていない中央のバンプ間領域において異方性導電フィルム55のバインダー樹脂の排除が進み、撓みが生じる(図11)。その結果、ICチップ50は、基板の外側縁に形成されている出力バンプ53bが基板の内側に形成されている出力バンプ53aに比して、ガラス基板56の透明電極57から浮いた状態となり、導電性粒子60への押圧力が弱まり、接続不良となる恐れが生じる。
 そこで、生産性を向上する観点から、接続後における検査工程により、ICチップ50の入出力バンプ51,53とガラス基板56の透明電極57によって導電性粒子60が押しつぶされていることにより導通性が確保されていることを確認することも行われている。ここで、接続後の検査としては、透明電極57に現れる導電性粒子60の圧痕をガラス基板56の裏面から観察する外観検査により行われることがある。
 しかし、圧痕の良否は、人間の目視による官能評価であり、判断基準としての曖昧さを内在している他、導電性粒子60が存在しない周辺部位との比較で行うことから、バンプと透明電極57との間で導電性粒子60が重なっていたり、透明電極57の面内方向に導電性粒子60が連続して接触ないしは過度に近接していると、圧痕と周辺部位との識別、すなわちコントラストや色味に影響し視認性が落ちてしまい、迅速かつ的確な外観検査を行うことができない恐れもある。
 そこで、本発明は、ICチップの外側縁に形成されたバンプとICチップが実装される回路基板の電極との間で導電性粒子が適度に押しつぶされ良好な導通性を確保しているか否かを、ICチップの内側に形成されたバンプと回路基板の電極における押し込みとの対比において容易に判定することができる接続体、及び接続体の製造方法を提供することを目的とする。
 上述した課題を解決するために、本発明に係る接続体は、複数の端子が配列された端子列が上記端子の配列方向と直交する幅方向に複数並列された回路基板と、上記複数の端子列に応じて、複数のバンプが配列されたバンプ列が上記バンプの配列方向と直交する幅方向に複数並列された電子部品とを備え、導電性粒子が配列された異方性導電接着剤を介して上記回路基板上に上記電子部品が接続された接続体において、上記回路基板及び上記電子部品の各外側に配列された相対向する端子とバンプの距離が、上記回路基板及び上記電子部品の各内側に配列された相対向する端子とバンプの距離よりも大きいものである。
 また、本発明に係る接続体の製造方法は、複数の端子が配列された端子列が幅方向に複数並列された回路基板と、上記複数の端子列に応じて、複数のバンプが配列されたバンプ列が幅方向に複数並列された電子部品とを備え、導電性粒子が配列された異方性導電接着剤を介して上記回路基板上に上記電子部品を搭載し、上記電子部品を押圧するとともに上記異方性導電接着剤を硬化させる接続体の製造方法において、上記回路基板及び上記電子部品の各外側に配列された相対向する端子とバンプの距離が、上記回路基板及び上記電子部品の各内側に配列された相対向する端子とバンプの距離よりも大きいものである。
 本発明によれば、導電性粒子が配列された異方性導電接着剤を介して回路基板上に電子部品が接続されているため、回路基板及び電子部品の各外側に配列された相対向する端子とバンプの距離が、回路基板及び電子部品の各内側に配列された相対向する端子とバンプの距離よりも大きくなった場合にも、各内側に配列された端子とバンプの距離に対して所定の範囲内に抑えられている。したがって、本発明によれば、外側に配列された端子とバンプとの間においても、内側に配列された端子とバンプの間と同様に良好な導通性を確保することができる。
図1は、接続体の一例として示す液晶表示パネルの断面図である。 図2は、透明基板の裏面から見た入出力端子に現れる圧痕の状態を示す底面図である。 図3は、液晶駆動用ICと透明基板との接続工程を示す断面図である。 図4は、液晶駆動用ICの電極端子(バンプ)及び端子間スペースを示す平面図である。 図5は、異方性導電フィルムを示す断面図である。 図6は、導電性粒子が格子状に規則配列された異方性導電フィルムを示す平面図である。 図7は、実施例に係る評価用ICのバンプと端子の距離の測定位置を示す平面図である。 図8は、実施例に係る評価用ICのバンプと端子の距離の測定位置を示す断面図である。 図9(A)~(C)は、凹凸部が形成されたバンプのみを抜き出して示す断面図である。 図10(A)は液晶駆動用ICの平面図であり、図10(B)は接続工程を示す断面図である。 図11は、液晶駆動用ICに反りが生じた状態を示す断面図である。
 以下、本発明が適用された接続体、及び接続体の製造方法について、図面を参照しながら詳細に説明する。なお、本発明は、以下の実施形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変更が可能であることは勿論である。また、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることがある。具体的な寸法等は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
 [液晶表示パネル]
 以下では、本発明が適用された接続体として、ガラス基板に、電子部品として液晶駆動用のICチップが実装された液晶表示パネルを例に説明する。この液晶表示パネル10は、図1に示すように、ガラス基板等からなる二枚の透明基板11,12が対向配置され、これら透明基板11,12が枠状のシール13によって互いに貼り合わされている。そして、液晶表示パネル10は、透明基板11,12によって囲繞された空間内に液晶14が封入されることによりパネル表示部15が形成されている。
 透明基板11,12は、互いに対向する両内側表面に、ITO(酸化インジウムスズ)等からなる縞状の一対の透明電極16,17が、互いに交差するように形成されている。そして、両透明電極16,17は、これら両透明電極16,17の当該交差部位によって液晶表示の最小単位としての画素が構成されるようになっている。
 両透明基板11,12のうち、一方の透明基板12は、他方の透明基板11よりも平面寸法が大きく形成されており、この大きく形成された透明基板12の縁部12aには、電子部品として液晶駆動用IC18が実装される実装部27が設けられている。なお、実装部27には、図2、図3に示すように、透明電極17の複数の入力端子19が配列された入力端子列20及び複数の出力端子21が配列された出力端子列22、液晶駆動用IC18に設けられたIC側アライメントマーク32と重畳させる基板側アライメントマーク31が形成されている。
 実装部27は、例えば、一つの入力端子列20が形成された第1の端子領域27aと、出力端子21の配列方向と直交する幅方向に並列する2つの出力端子列22a,22bが形成された第2の端子領域27bとを有する。出力端子21及び出力端子列22は、内側すなわち入力端子列20側に第1の出力端子21aが配列された第1の出力端子列22aと、外側すなわち実装部27の外縁側に第2の出力端子21bが配列された第2の出力端子列22bとを有する。
 液晶駆動用IC18は、画素に対して液晶駆動電圧を選択的に印加することにより、液晶の配向を部分的に変化させて所定の液晶表示を行うことができるようになっている。また、図3、図4に示すように、液晶駆動用IC18は、透明基板12への実装面18aに、透明電極17の入力端子19と導通接続される複数の入力バンプ23が配列された入力バンプ列24と、透明電極17の出力端子21と導通接続される複数の出力バンプ25が配列された出力バンプ列26が形成されている。入力バンプ23及び出力バンプ25は、例えば銅バンプや金バンプ、あるいは銅バンプに金メッキを施したもの等が好適に用いられる。
 液晶駆動用IC18は、例えば、入力バンプ23が実装面18aの一方の側縁に沿って一列で配列された第1のバンプ領域18bと、出力バンプ25の配列方向と直交する幅方向に並列する2つの出力バンプ列26a,26bが形成された第2のバンプ領域18cとを有する。出力バンプ25及び出力バンプ列26は、内側すなわち入力バンプ列24側に第1の出力バンプ25aが配列された第1の出力バンプ列26aと、外側すなわち実装面18aの外縁側に第2の出力バンプ25bが配列された第2の出力バンプ列26bとを有する。
 第1、第2の出力バンプ25a,25bは、一方の側縁と対向する他方の側縁に沿って複数列で千鳥状に配列されている。入出力バンプ23,25と、透明基板12の実装部27に設けられている入出力端子19,21とは、それぞれ同数かつ同ピッチで形成され、透明基板12と液晶駆動用IC18とが位置合わせされて接続されることにより、接続される。
 なお、第1、第2のバンプ領域18b,18cにおける入出力バンプ列24,26の配列は、図4に示す以外にも、実装面18aの一方の側縁に入力バンプ列24が一又は複数列で配列され、他方の側縁に出力バンプ列26が一又は複数列で配列されるいずれの構成であってもよい。また、入出力バンプ列24,26は、一列配列の入出力バンプ23,25の一部が複数列となってもよく、複数配列の入出力バンプ23,25の一部が一列となってもよい。さらに、入出力バンプ列24,26は、複数列の各入出力バンプ23,25の配列が平行且つ隣接するバンプ同士が並列するストレート配列で形成されてもよく、あるいは複数列の各入出力バンプ23,25の配列が平行且つ隣接するバンプ同士が均等にズレる千鳥配列で形成されてもよい。
 また、液晶駆動用IC18は、IC基板の長辺に沿って入出力バンプ23,25を配列させるとともに、IC基板の短辺に沿ってサイドバンプを形成してもよい。なお、入出力バンプ23,25は、同一寸法で形成してもよく、異なる寸法で形成してもよい。また、入出力バンプ列24,26は、同一寸法で形成された入出力バンプ23,25が対称又は非対称に配列されてもよく、異なる寸法で形成された入出力バンプ23,25が非対称に配列されてもよい。
 なお、近年の液晶表示装置その他の電子機器の小型化、高機能化に伴い、液晶駆動用IC18等の電子部品も小型化、低背化が求められ、入出力バンプ23,25もその高さが低くなっている(例えば6~15μm)。
 また、液晶駆動用IC18は、実装面18aに、基板側アライメントマーク31と重畳させることにより、透明基板12に対するアライメントを行うIC側アライメントマーク32が形成されている。なお、透明基板12の透明電極17の配線ピッチや液晶駆動用IC18の入出力バンプ23,25のファインピッチ化が進んでいることから、液晶駆動用IC18と透明基板12とは、高精度のアライメント調整が求められている。
 基板側アライメントマーク31及びIC側アライメントマーク32は、組み合わされることにより透明基板12と液晶駆動用IC18とのアライメントが取れる種々のマークを用いることができる。
 実装部27に形成されている透明電極17の入出力端子19,21上には、回路接続用接着剤として異方性導電フィルム1を用いて液晶駆動用IC18が接続される。異方性導電フィルム1は、導電性粒子4を含有しており、液晶駆動用IC18の入出力バンプ23,25と透明基板12の実装部27に形成された透明電極17の入出力端子19,21とを、導電性粒子4を介して電気的に接続させるものである。この異方性導電フィルム1は、熱圧着ヘッド33によって熱圧着されることによりバインダー樹脂が流動化して導電性粒子4が入出力端子19,21と液晶駆動用IC18の入出力バンプ23,25との間で押し潰され、この状態でバインダー樹脂が硬化する。これにより、異方性導電フィルム1は、透明基板12と液晶駆動用IC18とを電気的、機械的に接続する。
 また、両透明電極16,17上には、所定のラビング処理が施された配向膜28が形成されており、この配向膜28によって液晶分子の初期配向が規制されるようになっている。さらに、両透明基板11,12の外側には、一対の偏光板29a,29bが配設されており、これら両偏光板29a,29bによってバックライト等の光源(図示せず)からの透過光の振動方向が規制されるようになっている。
 [異方性導電フィルム]
 次いで、異方性導電フィルム1について説明する。異方性導電フィルム(ACF:Anisotropic Conductive Film)1は、図5に示すように、通常、基材となる剥離フィルム2上に導電性粒子4を含有するバインダー樹脂層(接着剤層)3が形成されたものである。異方性導電フィルム1は、熱硬化型あるいは紫外線等の光硬化型の接着剤であり、液晶表示パネル10の透明基板12の入出力端子19,21が形成された実装部27に貼着されるとともに液晶駆動用IC18が搭載され、熱圧着ヘッド33により熱加圧されることにより流動化して導電性粒子4が相対向する透明電極17の入出力端子19,21と液晶駆動用IC18の入出力バンプ23,25との間で押し潰され、加熱あるいは紫外線照射により、導電性粒子が押し潰された状態で硬化する。これにより、異方性導電フィルム1は、透明基板12と液晶駆動用IC18とを接続し、導通させることができる。
 また、異方性導電フィルム1は、膜形成樹脂、熱硬化性樹脂、潜在性硬化剤、シランカップリング剤等を含有する通常のバインダー樹脂層3に導電性粒子4が所定のパターンで規則的に配列されている。
 バインダー樹脂層3を支持する剥離フィルム2は、例えば、PET(Poly Ethylene Terephthalate)、OPP(Oriented Polypropylene)、PMP(Poly-4-methylpentene-1)、PTFE(Polytetrafluoroethylene)等にシリコーン等の剥離剤を塗布してなり、異方性導電フィルム1の乾燥を防ぐとともに、異方性導電フィルム1の形状を維持する。
 バインダー樹脂層3に含有される膜形成樹脂としては、平均分子量が10000~80000程度の樹脂が好ましい。膜形成樹脂としては、エポキシ樹脂、変形エポキシ樹脂、ウレタン樹脂、フェノキシ樹脂等の各種の樹脂が挙げられる。中でも、膜形成状態、接続信頼性等の観点からフェノキシ樹脂が特に好ましい。
 熱硬化性樹脂としては、特に限定されず、例えば、市販のエポキシ樹脂、アクリル樹脂等が挙げられる。
 エポキシ樹脂としては、特に限定されないが、例えば、ナフタレン型エポキシ樹脂、ビフェニル型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、ビスフェノール型エポキシ樹脂、スチルベン型エポキシ樹脂、トリフェノールメタン型エポキシ樹脂、フェノールアラルキル型エポキシ樹脂、ナフトール型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、トリフェニルメタン型エポキシ樹脂等が挙げられる。これらは単独でも、2種以上の組み合わせであってもよい。
 アクリル樹脂としては、特に制限はなく、目的に応じてアクリル化合物、液状アクリレート等を適宜選択することができる。例えば、メチルアクリレート、エチルアクリレート、イソプロピルアクリレート、イソブチルアクリレート、エポキシアクリレート、エチレングリコールジアクリレート、ジエチレングリコールジアクリレート、トリメチロールプロパントリアクリレート、ジメチロールトリシクロデカンジアクリレート、テトラメチレングリコールテトラアクリレート、2-ヒドロキシ-1,3-ジアクリロキシプロパン、2,2-ビス[4-(アクリロキシメトキシ)フェニル]プロパン、2,2-ビス[4-(アクリロキシエトキシ)フェニル]プロパン、ジシクロペンテニルアクリレート、トリシクロデカニルアクリレート、トリス(アクリロキシエチル)イソシアヌレート、ウレタンアクリレート、エポキシアクリレート等を挙げることができる。なお、アクリレートをメタクリレートにしたものを用いることもできる。これらは、1種単独で使用してもよいし、2種以上を併用してもよい。
 潜在性硬化剤としては、特に限定されないが、例えば、加熱硬化型、UV硬化型等の各種硬化剤が挙げられる。潜在性硬化剤は、通常では反応せず、熱、光、加圧等の用途に応じて選択される各種のトリガにより活性化し、反応を開始する。熱活性型潜在性硬化剤の活性化方法には、加熱による解離反応などで活性種(カチオンやアニオン、ラジカル)を生成する方法、室温付近ではエポキシ樹脂中に安定に分散しており高温でエポキシ樹脂と相溶・溶解し、硬化反応を開始する方法、モレキュラーシーブ封入タイプの硬化剤を高温で溶出して硬化反応を開始する方法、マイクロカプセルによる溶出・硬化方法等が存在する。熱活性型潜在性硬化剤としては、イミダゾール系、ヒドラジド系、三フッ化ホウ素-アミン錯体、スルホニウム塩、アミンイミド、ポリアミン塩、ジシアンジアミド等や、これらの変性物があり、これらは単独でも、2種以上の混合体であってもよい。中でも、マイクロカプセル型イミダゾール系潜在性硬化剤が好適である。
 シランカップリング剤としては、特に限定されないが、例えば、エポキシ系、アミノ系、メルカプト・スルフィド系、ウレイド系等を挙げることができる。シランカップリング剤を添加することにより、有機材料と無機材料との界面における接着性が向上される。
 [導電性粒子]
 導電性粒子4としては、異方性導電フィルム1において使用されている公知の何れの導電性粒子を挙げることができる。導電性粒子4としては、例えば、ニッケル、鉄、銅、アルミニウム、錫、鉛、クロム、コバルト、銀、金等の各種金属や金属合金の粒子、金属酸化物、カーボン、グラファイト、ガラス、セラミック、プラスチック等の粒子の表面に金属をコートしたもの、或いは、これらの粒子の表面に更に絶縁薄膜をコートしたもの等が挙げられる。樹脂粒子の表面に金属をコートしたものである場合、樹脂粒子としては、例えば、エポキシ樹脂、フェノール樹脂、アクリル樹脂、アクリロニトリル・スチレン(AS)樹脂、ベンゾグアナミン樹脂、ジビニルベンゼン系樹脂、スチレン系樹脂等の粒子を挙げることができる。導電性粒子4の大きさは1~10μmが好ましいが、本発明はこれに限定されるものではない。
 [導電性粒子の規則配列]
 異方性導電フィルム1は、導電性粒子4が平面視において所定の配列パターンで規則的に配列され、例えば図6に示すように、格子状に配列される。後述するように、導電性粒子4が平面視において規則的に配列された異方性導電フィルム1を用いることにより、透明基板12の実装部27及び液晶駆動用IC18の実装面18aの各外側に配列された相対向する第2の出力端子21bと第2の出力バンプ25bの距離が、内側に配列された相対向する第1の出力端子21aと第1の出力バンプ25aの距離に対して130%以内となり、導電性粒子4がランダムに分散されている異方性導電フィルムを用いた場合に比して、外側に配列された第2の出力端子21bと第2の出力バンプ25bとの距離が狭く、良好な導通性を有する。
 また、異方性導電フィルム1は、平面視において規則的に配列されることにより、導電性粒子4がランダムに分散されている場合に比して、液晶駆動用IC18の隣接する入出力バンプ23,25間のスペース35がファインピッチ化し端子間面積が狭小化するとともに、導電性粒子4が高密度に充填されていても、液晶駆動用IC18の接続工程において、導電性粒子4の凝集体による入出力バンプ23,25間のスペース35におけるバンプ間ショートを防止することができる。
 また、異方性導電フィルム1は、導電性粒子4が規則的に配列されることにより、バインダー樹脂層3に高密度に充填した場合にも、導電性粒子4の凝集による疎密の発生が防止されている。したがって、異方性導電フィルム1によれば、ファインピッチ化された入出力端子19,21や入出力バンプ23,25においても導電性粒子4を捕捉することができる。導電性粒子4の配列パターンは、任意に設定することができる。
 このような異方性導電フィルム1は、例えば、延伸可能なシート上に粘着剤を塗布し、その上に導電性粒子4を単層配列した後、当該シートを、所望の延伸倍率で延伸させる方法、導電性粒子4を基板上に所定の配列パターンに整列させた後、剥離フィルム2に支持されたバインダー樹脂層3に導電性粒子4を転写する方法、あるいは剥離フィルム2に支持されたバインダー樹脂層3上に、配列パターンに応じた開口部が設けられた配列板を介して導電性粒子4を供給する方法等により製造することができる。
 なお、異方性導電フィルム1の形状は、特に限定されないが、例えば、図5に示すように、巻取リール6に巻回可能な長尺テープ形状とし、所定の長さだけカットして使用することができる。
 また、上述の実施の形態では、異方性導電フィルム1として、バインダー樹脂層3に導電性粒子4を規則配列した熱硬化性樹脂組成物をフィルム状に成形した接着フィルムを例に説明したが、本発明に係る接着剤は、これに限定されず、例えばバインダー樹脂3のみからなる絶縁性接着剤層と導電性粒子4を規則配列したバインダー樹脂3からなる導電性粒子含有層とを積層した構成とすることができる。また、異方性導電フィルム1は、導電性粒子4が平面視で規則配列されていれば、図5に示すように単層配列されている他、複数のバインダー樹脂層3にわたって導電性粒子4が配列されるとともに平面視において規則配列されるものでもよい。また、異方性導電フィルム1は、多層構成の少なくとも一つの層内で、所定距離で単一に分散されたものでもよい。
 [導電性粒子含有層の高粘度]
 また、異方性導電フィルム1は、バインダー樹脂3のみからなる絶縁性接着剤層と導電性粒子4を規則配列したバインダー樹脂3からなる導電性粒子含有層とを積層した構成において、導電性粒子含有層が、絶縁性接着剤層よりも粘度が高いものとしてもよい。
 粘度の高いバインダー樹脂3に導電性粒子4が規則配列されることにより、熱圧着ヘッド33によって加熱押圧された際にも、導電性粒子含有層におけるバインダー樹脂3の流動を抑え、これにより導電性粒子4の凝集や疎密の発生を抑える。したがって、液晶駆動用IC18及び透明基板12は、内側の端子列及びバンプ列のみならず、外側の端子列及びバンプ列においても、良好な端子とバンプの距離となる。
 [接続工程]
 次いで、透明基板12に液晶駆動用IC18を接続する接続工程について説明する。先ず、透明基板12の入出力端子19,21が形成された実装部27上に異方性導電フィルム1を仮貼りする。次いで、この透明基板12を接続装置のステージ上に載置し、透明基板12の実装部27上に異方性導電フィルム1を介して液晶駆動用IC18を配置する。
 次いで、バインダー樹脂層3を硬化させる所定の温度に加熱された熱圧着ヘッド33によって、所定の圧力、時間で液晶駆動用IC18上から熱加圧する。これにより、異方性導電フィルム1のバインダー樹脂層3は流動性を示し、液晶駆動用IC18の実装面18aと透明基板12の実装部27の間から流出するとともに、バインダー樹脂層3中の導電性粒子4は、液晶駆動用IC18の入出力バンプ23,25と透明基板12の入出力端子19,21との間に挟持されて押し潰される。
 その結果、入出力バンプ23,25と入出力端子19,21との間で導電性粒子4を挟持することにより電気的に接続され、この状態で熱圧着ヘッド33によって加熱されたバインダー樹脂が硬化する。これにより、液晶駆動用IC18の入出力バンプ23,25と透明基板12に形成された入出力端子19,21との間で導通性を確保された液晶表示パネル10を製造することができる。なお、入出力バンプ23,25と入出力端子19,21との間で挟持された導電性粒子4の押圧痕が、入出力端子19,21内において圧痕として現れ、図2に示すように、透明基板12の裏面から観察可能となる。
 入出力バンプ23,25と入出力端子19,21との間にない導電性粒子4は、隣接する入出力バンプ23,25間のスペース35においてバインダー樹脂に分散されており、電気的に絶縁した状態を維持している。したがって、液晶表示パネル10は、液晶駆動用IC18の入出力バンプ23,25と透明基板12の入出力端子19,21との間のみで電気的導通が図られる。また、異方性導電フィルム1としては、熱硬化型に限らず、加圧接続を行うものであれば、光硬化型もしくは光熱併用型の接着剤を用いてもよい。
 [端子とバンプの距離]
 ここで、液晶表示パネル1は、透明基板12の実装部27及び液晶駆動用IC18の実装面18aの各外側に配列された第2の出力端子21bと第2の出力バンプ25bの距離が、各内側に配列された第1の出力端子21aと第1の出力バンプ25aの距離よりも大きい。これは、液晶駆動用IC18は、透明基板12に接続される際に熱圧着ヘッド33によって加熱押圧されることにより、入出力バンプ23,25が形成されていない中央の領域において異方性導電フィルム1のバインダー樹脂の排除が進み、入力バンプ23及び相対的に実装面18aの内側に配列された第1の出力バンプ25aを支点に撓みが生じることによる。また、このとき、導電性粒子4がランダムに分散されている異方性導電フィルムを用いた場合には、導電性粒子4が偏在し、凝集することにより局所的に端子とバンプの距離が開くこともある。このため、外側に配列された第2の出力端子21bと第2の出力バンプ25bとの間で導電性粒子4が十分に圧縮されず、導通不良となる恐れがある。
 この点、液晶表示パネル1は、上述したように、導電性粒子4が平面視において所定の配列パターンで規則的に配列された異方性導電フィルム1を用いて接続されているため、透明基板12の実装部27及び液晶駆動用IC18の実装面18aの各外側に配列された第2の出力端子21bと第2の出力バンプ25bの距離が、各内側に配列された第1の出力端子21aと第1の出力バンプ25aの距離に対して大きくならず、多くとも130%以内に抑えられている。したがって、液晶表示パネル1は、外側に配列された第2の出力端子21bと第2の出力バンプ25bとの間においても、内側に配列された第1の出力端子21aと第1の出力バンプ25aの間と同様に良好な導通性を確保することができる。
 なお、第1、第2の出力端子21a,21bと、第1、第2の出力バンプ25a,25bとの距離は、液晶駆動用IC18が接続された後、第1、第2の出力バンプ25a,25bの接続箇所を切断し、その切断面より露出された第1の出力端子21aと第1の出力バンプ25aとの間、及び第2の出力端子21bと第2の出力バンプ25bとの間を測ることにより分かる。
 また、各入出力端子19,21と入出力バンプ23,25との間の距離は、異方性導電フィルム1に含有された導電性粒子4の平均粒子径に対する割合で対比することで、使用する導電性粒子4の粒径に関わらず、導電性粒子4を圧縮することにより良好な導通性を備えるのに必要な距離を備えていることを確認できる。そのため、本明細書では、入出力端子19,21と入出力バンプ23,25との間の距離は、導電性粒子の平均粒子径に対する割合(%)で説明することとする。
 [幅方向の中心]
 液晶表示パネル1は、液晶駆動用IC18の出力バンプ25が配列された出力バンプ列26の中心部において、外側に配列された相対向する第2の出力端子21bと第2の出力バンプ25bの距離が、内側に配列された相対向する第1の出力端子21aと第1の出力バンプ25aの距離の130%以内となることが好ましい。液晶駆動用IC18の出力バンプ列26の中心部は、熱圧着ヘッド33の熱加圧面の各角部から最も離間し、第2の出力バンプ列26bにおいて相対的に最も撓みが大きい箇所となる。
 したがって、当該出力バンプ列26の中心部において、外側に配列された相対向する第2の出力端子21bと第2の出力バンプ25bの距離が、内側に配列された相対向する第1の出力端子21aと第1の出力バンプ25aの距離の130%以内となることで、すべての入出力端子19,21と入出力バンプ23,25との間の距離がこれ以下となり、導電性粒子4を圧縮して良好な導通性を備えるものと考えられる。
 [配列方向の両端との対比]
 また、液晶表示パネル1は、透明基板12と液晶駆動用IC18の各外側に配列された第2の出力端子21bと第2の出力バンプ25bの距離Doと、透明基板12と液晶駆動用IC18の各内側に配列された第1の出力端子21aと第1の出力バンプ25aの距離Diとの割合をD(=Do/Di)としたときに、液晶駆動用IC18の出力バンプ25の配列方向の両端における、透明基板12及び液晶駆動用IC18の各外側に配列された相対向する第2の出力端子21bと第2の出力バンプ25bの平均距離doと、各内側に配列された相対向する第1の出力端子21aと第1の出力バンプ25aとの平均距離diとの割合d(=do/di)の130%以内であることが好ましい。
 液晶駆動用IC18の出力バンプ25の配列方向の両端部は、比較的撓みが少なく、透明基板12及び液晶駆動用IC18の各外側に配列された相対向する第2の出力端子21bと第2の出力バンプ25bとの平均距離doと、各内側に配列された相対向する第1の出力端子21aと第1の出力バンプ25aとの平均距離diとの割合d(=do/di)は、ほぼ等しく、内外にわたって良好な導通性を備える。したがって、外側と内側にそれぞれ配列された第1、第2の出力端子21a,21bと第1、第2の出力バンプ25a,25bの距離の割合Dが、出力バンプ25の配列方向の両端部における上記割合dの130%以内となることで、当該第1、第2の出力端子21a,21bと第1、第2の出力バンプ25a,25bは、出力バンプ25の配列方向の両端部における第1の出力端子21a及び第1の出力バンプ25a並びに第2の出力端子21b及び第2の出力バンプ25bと同様に良好な導通性を備えるものと考えられる。
 [幅方向の中心]
 液晶表示パネル1は、液晶駆動用IC18の出力バンプ25が配列された出力バンプ列26の中心部において、第2の出力端子21bと第2の出力バンプ25bの距離Doと、透明基板12と液晶駆動用IC18の各内側に配列された第1の出力端子21aと第1の出力バンプ25aの距離Diとの割合D(=Do/Di)が、出力バンプ25の配列方向の両端部における上記割合dの130%以内となることが好ましい。上述したように、液晶駆動用IC18の出力バンプ25が配列された出力バンプ列26の中心部は、熱圧着ヘッド33の熱加圧面の各角部から最も離間し、第2の出力バンプ列26bにおいて相対的に最も撓みが大きい箇所となる。
 したがって、当該出力バンプ列26の中心部において、第2の出力端子21bと第2の出力バンプ25bの距離Doと、透明基板12と液晶駆動用IC18の各内側に配列された第1の出力端子21aと第1の出力バンプ25aの距離Diとの割合D(=Do/Di)が、出力バンプ25の配列方向の両端部における上記割合dの130%以内となることで、すべての第1、第2の出力端子21a,21bと第1、第2の出力バンプ25a,25bは、出力バンプ25の配列方向の両端部における第1の出力端子21a及び第1の出力バンプ25a並びに第2の出力端子21b及び第2の出力バンプ25bと同様に良好な導通性を備えるものと考えられる。
 [入出力バンプ列の両端部における平均距離]
 また、液晶表示パネル1は、透明基板12の第2の端子領域27b及び液晶駆動用IC18の第2のバンプ領域18cにおいて各外側に配列された相対向する第2の出力端子21bと第2の出力バンプ25bの距離Doは、透明基板12の第2の端子領域27b及び液晶駆動用IC18の第2のバンプ領域18cにおいて各外側に配列された第2の出力端子列22bと第2の出力バンプ列26bの両端部の相対向する第2の出力端子21bと第2の出力バンプ25bの距離と、透明基板12の第1の端子領域27a及び液晶駆動用IC18の第1のバンプ領域18bにおける入力端子列20と入力バンプ列24の両端部の相対向する入力端子19と入力バンプ23の距離との平均距離dAVEの110%以内であることが好ましい。
 なお、入力端子列20と入力バンプ列24の両端部とは、入力端子列20と入力バンプ列24が、入力端子19及び入力バンプ23の配列方向と直交する幅方向に複数並列されている場合は、各外側に配列された入力端子列20と入力バンプ列24の両端部をいう。
 液晶駆動用IC18の入出力バンプ23,25の配列方向の両端部は、熱圧着ヘッド33からの圧力を受けることから比較的撓みが少なく、透明基板12及び液晶駆動用IC18の各外側に配列された入力端子列20の両端部における相対向する入力端子19と入力バンプ23の各距離、及び第2の出力端子列22bの両端部における相対向する第2の出力端子21bと第2の出力バンプ25bの各距離、計4点の距離はほぼ等しく、良好な導通性を備える。
 したがって、透明基板12の第2の端子領域27b及び液晶駆動用IC18の第2のバンプ領域18cにおいて各外側に配列された相対向する第2の出力端子21bと第2の出力バンプ25bの距離Doが、入力端子列20及び入力バンプ列24の両端部における相対向する入力端子19と入力バンプ23との各距離、並びに第2の出力端子列22b及び第2の出力バンプ列26bの両端部における第2の出力端子21bと第2の出力バンプ25bとの各距離の計4点の平均距離dAVEの110%以内となることで、当該第2の出力端子21bと第2の出力バンプ25bは、入力端子列20及び入力バンプ列24並びに第2の出力端子列22b及び第2の出力バンプ列26bの各両端部における入力端子19及び入力バンプ23並びに第2の出力端子21b及び第2の出力バンプ25bと同様に、良好な導通性を備える。
 [幅方向の中心]
 液晶表示パネル1は、液晶駆動用IC18の出力バンプ25が配列された出力バンプ列26の中心部における第2の出力端子21bと第2の出力バンプ25bの距離Doが、入力端子列20及び入力バンプ列24の両端部における相対向する入力端子19と入力バンプ23との各距離、並びに第2の出力端子列22b及び第2の出力バンプ列26bの両端部における第2の出力端子21bと第2の出力バンプ25bとの各距離の計4点の平均距離dAVEの110%以内となることが好ましい。上述したように、液晶駆動用IC18の出力バンプ25が配列された出力バンプ列26の中心部は、熱圧着ヘッド33の熱加圧面の各角部から最も離間し、第2の出力バンプ列26bにおいて相対的に最も撓みが大きい箇所となる。
 したがって、当該出力バンプ列26の中心部において、第2の出力端子21bと第2の出力バンプ25bの距離Doが、上記平均距離dAVEの110%以内となることで、すべての第2の出力端子21bと第2の出力バンプ25bは、入力端子列20及び入力バンプ列24の両端部における相対向する入力端子19と入力バンプ23、並びに第2の出力端子列22b及び第2の出力バンプ列26bの両端部における第2の出力端子21bと第2の出力バンプ25bと同様に、良好な導通性を備えるものと考えられる。
 ここで、ICのバンプは、バンプ面に凹凸形状が形成されたものがある。例えば、バンプ面は、中央が凹んでいる形状(図9(A))、凹凸が連続している形状(図9(B))、中央が***している形状(図9(C))等、様々な形状のものがある。また、バンプ面に形成される凹凸形状は、バンプの幅方向に亘って形成されるもの、長手方向にわたって形成されるもの等、様々である。その他、凹凸形状は、バンプ面の一部に形成されることもある。また、凹凸の高低差や凹部領域と凸部領域の面積割合も様々である。
 本発明はこのようなバンプ表面が平滑ではないバンプであっても、入出力バンプにおける粒子捕捉性を一定以上にし、良好な導通性を備えるものである。具体的には、凹凸の最大高低差が導電粒子径の50%以内であれば、上述のような撓みがあったとしても十分な粒子捕捉性を得ることができると考えられる。
 [第1の実施例]
 次いで、本発明の実施例について説明する。第1の実施例では、導電性粒子が規則配列された異方性導電フィルムと、導電性粒子がランダムに分散された異方性導電フィルムを用いて、評価用ガラス基板に評価用ICを接続した接続体サンプルを作成し、断面観察により端子とバンプとの距離を導電性粒子の平均粒子径との割合で求めるとともに、評価用ICの内側の端子列における端子とバンプの距離に対する外側の端子列における端子とバンプの距離の割合を求めた。また、各接続体サンプルの初期導通抵抗、信頼性試験後の導通抵抗、隣接するICバンプ間のショート発生率を測定した。
 [異方性導電フィルム]
 評価用ICの接続に用いる異方性導電フィルムのバインダー樹脂層は、フェノキシ樹脂(商品名:YP50、新日鐵化学社製)60質量部、エポキシ樹脂(商品名:jER828、三菱化学社製)40質量部、カチオン系硬化剤(商品名:SI‐60L、三新化学工業社製)2質量部を溶剤に加えたバインダー樹脂組成物を調整し、このバインダー樹脂組成物を剥離フィルム上に塗布、乾燥することにより形成した。
 [断面観察及び導通抵抗測定用の評価用IC]
 断面観察及び導通抵抗測定用の評価素子として、外形;1.0mm×20mm、1.5mm×20mm、2.0mm×20mmの3種を用意した。いずれの評価素子も、厚みが0.2mmで、幅15μ×長さ100μm、高さ12μmのバンプ(Au‐plated)が形成されている。
 [ICバンプ間ショート測定用の評価用IC]
 ICバンプ間ショート測定用の評価素子として、外形;0.7mm×20mm、厚み0.2mm、バンプ(Au‐plated);幅15μ×長さ100μm、高さ12μm、バンプ間スペース幅;7.5μmの評価用ICを用いた。
 [バンプ配列]
 図7、図8に示すように、各評価用IC18は、略矩形状に形成されるとともに、長手方向に沿って複数の入出力バンプ23,25が配列された入出力バンプ列24,26が設けられている。入力バンプ列24は、評価用ICの一方の側縁に一列で形成されている。出力バンプ列26は、評価用ICの他方の側縁に3列で形成されている。すなわち、評価用IC18は、評価用ICの長手方向に沿って複数の出力バンプ25が配列された3つの出力バンプ列26-1,26-2,26-3が、幅方向に並列されている。ここでは、評価用IC18の最も内側に配列された出力バンプ列26-1を1列目とし、最も外側に配列された出力バンプ列26-3を3列目とし、真ん中に配列された出力バンプ列26-2を2列目とする。
 [評価用ガラス基板]
 断面観察及び導通抵抗測定用の評価用IC及びICバンプ間ショート測定用の評価用ICが接続される評価用ガラス基板12として、外形;30mm×50mm、厚み0.5mm、断面観察及び導通抵抗測定用の評価用IC18のバンプと同サイズ同ピッチのITO配線からなる入出力端子19,21が複数配列された端子列が形成されたITOパターングラスを用いた。
 この評価用ガラス基板12に異方性導電フィルムを仮貼りした後、ICバンプと基板電極とのアライメントを取りながら評価用IC18を搭載し、熱圧着ヘッドにより180℃、80MPa、5secの条件で熱圧着することにより接続体サンプルを作成した。各接続体サンプルについて、初期導通抵抗、信頼性試験後の導通抵抗、隣接するICバンプ間のショート発生率を測定した。信頼性試験は、接続体サンプルを温度85℃、湿度85%RHの恒温槽に500時間おいた。
 また、ICバンプ間のショート発生率は、300ppm未満を最良(A)、300ppm以上1000ppm未満を良好(B)、1000ppm以上を不良(C)と評価した。
 [実施例1]
 実施例1では、導電性粒子がバインダー樹脂層に規則配列された異方性導電フィルムを用いた。実施例1で用いた異方性導電フィルムは、延伸可能なシート上に粘着剤を塗布し、その上に導電性粒子を格子状かつ均等に単層配列した後、当該シートを所定の延伸倍率で延伸させた状態で、バインダー樹脂層をラミネートすることにより製造した。使用した導電性粒子(商品名:AUL704、積水化学工業社製)は粒子径4μmで、粒子個数密度は28000個/mm2である。
 実施例1に係る接続体サンプルは、初期導通抵抗が0.2Ω、信頼性試験後における導通抵抗が2.4Ωであった。また、ICバンプ間ショートの発生率も300ppm未満(A)であった。
 [実施例2]
 実施例2では、粒子個数密度が5200個/mm2の異方性導電フィルムを用いた他は、実施例1と同じ条件とした。
 実施例2に係る接続体サンプルは、初期導通抵抗が0.4Ω、信頼性試験後における導通抵抗が3.4Ωであった。また、ICバンプ間ショートの発生率も300ppm未満(A)であった。
 [実施例3]
 実施例3では、粒子径3μmの導電性粒子(商品名:AUL703、積水化学工業社製)を、粒子個数密度50000個/mm2で規則配列させた異方性導電フィルムを用いた他は、実施例1と同じ条件とした。
 実施例3に係る接続体サンプルは、初期導通抵抗が0.2Ω、信頼性試験後における導通抵抗が2.5Ωであった。また、ICバンプ間ショートの発生率も300ppm未満(A)であった。
 [実施例4]
 実施例4では、粒子径5μmの導電性粒子(商品名:AUL705、積水化学工業社製)を、粒子個数密度18000個/mm2で規則配列させた異方性導電フィルムを用いた他は、実施例1と同じ条件とした。
 実施例4に係る接続体サンプルは、初期導通抵抗が0.2Ω、信頼性試験後における導通抵抗が3.0Ωであった。また、ICバンプ間ショートの発生率は300ppm以上1000ppm未満(B)であった。
 [比較例1]
 比較例1では、バインダー樹脂組成物に導電性粒子を加えて調整し、剥離フィルム上に塗布、焼成することにより、バインダー樹脂層に導電性粒子がランダムに分散されている異方性導電フィルムを用いた。使用した導電性粒子(商品名:AUL704、積水化学工業社製)は粒子径4μmで、粒子個数密度は60000個/mm2である。
 比較例1に係る接続体サンプルは、初期導通抵抗が0.2Ω、信頼性試験後における導通抵抗が2.8Ωであった。また、ICバンプ間ショートの発生率は1000ppm以上(C)であった。
Figure JPOXMLDOC01-appb-T000001
 第1の実施例では、実施例1~4及び比較例1に係る各接続体サンプルについて、図7中A-A’に示すように、入出力バンプ列24,26の中央部を評価用IC18の幅方向に切断し、断面観察した。そして、図8に示すように、1,3列目の出力バンプ列26-1,26-3の中央部における出力端子21と出力バンプ25の距離D1,D3を導電性粒子の粒子径に対する割合で求めるとともに、1列目の出力バンプ列26-1中央部の距離D1に対する3列目の出力バンプ列26-3中央部の距離D3の割合D(=D3/D1)を算出した。また、1,3列目の出力バンプ列26-1,26-3の中央部における出力端子21と出力バンプ25の導電性粒子の捕捉数をカウントした。
 [実施例1の結果]
 評価用IC(1×20mm)を用いた実施例1では、1列目の出力バンプ列26-1の中央部における出力端子21と出力バンプ25の距離D1は導電性粒子径(4μm)の62%で粒子捕捉数は37個、3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3は導電性粒子径(4μm)の64%で粒子捕捉数は35個であった。1列目の出力端子21と出力バンプ25の距離D1に対する3列目の出力端子21と出力バンプ25の距離D3の割合D(=D3/D1)は、1.03であった。
 評価用IC(1.5×20mm)を用いた実施例1では、1列目の出力バンプ列26-1の中央部における出力端子21と出力バンプ25の距離D1は導電性粒子径(4μm)の61%で粒子捕捉数は36個、3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3は導電性粒子径(4μm)の65%で粒子捕捉数は34個であった。1列目の出力端子21と出力バンプ25の距離D1に対する3列目の出力端子21と出力バンプ25の距離D3の割合D(=D3/D1)は、1.07であった。
 評価用IC(2×20mm)を用いた実施例1では、1列目の出力バンプ列26-1の中央部における出力端子21と出力バンプ25の距離D1は導電性粒子径(4μm)の60%で粒子捕捉数は36個、3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3は導電性粒子径(4μm)の67%で粒子捕捉数は32個であった。1列目の出力端子21と出力バンプ25の距離D1に対する3列目の出力端子21と出力バンプ25の距離D3の割合D(=D3/D1)は、1.12であった。
 [実施例2の結果]
 評価用IC(1×20mm)を用いた実施例2では、1列目の出力バンプ列26-1の中央部における出力端子21と出力バンプ25の距離D1は導電性粒子径(4μm)の57%で粒子捕捉数は6個、3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3は導電性粒子径(4μm)の62%で粒子捕捉数は6個であった。1列目の出力端子21と出力バンプ25の距離D1に対する3列目の出力端子21と出力バンプ25の距離D3の割合D(=D3/D1)は、1.09であった。
 評価用IC(1.5×20mm)を用いた実施例2では、1列目の出力バンプ列26-1の中央部における出力端子21と出力バンプ25の距離D1は導電性粒子径(4μm)の56%で粒子捕捉数は7個、3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3は導電性粒子径(4μm)の64%で粒子捕捉数は6個であった。1列目の出力端子21と出力バンプ25の距離D1に対する3列目の出力端子21と出力バンプ25の距離D3の割合D(=D3/D1)は、1.14であった。
 評価用IC(2×20mm)を用いた実施例2では、1列目の出力バンプ列26-1の中央部における出力端子21と出力バンプ25の距離D1は導電性粒子径(4μm)の55%で粒子捕捉数は6個、3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3は導電性粒子径(4μm)の69%で粒子捕捉数は5個であった。1列目の出力端子21と出力バンプ25の距離D1に対する3列目の出力端子21と出力バンプ25の距離D3の割合D(=D3/D1)は、1.25であった。
 [実施例3の結果]
 評価用IC(1×20mm)を用いた実施例3では、1列目の出力バンプ列26-1の中央部における出力端子21と出力バンプ25の距離D1は導電性粒子径(3μm)の69%で粒子捕捉数は61個、3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3は導電性粒子径(3μm)の70%で粒子捕捉数は58個であった。1列目の出力端子21と出力バンプ25の距離D1に対する3列目の出力端子21と出力バンプ25の距離D3の割合D(=D3/D1)は、1.01であった。
 評価用IC(1.5×20mm)を用いた実施例3では、1列目の出力バンプ列26-1の中央部における出力端子21と出力バンプ25の距離D1は導電性粒子径(3μm)の68%で粒子捕捉数は60個、3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3は導電性粒子径(3μm)の74%で粒子捕捉数は55個であった。1列目の出力端子21と出力バンプ25の距離D1に対する3列目の出力端子21と出力バンプ25の距離D3の割合D(=D3/D1)は、1.09であった。
 評価用IC(2×20mm)を用いた実施例3では、1列目の出力バンプ列26-1の中央部における出力端子21と出力バンプ25の距離D1は導電性粒子径(3μm)の68%で粒子捕捉数は63個、3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3は導電性粒子径(3μm)の80%で粒子捕捉数は52個であった。1列目の出力端子21と出力バンプ25の距離D1に対する3列目の出力端子21と出力バンプ25の距離D3の割合D(=D3/D1)は、1.18であった。
 [実施例4の結果]
 評価用IC(1×20mm)を用いた実施例4では、1列目の出力バンプ列26-1の中央部における出力端子21と出力バンプ25の距離D1は導電性粒子径(5μm)の55%で粒子捕捉数は24個、3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3は導電性粒子径(5μm)の57%で粒子捕捉数は23個であった。1列目の出力端子21と出力バンプ25の距離D1に対する3列目の出力端子21と出力バンプ25の距離D3の割合D(=D3/D1)は、1.04であった。
 評価用IC(1.5×20mm)を用いた実施例4では、1列目の出力バンプ列26-1の中央部における出力端子21と出力バンプ25の距離D1は導電性粒子径(5μm)の54%で粒子捕捉数は23個、3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3は導電性粒子径(5μm)の57%で粒子捕捉数は22個であった。1列目の出力端子21と出力バンプ25の距離D1に対する3列目の出力端子21と出力バンプ25の距離D3の割合D(=D3/D1)は、1.06であった。
 評価用IC(2×20mm)を用いた実施例4では、1列目の出力バンプ列26-1の中央部における出力端子21と出力バンプ25の距離D1は導電性粒子径(5μm)の55%で粒子捕捉数は23個、3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3は導電性粒子径(5μm)の59%で粒子捕捉数は21個であった。1列目の出力端子21と出力バンプ25の距離D1に対する3列目の出力端子21と出力バンプ25の距離D3の割合D(=D3/D1)は、1.07であった。
 [比較例1の結果]
 評価用IC(1×20mm)を用いた比較例1では、1列目の出力バンプ列26-1の中央部における出力端子21と出力バンプ25の距離D1は導電性粒子径(4μm)の58%で粒子捕捉数は27個、3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3は導電性粒子径(4μm)の84%で粒子捕捉数は7個であった。1列目の出力端子21と出力バンプ25の距離D1に対する3列目の出力端子21と出力バンプ25の距離D3の割合D(=D3/D1)は、1.45であった。
 評価用IC(1.5×20mm)を用いた比較例1では、1列目の出力バンプ列26-1の中央部における出力端子21と出力バンプ25の距離D1は導電性粒子径(4μm)の54%で粒子捕捉数は29個、3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3は導電性粒子径(4μm)の95%で粒子捕捉数は4個であった。1列目の出力端子21と出力バンプ25の距離D1に対する3列目の出力端子21と出力バンプ25の距離D3の割合D(=D3/D1)は、1.76であった。
 評価用IC(2×20mm)を用いた比較例1では、1列目の出力バンプ列26-1の中央部における出力端子21と出力バンプ25の距離D1は導電性粒子径(4μm)の51%で粒子捕捉数は25個、3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3は導電性粒子径(4μm)の108%で粒子捕捉数は2個であった。1列目の出力端子21と出力バンプ25の距離D1に対する3列目の出力端子21と出力バンプ25の距離D3の割合D(=D3/D1)は、2.12であった。
 [第1の実施例の考察]
 表1に示すように、導電性粒子が規則配列された異方性導電フィルムを用いて作成された実施例1~4に係る接続体サンプルによれば、いずれも最も外側に配列された3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3は、1列目の出力バンプ列26-1の中央部における出力端子21と出力バンプ25の距離D1の130%以下と、1列目と3列目とで差がほとんどなく、導電性粒子の圧縮により良好な導通性を備える。
 したがって、実施例1~4では、最も出力端子21と出力バンプ25の距離が開きやすい3列目の出力バンプ列26-3の中央部において、1列目と大差ない距離を有することから、2列目や3列目の他の出力端子21と出力バンプ25の距離も1列目と同様に狭く、導電性粒子の圧縮により良好な導電性を有するものと考えられる。また、実施例1~4に係る接続体サンプルによれば、3列目の出力バンプ列26-3の中央においても導電性粒子が押し込まれているため、評価用ガラス基板12の裏面に現れる導電性粒子の圧痕もはっきりと確認でき(図2参照)、圧痕による導通性の確認も精度よく行うことができる。
 一方、比較例1では、最も外側に配列された3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3は、1列目の出力バンプ列26-1の中央部における出力端子21と出力バンプ25の距離D1の130%より広がり、導通性を損なうものとなった。また、比較例1では、導電性粒子の押し込みが不足し、圧痕観察による導通性の確認も困難となる。
 [第2の実施例]
 次いで、第2の実施例について説明する。第2の実施例では、図7中B-B’及びC-C’に示すように、実施例1~4、比較例1に係る各接続体サンプルの入出力バンプ列24,26の両端部を評価用IC18の幅方向に切断し、断面観察した。そして、1,3列目の出力バンプ列26-1,26-3の両端部における出力端子21と出力バンプ25の平均距離d1,d3を導電性粒子の粒子径に対する割合で求めるとともに、1列目の出力バンプ列26-1両端部の平均距離d1に対する3列目の出力バンプ列26-3両端部の平均距離の割合d(=d3/d1)を算出した。なお、1,3列目の出力バンプ列26の両端部における端子とバンプの距離差は30%以内であった。
 次いで、第1の実施例において算出した1列目の出力バンプ列26-1の中央部の距離D1に対する3列目の出力バンプ列26-3の中央部の距離D3の割合D(=D3/D1)と、1列目の出力バンプ列26-1の両端部の平均距離d1に対する3列目の出力バンプ列26-3の両端部の平均距離の割合d(=d3/d1)との割合(D/d)を算出した。これは、出力バンプ列26の両端は、熱圧着ヘッドの押圧力を受け易く、1,3列目共に出力端子21と出力バンプ25の距離が狭く導電性粒子が押し込まれやすいことから、最も出力端子21と出力バンプ25の距離が開きやすい3列目の出力バンプ列26-3の中央部における1列目の出力バンプ列26-1の中央部に対する割合Dを、3列目の出力バンプ列26-3の両端部における1列目の出力バンプ列26-1の両端部に対する割合dとの対比で評価するものである。最も出力端子21と出力バンプ25の距離が開きやすい出力バンプ列26の中央部における割合Dが出力バンプ列26の両端部における割合dと大差ない場合、他のすべての出力端子21と出力バンプ25は、1,3列目の出力バンプ列26-1,26-3の両端部と同様に、距離が狭く導電性粒子が押し込まれているものと考えられる。なお、第2の実施例においても、1,3列目の出力バンプ列26-1,26-3の両端部における出力端子21と出力バンプ25の導電性粒子の平均捕捉数をカウントした。
Figure JPOXMLDOC01-appb-T000002
 [実施例1の結果]
 表2に示すように、評価用IC(1×20mm)を用いた実施例1では、1列目の出力バンプ列26-1の両端部における出力端子21と出力バンプ25の平均距離d1は導電性粒子径(4μm)の58%で平均粒子捕捉数は34個、3列目の出力バンプ列26-3の両端部における出力端子21と出力バンプ25の距離d3は導電性粒子径(4μm)の59%で平均粒子捕捉数は33個であった。
 1列目の出力バンプ列26-1の両端部の平均距離d1に対する3列目の出力バンプ列26-3の両端部の平均距離d3の割合d(=d3/d1)は、1.02、第1の実施例で求めた出力バンプ列26の中央部における1列目の出力端子21と出力バンプ25の距離D1に対する3列目の出力端子21と出力バンプ25の距離D3の割合D(=D3/D1=1.03)との割合(D/d)は、1.01であった。
 評価用IC(1.5×20mm)を用いた実施例1では、1列目の出力バンプ列26-1の両端部における出力端子21と出力バンプ25の平均距離d1は導電性粒子径(4μm)の59%で平均粒子捕捉数は34個、3列目の出力バンプ列26-3の両端部における出力端子21と出力バンプ25の平均距離d3は導電性粒子径(4μm)の60%で平均粒子捕捉数は32個であった。
 1列目の出力バンプ列26-1の両端部の平均距離d1に対する3列目の出力バンプ列26-3の両端部の平均距離d3の割合d(=d3/d1)は、1.02、第1の実施例で求めた出力バンプ列26の中央部における1列目の出力端子21と出力バンプ25の距離D1に対する3列目の出力端子21と出力バンプ25の距離D3の割合D(=D3/D1=1.07)との割合(D/d)は、1.05であった。
 評価用IC(2×20mm)を用いた実施例1では、1列目の出力バンプ列26-1の両端部における出力端子21と出力バンプ25の平均距離d1は導電性粒子径(4μm)の60%で平均粒子捕捉数は35個、3列目の出力バンプ列26-3の両端部における出力端子21と出力バンプ25の距離d3は導電性粒子径(4μm)の62%で平均粒子捕捉数は33個であった。
 1列目の出力バンプ列26-1の両端部の平均距離d1に対する3列目の出力バンプ列26-3の両端部の平均距離d3の割合d(=d3/d1)は、1.03、第1の実施例で求めた出力バンプ列26の中央部における1列目の出力端子21と出力バンプ25の距離D1に対する3列目の出力端子21と出力バンプ25の距離D3の割合D(=D3/D1=1.12)との割合(D/d)は、1.09であった。
 [実施例2の結果]
 評価用IC(1×20mm)を用いた実施例2では、1列目の出力バンプ列26-1の両端部における出力端子21と出力バンプ25の平均距離d1は導電性粒子径(4μm)の57%で平均粒子捕捉数は5個、3列目の出力バンプ列26-3の両端部における出力端子21と出力バンプ25の平均距離d3は導電性粒子径(4μm)の59%で平均粒子捕捉数は6個であった。
 1列目の出力バンプ列26-1の両端部の平均距離d1に対する3列目の出力バンプ列26-3の両端部の平均距離d3の割合d(=d3/d1)は、1.04、第1の実施例で求めた出力バンプ列26の中央部における1列目の出力端子21と出力バンプ25の距離D1に対する3列目の出力端子21と出力バンプ25の距離D3の割合D(=D3/D1=1.09)との割合(D/d)は、1.05であった。
 評価用IC(1.5×20mm)を用いた実施例2では、1列目の出力バンプ列26-1の両端部における出力端子21と出力バンプ25の平均距離d1は導電性粒子径(4μm)の56%で平均粒子捕捉数は6個、3列目の出力バンプ列26-3の両端部における出力端子21と出力バンプ25の平均距離d3は導電性粒子径(4μm)の58%で平均粒子捕捉数は6個であった。
 1列目の出力バンプ列26-1の両端部の平均距離d1に対する3列目の出力バンプ列26-3の両端部の平均距離d3の割合d(=d3/d1)は、1.04、第1の実施例で求めた出力バンプ列26の中央部における1列目の出力端子21と出力バンプ25の距離D1に対する3列目の出力端子21と出力バンプ25の距離D3の割合D(=D3/D1=1.14)との割合(D/d)は、1.10であった。
 評価用IC(2×20mm)を用いた実施例2では、1列目の出力バンプ列26-1の両端部における出力端子21と出力バンプ25の平均距離d1は導電性粒子径(4μm)の57%で平均粒子捕捉数は6個、3列目の出力バンプ列26-3の両端部における出力端子21と出力バンプ25の平均距離d3は導電性粒子径(4μm)の59%で平均粒子捕捉数は5個であった。
 1列目の出力バンプ列26-1の両端部の平均距離d1に対する3列目の出力バンプ列26-3の両端部の平均距離d3の割合d(=d3/d1)は、1.04、第1の実施例で求めた出力バンプ列26の中央部における1列目の出力端子21と出力バンプ25の距離D1に対する3列目の出力端子21と出力バンプ25の距離D3の割合D(=D3/D1=1.25)との割合(D/d)は、1.20であった。
 [実施例3の結果]
 評価用IC(1×20mm)を用いた実施例3では、1列目の出力バンプ列26-1の両端部における出力端子21と出力バンプ25の平均距離d1は導電性粒子径(3μm)の67%で平均粒子捕捉数は59個、3列目の出力バンプ列26-3の両端部における出力端子21と出力バンプ25の平均距離d3は導電性粒子径(3μm)の68%で平均粒子捕捉数は57個であった。
 1列目の出力バンプ列26-1の両端部の平均距離d1に対する3列目の出力バンプ列26-3の両端部の平均距離d3の割合d(=d3/d1)は、1.01、第1の実施例で求めた出力バンプ列26の中央部における1列目の出力端子21と出力バンプ25の距離D1に対する3列目の出力端子21と出力バンプ25の距離D3の割合D(=D3/D1=1.01)との割合(D/d)は、1.00であった。
 評価用IC(1.5×20mm)を用いた実施例3では、1列目の出力バンプ列26-1の両端部における出力端子21と出力バンプ25の平均距離d1は導電性粒子径(3μm)の67%で平均粒子捕捉数は58個、3列目の出力バンプ列26-3の両端部における出力端子21と出力バンプ25の平均距離d3は導電性粒子径(3μm)の69%で平均粒子捕捉数は56個であった。
 1列目の出力バンプ列26-1の両端部の平均距離d1に対する3列目の出力バンプ列26-3の両端部の平均距離d3の割合d(=d3/d1)は、1.03、第1の実施例で求めた出力バンプ列26の中央部における1列目の出力端子21と出力バンプ25の距離D1に対する3列目の出力端子21と出力バンプ25の距離D3の割合D(=D3/D1=1.09)との割合(D/d)は、1.06であった。
 評価用IC(2×20mm)を用いた実施例3では、1列目の出力バンプ列26-1の両端部における出力端子21と出力バンプ25の平均距離d1は導電性粒子径(3μm)の66%で平均粒子捕捉数は57個、3列目の出力バンプ列26-3の両端部における出力端子21と出力バンプ25の平均距離d3は導電性粒子径(3μm)の69%で平均粒子捕捉数は54個であった。
 1列目の出力バンプ列26-1の両端部の平均距離d1に対する3列目の出力バンプ列26-3の両端部の平均距離d3の割合d(=d3/d1)は、1.05、第1の実施例で求めた出力バンプ列26の中央部における1列目の出力端子21と出力バンプ25の距離D1に対する3列目の出力端子21と出力バンプ25の距離D3の割合D(=D3/D1=1.18)との割合(D/d)は、1.12であった。
 [実施例4の結果]
 評価用IC(1×20mm)を用いた実施例4では、1列目の出力バンプ列26-1の両端部における出力端子21と出力バンプ25の平均距離d1は導電性粒子径(5μm)の55%で平均粒子捕捉数は24個、3列目の出力バンプ列26-3の両端部における出力端子21と出力バンプ25の平均距離d3は導電性粒子径(5μm)の57%で平均粒子捕捉数は26個であった。
 1列目の出力バンプ列26-1の両端部の平均距離d1に対する3列目の出力バンプ列26-3の両端部の平均距離d3の割合d(=d3/d1)は、1.04、第1の実施例で求めた出力バンプ列26の中央部における1列目の出力端子21と出力バンプ25の距離D1に対する3列目の出力端子21と出力バンプ25の距離D3の割合D(=D3/D1=1.04)との割合(D/d)は、1.00であった。
 評価用IC(1.5×20mm)を用いた実施例4では、1列目の出力バンプ列26-1の両端部における出力端子21と出力バンプ25の平均距離d1は導電性粒子径(5μm)の54%で平均粒子捕捉数は22個、3列目の出力バンプ列26-3の両端部における出力端子21と出力バンプ25の平均距離d3は導電性粒子径(5μm)の55%で平均粒子捕捉数は23個であった。
 1列目の出力バンプ列26-1の両端部の平均距離d1に対する3列目の出力バンプ列26-3の両端部の平均距離d3の割合d(=d3/d1)は、1.02、第1の実施例で求めた出力バンプ列26の中央部における1列目の出力端子21と出力バンプ25の距離D1に対する3列目の出力端子21と出力バンプ25の距離D3の割合D(=D3/D1=1.06)との割合(D/d)は、1.04であった。
 評価用IC(2×20mm)を用いた実施例4では、1列目の出力バンプ列26-1の両端部における出力端子21と出力バンプ25の平均距離d1は導電性粒子径(5μm)の54%で平均粒子捕捉数は22個、3列目の出力バンプ列26-3の両端部における出力端子21と出力バンプ25の平均距離d3は導電性粒子径(5μm)の57%で平均粒子捕捉数は24個であった。
 1列目の出力バンプ列26-1の両端部の平均距離d1に対する3列目の出力バンプ列26-3の両端部の平均距離d3の割合d(=d3/d1)は、1.06、第1の実施例で求めた出力バンプ列26の中央部における1列目の出力端子21と出力バンプ25の距離D1に対する3列目の出力端子21と出力バンプ25の距離D3の割合D(=D3/D1=1.07)との割合(D/d)は、1.01であった。
 [比較例1の結果]
 評価用IC(1×20mm)を用いた比較例1では、1列目の出力バンプ列26-1の両端部における出力端子21と出力バンプ25の平均距離d1は導電性粒子径(4μm)の55%で平均粒子捕捉数は27個、3列目の出力バンプ列26-3の両端部における出力端子21と出力バンプ25の平均距離d3は導電性粒子径(4μm)の59%で平均粒子捕捉数は23個であった。
 1列目の出力バンプ列26-1の両端部の平均距離d1に対する3列目の出力バンプ列26-3の両端部の平均距離d3の割合d(=d3/d1)は、1.07、第1の実施例で求めた出力バンプ列26の中央部における1列目の出力端子21と出力バンプ25の距離D1に対する3列目の出力端子21と出力バンプ25の距離D3の割合D(=D3/D1=1.45)との割合(D/d)は、1.36であった。
 評価用IC(1.5×20mm)を用いた比較例1では、1列目の出力バンプ列26-1の両端部における出力端子21と出力バンプ25の平均距離d1は導電性粒子径(4μm)の54%で平均粒子捕捉数は29個、3列目の出力バンプ列26-3の両端部における出力端子21と出力バンプ25の平均距離d3は導電性粒子径(4μm)の60%で平均粒子捕捉数は25個であった。
 1列目の出力バンプ列26-1の両端部の平均距離d1に対する3列目の出力バンプ列26-3の両端部の平均距離d3の割合d(=d3/d1)は、1.11、第1の実施例で求めた出力バンプ列26の中央部における1列目の出力端子21と出力バンプ25の距離D1に対する3列目の出力端子21と出力バンプ25の距離D3の割合D(=D3/D1=1.76)との割合(D/d)は、1.59であった。
 評価用IC(2×20mm)を用いた比較例1では、1列目の出力バンプ列26-1の両端部における出力端子21と出力バンプ25の平均距離d1は導電性粒子径(4μm)の51%で平均粒子捕捉数は27個、3列目の出力バンプ列26-3の両端部における出力端子21と出力バンプ25の平均距離d3は導電性粒子径(4μm)の59%で平均粒子捕捉数は22個であった。
 1列目の出力バンプ列26-1の両端部の平均距離d1に対する3列目の出力バンプ列26-3の両端部の平均距離d3の割合d(=d3/d1)は、1.16、第1の実施例で求めた出力バンプ列26の中央部における1列目の出力端子21と出力バンプ25の距離D1に対する3列目の出力端子21と出力バンプ25の距離D3の割合D(=D3/D1=2.12)との割合(D/d)は、1.83であった。
 [第2の実施例の考察]
 表2に示すように、導電性粒子が規則配列された異方性導電フィルムを用いて作成された実施例1~4に係る接続体サンプルによれば、いずれも、最も出力端子21と出力バンプ25の距離が開きやすい出力バンプ列26の中央部における1列目に対する3列目の出力端子21と出力バンプ25の距離の割合Dが、比較的出力端子21と出力バンプ25とが近接する出力バンプ列26の両端部における1列目に対する3列目の出力端子21と出力バンプ25の距離の割合dの130%以下と、差がほとんどなく、導電性粒子が押し込まれ良好な導通性を備える。
 したがって、実施例1~4では、最も出力端子21と出力バンプ25の距離が開きやすい出力バンプ列26の中央部において、両端部と大差ない距離割合を有することから、2列目や3列目の他の出力端子21と出力バンプ25の距離割合も1,3列目の両端部と同様に狭く、導電性粒子の圧縮により良好な導電性を有するものと考えられる。また、実施例1~4に係る接続体サンプルによれば、出力バンプ列26の中央部においても導電性粒子が押し込まれているため、評価用ガラス基板12の裏面に現れる導電性粒子の圧痕もはっきりと確認でき、圧痕による導通性の確認も精度よく行うことができる。
 一方、比較例1では、出力バンプ列26の中央部における1列目に対する3列目の出力端子21と出力バンプ25の距離割合Dが両端部における割合dに対して130%よりも大きくなり、導電性を損なう結果となった。また、比較例1では、導電性粒子の押し込みが不足し、圧痕観察による導通性の確認も困難となる。
 [第3の実施例]
 次いで、第3の実施例について説明する。第3の実施例では、実施例1~4及び比較例1に係る各接続体サンプルについて、図7中に示す入力バンプ列24の各両端及び最も外側に配列された3列目の出力バンプ列26-3の両端における出力端子21と出力バンプ25の平均距離dAVEと、3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3との割合(=D3/dAVE)を算出した。これは、最も外側に配列された入出力バンプ列24,26の各両端は、熱圧着ヘッドの押圧力を受けやすく、いずれも出力端子21と出力バンプ25の距離が狭く導電性粒子が押し込まれやすいことから、最も出力端子21と出力バンプ25の距離が開きやすい3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3を、最も外側に配列された入出力バンプ列24,26の各両端における出力端子21と出力バンプ25の平均距離dAVEとの対比で評価するものである。3列目の出力バンプ列26-3の中央部における距離D3が最も外側に配列された入出力バンプ列24,26の各両端部における平均距離dAVEと大差ない場合、他のすべての出力端子21と出力バンプ25は、最も外側に配列された入出力バンプ列24,26の各両端部と同様に、距離が狭く導電性粒子が押し込まれているものと考えられる。
 なお、本実施例では、入力バンプ列24が1列で配列されているため、測定対象は当該入力バンプ列24の両端に設けられた入力バンプ23L,23Rとなるが、入力バンプ列24が複数並列されている場合は、最も外側に配列された入力バンプ列24の両端に設けられた入力バンプ23を、出力端子21と出力バンプ25の平均距離dAVEの測定対象とする。同様に、本実施例では、出力バンプ列26が3列で配列されているため、最も外側に配列された3列目の出力バンプ列26-3の両端に設けられた出力バンプ25L,25Rが、出力端子21と出力バンプ25の平均距離dAVEの測定対象となる。
Figure JPOXMLDOC01-appb-T000003
 [実施例1の結果]
 表3に示すように、評価用IC(1×20mm)を用いた実施例1では、3列目の出力バンプ列26-3の左端の出力バンプ25Lと出力端子21との距離d-26Lは導電性粒子径(4μm)の59%、同右端の出力バンプ25Rと出力端子21の距離d-26Rは同60%、入力バンプ列24の左端の入力バンプ23Lと入力端子19の距離d-24Lは同58%、同右端の入力バンプ23Rと入力端子19の距離d-24Rは同61%で、両出力バンプ25L、25R及び両入力バンプ23L,23Rにおける入出力端子の平均距離dAVEは59.5%である。この平均距離dAVEと、3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3(=64%)との割合(=D3/dAVE)は、1.08となった。
 評価用IC(1.5×20mm)を用いた実施例1では、3列目の出力バンプ列26-3の左端の出力バンプ25Lと出力端子21との距離d-26Lは導電性粒子径(4μm)の60%、同右端の出力バンプ25Rと出力端子21の距離d-26Rは同62%、入力バンプ列24の左端の入力バンプ23Lと入力端子19の距離d-24Lは同62%、同右端の入力バンプ23Rと入力端子19の距離d-24Rは同61%で、両出力バンプ25L、25R及び両入力バンプ23L,23Rにおける入出力端子の平均距離dAVEは61.25%である。この平均距離dAVEと、3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3(=65%)との割合(=D3/dAVE)は、1.04となった。
 評価用IC(2×20mm)を用いた実施例1では、3列目の出力バンプ列26-3の左端の出力バンプ25Lと出力端子21との距離d-26Lは導電性粒子径(4μm)の62%、同右端の出力バンプ25Rと出力端子21の距離d-26Rは同61%、入力バンプ列24の左端の入力バンプ23Lと入力端子19の距離d-24Lは同59%、同右端の入力バンプ23Rと入力端子19の距離d-24Rは同60%で、両出力バンプ25L、25R及び両入力バンプ23L,23Rにおける入出力端子の平均距離dAVEは60.5%である。この平均距離dAVEと、3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3(=67%)との割合(=D3/dAVE)は、1.06となった。
 [実施例2の結果]
 評価用IC(1×20mm)を用いた実施例2では、3列目の出力バンプ列26-3の左端の出力バンプ25Lと出力端子21との距離d-26Lは導電性粒子径(4μm)の59%、同右端の出力バンプ25Rと出力端子21の距離d-26Rは同57%、入力バンプ列24の左端の入力バンプ23Lと入力端子19の距離d-24Lは同60%、同右端の入力バンプ23Rと入力端子19の距離d-24Rは同58%で、両出力バンプ25L、25R及び両入力バンプ23L,23Rにおける入出力端子の平均距離dAVEは58.5%である。この平均距離dAVEと、3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3(=62%)との割合(=D3/dAVE)は、1.06となった。
 評価用IC(1.5×20mm)を用いた実施例2では、3列目の出力バンプ列26-3の左端の出力バンプ25Lと出力端子21との距離d-26Lは導電性粒子径(4μm)の58%、同右端の出力バンプ25Rと出力端子21の距離d-26Rは同58%、入力バンプ列24の左端の入力バンプ23Lと入力端子の距離d-24Lは同56%、同右端の入力バンプ23Rと入力端子19の距離d-24Rは同55%で、両出力バンプ25L、25R及び両入力バンプ23L,23Rにおける入出力端子の平均距離dAVEは56.75%である。この平均距離dAVEと、3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3(=64%)との割合(=D3/dAVE)は、1.09となった。
 評価用IC(2×20mm)を用いた実施例2では、3列目の出力バンプ列26-3の左端の出力バンプ25Lと出力端子21との距離d-26Lは導電性粒子径(4μm)の59%、同右端の出力バンプ25Rと出力端子21の距離d-26Rは同57%、入力バンプ列24の左端の入力バンプ23Lと入力端子19の距離d-24Lは同56%、同右端の入力バンプ23Rと入力端子19の距離d-24Rは同58%で、両出力バンプ25L、25R及び両入力バンプ23L,23Rにおける入出力端子の平均距離dAVEは57.5%である。この平均距離dAVEと、3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3(=69%)との割合(=D3/dAVE)は、1.08となった。
 [実施例3の結果]
 評価用IC(1×20mm)を用いた実施例3では、3列目の出力バンプ列26-3の左端の出力バンプ25Lと出力端子21との距離d-26Lは導電性粒子径(3μm)の68%、同右端の出力バンプ25Rと出力端子21の距離d-26Rは同67%、入力バンプ列24の左端の入力バンプ23Lと入力端子19の距離d-24Lは同65%、同右端の入力バンプ23Rと入力端子19の距離d-24Rは同66%で、両出力バンプ25L、25R及び両入力バンプ23L,23Rにおける入出力端子の平均距離dAVEは66.5%である。この平均距離dAVEと、3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3(=70%)との割合(=D3/dAVE)は、1.05となった。
 評価用IC(1.5×20mm)を用いた実施例3では、3列目の出力バンプ列26-3の左端の出力バンプ25Lと出力端子21との距離d-26Lは導電性粒子径(3μm)の69%、同右端の出力バンプ25Rと出力端子21の距離d-26Rは同67%、入力バンプ列24の左端の入力バンプ23Lと入力端子19の距離d-24Lは同64%、同右端の入力バンプ23Rと入力端子19の距離d-24Rは同65%で、両出力バンプ25L、25R及び両入力バンプ23L,23Rにおける入出力端子の平均距離dAVEは66.25%である。この平均距離dAVEと、3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3(=74%)との割合(=D3/dAVE)は、1.06となった。
 評価用IC(2×20mm)を用いた実施例3では、3列目の出力バンプ列26-3の左端の出力バンプ25Lと出力端子21との距離d-26Lは導電性粒子径(3μm)の69%、同右端の出力バンプ25Rと出力端子21の距離d-26Rは同67%、入力バンプ列24の左端の入力バンプ23Lと入力端子19の距離d-24Lは同64%、同右端の入力バンプ23Rと入力端子19の距離d-24Rは同66%で、両出力バンプ25L、25R及び両入力バンプ23L,23Rにおける入出力端子の平均距離dAVEは66.5%である。この平均距離dAVEと、3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3(=80%)との割合(=D3/dAVE)は、1.05となった。
 [実施例4の結果]
 評価用IC(1×20mm)を用いた実施例4では、3列目の出力バンプ列26-3の左端の出力バンプ25Lと出力端子21との距離d-26Lは導電性粒子径(5μm)の57%、同右端の出力バンプ25Rと出力端子21の距離d-26Rは同58%、入力バンプ列24の左端の入力バンプ23Lと入力端子19の距離d-24Lは同54%、同右端の入力バンプ23Rと入力端子19の距離d-24Rは同56%で、両出力バンプ25L、25R及び両入力バンプ23L,23Rにおける入出力端子の平均距離dAVEは56.25%である。この平均距離dAVEと、3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3(=57%)との割合(=D3/dAVE)は、1.01となった。
 評価用IC(1.5×20mm)を用いた実施例4では、3列目の出力バンプ列26-3の左端の出力バンプ25Lと出力端子21との距離d-26Lは導電性粒子径(5μm)の55%、同右端の出力バンプ25Rと出力端子21の距離d-26Rは同57%、入力バンプ列24の左端の入力バンプ23Lと入力端子19の距離d-24Lは同55%、同右端の入力バンプ23Rと入力端子19の距離d-24Rは同56%で、両出力バンプ25L、25R及び両入力バンプ23L,23Rにおける入出力端子の平均距離dAVEは55.75%である。この平均距離dAVEと、3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3(=57%)との割合(=D3/dAVE)は、1.02となった。
 評価用IC(2×20mm)を用いた実施例4では、3列目の出力バンプ列26-3の左端の出力バンプ25Lと出力端子21との距離d-26Lは導電性粒子径(5μm)の57%、同右端の出力バンプ25Rと出力端子21の距離d-26Rは同56%、入力バンプ列24の左端の入力バンプ23Lと入力端子19の距離d-24Lは同58%、同右端の入力バンプ23Rと入力端子19の距離d-24Rは同55%で、両出力バンプ25L、25R及び両入力バンプ23L,23Rにおける入出力端子の平均距離dAVEは56.5%である。この平均距離dAVEと、3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3(=59%)との割合(=D3/dAVE)は、1.01となった。
 [比較例1の結果]
 評価用IC(1×20mm)を用いた比較例1では、3列目の出力バンプ列26-3の左端の出力バンプ25Lと出力端子21との距離d-26Lは導電性粒子径(4μm)の59%、同右端の出力バンプ25Rと出力端子21の距離d-26Rは同61%、入力バンプ列24の左端の入力バンプ23Lと入力端子19の距離d-24Lは同57%、同右端の入力バンプ23Rと入力端子19の距離d-24Rは同58%で、両出力バンプ25L、25R及び両入力バンプ23L,23Rにおける入出力端子の平均距離dAVEは58.75%である。この平均距離dAVEと、3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3(=84%)との割合(=D3/dAVE)は、1.43となった。
 評価用IC(1.5×20mm)を用いた比較例1では、3列目の出力バンプ列26-3の左端の出力バンプ25Lと出力端子21との距離d-26Lは導電性粒子径(4μm)の60%、同右端の出力バンプ25Rと出力端子21の距離d-26Rは同61%、入力バンプ列24の左端の入力バンプ23Lと入力端子19の距離d-24Lは同56%、同右端の入力バンプ23Rと入力端子19の距離d-24Rは同57%で、両出力バンプ25L、25R及び両入力バンプ23L,23Rにおける入出力端子の平均距離dAVEは58.5%である。この平均距離dAVEと、3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3(=95%)との割合(=D3/dAVE)は、1.44となった。
 評価用IC(2×20mm)を用いた比較例1では、3列目の出力バンプ列26-3の左端の出力バンプ25Lと出力端子21との距離d-26Lは導電性粒子径(4μm)の59%、同右端の出力バンプ25Rと出力端子21の距離d-26Rは同58%、入力バンプ列24の左端の入力バンプ23Lと入力端子19の距離d-24Lは同56%、同右端の入力バンプ23Rと入力端子19の距離d-24Rは同54%で、両出力バンプ25L、25R及び両入力バンプ23L,23Rにおける入出力端子の平均距離dAVEは56.75%である。この平均距離dAVEと、3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3(=108%)との割合(=D3/dAVE)は、1.48となった。
 [第3の実施例の考察]
 表3に示すように、導電性粒子が規則配列された異方性導電フィルムを用いて作成された実施例1~4に係る接続体サンプルによれば、いずれも、最も端子とバンプの距離が開きやすい3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3が、最も外側に配列された入出力バンプ列24,26の各両端部における出力端子21と出力バンプ25の平均距離dAVEの110%以下と差がほとんどなく、導電性粒子が押し込まれ良好な導通性を備える。
 したがって、実施例1~4では、最も出力端子21と出力バンプ25の距離が開きやすい3列目の出力バンプ列26-3の中央部において、最も外側に配列された入出力バンプ列24,26の各両端部と大差ない距離を有することから、2列目や3列目の他の出力端子21と出力バンプ25の距離も入出力バンプ列24,26の両端部と同様に狭く、導電性粒子の圧縮により良好な導電性を有するものと考えられる。また、実施例1~4に係る接続体サンプルによれば、3列目の出力バンプ列26-3の中央部においても導電性粒子が押し込まれているため、評価用ガラス基板12の裏面に現れる導電性粒子の圧痕もはっきりと確認でき、圧痕による導通性の確認も精度よく行うことができる。
 一方、比較例1では、3列目の出力バンプ列26-3の中央部における出力端子21と出力バンプ25の距離D3が、最も外側に配列された入出力バンプ列24,26の両端部における出力端子21と出力バンプ25の平均距離dAVEに対して110%より大きくなり、導電性を損なう結果となった。また、比較例1では、導電性粒子の押し込みが不足し、圧痕観察による導通性の確認も困難となる。
 [第4の実施例]
 次いで、第4の実施例について説明する。第4の実施例では、評価素子として、導電性粒子を捕捉するバンプ面に、凹凸部を有するICを用いて接続体サンプルを形成した。この凹凸部の最大高低差は導電性粒子の粒子径の50%以内となるものを評価に用いた。これは接続前のバンプ表面を高精度形状測定システム(KS-1100、(株)キーエンス)で測定し、更に断面観察の結果から求めた。評価したバンプ面の凹凸の最大高低差は、実施例1、2及び比較例1では2μm、実施例3では1.5μm、実施例4では2.5μmであった。
 このような各接続体サンプルについて、凹部領域と凸部領域における粒子捕捉数をカウントした。なお、バンプ面における凹部領域と凸部領域の面積割合が、各々50%になるように凹部領域と凸部領域を設定した。凹部領域と凸部領域の面積は、それぞれバンプ全面の35%以上存在していた。
 第4の実施例に係るICの外形やバンプのサイズ、及びバンプ間スペース幅は上述した評価用ICと同じである。また、第4の実施例に係るICが接続される評価用基板は、上述した第1~3の実施例に係る評価用ガラス基板と同じである。
Figure JPOXMLDOC01-appb-T000004
 第4の実施例では、実施例1~4及び比較例1に係る接続体サンプルについて、評価用ガラス基板の裏面から出力端子に現れる圧痕を観察し、図7中A-A’に示す1,3列目の出力バンプ列26-1,26-3の中央部における出力バンプ25の凹部領域と凸部領域における導電性粒子の捕捉数をカウントした。
 [実施例1の結果]
 評価用IC(1×20mm)を用いた実施例1では、1列目の出力バンプ列26-1の中央部における出力バンプ25の凹部領域上の粒子捕捉数は2個、凸部領域上の粒子捕捉数は17個であり、3列目の出力バンプ列26-3の中央部における出力バンプ25の凹部領域上の粒子捕捉数は1個、凸部領域上の粒子捕捉数は16個であった。
 評価用IC(1.5×20mm)を用いた実施例1では、1列目の出力バンプ列26-1の中央部における出力バンプ25の凹部領域上の粒子捕捉数は3個、凸部領域上の粒子捕捉数は19個であり、3列目の出力バンプ列26-3の中央部における出力バンプ25の凹部領域上の粒子捕捉数は1個、凸部領域上の粒子捕捉数は15個であった。
 評価用IC(2×20mm)を用いた実施例1では、1列目の出力バンプ列26-1の中央部における出力バンプ25の凹部領域上の粒子捕捉数は3個、凸部領域上の粒子捕捉数は18個であり、3列目の出力バンプ列26-3の中央部における出力バンプ25の凹部領域上の粒子捕捉数は2個、凸部領域上の粒子捕捉数は14個であった。
 [実施例2の結果]
 評価用IC(1×20mm)を用いた実施例2では、1列目の出力バンプ列26-1の中央部における出力バンプ25の凹部領域上の粒子捕捉数は0個、凸部領域上の粒子捕捉数は4個であり、3列目の出力バンプ列26-3の中央部における出力バンプ25の凹部領域上の粒子捕捉数は0個、凸部領域上の粒子捕捉数は3個であった。
 評価用IC(1.5×20mm)を用いた実施例2では、1列目の出力バンプ列26-1の中央部における出力バンプ25の凹部領域上の粒子捕捉数は0個、凸部領域上の粒子捕捉数は5個であり、3列目の出力バンプ列26-3の中央部における出力バンプ25の凹部領域上の粒子捕捉数は1個、凸部領域上の粒子捕捉数は3個であった。
 評価用IC(2×20mm)を用いた実施例2では、1列目の出力バンプ列26-1の中央部における出力バンプ25の凹部領域上の粒子捕捉数は1個、凸部領域上の粒子捕捉数は4個であり、3列目の出力バンプ列26-3の中央部における出力バンプ25の凹部領域上の粒子捕捉数は0個、凸部領域上の粒子捕捉数は3個であった。
 [実施例3の結果]
 評価用IC(1×20mm)を用いた実施例3では、1列目の出力バンプ列26-1の中央部における出力バンプ25の凹部領域上の粒子捕捉数は4個、凸部領域上の粒子捕捉数は37個であり、3列目の出力バンプ列26-3の中央部における出力バンプ25の凹部領域上の粒子捕捉数は2個、凸部領域上の粒子捕捉数は36個であった。
 評価用IC(1.5×20mm)を用いた実施例3では、1列目の出力バンプ列26-1の中央部における出力バンプ25の凹部領域上の粒子捕捉数は3個、凸部領域上の粒子捕捉数は34個であり、3列目の出力バンプ列26-3の中央部における出力バンプ25の凹部領域上の粒子捕捉数は3個、凸部領域上の粒子捕捉数は31個であった。
 評価用IC(2×20mm)を用いた実施例3では、1列目の出力バンプ列26-1の中央部における出力バンプ25の凹部領域上の粒子捕捉数は3個、凸部領域上の粒子捕捉数は35個であり、3列目の出力バンプ列26-3の中央部における出力バンプ25の凹部領域上の粒子捕捉数は2個、凸部領域上の粒子捕捉数は30個であった。
 [実施例4の結果]
 評価用IC(1×20mm)を用いた実施例4では、1列目の出力バンプ列26-1の中央部における出力バンプ25の凹部領域上の粒子捕捉数は2個、凸部領域上の粒子捕捉数は14個であり、3列目の出力バンプ列26-3の中央部における出力バンプ25の凹部領域上の粒子捕捉数は1個、凸部領域上の粒子捕捉数は13個であった。
 評価用IC(1.5×20mm)を用いた実施例4では、1列目の出力バンプ列26-1の中央部における出力バンプ25の凹部領域上の粒子捕捉数は3個、凸部領域上の粒子捕捉数は15個であり、3列目の出力バンプ列26-3の中央部における出力バンプ25の凹部領域上の粒子捕捉数は1個、凸部領域上の粒子捕捉数は11個であった。
 評価用IC(2×20mm)を用いた実施例4では、1列目の出力バンプ列26-1の中央部における出力バンプ25の凹部領域上の粒子捕捉数は2個、凸部領域上の粒子捕捉数は15個であり、3列目の出力バンプ列26-3の中央部における出力バンプ25の凹部領域上の粒子捕捉数は2個、凸部領域上の粒子捕捉数は10個であった。
 [比較例1の結果]
 評価用IC(1×20mm)を用いた比較例1では、1列目の出力バンプ列26-1の中央部における出力バンプ25の凹部領域上の粒子捕捉数は2個、凸部領域上の粒子捕捉数は10個であり、3列目の出力バンプ列26-3の中央部における出力バンプ25の凹部領域上の粒子捕捉数は1個、凸部領域上の粒子捕捉数は3個であった。
 評価用IC(1.5×20mm)を用いた比較例1では、1列目の出力バンプ列26-1の中央部における出力バンプ25の凹部領域上の粒子捕捉数は1個、凸部領域上の粒子捕捉数は11個であり、3列目の出力バンプ列26-3の中央部における出力バンプ25の凹部領域上の粒子捕捉数は1個、凸部領域上の粒子捕捉数は1個であった。
 評価用IC(2×20mm)を用いた比較例1では、1列目の出力バンプ列26-1の中央部における出力バンプ25の凹部領域上の粒子捕捉数は2個、凸部領域上の粒子捕捉数は12個であり、3列目の出力バンプ列26-3の中央部における出力バンプ25の凹部領域上の粒子捕捉数は0個、凸部領域上の粒子捕捉数は0個であった。
 [第4の実施例の考察]
 表4に示すように、導電性粒子が規則配列された異方性導電フィルムを用いて作成された実施例1~4に係る接続体サンプルによれば、いずれも1、3列目の出力バンプ列26-1、26-3の中央部における出力バンプ25の凸部領域において3個以上の圧痕が観察され、1列目と3列目とで差がほとんどなく、導電性粒子の圧縮により良好な導通性を備える。これは、導電性粒子を捕捉するバンプ面に形成された凹部領域において導電性粒子を十分に押し込むことができない場合でも、導電性粒子が規則配列されることにより凸部領域にも捕捉されているため、当該凸部領域において十分に押し込まれたことによる。
 したがって、実施例1~4では、最も出力端子21と出力バンプ25の距離が最も開きやすい3列目の出力バンプ列26-3の中央部において、1列目と大差ない圧痕及び粒子捕捉数を有することから、2列目や3列目の他の出力バンプ25においても同様に圧痕及び粒子捕捉数が観察され、導電性粒子の圧縮により良好な導電性を有するものと考えられる。また、実施例1~4に係る接続体サンプルによれば、3列目の出力バンプ列26-3の中央においても導電性粒子が押し込まれているため、評価用ガラス基板12の裏面に現れる導電性粒子の圧痕もはっきりと確認でき、圧痕による導通性の確認も精度よく行うことができる。
 一方、比較例1では、1、3列目の出力バンプ列26-1、26-3の中央部における出力バンプ25の凸部領域において圧痕が観察されないバンプも存在し、導電性粒子の押し込み不足により導通性の低下が懸念される。これは、導電性粒子がランダムに分散されているため、凸部領域に捕捉される粒子数にばらつきが生じることによる。したがって、比較例1では、凸部領域に導電性粒子が乗らず、導通性や導通信頼性の低いバンプの発生が確率上避けられない。
1 異方性導電フィルム、2 剥離フィルム、3 バインダー樹脂層、4 導電性粒子、6 巻取リール、10 液晶表示パネル、11,12 透明基板、12a 縁部、13 シール、14 液晶、15 パネル表示部、16,17 透明電極、18 液晶駆動用IC、18a 実装面、19 入力端子、20 入力端子列、21 出力端子、22 出力端子列、23 入力バンプ、25 出力バンプ、24 入力バンプ列、26 出力バンプ列、27 実装部、31 基板側アライメントマーク、32 IC側アライメントマーク、33 熱圧着ヘッド、35 端子間スペース

Claims (15)

  1.  複数の端子が配列された端子列が上記端子の配列方向と直交する幅方向に複数並列された回路基板と、
     上記複数の端子列に応じて、複数のバンプが配列されたバンプ列が上記バンプの配列方向と直交する幅方向に複数並列された電子部品とを備え、
     導電性粒子が配列された異方性導電接着剤を介して上記回路基板上に上記電子部品が接続された接続体において、
     上記回路基板及び上記電子部品の各外側に配列された相対向する端子とバンプの距離が、上記回路基板及び上記電子部品の各内側に配列された相対向する端子とバンプの距離よりも大きい接続体。
  2.  上記回路基板及び上記電子部品の各外側に配列された相対向する端子とバンプの距離は、上記回路基板及び上記電子部品の各内側に配列された相対向する端子とバンプの距離の130%以内である請求項1記載の接続体。
  3.  上記電子部品の上記バンプ列の中心部において、上記回路基板及び上記電子部品の各外側に配列された相対向する端子とバンプの距離が、上記回路基板及び上記電子部品の各内側に配列された相対向する端子とバンプの距離の130%以内である請求項2記載の接続体。
  4.  上記回路基板及び上記電子部品の各外側に配列された相対向する端子とバンプの距離Doと、上記回路基板及び上記電子部品の各内側に配列された相対向する端子とバンプの距離Diとの割合D(=Do/Di)は、
     上記電子部品の上記バンプの配列方向の両端における、上記回路基板及び上記電子部品の各外側に配列された相対向する端子とバンプの平均距離doと、上記回路基板及び上記電子部品の各内側に配列された相対向する端子とバンプの平均距離diとの割合d(=do/di)の130%以内である請求項1~3のいずれか1項に記載の接続体。
  5.  上記電子部品の上記バンプ列の中心部における上記割合Dが、上記割合dの130%以内である請求項4記載の接続体。
  6.  上記回路基板は、一の上記端子列が形成された第1の端子領域と、上記端子列が幅方向に複数並列された第2の端子領域とを有し、
     上記電子部品は、一の上記バンプ列が形成された第1のバンプ領域と、上記バンプ列が幅方向に複数並列された第2のバンプ領域とを有し、
     上記回路基板及び上記電子部品の上記第2の端子領域及び上記第2のバンプ領域において各外側に配列された相対向する端子とバンプの距離Doは、
     上記回路基板及び上記電子部品の上記第2の端子領域及び上記第2のバンプ領域における各外側に配列された端子列とバンプ列の両端部における相対向する端子とバンプの距離と、上記回路基板及び上記電子部品の上記第1の端子領域及び上記第1のバンプ領域における上記端子列とバンプ列の両端部における相対向する端子とバンプの距離との平均距離dAVEの110%以内である請求項1~5のいずれか1項に記載の接続体。
  7.  上記第1の端子領域及び上記第1のバンプ領域における上記端子列とバンプ列は、
     上記第1の端子領域に複数の上記端子列が上記端子の配列方向と直交する幅方向に複数並列され、かつ上記第1のバンプ領域に上記バンプ列が上記バンプの配列方向と直交する幅方向に複数並列されている場合、上記第1の端子領域及び上記第1のバンプ領域における各外側に配列された端子列及びバンプ列である請求項6に記載の接続体。
  8.  上記電子部品の上記バンプ列の中心部における上記距離Doが、上記平均距離dAVEの110%以内である請求項6記載の接続体。
  9.  上記導電性粒子が配列されている上記異方性導電接着剤を用いて形成される請求項1~3のいずれか1項に記載の接続体。
  10.  上記導電性粒子は、平均粒径が5μm以下である請求項1~3のいずれか1項に記載の接続体。
  11.  上記バンプは、上記導電性粒子を捕捉するバンプ面に、上記導電性粒子の粒子径の50%以内の高低差を有する凹凸部が形成された請求項1~3のいずれか1項に記載の接続体。
  12.  上記バンプは、上記導電性粒子を捕捉するバンプ面に、上記導電性粒子の粒子径の50%以内の高低差を有する凹凸部が形成された請求項4又は5に記載の接続体。
  13.  上記バンプは、上記導電性粒子を捕捉するバンプ面に、上記導電性粒子の粒子径の50%以内の高低差を有する凹凸部が形成された請求項6~8のいずれか1項に記載の接続体。
  14.  複数の端子が配列された端子列が幅方向に複数並列された回路基板と、
     上記複数の端子列に応じて、複数のバンプが配列されたバンプ列が幅方向に複数並列された電子部品とを備え、
     導電性粒子が配列された異方性導電接着剤を介して上記回路基板上に上記電子部品を搭載し、
     上記電子部品を押圧するとともに上記異方性導電接着剤を硬化させる接続体の製造方法において、
     上記回路基板及び上記電子部品の各外側に配列された相対向する端子とバンプの距離が、上記回路基板及び上記電子部品の各内側に配列された相対向する端子とバンプの距離よりも大きい接続体の製造方法。
  15.  上記異方性導電接着剤は、上記導電性粒子を含有する導電性粒子含有層と、上記導電性粒子を含有しない絶縁性接着剤層とを備え、上記導電性粒子含有層は、上記絶縁性接着剤層よりも粘度が高い請求項14記載の接続体の製造方法。
PCT/JP2015/070884 2014-07-22 2015-07-22 接続体、及び接続体の製造方法 WO2016013593A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020237000997A KR102637835B1 (ko) 2014-07-22 2015-07-22 접속체 및 접속체의 제조 방법
US15/324,759 US10373927B2 (en) 2014-07-22 2015-07-22 Connection body and method of manufacturing connection body
CN201580035591.9A CN106664804A (zh) 2014-07-22 2015-07-22 连接体及连接体的制造方法
KR1020167033437A KR20170033266A (ko) 2014-07-22 2015-07-22 접속체 및 접속체의 제조 방법

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014-149298 2014-07-22
JP2014149298 2014-07-22
JP2014242270A JP2016029698A (ja) 2014-07-22 2014-11-28 接続体、及び接続体の製造方法
JP2014-242270 2014-11-28

Publications (1)

Publication Number Publication Date
WO2016013593A1 true WO2016013593A1 (ja) 2016-01-28

Family

ID=55163117

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/070884 WO2016013593A1 (ja) 2014-07-22 2015-07-22 接続体、及び接続体の製造方法

Country Status (6)

Country Link
US (1) US10373927B2 (ja)
JP (1) JP2016029698A (ja)
KR (2) KR20170033266A (ja)
CN (2) CN106664804A (ja)
TW (1) TWI663697B (ja)
WO (1) WO2016013593A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107945723A (zh) * 2016-10-13 2018-04-20 三星显示有限公司 包括驱动芯片凸点的显示设备

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6476747B2 (ja) * 2014-10-28 2019-03-06 デクセリアルズ株式会社 異方性導電フィルム及び接続構造体
TW202219987A (zh) 2014-11-17 2022-05-16 日商迪睿合股份有限公司 異向性導電膜及連接構造體
KR102535557B1 (ko) * 2016-03-07 2023-05-24 삼성디스플레이 주식회사 표시 장치 및 전자 디바이스
JP6945276B2 (ja) * 2016-03-31 2021-10-06 デクセリアルズ株式会社 異方性導電接続構造体
CN110596925B (zh) * 2018-06-12 2022-02-22 夏普株式会社 电路基板
CN108987439A (zh) * 2018-06-21 2018-12-11 武汉华星光电半导体显示技术有限公司 显示面板和显示装置
KR102581839B1 (ko) * 2018-10-02 2023-09-22 삼성디스플레이 주식회사 표시 장치
US10818634B2 (en) * 2018-10-08 2020-10-27 HKC Corporation Limited Display panel, method for manufacturing the display panel, and display device
CN109168250B (zh) * 2018-10-24 2020-04-17 合肥鑫晟光电科技有限公司 一种电路板及其制作方法、使用方法、显示装置
CN116190354A (zh) * 2018-11-26 2023-05-30 华为技术有限公司 封装结构及通信设备
KR20200064250A (ko) * 2018-11-28 2020-06-08 삼성디스플레이 주식회사 본딩 장치 및 본딩 방법
CN113871396A (zh) * 2020-06-30 2021-12-31 北京小米移动软件有限公司 显示面板、覆晶薄膜、显示设备和制作方法
US11721551B2 (en) * 2021-01-26 2023-08-08 Tokyo Electron Limited Localized stress regions for three-dimension chiplet formation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003202583A (ja) * 2002-01-08 2003-07-18 Matsushita Electric Ind Co Ltd 液晶パネル、液晶パネルの駆動回路素子及びそれらの接続方法
JP2008210908A (ja) * 2007-02-26 2008-09-11 Tokai Rubber Ind Ltd 電子部品の実装方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0692137B1 (en) * 1994-01-27 2002-04-10 Loctite (Ireland) Limited Compositions and methods for providing anisotropic conductive pathways and bonds between two sets of conductors
JP3570165B2 (ja) * 1997-07-11 2004-09-29 カシオ計算機株式会社 表示装置
JPH11307902A (ja) * 1998-04-27 1999-11-05 Toshiba Corp 回路基板
WO2000045430A1 (en) * 1999-01-29 2000-08-03 Matsushita Electric Industrial Co., Ltd. Electronic parts mounting method and device therefor
JP3649042B2 (ja) 1999-05-28 2005-05-18 セイコーエプソン株式会社 Icチップの接続方法及び液晶装置の製造方法
JP2003303852A (ja) * 2002-04-10 2003-10-24 Seiko Epson Corp 半導体チップの実装構造、配線基板、電気光学装置及び電子機器
JP4115832B2 (ja) 2002-12-27 2008-07-09 東芝松下ディスプレイテクノロジー株式会社 半導体素子及び液晶表示パネル
JP2004341430A (ja) * 2003-05-19 2004-12-02 Sony Corp 再生装置および再生方法、記録媒体、並びにプログラム
KR101022278B1 (ko) 2003-12-15 2011-03-21 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치
KR101051013B1 (ko) 2003-12-16 2011-07-21 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치
JP2005216611A (ja) * 2004-01-28 2005-08-11 Sumitomo Bakelite Co Ltd 異方導電フィルムの製造方法
JP2007035828A (ja) * 2005-07-26 2007-02-08 Seiko Epson Corp 半導体装置及びその製造方法
JP4789738B2 (ja) 2006-07-28 2011-10-12 旭化成イーマテリアルズ株式会社 異方導電性フィルム
CN101840080B (zh) * 2009-03-19 2011-11-16 瀚宇彩晶股份有限公司 液晶显示器
KR20110046887A (ko) * 2009-10-29 2011-05-06 엘지디스플레이 주식회사 표시장치
CN102103428B (zh) * 2009-12-18 2013-01-02 群康科技(深圳)有限公司 触控显示装置的软性电路板结合方法及触控显示装置
US9740067B2 (en) * 2012-09-03 2017-08-22 Sharp Kabushiki Kaisha Display device and method for producing same
CN104704621B (zh) * 2012-10-11 2017-08-25 夏普株式会社 驱动芯片和显示装置
FR3009136B1 (fr) * 2013-07-29 2017-10-27 Commissariat Energie Atomique Procede de fabrication d'une microbatterie au lithium

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003202583A (ja) * 2002-01-08 2003-07-18 Matsushita Electric Ind Co Ltd 液晶パネル、液晶パネルの駆動回路素子及びそれらの接続方法
JP2008210908A (ja) * 2007-02-26 2008-09-11 Tokai Rubber Ind Ltd 電子部品の実装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107945723A (zh) * 2016-10-13 2018-04-20 三星显示有限公司 包括驱动芯片凸点的显示设备
CN107945723B (zh) * 2016-10-13 2022-12-20 三星显示有限公司 包括驱动芯片凸点的显示设备

Also Published As

Publication number Publication date
KR20170033266A (ko) 2017-03-24
US20170207190A1 (en) 2017-07-20
JP2016029698A (ja) 2016-03-03
CN106664804A (zh) 2017-05-10
TWI663697B (zh) 2019-06-21
KR102637835B1 (ko) 2024-02-19
CN113079637A (zh) 2021-07-06
TW201618263A (zh) 2016-05-16
US10373927B2 (en) 2019-08-06
KR20230010274A (ko) 2023-01-18

Similar Documents

Publication Publication Date Title
WO2016013593A1 (ja) 接続体、及び接続体の製造方法
JP6645730B2 (ja) 接続体及び接続体の製造方法
WO2015119093A1 (ja) アライメント方法、電子部品の接続方法、接続体の製造方法、接続体、異方性導電フィルム
TWI661027B (zh) 連接體、連接體之製造方法、連接方法、異向性導電接著劑
TWI645480B (zh) Connector, method of manufacturing the connector, electronic device
TWI717356B (zh) 連接體、連接體之製造方法、檢查方法
JP6959303B2 (ja) 接続体、接続体の製造方法及び検査方法
JP7369756B2 (ja) 接続体及び接続体の製造方法
JP2018073684A (ja) 接続体の製造方法、接続方法、接続装置
WO2016114381A1 (ja) 接続構造体
JP2019140413A (ja) 接続体、接続体の製造方法、接続方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15824106

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
ENP Entry into the national phase

Ref document number: 20167033437

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15324759

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15824106

Country of ref document: EP

Kind code of ref document: A1