JP3649042B2 - Icチップの接続方法及び液晶装置の製造方法 - Google Patents
Icチップの接続方法及び液晶装置の製造方法 Download PDFInfo
- Publication number
- JP3649042B2 JP3649042B2 JP14971299A JP14971299A JP3649042B2 JP 3649042 B2 JP3649042 B2 JP 3649042B2 JP 14971299 A JP14971299 A JP 14971299A JP 14971299 A JP14971299 A JP 14971299A JP 3649042 B2 JP3649042 B2 JP 3649042B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- side terminal
- liquid crystal
- substrate
- center line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、ICチップに設けられたIC側端子と、基板に設けられた基板側端子とを導電接続するICチップの接続方法及び液晶装置の製造方法に関する。
【0002】
【従来の技術】
ICチップを例えば液晶装置の基板上に実装する方法として、従来、いわゆるフリップチップ方式の実装方法が知られている。この実装方法では、バンプ等といったIC側端子がICチップの1つの面に複数個集められ、これらのIC側端子が基板上に設けられた複数の基板側端子に個々に導電接続される。
【0003】
図4は従来広く知られているフリップチップ方式のICチップ51をその能動面51a側から見た状態を示している。多くのフリップチップ方式のICチップ51においては、図示の通り、その能動面51aに複数のバンプ52がまとめて形成され、これらのバンプ52は互いに対向する一対のバンプ列R1及びR2を形成するのが一般的である。そして、それらのバンプ列間の中心線L1は、ICチップ51の外形Gの中心線L0に一致するのが通常であった。
【0004】
従来、ICチップ51を基板上に接続する際には、一般に、ICチップ51を加圧ヘッドによって基板に押し付けてそのICチップ51を基板に接着する。そしてその場合、加圧ヘッドは、その押圧中心線がICチップ51の外形の中心線L0に一致する状態でICチップ51を押圧するように設定されていた。
【0005】
【発明が解決しようとする課題】
しかしながら最近では、バンプ列R1及びバンプ列R2の中心線L1がIC外形Gの中心線L0に一致しない構造のICチップが製造されるようになってきた。このようなICチップのバンプを上記従来の接続方法によって基板上の端子に接続しようとすると、加圧ヘッドはICチップの外形中心線を押圧するものの、その押圧点はバンプ列間の中心線からずれているので、全てのバンプに対して均一な押圧力を加えることができず、一部のバンプに対しては十分な押圧力が加えられる反面、他のバンプに対しては不十分な押圧力しか加わらず、その結果、ICチップと基板との間の接続信頼性が低下するという問題があった。
【0006】
本発明は、上記の問題点に鑑みて成されたものであって、バンプ等といったIC側端子に関する中心線がICチップの外形の中心線からずれる構造のICチップを基板に実装する際に、個々のIC側端子にほぼ均一な押圧力が加わるようにして導電接続の信頼性を向上することを目的とする。
【0007】
【課題を解決するための手段】
(1) 上記の目的を達成するため、本発明に係るICチップの接続方法及び液晶装置の製造方法は、ICチップに設けられたIC側端子と、基板に設けられた基板側端子とを導電接続するICチップの接続方法であって、前記IC側端子は互いに対向する一対の端子列を形成し且つその端子列間の中心線は前記ICチップの外形中心線からずれている構造のICチップの接続方法において、前記ICチップと前記基板との間に接着用材料を介在させ、加圧ヘッドの押圧中心が前記IC側端子列間の中心線にほぼ一致する状態でその加圧ヘッドによって前記ICチップを押圧することを特徴とする。
【0008】
このICチップの接続方法及び液晶装置の製造方法によれば、加圧ヘッドの押圧中心が常にIC側端子列間の中心線にほぼ一致するので、加圧ヘッドから複数のIC側端子に加わる押圧力は全てのIC側端子の個々に関して正確にほぼ均一になり、よって、IC側端子と基板側端子との間の導電接続の接続信頼性を高く維持することができる。
【0009】
(2) 上記構成のICチップの接続方法及び液晶装置の製造方法においては、前記接着用材料として非導電性接着剤を用いることができる。この非導電性接着剤としては、エポキシ系、アクリル系、ウレタン系といった各種の接着剤が考えられる。非導電性接着剤を用いる場合は、前記IC側端子と前記基板側端子とは互いに直接に接触することによって両者間の導電接続が達成される。
【0010】
(3) 上記(1)記載のICチップの接続方法及び液晶装置の製造方法においては、前記接着用材料としてACF(Anisotropic Conductive Film :異方性導電膜)を用いることができる。このACFは、例えば樹脂フィルムの中に導電粒子を分散させることによって形成されるフィルム状の接着用材料である。このACFを用いる場合は、前記IC側端子と前記基板側端子とは前記導電粒子を通して導電接続される。
【0011】
(4) 上記(1)記載のICチップの接続方法及び液晶装置の製造方法においては、前記接着用材料として等方性導電ペースト、例えば銀ペーストを用いることができる。そしてこの場合には、前記IC側端子と前記基板側端子とはその等方性導電ペーストを通して導電接続される。
【0012】
【発明の実施の形態】
以下、添付図面を参照して、本発明によるICチップの接続方法及び液晶装置の製造方法の実施の形態を、ICチップとしての液晶駆動用ICを液晶パネルの基板上に接続する場合を例として説明する。
【0013】
図1は、本発明に係るICチップの接続方法及び液晶装置の製造方法の一実施形態を示している。この実施形態は、ICチップとしての液晶駆動用IC1に設けられるIC側端子としての複数のバンプ2を、液晶パネル3を構成する一方の基板4a上に形成された複数の基板側端子6のそれぞれに導電接続するための方法である。
【0014】
液晶パネル3は互いに対向する一対の基板4a及び4bを有し、これらの基板はシール材7によってそれらの周囲が互いに接着される。これらの基板4a及び4bは、例えばガラス等といった硬質な光透過性材料や、プラスチック等といった可撓性を有する光透過性材料等によって形成された基板素材に電極その他の必要要素を形成することによって作製される。
【0015】
図2において、第1基板4aの基板素材8aの液晶側表面、すなわち第2基板4bに対向する面には、例えばコモン電極として作用する第1電極9aが所定のパターンに形成され、その上にオーバーコート層11aが形成され、さらにその上に配向膜12aが形成される。また、第1基板4aに対向する第2基板4bの液晶側表面、すなわち第1基板4aに対向する面には、例えばセグメント電極として作用する第2電極9bが所定のパターンに形成され、その上にオーバーコート層11bが形成され、さらにその上に配向膜12bが形成される。
【0016】
第1電極9a及び第2電極9bは、例えばITO(Indium Tin Oxide)等の透明電極によって1000オングストローム程度の厚さに形成され、オーバーコート層11a及び11bは、例えば酸化珪素、酸化チタン又はそれらの混合物等によって800オングストローム程度の厚さに形成され、そして配向膜12a及び12bは、例えばポリイミド系樹脂によって800オングストローム程度の厚さに形成される。
【0017】
第1電極9aは複数の直線パターンを互いに平行に配列することによって、いわゆるストライプ状に形成され、一方、第2電極9bは上記第1電極9aに交差するように複数の直線パターンを互いに平行に配列することによって、やはりストライプ状に形成される。これらの電極9aと電極9bとがドットマトリクス状に交差する複数の点が、像を表示するための画素を形成する。
【0018】
以上のようにして形成された第1基板4a及び第2基板4bのいずれか一方の液晶側表面には複数のスペーサ13が分散され、さらにいずれか一方の基板の液晶側表面にシール材7が例えば印刷等によって図1に示すように枠状に設けられる。このシール材7の内部には図2に示すように導通材16が分散される。次に、シール材7を挟んで両基板4a及び4bを互いに貼り合わせ、さらに所定の温度で加熱することにより、シール材7によって両基板4a及び4bを接合する。
【0019】
両基板4a及び4bの間にはスペーサ13によって保持される均一な寸法、例えば5μm程度の間隙、いわゆるセルギャップが形成され、シール材7の一部に設けた液晶注入口7a(図1参照)を通してそのセルギャップ内に液晶14が注入され、その注入の完了後、液晶注入口7aが樹脂等によって封止される。
【0020】
図1において、第1基板4aは第2基板4bの外側へ張り出す張出し部4cを有し、第1基板4a上の第1電極9aはその張出し部4cへ直接に延び出て基板側端子6となっている。また、第2基板4b上の第2電極9bは、シール材7の内部に分散した導通材16(図2参照)を介して、張出し部4c上の基板側端子6に接続している。
【0021】
なお、各電極9a及び9b並びにそれらから延びる基板側端子6は、実際には極めて狭い間隔で多数本がそれぞれの基板4a及び4bの表面全域に形成されるが、図1では構造を分かり易く示すために実際の間隔よりも広い間隔でそれらの電極等を模式的に図示し、さらに一部の電極の図示は省略してある。また、液晶が封入される領域内の電極9a及び9bは、直線状に形成されることに限られず、適宜のパターン状に形成されることもある。
【0022】
液晶駆動用IC1を基板4aの張出し部4cの上に実装するに際しては、まず、液晶駆動用IC1を実装すべき領域であってそのIC1とほぼ同じ面積の領域であるIC実装領域Jに、接着用材料としてのACF(Anisotropic Conductive Film )17を貼着し、次いで液晶駆動用IC1のバンプ2が形成された面、すなわち能動面1aをACF17に貼り付けて、液晶駆動用IC1をIC実装領域Jに仮装着する。
【0023】
ACF17は、周知の通り、一対の端子間を異方性を持たせて電気的に一括接続するために用いられる導電性のある高分子フィルムであって、例えば図2に示すように、熱可塑性又は熱硬化性の樹脂フィルム18の中に多数の導電粒子19を分散させることによって形成される。
【0024】
このACF17を挟んで基板張出し部4cと液晶駆動用IC1とを熱圧着することにより、液晶駆動用IC1のバンプ2と基板張出し部4c上の基板側端子6との間において単一方向の導電性を持つ接続を実現する。ここにいう熱圧着とは、接着対象物である液晶駆動用IC1と基板張出し部4cとの間にACF17を挟んだ状態でそれら液晶駆動用IC1と基板張出し部4cとを加圧して接着することである。
【0025】
液晶駆動用IC1と基板4aとを加圧するため、本実施形態では、図1に示すように液晶パネル3をテーブル23の上に載せた状態で、加圧ヘッド22を矢印Aのように液晶駆動用IC1へ向けて移動させながら、その加圧ヘッド22によって液晶駆動用IC1を基板4aの張出し部4cへ押し付ける。なお、加圧ヘッド22は図示しないヒータによって所定温度に加熱され、この熱によりACF17が所定温度に加熱される。
【0026】
以上のように構成された液晶パネルに関しては、さらに図2に鎖線で示すように、基板4a及び基板4bの外側表面にそれぞれ偏光板21a及び21bが貼着される。液晶駆動用IC1によって、第1電極9a又は第2電極9bのいずれか一方に対して行ごとに走査電圧を印加し、さらにそれらの電極の他方に対して表示画像に基づいたデータ電圧を画素ごとに印加することにより、両電圧の印加によって選択された各画素部分を通過する光を変調し、もって基板4a又は4bの外側に文字、数字等といった像を表示する。
【0027】
本実施形態で用いる液晶駆動用IC1について、その能動面1aを見ると、図3に示す通りである。このIC1では、複数のバンプ2が矩形状の配列パターンで並べられ、その結果、互いに対向する一対の端子列、すなわちバンプ列R1及びR2が形成されている。また、本実施形態のIC1では、特に、外形Gの中心線L0と、バンプ列R1とバンプ列R2との間の中心線L1とが互いに位置的にずれている。
【0028】
前記のようにして液晶駆動用IC1を基板4aの張出し部4cのIC実装領域Jに実装する際、本実施形態では図2に示すように、加圧ヘッド22の押圧中心線L2が液晶駆動用IC1の外形中心線L0ではなくて、バンプ列間中心線L1にほぼ一致する状態で加圧ヘッド22によって液晶駆動用IC1を押圧するように設定されている。
【0029】
ここで、加圧ヘッド22の押圧中心線L2は、加圧ヘッド22の加圧面の中心線とすることができ、あるいは、加圧ヘッド22の押圧力が集中的に作用する線とすることもできる。
【0030】
以上のように加圧ヘッド22の押圧中心線L2を液晶駆動用IC1のバンプ列間中心線L1に一致させることにより、本実施形態のようにバンプ列間中心線L1と液晶駆動用IC1の外形中心線L0とが互いに位置ズレして形成される場合、すなわちIC1のバンプ2がIC1の外形中心線L0に対して偏在する場合でも、加圧ヘッド1からの加圧力すなわち圧着力を各々のバンプ2に常にほぼ均一に加えることができ、その結果、バンプ2の接続信頼性を向上させることができる。
【0031】
(その他の実施形態)
以上、好ましい実施形態を挙げて本発明を説明したが、本発明はその実施形態に限定されるものでなく、請求の範囲に記載した発明の範囲内で種々に改変できる。
【0032】
例えば、図1の実施形態では、液晶パネルを構成する一対の基板の一方にICチップを実装する場合を例に挙げたが、液晶パネルの基板以外の任意の基板、例えば、抵抗、コンデンサ、トランジスタその他の各種電子チップ部品を搭載して成る通常の配線基板の上にICチップを実装する場合にも本発明を適用できる。従って当然のことながら、ICチップは液晶駆動用ICに限られず、任意の回路構成のICチップとすることができる。
【0033】
また、図1では基板上に1つのICチップを実装する場合を例に挙げたが、複数のICチップを実装する場合にも本発明を適用できることはもちろんである。
【0034】
また、図1では接着用材料としてACFを用いたが、これに代えて、エポキシ系、アクリル系、ウレタン系等といった各種の非導電性接着剤や、銀ペースト等といった等方性の導電ペーストや、ペースト状接着剤の中に導電粒子を分散させて成るACA(Anisotropic Conductive Adhesive:異方性導電接着剤)等を接着用材料として用いることもできる。
【0035】
【発明の効果】
本発明に係るICチップの接続方法及び液晶装置の製造方法によれば、加圧ヘッドの押圧中心が常にIC側端子の端子列間の中心線にほぼ一致するので、加圧ヘッドから複数のIC側端子に加わる押圧力は全てのIC側端子の個々に関して正確にほぼ均一になり、よって、IC側端子と基板側端子との間の導電接続の接続信頼性を高く維持することができる。
【図面の簡単な説明】
【図1】本発明に係るICチップの接続方法及び液晶装置の製造方法の一実施形態を示す斜視図である。
【図2】図1のII−II線に従って液晶パネル等の断面構造を示す断面図である。
【図3】ICチップの一例の能動面を示す平面図である。
【図4】従来のICチップの一例を示す平面図である。
【符号の説明】
1 液晶駆動用IC
1a 能動面
2 バンプ(IC側端子)
3 液晶パネル
4a,4b 基板
4c 基板張出し部
6 基板側端子
7 シール材
7a 液晶注入口
9a,9b 電極
14 液晶
17 ACF(接着用材料)
22 加圧ヘッド
23 テーブル
G ICチップの外形
J IC実装領域
L0 ICチップの外形中心線
L1 ICチップのバンプ列間中心線
L2 加圧ヘッドの押圧中心線
Claims (8)
- ICチップに設けられたIC側端子と、基板に設けられた基板側端子とを導電接続するICチップの接続方法であって、
前記IC側端子は互いに対向する一対の端子列を形成し且つその端子列間の中心線は前記ICチップの外形中心線からずれている構造のICチップの接続方法において、
前記ICチップと前記基板との間に接着用材料を介在させ、
加圧ヘッドの押圧中心線が前記IC側端子列間の中心線にほぼ一致する状態でその加圧ヘッドによって前記ICチップを押圧する
ことを特徴とするICチップの接続方法。 - 請求項1において、前記接着用材料は非導電性接着剤であり、前記IC側端子と前記基板側端子とは互いに直接に接触することを特徴とするICチップの接続方法。
- 請求項1において、前記接着用材料は樹脂フィルムの中に導電粒子を分散させて成る異方性導電膜であり、前記IC側端子と前記基板側端子とは前記導電粒子を通して導電接続することを特徴とするICチップの接続方法。
- 請求項1において、前記接着用材料は等方性導電ペーストであり、前記IC側端子と前記基板側端子とはその等方性導電ペーストを通して導電接続することを特徴とするICチップの接続方法。
- ICチップに設けられたIC側端子と、基板に設けられた基板側端子とを導電接続する液晶装置の製造方法であって、
前記IC側端子は互いに対向する一対の端子列を形成し且つその端子列間の中心線は前記ICチップの外形中心線からずれている構造の液晶装置の製造方法において、
前記ICチップと前記基板との間に接着用材料を介在させ、
加圧ヘッドの押圧中心線が前記IC側端子列間の中心線にほぼ一致する状態でその加圧ヘッドによって前記ICチップを押圧する
ことを特徴とする液晶装置の製造方法。 - 請求項5において、前記接着用材料は非導電性接着剤であり、前記IC側端子と前記基板側端子とは互いに直接に接触することを特徴とする液晶装置の製造方法。
- 請求項5において、前記接着用材料は樹脂フィルムの中に導電粒子を分散させて成る異方性導電膜であり、前記IC側端子と前記基板側端子とは前記導電粒子を通して導電接続することを特徴とする液晶装置の製造方法。
- 請求項5において、前記接着用材料は等方性導電ペーストであり、前記IC側端子と前記基板側端子とはその等方性導電ペーストを通して導電接続することを特徴とする液晶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14971299A JP3649042B2 (ja) | 1999-05-28 | 1999-05-28 | Icチップの接続方法及び液晶装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14971299A JP3649042B2 (ja) | 1999-05-28 | 1999-05-28 | Icチップの接続方法及び液晶装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000340613A JP2000340613A (ja) | 2000-12-08 |
JP3649042B2 true JP3649042B2 (ja) | 2005-05-18 |
Family
ID=15481183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14971299A Expired - Fee Related JP3649042B2 (ja) | 1999-05-28 | 1999-05-28 | Icチップの接続方法及び液晶装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3649042B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3781967B2 (ja) * | 2000-12-25 | 2006-06-07 | 株式会社日立製作所 | 表示装置 |
JP3744450B2 (ja) | 2001-05-09 | 2006-02-08 | セイコーエプソン株式会社 | 電気光学装置、駆動用ic及び電子機器 |
JP4282417B2 (ja) | 2003-09-12 | 2009-06-24 | ソニーケミカル&インフォメーションデバイス株式会社 | 接続構造体 |
JP6457214B2 (ja) * | 2014-08-08 | 2019-01-23 | デクセリアルズ株式会社 | 電子部品、接続体、接続体の製造方法及び電子部品の接続方法 |
KR102373907B1 (ko) * | 2013-12-20 | 2022-03-15 | 데쿠세리아루즈 가부시키가이샤 | 전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법 |
JP6434210B2 (ja) * | 2013-12-20 | 2018-12-05 | デクセリアルズ株式会社 | 電子部品、接続体、接続体の製造方法及び電子部品の接続方法 |
JP2016029698A (ja) * | 2014-07-22 | 2016-03-03 | デクセリアルズ株式会社 | 接続体、及び接続体の製造方法 |
JP6719529B2 (ja) * | 2018-11-08 | 2020-07-08 | デクセリアルズ株式会社 | 電子部品、接続体、接続体の製造方法及び電子部品の接続方法 |
-
1999
- 1999-05-28 JP JP14971299A patent/JP3649042B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000340613A (ja) | 2000-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8013454B2 (en) | Wiring substrate and display device including the same | |
US20090039495A1 (en) | Wiring substrate and display device including the same | |
WO2012121113A1 (ja) | 電子回路基板、表示装置および配線基板 | |
JP4815081B2 (ja) | 画像装置 | |
CN113193017B (zh) | 显示面板和显示装置 | |
JP3649042B2 (ja) | Icチップの接続方法及び液晶装置の製造方法 | |
JP2000068633A (ja) | 圧着方法および圧着装置 | |
US20050185127A1 (en) | Method of manufacturing liquid crystal display | |
JP2005167274A (ja) | 半導体装置、半導体装置の製造方法並びに液晶表示装置 | |
JP2893070B2 (ja) | 液晶電気光学装置 | |
JP3695265B2 (ja) | 表示装置及び電子機器 | |
JPH08304845A (ja) | 液晶表示装置 | |
JP3656488B2 (ja) | 半導体装置及び半導体装置の実装方法並びに電気光学装置の製造方法 | |
JP3769995B2 (ja) | 液晶装置の製造方法 | |
JP2000111939A (ja) | 液晶表示素子 | |
JP4088006B2 (ja) | 液晶表示装置の製造方法 | |
JP3674424B2 (ja) | 実装構造体、電気光学装置および電子機器 | |
JP2003152019A (ja) | 電極端子の接続構造及びその構造を用いた液晶表示装置 | |
JP3820812B2 (ja) | Icチップの実装構造、液晶装置及び電子機器 | |
JP2003140564A (ja) | 半導体素子、電気光学装置の製造方法、電気光学装置、及び電子機器 | |
JPH10319419A (ja) | 液晶表示装置 | |
KR200208176Y1 (ko) | 액정 디스플레이의 회로부 연결구조 | |
JP2995390B2 (ja) | 液晶電気光学装置 | |
JP2995392B2 (ja) | 液晶電気光学装置 | |
JPH11258618A (ja) | 液晶表示素子およびその製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040329 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050207 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |