WO2015108151A1 - 積層型電子部品およびその実装構造体 - Google Patents

積層型電子部品およびその実装構造体 Download PDF

Info

Publication number
WO2015108151A1
WO2015108151A1 PCT/JP2015/051097 JP2015051097W WO2015108151A1 WO 2015108151 A1 WO2015108151 A1 WO 2015108151A1 JP 2015051097 W JP2015051097 W JP 2015051097W WO 2015108151 A1 WO2015108151 A1 WO 2015108151A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic component
layer
multilayer electronic
modulus
main body
Prior art date
Application number
PCT/JP2015/051097
Other languages
English (en)
French (fr)
Inventor
西村　道明
泰尚 重永
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to JP2015557891A priority Critical patent/JP6220898B2/ja
Priority to US15/110,508 priority patent/US10283271B2/en
Priority to CN201580003769.1A priority patent/CN105900195B/zh
Publication of WO2015108151A1 publication Critical patent/WO2015108151A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a multilayer electronic component and its mounting structure.
  • Patent Document 1 discloses that a conductive material, which is a propagation medium of capacitor vibration, has a mounting structure that is farthest from the most vibrating portion of the capacitor, so that vibration is less likely to propagate to the circuit board. Yes.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a multilayer electronic component that can reduce noise when mounted on a substrate, and a mounting structure thereof.
  • the multilayer electronic component of the present invention includes a first cover layer which is an effective layer in which dielectric layers and internal electrode layers are alternately stacked, and a pair of cover layers provided on both sides of the effective layer in the stacking direction. And a main body having a second cover layer, and a plurality of external electrodes provided on the outer surface of the main body, wherein the internal electrode layer is connected to the different external electrodes for each layer,
  • the first cover layer has a high Young's modulus layer having a higher Young's modulus than the dielectric layer.
  • the multilayer electronic component mounting structure according to the present invention is formed by bonding the above-described multilayer electronic component to a mounting surface of a substrate, and the first cover layer of the multilayer electronic component faces the mounting surface. ing.
  • FIG. 1A and 1B show a multilayer electronic component according to a first embodiment, where FIG. 1A is a perspective view, FIG. 1B is a plan view seen from a first surface side, and FIG. 1C is a cross-sectional view taken along line A1-A1 in FIG. It is.
  • FIG. 2 shows a mounting structure in which the multilayer electronic component according to the first embodiment is mounted on a substrate, and is a cross-sectional view taken along line A1-A1 in the multilayer electronic component of FIG.
  • the laminated type electronic component in 2nd Embodiment is shown, (a) is a disassembled perspective view, (b) is a perspective view, (c) is the top view seen from the 1st surface side.
  • FIG. 9 is a cross-sectional view taken along line A2-A2 of the multilayer electronic component of FIG. 3C, illustrating a mounting structure in which the multilayer electronic component according to the second embodiment is mounted on a substrate.
  • the laminated type electronic component in 3rd Embodiment is shown, (a) is a disassembled perspective view, (b) is a perspective view, (c) is the top view seen from the 1st surface side.
  • FIG. 9 shows a mounting structure in which a multilayer electronic component according to a third embodiment is mounted on a substrate, where (a) is a cross-sectional view taken along line A3-A3 in the multilayer electronic component of FIG.
  • FIG. 7 is a cross-sectional view taken along line B3-B3 in the multilayer electronic component of FIG. It is a top view which shows the dimension of each part which looked at the multilayer electronic component in 3rd Embodiment from the 1st surface side.
  • 1 shows a conventional multilayer electronic component, (a) is a perspective view, (b) is a plan view seen from the z-axis direction of the coordinate axis, and (c) is a conventional mounting structure in which the multilayer electronic component is mounted on a substrate.
  • 4B is a cross-sectional view taken along line A4-A4 in the multilayer electronic component of FIG. It is the schematic of the measuring apparatus of a sound pressure level. It is a graph which shows the sound pressure level of the sound of the conventional multilayer ceramic capacitor, Comprising: (a) is a graph which shows the actually measured sound pressure level, (b) is a graph which shows the sound pressure level obtained by simulation. It is a graph which shows the impedance measurement result at the time of applying the DC bias of 4V to the conventional monolithic ceramic capacitor single-piece
  • the multilayer electronic component according to the first embodiment is a multilayer capacitor including a main body 1 and external electrodes 2 provided on the outer surfaces of both ends thereof. is there. It is assumed that the stacking direction of the main body 1 coincides with the z-axis direction of the coordinate axis.
  • the main body 1 includes an effective layer 5 in which dielectric layers 3 and internal electrode layers 4 are alternately stacked, and a pair of covers provided on both sides of the effective layer 5 in the stacking direction. It has the 1st cover layer 6 and the 2nd cover layer 7 which are layers.
  • the effective layer 5 is one in which the dielectric layers 3 and the internal electrode layers 3 are alternately laminated, and the internal electrode layer 4 exists in the outermost layer.
  • the internal electrode layer 4 is electrically connected to the external electrode 2 at either one of both end portions of the main body 1.
  • the internal electrode layers 4 are electrically connected to different external electrodes 2 for each layer, and are sandwiched between a pair of internal electrode layers 4 connected to different external electrodes 2 by applying a voltage to the external electrodes 2.
  • the effective layer 5 includes the internal electrode layer 4 that contributes to the generation of capacitance and the dielectric layer 3 sandwiched between the internal electrodes 4.
  • the structure of the dielectric layer 3 and the internal electrode layer 4 shown in FIG. 1 (c) is a schematic structure. In practice, several to several hundreds of dielectric layers 3 and internal electrode layers 4 are formed. Many layers are used. The same applies to other forms described later.
  • the multilayer electronic component has a rectangular parallelepiped shape, and is a pair of surfaces positioned opposite to each other in the stacking direction, and is positioned on the first surface 8 on the first cover layer 6 side and on the second cover layer 7 side. It has the 2nd surface 9 and four side surfaces.
  • the multilayer electronic component is viewed from the first surface 8 side, there are a surface of the rectangular main body 1 and surfaces of the external electrodes 2 provided at both ends thereof, and the external electrode 2 is the main body in the y-axis direction.
  • the protruding amount is sufficiently smaller than the width of the main body 1 in the y-axis direction.
  • the multilayer electronic component having such a shape has a rectangular parallelepiped shape.
  • the first cover layer 6 is the high Young's modulus layer 10 having a higher Young's modulus than the dielectric layer 3.
  • the high Young's modulus layer 10 can be obtained by using a material having a higher Young's modulus than the composition of the material constituting the dielectric layer 3. Even if the material has the same composition as that of the dielectric layer 3, the Young's modulus can be increased more than that of the dielectric layer 3 by making the density higher than that of the dielectric layer 3.
  • the Young's modulus may be considered to have a specific value for each material.
  • the magnitude relationship between the Young's modulus of the dielectric layer 3 and the high Young's modulus layer 10 is the same as that of the dielectric layer 3 and the high Young's modulus layer 10, respectively. This can be determined by confirming the composition, crystal structure, and density (porosity) of the constituent material. Further, the Young's modulus of the dielectric layer 3 and the high Young's modulus layer 10 may be directly measured by a nanoindentation method or the like.
  • the Young's modulus of the bulk body produced using the material constituting the dielectric layer 3 and the bulk body produced using the material constituting the high Young's modulus layer 10 can be expressed as stress-strain by a tensile test. Each may be measured by measurement or the like.
  • the material composition, crystal structure, and density (pores) of each component (dielectric layer 3, cover layer, internal electrode layer 4, external electrode 2, etc.) of the multilayer electronic component Rate) and a simulation may be performed based on the obtained material information.
  • a simulation is performed by a method as described later, and the resonance frequency and band of the impedance are fitted, so that the Young's modulus of each component can be evaluated more accurately.
  • Such a multilayer electronic component can be manufactured, for example, by the following method.
  • a binder and an organic solvent are added to and mixed with a raw material powder of a ferroelectric material such as barium titanate, and the obtained slurry is used to produce a green sheet that becomes the dielectric layer 3 by a known sheet molding method or the like.
  • the green sheet used as the high Young's modulus layer 10 is similarly produced using the raw material powder of paraelectric materials, such as a barium zirconate.
  • the raw material powder may be an inorganic compound for the purpose of sintering aid, adjustment of electrical and mechanical properties, or control of reaction between dielectric material and internal electrode (conductive) material during sintering, if desired. May be added.
  • a paste made of a conductive material that becomes the internal electrode layer 4 is applied on the green sheet that becomes the dielectric layer 3 by screen printing or the like to form an internal electrode pattern.
  • the main body before firing that becomes the effective layer 5 is obtained.
  • a cover sheet is further laminated on both surfaces (on the internal electrode pattern) in the laminating direction of the main body before firing to be the effective layer 5.
  • one of the cover sheets is a green sheet that becomes the high Young's modulus layer 10 and is integrated by pressing.
  • the main body 1 of the multilayer electronic component is obtained by cutting the main body before firing integrated by pressing into a predetermined size and firing. If desired, barrel polishing or the like may be performed before firing or after firing.
  • the firing temperature is not particularly limited, but may be, for example, 1000 to 1300 ° C.
  • the dielectric layer 3 is made of ceramic, and the dielectric layer 3, the internal electrode layer 4, and the pair of cover layers are integrated by firing.
  • One of the pair of cover layers constituting the main body 1 is a first cover layer 6 that is also a high Young's modulus layer 10, and the other is a second cover layer made of a material having a Young's modulus similar to that of the dielectric layer 3. 7.
  • FIG. 2 is a cross-sectional view of the mounting structure according to the present embodiment taken along line A1-A1 in the multilayer electronic component of FIG.
  • the multilayer electronic component and the land pattern 22 on the substrate 21 are electrically connected via a conductor 23 such as solder. Fixed in a connected state.
  • the conductor 23 fills the gap between the external electrode 2 and the land pattern 22 and further covers the external electrode 2.
  • the external electrode 2 covers an end portion of the main body 1 where the internal electrode is exposed, a side surface adjacent to the end portion, and a part of the upper and lower surfaces.
  • the first cover layer 6 of the multilayer electronic component faces the mounting surface of the substrate 21, that is, the first surface 8 on the side where the high Young's modulus layer 10 is located and the substrate 21. It is important that the multilayer electronic component and the substrate 21 are bonded so that the mounting surface faces each other.
  • the conventional multilayer electronic component includes a rectangular parallelepiped main body 101 and external electrodes 102 provided on the outer surfaces of both ends as shown in FIG.
  • FIG. 9B is a plan view seen from the z-axis direction of FIG.
  • FIG. 9C shows a conventional multilayer electronic component mounted on the substrate 21, and is a cross-sectional view taken along line A4-A4 in the multilayer electronic component of FIG. 9B.
  • the main body 101 includes an effective layer 105 in which dielectric layers 103 and internal electrode layers 104 are alternately stacked, and a pair of cover layers provided on both sides of the effective layer 105 in the stacking direction. 107.
  • the high Young's modulus layer 10 is not provided.
  • the internal electrode layer 104 is electrically connected to the external electrode 102 at one of both end portions of the main body 101.
  • a multilayer ceramic capacitor which is one of the multilayer electronic components, uses a ferroelectric material such as barium titanate as the dielectric layer 103 and a metal material such as Ni as the internal electrode layer 104.
  • the external electrode 102 is usually made by baking a Cu paste as a base electrode and applying Ni and Sn plating to the surface thereof.
  • the external electrode 102 and the land pattern 22 on the substrate 21 are electrically connected via a conductor 123 such as solder (hereinafter referred to as solder 123). Fixed in a connected state.
  • the solder 123 fills the gap between the external electrode 102 and the land pattern 22 and further covers the external electrode 102.
  • the external electrode 102 covers an end portion of the main body 101 where the internal electrode layer 104 is exposed, and a side surface adjacent to the end portion and a part of the upper and lower surfaces.
  • the DC voltage is applied to the dielectric layer 103 having an electrostrictive effect, whereby the dielectric layer 103 Piezoelectric properties occur, and piezoelectric vibration is generated by an AC voltage. Furthermore, the piezoelectric vibration of the multilayer ceramic capacitor is transmitted to the substrate 21 via the solder 123, and the substrate 21 vibrates, and when the substrate 21 resonates at a resonance frequency in the audible range, a vibration sound called “sounding” is generated.
  • the sound of a conventional mounting structure in which a multilayer ceramic capacitor, which is a conventional multilayer electronic component, was mounted on a substrate 21 was measured.
  • a 1005 type monolithic ceramic capacitor (capacitance 10 ⁇ F, rated voltage 4 V, hereinafter also referred to as evaluation part) is used as the monolithic ceramic capacitor
  • the substrate 21 is FR4 (Flame Retardant Type 4) of 100 ⁇ 40 mm and a thickness of 0.8 mm
  • a glass epoxy substrate made of a material was used.
  • the multilayer ceramic capacitor was mounted on the center of the substrate 21 using Sn—Ag—Cu (SAC) solder. After mounting the evaluation component on the substrate 21, the mounting state was observed with a microscope, and it was confirmed that the fillet height of the solder 123 was 460 ⁇ m and the distance C between the substrate 21 and the evaluation component was 45 ⁇ m.
  • FIG. 11 (a) shows the sounding measurement results when a DC voltage of 4 V (DC bias) and an AC voltage of 1 Vpp are applied to the multilayer ceramic capacitor.
  • the sound pressure level is indicated by an A characteristic sound pressure level (dBA).
  • a characteristic sound pressure level of 0 dBA corresponds to the lowest sound pressure level that humans can hear as sound.
  • the A-weighted sound pressure level is a sound pressure level weighted for each frequency so as to be close to human hearing, and is described in the standard of a sound level meter (sound level meter) (JISC 1509-1: 2005).
  • FIG. 13 schematically shows a finite element method model used for impedance simulation. This is a 1/8 model considering symmetry, and the two cross sections appearing on the front surface of FIG. 13 and the lower cross section are symmetry planes.
  • Table 1 shows the parameters (elastic stiffness c ij and piezoelectric constant e ij ) of the dielectric layer 103 obtained by the fitting. From Table 1, it can be seen that the material properties of the dielectric layer 103 of the evaluation part have anisotropy (c 11 > c 33 , c 22 > c 33 ). This is considered due to the compressive stress caused by the internal electrode layer 104.
  • FIG. 11B is a graph showing the result of converting the vibration amplitude of the mounting substrate 31 obtained by the simulation into an A characteristic sound pressure level. Since the frequency characteristic of the sound depends on the vibration characteristic of the evaluation component and the resonance mode of the mounting substrate 31, the simulation result shown in FIG. 11B shows that the sound pressure is particularly low in a low frequency region of 10 kHz or less. Both the sound pressure level and the frequency characteristics were in good agreement with the actually measured values shown in FIG. Therefore, by performing a simulation using this parameter, it is possible to confirm the influence on the sound produced when the structure of the mounting structure or the evaluation component itself is changed.
  • FIG. 14 shows the calculation result at 10 kHz.
  • 14A is a view from the inside (symmetrical plane side) of the 1/8 model
  • FIG. 14B is the opposite side of FIG. 14A, that is, the outside of the 1/8 model. Viewed from the side (surface side).
  • the broken line indicates the shape of the evaluation component in a state where no AC voltage is applied
  • the solid line indicates the shape of the evaluation component that is displaced to the maximum by the AC voltage. From this result, it can be seen that in the audible frequency range, the evaluation component performs spreading vibration in the direction of the lamination surface and stretching vibration in the thickness direction (stacking direction).
  • the multilayer electronic component by adopting a structure that can suppress the spread vibration in the direction of the multilayer surface, the propagation of the piezoelectric vibration of the multilayer electronic component to the substrate 21 when the multilayer electronic component is mounted on the substrate 21 is suppressed. Therefore, it is thought that the noise can be reduced.
  • the first cover layer 6 of the main body 1 has a high Young's modulus higher than that of the dielectric layer 3 as in the present embodiment shown in FIGS.
  • the rate layer 10 is provided, and the multilayer electronic component may be mounted on the substrate 21 so that the first cover layer 6 and the mounting surface of the substrate 21 face each other.
  • the high Young's modulus layer 10 suppresses the spread vibration of the multilayer electronic component on the first surface 8 side fixed to the substrate 21 and can reduce noise.
  • a sound simulation was performed using the following model of the present embodiment.
  • the conditions relating to the main body 1 and the external electrode 2 are the same as in the simulation of the sound of the evaluation part described above (dielectric material: barium titanate material, internal electrode: Ni, external electrode: Cu, main body size: 1100 ⁇ 620 ⁇ 620 ⁇ m, external electrode thickness 20 ⁇ m).
  • the material of the high Young's modulus layer 10 was BaZrO 3 (Young's modulus 220 GPa), and the thickness T1 of the high Young's modulus layer 10 was 155 ⁇ m.
  • the second cover layer 7 preferably has a Young's modulus equal to or lower than that of the dielectric layer 3.
  • a Young's modulus equal to or lower than that of the dielectric layer 3 a material having a Young's modulus lower than that of the material constituting the dielectric layer 3, for example, various insulating resins may be used.
  • the second cover layer 7 is integrated with the effective layer 5 and the first cover layer 6 by firing, for example, the same composition as the dielectric layer 3 and a lower density than the dielectric layer 3 (high porosity) ) Material may be used.
  • the first cover layer 6 and the second cover layer 7 can be bonded to the effective layer 5 via an adhesive or the like, but are bonded directly to the effective layer 5 by firing from the viewpoint of moisture resistance and reliability.
  • the integrated main body 1 is preferably formed.
  • the fact that the first cover layer 6 and the second cover layer (sometimes simply referred to as a cover layer) and the effective layer 5 are directly joined is positively applied to the interface between the effective layer 5 and the cover layer. This means that no intermediate layer such as an adhesive is introduced.
  • a reaction layer or a diffusion layer may be formed at the interface between the effective layer 5 and the cover layer. Cases are also considered to be directly joined.
  • FIG. 15 schematically showing the entire evaluation component, in a pair of surfaces positioned in the stacking direction of the evaluation component, a region where the vibration amplitude is small near the center of each side, that is, a node of vibration ( It can be seen that there are 24).
  • the ratio of T1 to T0 (T1 / T0) is It is preferable to set it to 0.1 or more.
  • T1 / T0 should be 1/3 or less to reduce defects such as cracking due to firing shrinkage and differences in thermal expansion coefficient when the entire body 1 including the high Young's modulus layer 10 is manufactured by simultaneous firing. This is preferable from the viewpoint of concentrating vibration energy on the second surface 9 side.
  • the high Young's modulus layer 10 may be a part of the first cover layer 6. Absent.
  • the high Young's modulus layer 10 may be the outermost layer on the first surface 8 side of the main body 1, but other layers may exist further outside the high Young's modulus layer 10.
  • an effective portion 5 ′ (broken line in FIG. 1C). Portion) on the projection plane perpendicular to the stacking direction, the effective portion 5 ′ only needs to be inside the outline of the high Young's modulus layer 10.
  • the outline of the high Young's modulus layer may be present in an annular shape between the outline of the main body 1 and the outline of the effective portion 5 ′.
  • the vibration of the multilayer electronic component is caused by the fact that a piezoelectric property is generated in the dielectric layer 3 by applying a DC voltage to the dielectric layer 3 having the electrostrictive effect, and the piezoelectric vibration is generated by the AC voltage. ing. That is, the stress in the spreading direction due to the piezoelectric effect is generated in the effective portion 5 ′ to which the voltage is applied in the effective layer 5. Therefore, the effective portion 5 ′ that is a source of piezoelectric vibration is constrained by the high Young's modulus layer 10, in other words, at least the region facing the effective portion 5 ′ in the first cover layer 8 is the high Young modulus layer 10. By doing so, an effect of suppressing sound generation can be obtained.
  • the ratio of E1 to E0 is preferably 1.4 or more.
  • E1 / E0 the Young's modulus of the high Young's modulus layer 10 is increased as compared with the effective layer 5 in which the dielectric layer 3 and the internal electrode layer 4 having a relatively high Young's modulus are combined.
  • vibration on the first surface 8 side of the multilayer electronic component can be suppressed.
  • E1 / E0 is 3.0 or less from the viewpoint of suppressing the occurrence of defects such as cracks when the entire body 1 including the high Young's modulus layer 10 is manufactured by simultaneous firing.
  • a multilayer ceramic capacitor in which a ferroelectric material such as barium titanate is used for the dielectric layer 3 and a metal material such as Ni, Cu, Ag, Ag—Pd is used for the internal electrode layer 4 is used.
  • a ferroelectric material such as barium titanate
  • a metal material such as Ni, Cu, Ag, Ag—Pd
  • the present invention can also be applied to other multilayer electronic components when it is necessary to suppress excitation of the substrate 21 on which the multilayer electronic component is mounted due to piezoelectric vibration of the multilayer electronic component itself.
  • the present embodiment can exert a remarkable effect particularly in a multilayer electronic component of a 1005 type or more type.
  • the high Young's modulus layer 10 may be made of a paraelectric material having the same degree of sinterability and thermal expansion coefficient as the material used for the dielectric layer 3. Since the Young's modulus of the paraelectric material is higher than the Young's modulus of the ferroelectric material, for example, when a barium titanate-based ferroelectric material is used as the dielectric layer 3, it is the same as barium titanate. In addition, a paraelectric material such as barium zirconate or calcium zirconate having a perovskite crystal structure may be used as the high Young's modulus layer 10.
  • a mixed material in which a ferroelectric material that is the same as or equivalent to that of the dielectric layer 3 and a metal material such as Ni that is a conductive material constituting the internal electrode layer 4 may be used.
  • a metal material such as Ni has a relatively higher Young's modulus than the ferroelectric material, and the high Young's modulus layer 10 is obtained by mixing so that the ratio of the metal material in the mixed material is higher than that of the effective layer 5. It can be used as a material.
  • the high Young's modulus layer 10 may be a single material, or the constituent material may be a mixture of a plurality of materials.
  • the high Young's modulus layer 10 may be a single layer or may be composed of a plurality of layers having the same or different materials.
  • the first cover layer 6 located on the first surface 8 side of the effective layer 5 in the main body 1 has a Young's modulus higher than the average Young's modulus of the effective layer 5 as a whole. What is necessary is just to have the high Young's modulus layer 10 which is a site
  • the multilayer electronic component of the present embodiment is equivalent to the conventional multilayer electronic component in its outer shape, and it is not necessary to greatly change the design. Therefore, the present embodiment can be applied to various existing multilayer electronic components. . In addition, there is an advantage that no special jig is required for mounting on the substrate.
  • a multilayer ceramic capacitor having a general structure having the external electrodes 2 at both ends in the longitudinal direction has been described as an example of a multilayer electronic component.
  • the present invention can be applied to multilayer electronic components having various structures such as a mold and a multi-terminal type.
  • many multilayer ceramic capacitors use an external electrode 2 in which a base electrode made of Cu is plated with Ni and Sn.
  • the external electrode is composed of only a plated electrode without using the base electrode.
  • the present invention can also be suitably applied to those having the electrode 2. Since the base electrode made of Cu is relatively soft, the base electrode absorbs and attenuates the piezoelectric vibration of the main body 1 to some extent, and the sound is suppressed. On the other hand, when the external electrode 2 is composed only of the plating electrode, the piezoelectric vibration of the main body 1 is not attenuated by the external electrode 2 and the sounding becomes remarkable. Therefore, when this embodiment is applied to what has the external electrode 2 comprised only by the plating electrode, the bigger noise reduction effect is acquired.
  • the first cover layer 6 includes the high Young's modulus layer 10 having a Young's modulus higher than that of the dielectric layer 3.
  • the first surface 8 has a rectangular shape, and is constituted by the main body 1 and the external electrode 2 and has two pairs of sides and apexes V facing each other.
  • the two pairs of sides and the vertex V facing each other are contours formed by the body 1 and the external electrode 2 of the multilayer electronic component in the plan view of the multilayer electronic component as viewed from the first surface 8 side. It is composed.
  • the sides of the external electrode 2 protrude outward from the sides of the main body 1, but the protruding amount is sufficiently small with respect to the length of each side. Therefore, such a surface is regarded as having a rectangular shape.
  • one pair of sides is the first side 12
  • the other pair of sides is the second side 13
  • the first surface 8 and the first side 12 are A pair of side surfaces adjacent to each other via a first side surface 14 and a pair of side surfaces adjacent to each other via the first surface 8 and the second side 13 are referred to as second side surfaces 15.
  • the pair of joining members 11 extends from the pair of first sides 12 to the regions adjacent to the first sides 12 of the first surface 8 and the first side surface 14. Are provided. Further, the joining member 11 is not provided on the second side 13 and the second side surface 15.
  • the joining member 11 is located at a portion including the center 12c of the first side 12 and not including the vertex V.
  • the center 12c of the first side 12 is a bisection point that bisects the length of the first side 12.
  • L1 and L2 are the lengths of the multilayer electronic component that includes the main body 1 and the external electrode 2 and does not include the bonding member 11 in the plan view viewed from the first surface 8 side. This is the length of the multilayer electronic component excluding the member 11.
  • L1 and L2 may be regarded as the external dimensions of the main body 1 and the external electrode 2.
  • a noise reduction effect can be obtained. That is, by fixing the multilayer electronic component to the substrate 21 at the node portion 24 of the multilayer electronic component as shown in FIG. 15 via the joining member 11, the piezoelectric of the multilayer electronic component itself to the substrate 21 is obtained. Propagation of vibration is suppressed, and sound generation can be reduced.
  • M1 is the length of the joining member 11 in the length direction of the first side 12
  • P1 is the first side of the first surface 8 of the multilayer electronic component.
  • 12 is a length in a direction perpendicular to the first side 12 of the joining member 11 extended from 12 to the center side of the first surface 8.
  • H0 is the height of the multilayer electronic component including the main body 1 and the external electrode 2 in the stacking direction of the main body 1, and H1 is from the first side 12 on the first side surface 14.
  • the length in the stacking direction of the bonding member 11 extending to the center side of the first side surface 14, C is the distance between the mounting surface of the substrate 21 and the external electrode 2.
  • the pair of joining members 11 in the present embodiment are formed on the surfaces of the different external electrodes 2 and have electrical conductivity.
  • a brazing material such as eutectic solder or lead-free solder (Sn—Ag—Cu), a conductive adhesive, or the like can be used.
  • a solder paste may be printed on a predetermined portion on the first surface 8 side of the external electrode 2, heat-treated at the melting temperature of the solder and then cooled. Further, the solder ball may be bonded to a predetermined portion on the first surface 8 side of the external electrode 2 using a flux, a low melting point solder or the like.
  • the solid solder used as the bonding member 11 is not necessarily a spherical solder ball, and may have other shapes such as a plate shape, a rod shape, and a wire shape. Further, a plurality of spherical solder balls may be used as the bonding member 11.
  • the joining member 11 when using an electrically conductive paste for formation of the joining member 11, it forms on the predetermined part by the side of the 1st surface 8 of the external electrode 2 by screen printing etc., and forms the joining member 11 by drying. Can do.
  • the joining member 11 may be provided not only on the external electrode 2 on the first surface 8 side but also on the main body 1 or may be provided across both the external electrode 2 and the main body 1. .
  • the mounting structure of the multilayer electronic component of this embodiment will be described.
  • the external electrode 2 of the multilayer electronic component and the land pattern 22 on the substrate 21 are connected to each other via the bonding member 11.
  • the surface 8 and the mounting surface of the substrate 21 are joined so as to face each other.
  • the joining member 11 in the present embodiment serves to join the multilayer electronic component to the substrate 21 and to electrically connect the external electrode 2 of the multilayer electronic component and a circuit (not shown) of the substrate 21. Also bears.
  • the multilayer electronic component When the multilayer electronic component is mounted on the substrate 21, it may be directly bonded to the land pattern 22 of the substrate 21 by the bonding member 11, but a conductive material such as solder is applied on the land pattern 22 of the substrate 21.
  • the multilayer electronic component may be mounted on the substrate 21 via the same.
  • a conductor 23 such as solder applied on the land pattern 22 is formed between the bonding member 11 and the land pattern 22.
  • the conductor 23 is formed so as to contact or cover the bonding member 11. It is preferable that the conductor 23 and the external electrode 2 are joined via the joining member 11, and the conductor 23 and the external electrode 2 are not in direct contact.
  • the multilayer electronic component can be bonded to the land pattern 22 of the substrate 21 at the portion where the bonding member 11 is disposed.
  • the conductive material to be used is a material of the same kind as the joining member 11, but wettability with the joining member 11 There is no particular limitation as long as it is good.
  • a sound simulation was performed using the following model of the present embodiment.
  • the conditions relating to the main body 1 and the external electrode 2 are the same as in the simulation of the sound of the evaluation part described above (dielectric material: barium titanate material, internal electrode: Ni, external electrode: Cu, main body size: 1100 ⁇ 620 ⁇ 620 ⁇ m, external electrode thickness 20 ⁇ m).
  • the material of the high Young's modulus layer 10 was BaZrO 3 (Young's modulus 220 GPa), and the thickness T1 of the high Young's modulus layer 10 was 155 ⁇ m.
  • a pair of sides of the first surface 8 having a length of 660 ⁇ m is referred to as a first side 12
  • a pair of sides having a length of 1140 ⁇ m is referred to as a second side 13.
  • the joining member 11 had M1 of 620 ⁇ m, P1 of 160 ⁇ m, and H1 of 78 ⁇ m. Further, C in the mounting structure of the present embodiment was 140 ⁇ m. When the obtained results are averaged over the frequency range of 5 Hz to 20 kHz, the average value of the sound pressure level in the present embodiment is a result of 19 dBA reduction with respect to the above-described evaluation component, that is, the conventional mounting structure. It was.
  • the ratio (M1 / L1) of M1 (620 ⁇ m) to L1 (660 ⁇ m) is set to 0.94, but this is set to 0.5, and the region including the nodal portion 24 on the first side 12 If the joining member 11 is provided, the sound pressure level can be reduced by 22 dBA compared to the conventional art.
  • M1 / L1 is preferably set to 0.4 or more.
  • the ratio H1 (78 ⁇ m) to the ratio H0 (660 ⁇ m) (H1 / H0) is set to 0.12, but even if this is set to 0.5, the sound pressure level can be reduced by 10 dBA compared to the conventional case. .
  • the vibration amplitude is large near the center of each surface constituting the evaluation part, so the ratio of H1 to H0 (H1 / H0) is 0.4 or less.
  • the length P1 of the joining member 11 in the direction perpendicular to the first side 12 on the first surface 8 is preferably 0.25 or less in terms of the ratio (P1 / L2) to L2.
  • the joining member 11 even when the joining member 11 is separated from the first side 12, it is preferable that the joining member 11 exists in the region within the range of P1 and H1 described above from the first side 12. However, it goes without saying that there is no need to consider P1 when the joining member 11 does not exist on the first surface 8 and H1 when the joining member 11 does not exist on the first side surface 14.
  • the main body 1 and the external electrode 2 of the multilayer electronic component are not in direct contact with the mounting surface of the substrate 21.
  • the ratio (C / H0) of C to H0, which is the distance between the external electrode 2 and the mounting surface of the substrate 21, is preferably 0.1 or more.
  • substrate 21 as a mounting structure of this embodiment, even if it is a case where the joining member 11 and another joining member are not provided. If the multilayer electronic component mounted on the substrate 21 is bonded to the substrate 21 at the portion where the bonding member 11 is to be provided, it is included in the mounting structure of this embodiment. In this case, a conductor 23 such as solder for joining the multilayer electronic component to the substrate 21 corresponds to the joining member 11.
  • the bonding member 11 having an insulating property.
  • the formation site of the joining member 11 may extend not only on the external electrode 2 but also on the main body 1 or both the external electrode 2 and the main body 1.
  • the external electrode 2 may be electrically connected to the electric circuit of the substrate 21 by wire bonding or the like.
  • the insulating material for example, thermoplastic resins such as ethylene vinyl acetate (EVA) and polypropylene (PP) are suitable.
  • Sn plating of the external electrode 2 has a role of improving wettability between the external electrode 2 and the solder when the multilayer electronic component is mounted on the substrate 21, but in this embodiment, the multilayer electronic component is a pair. Since it is joined to the land pattern 22 of the substrate 21 via the joining member 11, the external electrode 2 having no Sn plating can be used. In addition, after forming the bonding member 11, for example, an oxide film may be formed on the exposed portion of the external electrode 2 to make the exposed portion of the external electrode 2 difficult to wet with solder.
  • the third embodiment further includes a joining member 11 on the first surface 8 side of the external electrode 2 in the above-described first embodiment.
  • the first surface 8 and the second surface 9 have a rectangular shape, and are constituted by the main body 1 and the external electrode 2 and have two pairs of sides and apexes V that face each other.
  • the two pairs of sides and the vertex V facing each other are the main body 1 and the external electrode of the multilayer electronic component in the plan view of the multilayer electronic component as viewed from the first surface 8 side or the second surface 9 side. 2 constitutes a contour formed by two.
  • first side 12 A pair of side surfaces adjacent to each other via 8 and the first side 12 is referred to as a first side surface 14, and a pair of side surfaces adjacent to each other via the first surface 8 and the second side 13 is referred to as a second side surface 15.
  • the center of the first side 12 is 12c, and the center of the second side 13 is 13c.
  • the center of the side is a bisection point that bisects the length of the side.
  • the joining member 11 includes the apex V on the first surface 8 side of the main body 1 and the external electrode 2, and the first surface 8 A region that is provided over the first side surface 14 and the second side surface 15 and does not include a line connecting the centers of the sides of the first surface 8, the first side surface 14, and the second side surface 15 facing each other. Is provided.
  • the line connecting the centers of the opposing sides is a line connecting 12 c and 13 c (broken line connecting the midpoints shown in FIG. 6C), and the first side surface 14.
  • the first cover layer 6 includes the high Young's modulus layer 10 having a Young's modulus higher than that of the dielectric layer 3.
  • the first surface 8 side of the main body 1 and the external electrode 2 that is, the four corners on the side having the high Young's modulus layer 10, bonded to the portions that are both ends of the pair of external electrodes 2.
  • a member 11 is provided.
  • at least one of the bonding members 11 provided at both ends of the external electrode 2 has electrical conductivity.
  • the material of the joining member 11 for example, eutectic solder, brazing material such as lead-free solder (Sn—Ag—Cu), conductive adhesive, and the like can be used as in the second embodiment.
  • FIG. 7A is a cross-sectional view of the multilayer electronic component of the present embodiment mounted on a substrate, taken along line A3-A3 in the multilayer electronic component of FIG. 6C, and FIG. FIG. 7 is a cross-sectional view taken along line B3-B3 in the multilayer electronic component of FIG.
  • the external electrode 2 of the multilayer electronic component and the substrate 21 are provided.
  • the land pattern 22 is bonded via the bonding member 11 so that the first surface 8 and the mounting surface of the substrate 21 face each other.
  • the bonding member 11 in the present embodiment is such that at least one of the bonding members 11 provided at both ends of the external electrode 2 joins the multilayer electronic component to the substrate 21 and the outside of the multilayer electronic component. It also plays a role of electrically connecting the electrode 2 and a circuit (not shown) of the substrate 21.
  • both of the joining members 11 provided at both ends of the external electrode 2 electrically connect the external electrode 2 of the multilayer electronic component and a circuit (not shown) of the substrate 21. ing.
  • the pair of sides having the shorter length among the two pairs of sides facing each other on the first surface 8 constituted by the main body 1 and the external electrode 2 is defined as the first side.
  • One side 12 and a pair of longer sides are defined as a second side 13. Therefore, in FIG. 8, L1 is the length of the first side 12, and L2 is the length of the second side 13.
  • L1 and L2 are both the length of the multilayer electronic component including the main body 1 and the external electrode 2 and not including the bonding member 11, in other words, the length of the multilayer electronic component excluding the bonding member 11. .
  • L1 and L2 may be regarded as the external dimensions of the main body 1 and the external electrode 2.
  • P1 is a length in a direction perpendicular to the first side 12 of the joining member 11 extending from the first side 12 to the center side of the first surface 8
  • P2 is from the second side 13. This is the length in the direction perpendicular to the second side 13 of the joining member 11 extending to the center side of the first surface 8.
  • H ⁇ b> 1 is the stacking direction of the joining member 11 extending from the first side 12 to the center side of the first side surface 14 on the first side surface 14.
  • the length in the stacking direction of the joining member 11 extending from the second side 13 to the center side of the second side surface 15 on the second side surface 15, C is the mounting surface of the substrate 12, The distance from the external electrode 2.
  • the simulation of sound generation was performed using the following model of this embodiment.
  • P1 was 160 micrometers
  • P2 was 155 micrometers
  • H1 was 78 micrometers.
  • C in the mounting structure of the present embodiment was 140 ⁇ m.
  • Other conditions related to the main body 1 and the external electrode 2 were the same as those of the sound simulation in the second embodiment.
  • the average value of the sound pressure level in the present embodiment was reduced by 23 dBA with respect to the conventional mounting structure.
  • P2 (155 ⁇ m) is set to 0.235 as a ratio (P2 / L1) to L1 (660 ⁇ m), but 0.2 to 0.4 is preferable from the viewpoint of mountability.
  • P1, H1, and C it is preferable to set it as the range similar to 2nd Embodiment.
  • the bonding member 11 may be made of an insulating material as described above.
  • the external electrode 2 may be electrically connected to the electric circuit of the substrate 21 by wire bonding or the like.
  • only one of the joining members 11 provided at both ends of the external electrode 2 may be conductive, and the other may be insulating.
  • the shape of the joining member 11 is mainly rectangular, and preferred ranges of dimensions and ratios have been described based on the shape.
  • the shape of 11 is not limited to a rectangular shape, and may be other various shapes and irregular shapes.
  • various changes and modifications can be made without departing from the gist of the present invention described in the claims based on the description of the vibration mode of the multilayer electronic component and the nodal portion 24 confirmed by the above simulation. Is possible.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

　【課題】　基板上に実装した際に音鳴りを低減できる積層型電子部品およびその実装構造体を提供する。　【解決手段】　誘電体層３と内部電極層４とが交互に積層された有効層５、および有効層５における積層方向の両側に設けられた一対のカバー層である第１のカバー層６および第２のカバー層７を有する本体１と、本体１の外表面に設けられた複数の外部電極２と、を備え、内部電極層４は、１層毎に異なる外部電極２に接続されており、第１のカバー層６が、誘電体層４よりも高いヤング率を有する高ヤング率層１０を有する。このような積層型電子部品を、第１のカバー層６と基板２１の実装面とが対向するように基板２１に実装することにより、音鳴りを低減できる。　

Description

積層型電子部品およびその実装構造体
　本発明は、積層型電子部品およびその実装構造体に関する。
　誘電体層と内部電極層とが積層されてなる積層型の電子部品では、電子部品に直流電圧と交流電圧が同時に印加されると、誘電体が有する電歪効果から誘電体層に歪みが発生し、電子部品自体が振動する。この電子部品の振動により、電子部品が半田等により実装されている基板が振動し、基板が可聴域の共振周波数で共振した際に「音鳴り」と呼ばれる振動音が発生する。
　このような「音鳴り」を低減するため、電子部品自体の歪みを抑制し振動を低減する方法（たとえば電歪効果の小さい低誘電率材料を用いる、内部電極パターンにより電歪効果を抑えるなど）や、電子部品の振動を吸収し基板への伝達を抑制する方法（たとえば金属端子、リードにより振動を吸収する、半田フィレットの高さを規定するなど）が提案されている。たとえば、特許文献１では、コンデンサの振動の伝搬媒体である導電性材料が、コンデンサの最も振動する部分から離れた実装構造とすることにより、振動が回路基板に伝搬されにくくなることが開示されている。
特開２０１３－０６５８２０号公報
　しかしながら、金属端子やリードにより振動を吸収する場合や、特許文献１に記載されたような実装構造でも、製造工程や実装工程が複雑化する割に充分な振動の減衰効果が得られないという課題があった。
　本発明は上記の課題に鑑みなされたもので、基板上に実装した際に音鳴りを低減できる積層型電子部品およびその実装構造を提供することを目的とする。
　本発明の積層型電子部品は、誘電体層と内部電極層とが交互に積層された有効層、および該有効層における積層方向の両側に設けられた一対のカバー層である第１のカバー層および第２のカバー層を有する本体と、該本体の外表面に設けられた複数の外部電極と、を備え、前記内部電極層は、１層毎に異なる前記外部電極に接続されており、前記第１のカバー層が、前記誘電体層よりも高いヤング率を有する高ヤング率層を有する。
　本発明の積層型電子部品の実装構造体は、基板の実装面に上述の積層型電子部品を接合してなり、該積層型電子部品の前記第１のカバー層が、前記実装面に対向している。
　本発明によれば、基板上に実装した際に音鳴りを低減できる積層型電子部品およびその実装構造体を提供することができる。
第１の実施形態における積層型電子部品を示すもので、（ａ）は斜視図、（ｂ）は第１の面側からみた平面図、（ｃ）は（ａ）のＡ１－Ａ１線断面図である。 第１の実施形態における積層型電子部品を基板実装した実装構造体を示すもので、図１（ｂ）の積層型電子部品におけるＡ１－Ａ１線での断面図である。 第２の実施形態における積層型電子部品を示すもので、（ａ）は分解斜視図、（ｂ）は斜視図、（ｃ）は第１の面側からみた平面図である。 第２の実施形態における積層型電子部品を第１の面側からみた、各部の寸法を示す平面図である。 第２の実施形態における積層型電子部品を基板実装した実装構造体を示すもので、図３（ｃ）の積層型電子部品におけるＡ２－Ａ２線での断面図である。 第３の実施形態における積層型電子部品を示すもので、（ａ）は分解斜視図、（ｂ）は斜視図、（ｃ）は第１の面側からみた平面図である。 第３の実施形態における積層型電子部品を基板実装した実装構造体を示すもので、（ａ）は図６（ｃ）の積層型電子部品におけるＡ３－Ａ３線での断面図、（ｂ）は図６（ｃ）の積層型電子部品におけるＢ３－Ｂ３線での断面図である。 第３の実施形態における積層型電子部品を第１の面側からみた、各部の寸法を示す平面図である。 従来の積層型電子部品を示すもので、（ａ）は斜視図、（ｂ）は座標軸のｚ軸方向からみた平面図、（ｃ）は積層型電子部品を基板に実装した従来の実装構造体を示す、（ｂ）の積層型電子部品におけるＡ４－Ａ４線での断面図である。 音圧レベルの測定装置の概略図である。 従来の積層セラミックコンデンサの音鳴りの音圧レベルを示すグラフであって、（ａ）は実測した音圧レベルを示すグラフ、（ｂ）はシミュレーションにより得られた音圧レベル示すグラフである。 従来の積層セラミックコンデンサ単体に４ＶのＤＣバイアスを印加した場合のインピーダンス測定結果を示すグラフである。 従来の積層セラミックコンデンサのインピーダンスのシミュレーションに使用した有限要素法のモデルの模式図である。 従来の積層セラミックコンデンサ単体の、１０ｋＨｚにおける振動モードの計算結果を示す斜視図であって、（ａ）は対称面側からみた図、（ｂ）は表面側からみた図である。 従来の積層セラミックコンデンサ単体における振動モードの節状部を模式的に示す斜視図である。
　積層型電子部品およびその実装構造体について、図面を参照しつつ詳細に説明する。なお、各図面においては、同じ部材、部分に関しては共通の符号を用い、重複する説明は省略する。図面によっては、一部の符号を省略したものもある。また、各図面には、説明を容易にするためにｘｙｚの座標軸を付した。
　（第１の実施形態）
　第１の実施形態である積層型電子部品は、図１（ａ）～（ｃ）に示すように本体１と、その両端部の外表面に設けられた外部電極２とを備えた積層コンデンサである。なお、本体１の積層方向は座標軸のｚ軸方向と一致するものとする。
　本体１は、図１（ｃ）に示すように、誘電体層３と内部電極層４とが交互に積層された有効層５、および有効層５における積層方向の両側に設けられた一対のカバー層である第１のカバー層６および第２のカバー層７を有する。有効層５は、誘電体層３と内部電極層３とが交互に積層されたもので、その最外層に内部電極層４が存在するものである。内部電極層４は、本体１の両端部のいずれか一方において外部電極２と電気的に接続している。内部電極層４は、１層毎に異なる外部電極２に電気的に接続しており、外部電極２に電圧が印加されることにより、異なる外部電極２に接続した一対の内部電極層４に挟まれた誘電体層３において静電容量が発生する。換言すれば、有効層５は静電容量発生に寄与する内部電極層４および当該内部電極４に挟まれた誘電体層３により構成されている。
なお、図１（ｃ）に示した誘電体層３および内部電極層４の構造は模式的なものであり、実際には数層～数百層の誘電体層３と内部電極層４とが積層されたものが多く用いられる。これは、後述する他の形態についても同様である。
　積層型電子部品は直方体状をなし、積層方向に対向して位置する一対の面であり、第１のカバー層６側に位置する第１の面８および第２のカバー層７側に位置する第２の面９と、４つの側面とを有している。なお、積層型電子部品を第１の面８側からみたとき、矩形状の本体１の面とその両端部に設けられた外部電極２の面とがあり、外部電極２はｙ軸方向において本体１より外側に突出しているが、その突出量は本体１のｙ軸方向の幅に対して充分に小さい。また、ｚ軸方向についても同様である。そのため、このような形状を有する積層型電子部品は直方体状をしたものとみなすものとする。
　本実施形態の積層型電子部品においては、第１のカバー層６が、誘電体層３よりも高いヤング率を有する高ヤング率層１０である。高ヤング率層１０は、誘電体層３を構成する材料の組成よりも、ヤング率の高い組成の材料を用いることで得られる。また誘電体層３と同じ組成の材料であっても、密度を誘電体層３よりも高くすることによって、誘電体層３よりもヤング率を高めることができる。
　なお、ヤング率は材料毎に固有の値を有していると考えてよく、誘電体層３および高ヤング率層１０のヤング率の大小関係はそれぞれ誘電体層３および高ヤング率層１０を構成する材料の組成や結晶構造、密度（気孔率）を確認することで判断できる。また、誘電体層３および高ヤング率層１０のヤング率を、ナノインデンテーション法などにより直接測定してもよい。
　さらに、必要に応じ、誘電体層３を構成する材料を用いて作製したバルク体、および高ヤング率層１０を構成する材料を用いて作製したバルク体のヤング率を、引張り試験による応力－歪み測定等によりそれぞれ計測してもよい。
　また、積層型電子部品のインピーダンスを測定するととともに、積層型電子部品の各構成要素（誘電体層３、カバー層、内部電極層４、外部電極２など）の材料組成や結晶構造、密度（気孔率）を分析し、得られた材料情報を基にシミュレーションを行ってもよい。各材料のバルク体における材料パラメータを用いて、後述するような方法でシミュレーションを行い、インピーダンスの共振周波数、帯域をフィッティングすることで、各構成要素のヤング率をさらに精度よく評価することができる。
　このような積層型電子部品は、例えば以下のような方法で作製することができる。まず、チタン酸バリウム等の強誘電体材料の原料粉末に、バインダおよび有機溶剤を加えて混合し、得られたスラリーを周知のシート成形法などにより誘電体層３となるグリーンシートを作製する。一方で、ジルコン酸バリウム等の常誘電体材料の原料粉末を用いて、高ヤング率層１０となるグリーンシートを同様に作製する。なお、原料粉末には所望により焼結助剤や、電気的特性・機械的特性の調整、または焼結時における誘電体材料と内部電極（導電性）材料との反応制御を目的とした無機化合物が添加されていてもよい。
　作製した誘電体層３となるグリーンシート上に、内部電極層４となる導電性材料からなるペーストをスクリーン印刷などにより塗布し、内部電極パターンを形成する。内部電極パターンを形成したグリーンシートを積層することにより、有効層５となる焼成前の本体が得られる。この有効層５となる焼成前の本体の積層方向の両面（内部電極パターン上）に、さらにカバーシートを積層する。このとき、一方のカバーシートを、高ヤング率層１０となるグリーンシートとし、プレスにより一体化する。プレスにより一体化した焼成前の本体を、所定寸法に切断し、焼成することにより、積層型電子部品の本体１が得られる。なお、所望により焼成前または焼成後にバレル研磨加工等を行ってもよい。焼成温度は、特に限定するものではないが、例えば１０００～１３００℃とすればよい。このようにして作製された本体１は、誘電体層３がセラミックからなり、誘電体層３、内部電極層４および一対のカバー層が焼成により一体化されたものである。本体１を構成する一対のカバー層の一方は、高ヤング率層１０でもある第１のカバー層６であり、他方は誘電体層３と同様なヤング率を有する材料からなる第２のカバー層７である。
　次に、本体１に後述のような外部電極２を形成することにより、本実施形態の積層型電子部品が得られる。
　本実施形態の積層型電子部品の実装構造体について説明する。図２は、本実施形態の実装構造体を、図１（ｂ）の積層型電子部品におけるＡ１－Ａ１線で切断した状態の断面図である。本実施形態の積層型電子部品の実装構造体においては、図２に示すように、積層型電子部品と、基板２１上のランドパターン２２とが、半田等の導電体２３を介して電気的に接続された状態で固定される。導電体２３は、外部電極２とランドパターン２２の間の隙間を埋めるとともに、外部電極２をさらに被覆している。外部電極２は、本体１の内部電極が露出した端部と、当該端部に隣接する側面および上下面の一部を被覆している。本実施形態では、積層型電子部品の第１のカバー層６が基板２１の実装面と対向するように、すなわち、高ヤング率層１０が位置する側である第１の面８と基板２１の実装面とが対向するように、積層型電子部品と基板２１とが接合されていることが重要である。
　一方、従来の積層型電子部品は、図９（ａ）に示すように直方体状の本体１０１と、その両端部の外表面に設けられた外部電極１０２と、を備えている。図９（ｂ）は、図９（ａ）のｚ軸方向から見た平面図である。図９（ｃ）は、基板２１に実装した従来の積層型電子部品を示すもので、図９（ｂ）の積層型電子部品におけるＡ４－Ａ４線で切断した状態の断面図である。
　本体１０１は、図９（ｃ）に示すように誘電体層１０３と内部電極層１０４とが交互に積層された有効層１０５、および有効層１０５における積層方向の両側に設けられた一対のカバー層１０７を有する。しかし本実施形態とは異なり、高ヤング率層１０を有していない。内部電極層１０４は、本体１０１の両端部のいずれか一方において外部電極１０２と電気的に接続している。
　例えば積層型電子部品の一つである積層セラミックコンデンサは、誘電体層１０３としてチタン酸バリウムなどの強誘電性を有する材料を用い、内部電極層１０４としてＮｉなどの金属材料を用いている。また、外部電極１０２は、通常、下地電極としてＣｕペーストを焼き付け、その表面にＮｉおよびＳｎめっきを施したものを用いている。
　従来の積層型電子部品においては、図９（ｃ）に示すように外部電極１０２と、基板２１上のランドパターン２２とが、半田等の導電体１２３（以下、半田１２３という）を介して電気的に接続された状態で固定される。半田１２３は、外部電極１０２とランドパターン２２の間の隙間を埋めるとともに、外部電極１０２をさらに被覆している。外部電極１０２は、本体１０１の内部電極層１０４が露出した端部と、当該端部に隣接する側面および上下面の一部とを被覆している。
　このような状態で実装された積層セラミックコンデンサに、直流電圧（ＤＣバイアス）とともに交流電圧が印加されると、電歪効果を有する誘電体層１０３に直流電圧が印加されることにより誘電体層１０３に圧電的な性質が生じ、交流電圧により圧電振動が発生する。さらに、積層セラミックコンデンサの圧電振動が半田１２３を介して基板２１に伝わって基板２１が振動し、基板２１が可聴域の共振周波数で共振した際に「音鳴り」と呼ばれる振動音が発生する。
　一例として、従来の積層型電子部品である積層セラミックコンデンサを基板２１に実装した、従来の実装構造体の場合の音鳴りを測定した。測定には、積層セラミックコンデンサとして１００５型の積層セラミックコンデンサ（容量１０μＦ、定格電圧４Ｖ、以下、評価部品ともいう）、基板２１としては１００×４０ｍｍ、厚さ０．８ｍｍのＦＲ４（Flame Retardant Type 4）材からなるガラスエポキシ基板を用いた。積層セラミックコンデンサは、Ｓｎ－Ａｇ－Ｃｕ（ＳＡＣ）系の半田を用いて基板２１の中央に実装した。評価部品を基板２１に実装した後、実装状態をマイクロスコープにて観察し、半田１２３のフィレット高さが４６０μｍ、基板２１と評価部品との間隔Ｃが４５μｍであることを確認した。
　音鳴りの測定は、図１０に示すような音圧レベルの測定装置を用いて行った。評価部品を基板２１に実装した実装基板３１（以下、単に実装基板ともいう）を、無響箱３２（内寸６００×７００ｍｍ、高さ６００ｍｍ）内に設置し、基板２１の中央から基板２１に垂直な方向に３ｍｍ離間した位置に集音マイク３３を設置した、集音マイク３３により音鳴りを集音し、アンプ３４およびＦＥＴアナライザ３５（小野測器製　ＤＳ２１００）で、集音された音の音圧レベルを測定した。積層セラミックコンデンサに対して４Ｖの直流電圧（ＤＣバイアス）および２０Ｈｚ～２０ｋＨｚ、１Ｖｐ－ｐの交流電圧を印加した際の音鳴り測定結果を図１１（ａ）に示す。
　なお、図１１（ａ）においては、音圧レベルをＡ特性音圧レベル（ｄＢＡ）で示している。Ａ特性音圧レベルの０ｄＢＡは、人間が音として聞こえる最低の音圧レベルに相当する。Ａ特性音圧レベルは人間の聴覚に近くなるように周波数毎に重み付けされた音圧レベルであり、サウンドレベルメータ（騒音計）の規格（ＪＩＳＣ１５０９－１：２００５）に記載されている。
　次に、従来の積層セラミックコンデンサの圧電振動についてシミュレーションを行った。まず、評価部品に、４Ｖの直流電圧（ＤＣバイアス）を印加した状態でインピーダンスを測定した。測定結果を図１２に示す。
　また、評価部品に基くモデル（誘電体材料：チタン酸バリウム系材料、内部電極：Ｎｉ、外部電極：Ｃｕ、本体寸法：１１００×６２０×６２０μｍ、外部電極厚み２０μｍ）を用いてインピーダンスのシミュレーションを行った。２ＧＨｚ以上の周波数領域に存在する圧電共振ピークについて、測定した実測値に合致するように、評価部品の材料パラメータのフィッティングを行った。図１３はインピーダンスのシミュレーションに使用した有限要素法のモデルを模式的に示したものである。これは、対称性を考慮した１／８モデルであり、図１３の前面に現れている２つの断面、および下側の断面は対称面である。
　フィッティングにより得られた誘電体層１０３のパラメータ（弾性スティフネスｃｉｊおよび圧電定数ｅｉｊ）を表１に示す。表１より、評価部品の誘電体層１０３の材料特性には異方性（ｃ１１＞ｃ３３、ｃ２２＞ｃ３３）があることがわかる。これは、内部電極層１０４による圧縮応力に起因するものと考えられる。
Figure JPOXMLDOC01-appb-T000001
　得られた誘電体層１０３のパラメータと、測定に用いた実装基板３１（フィレット高さ：４６０μｍ、基板と評価部品との間隔：４５μｍ）に基いて、実装構造体のモデルを作成し、シミュレーションを行った。図１１（ｂ）は、シミュレーションによって得られた実装基板３１の振動振幅を、Ａ特性音圧レベルに換算した結果を示すグラフである。音鳴りの周波数特性は、評価部品の振動特性と実装基板３１の共振モードに依存することから、図１１（ｂ）に示すシミュレーションの結果は、特に音圧の高い１０ｋＨｚ以下の低周波数領域において、音圧レベル、周波数特性のいずれも図１１（ａ）に示す実測値とよく一致していた。したがって、このパラメータを用いてシミュレーションを行うことで、実装構造体や評価部品自体の構造を変化させたときの音鳴りに対する影響が確認できる。
　また、得られたパラメータを用いて、評価部品の可聴周波数領域（２０Ｈｚ～２０ｋＨｚ）における振動モードを、上述の１／８モデルを用いて計算した。１０ｋＨｚにおける計算結果を図１４に示す。なお、図１４（ａ）は、１／８モデルの内部側（対称面側）からみたものであり、図１４（ｂ）は、図１４（ａ）の反対側、すなわち１／８モデルの外部側（表面側）からみたものである。ここで、破線は交流電圧を印加していない状態の評価部品の形状を示し、実線は交流電圧により最大に変位した状態の評価部品の形状を示している。この結果から、可聴周波数領域において評価部品は、積層面方向には拡がり振動を、厚み方向（積層方向）には伸縮振動をしていることがわかる。
　したがって、積層型電子部品において、積層面方向における拡がり振動を抑制できる構造とすることで、積層型電子部品を基板２１に実装した際、基板２１への積層型電子部品の圧電振動の伝播が抑制され、音鳴りを低減できると考えられる。
　積層面方向における拡がり振動を抑制するには、図１、２に示した本実施形態のように、本体１の第１のカバー層６に、誘電体層３よりも高いヤング率を有する高ヤング率層１０を設け、積層型電子部品を第１のカバー層６と基板２１の実装面とが対向するように基板２１に実装すればよい。高ヤング率層１０により、基板２１に固定される第１の面８側における積層型電子部品の拡がり振動が抑制され、音鳴りが低減できる。
　本実施形態の以下のようなモデルを用いて、音鳴りのシミュレーションを行った。本体１および外部電極２に関わる条件は、前述の評価部品の音鳴りのシミュレーションと同様（誘電体材料：チタン酸バリウム系材料、内部電極：Ｎｉ、外部電極：Ｃｕ、本体寸法：１１００×６２０×６２０μｍ、外部電極厚み２０μｍ）とした。ただし、高ヤング率層１０の材料はＢａＺｒＯ３（ヤング率２２０ＧＰａ）とし、高ヤング率層１０の厚さＴ１を１５５μｍとした。得られた結果を５Ｈｚ～２０ｋＨｚの周波数領域にわたって平均すると、本実施形態における音圧レベルの平均値は、前述の評価部品の場合に対して５ｄＢＡ低減された結果となった。
　第２のカバー層７は、誘電体層３のヤング率以下のヤング率を有することが好ましい。基板２１に固定されない側である第２の面９側において、積層型電子部品の拡がり振動の自由度を残すことにより、積層型電子部品の第２の面９側に振動エネルギーが集中しやすくなり、第１の面８側における積層型電子部品の拡がり振動をより一層抑制することができる。ヤング率が誘電体層３以下の材料としては、誘電体層３を構成する材料よりヤング率の低い材料、例えば種々の絶縁性樹脂などを用いればよい。第２のカバー層７を有効層５および第１カバー層６とともに焼成により一体化する場合には、例えば、誘電体層３と同じ組成で誘電体層３よりも密度が低い（気孔率が高い）材料を用いればよい。
　第１のカバー層６および第２のカバー層７は、有効層５に接着剤等を介して接着することもできるが、耐湿性や信頼性の面から、焼成により有効層５と直接接合され、一体化した本体１をなしていることが好ましい。なお、ここで第１のカバー層６および第２のカバー層（単にカバー層という場合もある）と有効層５が直接接合されるとは、有効層５とカバー層との界面に積極的に接着剤等の介材層を導入しないことを意味する。カバー層を有効層５とは異なる材料により構成した場合、有効層５とカバー層との界面に、反応層や拡散層が形成される場合があるが、このような反応層や拡散層を有する場合も直接接合されているものとみなす。
　また、評価部品全体を模式的に表した図１５に示すように、評価部品の積層方向に位置する一対の面において、各辺の中央近傍に振動振幅が小さい、すなわち振動の節ともいえる領域（以下、節状部という）２４が存在することがわかる。
　図１（ｃ）に示すように、本体１の積層方向において、本体１の厚さをＴ０、高ヤング率層１０の厚さをＴ１としたとき、Ｔ１のＴ０に対する比率（Ｔ１／Ｔ０）は０．１以上とすることが好ましい。Ｔ１／Ｔ０を０．１以上とすることで、高ヤング率層１０の剛性を効果的に高くすることができ第１の面８側の振動を抑制することができる。なお、Ｔ１／Ｔ０は１／３以下とすることが、高ヤング率層１０を含む本体１全体を同時焼成により製造する上で、焼成収縮や熱膨張係数の差異によるクラック発生等の不具合を低減できるとともに、第２の面９側に振動エネルギーを集中させるという点から好ましい。
　本実施形態では、第１のカバー層６全体が高ヤング率層１０である場合を例に挙げて説明したが、高ヤング率層１０は第１のカバー層６の一部であっても構わない。例えば、高ヤング率層１０は、本体１の第１の面８側の最外層であってもよいが、高ヤング率層１０のさらに外側に他の層が存在しても構わない。
　また、有効層５において、異なる外部電極２に接続する内部電極３が積層方向に重なり合う領域（例えばコンデンサの場合であれば、容量が発生する領域）を有効部５’（図１（ｃ）破線部）としたとき、積層方向に垂直な投影面において、有効部５’は高ヤング率層１０の輪郭の内部にあればよい。換言すれば、高ヤング率層の輪郭は、本体１の輪郭と有効部５’の輪郭との間に環状に存在すればよい。積層型電子部品の振動は、電歪効果を有する誘電体層３に直流電圧が印加されることにより誘電体層３に圧電的な性質が生じ、交流電圧により圧電振動が発生することに起因している。すなわち、圧電効果による拡がり方向の応力は、有効層５のうち電圧が印加される有効部５’において発生している。したがって、圧電振動の発生源である有効部５’を高ヤング率層１０により拘束する、換言すれば、第１のカバー層８において、少なくとも有効部５’に対向する領域を高ヤング率層１０とすることでも、音鳴り抑制効果が得られる。
　誘電体層３のヤング率をＥ０、高ヤング率層１０のヤング率をＥ１としたとき、Ｅ１のＥ０に対する比率（Ｅ１／Ｅ０）は１．４以上とすることが好ましい。Ｅ１／Ｅ０を１．４以上とすることで、誘電体層３と比較的ヤング率の高い内部電極層４とが複合化した有効層５よりも、高ヤング率層１０のヤング率を高めることができ、積層型電子部品の第１の面８側における振動を抑制することができる。なお、Ｅ１／Ｅ０は３．０以下とすることが、高ヤング率層１０を含む本体１全体を同時焼成により作製する上で、クラック等の不具合の発生を抑制するという点から好ましい。
　本実施形態では、たとえばチタン酸バリウム系などの強誘電体材料を誘電体層３に用い、Ｎｉ、Ｃｕ、Ａｇ、Ａｇ－Ｐｄなどの金属材料を内部電極層４に用いた積層セラミックコンデンサに特に好適に用いられるが、他の積層型電子部品においても積層型電子部品自体の圧電振動による、積層型電子部品が実装されている基板２１等の励振を抑制する必要がある場合などに適用できる。本実施形態は、特に、１００５型以上の型式の積層型電子部品において顕著な効果を発揮できる。
　高ヤング率層１０は、誘電体層３に用いる材料と同程度の焼結性および熱膨張係数を有する常誘電体材料を用いればよい。常誘電体材料のヤング率は、強誘電体材料のヤング率よりも高いことから、例えば、チタン酸バリウム系の強誘電体材料を誘電体層３として用いる場合であれば、チタン酸バリウムと同様にペロブスカイト型の結晶構造を有するジルコン酸バリウム系やジルコン酸カルシウム系等の常誘電体材料を高ヤング率層１０として用いればよい。また、誘電体層３と同じ、または同等な強誘電体材料と、内部電極層４を構成する導電性材料であるＮｉなどの金属材料とを混合した混合材料を用いてもよい。Ｎｉなどの金属材料は、強誘電体材料より相対的に高いヤング率を有しており、混合材料における金属材料の比率が有効層５よりも高くなるように混合することで高ヤング率層１０の材料として用いることができる。このように、高ヤング率層１０は、単一の材料であってもよいし、その構成材料が複数の材料の混合物であってもよい。また、高ヤング率層１０は、単一層であってもよいし、材料が同じまたは異なる複数の層により構成されるものであってもよい。いずれの場合であっても、本体１において有効層５よりも第１の面８側に位置する第１のカバー層６が、有効層５全体の平均的なヤング率よりも高いヤング率を有する部位である高ヤング率層１０を有していればよい。
　本実施形態の積層型電子部品は、その外形において従来の積層型電子部品と同等であり、大きく設計を変える必要がないため、既存の種々の積層型電子部品に本実施形態を適用可能である。また、基板に実装する際に特別なジグを必要としないという利点もある。
　なお、本実施形態では積層型電子部品の一例として、長手方向の両端に外部電極２を有する一般的な構造の積層セラミックコンデンサを用いて説明したが、それ以外に薄型のものや、いわゆるＬＷ逆転型、多端子型等、種々の構造を有する積層型電子部品に適用可能である。
　さらに、例えば、多くの積層セラミックコンデンサには外部電極２として、Ｃｕからなる下地電極にＮｉおよびＳｎめっきを施したものが用いられているが、下地電極を用いずめっき電極のみで構成された外部電極２を有するものにも好適に適用できる。Ｃｕからなる下地電極は比較的柔らかいため、下地電極が本体１の圧電振動をある程度吸収して減衰させ、音鳴りが抑制される。一方、外部電極２がめっき電極のみで構成される場合、本体１の圧電振動が外部電極２で減衰されず、音鳴りが顕著になる。したがって、めっき電極のみで構成された外部電極２を有するものに本実施形態を適用すると、より大きな音鳴り抑制効果が得られる。
　（第２の実施形態）
　第２の実施形態においては、図３（ａ）～（ｃ）に示すように、上述した第１の実施形態における外部電極２の第１の面８側に、さらに接合部材１１を備えている。なお、本実施形態においても、第１の実施形態と同様に、第１のカバー層６が、誘電体層３よりも高いヤング率を有する高ヤング率層１０を備えている。
　本実施形態においては、第１の面８は矩形状であり、本体１および外部電極２により構成されるとともに互いに対向する二対の辺および頂点Ｖを備えている。換言すれば、互いに対向する二対の辺および頂点Ｖは、積層型電子部品を第１の面８側からみた平面図において、積層型電子部品の本体１および外部電極２により形成される輪郭を構成している。この輪郭において、外部電極２の辺は本体１の辺より外側に突出しているが、その突出量は各辺の長さに対して充分に小さい。そのため、このような面は矩形状をしたものとみなす。ここで、二対の辺のうち、いずれか一対の辺を第１の辺１２とし、他方の一対の辺を第２の辺１３とし、さらに、第１の面８と第１の辺１２を介して隣接する一対の側面を第１の側面１４、第１の面８と第２の辺１３を介して隣接する一対の側面を第２の側面１５とする。
　本実施形態の積層型電子部品では、一対の第１の辺１２と、第１の面８および第１の側面１４の、それぞれの第１の辺１２に隣接する領域にかけて、一対の接合部材１１がそれぞれ設けられている。また、第２の辺１３および第２の側面１５には、接合部材１１を備えていない。
　また、接合部材１１は、第１の辺１２の中央１２ｃを含み、頂点Ｖを含まない部位に位置していることが好ましい。なお、第１の辺１２の中央１２ｃとは、第１の辺１２の長さを２等分する２等分点である。
　本実施形態においては、図４に示すように、第１の辺１２の長さをＬ１、第２の辺１３の長さをＬ２としたとき、Ｌ１＜Ｌ２であることが好ましい。なお、Ｌ１およびＬ２はいずれも、第１の面８側からみた平面図において、本体１と外部電極２とを含み接合部材１１を含まない積層型電子部品の長さであり、換言すれば接合部材１１を除いた積層型電子部品の長さである。本体１および外部電極２が一般的な形状を有する積層型電子部品においては、Ｌ１およびＬ２を本体１および外部電極２の外形寸法とみなしてよい。
　なお、図３、４には、第１の辺１２と、第１の面８および第１の側面１４の、それぞれの第１の辺１２に隣接する領域にかけて接合部材１１が設けられている例を示したが、第１の面８や第１の側面１４の第１の辺１２に隣接する領域に設けられていれば、第１の辺１２から離間していてもよい。
　このように、第１の面８の対向する２辺（第１の辺１２）と当該２辺に隣接する領域、および第１の側面１４の当該２辺に隣接する領域のうち少なくともいずれかにおいて、接合部材１１を介して積層型電子部品を基板２１に実装することにより、音鳴り低減効果が得られる。すなわち、接合部材１１を介して、図１５に示すような積層型電子部品の節状部２４において、積層型電子部品を基板２１に固定することにより、基板２１への積層型電子部品自体の圧電振動の伝播が抑制され、音鳴りを低減できる。
　なお、図４に示すように、Ｍ１は、第１の辺１２の長さ方向における接合部材１１の長さであり、Ｐ１は、積層型電子部品の第１の面８における、第１の辺１２から第１の面８の中央側に延設された接合部材１１の、第１の辺１２に垂直な方向の長さである。
　また、図５に示すように、Ｈ０は本体１の積層方向における本体１と外部電極２とを含む積層型電子部品の高さ、Ｈ１は、第１の側面１４上において第１の辺１２から第１の側面１４の中央側に延設された接合部材１１の積層方向の長さ、Ｃは、基板２１の実装面と、外部電極２との間隔である。
　このように、本実施形態における一対の接合部材１１は、それぞれ異なる外部電極２の表面に形成されており、電気伝導性を有する。接合部材１１の材料としては、たとえば共晶半田、鉛フリー半田（Ｓｎ－Ａｇ－Ｃｕ）などのろう材、導電性接着剤などを用いることができる。
　接合部材１１を形成するには、たとえば半田ペーストを外部電極２の第１の面８側の所定の部分に印刷し、半田の溶融温度で熱処理した後冷却すればよい。また、半田ボールを外部電極２の第１の面８側の所定の部分にフラックスや低融点半田などを用いて接着してもよい。なお、接合部材１１として用いる固形の半田は、必ずしも球状の半田ボールである必要はなく、板状、棒状および線状など他の形状であってもよい。また、球状等の半田ボールを複数配列したものを接合部材１１としてもよい。また、接合部材１１の形成に導電性ペーストを用いる場合は、スクリーン印刷などにより外部電極２の第１の面８側の所定の部分に印刷し、乾燥することで、接合部材１１を形成することができる。なお、接合部材１１は、第１の面８側の外部電極２上だけでなく、本体１上に設けられていてもよく、外部電極２および本体１の両方にまたがって設けられていてもよい。
　本実施形態の積層型電子部品の実装構造体について説明する。本実施形態の積層型電子部品の実装構造体においては、図５に示すように、積層型電子部品の外部電極２と基板２１上のランドパターン２２とが接合部材１１を介して、第１の面８と基板２１の実装面とが対向するように接合されている。なお、本実施形態における接合部材１１は、積層型電子部品を基板２１に接合する役割とともに、積層型電子部品の外部電極２と基板２１の回路（図示せず）とを電気的に接続する役割も担っている。
　積層型電子部品を基板２１に実装する際には、接合部材１１により基板２１のランドパターン２２に直接接合してもよいが、基板２１のランドパターン２２上に半田等の導電性材料を塗布し、それを介して積層型電子部品を基板２１に実装してもよい。この場合、接合部材１１と、ランドパターン２２との間には、ランドパターン２２上に塗布した半田等の導電体２３が形成される。導電体２３は、接合部材１１に接する、または接合部材１１を覆うように形成されている。導電体２３と外部電極２とは、接合部材１１を介して接合し、導電体２３と外部電極２とが直接接していないことが好ましい。導電体２３と外部電極２とが、接合部材１１を介して接合することで、積層型電子部品を、基板２１のランドパターン２２に、接合部材１１が配置された部位において接合することができる。このように基板２１に導電性材料を塗布して積層型電子部品を実装する場合、使用する導電性材料は、接合部材１１と同種の材料であることが好ましいが、接合部材１１との濡れ性のよいものであれば特に制限はない。
　本実施形態の以下のようなモデルを用いて、音鳴りのシミュレーションを行った。本体１および外部電極２に関わる条件は、前述の評価部品の音鳴りのシミュレーションと同様（誘電体材料：チタン酸バリウム系材料、内部電極：Ｎｉ、外部電極：Ｃｕ、本体寸法：１１００×６２０×６２０μｍ、外部電極厚み２０μｍ）とした。ただし、高ヤング率層１０の材料はＢａＺｒＯ３（ヤング率２２０ＧＰａ）とし、高ヤング率層１０の厚さＴ１を１５５μｍとした。また、第１の面８の長さ６６０μｍの一対の辺を第１の辺１２、長さ１１４０μｍの一対の辺を第２の辺１３とした。
　接合部材１１は、Ｍ１を６２０μｍ、Ｐ１を１６０μｍ、Ｈ１を７８μｍとした。また、本実施形態の実装構造体におけるＣは１４０μｍとした。得られた結果を５Ｈｚ～２０ｋＨｚの周波数領域にわたって平均すると、本実施形態における音圧レベルの平均値は、前述の評価部品の場合、すなわち従来の実装構造体に対して１９ｄＢＡ低減された結果となった。
　なお、このシミュレーションではＭ１（６２０μｍ）をＬ１（６６０μｍ）に対する比（Ｍ１／Ｌ１）にして０．９４としたが、これを０．５とし、第１の辺１２の節状部２４を含む領域に接合部材１１を設けると、音圧レベルは従来よりも２２ｄＢＡ低減することができる。実装性の点から、Ｍ１／Ｌ１は０．４以上とすることが好ましい。
　また、このシミュレーションではＨ１（７８μｍ）をＨ０（６６０μｍ）に対する比（Ｈ１／Ｈ０）にして０．１２としたが、これを０．５としても音圧レベルは従来よりも１０ｄＢＡ低減することができる。
　さらに、前述の評価部品の振動モード解析の結果によれば、評価部品を構成する各表面の中央近傍では振動振幅が大きいことから、Ｈ０に対するＨ１の比（Ｈ１／Ｈ０）は、０．４以下、第１の面８における、第１の辺１２に垂直な方向の接合部材１１の長さＰ１は、Ｌ２に対する比率（Ｐ１／Ｌ２）にして０．２５以下であることが好ましい。
　なお、接合部材１１が第１の辺１２から離間している場合も、第１の辺１２から上述のＰ１、Ｈ１の範囲内の領域内に接合部材１１が存在することが好ましい。ただし、第１の面８上に接合部材１１が存在しない場合のＰ１、第１の側面１４上に接合部材１１が存在しない場合のＨ１については、考慮の必要がないことは言うまでもない。
　なお、本実施形態の実装構造体においては、積層型電子部品の本体１および外部電極２は基板２１の実装面に直接接触していない。特に、外部電極２と基板２１の実装面との間隔であるＣのＨ０に対する比（Ｃ／Ｈ０）は、０．１以上であることが好ましい。
　また、本実施形態の実装構造体として、接合部材１１を備えた積層型電子部品を基板２１に実装したものとして説明したが、接合部材１１や他の接合部材を備えていない場合であっても、基板２１に実装された積層型電子部品が、上述の接合部材１１が設けられるべき部位において基板２１に接合されているものであれば、本実施形態の実装構造体に含まれる。この場合、積層型電子部品を基板２１に接合する半田等の導電体２３が接合部材１１に相当する。
　本実施形態を適用可能な本体１および外部電極２の形状、材料については、第１の実施形態と同様であることから、さらなる説明は省略する。ただし、ＬＷ逆転型、多端子型等の形態を有する積層型電子部品においては、絶縁性を有する接合部材１１を用いることが好ましい。また、接合部材１１の形成部位も外部電極２上だけでなく、本体１上や、外部電極２および本体１の両方にまたがっていてもよい。絶縁性を有する接合部材１１を用いる場合、外部電極２はワイヤーボンディング等により基板２１の電気回路に電気的に接続すればよい。絶縁性の材料としては、たとえばエチレン酢酸ビニル（ＥＶＡ）やポリプロピレン（ＰＰ）などの熱可塑性樹脂が好適である。
　また、外部電極２のＳｎめっきは、積層型電子部品を基板２１に実装する時に、外部電極２と半田との濡れ性を向上させる役割を持つが、本実施形態においては積層型電子部品が一対の接合部材１１を介して基板２１のランドパターン２２と接合されるため、外部電極２としてＳｎめっきのないものを用いることもできる。また、接合部材１１を形成した後、外部電極２の露出部にたとえば酸化膜を形成するなどして、外部電極２の露出部を半田に濡れにくくする処理を行ってもよい。
　（第３の実施形態）
　第３の実施形態も、第２の実施形態と同様、上述した第１の実施形態における外部電極２の第１の面８側に、さらに接合部材１１を備えている。また、第１の面８および第２の面９は矩形状であり、本体１および外部電極２により構成されるとともに互いに対向する二対の辺および頂点Ｖを備えている。換言すれば、互いに対向する二対の辺および頂点Ｖは、積層型電子部品を第１の面８側または第２の面９側からみた平面図において、積層型電子部品の本体１および外部電極２により形成される輪郭を構成している。ここで、第１の面８を構成する二対の辺のうち、いずれか一対の辺を第１の辺１２とし、他方の一対の辺を第２の辺１３とし、さらに、第１の面８と第１の辺１２を介して隣接する一対の側面を第１の側面１４、第１の面８と第２の辺１３を介して隣接する一対の側面を第２の側面１５とする。また、第１の辺１２の中央を１２ｃ、第２の辺１３の中央を１３ｃとする。辺の中央とは、辺の長さを２等分する２等分点である。
　本実施形態では、図６（ａ）～（ｃ）に示すように、接合部材１１が、本体１および外部電極２の第１の面８側において、その頂点Ｖを含み、第１の面８、第１の側面１４および第２の側面１５にかけて設けられており、第１の面８、第１の側面１４および第２の側面１５の互いに対向する各辺の中央を結ぶ線を含まない領域に設けられている。対向する各辺の中央を結ぶ線とは、第１の面８の場合は１２ｃ同士、１３ｃ同士を結ぶ線（図６（ｃ）に示す中点を結ぶ破線）であり、第１の側面１４の場合は１２ｃと第１の辺１２に対向する辺の中点（図示せず）とを結ぶ線であり、第２の側面１５の場合は１３ｃと第２の辺１３に対向する辺の中点（図示せず）とを結ぶ線である。換言すれば、本実施形態においては、本体１および外部電極２の第１の面８の四隅にそれぞれ独立した接合部材１１が設けられている。また、本実施形態においても、第１の実施形態と同様に、第１のカバー層６が、誘電体層３よりも高いヤング率を有する高ヤング率層１０を備えている。
　このように、本実施形態においては、本体１および外部電極２の第１の面８側、すなわち高ヤング率層１０を有する側の四隅であり、一対の外部電極２の両端である部位に接合部材１１が設けられている。また、外部電極２の両端に設けられた接合部材１１のうち少なくともいずれか一方が、電気伝導性を有している。
　接合部材１１の材料としては、第２の実施形態と同様、たとえば共晶半田、鉛フリー半田（Ｓｎ－Ａｇ－Ｃｕ）などのろう材、導電性接着剤などを用いることができる。
　本実施形態の積層型電子部品の実装構造体について説明する。図７（ａ）は、基板に実装した本実施形態の積層型電子部品の、図６（ｃ）の積層型電子部品におけるＡ３－Ａ３線で切断した状態の断面図、図７（ｂ）は図６（ｃ）の積層型電子部品におけるＢ３－Ｂ３線で切断した状態の断面図である。
　本実施形態の積層型電子部品の実装構造体においては、第２の実施形態と同様、図７（ａ）、（ｂ）に示すように、積層型電子部品の外部電極２と基板２１上のランドパターン２２とが接合部材１１を介して、第１の面８と基板２１の実装面とが対向するように接合されている。なお、本実施形態における接合部材１１は、外部電極２の両端に設けられた接合部材１１のうち少なくともいずれか一方が、積層型電子部品を基板２１に接合する役割とともに、積層型電子部品の外部電極２と基板２１の回路（図示せず）とを電気的に接続する役割も担っている。なお、図７（ｂ）では、外部電極２の両端に設けられた接合部材１１の両方が、積層型電子部品の外部電極２と基板２１の回路（図示せず）とを電気的に接続している。
　ここで、図６（ｃ）に示すように、本体１および外部電極２により構成される第１の面８において互いに対向する二対の辺のうち、長さが短い方の一対の辺を第１の辺１２、長さが長い方の一対の辺を第２の辺１３とする。したがって、図８において、Ｌ１は第１の辺１２の長さであり、Ｌ２は第２の辺１３の長さである。なお、Ｌ１およびＬ２はいずれも本体１と外部電極２とを含み、接合部材１１を含まない積層型電子部品の長さ、換言すれば接合部材１１を除いた積層型電子部品の長さである。本体１および外部電極２が一般的な形状を有する積層型電子部品においては、Ｌ１およびＬ２を本体１および外部電極２の外形寸法とみなしてよい。
　また、Ｐ１は、第１の辺１２から第１の面８の中央側に延設された接合部材１１の第１の辺１２に垂直な方向の長さ、Ｐ２は、第２の辺１３から第１の面８の中央側に延設された接合部材１１の第２の辺１３に垂直な方向の長さである。また、図７（ａ）、（ｂ）に示すように、Ｈ１は第１の側面１４上において第１の辺１２から第１の側面１４の中央側に延設された接合部材１１の積層方向の長さまたは第２の側面１５上において第２の辺１３から第２の側面１５の中央側に延設された接合部材１１の積層方向の長さ、Ｃは、基板１２の実装面と、外部電極２との間隔である。
　本実施形態の以下のようなモデルを用いて、音鳴りのシミュレーションを行った。接合部材１１は、Ｐ１を１６０μｍ、Ｐ２を１５５μｍ、Ｈ１を７８μｍとした。また、本実施形態の実装構造体におけるＣは１４０μｍとした。本体１および外部電極２に関わる他の条件は、第２の実施形態における音鳴りのシミュレーションと同様とした。
　得られた結果を５Ｈｚ～２０ｋＨｚの周波数領域にわたって平均すると、本実施形態における音圧レベルの平均値は、従来の実装構造体に対して２３ｄＢＡ低減された結果となった。
　なお、このシミュレーションではＰ２（１５５μｍ）をＬ１（６６０μｍ）に対する比（Ｐ２／Ｌ１）にして０．２３５としたが、０．２～０．４とすることが、実装性という点からも好ましい。Ｐ１、Ｈ１およびＣについては、第２の実施形態と同様な範囲とすることが好ましい。
　本実施形態を適用可能な本体１および外部電極２の形状、材料については、第１および第２の実施形態と同様であることから、さらなる説明は省略する。また、本実施形態においても、接合部材１１として、前述のような絶縁性を有する材料を用いてもよい。その場合、外部電極２はワイヤーボンディング等により基板２１の電気回路に電気的に接続すればよい。
　また、外部電極２の両端に設けられた接合部材１１のうちいずれか一方のみを導電性を有するものとし、他方は絶縁性を有するものとすることもできる。
　なお、第２の実施形態および第３の実施形態では、接合部材１１の形状を主として矩形状のものとし、その形状に基いて寸法や比率の好ましい範囲について述べてきたが、これは、接合部材１１の形状を矩形状に限定するものではなく、他の様々な形状や不定形であっても構わない。また、上述のシミュレーションにより確認された、積層型電子部品の振動モードや節状部２４に関する説明に基き、特許請求の範囲に記載された本発明の主旨から逸脱しない範囲において、種々の変更、変形が可能である。
１、１０１　　本体
２、１０２　　外部電極
３、１０３　　誘電体層
４、１０４　　内部電極層
５　　　有効層
６　　　第１カバー層
７　　　第２カバー層
１０７　カバー層
８　　　第１の面
９　　　第２の面
１０　　　高ヤング率層
１１　　接合部材
１２　　第１の辺
１２ｃ　第１の辺の中央
１３　　第２の辺
１３ｃ　第２の辺の中央
１４　　第１の側面
１５　　第２の側面
２１　　基板
２２　　ランドパターン
２３、１２３　　導電体
２４　　節状部
３１　　実装基板
３２　　無響箱
３３　　集音マイク
３４　　アンプ
３５　　ＦＥＴアナライザ
Ｖ　　　頂点

Claims (12)

  1. 　誘電体層と内部電極層とが交互に積層された有効層、および該有効層における積層方向の両側に設けられた一対のカバー層である第１のカバー層および第２のカバー層を有する本体と、
    該本体の外表面に設けられた複数の外部電極と、を備え、
    前記内部電極層は、１層毎に異なる前記外部電極に接続されており、
    前記第１のカバー層が、前記誘電体層よりも高いヤング率を有する高ヤング率層を有することを特徴とする積層型電子部品。
  2. 　前記誘電体層および前記カバー層がセラミックスからなり、前記本体は、前記誘電体層、前記内部電極層、および前記一対のカバー層が一体化されていることを特徴とする請求項１に記載の積層型電子部品。
  3. 　積層セラミックコンデンサであることを特徴とする請求項２に記載の積層型電子部品。
  4. 　前記第２のカバー層のヤング率が、前記誘電体層のヤング率以下であることを特徴とする請求項１乃至３のいずれかに記載の積層型電子部品。
  5. 　前記本体の前記積層方向における厚さをＴ０とし、前記高ヤング率層の前記積層方向における厚さをＴ１としたとき、Ｔ１のＴ０に対する比率Ｔ１／Ｔ０が０．１以上であることを特徴とする請求項１乃至４のいずれかに記載の積層型電子部品。
  6. 　前記誘電体層のヤング率をＥ０とし、前記高ヤング率層のヤング率をＥ１としたとき、Ｅ１のＥ０に対する比率Ｅ１／Ｅ０が１．４以上であることを特徴とする請求項１乃至５のいずれかに記載の積層型電子部品。
  7. 　前記積層型電子部品は、前記積層方向に対向して位置する一対の面であり、前記第１のカバー層側に位置する第１の面および前記第２のカバー層側に位置する第２の面を有し、前記第１の面と前記第２の面との間にある４つの側面を有する直方体形状をなしており、
    前記第１の面側において、前記本体および前記外部電極のうち少なくともいずれか一方に、さらに接合部材を備えることを特徴とする請求項１乃至６のいずれかに記載の積層型電子部品。
  8. 　前記第１の面が矩形状であり、該第１の面の互いに対向する二対の辺のうち、いずれか一対の辺を第１の辺とし、他方の一対の辺を第２の辺とし、
    前記第１の面と前記第１の辺を介して隣接する一対の前記側面を第１の側面としたとき、
    前記第１の辺、前記第１の面の前記第１の辺に隣接する領域、および前記第１の側面の前記第１の辺に隣接する領域のうち少なくともいずれかに、接合部材をそれぞれ備えることを特徴とする請求項７に記載の積層型電子部品。
  9. 　前記第１の辺の長さをＬ１とし、前記第２の辺の長さをＬ２としたとき、Ｌ１＜Ｌ２であることを特徴とする請求項８に記載の積層型電子部品。
  10. 　前記第１の面および前記第２の面が、それぞれ４つの頂点および二対の辺を備える矩形状であり、
    前記第１の面の前記４つの頂点、前記第１の面の前記４つの頂点に隣接する領域、および４つの前記側面の前記４つの頂点に隣接する領域のうち少なくともいずれかに、接合部材をそれぞれ備え、
    該接合部材は、前記第１の面および前記側面の、互いに対向する前記辺の中央を結ぶ線上には設けられていないことを特徴とする請求項７に記載の積層型電子部品。
  11. 　基板の実装面に請求項１乃至１０のいずれかに記載の積層型電子部品を接合してなり、該積層型電子部品の前記第１のカバー層が、前記実装面に対向していることを特徴とする積層型電子部品の実装構造体。
  12. 　基板の実装面に請求項７乃至１０のいずれかに記載の積層型電子部品を、前記接合部材により接合してなり、該積層型電子部品の前記第１の面が、前記実装面に対向していることを特徴とする積層型電子部品の実装構造体。
     
PCT/JP2015/051097 2014-01-17 2015-01-16 積層型電子部品およびその実装構造体 WO2015108151A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015557891A JP6220898B2 (ja) 2014-01-17 2015-01-16 積層型電子部品およびその実装構造体
US15/110,508 US10283271B2 (en) 2014-01-17 2015-01-16 Laminated electronic component and laminated electronic component mounting structure
CN201580003769.1A CN105900195B (zh) 2014-01-17 2015-01-16 层叠型电子部件及其安装构造体

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014006849 2014-01-17
JP2014-006849 2014-01-17

Publications (1)

Publication Number Publication Date
WO2015108151A1 true WO2015108151A1 (ja) 2015-07-23

Family

ID=53543034

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/051097 WO2015108151A1 (ja) 2014-01-17 2015-01-16 積層型電子部品およびその実装構造体

Country Status (4)

Country Link
US (1) US10283271B2 (ja)
JP (1) JP6220898B2 (ja)
CN (1) CN105900195B (ja)
WO (1) WO2015108151A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017028229A (ja) * 2015-07-28 2017-02-02 京セラ株式会社 積層型コンデンサおよびその実装構造体
JP2019050278A (ja) * 2017-09-08 2019-03-28 Tdk株式会社 電子部品及び電子部品装置
JP2019083291A (ja) * 2017-10-31 2019-05-30 株式会社村田製作所 積層セラミックコンデンサ
JP2020198419A (ja) * 2019-06-03 2020-12-10 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品及びその実装基板
JPWO2021019867A1 (ja) * 2019-07-30 2021-02-04
US20230094616A1 (en) * 2021-09-30 2023-03-30 Tdk Corporation Thin film capacitor, power source module, and electronic device
JP7508736B2 (ja) 2019-06-03 2024-07-02 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層セラミック電子部品及びその実装基板

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10204737B2 (en) * 2014-06-11 2019-02-12 Avx Corporation Low noise capacitors
KR102500116B1 (ko) * 2018-04-19 2023-02-15 삼성전기주식회사 복합 전자부품
US10957488B2 (en) * 2018-04-20 2021-03-23 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
JP7089426B2 (ja) * 2018-07-23 2022-06-22 太陽誘電株式会社 積層セラミック電子部品、積層セラミック電子部品の製造方法及び電子部品内蔵基板
KR102041725B1 (ko) * 2018-09-06 2019-11-06 삼성전기주식회사 전자 부품
JP2022177518A (ja) * 2021-05-18 2022-12-01 株式会社村田製作所 積層セラミックコンデンサ
JP2023048283A (ja) * 2021-09-28 2023-04-07 Tdk株式会社 金属端子付き電子部品
KR20230068722A (ko) * 2021-11-11 2023-05-18 삼성전기주식회사 복합　전자부품

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62135426U (ja) * 1986-02-21 1987-08-26
JP2007103496A (ja) * 2005-09-30 2007-04-19 Tdk Corp コンデンサおよび基板アセンブリ
JP2008300566A (ja) * 2007-05-30 2008-12-11 Tdk Corp 積層コンデンサ
JP2012094785A (ja) * 2010-10-28 2012-05-17 Tdk Corp 電子部品

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0543462Y2 (ja) * 1986-10-28 1993-11-02
JP3064659B2 (ja) 1992-04-17 2000-07-12 松下電器産業株式会社 積層型セラミック素子の製造方法
JP2001326445A (ja) * 2000-05-17 2001-11-22 Toyo Commun Equip Co Ltd 表面実装電子部品
US6449140B1 (en) * 2000-07-07 2002-09-10 Showa Denko K.K. Solid electrolytic capacitor element and method for producing the same
US7016175B2 (en) * 2002-10-03 2006-03-21 Avx Corporation Window via capacitor
CN101069456B (zh) 2005-03-29 2010-11-10 株式会社村田制作所 电子元件安装结构
JP4936306B2 (ja) * 2006-01-13 2012-05-23 日本碍子株式会社 積層型圧電素子およびその製造方法
JP2013102232A (ja) * 2011-09-01 2013-05-23 Murata Mfg Co Ltd 電子部品
JP5884653B2 (ja) * 2011-09-01 2016-03-15 株式会社村田製作所 実装構造
KR101309479B1 (ko) * 2012-05-30 2013-09-23 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
JP6232728B2 (ja) 2013-04-05 2017-11-22 株式会社村田製作所 積層コンデンサ、テーピング積層コンデンサ連及び積層コンデンサの実装構造体
KR101565645B1 (ko) * 2013-07-11 2015-11-03 삼성전기주식회사 적층 커패시터 소자
KR102122932B1 (ko) * 2013-08-08 2020-06-15 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62135426U (ja) * 1986-02-21 1987-08-26
JP2007103496A (ja) * 2005-09-30 2007-04-19 Tdk Corp コンデンサおよび基板アセンブリ
JP2008300566A (ja) * 2007-05-30 2008-12-11 Tdk Corp 積層コンデンサ
JP2012094785A (ja) * 2010-10-28 2012-05-17 Tdk Corp 電子部品

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017028229A (ja) * 2015-07-28 2017-02-02 京セラ株式会社 積層型コンデンサおよびその実装構造体
JP2019050278A (ja) * 2017-09-08 2019-03-28 Tdk株式会社 電子部品及び電子部品装置
JP2019083291A (ja) * 2017-10-31 2019-05-30 株式会社村田製作所 積層セラミックコンデンサ
JP2020198419A (ja) * 2019-06-03 2020-12-10 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品及びその実装基板
JP7508736B2 (ja) 2019-06-03 2024-07-02 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層セラミック電子部品及びその実装基板
JPWO2021019867A1 (ja) * 2019-07-30 2021-02-04
WO2021019867A1 (ja) * 2019-07-30 2021-02-04 三菱電機株式会社 チップ部品、チップ部品の製造方法、および電子機器の製造方法
JP7166464B2 (ja) 2019-07-30 2022-11-07 三菱電機株式会社 チップ部品、チップ部品の製造方法、および電子機器の製造方法
US20230094616A1 (en) * 2021-09-30 2023-03-30 Tdk Corporation Thin film capacitor, power source module, and electronic device

Also Published As

Publication number Publication date
CN105900195A (zh) 2016-08-24
JP6220898B2 (ja) 2017-10-25
US20160336114A1 (en) 2016-11-17
US10283271B2 (en) 2019-05-07
CN105900195B (zh) 2018-10-26
JPWO2015108151A1 (ja) 2017-03-23

Similar Documents

Publication Publication Date Title
JP6220898B2 (ja) 積層型電子部品およびその実装構造体
US9877393B2 (en) Laminated electronic component and laminated electronic component mounting structure
CN108155006B (zh) 电子部件
JP7286952B2 (ja) 電子部品
JP2011108827A (ja) 積層セラミックコンデンサの実装構造及び積層セラミックコンデンサ
JP2012033655A (ja) セラミックコンデンサ
KR102127803B1 (ko) 인터포저 및 이 인터포저를 포함하는 전자 부품
US9613755B2 (en) Multi layer ceramic capacitor, embedded board using multi layer ceramic capacitor and manufacturing method thereof
JP6483400B2 (ja) 積層型コンデンサおよび実装構造
JP6585340B2 (ja) 積層型電子部品およびその実装構造体
US20190206628A1 (en) Laminated electronic component and mounting structure thereof
JP2012094785A (ja) 電子部品
JP2016219624A (ja) 積層型コンデンサおよびその実装構造体
JP6400924B2 (ja) 電子部品の実装構造
JP6377957B2 (ja) 積層セラミックコンデンサ
WO2016171261A1 (ja) 積層セラミックコンデンサおよび実装構造体
JP2003257779A (ja) 電子部品
JP2014187317A (ja) 積層セラミックコンデンサ
JP2010129657A (ja) コンデンサ
JP2020038983A (ja) 積層型コンデンサおよびその実装構造
JP2016207718A (ja) 積層型コンデンサおよびその実装構造
JP2023087621A (ja) 積層型キャパシタ
JP2016219741A (ja) 積層型コンデンサおよびその実装構造体
JP2009130314A (ja) コンデンサ
JP2018110250A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15737122

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015557891

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15110508

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15737122

Country of ref document: EP

Kind code of ref document: A1