JP2014187317A - 積層セラミックコンデンサ - Google Patents
積層セラミックコンデンサ Download PDFInfo
- Publication number
- JP2014187317A JP2014187317A JP2013062847A JP2013062847A JP2014187317A JP 2014187317 A JP2014187317 A JP 2014187317A JP 2013062847 A JP2013062847 A JP 2013062847A JP 2013062847 A JP2013062847 A JP 2013062847A JP 2014187317 A JP2014187317 A JP 2014187317A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- substrate
- dielectric layer
- ceramic capacitor
- multilayer ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
Abstract
【課題】積層セラミックコンデンサ自体の構成によって鳴きを抑制することができる積層セラミックコンデンサを提供する。
【解決手段】積層体11は、互いに積層された誘電体層12kと誘電体層12kの主面に沿って配置された内部電極13,15とを含むセラミック誘電素体12と、絶縁性の基板18とが接合されている。外部電極14,16は、積層体11の端面11s,11tを覆い、内部電極13,15に接続されている。積層セラミックコンデンサ10は、基板18が回路基板の実装面に対向する状態で、回路基板に実装する。
【選択図】図2
【解決手段】積層体11は、互いに積層された誘電体層12kと誘電体層12kの主面に沿って配置された内部電極13,15とを含むセラミック誘電素体12と、絶縁性の基板18とが接合されている。外部電極14,16は、積層体11の端面11s,11tを覆い、内部電極13,15に接続されている。積層セラミックコンデンサ10は、基板18が回路基板の実装面に対向する状態で、回路基板に実装する。
【選択図】図2
Description
本発明は、積層セラミックコンデンサに関する。
近年、電子機器の小型化、高性能化が急速に進み、これに対応して積層セラミックコンデンサの大容量化が進んでいる。大容量の積層セラミックコンデンサの誘電体セラミック材料には、チタン酸バリウムなどの高誘電率セラミックスが使用されている。これらの高誘電率セラミックスは、圧電性、電歪性を有する。このため、高誘電率セラミックスによりセラミック素体が構成されている場合は、電圧(電界)の印加に伴って機械的な歪みが生じる。よって、この種の積層セラミックコンデンサに交流電圧又は交流成分が重畳された直流電圧が印加されると、セラミック素体に機械的な歪みに起因する振動が発生する。振動が回路基板に伝達されると回路基板が振動する。回路基板の振動によって発生する振動音が可聴周波数域である20Hz〜20kHzであると、不快音として人の耳に聞こえる。この発音現象は、「鳴き(acoustic noise)」と呼ばれている。
このような「鳴き」を防止・低減するために従来様々な提案がなされている。
例えば、特許文献1には、図8に示すように、回路基板2の表面2aと裏面2bにそれぞれ同等仕様のセラミックコンデンサ1A,1Bを面対称となるように配置することを提案している。この技術では、一方のコンデンサから回路基板に伝達した振動と他方のコンデンサから回路基板に伝達した振動とが打ち消し合うことによって、鳴きの発生を低減する。
しかしながら、特許文献1に記載の実装形態では、同等仕様の二つの積層セラミックコンデンサを回路基板の表裏面に実装する必要があるので、回路基板の設計の自由度を失ってしまうという問題があった。
本発明は、かかる実情に鑑み、積層セラミックコンデンサ自体の構成によって鳴きを抑制することができる積層セラミックコンデンサを提供しようとするものである。
本発明は、上記課題を解決するために、以下のように構成した積層セラミックコンデンサを提供する。
積層セラミックコンデンサは、積層体と、第1の外部電極と、第2の外部電極とを備える。前記積層体は、セラミック誘電素体と、絶縁性の基板とを有する。前記セラミック誘電素体は、(a)誘電体セラミックを主成分とし互いに積層された誘電体層と、(b)前記誘電体層の主面に沿って配置され前記誘電体層の第1の端面まで延在する第1の内部電極と、(c)前記誘電体層の主面に沿って配置され前記誘電体層の第2の端面まで延在する第2の内部電極とを含む。前記積層体は、前記セラミック誘電素体の積層方向片側主面と前記基板の一方主面とが接合されている。前記第1の外部電極は、前記誘電体層の前記第1の端面を含む前記積層体の第1の端面を覆い、前記第1の内部電極に接続されている。前記第2の外部電極は、前記誘電体層の前記第2の端面を含む前記積層体の第2の端面を覆い、前記第2の内部電極に接続されている。
上記構成において、誘電体セラミックを主成分とする誘電体層は圧電効果を有するため、第1及び第2の内部電極間に電圧が印加されると、誘電体層が変形し、セラミック誘電素体に歪みが発生する。印加する電圧が変動すると、セラミック誘電素体の歪みが変動する。鳴きと呼ばれる現象は、積層セラミックコンデンサが実装された回路基板に伝達される歪みの振動が大きくなるほど、発生しやすい。
上記構成によれば、基板のヤング率はセラミック誘電素体のヤング率に比べて高いため、基板が回路基板の実装面に対向するように積層セラミックコンデンサを実装すると、セラミック誘電素体の歪みの振動が回路基板に伝わりにくくなる。そのため、鳴きを抑制できる。
また、セラミック誘電素体の第1及び第2の端面において、歪みは中央部で大きくなる。基板が回路基板の実装面に対向するように積層セラミックコンデンサを実装すると、半田フィレットが、セラミック誘電素体が基板の厚み分、回路基板から高い位置にあるため、セラミック誘電素体の第1及び第2の端面の中央部まで濡れ上がりにくくなり、セラミック誘電素体の歪みの振動が回路基板に伝わりにくくなる。そのため、鳴きを抑制できる。
好ましくは、前記基板がアルミナ基板である。
アルミナ基板は、硬度が高く誘電体層の応力が基板に伝わりにくい。また、焼成する際、収縮しにくく形状が安定し、誘電体層と同時に焼成することができ、誘電体層との密着性に優れている。
また、本発明は、以下のように構成された積層セラミックコンデンサの実装構造体を提供する。
積層セラミックコンデンサの実装構造体は、回路基板に積層セラミックコンデンサが実装されている。前記回路基板は、第1及び第2のランドが形成された実装面を有する。積層セラミックコンデンサは、積層体と、第1の外部電極と、第2の外部電極とを備える。前記積層体は、セラミック誘電素体と、絶縁性の基板とを有する。前記セラミック誘電素体は、(a)誘電体セラミックを主成分とし互いに積層された誘電体層と、(b)前記誘電体層の主面に沿って配置され前記誘電体層の第1の端面まで延在する第1の内部電極と、(c)前記誘電体層の主面に沿って配置され前記誘電体層の第2の端面まで延在する第2の内部電極とを含む。前記積層体は、前記セラミック誘電素体の積層方向片側主面と前記基板の一方主面とが接合されている。前記第1の外部電極は、前記誘電体層の前記第1の端面を含む前記積層体の第1の端面を覆い、前記第1の内部電極に接続されている。前記第2の外部電極は、前記誘電体層の前記第2の端面を含む前記積層体の第2の端面を覆い、前記第2の内部電極に接続されている。前記積層体の前記基板が前記回路基板の前記実装面に対向した状態で、前記第1の外部電極が前記第1のランドに接合され、前記第2の外部電極が前記第2のランドに接合されている。
上記構成によれば、基板が回路基板の実装面に対向するように積層セラミックコンデンサを実装することによって、鳴きを抑制できる。
また、本発明は、以下のように構成した積層セラミックコンデンサの製造方法を提供する。
積層セラミックコンデンサの製造方法は、(i)絶縁性の基板を準備する第1の工程と、(ii)前記基板の一方主面側に、誘電体セラミックを含む絶縁性の感光性ペーストを塗布した後、露光、現像して誘電体層を形成する作業と、前記基板の前記一方主面側に、導電性の感光性ペーストを塗布した後、露光、現像して内部電極層を形成する作業とを繰り返すことによって、互いに積層された前記誘電体層と前記誘電体層の主面に沿って配置された前記内部電極層とを含む積層体要素の積層方向片側の主面と、前記基板の前記一方の主面とが接合された積層体を形成する第2の工程と、(iii)前記積層体を焼成し前記誘電体セラミックを焼結させる第3の工程とを備える。
上記方法によって、本発明の積層セラミックコンデンサの積層体を効率よく作製することができる。
また、本発明は、以下のように構成した積層セラミックコンデンサの製造方法を提供する。
積層セラミックコンデンサの製造方法は、(i)絶縁性の基板を準備する第1の工程と、(ii)互いに積層された未焼成セラミックグリーンシートと前記未焼成セラミックグリーンシートの主面に沿って配置された内部電極とを含む積層体要素の積層方向片側主面と、前記基板の一方の主面とが接合された積層体を形成する第2の工程と、(iii)前記積層体を焼成し前記未焼成セラミックグリーンシートを焼結させる第3の工程とを備える。
上記方法によって、本発明の積層セラミックコンデンサの積層体を効率よく作製することができる。
本発明によれば、積層セラミックコンデンサ自体の構成によって鳴きを抑制することができる。
以下、本発明の実施の形態について、図1〜図7を参照しながら説明する。
<実施例1> 本発明の実施の形態を示す実施例1の積層セラミックコンデンサ10及びその実装構造体20について、図1〜図5を参照しながら説明する。
図1は、回路基板22に積層セラミックコンデンサ10が接合された実装構造体20を示す斜視図である。図2は、図1の線A−Aに沿って積層セラミックコンデンサ10を切断した断面を示す断面図である。
図2に示すように、積層セラミックコンデンサ10は、セラミック誘電素体12と基板18とが接合された積層体11と、第1及び第2の外部電極14,16とを備える。
セラミック誘電素体12は、互いに積層された誘電体層12kが一体に積層されており、誘電体層12kの主面に沿って第1及び第2の内部電極13,15が配置されている。第1の内部電極13は、誘電体層12kの第1の端面12iまで延在している。第2の内部電極15は、誘電体層12kの第2の端面12jまで延在している。
図1及び図2に示すように、セラミック誘電素体12は、直方体形状に形成され、誘電体層12kの積層方向(図において上下方向)両側の主面12a,12bと、第1及び第2の端面12s,12tと、第1及び第2の側面とを有する。基板18も、直方体形状に形成され、第1及び第2の主面18a,18bと、第1及び第2の端面18s,18tと、第1及び第2の側面とを有する。
図2に示すように、積層体11は、セラミック誘電素体12の第2の主面12bと基板18の第1の主面18aとが接合されている。セラミック誘電素体12の第1の端面12sと基板18の第1の端面18sとは同一面内に含まれるように揃えられ、積層体11の第1の端面11sを形成する。セラミック誘電素体12の第2の端面12tと基板18の第2の端面18tとは同一面内に含まれるように揃えられ、積層体11の第2の端面11tを形成する。
第1の外部電極14は、積層体11の第1の端面11s及びその近傍を覆い、第1の内部電極13に接続されている。第2の外部電極16は、積層体11の第2の端面11t及びその近傍を覆い、第2の内部電極15に接続されている。
誘電体層12kの主成分は、誘電体セラミックであるBaTiO3である。主成分は、CaTiO3,SrTiO3,CaZrO3等であってもよい。また、セラミック粉末の副成分として、Mn化合物、Mg化合物、Si化合物、Co化合物、Ni化合物、希土類化合物等が添加されていてもよい。
第1及び第2の内部電極13,15は、例えば、Ni、Cu、Ag、Pd、Ag−Pd合金、Au等である。
第1及び第2の外部電極14,16は、例えば、焼結金属層とめっき層からなり、焼結金属層は、Cu、Ni、Ag、Pd、Ag−Pd合金、Au等のペーストを焼き付けることで形成される。焼結金属層上には、めっき層が形成され、例えば、Niめっき層上にSnめっき層が形成されている。めっき層は、Cuめっき層やAuめっき層であってもよい。なお、第1及び第2の外部電極14,16は、焼結金属層がなく、めっき層のみで構成されていてもよい。
基板18は、絶縁性を有するものであればよく、例えばアルミナ基板である。
図1に示すように、積層セラミックコンデンサ10は、回路基板22に実装される。回路基板22は、第1及び第2のランド24,26が形成された実装面22sを有する。積層セラミックコンデンサ10の第1及び第2の外部電極14,16は、回路基板22の第1及び第2のランド24,26に、それぞれ接合材(図示せず)を介して接合される。このとき、積層セラミックコンデンサ10の基板18が、回路基板22の実装面22sに対向している。
例えば、予めスクリーン印刷などの方法によって接合材である導電性接着剤もしくは半田ペーストが塗布されている第1及び第2のランド24,26に、積層セラミックコンデンサ10を搭載した後、リフロー炉に通す。これによって、フィレットが形成され、積層セラミックコンデンサ10が回路基板22に固着される。
誘電体セラミックを主成分とする誘電体層12kは圧電効果を有するため、第1及び第2の内部電極13,15間に電圧が印加されると、誘電体層12kが変形し、セラミック誘電素体12に歪みが発生する。印加する電圧が変動すると、セラミック誘電素体12の歪みが変動する。鳴きと呼ばれる現象は、積層セラミックコンデンサが実装された回路基板に伝達される歪みの振動が大きくなるとほど、発生しやすい。
基板18のヤング率はセラミック誘電素体12のヤング率に比べて高いため、基板18が回路基板22の実装面22sに対向するように積層セラミックコンデンサ10を実装すると、セラミック誘電素体12の歪みの振動が回路基板22に伝わりにくくなる。そのため、鳴きを抑制できる。
また、セラミック誘電素体12の第1及び第2の端面12s,12tにおいて、歪みは中央部で大きくなる。基板18が回路基板22の実装面22sに対向するように積層セラミックコンデンサ10を実装すると、半田フィレットが、セラミック誘電素体12の第1及び第2の端面12s,21tの中央部に濡れ上がりにくくなるため、セラミック誘電素体12の歪みの振動が回路基板22に伝わりにくくなる。そのため、鳴きを抑制できる。
基板18にアルミナ基板を用いると、アルミナ基板は硬度が高いため、歪みの振動が回路基板に伝わりにくい。また、形状が安定しており、誘電体層と同時に焼成することができ、誘電体層との密着性に優れている。
次に、積層セラミックコンデンサ10を製造する工程について、図3〜図5を参照しながら説明する。図3及び図4は、積層セラミックコンデンサ10の製造工程を示す断面図である。図5は、積層セラミックコンデンサ10の製造工程を示すフローチャートである。
(工程0) まず、図3(a)に示すように、絶縁性を有する基板18を準備する(ステップS10)。
(工程1) 次いで、図3(b)に示すように、基板上に、感光性スラリーである誘電体セラミックを含むスラリーを全面に塗布した後、誘電体スラリーを乾燥し、露光することで硬化させることで誘電体層を形成する(ステップS20)。
(工程2)次いで、図3(c)に示すように、誘電体層の上に、導電性の感光性スラリーである内部電極ペーストを全面に塗布し、乾燥させる(ステップS30)。
(工程3) 次いで、図3(d)に示すように、内部電極となる部分に光があたるようなマスク14kを介して露光する(ステップS32)。
(工程4) 次いで、図3(e)に示すように、現像液をふりかけることで現像し、内部電極となる部分以外の導電性の感光性スラリーを除去し、内部電極を形成する(ステップS34)。
(工程5) 次いで、上記工程1〜工程4を繰り返すことで、基板の集合体と、内部電極及び誘電体層を積層したセラミック誘電素体の集合体とが接合されたマザーブロックを形成する(ステップS50)。
(工程6) 次いで、マザーブロックを積層方向にプレスする(ステップS52)。
(工程7) 次いで、内部電極が露出するように、マザーブロックをチップ状の積層体に分割する(ステップS54)。
(工程8) 次いで、積層体を焼成する(ステップS56)。
(工程8) 次いで、積層体の内部電極が露出した端面に、外部電極を形成し、焼結することで、焼結金属層を端面に形成する(ステップS58)。
(工程9) 次いで、焼結金属層にNiめっき、Snめっきを行う(ステップS60)。
以上の工程によって、図1に示した積層セラミックコンデンサ10が完成する(ステップS62)。
<変形例1> セラミックグリーンシートを用いて積層セラミックコンデンサ10を製造する変形例1の製造工程について、図6のフローチャートを参照しながら説明する。
(工程0) まず、絶縁性を有する基板を準備する(ステップS10)。
(工程1) 次いで、セラミックグリーンシートを準備し、一部のセラミックグリーンシート上に、スクリーン印刷により導電性ペーストを塗布するなどの方法によって、内部電極を形成する(ステップ40)。
(工程3) 次いで、セラミック誘電素体と基板とが接合された積層体を形成する(ステップS50)。例えば、基板の集合体上に、内部電極がマトリックス状に形成されたセラミックグリーンシートを積層し、次いで内部電極が形成されていないセラミックグリーンシートを積層することによって、セラミック誘電素体の集合体を形成する。あるいは、セラミックグリーンシートを適宜な順序で積層することによってセラミック誘電素体の集合体だけを作製した後、セラミック誘電素体の集合体と基板の集合体とを貼り合わせることによって、マザーブロックを形成してもよい。なお、貼り合わせる際は、セラミック誘電素体の集合体と基板の集合体との間に接着剤を塗布しておいても良い。
(工程4) 次いで、マザーブロックを積層方向にプレスする(ステップS52)。
(工程5) 次いで、マザーブロックを焼成する(ステップS53)。セラミック誘電素体と基板を一体焼成することで基板とセラミック誘電素体との固着力があがる。
(工程6) 次いで、焼成後の積層体を、端面に内部電極が露出するように、チップ状の積層体に分割する(ステップS55)。
(工程6) 次いで、内部電極が露出した端面を、導電性ペーストに浸漬し、乾燥させた後に焼結することによって、焼結金属層を端面に形成する(ステップS58)。
(工程7) 次いで、焼結金属層に、Niめっき、Snめっきを施す(ステップ60)。
以上の工程によって、図1に示した積層セラミックコンデンサ10が完成する(ステップS62)。
セラミックグリーンシートは、焼成時に収縮しやすく、収縮により縦横の直線上(マトリックス状)に形成された内部電極の位置がマザーブロック内で変動する。マザーブロックをチップ状の積層体に分割する際、直線上の切断刃で切断することになるが、マザーブロック内で内部電極が変動すると、積層体から内部電極が露出したり、内部電極と積層体の表面間の距離が一定以上保てなくなる。しかし、本発明の製造工程を経ると、アルミナ基板とアルミナ基板上のセラミック誘電素体とが一体となっており、アルミナ基板は収縮しにくいため、内部電極の位置がマザーブロック内で変動しにくいという効果がある。
<実験例> 積層セラミックコンデンサ10が実装された回路基板22の鳴きを測定した実験例について、図7の説明図を参照しながら説明する。
図9に示すように、回路基板22に積層セラミックコンデンサ10が実装された試料28を準備し、無響箱72内に試料28を設置し、3kHzの周波数及び1Vp−pの電圧を有する交流電圧を積層セラミックコンデンサ10に印加した。集音マイク74を回路基板22に対向するように配置して集音し、集音計76及びFFTアナライザ78を用いて、集音された音圧レベルを測定した。
試料28は、回路基板22の実装面22sに形成されたランド24,26上に半田ペーストを塗布し、積層セラミックコンデンサ10を搭載した後、リフロー炉に通して、積層セラミックコンデンサ10を回路基板22に固着させることによって作製した。
実施例1の試料として、長さ(端面間の寸法)が1.0mm、幅(側面間の寸法)が0.5mm、厚み(主面間の寸法)が0.5mmのセラミック誘電素体と、厚み(主面間の寸法)が0.1mmのアルミナ基板とが接合され、外部電極が形成された積層セラミックコンデを作製した。比較例1の試料として、実施例1の試料のセラミック誘電素体と同じ寸法のセラミック誘電素体のみに外部電極が形成され、アルミナ基板を備えていない積層セラミックコンデンサを作製した。ここで実施例1の試料においては、半田フィレットは、セラミック誘電素体の第1および第2の端面の中央部にまでは濡れ上がらなかった。
実施例1の試料が実装された回路基板と、比較例1の試料が実装された回路基板とについて、音圧レベルを測定した結果、実施例1の試料が実装された回路基板の音圧レベルは、比較例1の試料が実装された回路基板の音圧レベルよりも小さかった。
以上のように、基板が接合された積層セラミックコンデンサは、積層セラミックコンデンサ自体の構成によって鳴きを抑制することができる。
なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。
10 積層セラミックコンデンサ
11 積層体
11s 第1の端面
11t 第2の端面
12 セラミック誘電素体
12a 第1の主面
12b 第2の主面
12i 第1の端面
12j 第2の端面
12k 誘電体層
12m 第1の側面
12n 第2の側面
12s 第1の端面
12t 第2の端面
13 第1の内部電極
14 第1の外部電極
15 第2の内部電極
16 第2の外部電極
18 基板
18a 第1の主面
18b 第2の主面
18s 第1の端面
18t 第2の端面
20 実装構造体
22 回路基板
22s 実装面
24 第1のランド
26 第2のランド
11 積層体
11s 第1の端面
11t 第2の端面
12 セラミック誘電素体
12a 第1の主面
12b 第2の主面
12i 第1の端面
12j 第2の端面
12k 誘電体層
12m 第1の側面
12n 第2の側面
12s 第1の端面
12t 第2の端面
13 第1の内部電極
14 第1の外部電極
15 第2の内部電極
16 第2の外部電極
18 基板
18a 第1の主面
18b 第2の主面
18s 第1の端面
18t 第2の端面
20 実装構造体
22 回路基板
22s 実装面
24 第1のランド
26 第2のランド
Claims (5)
- 誘電体セラミックを主成分とし互いに積層された誘電体層と、前記誘電体層の主面に沿って配置され前記誘電体層の第1の端面まで延在する第1の内部電極と、前記誘電体層の主面に沿って配置され前記誘電体層の第2の端面まで延在する第2の内部電極とを含むセラミック誘電素体と、絶縁性の基板とを有し、前記セラミック誘電素体の積層方向片側主面と前記基板の一方主面とが接合された積層体と、
前記誘電体層の前記第1の端面を含む前記積層体の第1の端面を覆い、前記第1の内部電極に接続された第1の外部電極と、
前記誘電体層の前記第2の端面を含む前記積層体の第2の端面を覆い、前記第2の内部電極に接続された第2の外部電極と、
を備えたことを特徴とする、積層セラミックコンデンサ。 - 前記基板がアルミナ基板であることを特徴とする、請求項1に記載の積層セラミックコンデンサ。
- 回路基板に積層セラミックコンデンサが実装された積層セラミックコンデンサの実装構造体において、
前記回路基板は、第1及び第2のランドが形成された実装面を有し、
前記積層体は、
誘電体セラミックを主成分とし互いに積層された誘電体層と、前記誘電体層の主面に沿って配置され前記誘電体層の第1の端面まで延在する第1の内部電極と、前記誘電体層の主面に沿って配置され前記誘電体層の第2の端面まで延在する第2の内部電極とを含むセラミック誘電素体と、絶縁性の基板とを有し、前記セラミック誘電素体の積層方向片側主面と前記基板の一方主面とが接合された接合体と、
前記誘電体層の前記第1の端面を含む前記積層体の第1の端面を覆い、前記第1の内部電極に接続された第1の外部電極と、
前記誘電体層の前記第2の端面を含む前記積層体の第2の端面を覆い、前記第2の内部電極に接続された第2の外部電極と、
を備え、
前記積層体の前記基板が前記回路基板の前記実装面に対向した状態で、前記第1の外部電極が前記第1のランドに接合され、前記第2の外部電極が前記第2のランドに接合されていることを特徴とする、積層セラミックコンデンサの実装構造体。 - 絶縁性の基板を準備する第1の工程と、
前記基板の一方主面側に、誘電体セラミックを含む絶縁性の感光性ペーストを塗布した後、露光、現像して誘電体層を形成する作業と、前記基板の前記一方主面側に、導電性の感光性ペーストを塗布した後、露光、現像して内部電極層を形成する作業とを繰り返すことによって、互いに積層された前記誘電体層と前記誘電体層の主面に沿って配置された前記内部電極層とを含む積層体要素の積層方向片側の主面と、前記基板の前記一方の主面とが接合された積層体を形成する第2の工程と、
前記積層体を焼成し前記誘電体セラミックを焼結させる第3の工程と、
を備えたことを特徴とする、積層セラミックコンデンサの製造方法。 - 絶縁性の基板を準備する第1の工程と、
互いに積層された未焼成セラミックグリーンシートと前記未焼成セラミックグリーンシートの主面に沿って配置された内部電極とを含むセラミック誘電素体の積層方向片側主面と、前記基板の一方の主面とが接合された積層体を形成する第2の工程と、
前記積層体を焼成し前記未焼成セラミックグリーンシートを焼結させる第3の工程と、
を備えたことを特徴とする、積層セラミックコンデンサの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013062847A JP2014187317A (ja) | 2013-03-25 | 2013-03-25 | 積層セラミックコンデンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013062847A JP2014187317A (ja) | 2013-03-25 | 2013-03-25 | 積層セラミックコンデンサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014187317A true JP2014187317A (ja) | 2014-10-02 |
Family
ID=51834534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013062847A Pending JP2014187317A (ja) | 2013-03-25 | 2013-03-25 | 積層セラミックコンデンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014187317A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018061008A (ja) * | 2016-09-30 | 2018-04-12 | 太陽誘電株式会社 | 電子部品 |
US11538634B2 (en) * | 2020-02-27 | 2022-12-27 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component including an insulating layer |
-
2013
- 2013-03-25 JP JP2013062847A patent/JP2014187317A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018061008A (ja) * | 2016-09-30 | 2018-04-12 | 太陽誘電株式会社 | 電子部品 |
US11538634B2 (en) * | 2020-02-27 | 2022-12-27 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component including an insulating layer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6036979B2 (ja) | 積層コンデンサ | |
JP5920303B2 (ja) | 電子部品およびその製造方法 | |
JP6395002B2 (ja) | 積層セラミックキャパシタの回路基板実装構造 | |
JP5884653B2 (ja) | 実装構造 | |
JP5920304B2 (ja) | 電子部品およびその製造方法 | |
JP5664597B2 (ja) | 実装構造及び実装方法 | |
JP6220898B2 (ja) | 積層型電子部品およびその実装構造体 | |
CN108155006B (zh) | 电子部件 | |
JP7019946B2 (ja) | 積層コンデンサ内蔵基板 | |
JP7286952B2 (ja) | 電子部品 | |
US9653214B2 (en) | Laminated capacitor and laminated capacitor series and laminated capacitor mounted body including capacitor | |
JP2012212860A (ja) | 積層セラミックコンデンサ | |
JP2016178219A (ja) | 電子部品およびその製造方法 | |
JP2015037193A5 (ja) | ||
JP6517619B2 (ja) | 積層型コンデンサおよびその実装構造体 | |
JP6032212B2 (ja) | 積層電子部品およびその実装構造体 | |
JP2015153764A (ja) | 積層セラミックコンデンサ、積層セラミックコンデンサ連及び積層セラミックコンデンサの実装構造体 | |
JP2012248846A (ja) | 積層セラミックコンデンサの回路基板の実装構造 | |
JP2016034047A (ja) | 実装構造 | |
JP2017069417A (ja) | 積層コンデンサ | |
JP2014229867A (ja) | セラミック電子部品 | |
JP2009059888A (ja) | 積層セラミックコンデンサ | |
JP6483400B2 (ja) | 積層型コンデンサおよび実装構造 | |
JP2014187317A (ja) | 積層セラミックコンデンサ | |
JP2014229869A (ja) | セラミック電子部品 |