JP6232728B2 - 積層コンデンサ、テーピング積層コンデンサ連及び積層コンデンサの実装構造体 - Google Patents

積層コンデンサ、テーピング積層コンデンサ連及び積層コンデンサの実装構造体 Download PDF

Info

Publication number
JP6232728B2
JP6232728B2 JP2013079477A JP2013079477A JP6232728B2 JP 6232728 B2 JP6232728 B2 JP 6232728B2 JP 2013079477 A JP2013079477 A JP 2013079477A JP 2013079477 A JP2013079477 A JP 2013079477A JP 6232728 B2 JP6232728 B2 JP 6232728B2
Authority
JP
Japan
Prior art keywords
multilayer capacitor
layer
capacitor
forming portion
outer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013079477A
Other languages
English (en)
Other versions
JP2014203994A (ja
Inventor
池田 充
充 池田
裕文 足立
裕文 足立
仁明 木村
仁明 木村
信之 和田
信之 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013079477A priority Critical patent/JP6232728B2/ja
Publication of JP2014203994A publication Critical patent/JP2014203994A/ja
Application granted granted Critical
Publication of JP6232728B2 publication Critical patent/JP6232728B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層コンデンサ、テーピング積層コンデンサ連及び積層コンデンサの実装構造体に関する。
積層コンデンサは、電圧を印加すると電歪および圧電現象によって伸縮する。基板に搭載された積層コンデンサにリップル等の交流電圧が印加されると、電歪および圧電現象により積層コンデンサが歪み、この歪みが基板に伝わって振動し、基板の振動数が可聴域20Hz〜20kHzになると人間の耳に認識される。この現象は「鳴き(acoustic noise)」とも言われ、特にテレビ、ノートパソコン、携帯電話等で問題となっている。
これを受けて、特許文献1等において、鳴きを防止するために様々な提案がなされている。
特開2009−71106号公報
積層コンデンサの鳴きをさらに抑制したいという要望がある。
本発明の主な目的は、鳴きが抑制された積層コンデンサを提供することにある。
本発明に係る積層コンデンサは、コンデンサ本体と、第1の内部電極と、第2の内部電極とを備える。コンデンサ本体は、第1及び第2の主面と、第1及び第2の側面と、第1及び第2の端面とを有する。第1及び第2の主面は、長さ方向及び幅方向に沿って延びる。第1及び第2の側面は、長さ方向及び厚み方向に沿って延びる。第1及び第2の端面は、幅方向及び厚み方向に沿って延びる。第1の内部電極は、コンデンサ本体内に設けられている。第2の内部電極は、コンデンサ本体内に設けられている。第2の内部電極は、第1の内部電極と厚み方向において対向する。コンデンサ本体は、容量形成部と、第1の外層部と、第2の外層部とを有する。容量形成部には、第1及び第2の内部電極が設けられている。第1の外層部は、容量形成部よりも第1の主面側に位置する。第2の外層部は、容量形成部よりも第2の主面側に位置する。第2の外層部は、拘束層と、緩衝層とを含む。拘束層は、容量形成部よりも高いヤング率を有する。緩衝層は、拘束層と容量形成部との間に設けられている。緩衝層は、拘束層よりもヤング率が低い。
本発明に係る積層コンデンサのある特定の局面では、拘束層のヤング率は、第1の外層部のヤング率よりも高い。
本発明に係る積層コンデンサの別の特定の局面では、第2の外層部が第1の外層部よりも厚い。
本発明に係る積層コンデンサの他の特定の局面では、拘束層が第1の外層部よりも厚い。
本発明に係る積層コンデンサのさらに他の特定の局面では、第1及び第2の外層部は、それぞれ、セラミックスとガラスとを含む。拘束層におけるMg及びMnの含有量が、容量形成部におけるMg及びMnの含有量よりも少ない。
本発明に係る積層コンデンサのさらに別の特定の局面では、第1及び第2の外層部は、それぞれ、セラミックスとガラスとを含む。拘束層におけるガラスの含有量が、容量形成部におけるガラスの含有量よりも多い。
本発明に係る積層コンデンサのまた他の特定の局面では、第2の外層部は、拘束層と容量形成部との間に設けられており、拘束層よりもヤング率が低い緩衝層とを含む。
本発明に係る積層コンデンサのまた別の特定の局面では、コンデンサ本体の厚み方向に沿った寸法が、幅方向に沿った寸法よりも大きい。
本発明に係るテーピング積層コンデンサ連は、本発明に係る積層コンデンサと、キャリアテープとを備える。キャリアテープは、積層コンデンサを収容する収容穴を長さ方向に沿って複数有する。積層コンデンサは、第2の主面が収容穴の底面側を向くように配されている。
本発明に係る積層コンデンサの実装構造体は、本発明に係る積層コンデンサと、積層コンデンサが実装された実装基板とを備える。積層コンデンサは、第2の主面が実装基板側を向くように実装されている。
本発明によれば、鳴きが抑制された積層コンデンサを提供することができる。
第1の実施形態に係る積層コンデンサの略図的斜視図である。 図1の線II−IIにおける略図的断面図である。 第1の実施形態における積層コンデンサの実装構造体の略図的断面図である。 第1の実施形態におけるテーピング積層コンデンサ連の略図的平面図である。 図4の線V−Vにおける略図的断面図である。 図4の線VI−VIにおける略図的断面図である。 第2の実施形態に係る積層コンデンサの略図的断面図である。
以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。
また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものである。図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。
(第1の実施形態)
図1は、第1の実施形態に係る積層コンデンサの略図的斜視図である。図2は、図1の線II−IIにおける略図的断面図である。
図1及び図2に示される積層コンデンサ1は、セラミック素体により構成されたコンデンサ本体10を有する積層セラミックコンデンサである。コンデンサ本体10は、略直方体状である。なお、「略直方体状」には、角部や稜線部が丸められた形状の直方体状が含まれるものとする。コンデンサ本体10は、第1及び第2の主面10a、10bと、第1及び第2の側面10c、10dと、第1及び第2の端面10e、10fとを有する。第1及び第2の主面10a、10bは、それぞれ、長さ方向L及び幅方向Wに沿って延びている。第1及び第2の側面10c、10dは、それぞれ、長さ方向L及び厚み方向Tに沿って延びている。第1及び第2の端面10e、10fは、それぞれ、幅方向W及び厚み方向Tに沿って延びている。
コンデンサ本体10の長さ方向Lに沿った寸法は、0.2mm〜1.6mm程度であることが好ましい。コンデンサ本体10の長さ方向Lに沿った寸法は、1.0mm以上であることが好ましい。コンデンサ本体10の幅方向Wに沿った寸法は、0.1mm〜0.8mm程度であることが好ましい。コンデンサ本体10の幅方向Wに沿った寸法は、0.5mm以上であることが好ましい。コンデンサ本体10の厚み方向Tに沿った寸法は、0.1mm〜0.8mm程度であることが好ましい。コンデンサ本体10の厚み方向Tに沿った寸法は、0.8mm以上であることが好ましい。コンデンサ本体10の厚み方向Tに沿った寸法は、コンデンサ本体10の幅方向Wに沿った寸法以上であることが好ましい。
本実施形態において、コンデンサ本体10は、例えば、BaTiO、CaTiO、SrTiO、CaZrOなどを主成分とする誘電体セラミックスにより構成されている。誘電体セラミックスには、Mn化合物、Mg化合物、Si化合物、Co化合物、Ni化合物、希土類化合物などの副成分が添加されていてもよい。もっとも、本発明において、コンデンサ本体は、例えば、樹脂等の誘電体セラミックス以外の材料により構成されていてもよい。
本実施形態では、コンデンサ本体10は、誘電体セラミックスに加えて、ガラスを含む。具体的には、コンデンサ本体10は、焼結した誘電体セラミック粒子と、誘電体セラミック粒子の間に位置するガラスとを含む。コンデンサ本体10は、Mg及びMnの少なくとも一方を含む。
図2に示されるように、コンデンサ本体10の内部には、複数の第1の内部電極11と、複数の第2の内部電極12とが設けられている。第1及び第2の内部電極11,12は、それぞれ、長さ方向L及び幅方向Wに沿って延びている。第1及び第2の内部電極11,12は、それぞれ、第1及び第2の主面10a、10bと略平行である。複数の第1の内部電極11は、厚み方向Tに沿って相互に間隔をおいて配されている。複数の第2の内部電極12は、厚み方向Tに沿って相互に間隔をおいて配されている。第1の内部電極11と第2の内部電極12とは、厚み方向Tに沿って交互に設けられている。厚み方向Tにおいて隣り合う第1の内部電極11と第2の内部電極12とは、誘電体部(セラミック部)10gを介して厚み方向Tに対向している。誘電体部10gの厚みは、例えば、0.1μm〜2μm程度であることが好ましい。
第1及び第2の内部電極11,12は、それぞれ、例えば、Ni、Cu、Ag、Pd、Ag−Pd合金、Auなどにより構成することができる。第1及び第2の内部電極11,12の厚みは、それぞれ、0.3μm〜2μm程度であることが好ましい。
第1の内部電極11は、第1及び第2の側面10c、10d並びに第2の端面10fには引き出されておらず、第1の端面10eに引き出されている。第1の端面10eの上には、第1の外部電極15が設けられている。第1の内部電極11は、第1の外部電極15に接続されている。図1及び図3に示されるように、第1の外部電極15は、第1の端面10e上から、第1及び第2の主面10a、10b並びに第1及び第2の側面10c、10d上に跨がって設けられている。
第2の内部電極12は、第1及び第2の側面10c、10d並びに第1の端面10eには引き出されておらず、第2の端面10fに引き出されている。第2の端面10fの上には、第2の外部電極16が設けられている。第2の内部電極12は、第2の外部電極16に接続されている。図1及び図3に示されるように、第2の外部電極16は、第2の端面10fの上から、第1及び第2の主面10a、10b並びに第1及び第2の側面10c、10d上に跨がって設けられている。
第1及び第2の外部電極15,16は、適宜の導電材料により構成することができる。第1及び第2の外部電極15,16のそれぞれは、例えば、下地層と、下地層の上に設けられためっき層とにより構成されていてもよい。下地層は、例えば、Cu、Ni、Ag、Pd、Ag−Pd合金、Auなどにより構成することができる。また、下地層は、熱硬化性樹脂と導電性粒子とを含んでいてもよい。めっき層は、例えば、Cu、Ni、Ag、Pd、Ag−Pd合金、Auなどにより構成することができる。めっき層は、複数のめっき層の積層体により構成されていてもよい。めっき層は、例えば、めっき層と、Snめっき層との積層体により構成されていてもよい。下地層とめっき層との間に、応力緩和用の導電性樹脂層が設けられていてもよい。
コンデンサ本体10は、容量形成部10kと、第1の外層部10mと、第2の外層部10nとを有する。容量形成部10kは、コンデンサ本体10のうち、第1及び第2の内部電極11,12が設けられた部分であり、容量の形成に寄与する部分である。一方、第1及び第2の外層部10m、10nは、第1及び第2の内部電極11,12が設けられておらず、容量に寄与しない部分である。
第1の外層部10mは、コンデンサ本体10の容量形成部10kよりも第1の主面10a側の部分により構成されている。一方、第2の外層部10nは、コンデンサ本体10の容量形成部10kよりも第2の主面10b側の部分により構成されている。
第2の外層部10nは、拘束層10n1と、緩衝層10n2とを有する。拘束層10n1は、容量形成部10kよりも高いヤング率を有する。拘束層10n1は、第2の外層部10nの第2の主面10b側の部分により構成されている。一方、緩衝層10n2は、第2の外層部10nの第1の主面10a側の部分により構成されている。緩衝層10n2は、拘束層10n1と容量形成部10kとの間に設けられている。すなわち、拘束層10n1は、緩衝層10n2を介して容量形成部10kと接続されている。緩衝層10n2は、拘束層10n1よりもヤング率が低い。緩衝層10n2のヤング率は、容量形成部10kのヤング率よりも高い方が好ましい。第2の外層部の厚みは、第1の外層部の厚みより厚く、第1の外層部の厚みの2倍以上であることが好ましい。さらに拘束層の厚みは第2の外層部の厚みの50%以上であることが好ましい。拘束層の厚みが厚ければ、容量形成部で発生する歪みが伝わりにくくなる。
(積層コンデンサ1の実装構造体2)
図3に、本実施形態における積層コンデンサ1の実装構造体2の略図的断面図を示す。図3に示されるように、実装構造体2は、積層コンデンサ1と、実装基板20とを備える。
積層コンデンサ1は、相対的に高いヤング率を有する第2の主面10bが実装基板20側を向くように実装基板20に実装されている。実装基板20は、基板本体21を有する。基板本体21は、例えば、セラミック基板、ガラスエポキシ基板などの樹脂基板により構成することができる。
基板本体21の上には、ランド22,23が配されている。ランド22の一方に第1の外部電極15が電気的に接続され、ランド23に第2の外部電極16が電気的に接続されている。ランド22,23と、外部電極15,16とは、Sn−Pb共晶半田や、Sn−Ag−Cuなどの半田や導電性接着剤などからなる接合材24により接合されている。接合材24は、第1及び第2の外部電極15,16の端面10e、10f上に位置する部分にも一部接合されている。ただし、第2の外層部の厚みが厚いため、接合材24が容量形成部まで濡れ上がらない。したがって、第2の容量形成部で発生する歪みが接合材24に伝わりにくい。
(テーピング積層コンデンサ連3)
図4〜図6に、テーピング積層コンデンサ連3を示す。テーピング積層コンデンサ連3は、キャリアテープ30を有する。図6に示されるように、キャリアテープ30は、テープ本体30aと、蓋30bとを有する。テープ本体30aには、積層コンデンサ1を収容する収容穴31が長さ方向に沿って相互に間隔をおいて複数設けられている。収容穴31は、蓋30bによって閉鎖されている。積層コンデンサ1は、相対的に高いヤング率を有する第2の主面10bが収容穴31の底面31a側を向くように配されている。このため、テーピング積層コンデンサ連3から蓋30bを剥離し、第1の主面10aを吸着保持することにより、相対的に高いヤング率を有する第2の主面10bを実装基板20側に向けて容易に実装することができる。
ところで、積層コンデンサに電圧が印加されると、容量形成部は、積層方向に膨張する一方、長さ方向及び幅方向の少なくとも一方に収縮する。この変形が、外部電極や接合材を経由して実装基板に伝わると、実装基板がたわむ。このため、積層コンデンサに交流電圧が印加されると実装基板が振動し、音が発生することがある。この実装基板から音が発生する現象は、「鳴き」と呼ばれている。
ここで、積層コンデンサ1では、第2の外層部10nに、容量形成部10kよりもヤング率の高い拘束層10n1が設けられている。この拘束層10n1により容量形成部10kが拘束されるため、鳴きの発生が効果的に抑制される。
鳴きの発生を抑制する観点からは、第2の外層部の全体を、高いヤング率を有する拘束層により構成することも考えられる。しかしながら、その場合は、第2の外層部と容量形成部との界面に大きな応力が付与され、第2の外層部と容量形成部とが剥離しやすくなる。よって、第2の外層部と容量形成部との剥離を抑制する観点から、第2の外層部のヤング率を、容量形成部のヤング率よりも十分に高くすることが困難である。従って、鳴きを十分に抑制することが困難である。
積層コンデンサ1では、拘束層10n1と容量形成部10kとの間に、拘束層10n1よりもヤング率が低く、容量形成部10kよりもヤング率が高い緩衝層10n2が設けられていることが好ましいこのため、拘束層10n1のヤング率を容量形成部10kのヤング率に対して高くした場合であっても、拘束層10n1が剥離しにくい。従って、拘束層10n1のヤング率を容量形成部10kのヤング率に対して高くし得る。その結果、鳴きを効果的に抑制することができる。
本実施形態の鳴きを抑制する技術は、鳴きが発生しやすい仕様の積層コンデンサ、特に、容量が1μF以上であり、εが3000より大きな積層コンデンサ、厚み寸法が幅寸法よりも大きな積層コンデンサに有効である。
なお、セラミック素体のヤング率は、例えば、ガラスの含有量により制御することができる。具体的には、ガラスの含有量を多くすることによってヤング率を高めることができる。従って、拘束層10n1におけるガラスの含有量が、容量形成部10kにおけるガラスの含有量よりも多いことが好ましく、容量形成部10kにおけるガラスの含有量の2倍以上であることが好ましい。
また、セラミック素体のヤング率は、Mg及びMnの含有量により制御することもできる。Mg及びMnの含有量が少ないと、焼成時においてセラミック粒子が粒成長しにくいため、セラミック素体における粒子径が小さくなり、粒界が増大する。従って、Mg及びMnの含有量を少なくすることによりヤング率を高めることができる。よって、拘束層10n1におけるMg及びMnの含有量は、容量形成部10kにおけるMg及びMnの含有量よりも少ないことが好ましい。
鳴きを抑制する観点からは、積層コンデンサ1は、第2の主面10bが実装基板20側を向くように実装されることが好ましい。従って、積層コンデンサ1は、厚み方向Tにおける方向識別性を有することが好ましい。従って、拘束層10n1は、第1の外層部10mとは異なる色調を有することが好ましい。
以下、本発明の好ましい実施形態の他の例について説明する。以下の説明において、上記第1の実施形態と実質的に共通の機能を有する部材を共通の符号で参照し、説明を省略する。
(第2の実施形態)
図7は、第2の実施形態に係る積層コンデンサ1aの略図的断面図である。
第1の実施形態に係る積層コンデンサ1では、第1の外層部10mが拘束層を有していないが、本実施形態に係る積層コンデンサ1aでは、第1の外層部10mは、第2の外層部10nと同様に、拘束層10m1と、緩衝層10m2とを有する。拘束層10m1は、容量形成部10kよりも高いヤング率を有する。緩衝層10m2は、拘束層10m1と容量形成部10kとの間に位置する。緩衝層10m2は、拘束層10m1よりもヤング率が低く、容量形成部10kよりもヤング率が高い。
積層コンデンサ1aのように、第2の外層部10nに加えて、第1の外層部10mにも、拘束層及び緩衝層を設けてもよい。積層コンデンサ1aの場合は、拘束層10m1と拘束層10n1とで色調が異なることが好ましい。
1,1a…積層コンデンサ
2…積層コンデンサの実装構造体
3…テーピング積層コンデンサ連
10…コンデンサ本体
10a…第1の主面
10b…第2の主面
10c…第1の側面
10d…第2の側面
10e…第1の端面
10f…第2の端面
10g…誘電体部
10k…容量形成部
10m…第1の外層部
10n…第2の外層部
10m1,10n1…拘束層
10m2,10n2…緩衝層
11…第1の内部電極
12…第2の内部電極
15…第1の外部電極
16…第2の外部電極
20…実装基板
21…基板本体
22,23…ランド
24…接合材
30…キャリアテープ
30a…テープ本体
30b…蓋
31…収容穴
31a…底面
50…実装基板

Claims (8)

  1. 長さ方向及び幅方向に沿って延びる第1及び第2の主面と、長さ方向及び厚み方向に沿って延びる第1及び第2の側面と、幅方向及び厚み方向に沿って延びる第1及び第2の端面とを有するコンデンサ本体と、
    前記コンデンサ本体内に設けられた第1の内部電極と、
    前記コンデンサ本体内に設けられており、前記第1の内部電極と厚み方向において対向する第2の内部電極と、
    を備え、
    コンデンサ本体は、
    前記第1及び第2の内部電極が設けられた容量形成部と、
    前記容量形成部よりも前記第1の主面側に位置する第1の外層部と、
    前記容量形成部よりも前記第2の主面側に位置し、前記第1の外層部よりも厚い、第2の外層部と、
    を有し、
    前記第2の外層部は、
    前記容量形成部よりも高いヤング率を有する拘束層と、
    前記拘束層と前記容量形成部との間に設けられており、前記容量形成部よりもヤング率が高く、前記拘束層よりもヤング率が低い緩衝層と、
    を含む、積層コンデンサ。
  2. 前記拘束層のヤング率は、前記第1の外層部のヤング率よりも高い、請求項1に記載の積層コンデンサ。
  3. 前記拘束層が前記第1の外層部よりも厚い、請求項1または2に記載の積層コンデンサ。
  4. 前記第1及び第2の外層部は、それぞれ、セラミックスとガラスとを含み、
    前記拘束層におけるMg及びMnの含有量が、前記容量形成部におけるMg及びMnの含有量よりも少ない、請求項1〜のいずれか一項に記載の積層コンデンサ。
  5. 前記第1及び第2の外層部は、それぞれ、セラミックスとガラスとを含み、
    前記拘束層におけるガラスの含有量が、前記容量形成部におけるガラスの含有量よりも多い、請求項1〜のいずれか一項に記載の積層コンデンサ。
  6. 前記コンデンサ本体の厚み方向に沿った寸法が、幅方向に沿った寸法よりも大きい、請求項1〜のいずれか一項に記載の積層コンデンサ。
  7. 請求項1〜のいずれか一項に記載の積層コンデンサと、
    前記積層コンデンサを収容する収容穴を長さ方向に沿って複数有するキャリアテープと、
    を備え、
    前記積層コンデンサは、前記第2の主面が前記収容穴の底面側を向くように配されている、テーピング積層コンデンサ連。
  8. 請求項1〜のいずれか一項に記載の積層コンデンサと、
    前記積層コンデンサが実装された実装基板と、
    を備え、
    前記積層コンデンサは、前記第2の主面が前記実装基板側を向くように実装されている、積層コンデンサの実装構造体。
JP2013079477A 2013-04-05 2013-04-05 積層コンデンサ、テーピング積層コンデンサ連及び積層コンデンサの実装構造体 Active JP6232728B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013079477A JP6232728B2 (ja) 2013-04-05 2013-04-05 積層コンデンサ、テーピング積層コンデンサ連及び積層コンデンサの実装構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013079477A JP6232728B2 (ja) 2013-04-05 2013-04-05 積層コンデンサ、テーピング積層コンデンサ連及び積層コンデンサの実装構造体

Publications (2)

Publication Number Publication Date
JP2014203994A JP2014203994A (ja) 2014-10-27
JP6232728B2 true JP6232728B2 (ja) 2017-11-22

Family

ID=52354166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013079477A Active JP6232728B2 (ja) 2013-04-05 2013-04-05 積層コンデンサ、テーピング積層コンデンサ連及び積層コンデンサの実装構造体

Country Status (1)

Country Link
JP (1) JP6232728B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11769633B2 (en) 2019-09-20 2023-09-26 Samsung Electro-Mechanics Co., Ltd. Board having multilayer capacitor mounted thereon and multilayer capacitor package

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283271B2 (en) 2014-01-17 2019-05-07 Kyocera Corporation Laminated electronic component and laminated electronic component mounting structure
JP2017135163A (ja) * 2016-01-25 2017-08-03 Tdk株式会社 電子部品

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56110220A (en) * 1980-02-05 1981-09-01 Tdk Electronics Co Ltd Method of manufacturing porcelain laminated layer zone
JPH06215978A (ja) * 1993-01-21 1994-08-05 Murata Mfg Co Ltd 積層型コンデンサ
JP4022162B2 (ja) * 2003-03-26 2007-12-12 京セラ株式会社 積層型電子部品およびその製法
JP2006135138A (ja) * 2004-11-08 2006-05-25 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ
US7092236B2 (en) * 2005-01-20 2006-08-15 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
JP4335177B2 (ja) * 2005-06-14 2009-09-30 Tdk株式会社 積層型電子部品及び積層セラミックコンデンサ
KR101474065B1 (ko) * 2012-09-27 2014-12-17 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11769633B2 (en) 2019-09-20 2023-09-26 Samsung Electro-Mechanics Co., Ltd. Board having multilayer capacitor mounted thereon and multilayer capacitor package

Also Published As

Publication number Publication date
JP2014203994A (ja) 2014-10-27

Similar Documents

Publication Publication Date Title
JP6395002B2 (ja) 積層セラミックキャパシタの回路基板実装構造
JP6036979B2 (ja) 積層コンデンサ
JP5884653B2 (ja) 実装構造
JP5987812B2 (ja) 積層コンデンサ、テーピング積層コンデンサ連及び積層コンデンサの実装構造
JP6136916B2 (ja) 積層コンデンサ
JP5664597B2 (ja) 実装構造及び実装方法
JP6263849B2 (ja) 積層セラミックコンデンサ
CN111048306B (zh) 电子组件
CN109427477B (zh) 多层电子组件和具有该多层电子组件的板
JP6517619B2 (ja) 積層型コンデンサおよびその実装構造体
JP2019041095A (ja) 複合電子部品及びその実装基板
JP5974653B2 (ja) 積層コンデンサの使用方法
JP2012248846A (ja) 積層セラミックコンデンサの回路基板の実装構造
JP2019047109A (ja) 複合電子部品及びその実装基板
KR20190036346A (ko) 적층형 전자 부품 및 그 실장 기판
KR102414842B1 (ko) 적층형 전자 부품
JP2013102232A (ja) 電子部品
JP7040850B2 (ja) 積層型電子部品及びその実装基板、並びに電子装置
US11309133B2 (en) Multilayer electronic component and board having the same mounted thereon
KR102222610B1 (ko) 커패시터 부품 및 그 실장 기판
JP6232728B2 (ja) 積層コンデンサ、テーピング積層コンデンサ連及び積層コンデンサの実装構造体
JP2009059888A (ja) 積層セラミックコンデンサ
WO2016208633A1 (ja) 積層型コンデンサおよびその実装構造体
JP2020057752A (ja) 複合電子部品
JP2014183173A (ja) 回路基板およびコンデンサ素子の実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170321

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171009

R150 Certificate of patent or registration of utility model

Ref document number: 6232728

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150