WO2014155455A1 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
WO2014155455A1
WO2014155455A1 PCT/JP2013/007314 JP2013007314W WO2014155455A1 WO 2014155455 A1 WO2014155455 A1 WO 2014155455A1 JP 2013007314 W JP2013007314 W JP 2013007314W WO 2014155455 A1 WO2014155455 A1 WO 2014155455A1
Authority
WO
WIPO (PCT)
Prior art keywords
pad
substrate
convex portion
wiring board
opening
Prior art date
Application number
PCT/JP2013/007314
Other languages
English (en)
French (fr)
Inventor
永井　誠
聖二 森
伊藤　達也
貴広 林
Original Assignee
日本特殊陶業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本特殊陶業株式会社 filed Critical 日本特殊陶業株式会社
Priority to KR1020157029234A priority Critical patent/KR20150130519A/ko
Priority to US14/762,185 priority patent/US20150357277A1/en
Priority to CN201380071660.2A priority patent/CN104956477A/zh
Publication of WO2014155455A1 publication Critical patent/WO2014155455A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Definitions

  • the present invention relates to a wiring board in which a plurality of pads capable of forming solder bumps used for connection to a mother board are arranged on the back surface of the board.
  • solder resist 103 is formed so as to cover the back surface 102 of the substrate, and a plurality of openings 105 for exposing the pads 104 are provided in the solder resist 103. ing.
  • a solder bump 106 is formed in 105.
  • the solder bump 106 is formed by, for example, a printing method or a solder ball method (microball method).
  • the printing method is to form a solder bump 106 by printing a solder paste on a plurality of pads 104 formed on the substrate back surface 102 of the wiring substrate 101 using a metal mask and then heat-melting (reflowing). Is the method.
  • the solder ball method is a method of forming solder bumps 106 by placing solder balls on a plurality of pads 104 and performing reflow.
  • JP 2004-95864 A (FIG. 1 etc.) Japanese Patent No. 4502690 (FIG. 4 etc.)
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a wiring board capable of improving reliability by reliably preventing the progress of cracks in solder bumps. is there.
  • a substrate main body having a substrate main surface and a substrate back surface, and solder bumps arranged on the substrate back surface and used for connection to the mother substrate are formed on the surface.
  • a wiring board comprising a plurality of possible pads and a solder resist that covers the back surface of the substrate and has a plurality of openings that expose the plurality of pads.
  • a convex portion having a surface and an outer surface is formed, and the convex portion is set such that a height from the surface of the pad to the tip surface is smaller than a depth of the opening portion, and the outer surface is an inner portion of the opening portion.
  • the wiring board of means 1 even if a crack is generated in the solder bump and the generated crack progresses along the interface between the solder bump and the pad, the progress of the crack is certain by reaching the convex portion. Can be suppressed. As a result, it is possible to prevent disconnection of the electrical path constituted by the solder bumps, thereby improving the reliability of the manufactured wiring board.
  • the type of the substrate main body constituting the wiring board is not particularly limited and is arbitrary.
  • a resin substrate main body or the like is used.
  • the resin substrate main body include a substrate main body made of EP resin (epoxy resin), PI resin (polyimide resin), BT resin (bismaleimide-triazine resin), PPE resin (polyphenylene ether resin) and the like.
  • a substrate body made of a composite material of these resins and glass fibers (glass woven fabric or glass nonwoven fabric) may be used.
  • a substrate body made of a composite material of these resins and organic fibers such as polyamide fibers may be used.
  • a substrate body made of a resin-resin composite material in which a thermosetting resin such as an epoxy resin is impregnated with a three-dimensional network fluorine-based resin base material such as continuous porous PTFE may be used.
  • a thermosetting resin such as an epoxy resin
  • a three-dimensional network fluorine-based resin base material such as continuous porous PTFE
  • various ceramics can be selected.
  • the structure of the wiring board is not particularly limited, and examples thereof include a build-up multilayer wiring board having a build-up layer on one or both sides of the core board, and a coreless wiring board having no core board.
  • a plurality of pads constituting the wiring board are arranged on the back surface of the board.
  • the pad can be formed of a conductive metal material or the like.
  • the metal material constituting the pad include gold, silver, copper, iron, cobalt, nickel, and the like.
  • the pad may be formed mainly of copper. In this case, the resistance of the pad can be reduced and the conductivity of the pad can be improved as compared with the case where the pad is mainly formed of other materials.
  • the pad is preferably formed by plating. In this way, the pad can be formed with high accuracy and uniformity. If the pads are formed by reflowing a metal paste, it is difficult to form the pads with high accuracy and uniformity, which may cause variations in the height of individual pads.
  • the solder resist constituting the wiring board is made of a resin having insulating properties and heat resistance, and functions as a protective film for protecting the back surface of the substrate by covering the back surface of the substrate.
  • Specific examples of the solder resist include a solder resist made of an epoxy resin or a polyimide resin.
  • examples of the shape of the plurality of openings formed in the solder resist in a plan view include a circular shape in plan view, an elliptical shape in plan view, a triangular shape in plan view, a rectangular shape in plan view, and a square shape in plan view. .
  • the convex portion constituting the wiring board is formed on a part of the surface of the pad.
  • the material constituting the convex portion include copper, silver, iron, cobalt, nickel, and the like, and in particular, the material may be formed mainly of copper.
  • the resistance of the convex portion can be reduced and the conductivity of the convex portion can be improved as compared with the case where the convex portion is mainly formed of another material.
  • the convex portion may be formed mainly of the same conductive material as the pad. In this way, it is not necessary to prepare a material different from the pad when forming the convex portion. Therefore, since the material necessary for manufacturing the wiring board is reduced, the cost of the wiring board can be reduced.
  • the height of the convex portion from the surface of the pad to the tip surface is set to be smaller than the depth of the opening, and the convex portion is arranged in the opening so that the outer surface faces the inner surface of the opening. It is similar to the shape of the opening in plan view.
  • examples of the shape of the convex portion include a cylindrical shape, an elliptical shape, a cylindrical shape, a triangular prism shape, a triangular pyramid shape, a quadrangular prism shape, a quadrangular pyramid shape, and a spherical shape.
  • examples of the shape of the projection in plan view include a circular shape in plan view, an elliptical shape in plan view, a triangular shape in plan view, and a rectangular shape in plan view.
  • the projection and the opening are both in plan view circular shape, plan view elliptic shape, plan view triangle shape, plan view
  • forming a rectangular shape when both the convex part and the opening form an angled shape (triangular shape in plan view, rectangular shape in plan view, etc.), that is, the convex part has a plurality of outer surfaces and the same number of openings as the outer surface.
  • the inner side surface is provided, the outer side surface and the inner side surface are preferably arranged so as to face each other and parallel to each other.
  • the convex portion is disposed in the opening portion so that the outer surface approaches the inner surface of the opening portion. If it does in this way, since it will come to a convex part as soon as a crack progresses, progress of a crack can be stopped quickly. Moreover, it is preferable that the size of the gap between the outer surface and the inner surface of the opening is uniform. If it does in this way, even if a crack progresses from which part of the perimeter part of a solder bump, since it reaches a convex part immediately, progress of a crack can be stopped more certainly. Further, the convex portion may have a rounded shape at the boundary portion between the tip surface and the outer surface.
  • the convex portion As a method of forming the convex portion, a method of forming the convex portion by plating or the like can be mentioned. In this case, if the convex portion has a columnar shape, the convex portion can be easily formed by plating. Moreover, when a convex part is formed mainly, for example with copper, the convex part may be formed by copper plating. In this way, the conductivity of the convex portion is improved as compared with the case where the convex portion is formed of, for example, a conductive paste.
  • a method of forming the convex portion by printing a conductive paste on the pad, or a method of forming the convex portion by performing only the step of attaching a conductive member on the pad.
  • a method of forming a convex portion by applying a plate material having conductivity higher than that of the convex portion on the pad and then etching the plate material may be used.
  • the surface of the pad, the tip surface, and the outer surface may be continuously covered with a plating layer.
  • the solder is easily adhered to the surface of the pad and the surface of the convex portion (tip surface and outer surface), so that the solder bump can be reliably formed.
  • a plurality of convex portions exist on the back side of the substrate, and at least a part of the plurality of convex portions may be alignment marks.
  • at least a part of the convex portion can be effectively used as an alignment mark used for alignment of components and the like.
  • the convex portion that becomes the alignment mark and the convex portion that does not become the alignment mark can be formed in the same process, the manufacturing cost of the wiring board can be kept low.
  • the shape of the alignment mark in plan view may be different from the shape of the projection for connecting the mother board in plan view. In this way, the alignment mark can be easily recognized when performing alignment.
  • solder bumps used for connection to the mother board can be formed on the surface of the pad.
  • a solder material used for a solder bump For example, a tin lead eutectic solder (Sn / 37Pb: Melting
  • Sn / Pb solder other than tin-lead eutectic solder for example, solder having a composition of Sn / 36Pb / 2Ag (melting point 190 ° C.) may be used.
  • solder In addition to the above lead-containing solder, Sn-Ag solder, Sn-Ag-Cu solder, Sn-Ag-Bi solder, Sn-Ag-Bi-Cu solder, Sn-Zn solder It is also possible to select lead-free solder such as Sn—Zn—Bi solder.
  • solder bumps may be formed on the surfaces of the convex portions arranged in at least one of the plurality of openings. In this way, cracks are generated in the solder bumps, and even if the generated cracks progress along the interface between the solder bumps and the pads, the progress of the cracks is reliably suppressed by reaching the convex portions. As a result, it is possible to prevent disconnection of the electrical path constituted by the solder bumps, thereby improving the reliability of the manufactured wiring board.
  • FIG. 1 is a schematic cross-sectional view showing a wiring board according to an embodiment of the present invention.
  • the schematic plan view which shows a wiring board.
  • the principal part sectional view showing the 1st pad and the 1st convex part.
  • Explanatory drawing which shows the manufacturing method of a wiring board.
  • Explanatory drawing which shows the manufacturing method of a wiring board.
  • Sectional drawing which shows the principal part which shows the problem in a prior art.
  • the wiring board 10 of this embodiment is a wiring board for mounting an IC chip.
  • the substrate body 11 constituting the wiring substrate 10 has a substantially rectangular plate shape having a substrate main surface 12 (upper surface in FIG. 1) and a substrate rear surface 13 (lower surface in FIG. 1).
  • the substrate body 11 includes a substantially rectangular plate-shaped core substrate 21, a main surface side buildup layer 31 formed on the core main surface 22 of the core substrate 21, and a back surface formed on the core back surface 23 of the core substrate 21. And a side buildup layer 32.
  • the core substrate 21 of the present embodiment has a substantially rectangular plate shape in plan view of 25 mm length ⁇ 25 mm width ⁇ 1.0 mm thickness.
  • the core substrate 21 has a thermal expansion coefficient in the plane direction (XY direction) of 10 to 30 ppm / ° C. (specifically, 18 ppm / ° C.).
  • the thermal expansion coefficient of the core substrate 21 is an average value of measured values between 0 ° C. and the glass transition temperature (Tg).
  • Through-hole conductors 24 are formed at a plurality of locations on the core substrate 21. The through-hole conductor 24 connects and connects the core main surface 22 side and the core back surface 23 side of the core substrate 21.
  • the inside of the through-hole conductor 24 is filled with a closing body 25 such as an epoxy resin.
  • a conductor layer 41 made of copper is patterned on the core main surface 22 and the core back surface 23 of the core substrate 21, and each conductor layer 41 is electrically connected to the through-hole conductor 24.
  • the main surface side buildup layer 31 is formed by alternately laminating two resin insulating layers 33 and 35 made of thermosetting resin (epoxy resin) and a conductor layer 42 made of copper. It has a structure.
  • the thermal expansion coefficient of the resin insulating layers 33 and 35 is about 10 to 60 ppm / ° C. (specifically, about 30 ppm / ° C.).
  • the thermal expansion coefficient of the resin insulating layers 33 and 35 is an average value of measured values between 30 ° C. and the glass transition temperature (Tg).
  • terminal pads 44 are formed in an array at a plurality of locations on the surface of the second resin insulating layer 35.
  • the surface of the resin insulating layer 35 is almost entirely covered with a solder resist 37.
  • An opening 46 for exposing the terminal pad 44 is formed at a predetermined position of the solder resist 37.
  • a plurality of solder bumps 45 are provided on the surface of the terminal pad 44.
  • Each solder bump 45 is electrically connected to a surface connection terminal 52 of an IC chip 51 having a rectangular flat plate shape.
  • an area including the terminal pads 44 and the solder bumps 45 is an IC chip mounting area 53 on which the IC chip 51 can be mounted.
  • the IC chip mounting area 53 is set on the surface of the main surface side buildup layer 31.
  • via conductors 43 and 47 are provided in the resin insulation layers 33 and 35, respectively. These via conductors 43 and 47 electrically connect the conductor layer 42 and the terminal pad 44 to each other.
  • the back surface side buildup layer 32 has substantially the same structure as the main surface side buildup layer 31 described above. That is, the back-side buildup layer 32 has a structure in which two resin insulating layers 34 and 36 made of a thermosetting resin (epoxy resin) and a conductor layer 42 are alternately laminated.
  • the thermal expansion coefficients of 34 and 36 are about 10 to 60 ppm / ° C. (specifically, about 30 ppm / ° C.).
  • a first pad 61 having a circular shape in a plan view is formed on the substrate back surface 13 of the wiring substrate 10 (on the lower surface of the second resin insulating layer 36).
  • a plurality are arranged vertically and horizontally along the surface direction.
  • Each first pad 61 is electrically connected to the conductor layer 42 via the via conductor 43.
  • the outer diameter A1 of each first pad 61 is larger than the outer diameter of the via conductor 43 (50 ⁇ m to 100 ⁇ m in this embodiment) (300 ⁇ m to 700 ⁇ m in this embodiment). Is set.
  • the thickness A2 of each first pad 61 in the present embodiment is set to 10 ⁇ m or more and 30 ⁇ m or less.
  • a first convex portion 71 having a circular shape in plan view is fixed to a central portion of the lower surface 62 (front surface) of each first pad 61.
  • the first convex portion 71 is formed separately from the first pad 61.
  • a plurality of first convex portions 71 exist on the substrate rear surface 13 side, and are arranged one by one with respect to one first pad 61. Therefore, the number of first protrusions 71 is equal to the number of first pads 61.
  • the first protrusion 71 is a copper post formed mainly of copper, which is the same conductive material as the first pad 61.
  • each first convex portion 71 has a substantially rectangular cross section having a tip surface 72 and an outer surface 73. And the 1st convex part 71 has comprised the shape where the boundary part of the front end surface 72 and the outer surface 73 was rounded.
  • the outer diameter A3 of each first protrusion 71 is set smaller than the outer diameter A1 (300 ⁇ m or more and 700 ⁇ m or less) of the first pad 61, and is set to 200 ⁇ m or more and 600 ⁇ m or less in this embodiment.
  • the first protrusion 71 has a height A4 from the lower surface 62 to the tip surface 72 of the first pad 61 that is set to be greater than the thickness A2 (10 ⁇ m or more and 30 ⁇ m or less) of the first pad 61. In the embodiment, it is set to 15 ⁇ m or more and 35 ⁇ m or less.
  • the central axis of the first convex portion 71 coincides with the central axis C ⁇ b> 1 of the first pad 61.
  • the “center axis C1” refers to an axis that passes through a location that is the center of the first pad 61 in plan view.
  • the plating layer 74 includes a nickel layer, a palladium layer, and a gold layer.
  • the nickel layer is a plating layer formed by coating a part of the surface of the first pad 61 and the surface of the first protrusion 71 with electroless nickel plating.
  • the palladium layer is a plating layer formed by coating the surface of the nickel layer with electroless palladium plating.
  • the gold layer is a plating layer formed by coating the surface of the nickel layer with electroless gold plating.
  • the 1st pad 61 and the 1st convex part 71 are directly connected, without interposing inclusions, such as a plating layer.
  • the plating layer 74 of this embodiment has a structure consisting of a nickel layer, a palladium layer, and a gold layer, the layer structure can be changed as appropriate.
  • second pads 63 each having a triangular shape in plan view are disposed on the outer peripheral portion (four corners) on the substrate back surface 13 of the wiring substrate 10.
  • the outer diameter B1 (maximum diameter) of each second pad 63 is set larger than the outer diameter A1 (300 ⁇ m or more and 700 ⁇ m or less) of each first pad 61. It is set to 400 ⁇ m or more and 800 ⁇ m or less.
  • the thickness B2 of each second pad 63 in the present embodiment is set to 10 ⁇ m or more and 30 ⁇ m or less.
  • a second convex portion 75 having a triangular shape in plan view is fixed to the central portion of the lower surface 64 (front surface) of each second pad 63.
  • the second protrusion 75 is formed separately from the second pad 63.
  • a plurality of second convex portions 75 exist on the substrate back surface 13 side, and are arranged one by one with respect to one second pad 63. Therefore, the number of second protrusions 75 is equal to the number of second pads 63.
  • the second protrusion 75 is a copper post formed mainly of copper, which is the same conductive material as the second pad 63.
  • each second convex portion 75 has a substantially rectangular cross section having a tip surface 76 and an outer surface 77. And the 2nd convex part 75 has comprised the shape where the boundary part of the front end surface 76 and the outer surface 77 was rounded.
  • the outer diameter B3 (maximum diameter) of each second protrusion 75 is set smaller than the outer diameter B1 (400 ⁇ m or more and 800 ⁇ m or less) of the second pad 63, and is set to 200 ⁇ m or more and 600 ⁇ m or less in this embodiment. Yes.
  • the second protrusion 75 has a height B4 from the lower surface 64 to the tip surface 76 of the second pad 63 that is greater than the thickness B2 (10 ⁇ m or more and 30 ⁇ m or less) of the second pad 63 and the first protrusion It is set equal to the height A4 of the portion 71, and in this embodiment, it is set to 15 ⁇ m or more and 35 ⁇ m or less.
  • the central axis of the second protrusion 75 coincides with the central axis C ⁇ b> 2 of the second pad 63.
  • the “center axis C2” refers to an axis that passes through a location that is the center of the second pad 63 in plan view.
  • the plating layer 78 includes a nickel layer, a palladium layer, and a gold layer, and has the same layer structure as the plating layer 74. Moreover, the 2nd pad 63 and the 2nd convex part 75 are directly connected, without interposing inclusions, such as a plating layer.
  • the plating layer 78 of this embodiment has a structure consisting of a nickel layer, a palladium layer, and a gold layer, the layer structure can be changed as appropriate.
  • the substrate rear surface 13 (the lower surface of the resin insulating layer 36) of the wiring substrate 10 is almost entirely covered with a solder resist 81.
  • the solder resist 81 includes a plurality of first openings 82 that expose the first pads 61 and the first protrusions 71, and a plurality of second openings 83 that expose the second pads 63 and the second protrusions 75. Is formed.
  • the first opening 82 has a circular shape in plan view, and the inner diameter is set to be 300 ⁇ m or more and 700 ⁇ m or less. Accordingly, the shape of the first opening 82 in plan view is similar to the shape of the first convex portion 71 in plan view.
  • the first convex portion 71 is disposed in the first opening 82 so that the outer surface 73 faces the inner surface of the first opening 82, and the outer surface 73 is on the inner surface of the first opening 82. It arrange
  • the size of the gap S1 between the outer surface 73 and the inner surface of the first opening 82 (about 50 ⁇ m in this embodiment) is uniform. Further, the height A4 (15 ⁇ m or more and 35 ⁇ m or less) of the first protrusion 71 is set to be smaller than the depth of the first opening 82 (20 ⁇ m or more and 40 ⁇ m or less in the present embodiment).
  • the second opening 83 has a triangular shape in plan view, and the inner diameter (maximum diameter) is set to be 400 ⁇ m or more and 800 ⁇ m or less. Therefore, the shape of the second opening 83 in plan view is similar to the shape of the second convex portion 75 in plan view.
  • the second convex portion 75 is disposed in the second opening 83 such that the outer surface 77 faces the inner surface of the second opening 83, and the outer surface 77 is formed on the inner surface of the second opening 83. It arrange
  • the 2nd convex part 75 has the uniform magnitude
  • the height B4 (15 ⁇ m or more and 35 ⁇ m or less) of the second convex portion 75 is set to be smaller than the depth of the second opening 83 (20 ⁇ m or more and 40 ⁇ m or less in the present embodiment).
  • each first convex portion 71 is a convex portion for connecting the mother board 91
  • each second convex portion 75 is a convex portion serving as an alignment mark.
  • the shape of the second convex portion 75 in plan view (in this embodiment, a triangular shape in plan view) is different from the shape of the first convex portion 71 in plan view (in the present embodiment, a circular shape in plan view).
  • This alignment mark is recognized by detecting the outer peripheral edge of the distal end surface 72 of the second convex portion 75 and the opening edge of the first opening 82 with a detection device (not shown).
  • solder bumps 84 used for connection to a mother board 91 are formed on the surface of the first pad 61. More specifically, a solder bump 84 is formed on the surface (tip surface 72 and outer surface 73) of the first convex portion 71 disposed in the first opening 82 among the openings 82 and 83. .
  • the solder bump 84 covers a region exposed in the first opening 82 on the lower surface 62 of the first pad 61 and covers the entire surface of the first convex portion 71. For this reason, the first pad 61 and the first convex portion 71 are covered with the solder bumps 84 and cannot be seen.
  • the height of the solder bump 84 is higher than the height A4 (15 ⁇ m or more and 35 ⁇ m or less) of the first protrusion 71, and is set to 300 ⁇ m or more and 700 ⁇ m or less in the present embodiment.
  • the solder bumps 84 of the present embodiment are made of Sn—Ag solder that is lead-free solder. As shown in FIG. 3, each first pad 61 is connected to a terminal 92 on the motherboard 91 side via a solder bump 84. That is, the solder bumps 84 are so-called BGA bumps used for electrical connection with the terminals 92 on the mother board 91 side.
  • a substrate preparation process for preparing the substrate body 11 is performed. Specifically, first, a copper clad laminate in which copper foil is pasted on both surfaces of a substrate made of glass epoxy is prepared. And drilling is performed using a drill machine, and the through-hole which penetrates the front and back of a copper clad laminated board is previously formed in the predetermined position. And the through-hole conductor 24 is formed in a through-hole by performing electroless copper plating and electrolytic copper plating with respect to the inner surface of a through-hole. Thereafter, the cavity of the through-hole conductor 24 is filled with an insulating resin material (epoxy resin) to form the closing body 25.
  • an insulating resin material epoxy resin
  • the copper plating copper and copper foil are subjected to, for example, a subtractive method. To pattern. As a result, an intermediate product of the core substrate 21 on which the conductor layer 41 and the through-hole conductor 24 are formed is obtained.
  • the intermediate product of the core substrate 21 is a multi-piece core substrate in which a plurality of regions to be the core substrate 21 are arranged vertically and horizontally along the plane direction.
  • the main surface side buildup layer 31 is formed on the core main surface 22 of the core substrate 21, and the back surface side buildup layer 32 is formed on the core back surface 23 of the core substrate 21.
  • a resin insulating layer 33 is formed by applying (sticking) a thermosetting epoxy resin on the core main surface 22.
  • a resin insulating layer 34 is formed by depositing (attaching) a thermosetting epoxy resin on the core back surface 23.
  • a thermosetting epoxy resin a photosensitive epoxy resin, an insulating resin, or a liquid crystal polymer (LCP: Liquid Crystalline Polymer) may be deposited.
  • laser drilling is performed using a YAG laser or a carbon dioxide gas laser to form a via hole at a position where the via conductor 47 is to be formed.
  • a via hole penetrating the resin insulating layer 33 is formed, and the surface of the conductor layer 41 is exposed.
  • a via hole penetrating the resin insulating layer 34 is formed to expose the surface of the conductor layer 41.
  • electrolytic copper plating is performed according to a conventionally known method to form a via conductor 47 inside the via hole, and to form a conductor layer 42 on the resin insulating layers 33 and 34.
  • thermosetting epoxy resin is deposited on the resin insulation layers 33 and 34 to form resin insulation layers 35 and 36.
  • a photosensitive epoxy resin, an insulating resin, or a liquid crystal polymer may be deposited.
  • a via hole is formed in the resin insulating layer 35 at a position where the via conductor 43 is to be formed by a laser processing machine or the like.
  • electrolytic copper plating is performed according to a conventionally known method to form a via conductor 43 in the via hole of the resin insulating layer 35 and to form a terminal pad 44 on the resin insulating layer 35. At this point, the substrate body 11 is completed.
  • pads 61 and 63 are formed on the substrate back surface 13 by plating on the outermost resin insulation layer 36 having the substrate back surface 13 (see FIG. 5).
  • the pads 61 and 63 are patterned on the resin insulating layer 36 by performing a semi-additive method. Specifically, first, via processing is performed to form a via hole at a predetermined position of the resin insulating layer 36, and then desmear processing for processing smear in each via hole is performed. Next, after electroless copper plating is performed on the surface of the resin insulation layer 36, a dry film is laminated on the resin insulation layer 36 to form a first plating resist (not shown). Further, laser processing is performed on the first plating resist using a laser processing machine.
  • a first opening whose inner diameter is set larger than the outer diameter of the via hole is formed in the resin insulating layer 36 at a position communicating with the via hole, and at the resin insulating layer 36 a position not communicating with the via hole.
  • a second opening is formed.
  • electrolytic copper plating is performed to form a via conductor 43 in each via hole, and the upper surface (substrate back surface 13) of the resin insulating layer 36 exposed through the first opening and the first opening.
  • a first pad 61 mainly composed of copper (copper layer) is formed on the upper surface of the exposed via conductor 43.
  • a second pad 63 mainly composed of copper (copper layer) is formed on the upper surface (substrate back surface 13) of the resin insulating layer 36 exposed through the second opening. Thereafter, the first plating resist is peeled off and an unnecessary electroless copper plating layer is removed.
  • the thickness of the copper layer in the present embodiment is set to 10 ⁇ m or more and 30 ⁇ m or less.
  • the copper layer of the present embodiment is formed by plating, but can be formed by other methods such as sputtering and CVD. However, in order to obtain a required height (10 ⁇ m or more and 30 ⁇ m or less) particularly in the copper layer, it is preferably formed by plating.
  • a solder resist 81 is formed so as to cover the back surface 13 of the substrate by applying and curing a photosensitive epoxy resin on the resin insulating layer 36 on which the pads 61 and 63 are formed (FIG. 6). reference).
  • exposure and development are performed in a state where a predetermined mask is disposed, and the openings 82 and 83 are patterned in the solder resist 81 (see FIG. 6).
  • the convex portions 71 and 75 are formed on the lower surfaces 62 and 64 of the pads 61 and 63 by plating the pads 61 and 63 (see FIG. 7). Specifically, first, a dry film is laminated on the surface of the solder resist 81 to form a second plating resist (not shown). Next, laser processing using a laser processing machine is performed on the second plating resist. As a result, an opening that exposes the center of the lower surfaces 62 and 64 of the pads 61 and 63 is formed. Then, electrolytic copper plating is performed on the central portions of the lower surfaces 62 and 64 exposed through the openings. At this time, convex portions 71 and 75 mainly composed of copper (copper layer) are formed.
  • the second plating resist is peeled off.
  • the thickness of the copper layer constituting the convex portions 71 and 75 is set to 15 ⁇ m or more and 35 ⁇ m or less.
  • the copper layer is formed by electrolytic plating, but it can also be formed by other methods such as electroless plating, sputtering, and CVD. However, in order to obtain a required height (15 ⁇ m or more and 35 ⁇ m or less) particularly in the copper layer, it is preferably formed by plating.
  • electroless nickel plating is performed to form a nickel layer on the surfaces of the pads 61 and 63 (lower surfaces 62 and 64) and the surfaces of the convex portions 71 and 75 (tip surfaces 72 and 76 and outer surfaces 73 and 77).
  • electroless palladium plating is performed to form a palladium layer on the nickel layer.
  • electroless gold plating is performed to form a gold layer on the palladium layer.
  • the thickness of the nickel layer, the palladium layer, and the gold layer is set to 0.01 ⁇ m or more and 15 ⁇ m or less.
  • metal layer of this embodiment are formed by plating, it is also possible to form by other methods, such as a sputtering method and CVD.
  • solder bumps 84 are formed on the plurality of first pads 61 formed on the substrate back surface 13 side of the wiring substrate 10. Specifically, each solder ball is placed on each first pad 61 using a solder ball mounting device (not shown), and then the solder ball is heated to a predetermined temperature to be heated and melted (reflowed). Solder bumps 84 are formed on the pads 61. Further, solder bumps 45 are formed on the plurality of terminal pads 44 formed on the substrate main surface 12 side of the wiring substrate 10. Specifically, after solder balls are arranged on each terminal pad 44 using a solder ball mounting device, the solder balls are heated to a predetermined temperature and heated and melted (reflowed). Solder bumps 45 are formed. At this point, the intermediate product of the wiring board 10 is completed.
  • the intermediate product of the wiring board 10 is divided using a conventionally known cutting device or the like. As a result, the product parts are divided, and a large number of wiring boards 10 which are individual products are obtained simultaneously (see FIG. 1).
  • an IC chip mounting process is performed. Specifically, first, the IC chip 51 is placed on the substrate main surface 12 side of the wiring substrate 10. At this time, the surface connection terminals 52 arranged on the bottom surface side of the IC chip 51 are placed on the solder bumps 45 arranged on the wiring board 10 side. Then, each solder bump 45 is heated and melted (reflowed) by heating to a temperature of about 230 ° C. to 260 ° C., whereby the terminal pad 44 is flip-chip connected to the surface connection terminal 52, and the IC chip is connected to the wiring substrate 10. 51 is mounted (see FIG. 1).
  • the first convex portion 71 is fixed to a part of the lower surface 62 of the first pad 61, and has a convex shape as a whole. Therefore, if the solder bump 84 that covers the surface (the lower surface 62) of the first pad 61 and the surface (the front end surface 72 and the outer surface 73) of the first convex portion 71 is formed, the first convex portion 71 is formed in the solder bump 84. It will be in the fitted state. As a result, a contact area between the first pad 61 and the first protrusion 71 and the solder bump 84 is ensured.
  • the adhesion strength between the surface of the first pad 61 and the solder bump 84 and the adhesion strength between the surface of the first protrusion 71 and the solder bump 84 can be increased, and as a result, the individual first pad 61 and the mother board can be increased. Connection failure with 91 can be prevented. That is, the reliability of the wiring board 10 can be further improved by providing the first pads 61 and the first protrusions 71 suitable for connection with the mother board 91.
  • the height A4 from the lower surface 62 of the first pad 61 to the tip surface 72 in the first convex portion 71 is set to be smaller than the depth of the first opening portion 82.
  • the shape of the first protrusion 71 for connecting the motherboard 91 in plan view (circular shape in plan view) and the shape of the second protrusion 75 serving as an alignment mark (triangular shape in plan view) ) are different from each other, but the shapes of the projections 71 and 75 in plan view may be equal to each other.
  • one convex portion 71, 75 is formed for one pad 61, 63.
  • the present invention is not limited to this, and two or more convex portions may be formed.
  • the convex parts 71 and 75 of the said embodiment were the conductors (copper post) formed by copper plating, the conductors formed by printing a copper paste may be sufficient.
  • the plating layers 74 and 78 that cover the pads 61 and 63 and the protrusions 71 and 75 are plating layers made of a nickel layer, a palladium layer, and a gold layer.
  • it may be changed to another plating layer made of a nickel layer, a gold layer, or the like.
  • solder bump 84 is formed by heating and melting (reflowing) the solder ball disposed on the first pad 61.
  • solder bumps may be formed by heating and melting the solder paste printed on the first pad 61.
  • a plurality of the convex portions are present on the substrate rear surface side, and at least a part of the plurality of convex portions are alignment marks, and the convex portions serving as the alignment marks. Is located on the outer peripheral portion on the back side of the substrate.
  • a method of manufacturing the wiring board according to the above means 1, wherein a substrate preparation step for preparing the substrate body, a pad formation step for forming the plurality of pads on the substrate back surface, and the substrate back surface A method of manufacturing a wiring board, comprising: a solder resist forming step of forming the solder resist so as to cover the surface; and a convex portion forming step of forming the convex portions on a part of the surfaces of the plurality of pads.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

はんだバンプでのクラックの進行を確実に防止することにより、信頼性を向上させることが可能な配線基板を提供すること。本発明の配線基板１０は、基板本体１１、パッド６１及びソルダーレジスト８１を備える。パッド６１は、基板裏面１３上に配置され、母基板９１との接続に用いられるはんだバンプ８４が表面６２上に形成可能である。ソルダーレジスト８１は、基板裏面１３を覆うとともに、パッド６１を露出させる開口部８２が形成される。パッド６１の表面６２の一部には凸部７１が形成される。凸部７１は、パッド６１の表面６２から先端面７２までの高さＡ４が開口部８２の深さよりも小さく設定され、外側面７３が開口部８２の内側面と向かい合うように開口部８２内に配置され、平面視の形状が開口部８２の平面視の形状と相似形をなしている。

Description

配線基板
　本発明は、母基板との接続に用いられるはんだバンプが形成可能な複数のパッドが基板裏面上に配置された配線基板に関するものである。
　コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。但し、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常はＩＣチップを配線基板上に搭載してなるいわゆる半導体パッケージを作製し、その半導体パッケージをマザーボード上に搭載するという手法が採用される（例えば特許文献１，２参照）。ここで、マザーボードとの電気的な接続を図るための構造としては、配線基板の基板裏面上に配置された複数のパッド上に、はんだバンプ（いわゆるＢＧＡバンプ）を形成したものが提案されている。
　上記従来の配線基板の一例を以下に説明する。図８に示されるように、この種の配線基板１０１では、基板裏面１０２を覆うようにソルダーレジスト１０３が形成され、そのソルダーレジスト１０３には、パッド１０４を露出させる複数の開口部１０５が設けられている。そして、１０５内には、はんだバンプ１０６が形成されるようになっている。なお、はんだバンプ１０６は、例えば印刷法やはんだボール法（マイクロボール法）などにより形成される。印刷法とは、配線基板１０１の基板裏面１０２上に形成された複数のパッド１０４上にメタルマスクを用いてはんだペーストを印刷した後、加熱溶融（リフロー）することにより、はんだバンプ１０６を形成する方法である。はんだボール法とは、複数のパッド１０４上にはんだボールを配置してリフローすることにより、はんだバンプ１０６を形成する方法である。
特開２００４－９５８６４号公報（図１等） 特許４５０２６９０号公報（図４等）
　ところが、配線基板１０１をマザーボードに搭載する場合、はんだボールのリフローに伴って加熱⇔冷却の熱サイクル等を起因とする応力が発生すると、開口部１０５の開口端部に応力が集中してしまい、はんだバンプ１０６にクラック１０７が発生する可能性がある。このクラック１０７は、はんだバンプ１０６とパッド１０４との界面に沿って進行しやすいため、はんだバンプ１０６によって構成される電気経路を断線させる要因となってしまう。その結果、製造される配線基板１０１が不良品となるため、配線基板１０１の信頼性が低下するおそれがある。
　本発明は上記の課題に鑑みてなされたものであり、その目的は、はんだバンプでのクラックの進行を確実に防止することにより、信頼性を向上させることが可能な配線基板を提供することにある。
　上記課題を解決するための手段（手段１）としては、基板主面及び基板裏面を有する基板本体と、前記基板裏面上に配置され、母基板との接続に用いられるはんだバンプが表面上に形成可能な複数のパッドと、前記基板裏面を覆うとともに、前記複数のパッドを露出させる複数の開口部が形成されたソルダーレジストとを備える配線基板であって、前記パッドの表面の一部に、先端面及び外側面を有する凸部が形成され、前記凸部は、前記パッドの表面から前記先端面までの高さが前記開口部の深さよりも小さく設定され、前記外側面が前記開口部の内側面と向かい合うように前記開口部内に配置され、平面視の形状が前記開口部の平面視の形状と相似形をなしていることを特徴とする配線基板がある。
　従って、手段１の配線基板によると、はんだバンプにクラックが発生し、発生したクラックがはんだバンプとパッドとの界面に沿って進行したとしても、クラックが凸部に到達することによってその進行が確実に抑えられる。その結果、はんだバンプによって構成される電気経路の断線を防止できるため、製造される配線基板の信頼性を向上させることが可能となる。
　上記配線基板を構成する基板本体の種類は特に限定されず任意であるが、例えば、樹脂製の基板本体などが用いられる。樹脂製の基板本体としては、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド－トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）等からなる基板本体が挙げられる。その他、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）との複合材料からなる基板本体を使用してもよい。また、これらの樹脂とポリアミド繊維等の有機繊維との複合材料からなる基板本体を使用してもよい。あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂等の熱硬化性樹脂を含浸させた樹脂－樹脂複合材料からなる基板本体等を使用してもよい。他の材料として、例えば各種のセラミックなどを選択することもできる。なお、配線基板の構造としては特に限定されないが、例えばコア基板の片面または両面にビルドアップ層を有するビルドアップ多層配線基板や、コア基板を有さないコアレス配線基板などを挙げることができる。
　上記配線基板を構成するパッドは、基板裏面上に複数配置される。パッドは、導電性の金属材料などによって形成することが可能である。パッドを構成する金属材料としては、例えば、金、銀、銅、鉄、コバルト、ニッケルなどが挙げられる。特に、パッドは、銅を主体として形成されていてもよい。このようにした場合、パッドを他の材料を主体として形成する場合よりも、パッドの低抵抗化が図られるとともに、パッドの導電性が向上する。また、パッドは、めっきによって形成されることがよい。このようにすれば、パッドを高精度かつ均一に形成することができる。仮に、パッドを金属ペーストのリフローによって形成すると、パッドを高精度かつ均一に形成することが困難になるため、個々のパッドの高さにバラツキが生じてしまうおそれがある。
　上記配線基板を構成するソルダーレジストは、絶縁性及び耐熱性を有する樹脂からなり、基板裏面を覆い隠すことによりその基板裏面を保護する保護膜として機能する。ソルダーレジストの具体例としては、エポキシ樹脂やポリイミド樹脂などからなるソルダーレジストがある。なお、ソルダーレジストに形成された複数の開口部の平面視の形状としては、平面視円形状、平面視楕円形状、平面視三角形状、平面視長方形状、平面視正方形状などを挙げることができる。
　さらに、上記配線基板を構成する凸部は、パッドの表面の一部に形成される。凸部を構成する材料としては、例えば、銅、銀、鉄、コバルト、ニッケルなどが挙げられるが、特には、銅を主体として形成されていてもよい。このようにすれば、凸部を他の材料を主体として形成する場合よりも、凸部の低抵抗化が図られるとともに、凸部の導電性が向上する。なお、凸部は、パッドと同じ導電性材料を主体として形成されていてもよい。このようにすれば、凸部の形成に際してパッドとは別の材料を準備しなくても済む。よって、配線基板の製造に必要な材料が少なくなるため、配線基板の低コスト化を図ることが可能となる。
　また、凸部は、パッドの表面から先端面までの高さが開口部の深さよりも小さく設定され、外側面が開口部の内側面と向かい合うように開口部内に配置され、平面視の形状が開口部の平面視の形状と相似形をなしている。ここで、凸部の形状としては、円柱状、楕円形状、円柱状、三角柱状、三角錘状、四角柱状、四角錘状、球状などを挙げることができる。さらに、凸部の平面視の形状としては、平面視円形状、平面視楕円形状、平面視三角形状、平面視矩形状などを挙げることができる。そして、凸部の平面視の形状が開口部の平面視の形状と相似形をなす態様としては、凸部及び開口部がともに平面視円形状、平面視楕円形状、平面視三角形状、平面視矩形状をなすことなどが挙げられる。ここで、凸部及び開口部がともに角を有する形状（平面視三角形状、平面視矩形状など）をなす場合、即ち、凸部が複数の外側面を有するとともに、開口部が外側面と同数の内側面を有する場合、それぞれの外側面とそれぞれの内側面とが互いに向かい合うように配置され、かつ、互いに平行に配置されることがよい。
　なお、凸部は、外側面が開口部の内側面に接近するように開口部内に配置されていることがよい。このようにすれば、クラックが進行するとすぐに凸部に到達するようになるため、クラックの進行を素早く止めることができる。また、凸部は、外側面と開口部の内側面との隙間の大きさが均一であることがよい。このようにすれば、クラックがはんだバンプの外周部のどの部分から進行したとしても、すぐに凸部に到達するため、クラックの進行をより確実に止めることができる。さらに、凸部は、先端面と外側面との境界部分が丸みを帯びた形状をなしていてもよい。このようにすれば、はんだバンプに応力が加わったとしても、凸部の先端面と外側面との境界部分への応力集中が、境界部分を丸みを帯びた形状とすることによって緩和される。その結果、境界部分を起点とするクラックの発生を確実に防止することができる。
　また、凸部の形成方法としては、めっきによって凸部を形成する方法などが挙げられる。この場合、凸部が柱状をなしていれば、めっきによって凸部を容易に形成することができる。また、凸部が例えば銅を主体として形成される場合、凸部は、銅めっきによって形成されていてもよい。このようにすれば、凸部を例えば導電性ペーストなどによって形成する場合に比べて、凸部の導電性が向上する。また、凸部の他の形成方法としては、パッド上に導電性ペーストを印刷して凸部を形成する方法や、パッド上に導電性部材を貼付する工程のみを行って凸部を形成する方法や、パッド上に凸部よりも大きい導電性を有する板材を貼付した後、板材に対するエッチングを行って凸部を形成する方法などが挙げられる。
　さらに、パッドの表面の少なくとも一部、先端面及び外側面は、めっき層によって連続的に覆われていてもよい。このようにすれば、パッドの表面及び凸部の表面（先端面及び外側面）にはんだが密着しやすくなるため、はんだバンプを確実に形成することができる。
　また、凸部は基板裏面側において複数存在しており、複数の凸部の少なくとも一部は位置合わせ用マークであってもよい。このようにすれば、凸部の少なくとも一部を、部品等の位置合わせに用いられる位置合わせ用マークとして有効に利用することができる。さらに、この場合、ソルダーレジストの開口部の開口端を基準とした位置合わせや、凸部の外周縁（先端面と外側面との境界部分）を基準とした位置合わせを行うことが可能となる。また、位置合わせ用マークとなる凸部と位置合わせ用マークとはならない凸部とを同じ工程で形成できるため、配線基板の製造コストを低く抑えることができる。さらに、位置合わせ用マークの平面視の形状は、母基板接続用の凸部の平面視の形状とは異なるものであってもよい。このようにすれば、位置合わせを行う際に、位置合わせ用マークを容易に認識することができる。
　そして、パッドの表面上には、母基板との接続に用いられるはんだバンプが形成可能である。はんだバンプに使用されるはんだ材料としては特に限定されないが、例えば錫鉛共晶はんだ（Ｓｎ／３７Ｐｂ：融点１８３℃）が使用される。錫鉛共晶はんだ以外のＳｎ／Ｐｂ系はんだ、例えばＳｎ／３６Ｐｂ／２Ａｇという組成のはんだ（融点１９０℃）などを使用してもよい。また、上記のような鉛入りはんだ以外にも、Ｓｎ－Ａｇ系はんだ、Ｓｎ－Ａｇ－Ｃｕ系はんだ、Ｓｎ－Ａｇ－Ｂｉ系はんだ、Ｓｎ－Ａｇ－Ｂｉ－Ｃｕ系はんだ、Ｓｎ－Ｚｎ系はんだ、Ｓｎ－Ｚｎ－Ｂｉ系はんだ等の鉛フリーはんだを選択することも可能である。
　なお、複数の開口部のうち少なくとも１つの開口部内に配置された凸部の表面上に、はんだバンプが形成されていてもよい。このようにすれば、はんだバンプにクラックが発生し、発生したクラックがはんだバンプとパッドとの界面に沿って進行したとしても、クラックが凸部に到達することによってその進行が確実に抑えられる。その結果、はんだバンプによって構成される電気経路の断線を防止できるため、製造される配線基板の信頼性を向上させることが可能となる。
本発明を具体化した一実施形態の配線基板を示す概略断面図。 配線基板を示す概略平面図。 第１パッド及び第１凸部を示す要部断面図。 第２パッド及び第２凸部を示す要部断面図。 配線基板の製造方法を示す説明図。 配線基板の製造方法を示す説明図。 配線基板の製造方法を示す説明図。 従来技術における問題点を示す要部断面図。
　以下、本発明を具体化した一実施形態を図面に基づき詳細に説明する。
　図１に示されるように、本実施形態の配線基板１０は、ＩＣチップ搭載用の配線基板である。配線基板１０を構成する基板本体１１は、基板主面１２（図１では上面）及び基板裏面１３（図１では下面）を有する略矩形板状をなしている。基板本体１１は、略矩形板状のコア基板２１と、コア基板２１のコア主面２２上に形成される主面側ビルドアップ層３１と、コア基板２１のコア裏面２３上に形成される裏面側ビルドアップ層３２とからなる。
　本実施形態のコア基板２１は、縦２５ｍｍ×横２５ｍｍ×厚さ１．０ｍｍの平面視略矩形板状である。コア基板２１は、平面方向（ＸＹ方向）における熱膨張係数が１０～３０ｐｐｍ／℃（具体的には１８ｐｐｍ／℃）となっている。なお、コア基板２１の熱膨張係数は、０℃～ガラス転移温度（Ｔｇ）間の測定値の平均値をいう。このコア基板２１における複数箇所にはスルーホール導体２４が形成されている。かかるスルーホール導体２４は、コア基板２１のコア主面２２側とコア裏面２３側とを接続導通している。なおスルーホール導体２４の内部は、例えばエポキシ樹脂などの閉塞体２５で埋められている。また、コア基板２１のコア主面２２及びコア裏面２３には、銅からなる導体層４１がパターン形成されており、各導体層４１は、スルーホール導体２４に電気的に接続されている。
　図１に示されるように、主面側ビルドアップ層３１は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂絶縁層３３，３５と、銅からなる導体層４２とを交互に積層した構造を有している。本実施形態において、樹脂絶縁層３３，３５の熱膨張係数は、１０～６０ｐｐｍ／℃程度（具体的には３０ｐｐｍ／℃程度）となっている。なお、樹脂絶縁層３３，３５の熱膨張係数は、３０℃～ガラス転移温度（Ｔｇ）間の測定値の平均値をいう。また、第２層の樹脂絶縁層３５の表面上における複数箇所には、端子パッド４４がアレイ状に形成されている。さらに、樹脂絶縁層３５の表面は、ソルダーレジスト３７によってほぼ全体的に覆われている。ソルダーレジスト３７の所定箇所には、端子パッド４４を露出させる開口部４６が形成されている。端子パッド４４の表面上には、複数のはんだバンプ４５が配設されている。各はんだバンプ４５は、矩形平板状をなすＩＣチップ５１の面接続端子５２に電気的に接続されている。なお、各端子パッド４４及び各はんだバンプ４５からなる領域は、ＩＣチップ５１を搭載可能なＩＣチップ搭載領域５３である。ＩＣチップ搭載領域５３は、主面側ビルドアップ層３１の表面に設定されている。また、樹脂絶縁層３３，３５内には、それぞれビア導体４３，４７が設けられている。これらのビア導体４３，４７は、導体層４２及び端子パッド４４を相互に電気的に接続している。
　図１に示されるように、裏面側ビルドアップ層３２は、上述した主面側ビルドアップ層３１とほぼ同じ構造を有している。即ち、裏面側ビルドアップ層３２は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂絶縁層３４，３６と、導体層４２とを交互に積層した構造を有しており、樹脂絶縁層３４，３６の熱膨張係数が１０～６０ｐｐｍ／℃程度（具体的には３０ｐｐｍ／℃程度）となっている。
　図１～図３に示されるように、配線基板１０の基板裏面１３上（第２層の樹脂絶縁層３６の下面上）には、平面視円形状をなす第１パッド６１が基板裏面１３の面方向に沿って縦横に複数配列されている。各第１パッド６１は、ビア導体４３を介して導体層４２に電気的に接続されるようになっている。なお、図３に示されるように、各第１パッド６１の外径Ａ１は、ビア導体４３の外径（本実施形態では５０μｍ以上１００μｍ以下）よりも大きく（本実施形態では３００μｍ以上７００μｍ以下）設定されている。また、本実施形態における各第１パッド６１の厚さＡ２は、１０μｍ以上３０μｍ以下に設定されている。
　図１～図３に示されるように、各第１パッド６１の下面６２（表面）の中央部分には、平面視円形状をなす第１凸部７１が固定されている。第１凸部７１は第１パッド６１とは別体に形成されている。また、第１凸部７１は、基板裏面１３側において複数存在しており、１つの第１パッド６１に対して１箇所ずつ配置されている。よって、第１凸部７１の数は、第１パッド６１の数と等しくなっている。なお、第１凸部７１は、第１パッド６１と同じ導電性材料である銅を主体として形成された銅ポストである。
　また、図３に示されるように、各第１凸部７１は、先端面７２及び外側面７３を有する断面略矩形状をなしている。そして、第１凸部７１は、先端面７２と外側面７３との境界部分が丸みを帯びた形状をなしている。なお、各第１凸部７１の外径Ａ３は、第１パッド６１の外径Ａ１（３００μｍ以上７００μｍ以下）よりも小さく設定され、本実施形態では２００μｍ以上６００μｍ以下に設定されている。また、第１凸部７１は、第１パッド６１の下面６２から先端面７２までの高さＡ４が、第１パッド６１の厚さＡ２（１０μｍ以上３０μｍ以下）よりも大きく設定されており、本実施形態では１５μｍ以上３５μｍ以下に設定されている。そして、第１凸部７１の中心軸は、第１パッド６１の中心軸Ｃ１と一致している。なお、「中心軸Ｃ１」とは、平面視で第１パッド６１の中心となる箇所を通る軸線のことをいう。
　さらに、第１パッド６１の表面（下面６２）の一部、及び、第１凸部７１の表面（先端面７２及び外側面７３）は、めっき層７４によって連続的に覆われている。めっき層７４は、ニッケル層、パラジウム層及び金層によって構成されている。ニッケル層は、第１パッド６１の表面の一部、及び、第１凸部７１の表面を無電解ニッケルめっきで被覆することによって形成されためっき層である。パラジウム層は、ニッケル層の表面を無電解パラジウムめっきで被覆することによって形成されためっき層である。金層は、ニッケル層の表面を無電解金めっきで被覆することによって形成されためっき層である。また、第１パッド６１及び第１凸部７１は、めっき層などの介在物を介することなく直接接続されている。なお、本実施形態のめっき層７４は、ニッケル層、パラジウム層及び金層からなる構造を有しているが、層構造は適宜変更することが可能である。
　図２，図４に示されるように、配線基板１０の基板裏面１３上における外周部（四隅）には、平面視三角形状をなす第２パッド６３がそれぞれ配置されている。なお、図４に示されるように、各第２パッド６３の外径Ｂ１（最大径）は、各第１パッド６１の外径Ａ１（３００μｍ以上７００μｍ以下）よりも大きく設定され、本実施形態では４００μｍ以上８００μｍ以下に設定されている。また、本実施形態における各第２パッド６３の厚さＢ２は、１０μｍ以上３０μｍ以下に設定されている。
　図２，図４に示されるように、各第２パッド６３の下面６４（表面）の中央部分には、平面視三角形状をなす第２凸部７５が固定されている。第２凸部７５は第２パッド６３とは別体に形成されている。また、第２凸部７５は、基板裏面１３側において複数存在しており、１つの第２パッド６３に対して１箇所ずつ配置されている。よって、第２凸部７５の数は、第２パッド６３の数と等しくなっている。なお、第２凸部７５は、第２パッド６３と同じ導電性材料である銅を主体として形成された銅ポストである。
　また、図４に示されるように、各第２凸部７５は、先端面７６及び外側面７７を有する断面略矩形状をなしている。そして、第２凸部７５は、先端面７６と外側面７７との境界部分が丸みを帯びた形状をなしている。なお、各第２凸部７５の外径Ｂ３（最大径）は、第２パッド６３の外径Ｂ１（４００μｍ以上８００μｍ以下）よりも小さく設定され、本実施形態では２００μｍ以上６００μｍ以下に設定されている。また、第２凸部７５は、第２パッド６３の下面６４から先端面７６までの高さＢ４が、第２パッド６３の厚さＢ２（１０μｍ以上３０μｍ以下）よりも大きく、かつ、第１凸部７１の高さＡ４と等しく設定されており、本実施形態では１５μｍ以上３５μｍ以下に設定されている。そして、第２凸部７５の中心軸は、第２パッド６３の中心軸Ｃ２と一致している。なお、「中心軸Ｃ２」とは、平面視で第２パッド６３の中心となる箇所を通る軸線のことをいう。
　さらに、第２パッド６３の表面（下面６４）の一部、及び、第２凸部７５の表面（先端面７６及び外側面７７）は、めっき層７８によって連続的に覆われている。めっき層７８は、ニッケル層、パラジウム層及び金層によって構成され、めっき層７４と同じ層構造を有している。また、第２パッド６３及び第２凸部７５は、めっき層などの介在物を介することなく直接接続されている。なお、本実施形態のめっき層７８は、ニッケル層、パラジウム層及び金層からなる構造を有しているが、層構造は適宜変更することが可能である。
　図１～図４に示されるように、配線基板１０の基板裏面１３（樹脂絶縁層３６の下面）は、ソルダーレジスト８１によってほぼ全体的に覆われている。このソルダーレジスト８１には、第１パッド６１及び第１凸部７１を露出させる複数の第１開口部８２と、第２パッド６３及び第２凸部７５を露出させる複数の第２開口部８３とが形成されている。
　なお、第１開口部８２は、平面視円形状をなし、内径が３００μｍ以上７００μｍ以下に設定されている。従って、第１開口部８２の平面視の形状は、第１凸部７１の平面視の形状と相似形をなしている。また、第１凸部７１は、外側面７３が第１開口部８２の内側面と向かい合うように第１開口部８２内に配置されるとともに、外側面７３が第１開口部８２の内側面に接近するように第１開口部８２内に配置されている。そして、第１凸部７１は、外側面７３と第１開口部８２の内側面との隙間Ｓ１の大きさ（本実施形態では５０μｍ程度）が均一となっている。また、第１凸部７１の高さＡ４（１５μｍ以上３５μｍ以下）は、第１開口部８２の深さ（本実施形態では２０μｍ以上４０μｍ以下）よりも小さく設定されている。
　図２，図４に示されるように、第２開口部８３は、平面視三角形状をなし、内径（最大径）が４００μｍ以上８００μｍ以下に設定されている。従って、第２開口部８３の平面視の形状は、第２凸部７５の平面視の形状と相似形をなしている。また、第２凸部７５は、外側面７７が第２開口部８３の内側面と向かい合うように第２開口部８３内に配置されるとともに、外側面７７が第２開口部８３の内側面に接近するように第２開口部８３内に配置されている。そして、第２凸部７５は、外側面７７と第２開口部８３の内側面との隙間Ｓ２の大きさ（本実施形態では５０μｍ程度）が均一となっている。また、第２凸部７５の高さＢ４（１５μｍ以上３５μｍ以下）は、第２開口部８３の深さ（本実施形態では２０μｍ以上４０μｍ以下）よりも小さく設定されている。
　なお、各凸部７１，７５のうち、各第１凸部７１はマザーボード９１接続用の凸部であり、各第２凸部７５は位置合わせ用マークとなる凸部である。第２凸部７５の平面視の形状（本実施形態では平面視三角形状）は、第１凸部７１の平面視の形状（本実施形態では平面視円形状）とは異なっている。この位置合わせ用マークは、第２凸部７５の先端面７２の外周縁や、第１開口部８２の開口端縁を図示しない検出装置で検出することより認識される。
　図１，図３に示されるように、第１パッド６１の表面上には、マザーボード９１（母基板）との接続に用いられるはんだバンプ８４が形成されている。詳述すると、各開口部８２，８３のうち、第１開口部８２内に配置された第１凸部７１の表面（先端面７２及び外側面７３）上に、はんだバンプ８４が形成されている。はんだバンプ８４は、第１パッド６１の下面６２において第１開口部８２内に露出した領域を覆うとともに、第１凸部７１の表面全体を覆っている。このため、第１パッド６１及び第１凸部７１は、はんだバンプ８４に覆われて見えなくなっている。はんだバンプ８４の高さは、第１凸部７１の高さＡ４（１５μｍ以上３５μｍ以下）よりも高く、本実施形態では３００μｍ以上７００μｍ以下に設定されている。なお、本実施形態のはんだバンプ８４は、鉛フリーはんだであるＳｎ－Ａｇ系はんだからなっている。そして、図３に示されるように、各第１パッド６１は、はんだバンプ８４を介してマザーボード９１側の端子９２に接続されるようになっている。即ち、はんだバンプ８４は、マザーボード９１側の端子９２との電気的な接続に用いられる、いわゆるＢＧＡバンプである。
　次に、配線基板１０の製造方法について説明する。
　まず、基板本体１１を準備する基板準備工程を行う。具体的には、まず、ガラスエポキシからなる基材の両面に銅箔が貼付された銅張積層板を準備する。そして、ドリル機を用いて孔あけ加工を行い、銅張積層板の表裏面を貫通する貫通孔を所定位置にあらかじめ形成しておく。そして、貫通孔の内面に対して無電解銅めっき及び電解銅めっきを行うことにより、貫通孔内にスルーホール導体２４を形成する。その後、スルーホール導体２４の空洞部を絶縁樹脂材料（エポキシ樹脂）で穴埋めし、閉塞体２５を形成する。
　さらに、無電解銅めっき及び電解銅めっきを行うことにより、閉塞体２５の露出部分を含む銅張積層板の表面に銅めっき層を形成した後、その銅めっき銅及び銅箔を例えばサブトラクティブ法によってパターニングする。その結果、導体層４１及びスルーホール導体２４が形成されたコア基板２１の中間製品を得る。なお、コア基板２１の中間製品とは、コア基板２１となるべき領域が平面方向に沿って縦横に複数配置された多数個取り用コア基板である。
　次に、コア基板２１のコア主面２２上に主面側ビルドアップ層３１を形成するとともに、コア基板２１のコア裏面２３上に裏面側ビルドアップ層３２を形成する。具体的に言うと、まず、コア主面２２上に熱硬化性エポキシ樹脂を被着（貼付）することにより、樹脂絶縁層３３を形成する。また、コア裏面２３上に熱硬化性エポキシ樹脂を被着（貼付）することにより、樹脂絶縁層３４を形成する。なお、熱硬化性エポキシ樹脂を被着する代わりに、感光性エポキシ樹脂や絶縁樹脂や液晶ポリマー（ＬＣＰ：Liquid Crystalline Polymer）を被着してもよい。
　さらに、ＹＡＧレーザーまたは炭酸ガスレーザーを用いてレーザー孔あけ加工を行い、ビア導体４７が形成されるべき位置にビア孔を形成する。具体的には、樹脂絶縁層３３を貫通するビア孔を形成し、導体層４１の表面を露出させる。また、樹脂絶縁層３４を貫通するビア孔を形成し、導体層４１の表面を露出させる。次に、従来公知の手法に従って電解銅めっきを行い、ビア孔の内部にビア導体４７を形成するとともに、樹脂絶縁層３３，３４上に導体層４２を形成する。
　次に、樹脂絶縁層３３，３４上に熱硬化性エポキシ樹脂を被着して、樹脂絶縁層３５，３６を形成する。なお、熱硬化性エポキシ樹脂を被着する代わりに、感光性エポキシ樹脂や絶縁樹脂や液晶ポリマーを被着してもよい。この場合、レーザー加工機などにより、樹脂絶縁層３５においてビア導体４３が形成されるべき位置にビア孔が形成される。次に、従来公知の手法に従って電解銅めっきを行い、樹脂絶縁層３５のビア孔内にビア導体４３を形成するとともに、樹脂絶縁層３５上に端子パッド４４を形成する。なお、この時点で、基板本体１１が完成する。
　続くパッド形成工程では、基板裏面１３を有する最外層の樹脂絶縁層３６上に対してめっきを行うことにより、基板裏面１３上にパッド６１，６３を形成する（図５参照）。本実施形態では、セミアディティブ法を行うことにより、樹脂絶縁層３６上にパッド６１，６３をパターン形成する。具体的に言うと、まず、レーザー加工を施すことによって樹脂絶縁層３６の所定の位置にビア孔を形成し、次いで各ビア孔内のスミアを処理するデスミア処理を行う。次に、樹脂絶縁層３６の表面に対して無電解銅めっきを行った後、樹脂絶縁層３６上にドライフィルムをラミネートして、第１めっきレジスト（図示略）を形成する。さらに、第１めっきレジストに対してレーザー加工機を用いてレーザー加工を行う。その結果、樹脂絶縁層３６においてビア孔と連通する位置に、内径がビア孔の外径よりも大きく設定された第１開口部が形成されるとともに、樹脂絶縁層３６においてビア孔と連通しない位置に第２開口部が形成される。そして、電解銅めっきを行い、各ビア孔内にビア導体４３を形成するとともに、第１開口部を介して露出した樹脂絶縁層３６の上面（基板裏面１３）、及び、第１開口部を介して露出したビア導体４３の上面に対して、銅（銅層）を主体とする第１パッド６１を形成する。また、第２開口部を介して露出した樹脂絶縁層３６の上面（基板裏面１３）に対して、銅（銅層）を主体とする第２パッド６３を形成する。その後、第１めっきレジストを剥離するとともに、不要な無電解銅めっき層を除去する。なお、本実施形態における銅層の厚さは、１０μｍ以上３０μｍ以下に設定されている。本実施形態の銅層は、めっきによって形成されているが、スパッタ法、ＣＶＤ等の他の方法により形成することも可能である。しかし、特に銅層において必要な高さ（１０μｍ以上３０μｍ以下）を得るためには、めっきによって形成されることが好ましい。
　続くソルダーレジスト形成工程では、パッド６１，６３が形成された樹脂絶縁層３６上に感光性エポキシ樹脂を塗布して硬化させることにより、基板裏面１３を覆うようにソルダーレジスト８１を形成する（図６参照）。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト８１に開口部８２，８３をパターニングする（図６参照）。
　続く凸部形成工程では、各パッド６１，６３に対してめっきを行うことにより、各パッド６１，６３の下面６２，６４に凸部７１，７５を形成する（図７参照）。具体的に言うと、まず、ソルダーレジスト８１の表面にドライフィルムをラミネートして、第２めっきレジスト（図示略）を形成する。次に、第２めっきレジストに対してレーザー加工機を用いたレーザー加工を行う。その結果、パッド６１，６３の下面６２，６４の中央部を露出させる開口部が形成される。そして、開口部を介して露出した下面６２，６４の中央部に対して電解銅めっきを行う。この時点で、銅（銅層）を主体とする凸部７１，７５が形成される。その後、第２めっきレジストを剥離する。ここで、凸部７１，７５を構成する銅層の厚さは、１５μｍ以上３５μｍ以下に設定されている。なお、本実施形態では、銅層を電解めっきによって形成しているが、無電解めっき、スパッタ法、ＣＶＤ等の他の方法により形成することも可能である。しかし、特に銅層において必要な高さ（１５μｍ以上３５μｍ以下）を得るためには、めっきによって形成されることが好ましい。
　その後、無電解ニッケルめっきを行い、パッド６１，６３の表面（下面６２，６４）と凸部７１，７５の表面（先端面７２，７６及び外側面７３，７７）とに対してニッケル層を形成する。さらに、無電解パラジウムめっきを行い、ニッケル層上にパラジウム層を形成する。そして、無電解金めっきを行い、パラジウム層上に金層を形成する。ここで、ニッケル層、パラジウム層及び金層の厚さは０．０１μｍ以上１５μｍ以下に設定されている。なお、本実施形態のニッケル層、パラジウム層及び金層は、めっきによって形成されているが、スパッタ法、ＣＶＤ等の他の方法により形成することも可能である。
　続くはんだバンプ形成工程では、配線基板１０の基板裏面１３側に形成されている複数の第１パッド６１上にはんだバンプ８４を形成する。具体的には、図示しないはんだボール搭載装置を用いて各第１パッド６１上にはんだボールを配置した後、はんだボールを所定の温度に加熱して加熱溶融（リフロー）することにより、各第１パッド６１上にはんだバンプ８４を形成する。また、配線基板１０の基板主面１２側に形成されている複数の端子パッド４４上にはんだバンプ４５を形成する。具体的には、はんだボール搭載装置を用いて各端子パッド４４上にはんだボールを配置した後、はんだボールを所定の温度に加熱して加熱溶融（リフロー）することにより、各端子パッド４４上にはんだバンプ４５を形成する。なお、この時点で、配線基板１０の中間製品が完成する。
　その後、従来周知の切断装置などを用いて配線基板１０の中間製品を分割する。その結果、製品部同士が分割され、個々の製品である配線基板１０が多数個同時に得られる（図１参照）。
　さらに、ＩＣチップ搭載工程を実施する。具体的に言うと、まず、配線基板１０の基板主面１２側にＩＣチップ５１を載置する。このとき、ＩＣチップ５１の底面側に配置された面接続端子５２を、配線基板１０側に配置されたはんだバンプ４５上に載置するようにする。そして、２３０℃～２６０℃程度の温度に加熱して各はんだバンプ４５を加熱溶融（リフロー）することにより、端子パッド４４が面接続端子５２に対してフリップチップ接続され、配線基板１０にＩＣチップ５１が搭載される（図１参照）。
　従って、本実施形態によれば以下の効果を得ることができる。
（１）本実施形態の配線基板１０では、はんだバンプ８４にクラック１００（図３参照）が発生し、発生したクラック１００がはんだバンプ８４と第１パッド６１との界面に沿って進行したとしても、クラック１００が第１凸部７１に到達することによってその進行が確実に抑えられる。その結果、はんだバンプ８４によって構成される電気経路の断線を防止できるため、製造される配線基板１０の信頼性を向上させることが可能となる。
　（２）本実施形態では、第１パッド６１の下面６２の一部に第１凸部７１が固定され、全体として凸状をなしている。ゆえに、第１パッド６１の表面（下面６２）及び第１凸部７１の表面（先端面７２及び外側面７３）を覆うはんだバンプ８４を形成すれば、はんだバンプ８４内に第１凸部７１が嵌り込んだ状態となる。その結果、第１パッド６１及び第１凸部７１とはんだバンプ８４との接触面積が確保される。従って、第１パッド６１の表面とはんだバンプ８４との密着強度や、第１凸部７１の表面とはんだバンプ８４との密着強度を高くすることができ、ひいては、個々の第１パッド６１とマザーボード９１との接続不良を防止することができる。即ち、マザーボード９１との接続に適した第１パッド６１及び第１凸部７１を備えることにより、配線基板１０の信頼性をよりいっそう向上させることができる。
　（３）本実施形態では、第１凸部７１における第１パッド６１の下面６２から先端面７２までの高さＡ４が、第１開口部８２の深さよりも小さく設定されている。その結果、はんだバンプ形成工程において、はんだバンプ８４となるはんだボールを第１開口部８２内に確実に配置することができる。
　なお、本実施形態を以下のように変更してもよい。
　・上記実施形態では、マザーボード９１接続用の第１凸部７１の平面視の形状（平面視円形状）と、位置合わせ用マークとなる第２凸部７５の平面視の形状（平面視三角形状）とが、互いに異なっていたが、凸部７１，７５の平面視の形状を互いに等しい形状にしてもよい。
　・上記実施形態では、１つのパッド６１，６３について、１つの凸部７１，７５を形成していたが、これに限定されるものではなく、２つ以上の凸部を形成してもよい。
　・上記実施形態の凸部７１，７５は、銅めっきによって形成された導体（銅ポスト）であったが、銅ペーストを印刷することによって形成された導体であってもよい。
　・上記実施形態では、パッド６１，６３及び凸部７１，７５を被覆するめっき層７４，７８が、ニッケル層、パラジウム層及び金層からなるめっき層であったが、銅層以外のめっき層であればよく、例えば、ニッケル層及び金層などからなる他のめっき層に変更してもよい。
　・上記実施形態のはんだバンプ形成工程では、第１パッド６１上に配置したはんだボールを加熱溶融（リフロー）させることにより、はんだバンプ８４を形成していた。しかし、第１パッド６１上に印刷されたはんだペーストを加熱溶融させることにより、はんだバンプを形成するようにしてもよい。
　次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
　（１）上記手段１において、前記パッドの表面の少なくとも一部、前記先端面及び前記外側面は、めっき層によって連続的に覆われており、前記凸部は、前記めっき層を介することなく、前記パッドの表面に直接接続されていることを特徴とする配線基板。
　（２）上記手段１において、前記凸部は前記基板裏面側において複数存在しており、複数の前記凸部の少なくとも一部は位置合わせ用マークであり、前記位置合わせ用マークとなる前記凸部は、前記基板裏面側における外周部に位置していることを特徴とする配線基板。
　（３）上記手段１に記載の配線基板を製造する方法であって、前記基板本体を準備する基板準備工程と、前記基板裏面上に前記複数のパッドを形成するパッド形成工程と、前記基板裏面を覆うように前記ソルダーレジストを形成するソルダーレジスト形成工程と、前記複数のパッドの表面の一部に前記凸部を形成する凸部形成工程とを含むことを特徴とする配線基板の製造方法。
１０…配線基板
１１…基板本体
１２…基板主面
１３…基板裏面
６１…パッドとしての第１パッド
６２，６４…パッドの表面としての下面
６３…パッドとしての第２パッド
７１…凸部としての第１凸部
７２，７６…凸部の表面としての先端面
７３，７７…凸部の表面としての外側面
７４，７８…めっき層
７５…凸部としての第２凸部
８１…ソルダーレジスト
８２…開口部としての第１開口部
８３…開口部としての第２開口部
８４…はんだバンプ
９１…母基板としてのマザーボード
Ａ４，Ｂ４…パッドの表面から先端面までの高さ
Ｓ１，Ｓ２…凸部の外側面と開口部の内側面との隙間

Claims (8)

  1. 　基板主面及び基板裏面を有する基板本体と、
    　前記基板裏面上に配置され、母基板との接続に用いられるはんだバンプが表面上に形成可能な複数のパッドと、
    　前記基板裏面を覆うとともに、前記複数のパッドを露出させる複数の開口部が形成されたソルダーレジストと
    を備える配線基板であって、
    　前記パッドの表面の一部に、先端面及び外側面を有する凸部が形成され、
    　前記凸部は、
    　前記パッドの表面から前記先端面までの高さが前記開口部の深さよりも小さく設定され、
    　前記外側面が前記開口部の内側面と向かい合うように前記開口部内に配置され、
    　平面視の形状が前記開口部の平面視の形状と相似形をなしている
    ことを特徴とする配線基板。
  2. 　前記凸部は、前記外側面が前記開口部の内側面に接近するように前記開口部内に配置されていることを特徴とする請求項１に記載の配線基板。
  3. 　前記凸部は、前記外側面と前記開口部の内側面との隙間の大きさが均一であることを特徴とする請求項１または２に記載の配線基板。
  4. 　前記凸部は、前記先端面と前記外側面との境界部分が丸みを帯びた形状をなしていることを特徴とする請求項１乃至３のいずれか１項に記載の配線基板。
  5. 　前記パッドの表面の少なくとも一部、前記先端面及び前記外側面は、めっき層によって連続的に覆われていることを特徴とする請求項１乃至４のいずれか１項に記載の配線基板。
  6. 　前記凸部は前記基板裏面側において複数存在しており、複数の前記凸部の少なくとも一部は位置合わせ用マークであることを特徴とする請求項１乃至５のいずれか１項に記載の配線基板。
  7. 　前記位置合わせ用マークの平面視の形状は、母基板接続用の前記凸部の平面視の形状とは異なることを特徴とする請求項６に記載の配線基板。
  8. 　前記複数の開口部のうち少なくとも１つの前記開口部内に配置された前記凸部の表面上に、前記はんだバンプが形成されていることを特徴とする請求項１乃至７のいずれか１項に記載の配線基板。
PCT/JP2013/007314 2013-03-26 2013-12-12 配線基板 WO2014155455A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020157029234A KR20150130519A (ko) 2013-03-26 2013-12-12 배선기판
US14/762,185 US20150357277A1 (en) 2013-03-26 2013-12-12 Wiring substrate
CN201380071660.2A CN104956477A (zh) 2013-03-26 2013-12-12 布线基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013063369A JP2014192176A (ja) 2013-03-26 2013-03-26 配線基板
JP2013-063369 2013-03-26

Publications (1)

Publication Number Publication Date
WO2014155455A1 true WO2014155455A1 (ja) 2014-10-02

Family

ID=51622554

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/007314 WO2014155455A1 (ja) 2013-03-26 2013-12-12 配線基板

Country Status (6)

Country Link
US (1) US20150357277A1 (ja)
JP (1) JP2014192176A (ja)
KR (1) KR20150130519A (ja)
CN (1) CN104956477A (ja)
TW (1) TW201503771A (ja)
WO (1) WO2014155455A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI731776B (zh) * 2020-08-26 2021-06-21 友達光電股份有限公司 電子裝置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205726710U (zh) * 2014-02-07 2016-11-23 株式会社村田制作所 树脂多层基板及元器件模块
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
JP6510349B2 (ja) * 2015-07-27 2019-05-08 京セラ株式会社 配線基板
JP2017098338A (ja) * 2015-11-19 2017-06-01 株式会社デンソー 電子装置
JP2017152536A (ja) * 2016-02-24 2017-08-31 イビデン株式会社 プリント配線板及びその製造方法
JP2017199803A (ja) * 2016-04-27 2017-11-02 日立マクセル株式会社 三次元成形回路部品
WO2017199712A1 (ja) 2016-05-16 2017-11-23 株式会社村田製作所 セラミック電子部品
JP2018018868A (ja) * 2016-07-26 2018-02-01 イビデン株式会社 コイル基板及びその製造方法
KR102373440B1 (ko) * 2017-03-17 2022-03-14 삼성디스플레이 주식회사 디스플레이 패널 및 이를 구비하는 디스플레이 장치
WO2019035392A1 (ja) 2017-08-14 2019-02-21 ソニー株式会社 電子部品モジュール、その製造方法、内視鏡装置、および移動体カメラ
US10978417B2 (en) * 2019-04-29 2021-04-13 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
US11626336B2 (en) * 2019-10-01 2023-04-11 Qualcomm Incorporated Package comprising a solder resist layer configured as a seating plane for a device
JP2021093417A (ja) * 2019-12-09 2021-06-17 イビデン株式会社 プリント配線板、及び、プリント配線板の製造方法
US20220069489A1 (en) * 2020-08-28 2022-03-03 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
KR20220041430A (ko) * 2020-09-25 2022-04-01 삼성전자주식회사 Ubm층을 가지는 팬 아웃 반도체 패키지
KR20220086321A (ko) 2020-12-16 2022-06-23 삼성전기주식회사 인쇄회로기판 및 전자부품 패키지
US20230070275A1 (en) * 2021-09-09 2023-03-09 Qualcomm Incorporated Package comprising a substrate with a pad interconnect comprising a protrusion

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032280A (ja) * 1996-04-01 1998-02-03 Anam Ind Co Inc Ｂｇａ半導体パッケージのソルダボールランドメタル構造
JPH1074856A (ja) * 1996-08-29 1998-03-17 Kyocera Corp 半導体素子収納用パッケージ
JPH10242323A (ja) * 1997-02-25 1998-09-11 Kyocera Corp 半導体素子収納用パッケージ
JP2000269381A (ja) * 1999-03-05 2000-09-29 Altera Corp パッケージ基板、半導体パッケージおよび製造方法
JP2001351946A (ja) * 2000-06-05 2001-12-21 Mitsubishi Electric Corp 半導体装置
JP2006502557A (ja) * 2001-10-30 2006-01-19 クゥアルコム・インコーポレイテッド ボール状のグリッドアレイｘ線方位マーク
US7446399B1 (en) * 2004-08-04 2008-11-04 Altera Corporation Pad structures to improve board-level reliability of solder-on-pad BGA structures

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812718B1 (en) * 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
JP5436963B2 (ja) * 2009-07-21 2014-03-05 新光電気工業株式会社 配線基板及び半導体装置
JP2012089710A (ja) * 2010-10-20 2012-05-10 Toshiba Corp 電子機器およびフレキシブルプリント配線板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032280A (ja) * 1996-04-01 1998-02-03 Anam Ind Co Inc Ｂｇａ半導体パッケージのソルダボールランドメタル構造
JPH1074856A (ja) * 1996-08-29 1998-03-17 Kyocera Corp 半導体素子収納用パッケージ
JPH10242323A (ja) * 1997-02-25 1998-09-11 Kyocera Corp 半導体素子収納用パッケージ
JP2000269381A (ja) * 1999-03-05 2000-09-29 Altera Corp パッケージ基板、半導体パッケージおよび製造方法
JP2001351946A (ja) * 2000-06-05 2001-12-21 Mitsubishi Electric Corp 半導体装置
JP2006502557A (ja) * 2001-10-30 2006-01-19 クゥアルコム・インコーポレイテッド ボール状のグリッドアレイｘ線方位マーク
US7446399B1 (en) * 2004-08-04 2008-11-04 Altera Corporation Pad structures to improve board-level reliability of solder-on-pad BGA structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI731776B (zh) * 2020-08-26 2021-06-21 友達光電股份有限公司 電子裝置

Also Published As

Publication number Publication date
KR20150130519A (ko) 2015-11-23
CN104956477A (zh) 2015-09-30
TW201503771A (zh) 2015-01-16
US20150357277A1 (en) 2015-12-10
JP2014192176A (ja) 2014-10-06

Similar Documents

Publication Publication Date Title
WO2014155455A1 (ja) 配線基板
JP5800674B2 (ja) 配線基板及びその製造方法
JP2013149948A (ja) 配線基板及びその製造方法
KR101027711B1 (ko) 다층 배선 기판의 제조 방법
JP2013093405A (ja) 配線基板及びその製造方法
US9510450B2 (en) Printed wiring board and method for manufacturing the same
TWI463582B (zh) 具有焊接凸塊之配線基板的製造方法
JP4835629B2 (ja) 半導体装置の製造方法
JP4788754B2 (ja) 部品内蔵配線基板および部品内蔵配線基板の製造方法
JP2014192177A (ja) 配線基板
JP2018032661A (ja) プリント配線板およびその製造方法
JP2016009740A (ja) 配線基板の製造方法
KR20080073648A (ko) 다층 배선 기판 및 그 제조 방법
JP5479959B2 (ja) はんだバンプを有する配線基板の製造方法、はんだボール搭載用マスク
TWI495405B (zh) 配線基板及其製造方法
KR101776305B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2009111196A (ja) 半田バンプ付き配線基板およびその製造方法
KR101241649B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2011009624A (ja) 配線基板
JP2009123757A (ja) 配線基板およびその製造方法
JP2013102096A (ja) 配線基板及びその製造方法
JP5389748B2 (ja) 電子部品の表面実装方法、及び該方法を用いて作製されたプリント回路板
CN114005760A (zh) 一种半导体封装基板的制备方法
JP2008251869A (ja) 配線基板およびその製造方法
JP2016225331A (ja) 配線基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13880453

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14762185

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20157029234

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 13880453

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE