JP6510349B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP6510349B2
JP6510349B2 JP2015147318A JP2015147318A JP6510349B2 JP 6510349 B2 JP6510349 B2 JP 6510349B2 JP 2015147318 A JP2015147318 A JP 2015147318A JP 2015147318 A JP2015147318 A JP 2015147318A JP 6510349 B2 JP6510349 B2 JP 6510349B2
Authority
JP
Japan
Prior art keywords
layer
connection pad
recognition mark
conductor
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015147318A
Other languages
English (en)
Other versions
JP2017028181A (ja
Inventor
多田 公則
公則 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2015147318A priority Critical patent/JP6510349B2/ja
Publication of JP2017028181A publication Critical patent/JP2017028181A/ja
Application granted granted Critical
Publication of JP6510349B2 publication Critical patent/JP6510349B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、例えば、半導体素子を検査するために用いられる配線基板に関するものである。
図5〜図7に半導体素子を検査するために用いられる従来の配線基板40を示す。図5は図6のB−B切断線における概略断面図である。図6は、配線基板40の概略上面図である。図7は、配線基板40の要部平面図である。配線基板40は、コア部21とビルドアップ部22とにより構成されている。
コア部21は、絶縁層23とビア導体24と導体層25とにより構成されている。各絶縁層23には、複数のビアホール23aが形成されている。ビア導体24は、各絶縁層23のビアホール23aの内部を充填している。導体層25は、絶縁層23の表面に埋入されている。導体層25の一部は、ビア導体24に接続している。これにより、絶縁層23を挟んで上下に位置する導体層25同士がビア導体24を介して電気的に接続されている。
ビルドアップ部22は、絶縁層26と導体層27とソルダーレジスト層28とにより構成されている。各絶縁層26には、複数のビアホール26aが形成されている。ビアホール26aの一部は、コア部21の導体層25上に形成されている。導体層27は、ビアホール26a内を充填するようにして各絶縁層26の表面に被着されている。これにより、ビアホール26aを介して上下に位置する導体層27同士および導体層25と導体層27とが電気的に接続されている。
さらに、ビルドアップ部22における最表層の絶縁層26と導体層27の表面には、ソルダーレジスト層28が被着されている。ソルダーレジスト層28は、導体層27の一部を露出させる開口部を有している。
上面側のソルダーレジスト層28の開口部から露出する導体層27の一部は、メイン基板接続パッド29を形成している。メイン基板接続パッド29の大きさは、直径400μm程度である。メイン基板接続パッド29は、図示しないメイン基板に接続される。メイン基板は、半導体素子を検査する電気検査機器と配線基板40とを電気的に接続するための親基板であり、例えばプリント基板から構成される。また、上面側のソルダーレジスト層28の開口部から露出する導体層27の一部は、部品接続パッド30を形成している。部品接続パッド30の大きさは、メイン基板接続パッド29と同等以上の大きさである。部品接続パッド30には、電子部品Eが搭載される。電子部品Eは、例えばコンデンサ素子である。
下面側のソルダーレジスト層28の開口部から露出する導体層27の一部は、ピン接続パッド31を形成している。ピン接続パッド31には、半導体素子を検査するためのコンタクトピンPが接続される。コンタクトピンPは図示しない保持手段によりピン接続パッド31と接続するように保持されている。コンタクトピンPをウエハ上に形成された半導体素子の電極に接触させることにより、半導体素子の電気検査が行われる。
このような配線基板40において、電子部品Eを部品接続パッド30に搭載する際には、画像認識装置を備えた自動機が用いられる。そのため、配線基板40の上面には、電子部品Eの搭載位置を認識するための認識マーク32が設けられている。認識マーク32は、上面側の最表層の導体層27により形成されている。認識マーク32は、円形の独立した小さなパターンから成り、その中央部をソルダーレジスト層28に設けた開口部から露出させることにより形成されている。この認識マーク32を画像認識装置で認識し、その位置情報を基にして電子部品Eを所定の部品接続パッド30上に位置決めして搭載するのである。
ここで、認識マーク32を含む上面側の最表層の導体層27の一部を図7に示す。図7においては、ソルダーレジスト層28の開口部の位置を点線で示している。上面側の最表層の導体層27は、ベタ状パターン27aと、長径が500μm程度の大きな円形パターン27bと、1辺の長さが500μm程度の四角形パターン27cと、直径が200μm以下の小さな円形パターン27dとを含んでいる。ベタ状パターン27aの一部と大きな円形パターン27bとは、メイン基板接続パッド29を形成している。ベタ状パターン27aの一部と四角形パターン27cとは、部品接続パッド30を形成している。小さな円形パターン27dは、認識マーク32を形成している。ベタ状パターン27aと、他のパターン27b,27c,27dとの間には、幅が50〜200μm程度の間隙が設けられている。ベタ状パターン7aと他のパターン27b,27c,27dとは互いに電気的に独立している。
ところで、この配線基板40においては、メイン基板接続パッド29および部品接続パッド30およびピン接続パッド31ならびに認識マーク32の表面に、ニッケルやパラジウム、金等から成るめっき金属層が被着されている。このようなめっき金属層を被着させることで、メイン基板接続パッド29および部品接続パッド30およびピン接続パッド31ならびに認識マーク32の酸化腐食が防止される。それにより各接続パッド29,30,31における接続信頼性が向上する。また、認識マーク32とその周囲とのコントラストが上がり認識マーク32の認識性が向上する。これらの各接続パッド29,30,31および認識マーク32の表面にめっき金属層を被着させる場合、無電解めっき法が好適に採用される。無電解めっき法では、めっき用のリード配線を設ける必要がなく、微細配線化および高密度配線化した近時の配線基板においては、好都合である。
しかしながら、微細配線化および高密度配線化した近時の配線基板においては、電子部品Eの位置合わせにも高精度が要求される。そのため、認識マーク32を認識する画像認識装置も高倍率のものが採用されるようになってきている。それに合わせて認識マーク32を形成するパターンの大きさも例えば直径200μm以下の小さなもとなってきている。このように認識マーク32を形成するパターンの大きさが直径200μm以下の小さく且つ電気的に独立したものであると、認識マーク32の表面にめっき金属層が良好に被着されなくなる。これは、認識マーク32用よりもはるかに大きな面積のメイン基板接続パッド29や部品接続パッド30にめっきの析出反応が集中し、同じ面にある面積の小さな認識マーク32では、めっきの析出反応が進みにくいためである。
認識マーク32の表面にめっき金属層が良好に被着されない場合、認識マーク32が酸化腐食しやすくなるとともに、認識マーク32の認識性が低下してしまう。その結果、電子部品Eを画像認識装置を備えた自動機により部品接続パッド30に正確かつ良好に搭載することが困難となってしまう。
特開2013−172137号公報 特開2013−004937号公報
本発明が解決しようとする課題は、認識マークが直径200μm以下の小さなパターンにより形成されていたとしても、認識マークの表面に無電解めっきによるめっき金属層が良好に被着され、それにより認識マークの酸化腐食が有効に防止されるとともに、認識マークの認識性が高い配線基板を提供することにある。
本発明の配線基板は、絶縁層と導体層とを交互に複数積層して成り、上面に前記導体層の一部であるベタ状パターンと、該ベタ状パターンの一部を含む複数の接続パッドと、前記ベタ状パターンとの間に間隙を有して位置しており、前記接続パッドよりも面積の小さな認識マークとを有し、前記接続パッドおよび前記認識マークの表面に無電解めっきによるめっき金属層が被着されて成る配線基板であって、前記認識マークは、前記ベタ状パターンを介して前記接続パッドの少なくとも1つに電気的に接続されていることを特徴とするものである。
本発明の配線基板によれば、認識マークは、該認識マークよりも大きな面積を有する接続パッドの少なくとも1つに電気的に接続されていることから、接続パッドと同電位となる。そのため、認識マークの面積が接続パッドよりも小さいにも関わらず、認識マークの表面に無電解めっきによるめっき金属層が良好に被着される。したがって、認識マークの酸化腐食が有効に防止されるとともに、認識マークの認識性が高いものとなる。
図1は、本発明の配線基板の実施形態の一例を示す概略断面図である。 図2は、図1に示す配線基板の概略上面図である。 図3は、図1および図2に示す配線基板の要部平面図である。 図4は、本発明の配線基板の実施形態の別の例を示す概略断面図である。 図5は、従来の配線基板の概略断面図である。 図6は、図5に示す配線基板の概略上面図である。 図7は、図5および図6に示す配線基板の要部平面図である。
次に、本発明の配線基板の実施形態の一例を説明する。図1〜図3に本例の配線基板20を示す。図1は、図2のA−A切断線における概略断面図である。図2は、配線基板20の概略上面図である。図3は、配線基板20の要部拡大平面図である。配線基板20は、コア部1とビルドアップ部2とにより構成されている。
コア部1は、絶縁層3とビア導体4と導体層5とにより構成されている。絶縁層3の厚みは、100〜200μm程度である。各絶縁層3には、ビアホール3aが形成されている。ビアホール3aの直径は100〜200μm程度である。絶縁層3は、ガラスクロス等の耐熱性繊維基材にアリル変性ポリフェニレンエーテル樹脂等の熱硬化性樹脂を含浸させた絶縁シートの硬化物から成る。ビアホール3aは、絶縁層3用の絶縁シートにレーザ加工を施すことにより形成される。
ビア導体4は、各絶縁層3のビアホール3aの内部を充填している。ビア導体4は、例えば、銀コートされた銅粉末と、錫−銀−ビスマス−銅合金から成る半田粉末および熱硬化性樹脂を含有する導電ペーストの硬化物から成る。ビア導体4は、絶縁層3用の絶縁シートに形成したビアホール3a内にビア導体4用の導電ペーストを充填し、その導電ペーストを絶縁層3用の絶縁シートとともに熱硬化させることにより形成される。
導体層5は、各絶縁層3の表面に埋入されている。導体層5の厚みは5〜25μm程度である。導体層5は、銅箔から成る。導体層5は、その一部がビア導体4に接続するようにして絶縁層3の表面に埋入されている。これにより、絶縁層3を挟んで上下に位置する導体層5同士がビア導体4を介して電気的に接続されている。導体層5は、転写法により絶縁層3の表面に埋入されている。転写法は、ポリエチレンテレフタレート等の耐熱性樹脂から成る転写フィルム上に剥離可能に貼着された導体層5を、絶縁層3用の絶縁シートの表面に熱プレスを用いて熱圧着して埋入させた後、転写フィルムを除去する方法である。なお、導体層5の転写は、ビアホール3a内に導電ペーストが充填された絶縁シートに対して行う。コア部1は、導体層5が転写された絶縁層3用の絶縁シートの全てを上下に積層した後、絶縁シートおよび導電ペーストを熱硬化させることにより形成される。
ビルドアップ部2は、絶縁層6と導体層7とソルダーレジスト層8により構成されている。絶縁層6の厚みは10〜50μm程度である。各絶縁層6には、多数のビアホール6aが形成されている。ビアホール6aの一部は、コア部1の導体層5上に形成されている。ビアホール6aの直径は、30〜100μm程度である。絶縁層6は、エポキシ樹脂等の熱硬化性樹脂にシリカ等の無機絶縁フィラーを分散させた絶縁フィルムの硬化物から成る。絶縁層6は、絶縁層6用の樹脂フィルムを、下層の絶縁層3および導体層5上または下層の絶縁層6および導体層7上に積層した後、熱硬化させることにより形成される。ビアホール6aは、硬化した絶縁層6にレーザ加工を施すことにより形成される。
導体層7は、ビアホール6a内を完全に充填するようにして絶縁層6の表面およびビアホール6a内に被着されている。これにより、ビアホール6aを介して上下に位置する導体層7同士および導体層5と導体層7とが電気的に接続されている。導体層7は、絶縁層6上での厚みが、5〜25μm程度である。導体層7は、銅めっき層から成る。導体層7は、周知のセミアディティブ法により形成される。
ソルダーレジスト層8は、最表層の絶縁層6および導体層7の上に形成されている。ソルダーレジスト層8は、導体層7の一部を露出させる開口部を有している。ソルダーレジスト層8の厚みは、最表層の導体層7上で、5〜25μm程度である。ソルダーレジスト層8は、アクリル変性エポキシ樹脂等の感光性熱硬化性樹脂の硬化物から成る。ソルダーレジスト層8は、最表層の絶縁層6および導体層7の上にソルダーレジスト層8用の感光性樹脂ペーストを塗布するとともに、それを所定パターンに露光および現像した後、紫外線硬化および熱硬化させることにより形成される。
上面側のソルダーレジスト層8の開口部から露出する導体層7の一部は、メイン基板接続パッド9を形成している。メイン基板接続パッド9の大きさは、直径400μm程度である。メイン基板接続パッド9は、図示しないメイン基板に接続される。メイン基板は、半導体素子を検査する電気検査機器と配線基板20とを電気的に接続するための親基板であり、例えばプリント基板から構成される。
また、上面側のソルダーレジスト層8の開口部から露出する導体層7の一部は、部品接続パッド10を形成している。部品接続パッド10の大きさは、メイン基板接続パッド9と同等以上の大きさである。部品接続パッド10には、電子部品Eが搭載される。電子部品Eは、例えばコンデンサ素子である。
さらに、上面側のソルダーレジスト層8の開口部から露出する導体層7の一部は、認識マーク11を形成している。認識マーク11は、電子部品Eの搭載位置を認識するためのものである。電子部品Eの搭載には画像認識装置を備えた自動機が用いられる。自動機の画像認識装置で認識マーク11を認識し、その位置情報を基にして電子部品Eが自動で所定の部品接続パッド10上に位置決めされて搭載される。
下面側のソルダーレジスト層8の開口部から露出する導体層7の一部は、ピン接続パッド12を形成している。ピン接続パッド12には、半導体素子を検査するためのコンタクトピンPが接続される。コンタクトピンPは図示しない保持手段によりピン接続パッド12と接続するように保持されている。コンタクトピンPをウエハ上に形成された半導体素子の電極に接触されることにより、半導体素子の電気検査が行われる。
なお、この配線基板20においては、メイン基板接続パッド9および部品接続パッド10および認識マーク11ならびにピン接続パッド12の表面に、ニッケルやパラジウム、金等から成るめっき金属層が無電解めっきにより被着されている。このようなめっき金属層を被着させることで、メイン基板接続パッド9および部品接続パッド10および認識マーク11ならびにピン接続パッド12の酸化腐食が防止される。それにより各接続パッド9,10,12における接続信頼性が向上する。また、認識マーク11とその周囲とのコントラストが上がり認識マーク11の認識性が向上する。
ここで、上面側の最表層の導体層7の一部を図3に示す。図3においては、ソルダーレジスト層8の開口部の位置を点線で示している。上面側の最表層の導体層7は、ベタ状パターン7aと、長径が500μm程度の大きな円形パターン7bと、1辺の長さが500μm程度の四角形パターン7cと、直径が200μm以下の小さな円形パターン7dとを含んでいる。ベタ状パターン7aの一部と大きな円形パターン7bとは、メイン基板接続パッド9を形成している。ベタ状パターン7aの一部と四角形パターン7cとは、部品接続パッド10を形成している。小さな円形パターン7dは、認識マーク11を形成している。ベタ状パターン7aと、他のパターン7b,7c,7dとの間には、幅が50〜200μm程度の間隙が設けられている。ベタ状パターン7aと大きな円形パターン7bおよび四角形パターン7cとは互いに電気的に独立している。ベタ状パターン7aと小さな円形パターン7dとは、帯状の接続パターン7eにより互いに電気的に接続されている。これにより認識マーク11はベタ状パターン7aの一部から成るメイン基板接続パッド9および部品接続パッド10に電気的に接続されている。
このように、本例の配線基板20によれば、認識マーク11は、認識マーク11よりも大きな面積を有する接続パッド9,10の少なくとも1つに電気的に接続されていることから、その接続パッド9,10と同電位となる。そのため、認識マーク11の面積が接続パッド9,10よりも小さいにも拘わらず、認識マーク11の表面に無電解めっきによるめっき金属層が良好に被着される。したがって、認識マーク11の酸化腐食が有効に防止されるとともに、認識マーク11の認識性が高いものとなる。
なお、本発明は上述の実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能である。例えば、上述の実施形態の一例では、認識マーク11を形成するパターン7dをベタ状パターン7aに接続することによって接続パッド9,10の少なくとも一つに接続したが、図4に示すように、認識マーク11をその下層に位置する導体層7にビアホール6aを介して接続することによって接続パッド9,10の少なくとも一つに電気的に接続するようになしても良い。
3,6・・・絶縁層
5,7・・・導体層
9,10・・接続パッド
11・・・・・認識マーク

Claims (1)

  1. 絶縁層と導体層とを交互に複数積層して成り、上面に前記導体層の一部であるベタ状パターンと、該ベタ状パターンの一部を含む複数の接続パッドと、前記ベタ状パターンとの間に間隙を有して位置しており、前記接続パッドよりも面積の小さな認識マークとを有し、前記接続パッドおよび前記認識マークの表面に無電解めっきによるめっき金属層が被着されて成る配線基板であって、前記認識マークは、前記ベタ状パターンを介して前記接続パッドの少なくとも1つに電気的に接続されていることを特徴とする配線基板。
JP2015147318A 2015-07-27 2015-07-27 配線基板 Expired - Fee Related JP6510349B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015147318A JP6510349B2 (ja) 2015-07-27 2015-07-27 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015147318A JP6510349B2 (ja) 2015-07-27 2015-07-27 配線基板

Publications (2)

Publication Number Publication Date
JP2017028181A JP2017028181A (ja) 2017-02-02
JP6510349B2 true JP6510349B2 (ja) 2019-05-08

Family

ID=57950689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015147318A Expired - Fee Related JP6510349B2 (ja) 2015-07-27 2015-07-27 配線基板

Country Status (1)

Country Link
JP (1) JP6510349B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144197A (ja) * 1999-11-11 2001-05-25 Fujitsu Ltd 半導体装置、半導体装置の製造方法及び試験方法
JP2006294670A (ja) * 2005-04-06 2006-10-26 Renesas Technology Corp 半導体装置の製造方法
JP2014192176A (ja) * 2013-03-26 2014-10-06 Ngk Spark Plug Co Ltd 配線基板

Also Published As

Publication number Publication date
JP2017028181A (ja) 2017-02-02

Similar Documents

Publication Publication Date Title
JP4769022B2 (ja) 配線基板およびその製造方法
JP5138277B2 (ja) 配線基板およびその製造方法
JP5078687B2 (ja) 多層配線基板の製造方法
JP2008141109A (ja) 配線基板およびその製造方法
TWI414224B (zh) 雙面線路板之製作方法
JP2018032660A (ja) プリント配線板およびプリント配線板の製造方法
TW201644334A (zh) 配線基板及其編碼資訊的辨識方法
KR101847163B1 (ko) 인쇄회로기판 및 그 제조방법
CN107770946B (zh) 印刷布线板及其制造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JP4802155B2 (ja) 配線基板
US20120266463A1 (en) Method for manufacturing printed circuit board
JP6510349B2 (ja) 配線基板
KR20120046602A (ko) 인쇄회로기판 및 그 제조방법
JP2005229138A (ja) 配線基板
JP6259045B2 (ja) 配線基板の製造方法
JP7411354B2 (ja) プリント配線板およびその製造方法
JP2011009624A (ja) 配線基板
JP6121831B2 (ja) 配線基板
KR100754086B1 (ko) 프로브 카드 및 그 제조방법
KR101022869B1 (ko) 이미지센서 모듈용 인쇄회로기판의 제조방법
JP2018164023A (ja) キャビティ付き配線板およびその製造方法
JP2005340866A (ja) 配線基板
TWI594675B (zh) 電路板及其製作方法
JP2016024371A (ja) プリント配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190404

R150 Certificate of patent or registration of utility model

Ref document number: 6510349

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees