WO2013175840A1 - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2013175840A1
WO2013175840A1 PCT/JP2013/057746 JP2013057746W WO2013175840A1 WO 2013175840 A1 WO2013175840 A1 WO 2013175840A1 JP 2013057746 W JP2013057746 W JP 2013057746W WO 2013175840 A1 WO2013175840 A1 WO 2013175840A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
conductivity type
type semiconductor
silicon carbide
semiconductor device
Prior art date
Application number
PCT/JP2013/057746
Other languages
English (en)
French (fr)
Inventor
敦之 田中
憲幸 岩室
原田　信介
Original Assignee
富士電機株式会社
独立行政法人産業技術総合研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社, 独立行政法人産業技術総合研究所 filed Critical 富士電機株式会社
Priority to US14/403,422 priority Critical patent/US9673313B2/en
Publication of WO2013175840A1 publication Critical patent/WO2013175840A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Definitions

  • the present invention relates to a silicon carbide semiconductor device that uses silicon carbide, which is one of wide band gap materials, as a semiconductor to control high withstand voltage and large current, and a method for manufacturing the same.
  • a silicon (Si) single crystal has been used as a material for a power semiconductor element that controls a high breakdown voltage and a large current.
  • power semiconductor elements There are several types of power semiconductor elements, and they are properly used according to the application.
  • bipolar transistors and IGBTs insulated gate bipolar transistors
  • IGBTs insulated gate bipolar transistors
  • their use limit is a frequency of several kHz for bipolar transistors and 20 kHz for IGBTs.
  • a power MOSFET cannot be used with a large current, but can be used at a high speed of several MHz.
  • IGBTs and power MOSFETs there is a strong demand for power devices that have both high current and high speed in the market, and efforts are being made to improve IGBTs and power MOSFETs. At present, development has progressed almost to the limit of materials. It was.
  • FIG. 12 is a cross-sectional view of a general MOSFET.
  • An n ⁇ drift layer 102 is stacked on the n + substrate 101, a p base layer 103 is formed on the n ⁇ drift layer 102, and an n + source layer 104 is selectively formed on the surface layer of the p base layer 103. Is forming.
  • a gate electrode 107 is formed on the n ⁇ drift layer 102, the p base layer 103, and the n + source layer 104 with a gate insulating film 106 interposed therebetween.
  • SiC silicon carbide
  • This SiC is a chemically very stable material, has a wide band gap of 3 eV, and can be used extremely stably as a semiconductor even at high temperatures.
  • the maximum electric field strength is one digit or more larger than silicon. Since SiC is likely to exceed the material limit in silicon, future growth in power semiconductor applications such as MOSFETs is greatly expected. Due to the small on-resistance, a vertical SiC-MOSFET having a further low on-resistance while maintaining high breakdown voltage characteristics is expected.
  • the cross-sectional structure of a general SiC-MOSFET is the same as that of silicon (FIG. 12).
  • the n - surface layer of the p base layer 103 which is stacked on the drift layer 102, to form a selectively n + source layer 104, n - drift layer 102 and the p base layer 103 and n + source layer 104,
  • a gate electrode 107 is formed thereon via a gate insulating film 106, and a drain electrode 108 is formed on the back surface of the substrate 101.
  • the SiC-MOSFET formed in this way is an element capable of high-speed switching with a low on-resistance as a switching device.
  • it is expected to be used in power conversion devices such as an inverter for motor control and an uninterruptible power supply (UPS).
  • UPS uninterruptible power supply
  • SiC is a wide band gap semiconductor material, as described above, the breakdown electric field strength is about 10 times higher than that of silicon, and the on-resistance is expected to be sufficiently small.
  • JP 2010-177454 A JP 2010-87126 A JP 2009-105177 A JP-A-8-102495 JP-A-4-239137
  • SiC has a breakdown electric field strength of a semiconductor 10 times higher than that of a silicon device
  • the load of an electric field on an oxide film when a high voltage is applied is particularly larger than that of a silicon device.
  • the silicon power device does not become a problem because the breakdown electric field strength of silicon is reached before a large electric field is applied to the oxide film. That is, the problem with SiC is that the oxide film is destroyed by applying a large electric field.
  • a large electric field strength is applied to the gate oxide film 106 of the SiC-MOSFET shown in FIG. 12, and if the gate oxide film 106 is destroyed, a serious problem arises in reliability. The same applies to not only SiC-MOSFETs but also SiC-IGBTs.
  • the present invention provides a silicon carbide semiconductor device having a low on-resistance and a reliability without a gate oxide film being destroyed even when a high voltage is applied, and a method for manufacturing the same. Objective.
  • a silicon carbide semiconductor device has the following characteristics.
  • a semiconductor device structure is formed inside a semiconductor substrate, and includes an electrode for making electrical contact with the semiconductor device structure, and an electrode pad for making electrical contact with the electrode from the outside, and a lower portion of the electrode pad
  • the semiconductor device structure is also formed on the semiconductor substrate.
  • the semiconductor device structure includes a first conductivity type semiconductor substrate, a first conductivity type semiconductor layer having a low impurity concentration is formed on the semiconductor substrate, and a high impurity concentration first layer is formed on the semiconductor layer of the first conductivity type.
  • a two-conductivity type semiconductor layer is selectively formed.
  • a second conductivity type base layer having a low impurity concentration is formed on the surface of the second conductivity type semiconductor layer, and a first conductivity type source region is selectively formed on the surface layer of the base layer.
  • a well region of the first conductivity type is formed so as to penetrate the base layer from the surface and reach the semiconductor layer of the first conductivity type.
  • a control electrode is formed on the surface of the base layer sandwiched between the source region and the well region via a gate insulating film.
  • a part of the second conductivity type semiconductor layer of each of the different cells is coupled to each other in a region below the well region.
  • the electrode pad is a gate pad.
  • the crystallographic plane index of the semiconductor substrate of the first conductivity type is a plane parallel to the (000-1) plane or a plane tilted within 10 degrees.
  • the crystallographic plane index of the first conductivity type semiconductor substrate is a plane parallel to the (0001) plane or a plane tilted within 10 degrees.
  • the source region of the gate pad portion is electrically coupled to the source region of the semiconductor device structure other than the gate pad portion by the well region.
  • the source region is sandwiched between second conductivity type regions.
  • the source region of the gate pad portion is formed in a straight line.
  • the source region of the gate pad portion is formed in a polygonal mesh shape.
  • the method for manufacturing a silicon carbide semiconductor device has the following characteristics.
  • the silicon carbide semiconductor device includes a first conductivity type semiconductor substrate, a first conductivity type semiconductor layer having a low impurity concentration is formed on the semiconductor substrate, and a high impurity concentration first layer is formed on the semiconductor layer of the first conductivity type.
  • a two-conductivity type semiconductor layer is selectively formed.
  • a second conductivity type base layer having a low impurity concentration is formed on the surface of the second conductivity type semiconductor layer, and a first conductivity type source region is selectively formed on the surface layer of the base layer.
  • a well region of the first conductivity type is formed so as to penetrate the base layer from the surface and reach the semiconductor layer of the first conductivity type, and on the surface of the base layer sandwiched between the source region and the well region
  • a control electrode is formed through the gate insulating film.
  • a part of the second conductivity type semiconductor layer of each of the different cells is coupled to each other in a region below the well region.
  • the semiconductor layer of the first conductivity type is formed on the semiconductor substrate by epitaxial growth.
  • the second conductivity type semiconductor layer is selectively formed on the surface of the first conductivity type semiconductor layer by an ion implantation method, and the first conductivity type semiconductor layer and the second conductivity type semiconductor layer are formed.
  • the base layer is formed on the substrate by an epitaxial growth method.
  • the source region and the well region reaching the first conductivity type semiconductor layer from the surface through the base layer are selectively formed on the surface layer of the base layer by ion implantation.
  • the gate oxide film is not destroyed, and there is an effect that the on-resistance can be reduced with reliability.
  • FIG. 1 is a cross-sectional view showing a manufacturing process of the SiC-MOSFET of Example 1 of the present invention.
  • FIG. 2 is a plan view showing the arrangement of the p + layer and the cell of the SiC-MOSFET according to the first embodiment of the present invention.
  • FIG. 3 is a chart showing the measurement results of the electrical characteristics of the SiC-MOSFET prepared by each example of the present invention.
  • FIG. 4 is a table showing the actual measurement results of the device breakdown voltage when the device breakdown voltage and the width of the n-type striking layer are changed between Example 1 and the comparative example.
  • FIG. 5 is a table showing the measurement results of the load short-circuit withstand capability of the SiC-MOSFET of Example 1.
  • FIG. 1 is a cross-sectional view showing a manufacturing process of the SiC-MOSFET of Example 1 of the present invention.
  • FIG. 2 is a plan view showing the arrangement of the p + layer and the cell of the SiC-MOSFET according to the first
  • FIG. 6 is a table showing the evaluation results of the turn-off breakdown resistance of the SiC-MOSFET of Example 1.
  • FIG. 7 is a diagram showing a device structure under the gate pad of the SiC-MOSFET of the first embodiment.
  • FIG. 8 is a diagram showing another device structure under the gate pad of the SiC-MOSFET of the first embodiment.
  • FIG. 9 is a diagram showing the arrangement of the p + layer and the cell of the SiC-MOSFET according to the third embodiment of the present invention.
  • FIG. 10 is a chart showing turn-off switching waveforms of the SiC-MOSFETs of the respective examples.
  • FIG. 11 is a chart showing the turn-on switching waveform of the SiC-MOSFET of each example.
  • FIG. 12 is a cross-sectional view of a general MOSFET.
  • FIG. 13 shows a cross-sectional structure of a conventional silicon superjunction MOSFET.
  • FIG. 14 shows a cross-sectional structure of a conventional silicon superjunction MOSFET. (Multi-epi method)
  • FIG. 15 shows a cross-sectional structure of a conventional silicon superjunction MOSFET. (Trench filling method)
  • FIG. 1 is a cross-sectional view showing a manufacturing process of the SiC-MOSFET of Example 1 of the present invention.
  • A) of FIG. 1 is a sectional view of a portion p + layer is not bound,
  • (b) are cross-sectional views of a portion p + layer is bonded.
  • a vertical planar gate MOSFET a silicon carbide (SiC) is used as a semiconductor material, and a MOSFET having an element withstand voltage of 1200 V is shown.
  • SiC silicon carbide
  • MOSFET having an element withstand voltage of 1200 V is shown.
  • an n + type (first conductivity type) SiC semiconductor substrate 1 is prepared.
  • a p + type semiconductor substrate 1 is used.
  • a low-resistance SiC semiconductor substrate 1 containing about 2 ⁇ 10 19 cm ⁇ 3 of nitrogen as an impurity is used.
  • This n + -type semiconductor substrate 1 has an n ⁇ -type containing about 1.8 ⁇ 10 16 cm ⁇ 3 of nitrogen on a plane whose crystallographic plane index is inclined by 4 degrees with respect to the (000-1) plane.
  • a SiC layer 2 of the first conductivity type is stacked by epitaxial growth of about 10 ⁇ m.
  • a second conductivity type p + layer 3 having a width of 13 ⁇ m and a depth of 0.5 ⁇ m is formed on the SiC layer 2 by ion implantation.
  • aluminum is used as the ions at that time.
  • the dose was set so that the impurity concentration was 1.0 ⁇ 10 18 cm ⁇ 3 .
  • a part of the p + layer 3 is coupled to another cell 20 under the n-type napping layer 6 of the first conductivity type described later (see (4) in FIG. 1B).
  • a second conductivity type p base layer 4 is formed on the p + layer 3 and the n ⁇ type SiC layer 2 to a thickness of 0.5 ⁇ m by epitaxial growth.
  • the impurity at that time was aluminum, and the impurity concentration was set to 2.0 ⁇ 10 16 cm ⁇ 3 .
  • nitrogen ions are selectively implanted so as to be 5.0 ⁇ 10 16 cm ⁇ 3 , a depth of 1.5 ⁇ m, and a width of 2.0 ⁇ m.
  • the first conductivity type n + source layer 7 and the second conductivity type p + contact layer 8 are selectively formed in the p base layer 4.
  • a gate oxide film is formed by thermal oxidation with a thickness of 100 nm, and annealed in the vicinity of 1000 ° C. in a hydrogen atmosphere. Then, a polycrystalline silicon layer doped with phosphorus is formed as a gate electrode 9 on the gate oxide film and patterned.
  • a phosphorous glass film having a thickness of 1.0 ⁇ m is formed as the interlayer insulating film 10 and patterned, followed by heat treatment. Further, a surface electrode (source electrode) 11 is formed by depositing aluminum containing 1% silicon on the surface with a thickness of 5 ⁇ m by sputtering. A nickel film was formed on the back surface of the device, and after heat treatment at 970 ° C., a back electrode 12 made of titanium, nickel, and gold was formed. Thereafter, a protective film is added to the surface to complete the device.
  • FIG. 2 is a plan view showing the arrangement of the p + layer and the cell of the SiC-MOSFET according to the first embodiment of the present invention.
  • the n + layers 6 are coupled to each other from the corners of the p + layer 3 toward the corners of the other cells 20 by the coupling portions 3 a.
  • each cell 20 is created with a hexagonal cell pattern. Not only this but each cell 20 is good also as a square cell.
  • FIG. 3 is a chart showing the measurement results of the electrical characteristics of the SiC-MOSFET prepared by each example of the present invention.
  • the chip size of the embodiment of the present invention is 3 mm square, the active area is 5.27 mm 2 , and the rated current is 25A.
  • the on-resistance (RonA) is a sufficiently low value of 2.8 m ⁇ cm 2, and the initial device breakdown voltage is 1450 V, indicating sufficiently good characteristics as a 1200 V device.
  • FIG. 4 is a table showing the actual measurement results of the device breakdown voltage when the device breakdown voltage and the width of the n-type striking layer are changed between Example 1 and the comparative example.
  • the comparative example is a SiC-MOSFET in which the p + layer 3 is not coupled between cells at all.
  • the concentration thickness of each layer of the element is as described above.
  • Example 1 of the present invention achieves a high breakdown voltage characteristic of 1400 V or higher, which is a sufficient breakdown voltage characteristic for a 1200 V device.
  • the on-resistance is the same in both Example 1 and Comparative Example, and it has been found that forming a cell under the gate pad as in Example 1 is effective in reducing the on-resistance.
  • the distance between the p + layers 3 is set to 1.0 ⁇ m or less, and the napping layer 6 has a bounce concentration. It has been found that it must be reduced to one fifth.
  • the on-resistance in the comparative example under this condition showed an extremely high value of 10.8 m ⁇ cm 2 . Thereby, the present invention has a smaller on-resistance than that of the comparative example, and can simultaneously improve the element withstand voltage characteristic.
  • FIG. 5 is a chart showing the measurement results of the load short-circuit withstand capability of the SiC-MOSFET of Example 1.
  • FIG. 6 is a chart showing the evaluation results of the turn-off breakdown resistance of the SiC-MOSFET of Example 1.
  • the source-drain voltage was clamped at 1630 V (Vds clamp in FIG. 6), and it was confirmed that 100 A (four times the rated current) could be turned off at 150 ° C. without destruction. From this, it can be seen that Example 1 is an element that achieves a low on-resistance and has extremely large load short-circuit withstand capability and turn-off capability.
  • the withstand voltage of the SiC-MOSFET of the comparative example was evaluated, so that the load short circuit withstand capability and the turn-off withstand capability were significantly inferior to those of the device of Example 1 (see FIG. 3).
  • the crystallographic plane index of the n-type semiconductor substrate 1 is similarly formed on the surfaces inclined by 0 °, 2 °, 8 °, and 10 ° with respect to the (000-1) plane. Even in the fabricated element, there was almost no change in characteristics and it was good.
  • FIG. 7 is a view showing a device structure under the gate pad of the SiC-MOSFET of the first embodiment.
  • 7A is a plan view
  • FIG. 7B is a sectional view taken along the line AA in FIG. 7A
  • FIG. 7C is a sectional view taken along the line BB in FIG. 7A, omitting the gate electrode and the oxide film. It is.
  • the n-type semiconductor is electrically connected from the source region 71 under the source pad under the gate pad.
  • the source region 70 is formed.
  • This n-type semiconductor source region 70 must be separated from the n-type semiconductor region 73 to be a well by a p-type semiconductor region 72.
  • the source region 70 under the gate pad is in a straight line, and a p layer (second conductivity type region) 74 for protecting the gate oxide film is provided orthogonal to the source region 70.
  • FIG. 8 is a view showing another device structure under the gate pad of the SiC-MOSFET of the first embodiment.
  • 8A is a plan view
  • FIG. 8B is a cross-sectional view taken along the line CC of FIG. 8A.
  • the gate electrode and the oxide film are omitted.
  • a source region 71 under the gate pad is formed in a hexagonal mesh pattern.
  • a p layer 74 for protecting the gate oxide film is floating in the center of the hexagonal source region 70.
  • the shape of the source region 71 is not limited to a hexagon and can be a polygon.
  • the device utilization area within the same device area can be increased, and the on-resistance can be reduced.
  • Example 2 In Example 2 of the present invention, a 1200 V, 25 A SiC-MOSFET was fabricated by the same manufacturing process as in Example 1.
  • the crystallographic plane index of the n-type semiconductor substrate 1 is an n-type SiC layer containing about 1.8 ⁇ 10 16 cm ⁇ 3 of nitrogen on a plane inclined by 4 degrees with respect to the (0001) plane. 2 is epitaxially grown by about 10 ⁇ m.
  • Other processes and the cell structure are the same as those in the first embodiment.
  • the electrical characteristic evaluation result of the element of Example 2 is shown in FIG. 3 above, and the on-resistance increases by about 55% compared to Example 1, but it is sufficiently low for normal SiC-MOSFET. It can be seen that the resistance characteristic is exhibited.
  • the n-type SiC layer 2 is similarly formed on a surface inclined by 0 °, 2 °, 8 °, and 10 ° with respect to the (0001) plane of the crystallographic plane index of the n-type semiconductor substrate 1.
  • Example 3 In Example 3 of the present invention, a 1200 V, 25 A SiC-MOSFET was manufactured by the same manufacturing process as in Example 1.
  • the crystallographic plane index of the n-type semiconductor substrate 1 is about 10 ⁇ m of an n-type SiC layer 2 containing about 1.8 ⁇ 10 16 cm ⁇ 3 of nitrogen on a plane inclined by 4 degrees with respect to the (000-1) plane. Epitaxial growth.
  • FIG. 9 is a diagram showing the arrangement of the p + layer and the cell of the SiC-MOSFET according to the third embodiment of the present invention.
  • the cells are formed in a stripe pattern. Therefore, the arrangement of the p + layer 3 is coupled by the coupling portion 3a of the p + layer 3 between the cells 20, 20.
  • Other steps are the same as those in the first embodiment.
  • the electrical property evaluation results of the fabricated device are shown in FIG. 3 and the on-resistance increases by about 10% compared to Example 1, but the on-resistance characteristics are sufficiently low for a normal SiC-MOSFET. It can be seen that high breakdown voltage characteristics are exhibited.
  • Example 4 A manufacturing method of Example 4 of the present invention will be described. First, an n-type SiC semiconductor substrate 1 is prepared. A low resistance SiC semiconductor substrate 1 containing about 2 ⁇ 10 19 cm ⁇ 3 of nitrogen as an impurity was used. Next, the crystallographic plane index of the n-type semiconductor substrate 1 is an n-type SiC layer 2 containing about 1.8 ⁇ 10 16 cm ⁇ 3 of nitrogen on a plane inclined by 4 degrees with respect to the (000-1) plane. Is grown about 10 ⁇ m epitaxially. Next, a p + layer 3 having a width of 13 ⁇ m and a thickness of 0.5 ⁇ m is formed on the n-type SiC layer 2 by an epitaxial method.
  • Aluminum was used as impurity ions at that time.
  • the dose was set so that the impurity concentration was 1.0 ⁇ 10 18 cm ⁇ 3 .
  • a part of the p + layer 3 is coupled to each other under the n-turnback layer 6 (see FIG. 2).
  • a hexagonal cell pattern is used, but there is no problem even with a quadrangular cell.
  • the distance between the p + layer 3 of a portion not bonded in between the p + layer 3 was set to 2 [mu] m.
  • the p base layer 4 is formed on the p + layer 3 and the n-type SiC layer 2 to a thickness of 0.5 ⁇ m by an epitaxial growth method.
  • the impurity at that time was aluminum, and the impurity concentration was set to 2.0 ⁇ 10 16 cm ⁇ 3 .
  • nitrogen ions are selectively implanted as the n-back layer 6 to selectively form the n + source layer 7 and the p + contact layer 8 in the p base layer 4.
  • the concentration, thickness, and width of the n-turnback layer 6 are the same as those in the first embodiment.
  • activation annealing is performed.
  • the heat treatment temperature and time during activation annealing are 1620 ° C. and 2 minutes, respectively.
  • a gate oxide film having a thickness of 100 nm is formed by thermal oxidation, and annealed in the vicinity of 1000 ° C. in a hydrogen atmosphere.
  • a film was formed with a thickness of 5 ⁇ m by sputtering.
  • a nickel film was formed on the back surface of the device, and after heat treatment at 970 ° C., a back electrode 12 made of titanium, nickel, and gold was formed. Then, a protective film is added to the surface to complete the device.
  • FIG. 3 shows the measurement results of the electrical characteristics of the SiC-MOSFET of Example 4 created in this way.
  • the chip size is 3 mm square, the active area is 5.27 mm 2 , and the rated current is 25A.
  • the on-resistance (RonA) is a sufficiently low value of 2.85 m ⁇ cm 2, and the initial device breakdown voltage is 1455 V, which is sufficiently good for a 1200 V device.
  • the crystallographic plane index of the n-type semiconductor substrate 1 was similarly formed on a plane inclined at 0 °, 2 °, 8 °, and 10 ° with respect to the (000-1) plane. As a result of evaluation, there was almost no change in characteristics, and it was good.
  • Example 5 In Example 5, a 1200 V, 25 A SiC-MOSFET was manufactured by the same manufacturing process as in Example 4. However, in Example 5, the crystallographic plane index of the n-type semiconductor substrate 1 is n-type SiC containing about 1.8 ⁇ 10 16 cm ⁇ 3 of nitrogen on a plane inclined by 4 degrees with respect to the (0001) plane. Layer 2 was epitaxially grown by about 10 ⁇ m. The other steps are exactly the same as in Example 4.
  • FIG. 4 shows the result of evaluating the electrical characteristics of the manufactured element. Although the on-resistance increases by about 50% with respect to Example 4, it can be seen that the on-resistance characteristics are sufficiently low for a normal SiC-MOSFET.
  • the crystallographic plane index of the n-type semiconductor substrate 1 was similarly formed on a plane inclined at 0 °, 2 °, 8 °, and 10 ° with respect to the (0001) plane. As a result, there was almost no change in characteristics and it was good.
  • FIG. 10 is a chart showing the turn-off switching waveform of the SiC-MOSFET in each embodiment
  • FIG. 11 is a chart showing the turn-on switching waveform of the SiC-MOSFET in each embodiment.
  • 7 shows the switching loss evaluation of SiC-MOSFETs produced in Examples 1 to 5.
  • (A) is a measurement result at room temperature (RT)
  • (b) is a measurement result at a temperature of 200 degrees.
  • Turn-on loss and turn-off loss could be reduced, and good waveforms were obtained for both turn-on and turn-off switching.
  • both turn-on and turn-off losses can be reduced by 60% or more with respect to the same rated Si-IGBT (1200 V, 25 A).
  • the impurity concentration in the n-type semiconductor layer and the n-type semiconductor well region is greatly increased to sufficiently reduce the on-resistance, or the distance between the p-type semiconductor layer and the base layer is increased.
  • the on-resistance is sufficiently lowered or a high voltage is applied between the source and the drain (the source is 0 V and the + voltage is applied to the drain)
  • the gate oxide film on the n-type semiconductor well region is applied. A large electric field is not applied and a sufficient element breakdown voltage can be maintained. This is because the depletion layer tends to spread laterally along the p + contact layer.
  • the depletion layer is likely to spread even if the impurity concentration of the n-type semiconductor layer and the n-type semiconductor well region is set higher than that of the conventional Si-MOSFET.
  • the on-resistance can be reduced while maintaining a sufficient device breakdown voltage.
  • the p-type base layer when the p-type base layer is formed by the epitaxial growth method, it can be flattened to the extent that there is almost no surface roughness, so that the mobility of the MOSFET portion on the surface becomes extremely high, and as a result, the on-resistance can be further reduced. it can.
  • the crystallographic plane index of the n-type semiconductor substrate is a plane parallel to the (000-1) plane or within 10 degrees, or the crystallographic plane of the n-type semiconductor substrate.
  • the effective element area can be increased and the on-resistance can be reduced without requiring a complicated hierarchical electrode structure. become able to.
  • the MOSFET is described as an example of the silicon carbide semiconductor device of the present invention, but the present invention is not limited to this.
  • the present invention can be similarly applied to an IGBT, and even when a high voltage is applied, the gate oxide film is not destroyed and has reliability and low on-resistance.
  • power devices such as MOSFETs and IGBTs that have a low on-resistance, a large breakdown resistance, and a high-speed switching characteristic while maintaining a sufficient element breakdown voltage characteristic regardless of the crystal plane orientation of the substrate. It becomes possible to provide.
  • the present invention can be applied to all power devices using a SiC substrate, and is useful for manufacturing MOSFETs and IGBTs.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

　炭化珪素半導体装置は、第１導電型の半導体基板（１）上に形成された低不純物濃度の第１導電型の半導体層（２）と、第１導電型の半導体層（２）に選択的に形成された高不純物濃度の第２導電型の半導体層（３）と、第２導電型の半導体層（３）の表面に形成された低不純物濃度の第２導電型のベース層（４）と、ベース層（４）の表面層に選択的に形成された第１導電型のソース領域（７）と、表面からベース層（４）を貫通して第１導電型の半導体層（２）に達する第１導電型のウェル領域（６）と、ソース領域（７）とウェル領域（６）とに挟まれたベース層（４）の表面にゲート絶縁膜を介して形成されたゲート電極（９）とを有する。異なるセルのそれぞれの第２導電型の半導体層（３）の一部同士を、ウェル領域（６）の下の領域で互いに結合部（３ａ）により結合させることで、高電圧印加時においても、ゲート酸化膜が破壊されずに信頼性を有し、低オン抵抗化できる。

Description

炭化珪素半導体装置およびその製造方法
　本発明は、ワイドバンドギャップ材料のひとつである炭化珪素を半導体として用い高耐圧大電流を制御する炭化珪素半導体装置およびその製造方法に関する。
　高耐圧、大電流を制御するパワー半導体素子の材料として、従来はシリコン（Ｓｉ）単結晶が用いられていた。パワー半導体素子はいくつかの種類があり、用途に合わせてそれらが使い分けられている。例えば、バイポーラトランジスタやＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）は、電流密度は多く取れるものの高速でのスイッチングができず、バイポーラトランジスタでは、数ｋＨｚ、ＩＧＢＴでは２０ｋＨｚ程度の周波数がその使用限界である。一方、パワーＭＯＳＦＥＴは、大電流は取れないものの、数ＭＨｚと高速に使用できる。しかしながら、市場では大電流と高速性を兼ね備えたパワーデバイスへの要求が強く、ＩＧＢＴやパワーＭＯＳＦＥＴの改良に力が注がれてきており、現在では、ほぼ材料限界に近いところまで開発が進んできた。
　図１２は、一般的なＭＯＳＦＥＴの断面図である。ｎ+基板１０１上にｎ-ドリフト層１０２を積層形成し、このｎ-ドリフト層１０２上に、ｐベース層１０３を形成し、このｐベース層１０３の表面層に選択的にｎ+ソース層１０４を形成している。そして、ｎ-ドリフト層１０２と、ｐベース層１０３、ならびにｎ+ソース層１０４の上に、ゲート絶縁膜１０６を介してゲート電極１０７が形成されている。
　さらに、近年では超接合型ＭＯＳＦＥＴが注目を浴びている。図１３～１５に代表的な素子の断面構造を示す。超接合型ＭＯＳＦＥＴとしては、例えば下記非特許文献１が開示され、ＣｏｏｌＭＯＳＦＥＴとして下記非特許文献２が開示されている。これらの技術では、ｎ-ドリフト層に縦方向にｐ層１１０を柱状構造に形成することで、ソース・ドレイン間の耐圧特性を劣化させることなく、オン抵抗を格段に向上できる。
　また、パワー半導体素子の観点からの材料検討も行われ、下記非特許文献３に開示されているように、炭化珪素（ＳｉＣ）が次世代のパワー半導体素子として、低オン電圧、高速・高温特性に優れた素子として最近注目を集めている。このＳｉＣは、化学的に非常に安定な材料であり、バンドギャップが３ｅＶと広く、高温でも半導体として極めて安定的に使用できる。また、最大電界強度もシリコンより１桁以上大きい。ＳｉＣは、シリコンにおける材料限界を超える可能性が大きいことから、パワー半導体用途、例えば、ＭＯＳＦＥＴにおける今後の伸長が大きく期待される。そして、そのオン抵抗が小さいことにより、高耐圧特性を維持したまま、より一層の低オン抵抗を有する縦型ＳｉＣ－ＭＯＳＦＥＴが期待されている。
　一般的なＳｉＣ－ＭＯＳＦＥＴの断面構造についても、シリコンと同様（図１２）に示すものである。ｎ-ドリフト層１０２の上に積層されたｐベース層１０３の表面層に、選択的にｎ+ソース層１０４を形成し、ｎ-ドリフト層１０２とｐベース層１０３、ならびにｎ+ソース層１０４の上に、ゲート絶縁膜１０６を介してゲート電極１０７が形成されて、基板１０１の裏面にドレイン電極１０８が形成される。
　このように形成されたＳｉＣ－ＭＯＳＦＥＴは、スイッチングデバイスとして、低オン抵抗で高速スイッチングが可能な素子である。例えば、モータコントロール用インバータや無停電電源装置（ＵＰＳ）などの電力変換装置に活用されることが期待されている。ＳｉＣは、ワイドバンドギャップ半導体材料であるために、上述したように、破壊電界強度がシリコンの約１０倍と高く、オン抵抗が十分小さくなることが期待される。
　また、さらなる低オン抵抗化についての施策について、有効素子面積を広げる上でゲートパッド下の領域にも素子構造を作り込む方法が開示されている（例えば、下記特許文献１～５参照。）。
特開２０１０－１７７４５４号公報 特開２０１０－８７１２６号公報 特開２００９－１０５１７７号公報 特開平８－１０２４９５号公報 特開平４－２３９１３７号公報
Ｆｕｊｉｈｉｒａ　ｅｔ　ａｌ，ＪＪＡＰ　ｖｏｌ．３６　ｐａｒｔ１　ｎｏ．１０，ｐｐ．６２５４，１９９７ Ｄｅｂｏｙ　ｅｔ　ａｌ，ＩＥＥＥ　ＩＥＤＭ　１９９８，ｐｐ．６８３ ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎ　ｏｎ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ　Ｖｏｌ．３６，ｐ．１８１１，１９８９
　しかしながら、ＳｉＣは、半導体の破壊電界強度がシリコン素子に比べて１０倍高くなることから、特に、高電圧印加時の酸化膜への電界の負荷もシリコン素子に比べて大きくなる。このため、シリコンパワーデバイスでは酸化膜に大きな電界が加わる前にシリコンの破壊電界強度に達するために問題にならなかったことがＳｉＣでは新たに生じる。すなわち、ＳｉＣでは大きな電界が加わることにより、酸化膜が破壊されることが問題となる。図１２に示すＳｉＣ－ＭＯＳＦＥＴのゲート酸化膜１０６に大きな電界強度が印加されることとなり、ゲート酸化膜１０６が破壊されると信頼性に大きな問題が生じる。これは、ＳｉＣ－ＭＯＳＦＥＴだけでなく、ＳｉＣ－ＩＧＢＴでも同様である。
　また、上述したゲートパッド下の素子は、ゲートパッドと素子外部を接続する際に損傷を受けやすいことから、低オン抵抗化のための構造は具体化されていない。
　本発明は、上記課題に鑑み、高電圧印加時においても、ゲート酸化膜が破壊されることがなく信頼性を有し、低オン抵抗を有する炭化珪素半導体装置およびその製造方法を提供することを目的とする。
　上記目的を達成するため、本発明にかかる炭化珪素半導体装置は、次の特徴を有する。半導体基板内部に半導体装置構造が作り込まれ、前記半導体装置構造に電気的接触をとるための電極と、外部から前記電極と電気的接触をとるための電極パッドとを備え、前記電極パッドの下部の前記半導体基板にも前記半導体装置構造が作成されている。前記半導体装置構造は、第１導電型の半導体基板を備え、前記半導体基板上に低不純物濃度の第１導電型の半導体層が形成され、前記第１導電型の半導体層に高不純物濃度の第２導電型の半導体層が選択的に形成されている。前記第２導電型の半導体層の表面に低不純物濃度の第２導電型のベース層が形成され、前記ベース層の表面層に第１導電型のソース領域が選択的に形成されている。表面から前記ベース層を貫通して前記第１導電型の半導体層に達するように第１導電型のウェル領域が形成されている。前記ソース領域と前記ウェル領域とに挟まれた前記ベース層の表面にゲート絶縁膜を介して制御電極が形成されている。そして、異なるセルのそれぞれの前記第２導電型の半導体層の一部同士が、前記ウェル領域の下の領域で互いに結合されている。
　また、前記電極パッドがゲートパッドであることを特徴とする。
　また、前記第１導電型の半導体基板の結晶学的面指数は（０００－１）面に対して平行な面もしくは１０度以内に傾いた面であることを特徴とする。
　また、前記第１導電型の半導体基板の結晶学的面指数は（０００１）面に対して平行な面もしくは１０度以内に傾いた面であることを特徴とする。
　また、前記ゲートパッド部分の前記ソース領域が前記ウェル領域によって、前記ゲートパッドの部分以外の前記半導体装置構造のソース領域と電気的に結合されていることを特徴とする。
　また、前記ソース領域が第２導電型領域に挟まれてなることを特徴とする。
　また、前記ゲートパッド部分の前記ソース領域が直線状に形成されたことを特徴とする。
　また、前記ゲートパッド部分の前記ソース領域が多角形の網の目状に形成されたことを特徴とする。
　また、本発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。炭化珪素半導体装置は、第１導電型の半導体基板を備え、前記半導体基板上に低不純物濃度の第１導電型の半導体層が形成され、前記第１導電型の半導体層に高不純物濃度の第２導電型の半導体層が選択的に形成されている。前記第２導電型の半導体層の表面に低不純物濃度の第２導電型のベース層が形成され、前記ベース層の表面層に第１導電型のソース領域が選択的に形成されている。表面から前記ベース層を貫通して前記第１導電型の半導体層に達するように第１導電型のウェル領域が形成され、前記ソース領域と前記ウェル領域とに挟まれた前記ベース層の表面にゲート絶縁膜を介して制御電極が形成されている。そして、異なるセルのそれぞれの前記第２導電型の半導体層の一部同士が、前記ウェル領域の下の領域で互いに結合されている。このような炭化珪素半導体装置を製造する製造方法であって、前記半導体基板上に前記第１導電型の半導体層をエピタキシャル成長により形成する。続いて、前記第１導電型の半導体層の表面に前記第２導電型の半導体層をイオン注入法により選択的に形成し、前記第１導電型の半導体層と前記第２導電型の半導体層の上に、前記ベース層をエピタキシャル成長法により形成する。さらに、前記ベース層の表面層に前記ソース領域と、表面から前記ベース層を貫通して前記第１導電型の半導体層に達する前記ウェル領域とをイオン注入法により選択的に形成する。
　上記構成によれば、ソース・ドレイン間に高電圧を印加しても、ｎ型半導体ウェル領域の上のゲート酸化膜に大きな電界がかからず十分な素子耐圧を保持することができる。同様に、ｎ型半導体層ならびにｎ型半導体ウェル領域の不純物濃度を大きく上げて、オン抵抗を十分下げた場合でも十分な素子耐圧を保持することができる。
　本発明によれば、高電圧印加時においても、ゲート酸化膜が破壊されることがなく信頼性を有し、低オン抵抗化できるという効果を奏する。
図１は、本発明の実施例１のＳｉＣ－ＭＯＳＦＥＴの製造工程を示す断面図である。 図２は、本発明の実施例１のＳｉＣ－ＭＯＳＦＥＴのｐ+層とセルの配置を表す平面図である。 図３は、本発明の各実施例により作成したＳｉＣ－ＭＯＳＦＥＴの電気特性の測定結果を示す図表である。 図４は、実施例１と比較例の素子耐圧およびｎ打ち返し層の幅を変えた時の素子耐圧の実測結果を示す図表である。 図５は、実施例１のＳｉＣ－ＭＯＳＦＥＴの負荷短絡耐量の測定結果を示す図表である。 図６は、実施例１のＳｉＣ－ＭＯＳＦＥＴのターンオフ破壊耐量の評価結果を示す図表である。 図７は、実施例１のＳｉＣ－ＭＯＳＦＥＴのゲートパッド下の装置構造を示す図である。 図８は、実施例１のＳｉＣ－ＭＯＳＦＥＴのゲートパッド下の他の装置構造を示す図である。 図９は、本発明の実施例３のＳｉＣ－ＭＯＳＦＥＴのｐ+層とセルの配置を表す図である。 図１０は、各実施例のＳｉＣ－ＭＯＳＦＥＴのターンオフスイッチング波形を示す図表である。 図１１は、各実施例のＳｉＣ－ＭＯＳＦＥＴのターンオンスイッチング波形を示す図表である。 図１２は、一般的なＭＯＳＦＥＴの断面図である。 図１３は、従来のシリコン超接合ＭＯＳＦＥＴ断面構造を示す図である。 図１４は、従来のシリコン超接合ＭＯＳＦＥＴ断面構造を示す図である。（マルチエピ法） 図１５は、従来のシリコン超接合ＭＯＳＦＥＴ断面構造を示す図である。（トレンチ埋め込み法）
　以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置およびその製造方法の好適な実施例を詳細に説明する。
（実施例１）
　図１は、本発明の実施例１のＳｉＣ－ＭＯＳＦＥＴの製造工程を示す断面図である。図１の（ａ）はｐ+層が結合していない部分の断面図、（ｂ）は、ｐ+層が結合している部分の断面図である。
　本実施例では、縦型プレーナーゲートＭＯＳＦＥＴとして、半導体材料として炭化珪素（ＳｉＣ）を用い、素子耐圧１２００ＶのＭＯＳＦＥＴを示している。はじめに、（１）に示すように、ｎ+型（第１導電型）のＳｉＣ半導体基板１を用意する。ＩＧＢＴの場合には、ｐ+型の半導体基板１を用いる。ここでは、不純物として窒素を２×１０19ｃｍ-3程度含む低抵抗のＳｉＣ半導体基板１とした。このｎ+型半導体基板１の結晶学的面指数が（０００－１）面に対して、４度傾いた面の上に、窒素を１．８×１０16ｃｍ-3程度含むｎ-型（第１導電型）のＳｉＣ層２を１０μｍ程度エピタキシャル成長により積層する。
　次に、（２）に示すように、ＳｉＣ層２の上に幅１３μｍで深さ０．５μｍの第２導電型のｐ+層３をイオン注入法により形成する。その際のイオンは、例えばアルミニウムを用いる。また、不純物濃度は、１．０×１０18ｃｍ-3となるようにドーズ量を設定した。その際、後述する第１導電型のｎ打ち返し層６の下でｐ+層３の一部を他のセル２０との間で互いに結合するようにする（図１（ｂ）の（４）参照、および平面図は図２参照）。また、ｐ+層３間において結合していない箇所の距離は２μｍとした。
　その後、（３）に示すように、第２導電型のｐベース層４をエピタキシャル成長法により０．５μｍ厚で前記ｐ+層３ならびにｎ-型のＳｉＣ層２上に形成する。その際の不純物は、アルミニウムとし、不純物濃度は２．０×１０16ｃｍ-3となるようにした。
　その後、（４）に示すように、ｎ打ち返し層６として、窒素イオンが５．０×１０16ｃｍ-3、深さ１．５μｍ、幅２．０μｍになるように選択的に注入する。そして、（５）に示すように、ｐベース層４内に第１導電型のｎ+ソース層７と、第２導電型のｐ+コンタクト層８を選択的に形成する。
　その後、活性化アニールを実施する。熱処理温度・時間は１６２０℃・２分である。これにより、（６）に示すように、ゲート酸化膜を１００ｎｍの厚さで熱酸化により形成し、水素雰囲気中にて１０００℃付近でアニールする。そして、リンがドープされた多結晶シリコン層をゲート酸化膜上にゲート電極９として形成し、パターニングする。
　この後、（７）に示すように、層間絶縁膜１０としてリンガラスを１．０μｍ厚で成膜後、パターニングしてから熱処理する。また、１％シリコンを含んだアルミニウムを表面にスパッタ法にて厚さ５μｍで成膜し、表面電極（ソース電極）１１を形成する。素子裏面にはニッケルを成膜し９７０℃で熱処理後、チタン、ニッケル、金からなる裏面電極１２を成膜した。この後、保護膜を表面に付加して素子は完成する。
　図２は、本発明の実施例１のＳｉＣ－ＭＯＳＦＥＴのｐ+層とセルの配置を表す平面図である。図２の例では、ｎ打ち返し層６の下でｐ+層３の各角部から他のセル２０の角部に向けて互いに結合部３ａにより結合している。図２の例では、各セル２０を６角形セルパターンにて作成した。これに限らず、各セル２０を４角形セルとしてもよい。
　図３は、本発明の各実施例により作成したＳｉＣ－ＭＯＳＦＥＴの電気特性の測定結果を示す図表である。本発明の実施例のチップサイズは３ｍｍ角であり、活性面積は５．２７ｍｍ2であり、定格電流は２５Ａである。オン抵抗（ＲｏｎＡ）は２．８ｍΩｃｍ2と十分低い値を示し、初期の素子耐圧も１４５０Ｖとなり、１２００Ｖ素子として十分良好な特性を示している。
　また、比較例（従来技術）として、ｐ+層３同士をまったく結合させないようにして作成したＳｉＣ－ＭＯＳＦＥＴを測定した。この比較例の場合、オン抵抗は、同等の２．８ｍΩｃｍ2と十分低い値を示したが、ソース・ドレイン間に８８０Ｖを印加したところで、ゲート酸化膜が破壊した。このことから、本発明は十分な素子耐圧を維持しながら、極めて小さいオン抵抗を示していることが分かる。
　図４は、実施例１と比較例の素子耐圧およびｎ打ち返し層の幅を変えた時の素子耐圧の実測結果を示す図表である。比較例は、上述したように、ｐ+層３をセル間で全く結合させないＳｉＣ－ＭＯＳＦＥＴである。素子の各層の濃度厚さは上述のとおりである。その結果、本発明の実施例１の方が、１２００Ｖデバイスとして十分な耐圧特性である１４００Ｖ以上の高耐圧特性を実現していることが分かる。なお、オン抵抗は実施例１および比較例共に同一であり、実施例１のようにゲートパッド下にセルを作り込むことは、オン抵抗低減に効果があることが分かった。
　比較例のＳｉＣ－ＭＯＳＦＥＴで本実施例１と同等の１４００Ｖ以上の高耐圧特性を満足させるには、ｐ+層３の間の距離を１．０μｍ以下にし、かつｎ打ち返し層６の打ち返し濃度を５分の１まで低減させなくてはならないことが分かった。また、この条件の比較例におけるオン抵抗は１０．８ｍΩｃｍ2と極めて高い値を示した。これにより、本発明は、比較例に比してオン抵抗が小さく、同時に素子耐圧特性を高めることができる。
　図５は、実施例１のＳｉＣ－ＭＯＳＦＥＴの負荷短絡耐量の測定結果を示す図表である。負荷短絡耐量試験では、電源電圧を直接ソース・ドレイン間に印加し、その状態でゲート電極にＶｇ＝２０Ｖの電圧を印加し、何μｓｅｃの期間、ゲート酸化膜の破壊が生じないかを評価する。測定時の条件は、電源電圧Ｖｃｃ＝８００Ｖとし、また測定温度（Ｔｊ）は１７５℃とした。図５の測定波形に示すように、最大電流が素子定格の５倍である１２５Ａを導通させても破壊せず、さらに１５μｓｅｃでも破壊しないという十分な特性を示した。
　図６は、実施例１のＳｉＣ－ＭＯＳＦＥＴのターンオフ破壊耐量の評価結果を示す図表である。ターンオフ耐量を評価したところ、ソース・ドレイン間電圧は１６３０Ｖにクランプされ（図６中のＶｄｓ　ｃｌａｍｐ）、破壊することなく１００Ａ（定格電流の４倍）を１５０℃にてオフできることを確認した。このことから、実施例１では低オン抵抗を実現し、かつ負荷短絡耐量、ターンオフ耐量が極めて大きい素子であるということがわかる。比較例のＳｉＣ－ＭＯＳＦＥＴの耐量を評価したところ、素子耐圧が十分でないために負荷短絡耐量、ターンオフ耐量とも本実施例１の素子に大きく劣る結果となった（図３参照）。
　なお、前記ｎ型半導体基板１の結晶学的面指数は（０００－１）面に対し、ＳｉＣ層２を０度、２度、８度、１０度傾いた面上にそれぞれ同様に成膜し、作成した素子であっても特性の変化はほとんどなく良好であった。
　図７は、実施例１のＳｉＣ－ＭＯＳＦＥＴのゲートパッド下の装置構造を示す図である。図７の（ａ）は平面図、（ｂ）は（ａ）のＡ－Ａ線断面図、（ｃ）は（ａ）のＢ－Ｂ線断面図であり、ゲート電極及び酸化膜は省略してある。実施例１の構成において、さらに、オン抵抗を低抵抗化するには、図７に示すように、ゲートパッド下に、ソースパッド下のソース領域７１からｎ型半導体を用いて電気的に接続されたソース領域７０を形成する。このｎ型半導体のソース領域７０はｐ型半導体領域７２によってウェルとなるｎ型半導体領域７３から分離されていなければならない。図７では、ゲートパッド下のソース領域７０が一直線状になっており、ゲート酸化膜保護のためのｐ層（第２導電型領域）７４をこのソース領域７０に直交して設けている。
　図８は、実施例１のＳｉＣ－ＭＯＳＦＥＴのゲートパッド下の他の装置構造を示す図である。図８の（ａ）は平面図、（ｂ）は（ａ）のＣ－Ｃ線断面図であり、ゲート電極及び酸化膜は省略してある。ゲートパッド下のソース領域７１を６角形の網の目状に形成している。そして、ゲート酸化膜保護のためのｐ層７４が６角形のソース領域７０の中心に浮遊しているものである。ソース領域７１の形状は６角形に限らず多角形にできる。
　これら図７、図８のように、ゲートパッド下にも素子を作製することにより、同一装置の面積内での素子利用面積を増やすことができ、オン抵抗を低減できるようになる。
（実施例２）
　本発明の実施例２では、実施例１と同様の製造工程にて１２００Ｖ、２５ＡのＳｉＣ－ＭＯＳＦＥＴを作成した。この実施例２ではｎ型半導体基板１の結晶学的面指数は（０００１）面に対して４度傾いた面の上に、窒素を１．８×１０16ｃｍ-3程度含むｎ型ＳｉＣ層２を１０μｍ程度エピタキシャル成長させている。その他の工程、およびセル構造は実施例１と全く同一である。実施例２の素子の電気特性評価結果は、上記図３に示されており、オン抵抗は、実施例１に対し、５５％ほど増加するが、通常のＳｉＣ－ＭＯＳＦＥＴに対しては十分低いオン抵抗特性を示していることがわかる。なお、ｎ型半導体基板１の結晶学的面指数は（０００１）面に対して０度、２度、８度、１０度傾いた面上に、ｎ型ＳｉＣ層２を同様に成膜し、作成した素子についても素子評価を行ったところ、特性の変化はほとんどなく良好であった。
（実施例３）
　本発明の実施例３では、実施例１と同様の製造工程にて１２００Ｖ、２５ＡのＳｉＣ－ＭＯＳＦＥＴを作製した。ｎ型半導体基板１の結晶学的面指数は（０００－１）面に対して４度傾いた面の上に窒素を１．８×１０16ｃｍ-3程度含むｎ型ＳｉＣ層２を１０μｍ程度エピタキシャル成長させている。
　図９は、本発明の実施例３のＳｉＣ－ＭＯＳＦＥＴのｐ+層とセルの配置を表す図である。図９に示すように、セルはストライプパターンで形成している。そのため、ｐ+層３の配置は、セル２０，２０間のｐ+層３を結合部３ａにより結合させている。その他の工程は実施例１と同一である。作成した素子の電気特性評価結果は、上記図３に示されており、オン抵抗は実施例１に対し、１０％ほど増加するものの、通常のＳｉＣ－ＭＯＳＦＥＴに対しては十分低いオン抵抗特性と高耐圧特性を示していることがわかる。
（実施例４）
　本発明の実施例４の製造方法について説明する。まず、ｎ型のＳｉＣ半導体基板１を用意する。不純物として窒素を２×１０19ｃｍ-3程度含む低抵抗のＳｉＣ半導体基板１を用いた。次に、ｎ型半導体基板１の結晶学的面指数は（０００－１）面に対して４度傾いた面の上に窒素を１．８×１０16ｃｍ-3程度含むｎ型ＳｉＣ層２を１０μｍ程度エピタキシャル成長させる。つぎに、ｎ型ＳｉＣ層２の上に幅１３μｍ、厚さ０．５μｍのｐ+層３をエピタキシャル法で形成する。その際の不純物イオンにアルミニウムを用いた。また、不純物濃度は、１．０×１０18ｃｍ-3となるようにドーズ量を設定した。その際、実施例１と同様、ｎ打ち返し層６の下でｐ+層３の一部を互いに結合するようにする（図２参照）。実施例４では、６角形セルパターンにて作成したが、４角形セルなどでも問題ない。また、ｐ+層３間において結合していない箇所のｐ+層３間の距離は２μｍとした。
　その後、ｐベース層４をエピタキシャル成長法により０．５μｍ厚でｐ+層３ならびにｎ型ＳｉＣ層２上に形成する。その際の不純物はアルミニウムとし、不純物濃度は２．０×１０16ｃｍ-3となるようにした。その後、ｎ打ち返し層６として窒素イオンを選択的に注入し、ｎ+ソース層７、ｐ+コンタクト層８をｐベース層４内に選択的に形成する。ｎ打ち返し層６の濃度、厚さ、幅は実施例１と同じである。
　その後活性化アニールを実施する。活性化アニール時の熱処理温度と時間は、それぞれ１６２０℃、２分である。その後、ゲート酸化膜１００ｎｍの厚さを熱酸化で形成し、水素雰囲気中にて１０００℃付近でアニールする。リンがドープされた多結晶シリコン層をゲート電極として形成、パターニング後、層間絶縁膜１０としてリンガラスを１．０μｍ厚で成膜およびパターニングして熱処理し、１％シリコンを含んだアルミニウムを表面にスパッタ法にて厚さ５μｍで成膜した。素子裏面にはニッケルを成膜し９７０℃で熱処理後、チタン、ニッケル、金からなる裏面電極１２を成膜した。そして保護膜を表面に付加して素子は完成する。
　このようにして作成した実施例４のＳｉＣ－ＭＯＳＦＥＴの電気特性の測定結果を図３に示す。チップサイズは３ｍｍ角であり、活性面積は５．２７ｍｍ2であり、定格電流は２５Ａである。オン抵抗（ＲｏｎＡ）は２．８５ｍΩｃｍ2と十分低い値を示し、初期の素子耐圧も１４５５Ｖと、１２００Ｖ素子として十分良好な特性を示している。なお、ｎ型半導体基板１の結晶学的面指数は（０００－１）面に対して０度、２度、８度、１０度傾いた面上同様に成膜し、作成した素子についても素子評価を行ったところ、特性の変化はほとんどなく良好であった。
（実施例５）
　実施例５では、実施例４と同様の製造工程にて１２００Ｖ、２５ＡのＳｉＣ－ＭＯＳＦＥＴを作製した。ただし、実施例５では、ｎ型半導体基板１の結晶学的面指数は（０００１）面に対して４度傾いた面の上に窒素を１．８×１０16ｃｍ-3程度含むｎ型ＳｉＣ層２を１０μｍ程度エピタキシャル成長させた。その他の工程は実施例４と全く同一である。作製した素子の電気特性評価結果を図４に示す。オン抵抗は、実施例４に対し、５０％ほど増加するものの、通常のＳｉＣ－ＭＯＳＦＥＴに対しては十分低いオン抵抗特性を示していることがわかる。なお、ｎ型半導体基板１の結晶学的面指数は（０００１）面に対して０度、２度、８度、１０度傾いた面上同様に成膜し、作成した素子についても素子評価を行ったところ、特性の変化はほとんどなく良好であった。
　図１０は、各実施例のＳｉＣ－ＭＯＳＦＥＴのターンオフスイッチング波形を示す図表、図１１は、各実施例のＳｉＣ－ＭＯＳＦＥＴのターンオンスイッチング波形を示す図表である。実施例１～５により作成したＳｉＣ-ＭＯＳＦＥＴのスイッチング損失評価を示している。それぞれ（ａ）は室温（ＲＴ）、（ｂ）は温度２００度の測定結果である。ターンオン損失およびターンオフ損失を低減でき、ターンオンおよびターンオフのスイッチングともに良好な波形が得られた。本発明のＳｉＣ－ＭＯＳＦＥＴによれば、図３に示すように、ターンオン、ターンオフ損失とも、同一定格のＳｉ－ＩＧＢＴ（１２００Ｖ、２５Ａ）に対し、６０％以上もの低減を図ることができる。
　上記構成によれば、ｎ型半導体層ならびにｎ型半導体ウェル領域の不純物濃度を大きく上げて、オン抵抗を十分下げた場合、またはｐ型半導体層の間、およびベース層の間の距離を広げてオン抵抗を十分下げた場合、またはソース・ドレイン間に高電圧を印加した場合（ソースが０Ｖ、ドレインに＋電圧を印加）、のいずれにおいても、ｎ型半導体ウェル領域の上のゲート酸化膜に大きな電界がかからず十分な素子耐圧を保持することができる。これは空乏層がｐ+コンタクト層に沿って横方向に広がりやすくなるためである。その結果、ｎ型半導体層ならびにｎ型半導体ウェル領域の不純物濃度を従来のＳｉ－ＭＯＳＦＥＴよりも高く設定しても空乏層が広がりやすい設計であるため、ｐ型のコンタクト層の間、ならびにｐ型のベース層の間の距離を広げて素子耐圧を十分保ちつつオン抵抗を小さくできる。
　また、ｐ型のベース層をエピタキシャル成長法によって形成した場合、表面荒れがほとんどない程度に平坦にできるため、表面のＭＯＳＦＥＴ部分の移動度が極めて大きくなり、その結果、オン抵抗をさらに小さくすることができる。
　さらに、半導体材料に炭化珪素も用いる場合、ｎ型半導体基板の結晶学的面指数は、（０００－１）面に対して平行な面もしくは１０度以内、またはｎ型半導体基板の結晶学的面指数は（０００１）面に対して平行な面もしくは１０度以内に設定することにより、ゲート酸化膜と半導体界面の界面準位密度を低減でき、ＭＯＳＦＥＴ部分の移動度をさらに向上させることができる。その結果、オン抵抗を極めて小さくすることができる。
　そして、ゲートパッド下にもソース領域を形成し、素子構造を作り込む構造とすることによって、複雑な階層状の電極構造を必要とせずとも有効素子面積を増大し、オン抵抗を小さくすることができるようになる。
　上記の実施例では、本発明の炭化珪素半導体装置として、ＭＯＳＦＥＴを例に説明したが、これに限るものではない。例えば、ＩＧＢＴにも同様に適用でき、高電圧印加時においても、ゲート酸化膜が破壊されることがなく信頼性を有し、低オン抵抗を有することができる。
　そして、本発明によれば、基板の結晶面方位によらず十分な素子耐圧特性を保持したまま、低オン抵抗で破壊耐量が大きく、さらに高速スイッチング特性が可能なＭＯＳＦＥＴならびにＩＧＢＴ等のパワーデバイスを提供することが可能になる。
　以上のように、本発明は、ＳｉＣ基板を用いたパワーデバイス全般に適用することができ、ＭＯＳＦＥＴやＩＧＢＴの製造に有用である。
　１　ＳｉＣ半導体基板
　２　ＳｉＣ層
　３　ｐ+層
　４　ベース層
　６　ｎ打ち返し層
　７　ソース層
　８　コンタクト層
１１　ソース電極
１２　裏面電極
２０　セル

Claims (9)

  1. 　半導体基板内部に半導体装置構造が作り込まれ、前記半導体装置構造に電気的接触をとるための電極と、外部から前記電極と電気的接触をとるための電極パッドとを備え、前記電極パッドの下部の前記半導体基板にも前記半導体装置構造が作成された炭化珪素半導体装置であって、
    　前記半導体装置構造は、
    　第１導電型の半導体基板と、前記半導体基板上に形成された低不純物濃度の第１導電型の半導体層と、前記第１導電型の半導体層に選択的に形成された高不純物濃度の第２導電型の半導体層と、前記第２導電型の半導体層の表面に形成された低不純物濃度の第２導電型のベース層と、前記ベース層の表面層に選択的に形成された第１導電型のソース領域と、表面から前記ベース層を貫通して前記第１導電型の半導体層に達するように形成された第１導電型のウェル領域と、前記ソース領域と前記ウェル領域とに挟まれた前記ベース層の表面にゲート絶縁膜を介して形成された制御電極とを具備し、
    　異なるセルのそれぞれの前記第２導電型の半導体層の一部同士が、前記ウェル領域の下の領域で互いに結合されていることを特徴とする炭化珪素半導体装置。
  2. 　前記電極パッドがゲートパッドであることを特徴とする請求項１に記載の炭化珪素半導体装置。
  3. 　前記第１導電型の半導体基板の結晶学的面指数は（０００－１）面に対して平行な面もしくは１０度以内に傾いた面であることを特徴とする請求項１に記載の炭化珪素半導体装置。
  4. 　前記第１導電型の半導体基板の結晶学的面指数は（０００１）面に対して平行な面もしくは１０度以内に傾いた面であることを特徴とする請求項１に記載の炭化珪素半導体装置。
  5. 　前記ゲートパッド部分の前記ソース領域が前記ウェル領域によって、前記ゲートパッドの部分以外の前記半導体装置構造のソース領域と電気的に結合されていることを特徴とする請求項２に記載の炭化珪素半導体装置。
  6. 　前記ソース領域が第２導電型領域に挟まれてなることを特徴とする請求項５に記載の炭化珪素半導体装置。
  7. 　前記ゲートパッド部分の前記ソース領域が直線状に形成されたことを特徴とする請求項５に記載の炭化珪素半導体装置。
  8. 　前記ゲートパッド部分の前記ソース領域が多角形の網の目状に形成されたことを特徴とする請求項５に記載の炭化珪素半導体装置。
  9. 　第１導電型の半導体基板と、前記半導体基板上に形成された低不純物濃度の第１導電型の半導体層と、前記第１導電型の半導体層に選択的に形成された高不純物濃度の第２導電型の半導体層と、前記第２導電型の半導体層の表面に形成された低不純物濃度の第２導電型のベース層と、前記ベース層の表面層に選択的に形成された第１導電型のソース領域と、表面から前記ベース層を貫通して前記第１導電型の半導体層に達するように形成された第１導電型のウェル領域と、前記ソース領域と前記ウェル領域とに挟まれた前記ベース層の表面にゲート絶縁膜を介して形成された制御電極と、を具備し、異なるセルのそれぞれの前記第２導電型の半導体層の一部同士が、前記ウェル領域の下の領域で互いに結合された炭化珪素半導体装置の製造方法であって、
    　前記半導体基板上に前記第１導電型の半導体層をエピタキシャル成長により形成し、
    　前記第１導電型の半導体層の表面に前記第２導電型の半導体層をイオン注入法により選択的に形成し、
    　前記第１導電型の半導体層と前記第２導電型の半導体層の上に、前記ベース層をエピタキシャル成長法により形成し、
    　前記ベース層の表面層に前記ソース領域と、表面から前記ベース層を貫通して前記第１導電型の半導体層に達する前記ウェル領域とをイオン注入法により選択的に形成した
    　ことを特徴とする炭化珪素半導体装置の製造方法。
PCT/JP2013/057746 2012-05-25 2013-03-18 炭化珪素半導体装置およびその製造方法 WO2013175840A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/403,422 US9673313B2 (en) 2012-05-25 2013-03-18 Silicon carbide semiconductor device and fabrication method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012120263A JP6074787B2 (ja) 2012-05-25 2012-05-25 炭化珪素半導体装置およびその製造方法
JP2012-120263 2012-05-25

Publications (1)

Publication Number Publication Date
WO2013175840A1 true WO2013175840A1 (ja) 2013-11-28

Family

ID=49623544

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/057746 WO2013175840A1 (ja) 2012-05-25 2013-03-18 炭化珪素半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US9673313B2 (ja)
JP (1) JP6074787B2 (ja)
WO (1) WO2013175840A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304702A (zh) * 2014-07-24 2016-02-03 住友电气工业株式会社 碳化硅半导体器件
US20170271455A1 (en) * 2016-03-16 2017-09-21 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2021530878A (ja) * 2018-07-13 2021-11-11 クリー インコーポレイテッドCree Inc. ワイドバンドギャップ半導体デバイス

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6523621B2 (ja) * 2014-06-19 2019-06-05 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6277902B2 (ja) * 2014-07-24 2018-02-14 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6295891B2 (ja) * 2014-08-27 2018-03-20 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6402773B2 (ja) * 2014-09-08 2018-10-10 富士電機株式会社 半導体装置及びその製造方法
JP2016058530A (ja) * 2014-09-09 2016-04-21 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2016058661A (ja) * 2014-09-11 2016-04-21 国立研究開発法人産業技術総合研究所 半導体装置
WO2016039070A1 (ja) * 2014-09-11 2016-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2017006594A1 (ja) * 2015-07-08 2017-01-12 住友電気工業株式会社 炭化珪素半導体基板および炭化珪素半導体装置の製造方法
JP6844163B2 (ja) * 2016-09-14 2021-03-17 富士電機株式会社 炭化珪素半導体装置
JP6903931B2 (ja) * 2017-02-13 2021-07-14 富士電機株式会社 半導体装置および半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04239137A (ja) * 1991-01-11 1992-08-27 Nec Corp 縦型電界効果トランジスタ
WO2004036655A1 (ja) * 2002-10-18 2004-04-29 National Institute Of Advanced Industrial Science And Technology 炭化ケイ素半導体装置及びその製造方法
JP2009099714A (ja) * 2007-10-16 2009-05-07 Oki Semiconductor Co Ltd 半導体装置とその製造方法
JP2009105177A (ja) * 2007-10-23 2009-05-14 Shindengen Electric Mfg Co Ltd 半導体装置
JP2010087126A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP2011258635A (ja) * 2010-06-07 2011-12-22 Mitsubishi Electric Corp 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102495A (ja) 1994-09-30 1996-04-16 Toshiba Corp 半導体装置
JP2010177454A (ja) 2009-01-29 2010-08-12 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
US9472405B2 (en) * 2011-02-02 2016-10-18 Rohm Co., Ltd. Semiconductor power device and method for producing same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04239137A (ja) * 1991-01-11 1992-08-27 Nec Corp 縦型電界効果トランジスタ
WO2004036655A1 (ja) * 2002-10-18 2004-04-29 National Institute Of Advanced Industrial Science And Technology 炭化ケイ素半導体装置及びその製造方法
JP2009099714A (ja) * 2007-10-16 2009-05-07 Oki Semiconductor Co Ltd 半導体装置とその製造方法
JP2009105177A (ja) * 2007-10-23 2009-05-14 Shindengen Electric Mfg Co Ltd 半導体装置
JP2010087126A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP2011258635A (ja) * 2010-06-07 2011-12-22 Mitsubishi Electric Corp 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304702A (zh) * 2014-07-24 2016-02-03 住友电气工业株式会社 碳化硅半导体器件
CN105304702B (zh) * 2014-07-24 2019-04-23 住友电气工业株式会社 碳化硅半导体器件
US20170271455A1 (en) * 2016-03-16 2017-09-21 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US10573716B2 (en) * 2016-03-16 2020-02-25 Fuji Electric Co., Ltd. Method of manufacturing a silicon carbide semiconductor device including depositing a second silicon carbide semiconductor on an etched silicon carbide base region
JP2021530878A (ja) * 2018-07-13 2021-11-11 クリー インコーポレイテッドCree Inc. ワイドバンドギャップ半導体デバイス
JP7165822B2 (ja) 2018-07-13 2022-11-04 ウルフスピード インコーポレイテッド ワイドバンドギャップ半導体デバイス

Also Published As

Publication number Publication date
US9673313B2 (en) 2017-06-06
JP6074787B2 (ja) 2017-02-08
US20150102363A1 (en) 2015-04-16
JP2013247252A (ja) 2013-12-09

Similar Documents

Publication Publication Date Title
JP6074787B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5818099B2 (ja) 半導体装置
JP5771678B2 (ja) 高電力絶縁ゲート・バイポーラ・トランジスタ
US9362392B2 (en) Vertical high-voltage semiconductor device and fabrication method thereof
JP6241958B2 (ja) 高耐圧半導体装置およびその製造方法
JP5613995B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5995252B2 (ja) 縦型高耐圧半導体装置および縦型高耐圧半導体装置の製造方法
WO2011129443A1 (ja) 半導体装置
JP2010206002A (ja) ｐチャネル型炭化珪素ＭＯＳＦＥＴ
JP5939624B2 (ja) 縦型高耐圧半導体装置の製造方法および縦型高耐圧半導体装置
CN110534576B (zh) 一种***栅4H-SiC VDMOS器件
JP6919713B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6183087B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2018064047A (ja) 半導体装置および半導体装置の製造方法
JP7333509B2 (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13794703

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14403422

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13794703

Country of ref document: EP

Kind code of ref document: A1