WO2011135415A1 - 双方向dc/dcコンバータ - Google Patents
双方向dc/dcコンバータ Download PDFInfo
- Publication number
- WO2011135415A1 WO2011135415A1 PCT/IB2011/000750 IB2011000750W WO2011135415A1 WO 2011135415 A1 WO2011135415 A1 WO 2011135415A1 IB 2011000750 W IB2011000750 W IB 2011000750W WO 2011135415 A1 WO2011135415 A1 WO 2011135415A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- semiconductor switch
- circuit
- current
- bidirectional
- semiconductor
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
- H02M3/33584—Bidirectional converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
Definitions
- the present invention when a DC power source or a load is connected to one terminal and a load or a DC power source is connected to the other terminal, it is desired to be bidirectional with respect to the load connected to the one terminal or the other terminal.
- the present invention relates to a bidirectional DC / DC converter that supplies direct current power.
- Patent Document 1 discloses a switch for suppressing switching loss or noise in power conversion.
- Patent Document 1 discloses a snubber energy in which four semiconductor switches having no reverse blocking ability, in which a P-MOSFET and a reverse conducting diode are connected in parallel, are connected in a full bridge, and the potential is coupled by a capacitor for absorbing snubber energy.
- a current forward / reverse bidirectional switch is disclosed. The operation of this current forward / reverse bidirectional switch will be described with reference to FIG.
- FIG. 8 is an explanatory diagram showing a circuit configuration of a conventional current forward / reverse bidirectional switch. In FIG.
- each of the semiconductor switches 1A to 1D can be configured by, for example, a P-MOSFET (p-channel Metal Oxide Semiconductor Field Effect Transistor) and a parasitic diode connected in parallel to the P-MOSFET.
- a snubber capacitor 4 is connected so as to connect the midpoints of the first series circuit and the second series circuit described above.
- the drain electrode Da of the semiconductor switch 1A and the drain electrode Db of the semiconductor switch 1B are connected.
- the source electrode Sc of the semiconductor switch 1C and the source electrode Sd of the semiconductor switch 1D are connected.
- the current terminal 7 is connected to the source electrode Sa of the semiconductor switch 1A and the drain electrode Dc of the semiconductor switch 1C.
- the source terminal Sb of the semiconductor switch 1B and the drain electrode Dd of the semiconductor switch 1D are connected to the current terminal 8, respectively.
- a gate control signal is applied to the gate electrodes Ga to Gd of the respective semiconductor switches 1A to 1D from a control circuit (not shown; the same applies hereinafter), and the semiconductor switches 1A to 1D are connected to the gate electrodes Ga to Gd.
- On / off operation is performed according to the gate control signal applied to ⁇ Gd.
- the control circuit does not send a gate control signal to the gate electrode Ga of the semiconductor switch 1A and the gate electrode Gd of the semiconductor switch 1D.
- the current flows in the forward direction of each parasitic diode by the respective parasitic diodes of the semiconductor switch 1A and the semiconductor switch 1D, the current flows through the semiconductor switch 1A and the semiconductor switch 1D. Thereby, a current flows from the current terminal 7 to the current terminal 8.
- the control circuit sends a gate control signal to the gate electrode Ga of the semiconductor switch 1A and the gate electrode Gd of the semiconductor switch 1D. Then, both the semiconductor switch 1A and the semiconductor switch 1D are turned on.
- the control circuit does not send a gate control signal to the gate electrode Gb of the semiconductor switch 1B and the gate electrode Gc of the semiconductor switch 1C.
- the current flows in the forward direction of each parasitic diode by the respective parasitic diodes of the semiconductor switch 1B and the semiconductor switch 1D, the current flows through the semiconductor switch 1B and the semiconductor switch 1C. Thereby, a current flows from the current terminal 8 to the current terminal 7.
- the pair of semiconductor switches 1A, 1D and the pair of semiconductor switches 1B, 1C located on the diagonal line are alternately driven, whereby the current terminal 7 and the current terminal 8 are A current can flow in both the forward and reverse directions.
- the control circuit When the current between the current terminal 7 and the current terminal 8 of the current forward / reverse bidirectional switch described above is cut off, the control circuit is on the diagonal line among the semiconductor switches 1A to 1D to which the gate control signal has already been applied. By stopping the application of the gate control signal to each gate electrode of the semiconductor switch located at, the driven semiconductor switch is not driven (turned off). As a result, the current flowing at the time of turning on is commutated to the snubber capacitor 4, and the snubber capacitor 4 is charged until the current becomes zero.
- the voltage across the snubber capacitor 4 rises until the current flowing through the snubber capacitor 4 becomes zero, and the current in the forward / reverse bidirectional switch is automatically cut off by the parasitic diode of the semiconductor switch, so that no current flows.
- a current flows through the current forward / reverse bidirectional switch for example, when a gate control signal is applied to the gate electrode Ga of the semiconductor switch 1A and the gate electrode Gd of the semiconductor switch 1D by the control circuit, the snubber capacitor 4 is charged. The discharged electric charge is discharged through the semiconductor switch 1A and the semiconductor switch 1D, so that the energy charged in the snubber capacitor 4 is supplied to the load side.
- patent document 2 as an example of the power converter device in which the current forward / reverse bidirectional switch disclosed in patent document 1 was used.
- a capacitor is connected between DC terminals of four reverse conducting semiconductor switches (current forward / reverse bidirectional switches) having a single-phase full bridge configuration, a secondary battery is connected via a DC inductor, and an AC terminal. Resonance determined by the AC inductor and capacitor by alternately turning on and off the pair of reverse conducting semiconductor switches located on the diagonal line in synchronization with the power supply voltage phase via the AC inductor between them An AC / DC converter is disclosed in which an AC power supply having a frequency lower than the frequency is connected.
- the control circuit synchronizes with the voltage phase of the AC power supply, and the two reverse conducting types of the pair located on the diagonal line among the reverse conducting semiconductor switches.
- a gate control signal is sent so that the semiconductor switches are turned on and off at the same time, and the two pairs located on the diagonal line are not turned on at the same time.
- AC power is converted into DC power and DC power is converted into AC power. Conversion to is switched according to the phase of the gate control signal. For this reason, there is a problem that the control operation in the control circuit becomes complicated, for example, the control circuit needs to monitor the voltage phase of the AC power supply. For this reason, the power converter device which can output desired electric power by simpler control operation is awaited.
- a bidirectional DC / DC converter capable of bi-directionally converting DC power to be supplied to the primary side when a DC power source is connected to each side, it is simpler from the viewpoint of stable power supply It is required to output desired DC power bidirectionally by a control operation.
- the present invention has been made in view of the above-described conventional circumstances, and is an on-duty ratio that is a switching frequency of each of a current forward / reverse bidirectional switch provided on the primary side and a current forward / reverse bidirectional switch provided on the secondary side.
- a DC power supply or load is connected to the primary side and a load or DC power supply is connected to the secondary side, respectively, by a very simple control operation of adjusting the power supply synchronously, the primary side and the secondary side
- a bidirectional DC / DC converter that outputs desired DC power bidirectionally is provided.
- the bidirectional DC / DC converter of the present invention performs direct-current conversion between the first direct-current power source or first load and the second load or second direct-current power source.
- a bidirectional DC / DC converter having a function, a primary side circuit including a first DC power source or a first load, a secondary side circuit including a second load or a second DC power source, and a primary side A transformer that transforms the voltage output by the circuit and supplies it to the secondary circuit, and the primary circuit is connected between a bridge circuit constituted by four semiconductor switches and terminals of the bridge circuit.
- a first current forward / reverse bidirectional switch having a capacitor and a first control circuit for applying a control signal to the gate electrode of each semiconductor switch to perform on / off control of each semiconductor switch; 1 load
- a second inductor connected to the terminal of the bridge circuit, and the secondary circuit is connected between the bridge circuit composed of four semiconductor switches and the terminal of the bridge circuit.
- a second current forward / reverse bidirectional switch having a capacitor and a second control circuit that applies a control signal to the gate electrode of each semiconductor switch to perform on / off control of each semiconductor switch, and one end of the second DC power supply or And a second inductor connected to the second load and having the other end connected to a terminal of the bridge circuit.
- the resonance frequency determined by the capacitance of the capacitor of the primary circuit and the inductance of the first inductor, and the capacitance of the capacitor of the secondary circuit The resonance frequency determined by the inductance of the two inductors is higher than the switching frequency of each of the eight semiconductor switches.
- the semiconductor switches located on the diagonal lines among the semiconductor switches of the primary side circuit and the secondary side circuit are the first control circuit and the second control circuit, respectively. Are operated synchronously in accordance with the control signals respectively output by.
- power is supplied from the primary side circuit to the secondary side circuit according to the control signals respectively output from the first control circuit and the second control circuit. The power supply from the secondary circuit to the primary circuit is switched.
- FIG. 1 is a block diagram of a bidirectional DC / DC converter according to a first embodiment of the present invention. It is a circuit diagram which shows the specific circuit structure of the bidirectional
- A Gate control signal applied to each of the gate electrode Ga, the gate electrode Gb, the gate electrode Gc, and the gate electrode Gd FIG.
- 6B is an explanatory diagram showing an example of temporal change of gate control signals applied to the gate electrode Ge, the gate electrode Gf, the gate electrode Gg, and the gate electrode Gh, respectively.
- An explanatory diagram showing an example of a simulation result 1 with respect to the simulation condition 1, (a) an explanatory diagram showing an example of a time change of the drain current Ida, drain voltage Vda, current Ia, and current Ib of the semiconductor switch Qa, (b) a semiconductor switch Qe FIG.
- FIG. 6 is an explanatory diagram showing an example of temporal changes in the drain current Ide, drain voltage Vde, current Ia, and current Ib, and (c) a gate control signal applied to the gate electrode Ga of the semiconductor switch Qa, and the gate electrode of the semiconductor switch Qe It is explanatory drawing which shows an example of the time change of the gate control signal applied to Ge.
- An explanatory diagram showing an example of the simulation result 2 for the simulation condition 2 (a) an explanatory diagram showing an example of a time change of the drain current Ida, the drain voltage Vda, the current Ia, and the current Ib of the semiconductor switch Qa, and (b) the semiconductor switch Qe.
- FIG. 6 is an explanatory diagram showing an example of temporal changes in the drain current Ide, drain voltage Vde, current Ia, and current Ib, and (c) a gate control signal applied to the gate electrode Ga of the semiconductor switch Qa, and the gate electrode of the semiconductor switch Qe It is explanatory drawing which shows an example of the time change of the gate control signal applied to Ge.
- An explanatory diagram showing an example of the simulation result 3 with respect to the simulation condition 3 (a) an explanatory diagram showing an example of a time change of the drain current Ida, drain voltage Vda, current Ia, and current Ib of the semiconductor switch Qa, (b) the semiconductor switch Qe FIG.
- FIG. 6 is an explanatory diagram showing an example of temporal changes in the drain current Ide, drain voltage Vde, current Ia, and current Ib, and (c) a gate control signal applied to the gate electrode Ga of the semiconductor switch Qa, and the gate electrode of the semiconductor switch Qe It is explanatory drawing which shows an example of the time change of the gate control signal applied to Ge.
- FIG. 6 is an explanatory diagram showing an example of temporal changes in the drain current Ide, drain voltage Vde, current Ia, and current Ib, and (c) a gate control signal applied to the gate electrode Ga of the semiconductor switch Qa, and the gate electrode of the semiconductor switch Qe It is explanatory drawing which shows an example of the time change of the gate control signal applied to Ge.
- An explanatory diagram showing an example of the simulation result 5 with respect to the simulation condition 5, (a) an explanatory diagram showing an example of a time change of the drain current Ida, drain voltage Vda, current Ia, and current Ib of the semiconductor switch Qa, (b) the semiconductor switch Qe FIG.
- FIG. 6 is an explanatory diagram showing an example of temporal changes in the drain current Ide, drain voltage Vde, current Ia, and current Ib, and (c) a gate control signal applied to the gate electrode Ga of the semiconductor switch Qa, and the gate electrode of the semiconductor switch Qe It is explanatory drawing which shows an example of the time change of the gate control signal applied to Ge. It is explanatory drawing which shows the circuit structure of the conventional current forward / reverse bidirectional switch.
- FIG. 1A is a block diagram showing a configuration of a bidirectional DC / DC converter 11 according to a first embodiment of the present invention
- FIG. 1B is a specific circuit diagram thereof.
- FIG. 2 is an explanatory diagram showing temporal changes in the gate control signals applied to the gate electrodes Ga to Gh of the semiconductor switches Qa to Qh in the bidirectional DC / DC converter 11 of the first embodiment.
- the bidirectional DC / DC converter 11 includes a primary side circuit 12, a transformer 13 (power transmission unit), and a secondary side circuit 14.
- a load or a first DC power supply Va is connected between the terminal Ta and the terminal Tb of the primary side circuit 12, and the secondary side
- a load or a second DC power supply Vb is connected between the terminal Tc and the terminal Td of the circuit 14.
- a DC power source is connected to the primary side circuit 12
- a load is connected to the secondary side circuit 14, and power is supplied from the primary side to the secondary side. It can be assumed that a load is connected to the circuit 12, a DC power source is connected to the secondary circuit 14, and power is supplied from the secondary side to the primary side.
- a DC power source is connected to both sides as shown in FIG. 1B.
- a current forward / reverse bidirectional switch SW1 described in Patent Document 2 described above is connected in series between the DC terminal T1 and the DC terminal T2.
- a series circuit of a semiconductor switch Qa and a semiconductor switch Qb, a series circuit of a semiconductor switch Qc and a semiconductor switch Qd, and a capacitor C1 are provided between the DC terminal T1 and the DC terminal T2.
- Each is connected in parallel.
- the semiconductor switches Qa to Qd can be configured by, for example, a P-MOSFET and a parasitic diode connected in parallel to the P-MOSFET.
- the semiconductor switches Qa to Qd can be configured by an IGBT (Insulated Gate Bipolar Transistor) in addition to the configuration of the P-MOSFET and the parasitic diode.
- IGBT Insulated Gate Bipolar Transistor
- the source electrode Sa of the semiconductor switch Qa and the drain electrode Db of the semiconductor switch Qb are connected.
- the source electrode Sc of the semiconductor switch Qc and the drain electrode Dd of the semiconductor switch Qd are connected.
- the DC terminal T1 is connected to the drain electrode Da of the semiconductor switch Qa and the drain electrode Dc of the semiconductor switch Qc.
- the DC terminal T2 is connected to the source electrode Sb of the semiconductor switch Qb and the source electrode Sd of the semiconductor switch Qd, thereby forming a so-called full bridge circuit.
- a gate control signal is applied by the control circuit 15a to the gate electrodes Ga to Gd of the semiconductor switches Qa to Qd as shown in FIG.
- the semiconductor switches Qa to Qd perform an on / off operation in accordance with the gate control signal applied to the gate electrodes Ga to Gd.
- FIGS. 2A and 2B show an example of a time change when a gate control signal is applied to the gate electrodes Ga to Gh of the semiconductor switches Qa to Qh every 10 [ ⁇ sec].
- the control circuit 15a gives gate control signals whose phases are synchronized with respect to the gate electrode Ga of the semiconductor switch Qa and the gate electrode Gd of the semiconductor switch Qd located on the diagonal line.
- a gate control signal whose phase is synchronized is applied to the gate electrode Gb of the semiconductor switch Qb and the gate electrode Gc of the semiconductor switch Qc located above.
- the on-duty ratio of the gate control signal applied to the gate electrodes Ga to Gd of each of the semiconductor switches Qa to Qd is 50% at maximum in one cycle in order to prevent a short circuit of the gate electrodes Ga to Gd ( Actually, for example, about 49% in consideration of dead time).
- control circuit 15a does not give a gate control signal for simultaneously turning on the gate electrode Ga of the semiconductor switch Qa and the gate electrode Gb of the semiconductor switch Qb in any phase. Similarly, the control circuit 15a does not give a gate control signal for simultaneously turning on the gate electrode Gc of the semiconductor switch Qc and the gate electrode Gd of the semiconductor switch Qd in any phase. This is because a short circuit occurs when there is a voltage across the capacitor C1.
- the capacitor C1 functions as a snubber capacitor in the current forward / reverse bidirectional switch described in Patent Document 1 described above, and the second DC power source Vb is connected between the terminal Tc and the terminal Td of the secondary circuit 14.
- a first DC power supply Va and a resistor R1 are connected in series between the terminal Ta and the terminal Tb. This resistor R1 is a low resistance provided as an internal resistance of the first DC power supply Va.
- a first inductor L1 is connected in series between the terminal Ta and the DC terminal T1, and a current Ia flows from the first DC power supply Va toward the first inductor L1. In the following description, it is assumed that the direction of the current Ia flowing from the first DC power supply Va toward the first inductor L1 is the positive direction of the current Ia as shown in FIG.
- a terminal T3 that is a connection node between the source electrode Sa of the semiconductor switch Qa and the drain electrode Db of the semiconductor switch Qb, and a terminal T4 that is a connection node between the source electrode Sc of the semiconductor switch Qc and the drain electrode Dd of the semiconductor switch Qd. Is connected to the primary inductor 13a of the transformer 13. Further, in the primary side circuit 12, the capacitance of the capacitor C1 and the transformer 13 are set such that the resonance frequency determined by the capacitor C1 and the primary side exciting inductor 13a of the transformer 13 is higher than the switching frequency of the semiconductor switches Qa to Qd. The inductances of the primary side exciting inductors 13a are respectively set.
- the capacitor C1 has a period in which the voltage between both ends of the capacitor C1 becomes substantially zero after every discharge, so that soft switching at zero voltage and zero current can be realized and bidirectional DC / DC Loss in switching of the semiconductor switches Qa to Qd in the operation of the converter 11 can be reduced.
- a current forward / reverse bidirectional switch SW2 described in Patent Document 2 is connected in series between the DC terminal T5 and the DC terminal T6.
- a series circuit of a semiconductor switch Qe and a semiconductor switch Qf, a series circuit of a semiconductor switch Qg and a semiconductor switch Qh, and a capacitor C2 are provided between the DC terminal T5 and the DC terminal T6. Each is connected in parallel.
- the semiconductor switches Qe to Qh can be configured by, for example, a P-MOSFET and a parasitic diode connected in parallel to the P-MOSFET. Further, the semiconductor switches Qe to Qh can be configured by IGBT in addition to the configuration of the P-MOSFET and the parasitic diode.
- the source electrode Se of the semiconductor switch Qe and the drain electrode Df of the semiconductor switch Qf are connected.
- the source electrode Sg of the semiconductor switch Qg and the drain electrode Dh of the semiconductor switch Qh are connected.
- the DC terminal T5 is connected to the drain electrode De of the semiconductor switch Qe and the drain electrode Dg of the semiconductor switch Qg. Further, the DC terminal T6 is connected to the source electrode Sf of the semiconductor switch Qf and the source electrode Sh of the semiconductor switch Qh, respectively, so that a so-called full bridge circuit is configured.
- a gate control signal is applied from the control circuit 15b to the gate electrodes Ge to Gh of the semiconductor switches Qe to Qh. Thereby, the semiconductor switches Qe to Qh perform an on / off operation in accordance with the gate control signal applied to the gate electrodes Ge to Gh.
- the control circuit 15b gives gate control signals whose phases are synchronized to the gate electrode Gf of the semiconductor switch Qf and the gate electrode Gg of the semiconductor switch Qg located on the diagonal line.
- a gate control signal whose phase is synchronized is applied to the gate electrode Ge of the semiconductor switch Qe and the gate electrode Gh of the semiconductor switch Qh located above.
- the on-duty ratio of the gate control signal applied to the gate electrodes Ge to Gh of the semiconductor switches Qe to Qh is 50% at maximum in one cycle in order to prevent short-circuiting of the gate electrodes Ge to Gh ( Actually, for example, about 49% in consideration of dead time).
- control circuit 15b does not give a gate control signal for simultaneously turning on the gate electrode Ge of the semiconductor switch Qe and the gate electrode Gf of the semiconductor switch Qf in any phase. Similarly, the control circuit 15b does not give a gate control signal for simultaneously turning on the gate electrode Gg of the semiconductor switch Qg and the gate electrode Gh of the semiconductor switch Qh in any phase. This is because a short circuit occurs when there is a voltage across the capacitor C2.
- the capacitor C2 functions as a snubber capacitor in the current forward / reverse bidirectional switch described in Patent Document 1 described above, and the first DC power supply Va is connected between the terminal Ta and the terminal Tb of the primary side circuit 12.
- a second DC power supply Vb and a resistor R2 are connected in series between the terminal Tc and the terminal Td. This resistor R2 is a low resistance provided as an internal resistance of the second DC power supply Vb.
- a second inductor L2 is connected in series between the terminal Tc and the DC terminal T5, and a current Ib flows from the second DC power supply Vb toward the second inductor L2. In the following description, it is assumed that the direction of the current Ib flowing from the second DC power supply Vb toward the second inductor L2 is the positive direction of the current Ib, as shown in FIG.
- a terminal T7 that is a connection node between the source electrode Se of the semiconductor switch Qe and the drain electrode Df of the semiconductor switch Qf
- a terminal T8 that is a connection node between the source electrode Sg of the semiconductor switch Qg and the drain electrode Dh of the semiconductor switch Qh.
- the capacitance of the capacitor C2 is set so that the resonance frequency determined by the capacitor C2 and the secondary side excitation inductor 13b of the transformer 13 is higher than the switching frequency of the semiconductor switches Qe to Qh.
- the inductance of the secondary side exciting inductor 13b of the transformer 13 is set.
- the capacitor C2 has a period in which the voltage across the capacitor C2 is substantially zero after each discharge, so that soft switching at zero voltage / zero current can be realized and bidirectional DC / DC Loss in switching of the semiconductor switches Qe to Qh can be reduced in the operation of the converter 11.
- the control circuit 15a and the control circuit 15b include a gate electrode Ga of the semiconductor switch Qa, a gate electrode Gd of the semiconductor switch Qd, a gate electrode Gf of the semiconductor switch Qf, and a gate of the semiconductor switch Qg, respectively.
- a gate control signal whose phase is synchronized is applied to the electrode Gg.
- control circuit 15a and the control circuit 15b are respectively in phase with the gate electrode Gb of the semiconductor switch Qb, the gate electrode Gc of the semiconductor switch Qc, the gate electrode Ge of the semiconductor switch Qe, and the gate electrode Gh of the semiconductor switch Qh. Provides a synchronized gate control signal.
- the control circuit 15a applies a gate control signal to the gate electrodes Gb and Gc in accordance with the above-described on-duty ratio with respect to one cycle to turn on the semiconductor switch Qb and the semiconductor switch Qc.
- the control circuit 15b sends the gate control signals to the gate electrodes Ge and Gh according to the on-duty ratio for one cycle described above.
- the semiconductor switch Qe and the semiconductor switch Gh are turned on.
- the control circuit 15a immediately after stopping the application of the gate control signal to the gate electrodes Gb and Gc according to the above-described on-duty ratio with respect to one cycle, the control circuit 15a similarly applies the gate electrodes Ga, A gate control signal is supplied to Gd to turn on the semiconductor switch Qa and the semiconductor switch Qd.
- the control circuit 15b sends the gate control signal to the gate electrodes Ge and Gh according to the above-described on-duty ratio for one cycle.
- a gate control signal is applied to the gate electrodes Gf and Gg according to the on-duty ratio with respect to one cycle to turn on the semiconductor switch Qf and the semiconductor switch Qg.
- the control circuit 15a and the control circuit 15b repeat these operations.
- an alternating current flows through the primary side inductor 13a of the transformer 13, and the induced voltage transformed by the transformer 13 according to the transformation ratio determined by the primary side inductor 13a and the secondary side inductor 13b is secondary side.
- circuit 14 Applied to circuit 14.
- the primary side circuit 12 to the secondary side circuit 14 according to the on-duty ratios of the gate control signals respectively output from the control circuit 15 a and the control circuit 15 b.
- the power supply or the power supply from the secondary circuit 14 to the primary circuit 12 can be appropriately switched.
- the on-duty ratio of the gate control signal applied to the gate electrodes Ga to Gd of the semiconductor switches Qa to Qd of the control circuit 15a of the primary circuit 12 is such that the semiconductor switches Qe of the control circuit 15b of the secondary circuit 14
- the bidirectional DC / DC converter 11 supplies power from the primary side circuit 12 to the secondary side circuit 14.
- the on-duty ratio of the gate control signal applied to the gate electrodes Ga to Gd of the semiconductor switches Qa to Qd of the control circuit 15a of the primary side circuit 12 is such that the semiconductor switches Qe of the control circuit 15b of the secondary side circuit 14 respectively.
- FIG. 6A illustrates an example of a time change of the drain current Ida of the semiconductor switch Qa, the drain voltage Vda of the semiconductor switch Qa, the current Ia flowing through the first inductor L1, and the current Ib flowing through the second inductor L2.
- FIG. 4B is an explanatory diagram showing an example of a time change of the drain current Ide, the drain voltage Vde, the current Ia flowing through the first inductor L1, and the current Ib flowing through the second inductor L2 of the semiconductor switch Qe.
- FIG. 4C is an explanatory diagram showing an example of a time change between the gate control signal applied to the gate electrode Ga of the semiconductor switch Qa and the gate control signal applied to the gate electrode Ge of the semiconductor switch Qe.
- a first DC power supply Va is connected to the primary side circuit 12, and a second DC power supply Vb is connected to the secondary side circuit 14.
- Second DC power supply Vb 380 [V]
- On-duty ratio of semiconductor switches Qa to Qd 49% of one cycle (off-duty ratio is 51% of one cycle)
- On-duty ratio of semiconductor switches Qe to Qh 49% of one cycle (off-duty ratio is 51% of one cycle)
- Step-down ratio of the transformer 13 The primary side circuit 12 and the secondary side circuit 14 have a one-to-one relationship.
- the horizontal axes of FIGS. 3A, 3B, and 3C indicate time (2.5 ⁇ sec / 1 div), respectively.
- the dotted waveform in FIG. 3A shows the drain current Ida [A] of the semiconductor switch Qa with respect to the gate control signal applied to the gate electrode Ga of the semiconductor switch Qa.
- the dashed-dotted line waveform in FIG. 3A shows the drain voltage Vda [V] of the semiconductor switch Qa with respect to the gate control signal applied to the gate electrode Ga of the semiconductor switch Qa.
- the dotted waveform in FIG. 3B shows the drain current Ide [A] of the semiconductor switch Qe with respect to the gate control signal applied to the gate electrode Ge of the semiconductor switch Qe.
- the dashed-dotted line waveform in FIG. 3B shows the drain voltage Vde [V] of the semiconductor switch Qe with respect to the gate control signal applied to the gate electrode Ge of the semiconductor switch Qe.
- the gate control signal applied to the gate electrode Ga of the semiconductor switch Qa and the gate control signal applied to the gate electrode Ge of the semiconductor switch Qe have the same on-duty ratio. Therefore, they are output by the control circuit 15a and the control circuit 15b so that the phase of each gate control signal is simply inverted. That is, the semiconductor switch Qe is turned off while the semiconductor switch Qa is turned on, and the semiconductor switch Qa is turned off while the semiconductor switch Qe is turned on.
- the semiconductor switch Qa and the semiconductor switch Qe are typically shown from the current forward / reverse bidirectional switch SW1 and the current forward / reverse bidirectional switch SW2, respectively.
- the gate control signals for the other semiconductor switches Qb to Qd and Qf to Qh are shown in FIG. 2 when the on-duty ratio is 49%.
- the current Ia and the current Ib are almost zero. Therefore, in the operation simulation condition 1, that is, when the on-duty ratio of the semiconductor switches Qa to Qd and the on-duty ratio of the semiconductor switches Qe to Qh are substantially the same and 49%, the bidirectional DC / DC converter 11 has It is shown that the current Ia and the current Ib do not flow.
- FIG. 4 is an explanatory diagram illustrating an example of the operation simulation result 2 with respect to the operation simulation condition 2.
- FIG. 6A illustrates an example of a time change of the drain current Ida of the semiconductor switch Qa, the drain voltage Vda of the semiconductor switch Qa, the current Ia flowing through the first inductor L1, and the current Ib flowing through the second inductor L2.
- FIG. 4B is an explanatory diagram showing an example of a time change of the drain current Ide, the drain voltage Vde, the current Ia flowing through the first inductor L1, and the current Ib flowing through the second inductor L2 of the semiconductor switch Qe.
- FIG. 6A illustrates an example of a time change of the drain current Ida of the semiconductor switch Qa, the drain voltage Vda of the semiconductor switch Qa, the current Ia flowing through the first inductor L1, and the current Ib flowing through the second inductor L2 of the semiconductor switch Qe.
- FIG. 4C is an explanatory diagram showing an example of a time change between the gate control signal applied to the gate electrode Ga of the semiconductor switch Qa and the gate control signal applied to the gate electrode Ge of the semiconductor switch Qe.
- a first DC power supply Va is connected to the primary side circuit 12, and a second DC power supply Vb is connected to the secondary side circuit 14.
- 4A shows the drain current Ida [A] of the semiconductor switch Qa with respect to the gate control signal applied to the gate electrode Ga of the semiconductor switch Qa.
- 4A shows the drain voltage Vda [V] of the semiconductor switch Qa with respect to the gate control signal applied to the gate electrode Ga of the semiconductor switch Qa.
- the dotted line waveform in FIG. 4B shows the drain current Ide [A] of the semiconductor switch Qe with respect to the gate control signal applied to the gate electrode Ge of the semiconductor switch Qe.
- 4B shows the drain voltage Vde [V] of the semiconductor switch Qe with respect to the gate control signal applied to the gate electrode Ge of the semiconductor switch Qe.
- the gate control signal applied to the gate electrode Ga of the semiconductor switch Qa and the gate control signal applied to the gate electrode Ge of the semiconductor switch Qe are turned on. Duty ratio is different. Specifically, as described in the operation simulation condition 2 (4), the on-duty ratio of the semiconductor switches Qa to Qd is 40% of one cycle, and as described in the condition 2 (5). The on-duty ratio of the semiconductor switches Qe to Qh is 49% of one cycle. Similar to the operation simulation condition 1, in FIG. 4C, among the eight semiconductor switches Qa to Qh, the current forward / reverse bidirectional switch SW1 and the current forward / reverse bidirectional switch SW2 are representative of the semiconductor switch Qa and the semiconductor switch Qe, respectively. Indicated. As shown in FIGS.
- the bidirectional DC / DC converter 11 of the first embodiment performs the switching on the secondary side circuit 14 (the first circuit) in which the switching with the large on-duty ratio of the gate control signal is performed. It is shown that power converted power is supplied from the second DC power supply Vb) to the primary side circuit 12 (first DC power supply Va) that has been switched with a small on-duty ratio.
- FIG. 5 is an explanatory diagram illustrating an example of the operation simulation result 3 with respect to the operation simulation condition 3.
- FIG. 6A illustrates an example of a time change of the drain current Ida of the semiconductor switch Qa, the drain voltage Vda of the semiconductor switch Qa, the current Ia flowing through the first inductor L1, and the current Ib flowing through the second inductor L2.
- FIG. 4B is an explanatory diagram showing an example of a time change of the drain current Ide, the drain voltage Vde, the current Ia flowing through the first inductor L1, and the current Ib flowing through the second inductor L2 of the semiconductor switch Qe.
- FIG. 6A illustrates an example of a time change of the drain current Ida of the semiconductor switch Qa, the drain voltage Vda of the semiconductor switch Qa, the current Ia flowing through the first inductor L1, and the current Ib flowing through the second inductor L2 of the semiconductor switch Qe.
- FIG. 4C is an explanatory diagram showing an example of a time change between the gate control signal applied to the gate electrode Ga of the semiconductor switch Qa and the gate control signal applied to the gate electrode Ge of the semiconductor switch Qe.
- a first DC power supply Va is connected to the primary side circuit 12, and a second DC power supply Vb is connected to the secondary side circuit 14.
- 5A shows the drain current Ida [A] of the semiconductor switch Qa with respect to the gate control signal applied to the gate electrode Ga of the semiconductor switch Qa.
- 5A shows the drain voltage Vda [V] of the semiconductor switch Qa with respect to the gate control signal applied to the gate electrode Ga of the semiconductor switch Qa.
- the dotted line waveform in FIG. 5B shows the drain current Ide [A] of the semiconductor switch Qe with respect to the gate control signal applied to the gate electrode Ge of the semiconductor switch Qe.
- 5B shows the drain voltage Vde [V] of the semiconductor switch Qe with respect to the gate control signal applied to the gate electrode Ge of the semiconductor switch Qe.
- the gate control signal applied to the gate electrode Ga of the semiconductor switch Qa and the gate control signal applied to the gate electrode Ge of the semiconductor switch Qe are turned on. Duty ratio is different. Specifically, as described in (4) of the operation simulation condition 3, the on-duty ratio of the semiconductor switches Qa to Qd is 49% of one cycle, and as described in (5) of the condition 3 The on-duty ratio of the semiconductor switches Qe to Qh is 40% of one cycle. Similar to the operation simulation condition 1, in FIG. 5C, among the eight semiconductor switches Qa to Qh, the current forward / reverse bidirectional switch SW1 and the current forward / reverse bidirectional switch SW2 are representative of the semiconductor switch Qa and the semiconductor switch Qe, respectively. Indicated. As shown in FIGS.
- the bidirectional DC / DC converter 11 of the first embodiment performs the switching on the primary side circuit 12 (the first circuit in which the on-duty ratio of the gate control signal is large). It is shown that power converted power is supplied from the DC power supply Va) to the secondary side circuit 14 (second DC power supply Vb) that has been switched with a small on-duty ratio.
- the waveform of the drain current Ida of the semiconductor switch Qa the waveform of the drain voltage Vda of the semiconductor switch Qa, the waveform of the drain current Ide of the semiconductor switch Qe, and the semiconductor switch
- the waveforms of the drain voltage Vde of Qe do not overlap each other. For this reason, in the bidirectional DC / DC converter 11, it is shown that the switching loss of the semiconductor switch Qa and the semiconductor switch Qe can be reduced. Similarly, the switching loss can be reduced for the other semiconductor switches Qb to Qd and Qf to Qh. 3.
- FIG. 6 is an explanatory diagram illustrating an example of the operation simulation result 4 with respect to the operation simulation condition 4.
- FIG. 6A illustrates an example of a time change of the drain current Ida of the semiconductor switch Qa, the drain voltage Vda of the semiconductor switch Qa, the current Ia flowing through the first inductor L1, and the current Ib flowing through the second inductor L2.
- FIG. FIG. 4B is an explanatory diagram showing an example of a time change of the drain current Ide, the drain voltage Vde, the current Ia flowing through the first inductor L1, and the current Ib flowing through the second inductor L2 of the semiconductor switch Qe.
- FIG. 6C is an explanatory diagram showing an example of a time change of the gate control signal applied to the gate electrode Ga of the semiconductor switch Qa and the gate control signal applied to the gate electrode Ge of the semiconductor switch Qe.
- a first DC power supply Va is connected to the primary side circuit 12, and a second DC power supply Vb is connected to the secondary side circuit 14.
- 6A shows the drain current Ida [A] of the semiconductor switch Qa with respect to the gate control signal applied to the gate electrode Ga of the semiconductor switch Qa.
- 6A shows the drain voltage Vda [V] of the semiconductor switch Qa with respect to the gate control signal applied to the gate electrode Ga of the semiconductor switch Qa.
- the dotted waveform in FIG. 6B shows the drain current Ide [A] of the semiconductor switch Qe with respect to the gate control signal applied to the gate electrode Ge of the semiconductor switch Qe.
- 6B shows the drain voltage Vde [V] of the semiconductor switch Qe with respect to the gate control signal applied to the gate electrode Ge of the semiconductor switch Qe.
- the gate control signal applied to the gate electrode Ga of the semiconductor switch Qa and the gate control signal applied to the gate electrode Ge of the semiconductor switch Qe have the same on-duty ratio. Therefore, they are output by the control circuit 15a and the control circuit 15b so that the phase of each gate control signal is simply inverted. That is, the semiconductor switch Qe is turned off while the semiconductor switch Qa is turned on, and the semiconductor switch Qa is turned off while the semiconductor switch Qe is turned on.
- the semiconductor switch Qa and the semiconductor switch Qe are representatively shown from the current forward / reverse bidirectional switch SW1 and the current forward / reverse bidirectional switch SW2 among the eight semiconductor switches Qa to Qh, respectively.
- the gate control signals for the other semiconductor switches Qa to Qh are shown in FIG. 2 when the on-duty ratio is 49%.
- the current Ia and the current Ib are slightly different in magnitude, but this is considered to be due to the influence of the step-down ratio of the transformer 13. Therefore, similarly to the operation simulation result 1 for the operation simulation condition 1 described above, the operation simulation condition 4, that is, the on-duty ratio of the semiconductor switches Qa to Qd and the on-duty ratio of the semiconductor switches Qe to Qh are substantially the same. In the case of%, it is indicated that the current Ia and the current Ib do not flow through the bidirectional DC / DC converter 11.
- FIG. 7 is an explanatory diagram illustrating an example of the operation simulation result 5 with respect to the operation simulation condition 5.
- FIG. 6A illustrates an example of a time change of the drain current Ida of the semiconductor switch Qa, the drain voltage Vda of the semiconductor switch Qa, the current Ia flowing through the first inductor L1, and the current Ib flowing through the second inductor L2.
- FIG. 4B is an explanatory diagram showing an example of a time change of the drain current Ide, the drain voltage Vde, the current Ia flowing through the first inductor L1, and the current Ib flowing through the second inductor L2 of the semiconductor switch Qe.
- FIG. 6A illustrates an example of a time change of the drain current Ida of the semiconductor switch Qa, the drain voltage Vda of the semiconductor switch Qa, the current Ia flowing through the first inductor L1, and the current Ib flowing through the second inductor L2 of the semiconductor switch Qe.
- 6C is an explanatory diagram showing an example of a time change of the gate control signal applied to the gate electrode Ga of the semiconductor switch Qa and the gate control signal applied to the gate electrode Ge of the semiconductor switch Qe.
- a first DC power supply Va is connected to the primary side circuit 12, and a second DC power supply Vb is connected to the secondary side circuit 14.
- Step-down ratio of the transformer 13 The primary side circuit 12 and the secondary side circuit 14 have a relationship of 1: 0.2.
- the horizontal axes in FIGS. 7A, 7B, and 7C indicate time (2.5 ⁇ sec / 1 div), respectively.
- 7A shows the drain current Ida [A] of the semiconductor switch Qa with respect to the gate control signal applied to the gate electrode Ga of the semiconductor switch Qa.
- 7A shows the drain voltage Vda [V] of the semiconductor switch Qa with respect to the gate control signal applied to the gate electrode Ga of the semiconductor switch Qa.
- the dotted waveform in FIG. 7B shows the drain current Ide [A] of the semiconductor switch Qe with respect to the gate control signal applied to the gate electrode Ge of the semiconductor switch Qe.
- the dashed-dotted line waveform in FIG. 7E indicates the drain voltage Vde [V] of the semiconductor switch Qe with respect to the gate control signal applied to the gate electrode Ge of the semiconductor switch Qe.
- the gate control signal applied to the gate electrode Ga of the semiconductor switch Qa and the gate control signal applied to the gate electrode Ge of the semiconductor switch Qe are turned on. Duty ratio is different. Specifically, as described in the operation simulation condition 5 (4), the on-duty ratio of the semiconductor switches Qa to Qd is 40% of one cycle, and as described in the condition 5 (5). The on-duty ratio of the semiconductor switches Qe to Qh is 49% of one cycle. As in the operation simulation condition 1, in FIG. 7C, among the eight semiconductor switches Qa to Qh, the current forward / reverse bidirectional switch SW1 and the current forward / reverse bidirectional switch SW2 are representative of the semiconductor switch Qa and the semiconductor switch Qe, respectively. Indicated. As shown in FIGS.
- the bidirectional DC / DC converter 11 of the first embodiment performs the switching on the secondary side circuit 14 (the first circuit) in which switching with a large on-duty ratio of the gate control signal is performed. It is shown that power converted power is supplied from the second DC power supply Vb) to the primary side circuit 12 (first DC power supply Va) that has been switched with a small on-duty ratio. Further, as shown in FIGS.
- the waveform of the drain current Ida of the semiconductor switch Qa and the waveform of the drain voltage Vda of the semiconductor switch Qa, and the waveform of the drain current Ide of the semiconductor switch Qe and the semiconductor switch do not overlap each other. For this reason, in the bidirectional DC / DC converter 11, it is shown that the switching loss of the semiconductor switch Qa and the semiconductor switch Qe can be reduced. The switching loss can be similarly reduced for the other semiconductor switches Qb to Qd and Qf to Qh.
- the current forward / reverse bidirectional switch provided on the primary side and the current forward / reverse bidirectional switch provided on the secondary side are provided.
- the semiconductor switches Qa to Qh a pair of semiconductor switches located on each diagonal line are alternately turned on and off, and the on-duty ratio which is the switching frequency of the semiconductor switch is synchronously adjusted. Therefore, when a DC power source or load is connected to the primary side and a load or DC power source is connected to the secondary side, desired DC power can be output bidirectionally between the primary side and the secondary side. it can. While various embodiments have been described with reference to the accompanying drawings, it goes without saying that the bidirectional DC / DC converter 11 of the present invention is not limited to such an example. It will be apparent to those skilled in the art that various changes and modifications can be made within the scope of the claims, and these are naturally within the technical scope of the present invention. Understood.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
電力変換におけるスイッチング損失又はノイズの抑制を図るためのスイッチとして、例えば特許文献1がある。特許文献1には、P−MOSFET及び逆導通ダイオードを並列接続した逆阻止能力を持たない4つの半導体スイッチをフルブリッジして接続し、電位の上下をスナバーエネルギー吸収用のコンデンサにより結合したスナバーエネルギーを回生する電流順逆両方向スイッチが開示されている。この電流順逆両方向スイッチの動作について、図8を参照して説明する。図8は、従来の電流順逆両方向スイッチの回路構成を示す説明図である。
図8において、電流端子7と電流端子8との間には、逆阻止能力を持たない半導体スイッチ1Aと半導体スイッチ1Bとを逆向きに接続した第1の直列回路と、同様の逆阻止能力を持たない半導体スイッチ1Cと半導体スイッチ1Dとを逆向きに接続した第2の直列回路とがそれぞれ並列接続されたフルブリッジ回路が接続されている。ここで、それぞれの半導体スイッチ1A~1Dは、例えば、P−MOSFET(p−channel Metal Oxide Semiconductor Field Effect transistor)と当該P−MOSFETに並列接続された寄生ダイオードとにより構成可能である。更に、前述した第1の直列回路及び第2の直列回路のそれぞれの中点を結ぶように、スナバーコンデンサ4が接続されている。前述した第1の直列回路においては、半導体スイッチ1Aのドレイン電極Daと半導体スイッチ1Bのドレイン電極Dbとが接続されている。前述した第2の直列回路においては、半導体スイッチ1Cのソース電極Scと半導体スイッチ1Dのソース電極Sdとが接続されている。また、電流端子7には、半導体スイッチ1Aのソース電極Saと、半導体スイッチ1Cのドレイン電極Dcとがそれぞれ接続されている。更に、電流端子8には、半導体スイッチ1Bのソース電極Sbと、半導体スイッチ1Dのドレイン電極Ddとがそれぞれ接続されている。この電流順逆両方向スイッチにおいては、それぞれの半導体スイッチ1A~1Dのゲート電極Ga~Gdに制御回路(不図示。以下同様)からゲート制御信号が印加され、半導体スイッチ1A~1Dは、当該ゲート電極Ga~Gdに印加されたゲート制御信号に応じてオンオフの動作を行う。
先ず、電流端子7から電流端子8に向かって順方向に電流を流す場合には、制御回路は、半導体スイッチ1Bのゲート電極Gbと半導体スイッチ1Cのゲート電極Gcとにゲート制御信号を送出し、当該半導体スイッチ1Bと半導体スイッチ1Cとを共に駆動(オン)させる。このとき、制御回路は、半導体スイッチ1Aのゲート電極Gaと半導体スイッチ1Dのゲート電極Gdとに対してゲート制御信号を送出しない。しかし、半導体スイッチ1A及び半導体スイッチ1Dのそれぞれの寄生ダイオードにより、電流がそれぞれの寄生ダイオードの順方向に流れるため、当該電流は半導体スイッチ1Aと半導体スイッチ1Dとを流れる。これにより、電流端子7から電流端子8の方向に電流が流れる。
反対に、電流端子8から電流端子7に向かって逆方向に電流を流す場合には、制御回路は、半導体スイッチ1Aのゲート電極Gaと半導体スイッチ1Dのゲート電極Gdとにゲート制御信号を送出し、当該半導体スイッチ1Aと半導体スイッチ1Dとを共にオンさせる。このとき、制御回路は、半導体スイッチ1Bのゲート電極Gbと半導体スイッチ1Cのゲート電極Gcとに対してゲート制御信号を送出しない。しかし、半導体スイッチ1B及び半導体スイッチ1Dのそれぞれの寄生ダイオードにより、電流がそれぞれの寄生ダイオードの順方向に流れるため、当該電流は半導体スイッチ1Bと半導体スイッチ1Cとを流れる。これにより、電流端子8から電流端子7の方向に電流が流れる。
このように、電流順逆両方向スイッチによれば、対角線上に位置する半導体スイッチ1A,1Dのペアと、半導体スイッチ1B,1Cのペアとを交互に駆動させることにより、電流端子7と電流端子8との間を順方向及び逆方向の順逆両方向に電流を流すことができる。
なお、前述した電流順逆両方向スイッチの電流端子7と電流端子8との間の電流を切る場合には、制御回路は、既にゲート制御信号が印加されていた各半導体スイッチ1A~1Dのうち対角線上に位置する半導体スイッチの各ゲート電極に対してゲート制御信号の印加を停止することにより、駆動していた半導体スイッチを非駆動(オフ)させる。これにより、当該オン時に流れていた電流はスナバーコンデンサ4に転流し、当該電流がゼロになるまで当該スナバーコンデンサ4は充電される。スナバーコンデンサ4に流れる電流がゼロになるところまで当該スナバーコンデンサ4の両端間電圧は上昇し、半導体スイッチの寄生ダイオードにより電流順逆両方向スイッチの電流は自動的に遮断されて電流は流れなくなる。次回、電流順逆両方向スイッチに電流を流す際、例えば半導体スイッチ1Aのゲート電極Gaと半導体スイッチ1Dのゲート電極Gdとにゲート制御信号が制御回路によりそれぞれ印加されると、スナバーコンデンサ4に充電されていた電荷が半導体スイッチ1A及び半導体スイッチ1Dを介して放電されることにより、当該スナバーコンデンサ4に充電されていたエネルギーが負荷側に供給される。
また、特許文献1に開示されている電流順逆両方向スイッチが用いられた電力変換装置の一例として、特許文献2がある。特許文献2には、単相フルブリッジ構成の4つの逆導通型半導体スイッチ(電流順逆両方向スイッチ)の直流端子間にコンデンサを接続し、直流インダクタを介して二次電池を接続するとともに、交流端子間に交流インダクタを経由して交流電源側と結合して電源電圧位相に同期して対角線上に位置するペアの逆導通型半導体スイッチを交互にオンオフさせて、当該交流インダクタとコンデンサとで定まる共振周波数よりも低い周波数の交流電源が接続された交流/直流変換装置が開示されている。特許文献2の交流/直流変換装置によれば、従来のPWM(Pulse Width Modulation)コンバータに比べて大きな交流インダクタが必要にはなるが、原則的に交流電源の1周期に1回の逆導通型半導体スイッチのオンオフを行うことにより、電流波形において高調波が非常に少なくなると共に、当該逆導通型半導体スイッチのオンオフ回数の減少によりスイッチング損失の大幅な低減を図ることができる。
前述した目的を達成するために、本発明の双方向DC/DCコンバータは、第1の直流電源又は第1の負荷と、第2の負荷又は第2の直流電源との間で相互に直流変換機能を有する双方向DC/DCコンバータであって、第1の直流電源又は第1の負荷を含む一次側回路と、第2の負荷又は第2の直流電源を含む二次側回路と、一次側回路により出力された電圧を変圧して二次側回路に供給するトランスとを備え、一次側回路は、4個の半導体スイッチにより構成されるブリッジ回路と、当該ブリッジ回路の端子間に接続されたコンデンサと、各半導体スイッチのゲート電極に制御信号を与えて当該各半導体スイッチのオンオフ制御を行う第1の制御回路とを有する第1の電流順逆両方向スイッチと、一端が第1の直流電源又は第1の負荷に接続され、他端がブリッジ回路の端子に接続された第1のインダクタとを備え、二次側回路は、4個の半導体スイッチにより構成されるブリッジ回路と、当該ブリッジ回路の端子間に接続されたコンデンサと、各半導体スイッチのゲート電極に制御信号を与えて当該各半導体スイッチのオンオフ制御を行う第2の制御回路とを有する第2の電流順逆両方向スイッチと、一端が第2の直流電源又は第2の負荷に接続され、他端がブリッジ回路の端子に接続された第2のインダクタとを備えることを特徴とする。
また、本発明の双方向DC/DCコンバータにおいては、一次側回路のコンデンサの静電容量と第1のインダクタのインダクタンスとにより定まる共振周波数、及び、二次側回路のコンデンサの静電容量と第2のインダクタのインダクタンスとにより定まる共振周波数が、それぞれ8個の半導体スイッチのスイッチング周波数よりも高いことを特徴とする。
また、本発明の双方向DC/DCコンバータにおいては、一次側回路及び二次側回路の各々の半導体スイッチのうちそれぞれ対角線上に位置する半導体スイッチは、第1の制御回路及び第2の制御回路によりそれぞれ出力された制御信号に応じて同期的な動作することを特徴とする。
また、本発明の双方向DC/DCコンバータにおいては、第1の制御回路及び第2の制御回路によりそれぞれ出力された制御信号に応じて、一次側回路から二次側回路への電力供給又は二次側回路から一次側回路への電力供給を切り替えることを特徴とする。
(第1の実施形態)
図1A,B及び図2を参照して、本発明の第1の実施形態に係る双方向DC/DCコンバータの回路構成に関して説明する。
図1Aは、本発明の第1の実施形態による双方向DC/DCコンバータ11の構成を示すブロック図、1Bはその具体的な回路図である。図2は、第1の実施形態の双方向DC/DCコンバータ11における各々の半導体スイッチQa~Qhのゲート電極Ga~Ghに印加されるゲート制御信号の時間変化を示す説明図である。図2(a)は、ゲート電極Ga、ゲート電極Gb、ゲート電極Gc、ゲート電極Gdにそれぞれ印加されるゲート制御信号の時間変化を示す説明図である。図2(b)は、ゲート電極Ge、ゲート電極Gf、ゲート電極Gg、ゲート電極Ghにそれぞれ印加されるゲート制御信号の時間変化を示す説明図である。なお、図2(a)及び(b)におけるゲート制御信号のオンデューティ比は、各々の半導体スイッチQa~Qhのデッドタイムを考慮して1周期に対する49%であるとする。
図1Bにおいて、双方向DC/DCコンバータ11は、一次側回路12と、トランス13(電力伝達部)と、二次側回路14とを備える。以下、双方向DC/DCコンバータ11を構成する各部12~14について説明し、一次側回路12の端子Taと端子Tbとの間には負荷または第1の直流電源Vaが接続され、二次側回路14の端子Tcと端子Tdとの間には負荷または第2の直流電源Vbが接続される。本発明による双方向DC/DCコンバータ11においては一次側回路12に直流電源が接続され、二次側回路14に負荷が接続されて一次側から二次側へ電力供給される場合と、一次側回路12に負荷が接続され、二次側回路14に直流電源が接続されて二次側から一次側に電力供給される場合を想定することができる。ただ、説明を簡略化するため、図1Bに図示されたように、両側全てに直流電源が接続されたものとして説明する。
一次側回路12には、直流端子T1と直流端子T2との間に、前述した特許文献2に記載されている電流順逆両方向スイッチSW1が直列接続されている。この電流順逆両方向スイッチSW1においては、直流端子T1と直流端子T2との間に、半導体スイッチQaと半導体スイッチQbとの直列回路、半導体スイッチQcと半導体スイッチQdとの直列回路、及び、コンデンサC1がそれぞれ並列接続されている。半導体スイッチQa~Qdは、例えば、P−MOSFETと当該P−MOSFETに並列接続された寄生ダイオードとにより構成可能である。また、半導体スイッチQa~Qdは、P−MOSFETと寄生ダイオードとの構成の他に、IGBT(Insulated Gate Bipolar Transistor)により構成可能である。
半導体スイッチQaと半導体スイッチQbとの直列回路においては、半導体スイッチQaのソース電極Saと半導体スイッチQbのドレイン電極Dbとが接続されている。また、半導体スイッチQcと半導体スイッチQdとの直列回路においては、半導体スイッチQcのソース電極Scと半導体スイッチQdのドレイン電極Ddとが接続されている。また、直流端子T1には、半導体スイッチQaのドレイン電極Daと、半導体スイッチQcのドレイン電極Dcとがそれぞれ接続されている。更に、直流端子T2には、半導体スイッチQbのソース電極Sbと、半導体スイッチQdのソース電極Sdとがそれぞれ接続され、所謂フルブリッジ回路が構成されている。
また、この電流順逆両方向スイッチSW1においては、図2(a)に示すように、各々の半導体スイッチQa~Qdのゲート電極Ga~Gdに、制御回路15aによりゲート制御信号が印加される。これにより、半導体スイッチQa~Qdは、当該ゲート電極Ga~Gdに印加されたゲート制御信号に応じてオンオフの動作を行う。図2(a)及び(b)は、各々の半導体スイッチQa~Qhのゲート電極Ga~Ghに10[μsec]ごとにゲート制御信号を与えたときの時間変化の一例を示す。
電流順逆両方向スイッチSW1においては、制御回路15aは、対角線上に位置する半導体スイッチQaのゲート電極Gaと半導体スイッチQdのゲート電極Gdとに対してそれぞれの位相が同期するゲート制御信号を与え、対角線上に位置する半導体スイッチQbのゲート電極Gbと半導体スイッチQcのゲート電極Gcとに対してそれぞれの位相が同期するゲート制御信号を与える。また、各々の半導体スイッチQa~Qdのゲート電極Ga~Gdに与えられるゲート制御信号のオンデューティ比は、当該ゲート電極Ga~Gdの短絡を防止するために、1周期のうち最大で50%(現実的にはデッドタイムを考慮して例えば49%程度)である。また、制御回路15aは、半導体スイッチQaのゲート電極Gaと半導体スイッチQbのゲート電極Gbとに対して、如何なる位相においても同時にオンさせるゲート制御信号を与えない。同様に、制御回路15aは、半導体スイッチQcのゲート電極Gcと半導体スイッチQdのゲート電極Gdとに対して、如何なる位相においても同時にオンさせるゲート制御信号を与えない。コンデンサC1の両端間電圧があるときに短絡するためである。
また、コンデンサC1は、前述した特許文献1に記載されている電流順逆両方向スイッチにおけるスナバーコンデンサとして機能すると共に、二次側回路14の端子Tcと端子Tdとの間に第2の直流電源Vbが接続された場合には、トランス13を介して一次側回路12に誘起された交流電圧を直流電圧に平滑する平滑コンデンサとしても機能する。
また、端子Taと端子Tbとの間には、第1の直流電源Vaと抵抗R1とが直列接続されている。この抵抗R1は、第1の直流電源Vaの内部抵抗として設けられた低抵抗である。
また、端子Taと直流端子T1との間には第1のインダクタL1が直列接続され、第1の直流電源Vaから第1のインダクタL1に向かって電流Iaが流れる。なお、以下、図1に示すように、第1の直流電源Vaから第1のインダクタL1に向かって流れる電流Iaの向きが当該電流Iaの正の向きであるとして説明する。
更に、半導体スイッチQaのソース電極Saと半導体スイッチQbのドレイン電極Dbとの接続ノードである端子T3と、半導体スイッチQcのソース電極Scと半導体スイッチQdのドレイン電極Ddとの接続ノードである端子T4との間には、トランス13の一次側インダクタ13aが接続されている。
また、一次側回路12において、コンデンサC1とトランス13の一次側励磁インダクタ13aとで定まる共振周波数は、半導体スイッチQa~Qdのスイッチング周波数よりも高くなるように、コンデンサC1の静電容量とトランス13の一次側励磁インダクタ13aのインダクタンスがそれぞれ設定される。これにより、コンデンサC1は毎回、放電の後、当該コンデンサC1の両端間電圧が略ゼロになる期間が生じ、ゼロ電圧・ゼロ電流でのソフトスイッチングを実現することができると共に、双方向DC/DCコンバータ11の動作において半導体スイッチQa~Qdのスイッチングにおける損失を低減することができる。
二次側回路14には、直流端子T5と直流端子T6との間に、前述した特許文献2に記載されている電流順逆両方向スイッチSW2が直列接続されている。この電流順逆両方向スイッチSW2においては、直流端子T5と直流端子T6との間に、半導体スイッチQeと半導体スイッチQfとの直列回路、半導体スイッチQgと半導体スイッチQhとの直列回路、及び、コンデンサC2がそれぞれ並列接続されている。半導体スイッチQe~Qhは、同様に例えば、P−MOSFETと当該P−MOSFETに並列接続された寄生ダイオードとにより構成可能である。また、半導体スイッチQe~Qhは、P−MOSFETと寄生ダイオードとの構成の他に、IGBTにより構成可能である。
半導体スイッチQeと半導体スイッチQfとの直列回路においては、半導体スイッチQeのソース電極Seと半導体スイッチQfのドレイン電極Dfとが接続されている。また、半導体スイッチQgと半導体スイッチQhとの直列回路においては、半導体スイッチQgのソース電極Sgと半導体スイッチQhのドレイン電極Dhとが接続されている。また、直流端子T5には、半導体スイッチQeのドレイン電極Deと、半導体スイッチQgのドレイン電極Dgとがそれぞれ接続されている。更に、直流端子T6には、半導体スイッチQfのソース電極Sfと、半導体スイッチQhのソース電極Shとがそれぞれ接続され、所謂フルブリッジ回路が構成されている。
また、この電流順逆両方向スイッチSW2においては、図2(b)に示すように、各々の半導体スイッチQe~Qhのゲート電極Ge~Ghに、制御回路15bからゲート制御信号が印加される。これにより、半導体スイッチQe~Qhは、当該ゲート電極Ge~Ghに印加されたゲート制御信号に応じてオンオフの動作を行う。
電流順逆両方向スイッチSW2においては、制御回路15bは、対角線上に位置する半導体スイッチQfのゲート電極Gfと半導体スイッチQgのゲート電極Ggとに対してそれぞれの位相が同期するゲート制御信号を与え、対角線上に位置する半導体スイッチQeのゲート電極Geと半導体スイッチQhのゲート電極Ghとに対してそれぞれの位相が同期するゲート制御信号を与える。また、各々の半導体スイッチQe~Qhのゲート電極Ge~Ghに与えられるゲート制御信号のオンデューティ比は、当該ゲート電極Ge~Ghの短絡を防止するために、1周期のうち最大で50%(現実的にはデッドタイムを考慮して例えば49%程度)である。また、制御回路15bは、半導体スイッチQeのゲート電極Geと半導体スイッチQfのゲート電極Gfとに対して、如何なる位相においても同時にオンさせるゲート制御信号を与えない。同様に、制御回路15bは、半導体スイッチQgのゲート電極Ggと半導体スイッチQhのゲート電極Ghとに対して、如何なる位相においても同時にオンさせるゲート制御信号を与えない。コンデンサC2の両端間電圧があるときに短絡するためである。
また、コンデンサC2は、前述した特許文献1に記載されている電流順逆両方向スイッチにおけるスナバーコンデンサとして機能すると共に、一次側回路12の端子Taと端子Tbとの間に第1の直流電源Vaが接続された場合には、トランス13を介して二次側回路14に誘起された交流電圧を直流電圧に平滑する平滑コンデンサとしても機能する。
また、端子Tcと端子Tdとの間には、第2の直流電源Vbと抵抗R2とが直列接続されている。この抵抗R2は、第2の直流電源Vbの内部抵抗として設けられた低抵抗である。
また、端子Tcと直流端子T5との間には第2のインダクタL2が直列接続され、第2の直流電源Vbから第2のインダクタL2に向かって電流Ibが流れる。なお、以下、図1に示すように、第2の直流電源Vbから第2のインダクタL2に向かって流れる電流Ibの向きが当該電流Ibの正の向きであるとして説明する。
更に、半導体スイッチQeのソース電極Seと半導体スイッチQfのドレイン電極Dfとの接続ノードである端子T7と、半導体スイッチQgのソース電極Sgと半導体スイッチQhのドレイン電極Dhとの接続ノードである端子T8との間には、トランス13の二次側インダクタ13bが接続されている。
また、二次側回路14において、コンデンサC2とトランス13の二次側励磁インダクタ13bとで定まる共振周波数は、半導体スイッチQe~Qhのスイッチング周波数よりも高くなるように、コンデンサC2の静電容量とトランス13の二次側励磁インダクタ13bのインダクタンスがそれぞれ設定される。これにより、コンデンサC2は毎回、放電の後、当該コンデンサC2の両端間電圧が略ゼロになる期間が生じ、ゼロ電圧・ゼロ電流でのソフトスイッチングを実現することができると共に、双方向DC/DCコンバータ11の動作において半導体スイッチQe~Qhのスイッチングにおける損失を低減することができる。
また、図2に示すように、制御回路15aと制御回路15bとは、それぞれ半導体スイッチQaのゲート電極Ga、半導体スイッチQdのゲート電極Gd、半導体スイッチQfのゲート電極Gf、及び半導体スイッチQgのゲート電極Ggにそれぞれの位相が同期するゲート制御信号を与える。更に、制御回路15aと制御回路15bとは、それぞれ半導体スイッチQbのゲート電極Gb、半導体スイッチQcのゲート電極Gc、半導体スイッチQeのゲート電極Ge、及び半導体スイッチQhのゲート電極Ghにそれぞれの位相が同期するゲート制御信号を与える。
双方向DC/DCコンバータ11においては、制御回路15aは前述した1周期に対するオンデューティ比に応じてゲート電極Gb,Gcへのゲート制御信号を与えて半導体スイッチQbと半導体スイッチQcとをオンさせる。更に、この制御回路15aによるゲート電極Gb,Gcへのゲート制御信号の印加に同期して、制御回路15bは前述した1周期に対するオンデューティ比に応じてゲート電極Ge,Ghにそれぞれゲート制御信号を与えて半導体スイッチQeと半導体スイッチGhとをオンさせる。
更に、制御回路15aは前述した1周期に対するオンデューティ比に応じてゲート電極Gb,Gcへのゲート制御信号の印加を停止した直後に、同様に1周期に対するオンデューティ比に応じてゲート電極Ga,Gdへのゲート制御信号を与えて半導体スイッチQaと半導体スイッチQdとをオンさせる。更に、この制御回路15aによるゲート電極Ga,Gdへのゲート制御信号の印加に同期して、制御回路15bは前述した1周期に対するオンデューティ比に応じてゲート電極Ge,Ghへのゲート制御信号の印加を停止した直後に、同様に1周期に対するオンデューティ比に応じてゲート電極Gf,Ggへのゲート制御信号を与えて半導体スイッチQfと半導体スイッチQgとをオンさせる。図2に示すように、制御回路15aと制御回路15bは、これらの動作を繰り返す。
このため、トランス13の一次側インダクタ13aには交流電流が流れることになり、一次側インダクタ13aと二次側インダクタ13bとで定まる変圧比に応じてトランス13で変圧された誘起電圧が二次側回路14に印加される。
更に、第1の双方向DC/DCコンバータ11では、制御回路15aと制御回路15bとによりそれぞれ出力されたゲート制御信号のオンデューティ比に応じて、一次側回路12から二次側回路14への電力供給又は二次側回路14から一次側回路12への電力供給を適宜切り替えることができる。例えば、一次側回路12の制御回路15aの各々の半導体スイッチQa~Qdのゲート電極Ga~Gdに与えるゲート制御信号のオンデューティ比が、二次側回路14の制御回路15bの各々の半導体スイッチQe~Qhのゲート電極Ge~Ghに与えるゲート制御信号のオンデューティ比よりも大きい場合、双方向DC/DCコンバータ11は、一次側回路12から二次側回路14へ電力供給を行う。一方、一次側回路12の制御回路15aの各々の半導体スイッチQa~Qdのゲート電極Ga~Gdに与えるゲート制御信号のオンデューティ比が、二次側回路14の制御回路15bの各々の半導体スイッチQe~Qhのゲート電極Ge~Ghに与えるゲート制御信号のオンデューティ比よりも小さい場合、双方向DC/DCコンバータ11は、二次側回路14から一次側回路12への電力供給を行う。
2.双方向DC/DCコンバータ11の動作シミュレーション(トランス13による降圧比が1:1)に関する説明
図3~図5は、第1の実施形態の双方向DC/DCコンバータ11の動作シミュレーション条件1~3に対する動作シミュレーション結果1~3をそれぞれ示す説明図である。
先ず、動作シミュレーション条件1に対する動作シミュレーション結果1について説明する。図3に示す動作シミュレーション条件1は、次の内容である。図3は、動作シミュレーション条件1に対する動作シミュレーション結果1の一例を示す説明図である。同図(a)は、半導体スイッチQaのドレイン電流Ida、半導体スイッチQaのドレイン電圧Vda、第1のインダクタL1に流れる電流Ia、第2のインダクタL2に流れる電流Ibの時間変化の一例を示す説明図である。同図(b)は、半導体スイッチQeのドレイン電流Ide、ドレイン電圧Vde、第1のインダクタL1に流れる電流Ia、第2のインダクタL2に流れる電流Ibの時間変化の一例を示す説明図である。同図(c)は、半導体スイッチQaのゲート電極Gaに印加されたゲート制御信号と、半導体スイッチQeのゲート電極Geに印加されたゲート制御信号との時間変化の一例を示す説明図である。
(1)一次側回路12には第1の直流電源Vaが接続され、二次側回路14には第2の直流電源Vbが接続される。
(2)第1の直流電源Vaの電圧:380[V]
(3)第2の直流電源Vbの電圧:380[V]
(4)半導体スイッチQa~Qdのオンデューティ比:1周期の49%(オフデューティ比は1周期の51%)
(5)半導体スイッチQe~Qhのオンデューティ比:1周期の49%(オフデューティ比は1周期の51%)
(6)トランス13の降圧比:一次側回路12と二次側回路14とで1対1の関係を有する。
図3(a),(b),(c)の横軸は、それぞれ時間(2.5μsec/1div)を示す。図3(a)の点線波形は、半導体スイッチQaのゲート電極Gaに印加されたゲート制御信号に対する同半導体スイッチQaのドレイン電流Ida[A]を示す。図3(a)の一点鎖線波形は、半導体スイッチQaのゲート電極Gaに印加されたゲート制御信号に対する半導体スイッチQaのドレイン電圧Vda[V]を示す。図3(b)の点線波形は、半導体スイッチQeのゲート電極Geに印加されたゲート制御信号に対する同半導体スイッチQeのドレイン電流Ide[A]を示す。図3(b)の一点鎖線波形は、半導体スイッチQeのゲート電極Geに印加されたゲート制御信号に対する半導体スイッチQeのドレイン電圧Vde[V]を示す。
図3(c)に示すように、半導体スイッチQaのゲート電極Gaに印加されたゲート制御信号と、半導体スイッチQeのゲート電極Geに印加されたゲート制御信号とは、それぞれのオンデューティ比が同一であるため単にそれぞれのゲート制御信号の位相が反転するように制御回路15a及び制御回路15bによりそれぞれ出力される。即ち、半導体スイッチQaがオンしている間には半導体スイッチQeはオフし、半導体スイッチQeがオンしている間には半導体スイッチQaはオフする。図3(c)では8個の半導体スイッチQa~Qhのうち電流順逆両方向スイッチSW1及び電流順逆両方向スイッチSW2からそれぞれ代表的に半導体スイッチQa及び半導体スイッチQeについて示した。しかし、他の半導体スイッチQb~Qd,Qf~Qhに関するゲート制御信号は、オンデューティ比が49%である場合には図2に示されている。
図3(a)及び(b)に示すように、電流Ia及び電流Ibはほぼゼロである。このため、動作シミュレーション条件1、即ち、半導体スイッチQa~Qdのオンデューティ比と半導体スイッチQe~Qhのオンデューティ比とが略同一で49%である場合においては双方向DC/DCコンバータ11には電流Ia及び電流Ibが流れないことが示される。また、図3(a)及び(b)に示すように、半導体スイッチQaのドレイン電流Idaの波形及び半導体スイッチQaのドレイン電圧Vdaの波形、並びに、半導体スイッチQeのドレイン電流Ideの波形及び半導体スイッチQeのドレイン電圧Vdeの波形はそれぞれ重複しない。このため、双方向DC/DCコンバータ11においては、半導体スイッチQa及び半導体スイッチQeのスイッチング損失が低減できていることが示される。同様に、他の半導体スイッチQb~Qd,Qf~Qhについてもスイッチング損失が低減できている。
次に、動作シミュレーション条件2に対する動作シミュレーション結果2について説明する。図4に示す動作シミュレーション条件2は、次の内容である。図4は、動作シミュレーション条件2に対する動作シミュレーション結果2の一例を示す説明図である。同図(a)は、半導体スイッチQaのドレイン電流Ida、半導体スイッチQaのドレイン電圧Vda、第1のインダクタL1に流れる電流Ia、第2のインダクタL2に流れる電流Ibの時間変化の一例を示す説明図である。同図(b)は、半導体スイッチQeのドレイン電流Ide、ドレイン電圧Vde、第1のインダクタL1に流れる電流Ia、第2のインダクタL2に流れる電流Ibの時間変化の一例を示す説明図である。同図(c)は、半導体スイッチQaのゲート電極Gaに印加されたゲート制御信号と、半導体スイッチQeのゲート電極Geに印加されたゲート制御信号との時間変化の一例を示す説明図である。
(1)一次側回路12には第1の直流電源Vaが接続され、二次側回路14には第2の直流電源Vbが接続される。
(2)第1の直流電源Vaの電圧:380[V]
(3)第2の直流電源Vbの電圧:380[V]
(4)半導体スイッチQa~Qdのオンデューティ比:1周期の40%(オフデューティ比は1周期の60%)
(5)半導体スイッチQe~Qhのオンデューティ比:1周期の49%(オフデューティ比は1周期の51%)
(6)トランス13の降圧比:一次側回路12と二次側回路14とで1対1の関係を有する。
図4(a),(b),(c)の横軸は、それぞれ時間(2.5μsec/1div)を示す。図4(a)の点線波形は、半導体スイッチQaのゲート電極Gaに印加されたゲート制御信号に対する同半導体スイッチQaのドレイン電流Ida[A]を示す。図4(a)の一点鎖線波形は、半導体スイッチQaのゲート電極Gaに印加されたゲート制御信号に対する半導体スイッチQaのドレイン電圧Vda[V]を示す。図4(b)の点線波形は、半導体スイッチQeのゲート電極Geに印加されたゲート制御信号に対する同半導体スイッチQeのドレイン電流Ide[A]を示す。図4(b)の一点鎖線波形は、半導体スイッチQeのゲート電極Geに印加されたゲート制御信号に対する半導体スイッチQeのドレイン電圧Vde[V]を示す。
図4(c)に示すように、半導体スイッチQaのゲート電極Gaに印加されたゲート制御信号と、半導体スイッチQeのゲート電極Geに印加されたゲート制御信号とは、それぞれのゲート制御信号のオンデューティ比が異なる。具体的には、動作シミュレーション条件2の(4)にて説明したように半導体スイッチQa~Qdのオンデューティ比は1周期の40%であり、同条件2の(5)にて説明したように半導体スイッチQe~Qhのオンデューティ比は1周期の49%である。なお、動作シミュレーション条件1と同様に、図4(c)では8個の半導体スイッチQa~Qhのうち電流順逆両方向スイッチSW1及び電流順逆両方向スイッチSW2からそれぞれ代表的に半導体スイッチQa及び半導体スイッチQeについて示した。
図4(a)及び(b)に示すように、動作シミュレーション条件2に対する動作シミュレーション結果2として、電流Iaはマイナスの値に推移し、電流Ibはプラスの値に推移した。これにより、動作シミュレーション条件2に対する動作シミュレーション結果2として、第1の実施形態の双方向DC/DCコンバータ11は、ゲート制御信号のオンデューティ比の大きいスイッチングが行われた二次側回路14(第2の直流電源Vb)からオンデューティ比の小さいスイッチングが行われた一次側回路12(第1の直流電源Va)に対して電力変換された電力を供給していることが示される。また、図4(a)及び(b)に示すように、半導体スイッチQaのドレイン電流Idaの波形及び半導体スイッチQaのドレイン電圧Vdaの波形、並びに、半導体スイッチQeのドレイン電流Ideの波形及び半導体スイッチQeのドレイン電圧Vdeの波形はそれぞれ重複しない。このため、双方向DC/DCコンバータ11においては、半導体スイッチQa及び半導体スイッチQeのスイッチング損失が低減できていることが示される。同様に、他の半導体スイッチQb~Qd,Qf~Qhについてもスイッチング損失が低減できている。
次に、動作シミュレーション条件3に対する動作シミュレーション結果3について説明する。図5に示す動作シミュレーション条件3は、次の内容である。図5は、動作シミュレーション条件3に対する動作シミュレーション結果3の一例を示す説明図である。同図(a)は、半導体スイッチQaのドレイン電流Ida、半導体スイッチQaのドレイン電圧Vda、第1のインダクタL1に流れる電流Ia、第2のインダクタL2に流れる電流Ibの時間変化の一例を示す説明図である。同図(b)は、半導体スイッチQeのドレイン電流Ide、ドレイン電圧Vde、第1のインダクタL1に流れる電流Ia、第2のインダクタL2に流れる電流Ibの時間変化の一例を示す説明図である。同図(c)は、半導体スイッチQaのゲート電極Gaに印加されたゲート制御信号と、半導体スイッチQeのゲート電極Geに印加されたゲート制御信号との時間変化の一例を示す説明図である。
(1)一次側回路12には第1の直流電源Vaが接続され、二次側回路14には第2の直流電源Vbが接続される。
(2)第1の直流電源Vaの電圧:380[V]
(3)第2の直流電源Vbの電圧:380[V]
(4)半導体スイッチQa~Qdのオンデューティ比:1周期の49%(オフデューティ比は1周期の51%)
(5)半導体スイッチQe~Qhのオンデューティ比:1周期の40%(オフデューティ比は1周期の60%)
(6)トランス13の降圧比:一次側回路12と二次側回路14とで1対1の関係を有する。
図5(a),(b),(c)の横軸は、それぞれ時間(2.5μsec/1div)を示す。図5(a)の点線波形は、半導体スイッチQaのゲート電極Gaに印加されたゲート制御信号に対する同半導体スイッチQaのドレイン電流Ida[A]を示す。図5(a)の一点鎖線波形は、半導体スイッチQaのゲート電極Gaに印加されたゲート制御信号に対する半導体スイッチQaのドレイン電圧Vda[V]を示す。図5(b)の点線波形は、半導体スイッチQeのゲート電極Geに印加されたゲート制御信号に対する同半導体スイッチQeのドレイン電流Ide[A]を示す。図5(b)の一点鎖線波形は、半導体スイッチQeのゲート電極Geに印加されたゲート制御信号に対する半導体スイッチQeのドレイン電圧Vde[V]を示す。
図5(c)に示すように、半導体スイッチQaのゲート電極Gaに印加されたゲート制御信号と、半導体スイッチQeのゲート電極Geに印加されたゲート制御信号とは、それぞれのゲート制御信号のオンデューティ比が異なる。具体的には、動作シミュレーション条件3の(4)にて説明したように半導体スイッチQa~Qdのオンデューティ比は1周期の49%であり、同条件3の(5)にて説明したように半導体スイッチQe~Qhのオンデューティ比は1周期の40%である。なお、動作シミュレーション条件1と同様に、図5(c)では8個の半導体スイッチQa~Qhのうち電流順逆両方向スイッチSW1及び電流順逆両方向スイッチSW2からそれぞれ代表的に半導体スイッチQa及び半導体スイッチQeについて示した。
図5(a)及び(c)に示すように、動作シミュレーション条件3に対する動作シミュレーション結果3として、電流Ibはマイナスの値に推移し、電流Iaはプラスの値に推移した。これにより、動作シミュレーション条件3に対する動作シミュレーション結果3として、第1の実施形態の双方向DC/DCコンバータ11は、ゲート制御信号のオンデューティ比の大きいスイッチングが行われた一次側回路12(第1の直流電源Va)からオンデューティ比の小さいスイッチングが行われた二次側回路14(第2の直流電源Vb)に対して電力変換された電力を供給していることが示される。また、図5(a)及び(b)に示すように、半導体スイッチQaのドレイン電流Idaの波形及び半導体スイッチQaのドレイン電圧Vdaの波形、並びに、半導体スイッチQeのドレイン電流Ideの波形及び半導体スイッチQeのドレイン電圧Vdeの波形はそれぞれ重複しない。このため、双方向DC/DCコンバータ11においては、半導体スイッチQa及び半導体スイッチQeのスイッチング損失が低減できていることが示される。同様に、他の半導体スイッチQb~Qd,Qf~Qhについてもスイッチング損失が低減できている。
3.双方向DC/DCコンバータ11の動作シミュレーション(トランス13による降圧比が1:0.2)に関する説明
図6及び図7は、第1の実施形態の双方向DC/DCコンバータ11の動作シミュレーション条件4,5に対する動作シミュレーション結果4,5を示す説明図である。
次に、動作シミュレーション条件4に対する動作シミュレーション結果4について説明する。図6に示す動作シミュレーション条件4は、次の内容である。図6は、動作シミュレーション条件4に対する動作シミュレーション結果4の一例を示す説明図である。同図(a)は、半導体スイッチQaのドレイン電流Ida、半導体スイッチQaのドレイン電圧Vda、第1のインダクタL1に流れる電流Ia、第2のインダクタL2に流れる電流Ibの時間変化の一例を示す説明図である。同図(b)は、半導体スイッチQeのドレイン電流Ide、ドレイン電圧Vde、第1のインダクタL1に流れる電流Ia、第2のインダクタL2に流れる電流Ibの時間変化の一例を示す説明図である。同図(c)は、半導体スイッチQaのゲート電極Gaに印加されたゲート制御信号と、半導体スイッチQeのゲート電極Geに印加されたゲート制御信号の時間変化の一例を示す説明図である。
(1)一次側回路12には第1の直流電源Vaが接続され、二次側回路14には第2の直流電源Vbが接続される。
(2)第1の直流電源Vaの電圧:380[V]
(3)第2の直流電源Vbの電圧:76[V]
(4)半導体スイッチQa~Qdのオンデューティ比:1周期の49%(オフデューティ比は1周期の51%)
(5)半導体スイッチQe~Qhのオンデューティ比:1周期の49%(オフデューティ比は1周期の51%)
(6)トランス13の降圧比:一次側回路12と二次側回路14とで1対0.2の関係を有する。
図6(a),(b),(c)の横軸は、それぞれ時間(2.5μsec/1div)を示す。図6(a)の点線波形は、半導体スイッチQaのゲート電極Gaに印加されたゲート制御信号に対する同半導体スイッチQaのドレイン電流Ida[A]を示す。図6(a)の一点鎖線波形は、半導体スイッチQaのゲート電極Gaに印加されたゲート制御信号に対する半導体スイッチQaのドレイン電圧Vda[V]を示す。図6(b)の点線波形は、半導体スイッチQeのゲート電極Geに印加されたゲート制御信号に対する同半導体スイッチQeのドレイン電流Ide[A]を示す。図6(b)の一点鎖線波形は、半導体スイッチQeのゲート電極Geに印加されたゲート制御信号に対する半導体スイッチQeのドレイン電圧Vde[V]を示す。
図6(c)に示すように、半導体スイッチQaのゲート電極Gaに印加されたゲート制御信号と、半導体スイッチQeのゲート電極Geに印加されたゲート制御信号とは、それぞれのオンデューティ比が同一であるため単にそれぞれのゲート制御信号の位相が反転するように制御回路15a及び制御回路15bによりそれぞれ出力される。即ち、半導体スイッチQaがオンしている間には半導体スイッチQeはオフし、半導体スイッチQeがオンしている間には半導体スイッチQaはオフする。図6(c)では8個の半導体スイッチQa~Qhのうち電流順逆両方向スイッチSW1及び電流順逆両方向スイッチSW2からそれぞれ代表的に半導体スイッチQa及び半導体スイッチQeについて示した。しかし、他の半導体スイッチQa~Qhに関するゲート制御信号は、オンデューティ比が49%である場合には図2に示されている。
図6(a)及び(b)に示すように、電流Ia及び電流Ibには若干の大きさの違いがあるが、これはトランス13の降圧比による影響で違いが表れたと考えられる。このため、前述した動作シミュレーション条件1に対する動作シミュレーション結果1と同様に、動作シミュレーション条件4、即ち、半導体スイッチQa~Qdのオンデューティ比と半導体スイッチQe~Qhのオンデューティ比とが略同一で49%である場合においては双方向DC/DCコンバータ11には電流Ia及び電流Ibが流れないことが示される。また、図6(a)及び(b)に示すように、半導体スイッチQaのドレイン電流Idaの波形及び半導体スイッチQaのドレイン電圧Vdaの波形、並びに、半導体スイッチQeのドレイン電流Ideの波形及び半導体スイッチQeのドレイン電圧Vdeの波形はそれぞれ重複しない。このため、双方向DC/DCコンバータ11においては、半導体スイッチQa及び半導体スイッチQeのスイッチング損失が低減できていることが示される。同様に、他の半導体スイッチQb~Qd,Qf~Qhについてもスイッチング損失が低減できている。
最後に、動作シミュレーション条件5に対する動作シミュレーション結果5について説明する。図7に示す動作シミュレーション条件5は、次の内容である。図7は、動作シミュレーション条件5に対する動作シミュレーション結果5の一例を示す説明図である。同図(a)は、半導体スイッチQaのドレイン電流Ida、半導体スイッチQaのドレイン電圧Vda、第1のインダクタL1に流れる電流Ia、第2のインダクタL2に流れる電流Ibの時間変化の一例を示す説明図である。同図(b)は、半導体スイッチQeのドレイン電流Ide、ドレイン電圧Vde、第1のインダクタL1に流れる電流Ia、第2のインダクタL2に流れる電流Ibの時間変化の一例を示す説明図である。同図(c)は、半導体スイッチQaのゲート電極Gaに印加されたゲート制御信号と、半導体スイッチQeのゲート電極Geに印加されたゲート制御信号の時間変化の一例を示す説明図である。
(1)一次側回路12には第1の直流電源Vaが接続され、二次側回路14には第2の直流電源Vbが接続される。
(2)第1の直流電源Vaの電圧:380[V]
(3)第2の直流電源Vbの電圧:76[V]
(4)半導体スイッチQa~Qdのオンデューティ比:1周期の40%(オフデューティ比は1周期の60%)
(5)半導体スイッチQe~Qhのオンデューティ比:1周期の49%(オフデューティ比は1周期の51%)
(6)トランス13の降圧比:一次側回路12と二次側回路14とで1対0.2の関係を有する。
図7(a),(b),(c)の横軸は、それぞれ時間(2.5μsec/1div)を示す。図7(a)の点線波形は、半導体スイッチQaのゲート電極Gaに印加されたゲート制御信号に対する同半導体スイッチQaのドレイン電流Ida[A]を示す。図7(a)の一点鎖線波形は、半導体スイッチQaのゲート電極Gaに印加されたゲート制御信号に対する半導体スイッチQaのドレイン電圧Vda[V]を示す。図7(b)の点線波形は、半導体スイッチQeのゲート電極Geに印加されたゲート制御信号に対する同半導体スイッチQeのドレイン電流Ide[A]を示す。図7(e)の一点鎖線波形は、半導体スイッチQeのゲート電極Geに印加されたゲート制御信号に対する半導体スイッチQeのドレイン電圧Vde[V]を示す。
図7(c)に示すように、半導体スイッチQaのゲート電極Gaに印加されたゲート制御信号と、半導体スイッチQeのゲート電極Geに印加されたゲート制御信号とは、それぞれのゲート制御信号のオンデューティ比が異なる。具体的には、動作シミュレーション条件5の(4)にて説明したように半導体スイッチQa~Qdのオンデューティ比は1周期の40%であり、同条件5の(5)にて説明したように半導体スイッチQe~Qhのオンデューティ比は1周期の49%である。なお、動作シミュレーション条件1と同様に、図7(c)では8個の半導体スイッチQa~Qhのうち電流順逆両方向スイッチSW1及び電流順逆両方向スイッチSW2からそれぞれ代表的に半導体スイッチQa及び半導体スイッチQeについて示した。
図7(a)及び(b)に示すように、動作シミュレーション条件5に対する動作シミュレーション結果5として、電流Iaはマイナスの値に推移し、電流Ibはプラスの値に推移した。これにより、動作シミュレーション条件5に対する動作シミュレーション結果5として、第1の実施形態の双方向DC/DCコンバータ11は、ゲート制御信号のオンデューティ比の大きいスイッチングが行われた二次側回路14(第2の直流電源Vb)からオンデューティ比の小さいスイッチングが行われた一次側回路12(第1の直流電源Va)に対して電力変換された電力を供給していることが示される。また、図7(a)及び(b)に示すように、半導体スイッチQaのドレイン電流Idaの波形及び半導体スイッチQaのドレイン電圧Vdaの波形、並びに、半導体スイッチQeのドレイン電流Ideの波形及び半導体スイッチQeのドレイン電圧Vdeの波形はそれぞれ重複しない。このため、双方向DC/DCコンバータ11においては、半導体スイッチQa及び半導体スイッチQeのスイッチング損失が低減できていることが示される。他の半導体スイッチQb~Qd,Qf~Qhについても同様にスイッチング損失が低減できている。
以上説明したように、第1の実施形態の双方向DC/DCコンバータ11によれば、一次側に設けられた電流順逆両方向スイッチと二次側に設けられた電流順逆両方向スイッチとにそれぞれ設けられた半導体スイッチQa~Qhのうち、各対角線上に位置する半導体スイッチのペアを交互にオンオフすると共に、当該半導体スイッチのスイッチング周波数であるオンデューティ比を同期的な調整するという非常に簡易な制御動作によって、一次側に直流電源又は負荷を、更に、二次側に負荷又は直流電源をそれぞれ接続した場合に当該一次側と二次側との間で所望の直流電力を双方向に出力することができる。
以上、添付図面を参照しながら各種の実施形態について説明したが、本発明の双方向DC/DCコンバータ11はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然にこの発明の技術的範囲に属するものと了解される。
Claims (5)
- 第1の直流電源又は第1の負荷を含む一次側回路と、
第2の負荷又は第2の直流電源を含む二次側回路と、
前記一次側回路と前記二次側回路との間で双方向に電力伝達が可能な電力伝達部と、
前記第1の直流電源から前記第2の負荷にまたは前記第2の直流電源から前記第1の負荷に前記電力伝達部を介して電流が流れるように前記一次側回路と前記二次側回路を制御する制御部を備える
双方向DC/DCコンバータ。 - 請求項1に記載された双方向DC/DCコンバータであって、
前記電力伝達部は前記一次側回路により出力された電圧を変圧して前記二次側回路に供給するか前記二次側回路により出力された電圧を変圧して前記一次側回路に供給するトランスと、をさらに備え、
前記一次側回路は、
4個の半導体スイッチにより構成されるブリッジ回路と、当該ブリッジ回路の4個の半導体スイッチ間の4個の接続点のうち、前記第1の負荷または前記第1の直流電源と接続される2個の端子間に接続されたコンデンサとを有する第1電流順逆両方向スイッチと、
前記各半導体スイッチのゲート電極に制御信号を与えて当該各半導体スイッチのオンオフ制御を行う第1の制御回路と、
一端が前記第1の直流電源又は第1の負荷に接続され、他端が前記ブリッジ回路の前記コンデンサが接続された端子に接続された第1のインダクタとを備え、
前記二次側回路は、
4個の半導体スイッチにより構成されるブリッジ回路と、当該ブリッジ回路の4個の半導体スイッチ間の4個の接続点のうち、前記第2の負荷または前記第2の直流電源と接続される2個の端子間に接続されたコンデンサとを有する第2電流順逆両方向スイッチと、
前記各半導体スイッチのゲート電極に制御信号を与えて当該各半導体スイッチのオンオフ制御を行う第2の制御回路と、
一端が前記第2の直流電源又は第2の負荷に接続され、他端が前記ブリッジ回路の前記コンデンサが接続された端子に接続された第2のインダクタとを備え、
前記制御部は前記第1の制御回路と前記第2の制御回路とを含む
双方向DC/DCコンバータ。 - 請求項2に記載の双方向DC/DCコンバータであって、
前記一次側回路のコンデンサの静電容量と前記第1のインダクタのインダクタンスとにより定まる共振周波数、及び、前記二次側回路のコンデンサの静電容量と前記第2のインダクタのインダクタンスとにより定まる共振周波数がそれぞれ前記8個の半導体スイッチのスイッチング周波数よりも高い
双方向DC/DCコンバータ。 - 請求項3に記載の双方向DC/DCコンバータであって、
前記第1の電流順逆両方向スイッチと前記第2の電流順逆両方向スイッチのそれぞれの前記4つの半導体スイッチは第1の対角線と第2の対角線上に2つずつ配置されてなり、
前記一次側回路において、前記第1の制御回路は前記第1の対角線または前記第2の対角線上に位置する2つの半導体スイッチに制御信号を同時に出力し、
前記二次側回路において、前記第2の制御回路は前記第1の対角線または前記第2の対角線上に位置する2つの半導体スイッチに制御信号を同時に出力し、
前記第1電流順逆両方向スイッチ内の前記第1の対角線上に位置する2つの半導体スイッチは前記第2の電流順逆両方向スイッチ内の前記第2の対角線上に位置する2つの半導体スイッチと同期的に動作し、
前記第1の電流順逆両方向スイッチ内の前記第2の対角線上に位置する2つの半導体スイッチは前記第2の電流順逆両方向スイッチ内の前記第1の対角線上に位置する2つの半導体スイッチと同期的に動作する
双方向DC/DCコンバータ。 - 請求項4に記載の双方向DC/DCコンバータであって、
前記第1の制御回路及び前記第2の制御回路によりそれぞれ出力された制御信号に応じて、前記一次側回路から前記二次側回路への電力供給又は前記二次側回路から前記一次側回路への電力供給を切り替える双方向DC/DCコンバータ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP11774493A EP2566027A1 (en) | 2010-04-28 | 2011-04-07 | Bidirectional dc/dc converter |
US13/643,582 US8780588B2 (en) | 2010-04-28 | 2011-04-07 | Bidirectional DC/DC converter with simple control operation |
KR1020127027007A KR101411142B1 (ko) | 2010-04-28 | 2011-04-07 | 쌍방향 dc/dc 컨버터 |
CN2011800324630A CN102986125A (zh) | 2010-04-28 | 2011-04-07 | 双向dc/dc转换器 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010103557A JP5632191B2 (ja) | 2010-04-28 | 2010-04-28 | 双方向dc/dcコンバータ |
JP2010-103557 | 2010-04-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2011135415A1 true WO2011135415A1 (ja) | 2011-11-03 |
Family
ID=44860943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/IB2011/000750 WO2011135415A1 (ja) | 2010-04-28 | 2011-04-07 | 双方向dc/dcコンバータ |
Country Status (6)
Country | Link |
---|---|
US (1) | US8780588B2 (ja) |
EP (1) | EP2566027A1 (ja) |
JP (1) | JP5632191B2 (ja) |
KR (1) | KR101411142B1 (ja) |
CN (1) | CN102986125A (ja) |
WO (1) | WO2011135415A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2996383A1 (fr) * | 2012-09-28 | 2014-04-04 | Valeo Sys Controle Moteur Sas | Convertisseur de tension continu/continu reversible de type " flyback " |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2798730B1 (en) * | 2011-12-28 | 2017-11-08 | DET International Holding Limited | Resonant bi-directional dc-ac converter |
DE112012005868T5 (de) * | 2012-02-14 | 2014-11-13 | Mitsubishi Electric Corporation | DC-DC-Wandler |
US9270189B2 (en) * | 2012-05-18 | 2016-02-23 | General Electric Company | Power converter and method |
JP5903628B2 (ja) | 2012-06-14 | 2016-04-13 | パナソニックIpマネジメント株式会社 | 電力変換装置 |
JP5906418B2 (ja) | 2012-06-15 | 2016-04-20 | パナソニックIpマネジメント株式会社 | 電力変換装置 |
JP5929703B2 (ja) * | 2012-10-22 | 2016-06-08 | 三菱電機株式会社 | Dc/dcコンバータ |
JP6070153B2 (ja) * | 2012-12-18 | 2017-02-01 | 日産自動車株式会社 | 電源装置 |
WO2014127330A2 (en) * | 2013-02-15 | 2014-08-21 | Ideal Power, Inc. | Power-packet-switching converter with sequenced connection to link inductor |
JP5826780B2 (ja) * | 2013-03-08 | 2015-12-02 | 株式会社豊田中央研究所 | 電力変換回路システム |
US8619445B1 (en) | 2013-03-15 | 2013-12-31 | Arctic Sand Technologies, Inc. | Protection of switched capacitor power converter |
US9859803B2 (en) * | 2013-04-23 | 2018-01-02 | Analog Devices Global | Transformer-based isolated bi-directional DC-DC power converter, and method and controller for using same |
JP6137947B2 (ja) * | 2013-06-06 | 2017-05-31 | 太陽誘電株式会社 | 双方向絶縁型dc−dcコンバータ |
WO2015004825A1 (ja) * | 2013-07-11 | 2015-01-15 | 三菱電機株式会社 | Dc/dcコンバータ |
US9350259B2 (en) * | 2013-07-31 | 2016-05-24 | Analog Devices Global | Synchronous rectifier control for a double-ended isolated power converter |
CN104184323A (zh) * | 2014-01-14 | 2014-12-03 | 深圳市中兴昆腾有限公司 | 一种双向dc/dc变换电路 |
JP6504832B2 (ja) | 2014-01-28 | 2019-04-24 | ゼネラル・エレクトリック・カンパニイ | 統合された取り付けおよび冷却の装置、電子装置、および車両 |
JP6010570B2 (ja) | 2014-02-26 | 2016-10-19 | 株式会社豊田中央研究所 | 電力変換回路システム |
JP6003932B2 (ja) * | 2014-03-11 | 2016-10-05 | トヨタ自動車株式会社 | 電力変換装置及びその起動方法 |
JP6232341B2 (ja) * | 2014-05-09 | 2017-11-15 | 東芝テック株式会社 | 電力変換装置 |
US10073512B2 (en) * | 2014-11-19 | 2018-09-11 | General Electric Company | System and method for full range control of dual active bridge |
KR102204941B1 (ko) * | 2014-12-01 | 2021-01-20 | 한국전기연구원 | 직류 배전용 양방향 컨버터의 출력 평형 및 단락 보호 회로 |
US9800071B2 (en) * | 2015-02-24 | 2017-10-24 | Green Cubes Technology Corporation | Methods and system for add-on battery |
KR101755793B1 (ko) * | 2015-06-16 | 2017-07-10 | 현대자동차주식회사 | 차량의 컨버터 정션 온도 추정 방법 |
US9973099B2 (en) | 2015-08-26 | 2018-05-15 | Futurewei Technologies, Inc. | AC/DC converters with wider voltage regulation range |
US11258371B2 (en) * | 2016-02-16 | 2022-02-22 | Psemi Corporation | Switched capacitors for AC-DC applications |
US9784771B1 (en) * | 2016-06-20 | 2017-10-10 | Lg Chem Ltd. | Diagnostic system for a power supply |
DE112017003632T5 (de) * | 2016-07-19 | 2019-04-11 | Mitsubishi Electric Corporation | Dc/dc-umrichter |
US9935552B2 (en) * | 2016-08-18 | 2018-04-03 | Lg Chem, Ltd. | Control system for controlling operational modes of a DC-DC voltage converter |
US10439496B2 (en) * | 2016-08-30 | 2019-10-08 | Lg Chem, Ltd. | Control system for transitioning a DC-DC voltage converter from a buck operational mode to a safe operational mode |
US10153698B1 (en) * | 2017-07-31 | 2018-12-11 | Lg Chem, Ltd. | Control system for transitioning a DC-DC voltage converter from a buck operational mode to a safe operational mode |
CN109378971A (zh) * | 2018-10-18 | 2019-02-22 | 东北大学 | 一种双向dc/dc变换器半实物仿真*** |
JP7334508B2 (ja) | 2019-07-04 | 2023-08-29 | スミダコーポレーション株式会社 | Dc/dc変換機 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000358359A (ja) | 1999-06-11 | 2000-12-26 | Rikogaku Shinkokai | スナバーエネルギーを回生する電流順逆両方向スイッチ |
JP2004357346A (ja) * | 2003-05-27 | 2004-12-16 | Toyota Industries Corp | 双方向コンバータ |
JP2008193817A (ja) | 2007-02-06 | 2008-08-21 | Tokyo Institute Of Technology | 磁気エネルギー回生スイッチを用いた交流/直流電力変換装置 |
JP2010081736A (ja) * | 2008-09-26 | 2010-04-08 | Tdk Corp | Ac/dcコンバータ |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4953068A (en) * | 1989-11-08 | 1990-08-28 | Unisys Corporation | Full bridge power converter with multiple zero voltage resonant transition switching |
CA2369060C (en) | 2001-01-24 | 2005-10-04 | Nissin Electric Co., Ltd. | Dc-dc-converter and bi-directional dc-dc converter and method of controlling the same |
EP1226994B1 (en) * | 2001-01-27 | 2007-06-13 | SMA Technologie AG | Medium frequency energy supply for rail vehicles |
JP4318174B2 (ja) * | 2003-12-11 | 2009-08-19 | 本田技研工業株式会社 | Dc−dcコンバータ |
GB2454389B (en) * | 2006-01-13 | 2009-08-26 | Enecsys Ltd | Power conditioning unit |
JP4263736B2 (ja) * | 2006-10-31 | 2009-05-13 | Tdk株式会社 | スイッチング電源装置 |
JP4400632B2 (ja) * | 2007-02-20 | 2010-01-20 | Tdk株式会社 | スイッチング電源装置 |
US7796406B2 (en) * | 2007-07-31 | 2010-09-14 | Lumenis Ltd. | Apparatus and method for high efficiency isolated power converter |
DE112008003369T5 (de) | 2007-12-11 | 2010-12-30 | Tokyo Institute Of Technology | Sanftschaltender Stromwandler |
JP5426961B2 (ja) * | 2009-08-05 | 2014-02-26 | 本田技研工業株式会社 | Dc/dcコンバータ |
US8363427B2 (en) * | 2010-06-25 | 2013-01-29 | Greecon Technologies Ltd. | Bi-directional power converter with regulated output and soft switching |
EP2661805B1 (en) * | 2011-01-04 | 2019-08-14 | Enphase Energy, Inc. | Method and apparatus for resonant power conversion |
-
2010
- 2010-04-28 JP JP2010103557A patent/JP5632191B2/ja not_active Expired - Fee Related
-
2011
- 2011-04-07 CN CN2011800324630A patent/CN102986125A/zh active Pending
- 2011-04-07 US US13/643,582 patent/US8780588B2/en not_active Expired - Fee Related
- 2011-04-07 WO PCT/IB2011/000750 patent/WO2011135415A1/ja active Application Filing
- 2011-04-07 KR KR1020127027007A patent/KR101411142B1/ko not_active IP Right Cessation
- 2011-04-07 EP EP11774493A patent/EP2566027A1/en not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000358359A (ja) | 1999-06-11 | 2000-12-26 | Rikogaku Shinkokai | スナバーエネルギーを回生する電流順逆両方向スイッチ |
JP2004357346A (ja) * | 2003-05-27 | 2004-12-16 | Toyota Industries Corp | 双方向コンバータ |
JP2008193817A (ja) | 2007-02-06 | 2008-08-21 | Tokyo Institute Of Technology | 磁気エネルギー回生スイッチを用いた交流/直流電力変換装置 |
JP2010081736A (ja) * | 2008-09-26 | 2010-04-08 | Tdk Corp | Ac/dcコンバータ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2996383A1 (fr) * | 2012-09-28 | 2014-04-04 | Valeo Sys Controle Moteur Sas | Convertisseur de tension continu/continu reversible de type " flyback " |
Also Published As
Publication number | Publication date |
---|---|
JP5632191B2 (ja) | 2014-11-26 |
KR101411142B1 (ko) | 2014-07-14 |
EP2566027A8 (en) | 2013-05-15 |
EP2566027A1 (en) | 2013-03-06 |
KR20130036226A (ko) | 2013-04-11 |
JP2011234541A (ja) | 2011-11-17 |
US20130044519A1 (en) | 2013-02-21 |
US8780588B2 (en) | 2014-07-15 |
CN102986125A (zh) | 2013-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2011135415A1 (ja) | 双方向dc/dcコンバータ | |
CN101098103B (zh) | 功率转换器开关驱动器的自供电电源 | |
EP3058648B1 (en) | Gate drive apparatus for resonant converters | |
EP2321894B1 (en) | Generalized ac-dc synchronous rectification techniques for single-phase systems | |
US8780585B2 (en) | Double phase-shifting full-bridge DC-to-DC converter | |
CN109874385B (zh) | 电力转换*** | |
JP2011130521A (ja) | Dcdcコンバータ | |
CN201490890U (zh) | 可工作于移相谐振和pwm模式的变换器 | |
CN111490577A (zh) | 一种双端输出充电电路及其辅路开关控制方法 | |
CN114301300A (zh) | 一种宽范围双向谐振式软开关直流变换器及其控制方法 | |
CN108448902A (zh) | 一种同步整流反激式直流-直流电源转换装置及控制方法 | |
JP2000278943A (ja) | スイッチング電源装置 | |
JP2015177634A (ja) | 電流共振型dcdcコンバータ | |
JP2021048699A (ja) | 電力変換装置 | |
JP2013038876A (ja) | Dc−dcコンバータ及びバッテリ充電器 | |
CN103647448A (zh) | 集成降压-反激式高功率因数恒流电路及装置 | |
CN110537320B (zh) | 一个相断开或短路时操作基于矩阵转换器的整流器的装置和方法 | |
CN101355305A (zh) | 多功能有源箝位变结构型双管正反激直流变流器 | |
CN208158436U (zh) | 一种同步整流反激式直流-直流电源转换装置 | |
WO2022179564A1 (zh) | 无桥降压功率因素校正电路 | |
US20080278971A1 (en) | Forward-forward converter | |
CN206283411U (zh) | 一种单级隔离功率因数校正电路 | |
KR20150070898A (ko) | 직류-직류 컨버터 및 이의 스위칭 방법 | |
TWI685169B (zh) | 雙向儲能系統 | |
JP6313659B2 (ja) | 電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WWE | Wipo information: entry into national phase |
Ref document number: 201180032463.0 Country of ref document: CN |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 11774493 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 20127027007 Country of ref document: KR Kind code of ref document: A |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2011774493 Country of ref document: EP |
|
WWE | Wipo information: entry into national phase |
Ref document number: 3243/KOLNP/2012 Country of ref document: IN |
|
WWE | Wipo information: entry into national phase |
Ref document number: 13643582 Country of ref document: US |
|
NENP | Non-entry into the national phase |
Ref country code: DE |