JP6070153B2 - 電源装置 - Google Patents

Description

本発明は、デュアルアクティブブリッジ（ＤＡＢ）回路を備える双方向電源装置に関する。

双方向ＤＣ−ＤＣコンバータ用の回路として、ＤＡＢ回路が知られている（特許文献１参照）。ＤＡＢ回路は、１次側及び２次側の平滑コンデンサと、それぞれ４つのスイッチング素子から構成される１次側及び２次側のフルブリッジ回路と、トランスとを備える。ＤＡＢ回路の通常の動作は以下の通りである。１次側のフルブリッジ回路は、対角に配置されたスイッチング素子の組を交互に切り替えることによりトランスに交流電圧を出力する。２次側のフルブリッジ回路は、対角に配置されたスイッチング素子の組を交互に切り替えることにより、トランスから出力された交流電圧を直流に変換する。

特開２００２−１６５４４８号公報

しかしながら、ＤＡＢ回路の動作時において、２次側の平滑コンデンサが充電された状態で、２次側のフルブリッジ回路の４つのスイッチング素子を同時にオンにする場合、大電流が２次側の回路素子に流れ、電気的な衝撃により回路に負担がかかる恐れがある。
本発明は、動作状態の変更時に、回路の負担を低減する電源装置を提供することを目的とする。

電源装置は、一対の第１端子と、第１コンデンサと、第１ブリッジ回路と、トランスと、一対の第２端子と、第２コンデンサと、第２ブリッジ回路と、制御器とを備える。第１コンデンサは、一対の第１端子の間に接続される。第１ブリッジ回路は、フルブリッジ接続された複数の第１スイッチング素子により、一対の第１端子に入力された直流電圧を交流電圧に変換して出力する。トランスは、第１ブリッジ回路が出力する交流電圧を１次側に入力し、２次側に出力する。第２コンデンサは、一対の第２端子の間に接続される。第２ブリッジ回路は、フルブリッジ接続された複数の第２スイッチング素子により、トランスが出力する交流電圧を直流電圧に変換して、一対の第２端子に出力する。制御器は、第２ブリッジ回路が直流電圧を出力する運転モードから、第２ブリッジ回路が直流電圧の出力を休止する休止モードに移行する場合において、第２ブリッジ回路が出力する直流電圧が０とみなせる状態となった後に休止モードに移行するように、複数の第１スイッチング素子及び複数の第２スイッチング素子を制御する。

本発明によれば、２次側の出力電圧を休止する場合に、予め出力電圧を制御することにより、動作状態の変更時に、回路の負担を低減する電源装置を提供することができる。

本発明の実施の形態に係る電源装置が車両に適用された場合の基本的な構成を説明する模式的な回路ブロック図である。 本発明の実施の形態に係る電源装置が備えるＤＡＢ回路を説明する回路図である。 本発明の実施の形態に係る電源装置の負荷電圧対エネルギー伝達効率特性を図示した一例である。 本発明の実施の形態に係る電源装置の基本的な構成を説明する回路図である。 本発明の実施の形態に係る電源装置が備える制御器の構成を説明する回路図である。 本発明の実施の形態に係る電源装置が備える制御器の動作を説明する図である。 本発明の実施の形態に係る電源装置の等価的な制御モデルである。 本発明の実施の形態に係る電源装置に用いる遷移時間を説明する図である。 本発明の実施の形態に係る電源装置に用いる遷移時間を説明する図である。 本発明の実施の形態に係る電源装置による効果を説明する図である。 本発明の他の実施の形態に係る電源装置が備えるＤＡＢ回路を説明する回路図である。

次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。

（電源装置）
本発明の実施の形態に係る電源装置は、図１に示すように、ＤＡＢ回路１と、ＤＡＢ回路１の動作を制御する制御器２と、制御器２の動作に必要な演算を処理する処理部７とを備える。ＤＡＢ回路１は、例えば車両Ｃに搭載され、バッテリ（電源）３の一対の電源端子Ｂ_Ｐ，Ｂ_Ｎから直流の電源電圧を入力し、制御器２の制御に応じて、直流電圧を出力する。本発明の実施の形態に係る電源装置は、車両Ｃの駆動部４を負荷として、駆動部４に接続されて使用される。

ＤＡＢ回路１は、図２に示すように、一対の第１端子Ｔ_Ｐ１，Ｔ_Ｎ１と、一対の第２端子Ｔ_Ｐ２，Ｔ_Ｎ２と、第１コンデンサＣ_inと、第２コンデンサＣ_outと、第１ブリッジ回路１１と、第２ブリッジ回路１２と、トランス１３とを備える。ＤＡＢ回路１は、双方向ＤＣ−ＤＣコンバータ回路である。

第１コンデンサＣ_inは、１次側の一対の第１端子Ｔ_Ｐ１，Ｔ_Ｎ１の間に接続される。第１ブリッジ回路１１は、４つの第１スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４から構成されるフルブリッジ回路である。第１端子Ｔ_Ｐ１，Ｔ_Ｎ１の間には、第１スイッチング素子Ｑ１，Ｑ２と、第１スイッチング素子Ｑ３，Ｑ４とが、それぞれ直列に接続される。

４つの第１スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４は、それぞれ、フリーホイールダイオードＤ１，Ｄ２，Ｄ３，Ｄ４が並列に接続されている。第１ブリッジ回路１１は、フルブリッジ接続された４つの第１スイッチング素子Ｑ１〜Ｑ４により、電源端子Ｂ_Ｐ，Ｂ_Ｎから一対の第１端子Ｔ_Ｐ１，Ｔ_Ｎ１に入力された直流電圧Ｅ_１を交流電圧に変換してトランス１３に出力する。

トランス１３は、１次側コイルと、１次側コイルとコアを介して磁気的に結合する２次側コイルとを備える。トランス１３の１次側コイルは、第１スイッチング素子Ｑ１，Ｑ２の間の接点Ｎ１と、第１スイッチング素子Ｑ３，Ｑ４の間の接点Ｎ２との間に接続される。トランス１３は、第１ブリッジ回路１１が出力する交流電圧を１次側コイルから入力し、１次側及び２次側コイルの巻線比に応じて、２次側コイルに伝達して、第２ブリッジ回路１２に出力する。トランス１３は、１次側と２次側とが直流的に絶縁されている。

第２コンデンサＣ_outは、２次側の一対の第２端子Ｔ_Ｐ２，Ｔ_Ｎ２の間に接続される。第２ブリッジ回路１２は、４つの第２スイッチング素子Ｑ５，Ｑ６，Ｑ７，Ｑ８から構成されるフルブリッジ回路である。第２端子Ｔ_Ｐ２，Ｔ_Ｎ２の間には、第２スイッチング素子Ｑ５，Ｑ６と、第２スイッチング素子Ｑ７，Ｑ８とが、それぞれ直列に接続される。第２スイッチング素子Ｑ５，Ｑ６の間の接点Ｎ３と、第２スイッチング素子Ｑ７，Ｑ８の間の接点Ｎ４との間に、トランス１３の２次側コイルが接続される。

４つの第２スイッチング素子Ｑ５，Ｑ６，Ｑ７，Ｑ８は、それぞれ、フリーホイールダイオードＤ５，Ｄ６，Ｄ７，Ｄ８が並列に接続されている。第２ブリッジ回路１２は、フルブリッジ接続された４つの第２スイッチング素子Ｑ５〜Ｑ８により、トランス１３が出力する交流電圧を整流し、直流電圧Ｅ_２に変換して、一対の第２端子Ｔ_Ｐ２，Ｔ_Ｎ２から出力する。一対の第２端子Ｔ_Ｐ２，Ｔ_Ｎ２から出力される直流電圧Ｅ_２は、第２コンデンサＣ_outにより平滑化されている。

バッテリ３の一対の電源端子Ｂ_Ｐ，Ｂ_Ｎは、高電位側の電源端子Ｂ_Ｐ、低電位側の電源端子Ｂ_Ｎからなり、それぞれ、ＤＡＢ回路１の一対の第１端子Ｔ_Ｐ１，Ｔ_Ｎ１に接続される。ＤＡＢ回路１の一対の第２端子Ｔ_Ｐ２，Ｔ_Ｎ２のうち、低電位側の第２端子Ｔ_Ｎ２は、第１端子の高電位側端子Ｔ_Ｐ１に接続される。

駆動部４は、一対の入力端子Ｌ_Ｐ，Ｌ_Ｎと、一対の入力端子Ｌ_Ｐ，Ｌ_Ｎに入力された直流電圧を、三相交流に変換して出力するインバータ４１と、インバータ４１が出力する三相交流に応じて駆動するモータ４２とを備える。一対の入力端子Ｌ_Ｐ，Ｌ_Ｎのうち、高電位側の入力端子Ｌ_Ｐは、ＤＡＢ回路１の第２端子の高電位側端子Ｔ_Ｐ２に接続される。低電位側の入力端子Ｌ_Ｎは、バッテリ３の低電位側の電源端子Ｂ_Ｎに接続される。

本発明の実施の形態に係る電源装置は、処理部７の制御に応じて、運転モード、休止モードの２つの動作モードを有する。運転モードにおいて、第１ブリッジ回路１１は、それぞれ対角に配置された第１スイッチング素子Ｑ１，Ｑ４及び第１スイッチング素子Ｑ２，Ｑ３を、デューティ比５０％で交互に切り替えることにより、トランス１３の１次側コイルに交流電圧を出力する。第２ブリッジ回路１２は、それぞれ対角に配置された第２スイッチング素子Ｑ５，Ｑ８及び第２スイッチング素子Ｑ６，Ｑ７を、デューティ比５０％で交互に切り替えることにより、トランス１３の２次側コイルから出力された交流電圧を直流電圧Ｅ_２に変換する。

ＤＡＢ回路１は、後述する第１制御器及び第２制御器の制御によるスイッチングの位相差、及びトランス１３の巻線比に応じて、直流電圧Ｅ_２を出力する。ＤＡＢ回路１第２端子の低電位側端子Ｔ_Ｎ２が第１端子の高電位側端子Ｔ_Ｐ１に接続されることにより、駆動部４の一対の入力端子Ｌ_Ｐ，Ｌ_Ｎ間の負荷電圧Ｅ_Ｌは、バッテリ３の電源電圧Ｅ_Ｂと２次側直流電圧Ｅ_２との和となる。

図３に示すように、負荷電圧Ｅ_Ｌは、トランス１３の巻線比に応じて１次側の直流電圧Ｅ_１及び２次側の直流電圧Ｅ_２間のエネルギー伝達効率が最大となる最適電圧Ｅ_LOを有する。負荷電圧Ｅ_Ｌが最適電圧Ｅ_LOから離れると、トランス１３に流れる電流が増加し、効率が悪くなる領域Ｒが存在する。

一方、第２ブリッジ回路１２の第２スイッチング素子Ｑ５〜Ｑ８を全てオンにし、第２端子Ｔ_Ｐ２，Ｔ_Ｎ２間を短絡させた場合において、負荷電圧Ｅ_Ｌは、図３に示す休止時電圧Ｅ_LD（＝Ｅ_Ｂ）のようになり、効率が領域Ｒの効率より高くなる。このため、運転モードにおいて、領域Ｒでの動作となった場合、第１ブリッジ回路１１の第１スイッチング素子Ｑ１〜Ｑ４を全てオフ（開放）にし、第２スイッチング素子Ｑ５〜Ｑ８を全てオンにする休止モードに切り替えた方が、効率の高い動作条件を増加させることができる。

しかしながら、運転モードにおいて、２次側の第２コンデンサＣ_outが充電された状態のまま突然休止モードに切り替えると、第２ブリッジ回路１２に大電流が流れ、第２スイッチング素子Ｑ５〜Ｑ８、第２コンデンサＣ_outに負担がかかる恐れがある。本発明の実施の形態における電源装置は、第２端子Ｔ_Ｐ２，Ｔ_Ｎ２間の直流電圧Ｅ_２が０とみなせる状態になった後に休止モードに移行することにより、突入電流から回路素子を保護し、回路の負担を低減できる。

制御器２は、図４に示すように、第１ブリッジ回路１１の第１スイッチング素子Ｑ１〜Ｑ４を制御する第１制御器２１と、第２ブリッジ回路１２の第２スイッチング素子Ｑ５〜Ｑ８を制御する第２制御器２２と、補償器５を備える。

補償器５は、減算器５１と、増幅器５２と、積分器５３と、加算器５４と、除算器５５と、リミッタ５６とを備える積分補償器である。補償器５は、ＤＡＢ回路１の２次側直流電圧Ｅ_２を入力し、直流電圧Ｅ_２が、処理部７から入力される２次側の目標電圧Ｅ_2REFとなるように、逐次、第１制御器２１及び第２制御器２２に位相を出力することによりフィードバック制御する。２次側直流電圧Ｅ_２は、一対の第２端子Ｔ_Ｐ２，Ｔ_Ｎ２の間に接続された検出器１５により検出される。

減算器５１は、検出器１５が検出した２次側直流電圧Ｅ_２を入力し、目標電圧Ｅ_2REFとの偏差を算出する。増幅器５２は、減算器５１が算出した偏差を、増幅率２πｆ_ＣＣωＬとして増幅して出力する。ｆ_Ｃは補償器５の制御帯域のバンド幅[Ｈｚ]（但し、トランス１３の駆動周波数より十分小さい）、Ｃは第２コンデンサＣ_outの容量[Ｆ]、ωはキャリア周波数ｆの角周波数２πｆ[ｒａｄ／ｓ]、Ｌはトランス１３の漏れインダクタンス[Ｈ]である。積分器５３は、減算器５１が算出した偏差を、積分演算子１／Ｔｓを用いて積分し、積分値を算出する。加算器５４は、増幅器５２及び積分器５３が算出した値を加算する。

除算器５５は、加算器５４が算出した値を、一対の第１端子Ｔ_Ｐ１，Ｔ_Ｎ１の間に接続された検出器１６が検出した１次側直流電圧Ｅ_１を除数として除算する。リミッタ５６は、除算器５５が算出した値の上限値及び下限値を制限して、位相として増幅器５７及び増幅器５８に出力する。増幅器５７及び増幅器５８は、リミッタ５６が出力した位相をそれぞれ０．５、−０．５ずらし、それぞれ第１制御器２１、第２制御器２２に入力する。

処理部７は、補償器５の減算器５１に目標電圧Ｅ_2REFを入力する他、積分器５３、第１制御器２１及び第２制御器２２に休止信号Ｓを出力する。休止信号Ｓは、休止モードへの移行を指示する信号である。積分器５３は、処理部７が出力した休止信号Ｓをリセット信号として入力し、リセット信号の入力に応じて、算出する積分値を消去（クリア）する。また、処理部７は、第１制御器２１及び第２制御器２２にキャリア周波数ｆを出力する。

第１制御器２１は、処理部７が出力した休止信号Ｓをフルオフ信号として入力する。第１制御器２１は、フルオフ信号の入力に伴い、第１スイッチング素子Ｑ１〜Ｑ４を全てオフにする。また、第１制御器２１は、全ての第１スイッチング素子Ｑ１〜Ｑ４が同時にオンしないように制御している。

第２制御器２２は、処理部７が出力した休止信号Ｓをフルオン信号として入力する。第２制御器２２は、フルオン信号の入力に伴い、第２スイッチング素子Ｑ５〜Ｑ８を全てオンにする。また、第２制御器２２は、全ての第２スイッチング素子Ｑ５〜Ｑ８が同時にオフしないように制御している。

第１制御器２１は、図５に示すように、搬送波生成器２０１、コンパレータ２０２、論理和（ＯＲ）ゲート２０３，２０５、否定（ＮＯＴ）ゲート２０４，２０６、論理積（ＡＮＤ）ゲート２０７，２０８と、増幅器２０９，２１０，２１１，２１２と、補償器６とを備える。

補償器６は、減算器６１と、ＰＩ処理部６２と、ローパスフィルタ（ＬＰＦ）６３とを備える。補償器６は、トランス１３の直流電流成分が０となるように、第１スイッチング素子Ｑ１〜Ｑ４をフィードバック制御するための積分補償器である。トランス１３の１次側コイルに流れる電流は、検出器１７によって検出され、ＬＰＦ１８を介して直流成分となって補償器６にフィードバックされる。

減算器６１は、トランス１３に流れる電流の直流成分を入力し、目標値０との偏差を算出する。ＰＩ処理部６２は、減算器６１が算出した偏差に対して、比例演算及び積分演算を行う。ＬＰＦ６３は、ＰＩ処理部６２が算出した値についてフィルタ処理を行う。ＬＰＦ６３を通過した信号は、変調率としてコンパレータ２０２の非反転入力端子に入力される。

搬送波生成器２０１は、処理部７から入力されたキャリア周波数ｆと、補償器６から出力された位相とに基づいて、三角波であるキャリア波を生成し、コンパレータ２０２の反転入力端子に出力する。コンパレータ２０２は、搬送波生成器２０１及び補償器６からの入力に基づいて、矩形波を生成する。

コンパレータ２０２が生成した矩形波は、ＯＲゲート２０３の一方の入力端子と、ＮＯＴゲート２０４を介したＯＲゲート２０５の一方の入力端子とに出力される。ＯＲゲート２０３，２０５の、それぞれ他方の入力端子には、フルオン信号として０（ロー）が入力される。ＯＲゲート２０３，２０５の出力端子は、それぞれ、ＡＮＤゲート２０７，２０８の一方の入力端子に接続される。ＡＮＤゲート２０７，２０８のそれぞれ他方の入力端子には、フルオフ信号として休止信号Ｓが、ＮＯＴゲート２０６を介して入力される。ＡＮＤゲート２０７の出力信号は、増幅器２０９，２１０において増幅され、第１スイッチング素子Ｑ１，Ｑ４のゲート電極（制御電極）に入力される。ＡＮＤゲート２０８の出力信号は、増幅器２１１，２１２において増幅され、第１スイッチング素子Ｑ３，Ｑ２のゲート電極に入力される。

ＤＡＢ回路１の２次側を制御する第２制御器２２は、休止信号Ｓがフルオン信号として入力され、フルオフ信号として０（ロー）が入力される点で第１制御器２１と異なるが、他の動作は、第１制御器２１と実質的に同様であるので、重複する説明を省略する。尚、電源装置の失陥時等、第２スイッチング素子Ｑ５〜Ｑ８をフルオフする必要があることが想定される場合は、フルオフ信号を常に０とせず、状況に応じてフルオフを指令する信号を入力するように構成してもよい。

運転モードにおいて、第１ブリッジ回路１１及び第２ブリッジ回路１２のキャリア波の位相差をφとすると、ＤＡＢ回路１の１次側及び２次側の間の伝達電力Ｐは式（１）の様に表される。
Ｐ＝（Ｅ_１Ｅ_２／ωＬ）φ（１−φ／π） …（１）
休止モードにおいて、ＤＡＢ回路１の１次側直流電流Ｉ_１＝０、２次側直流電圧Ｅ_２＝０であり、１次側及び２次側の間の伝達電力Ｐは、０である。

制御器２は、図６に示すように、処理部７の制御に応じて、ＤＡＢ回路１の２次側直流電圧Ｅ_２が、処理部７が出力する目標電圧Ｅ_2REFとなるように制御する。制御器２は、休止モード２の状態から時間ｔ_１において、運転モードに移行する。制御器２は、時間ｔ_１からｔ_２までの所定時間を待機時間として、２次側直流電圧Ｅ_２を０とみなせる状態に保持するように、第１ブリッジ回路１１及び第２ブリッジ回路１２を制御する。制御器２は、時間ｔ_２からｔ_３までの間を遷移時間として、目標電圧Ｅ_2REFに基づいて、２次側直流電圧Ｅ_２を上昇させるように、ＤＡＢ回路１の第１ブリッジ回路１１及び第２ブリッジ回路１２を制御する。

制御器２は、時間ｔ_３からｔ_４までの間、ＤＡＢ回路１を、休止モードにおける１次側及び２次側のエネルギー伝達効率よりも高い効率で動作させる。トランス１３の駆動周波数ｆ_Ｔは、遷移時間における直流電圧Ｅ_２の変化速度よりも十分高速である。

制御器２は、時間ｔ_４からｔ_５までの間を２次側直流電圧Ｅ_２を下降させる遷移時間として、目標電圧Ｅ_2REFに基づいて、２次側直流電圧Ｅ_２を下降させるように、ＤＡＢ回路１の第１ブリッジ回路１１及び第２ブリッジ回路１２を制御する。制御器２は、時間ｔ_５において、２次側直流電圧Ｅ_２が０とみなせる状態となったら、時間ｔ_５からｔ_６までの所定時間を待機時間として、２次側直流電圧Ｅ_２を０とみなせる状態に保持するように、第１ブリッジ回路１１及び第２ブリッジ回路１２を制御する。

本発明において、「直流電圧Ｅ_２が０とみなせる状態」とは、第２スイッチング素子Ｑ５〜Ｑ８がオンし、第２ブリッジ回路１２に第２コンデンサＣ_outによる電圧が印加されても、回路素子が破壊される恐れがなく、実質的に０とみなせる状態であることをいう。具体的には、例えば直流電圧Ｅ_２が、式（２）に示す臨界電圧Ｅ_Ｃ以下となる状態である。
Ｅ_Ｃ＝Ｉ_ａ√（Ｌ_Ｐ／Ｃ） …（２）

但し、Ｉ_ａは第２スイッチング素子Ｑ５〜Ｑ８の最大瞬時許容電流、Ｌ_Ｐは第２スイッチング素子Ｑ５〜Ｑ８と第２コンデンサＣ_outとの間の寄生インダクタンスあるいは、第２スイッチング素子Ｑ５〜Ｑ８と第２コンデンサＣ_outの間にインダクタを直列に配置した場合にはそのインダクタンス値と寄生インダクタンス値の和、Ｃは第２コンデンサＣ_outの容量である。
その他、遷移時間の終了条件は、例えば、遷移時間の開始から所定時間経過した場合であってもよい。

制御器２は、運転モードの状態から、遷移時間ｔ_４〜ｔ_５、待機時間ｔ_５〜ｔ_６を経た後に、休止モードに移行するように第１ブリッジ回路１１及び第２ブリッジ回路１２を制御する。

その他、制御器２は、遷移時間において、第２コンデンサＣ_outが蓄えるエネルギーを、トランス１３においてジュール熱として消費させるように、第１スイッチング素子Ｑ１〜Ｑ４及び第２スイッチング素子Ｑ５〜Ｑ８を制御することができる。この場合、制御器２は、処理部７の制御に応じて、第１スイッチング素子Ｑ１〜Ｑ４を全てオフにし、それぞれ対角に配置された第２スイッチング素子Ｑ５，Ｑ８及び第２スイッチング素子Ｑ６，Ｑ７を交互に切り替えればよい。

また、制御器２は、遷移時間において、第２コンデンサＣ_outが蓄えるエネルギーを第１端子Ｔ_Ｐ１，Ｔ_Ｎ１に伝達するように、第１スイッチング素子Ｑ１〜Ｑ４及び第２スイッチング素子Ｑ５〜Ｑ８を制御することができる。この場合、制御器２は、処理部７の制御に応じて、それぞれ対角に配置された第２スイッチング素子Ｑ５，Ｑ８及び第２スイッチング素子Ｑ６，Ｑ７を交互に切り替えることにより、第２コンデンサＣ_outが蓄えるエネルギーから交流電圧を発生する。そして、トランス１３を介して伝達された交流電圧を、それぞれ対角に配置された第１スイッチング素子Ｑ１，Ｑ４及び第１スイッチング素子Ｑ２，Ｑ３を交互に切り替えることにより、交流電圧を整流し、第１端子Ｔ_Ｐ１，Ｔ_Ｎ１に直流電圧として出力する。

ＤＡＢ回路１及び補償器５は、図７に示すような制御モデルで表すことができる。図７において、補償器５は、関数要素５０１，５０２を備え、ＤＡＢ回路１は、関数要素１０１，１０２を備える。関数要素５０１の伝達関数は１／Ｔｓである。関数要素５０２の関数ｋ_Ｆは式（３）のように表される。
ｋ_Ｆ＝２πｆ_ＣＣωＬ／Ｅ_１ …（３）

関数要素１０１の伝達関数はＩ_LOAD／ｓＣであり、関数要素１０１の伝達関数はＥ_１／ｓＣωＬである。Ｉ_LOADは、本発明の実施の形態に係る電源装置から、負荷である駆動部４に流れる直流電流である。このとき制御系安定化の条件は、式（４）のように表される。
Ｔ＞＞１／２πｆ_Ｃｋ_Ｆ …（４）
また、２次側直流電圧Ｅ_２は、式（５）のように表される。
Ｅ_２＝［（Ｅ_１／ωＬ）φ（１−φ／π）−Ｉ_LOAD］／Ｃ …（５）

但し、遷移時間における周波数帯域において、２次側の負荷（駆動部４）のインピーダンスは、第２コンデンサＣ_outのインピーダンスよりも十分に高いと仮定している。

運転モードから休止モードに移行する場合の遷移時間の範囲は、例えば、図８に示すように、下限時間ｔ_Ｌ以上、上限時間ｔ_Ｕ以下とすることができる。処理部７が制御器２に対して設定する遷移時間の下限時間ｔ_Ｌは、式（６）のように表すことができる。
ｔ_Ｌ＝Ｅ_２Ｃ／（Ｉ_ａ＋Ｉ_２） …（６）
但し、Ｉ_２は第２ブリッジ回路１２が出力する直流電流である。

遷移時間が早すぎると、第２コンデンサＣ_outにチャージされた電荷により、第２ブリッジ回路１２に大電流が流れ、回路が破損してしまう恐れがある。従って、下限時間ｔ_Ｌを設定することにより、回路の破損を低減することができる。

遷移時間の上限時間ｔ_Ｕは、式（７）に示す遷移時間での実効電流Ｉ_ｅにおける許容運転時間である。上限時間ｔ_Ｕは、速やかに休止モードに移行するために、所定時間以上、遷移時間が長くならないための閾値である。
Ｉ_ｅ＝（１８０／φ_max）／√３ …（７）
但し、φ_maxは第２ブリッジ回路１２が出力する直流電流が最大になるときの、第１ブリッジ回路１１と第２ブリッジ回路１２の位相差である。

図９に示すように、条件によっては、下限時間ｔ_Ｌの値が上限時間ｔ_Ｕを超えてしまい、遷移時間を決定できなくなる場合が考えられる。すると、本発明の実施の形態に係る電源装置は、休止モードに移行することができなくなってしまう。このため、制御器２は、下限時間ｔ_Ｌと上限時間ｔ_Ｕとが一致した場合において、遷移時間及び待機時間を経た後、休止モードに移行するように、第１スイッチング素子Ｑ１〜Ｑ４及び複数の第２スイッチング素子Ｑ５〜Ｑ８を制御する。

本発明の実施の形態に係る電源装置によれば、ＤＡＢ回路の２次側直流電圧の出力を休止する場合に、予め２次側直流電圧を制御することにより、動作状態の変更時に、回路素子を突入電流から保護し、回路の負担を低減することができる。具体的には、制御器２による遷移時間における制御なしに、第２スイッチング素子Ｑ５〜Ｑ８を同時にオンにした場合、第２ブリッジ回路１２への突入電流Ｉ_PEAKは、式（８）のように表すことができる。
Ｉ_PEAK＝Ｅ_２√（Ｃ／Ｌ_Ｐ） …（８）

これに対して、本発明の実施の形態に係る電源装置が備える制御器２による、遷移時間における制御ありの場合、第２ブリッジ回路１２への突入電流Ｉ_PEAKは、Ｉ_maxを２次側直流電流Ｉ_２の最大値とすると、式（９）のように表すことができる。
Ｉ_PEAK＝Ｉ_maxπ／φ_max …（９）

図１０に示すように、第２コンデンサＣ_outの容量Ｃが１００μＦ、第２スイッチング素子Ｑ５〜Ｑ８と第２コンデンサＣ_outとの間の寄生インダクタンスＬ_Ｐが１０ｎＨのとき、遷移時間における制御なしの場合の突入電流Ｉ_PEAKは７５００Ａとなった。これに対して、遷移時間における制御ありの場合の突入電流Ｉ_PEAKは、２０Ａとなり、本発明の実施の形態における電源装置による効果が理解できる。

また、本発明の実施の形態に係る電源装置によれば、第２端子の低電位側端子Ｔ_Ｎ２が、第１端子の高電位側端子Ｔ_Ｐ１に接続されることにより、休止モードにおいて、電源電圧Ｖ_Ｂを出力することができ、高効率なエネルギー伝達が可能になる。

また、本発明の実施の形態に係る電源装置によれば、遷移時間を経た後に休止モードに移行するので、確実に回路の負担を低減することができる。

また、本発明の実施の形態に係る電源装置によれば、遷移時間と待機時間を経た後に休止モードに移行するので、更に確実に回路の負担を低減することができる。

また、本発明の実施の形態に係る電源装置によれば、第２コンデンサＣ_outが蓄えるエネルギーをトランス１３において消費させることができるので、簡単な処理により、遷移時間における制御が可能となる。

また、本発明の実施の形態に係る電源装置によれば、第２コンデンサＣ_outが蓄えるエネルギーを第１端子Ｔ_Ｐ１，Ｔ_Ｎ１に伝達することにより、回生動作を行い、エネルギー利用率を向上できる。

また、本発明の実施の形態に係る電源装置によれば、遷移時間の範囲を規定することにより、確実に回路の負担を低減しつつ、休止モードへの移行時間を低減させることができる。

また、本発明の実施の形態に係る電源装置によれば、遷移時間の下限時間ｔ_Ｌと上限時間ｔ_Ｕとが一致した場合において、休止モードへの移行処理を開始することにより、休止モードに移行できなくなることを未然に防止できる。

また、本発明の実施の形態に係る電源装置によれば、直流電圧Ｅ_２が、臨界電圧Ｅ_Ｃ以下となった場合において、直流電圧Ｅ_２が０になったものとみなすことにより、確実に回路の負担を低減しつつ、休止モードへの移行時間を低減させることができる。

また、本発明の実施の形態に係る電源装置によれば、休止モードに移行する時に、補償器５の積分値を消去することにより、より確実に回路の負担を低減できる。

（その他の実施の形態）
上記のように、本発明を実施の形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

例えば、既に述べた実施の形態の説明においては、電源装置のＤＡＢ回路１は、図１１に示すように、第１及び第２スイッチング素子Ｑ１〜Ｑ８に、それぞれ、コンデンサＣ１〜Ｃ８が並列に接続される構成としてもよい。これにより、ＤＡＢ回路１を用いて、共振型ソフトスイッチング動作を行うことができ、第１及び第２スイッチング素子Ｑ１〜Ｑ８のスイッチング損失を低減することができる。ソフトスイッチング動作については、例えば特開２００９−１１２１４２号公報に説明されている。

また、既に述べた実施の形態の説明においては、制御器２、処理部７が入力する２次側直流電圧Ｅ_２は、実測値である必要ななく、理論値であってもよい。

この様に、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。従って、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

Ｃ_in 第１コンデンサ
Ｃ_out 第２コンデンサ
Ｑ１〜Ｑ４ 第１スイッチング素子
Ｑ５〜Ｑ８ 第２スイッチング素子
Ｔ_Ｐ１，Ｔ_Ｎ１ 第１端子
Ｔ_Ｐ２，Ｔ_Ｎ２ 第２端子
２ 制御器
５ 補償器（積分補償器）
１１ 第１ブリッジ回路
１２ 第２ブリッジ回路
１３ トランス

Claims (11)

1. 一対の第１端子と、
   前記一対の第１端子の間に接続された第１コンデンサと、
   フルブリッジ接続された複数の第１スイッチング素子により、前記一対の第１端子に入力された直流電圧を交流電圧に変換して出力する第１ブリッジ回路と、
   前記第１ブリッジ回路が出力する交流電圧を１次側に入力し、２次側に出力するトランスと、
   一対の第２端子と、
   前記一対の第２端子の間に接続された第２コンデンサと、
   フルブリッジ接続された複数の第２スイッチング素子により、前記トランスが出力する交流電圧を直流電圧に変換して、前記一対の第２端子に出力する第２ブリッジ回路と、
   前記第２ブリッジ回路が直流電圧を出力する運転モードから、前記第２ブリッジ回路が直流電圧の出力を休止する休止モードに移行する場合において、前記第２ブリッジ回路が出力する直流電圧が０とみなせる状態となった後に休止モードに移行するように、前記複数の第１スイッチング素子及び前記複数の第２スイッチング素子を制御する制御器と
   を備えることを特徴とする電源装置。
2. 前記第２端子の低電位側端子は、前記第１端子の高電位側端子に接続されることを特徴とする請求項１に記載の電源装置。
3. 前記制御器は、前記第２ブリッジ回路が出力する直流電圧を下降させる遷移時間を経た後に休止モードに移行するように、前記複数の第１スイッチング素子及び前記複数の第２スイッチング素子を制御することを特徴とする請求項１又は２に記載の電源装置。
4. 前記制御器は、前記遷移時間と、前記第２ブリッジ回路が出力する直流電圧を０に保持する待機時間とを経た後に休止モードに移行するように、前記複数の第１スイッチング素子及び前記複数の第２スイッチング素子を制御することを特徴とする請求項３に記載の電源装置。
5. 前記制御器は、前記遷移時間において、前記第２コンデンサが蓄えるエネルギーを前記トランスにおいて消費させるように、前記複数の第１スイッチング素子及び前記複数の第２スイッチング素子を制御することを特徴とする請求項３又は４に記載の電源装置。
6. 前記制御器は、前記遷移時間において、前記第２コンデンサが蓄えるエネルギーを前記一対の第１端子に伝達するように、前記複数の第１スイッチング素子及び前記複数の第２スイッチング素子を制御することを特徴とする請求項３〜５のいずれか１項に記載の電源装置。
7. 前記遷移時間は、式（Ａ）に示す下限時間ｔ_Ｌ以上、前記第１及び第２スイッチング素子の、式（Ｂ）に示す前記遷移時間での実効電流Ｉ_ｅにおける許容運転時間である上限時間以下であることを特徴とする請求項３〜６のいずれか１項に記載の電源装置。
   ｔ_Ｌ＝Ｅ_２Ｃ／（Ｉ_ａ＋Ｉ_２） …（Ａ）
   Ｉ_ｅ＝（１８０／φ_max）／√３ …（Ｂ）
   但し、Ｅ_２は前記第２ブリッジ回路が出力する直流電圧、Ｃは前記第２コンデンサの容量、Ｉ_ａは前記複数の第２スイッチング素子の最大瞬時許容電流、Ｉ_２は前記第２ブリッジ回路が出力する直流電流、φ_maxは前記第２ブリッジ回路が出力する直流電流が最大になるときの、前記複数の第１スイッチング素子及び前記複数の第２スイッチング素子のスイッチング周波数の位相差である。
8. 前記制御器は、前記下限時間ｔ_Ｌと前記上限時間とが一致した場合において、前記休止モードに移行するように、前記複数の第１スイッチング素子及び前記複数の第２スイッチング素子を制御することを特徴とする請求項７に記載の電源装置。
9. 前記第２ブリッジ回路が出力する直流電圧に基づいて、前記遷移時間における前記第２ブリッジ回路が出力する直流電圧を、前記制御器を介してフィードバック制御する積分補償器を更に備え、
   前記積分補償器は、前記休止モードに移行する時に、積分値を消去することを特徴とする請求項３〜８のいずれか１項に記載の電源装置。
10. 前記第１スイッチング素子と前記第２スイッチング素子のそれぞれに、コンデンサを並列接続すると共に、前記制御器は、前記第１スイッチング素子と前記第２スイッチング素子をソフトスイッチング動作させることを特徴とする請求項１〜９のいずれか１項に記載の電源装置。
11. 前記制御器は、前記第２ブリッジ回路が出力する直流電圧が、式（Ｃ）に示す臨界電圧Ｅ_Ｃ以下となった場合において、前記第２ブリッジ回路が出力する直流電圧が０となったものとみなすことを特徴とする請求項１〜１０のいずれか１項に記載の電源装置。
    Ｅ_Ｃ＝Ｉ_ａ√（Ｌ_Ｐ／Ｃ） …（Ｃ）
    但し、Ｉ_ａは前記複数の第２スイッチング素子の最大瞬時許容電流、Ｌ_Ｐは前記複数の第２スイッチング素子と前記第２コンデンサとの間の寄生インダクタンス、Ｃは前記第２コンデンサの容量である。

Images