WO2010087213A1 - 補正位置検出装置、補正位置検出方法及びボンディング装置 - Google Patents

補正位置検出装置、補正位置検出方法及びボンディング装置 Download PDF

Info

Publication number
WO2010087213A1
WO2010087213A1 PCT/JP2010/050006 JP2010050006W WO2010087213A1 WO 2010087213 A1 WO2010087213 A1 WO 2010087213A1 JP 2010050006 W JP2010050006 W JP 2010050006W WO 2010087213 A1 WO2010087213 A1 WO 2010087213A1
Authority
WO
WIPO (PCT)
Prior art keywords
detection
pattern
correction position
point
detected
Prior art date
Application number
PCT/JP2010/050006
Other languages
English (en)
French (fr)
Inventor
馬場　伸一
大輔 谷
Original Assignee
株式会社新川
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社新川 filed Critical 株式会社新川
Publication of WO2010087213A1 publication Critical patent/WO2010087213A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/786—Means for supplying the connector to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7865—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/851—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector the connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8513—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]

Definitions

  • the present invention relates to a correction position detection apparatus, a correction position detection method, and a bonding apparatus that detect a correction position of a stacked semiconductor device in which a plurality of semiconductor dies are shifted and stacked in multiple stages.
  • patterns for position detection are printed at the four corners of a semiconductor die, and bonding positions are corrected using this pattern (see, for example, Patent Document 1).
  • the correction position detection apparatus for performing this correction the position coordinates of the pattern printed on the semiconductor die are registered by a prior teaching process. Then, when the semiconductor die is conveyed to the bonding table, the semiconductor die pattern is imaged with a high-magnification camera based on the registered position coordinates, and the correction position for the registered position information is determined based on the imaged pattern. Detected.
  • the conventional correction position detection apparatus since the conventional correction position detection apparatus only performs correction position detection using a high-magnification camera, there is a problem that an adjacent pattern is erroneously recognized and a correction position is erroneously detected. In particular, this misdetection becomes more prominent when the deviation width of semiconductor dies stacked for higher density is shortened.
  • an object of the present invention is to provide a correction position detection apparatus, a correction position detection method, and a bonding apparatus that can reduce erroneous detection of a correction position in a stacked semiconductor device.
  • a correction position detection apparatus is a correction position detection apparatus that detects a correction position of a pattern in a stacked semiconductor device in which semiconductor dies on which a predetermined pattern is formed are stacked in a plurality of stages.
  • a rough pattern is detected in which a pattern candidate that is a pattern candidate is detected based on an image captured by a low-magnification imaging unit that can capture an image, and a correction position is roughly detected based on the positional relationship between the pattern candidates and the positional relationship between registered positions.
  • a main detection unit that detects a correction position from an image captured by a high-magnification imaging unit having a higher magnification than that of the low-magnification imaging unit based on the correction position roughly detected by the coarse detection unit.
  • the coarse detection unit detects the pattern candidate based on the image captured by the low-magnification imaging unit, and the positional relationship between the pattern candidates and the positional relationship between the registered positions. Since the correction positions are roughly detected based on the correction positions, the correction positions can be appropriately ordered. Since the correction position is detected from the image captured by the high-magnification imaging unit based on the correction position roughly detected by the coarse detection unit, erroneous detection of the correction position can be reduced.
  • the coarse detection means roughly detects the correction position based on the arrangement order of the pattern candidates and the arrangement order of the registered positions.
  • the correction position is roughly detected based on the pattern candidate arrangement order and the registration position arrangement order, so that erroneous detection of the correction position can be appropriately reduced.
  • the coarse detection means roughly detects the correction position along the deviation direction of the stacked semiconductor device.
  • this correction position detection apparatus since a plurality of semiconductor dies are shifted and stacked in multiple stages, the positional relationship between adjacent patterns is detected by roughly detecting the correction position along the misalignment direction of the stacked semiconductor device. Can be easily identified, and the arrangement order of the correction positions can be identified with higher accuracy.
  • the coarse detection means detects a pattern candidate from the image picked up by the low-magnification image pickup means by a matching process with a predetermined pattern model.
  • the rough detection can be quickly performed by detecting the pattern candidate by the matching process with the pattern model.
  • a correction position detection method is a correction position detection method for detecting a correction position of a pattern in a stacked semiconductor device in which semiconductor dies on which a predetermined pattern is formed are stacked in a plurality of stages.
  • a rough pattern that detects a pattern candidate that is a pattern candidate based on an image captured by a low-magnification imaging apparatus that can capture images, and that roughly detects a correction position based on the positional relationship between the pattern candidates and the positional relationship between registered positions.
  • the coarse detection step detects pattern candidates from the image captured by the low-magnification imaging means, and based on the positional relationship between the pattern candidates and the positional relationship between the registered positions. Since the correction positions are roughly detected, the correction positions can be appropriately ordered. Since the correction position is detected from the image captured by the high-magnification imaging unit based on the correction position roughly detected by the rough detection step, erroneous detection of the correction position can be reduced.
  • a bonding apparatus is a bonding apparatus that performs bonding to a stacked semiconductor device in which semiconductor dies having a predetermined pattern formed are stacked in a plurality of stages, and includes a correction position detection device that detects a correction position of a pattern.
  • the correction position detection device detects a pattern candidate that is a pattern candidate based on an image captured by a low-magnification imaging unit capable of capturing a plurality of patterns, and detects the positional relationship between the pattern candidates and the registered positions.
  • Rough detection means for roughly detecting the correction position based on the positional relationship, and correction from an image captured by the high magnification imaging means having a higher magnification than the low magnification imaging means, based on the correction position roughly detected by the rough detection means
  • Main detection means for detecting the position.
  • the coarse detection unit detects the pattern candidate from the image captured by the low-magnification imaging unit, and the positional relationship between the pattern candidates and the position between the registered positions. Since the correction positions are roughly detected based on the relationship, the correction positions can be appropriately ordered. Since the correction position is detected from the image captured by the high-magnification imaging unit based on the correction position roughly detected by the coarse detection unit, erroneous detection of the correction position can be reduced.
  • FIG. 4 is a top view showing a stacked state of the stacked semiconductor device, where (a) shows a stacked state aligned as designed, and (b) shows a stacked state shifted from the design. Yes.
  • It is a flowchart which shows the correction point detection process of a wire bonding apparatus. It is a flowchart which shows a rough detection process. It is the figure which showed the relationship between the visual field of a low magnification camera, and a laminated semiconductor device.
  • the transport direction of the stacked semiconductor device is the X direction
  • the width direction of the stacked semiconductor device is the Y direction
  • the height direction is the Z direction.
  • FIG. 1 is a perspective view showing a wire bonding apparatus according to an embodiment.
  • the wire bonding apparatus 1 has a bonding head 3 mounted on an XY table 2 that can move in the XY directions.
  • the bonding head 3 has a Z-direction drive mechanism that can move in the Z direction. 4 is attached.
  • An ultrasonic horn 5 and a clamper 6 are attached to the Z-direction drive mechanism 4, and a capillary 7 is attached to the tip of the ultrasonic horn 5.
  • a wire supplied from a spool 8 is inserted into the capillary 7.
  • a camera 9 is fixed to the bonding head 3.
  • a ball screw mechanism (not shown) is attached to the XY table 2 and the Z direction drive mechanism 4, and the motor drives the ball screw to rotate in this ball screw mechanism, whereby the XY table 2 moves in the XY direction.
  • the Z direction drive mechanism 4 can be moved in the Z direction.
  • the XY table 2 and the Z-direction drive mechanism 4 are not limited to movement by motor driving using a ball screw, and may be moved by driving using a linear motor, for example.
  • guide rails 10a and 10b for guiding the stacked semiconductor device D to be bonded are attached in front of the bonding head 3 in the Y direction, and are guided and conveyed between the guide rails 10a and 10b.
  • a bonding stage 11 that vacuum-sucks the stacked semiconductor device D at a predetermined position is attached.
  • FIG. 2 is a perspective view of the imaging apparatus.
  • the camera 9 includes an introduction unit 20 that introduces light from the stacked semiconductor device D, which is a subject, and an optical component such as a lens or a mirror inside.
  • a lens barrel 21 is provided, and a high-magnification camera 22 and a low-magnification camera 23 each having an image sensor that is attached to the lens barrel 21 and receives light passing through the lens barrel 21 are provided.
  • FIG. 3 is a diagram showing the configuration of the optical system of the imaging apparatus.
  • the camera 9 has two optical systems, a high-magnification optical path R1 and a low-magnification optical path R2.
  • the high-magnification optical path R1 is an optical path from the stacked semiconductor device D, which is a subject, to the imaging surface 26 of the high-magnification camera 22 via the introduction unit 20 and the half mirror 24 and the high-magnification lens 25.
  • the low-magnification optical path R2 is reflected from the stacked semiconductor device D, which is the subject, by the half mirror 24 via the introduction unit 20 and branched off from the high-magnification optical path R1, and then reflected by the mirror 27 to pass the low-magnification lens 28. Then, the light path reaches the imaging surface 29 of the low-magnification camera 23.
  • Each imaging surface 26, 29 is composed of a CCD, a CMOS element or the like, and can convert a detection value into an electric signal for each pixel and output it.
  • the high-power lens 25 and the low-power lens 28 may each be a single lens or a lens group in which a plurality of lenses are combined.
  • FIG. 4 is a perspective view of the stacked semiconductor device.
  • the stacked semiconductor device D that is transported to the bonding stage 11 and wire-bonded is configured by stacking the same semiconductor dies d1 to d3 in three stages.
  • a large number of bonding pads B for wire bonding are printed on the periphery of each of the semiconductor dies d1 to d3.
  • a positioning cross pattern P is printed on the corners of the semiconductor dies d1 to d3.
  • the semiconductor dies d1 to d3 are stacked with a predetermined gap in the X or Y direction so that the bonding pad B and the pattern P are exposed.
  • FIG. 5 is a top view showing a stacked state of the stacked semiconductor device.
  • FIG. 5A shows a stacked state aligned as designed, and
  • FIG. 5B shows a deviation from the design.
  • the stacked state is shown.
  • in the stacked semiconductor device D three semiconductor dies d1 to d3 are stacked while being shifted in the X direction (rightward in FIG. 5), and each of the semiconductor dies d1 to d3 is in the same position.
  • a pattern P and a bonding pad B are printed.
  • the pattern P printed on each of the semiconductor dies d1 to d3 is defined as a pattern P1 printed on the rear side in the Y direction (upper side in FIG.
  • the pattern P printed on the front side of d3 in the Y direction is defined as a pattern P2, and is identified by a symbol 1 or 2 corresponding to the printing position of the pattern P.
  • the pattern P printed on the lowermost semiconductor die d1 is defined as a pattern P1 (1) and a pattern P2 (1)
  • the pattern P printed on the semiconductor die d2 in the intermediate layer is defined as a pattern P1 (2) and a pattern P2 ( 2)
  • pattern P1 (3) and pattern P2 (3) are printed on the uppermost semiconductor die d3, and corresponding to the printed semiconductor dies d1 to d3, (1) to (3) It was identified with a sign.
  • the patterns P are printed at the same position on each of the semiconductor dies d1 to d3, the patterns P1 (1) to P1 (3) printed on the rear side in the Y direction and the front side in the Y direction.
  • the patterns P2 (1) to P2 (3) printed on are respectively arranged in a line. Therefore, the patterns P1 (1) to P1 (3) and the patterns P2 (1) to P2 (3) are referred to as alignments, the patterns P1 (1) to P1 (3) are the first alignment points, and the pattern P2 ( 1) to P2 (3) are the second alignment points.
  • the semiconductor dies d1 to d3 are stacked in an aligned state. Designing. The design coordinate positions of the patterns P1 (1), P2 (1) to P1 (3), and P2 (3) formed on the semiconductor dies d1 to d3 are registered as registration points. However, in practice, due to errors in the manufacturing process, the semiconductor dies d1 to d3 may be stacked in a state shifted from the design as shown in FIG. 5B. In such a case, the pattern P and the bonding pad B formed on each of the semiconductor dies d1 to d3 are shifted to positions different from the registration points.
  • the wire bonding apparatus 1 is provided with a control unit 30 that comprehensively controls the wire bonding apparatus 1 and detects a correction point (correction position) of the bonding position.
  • the controller 30 is electrically connected to a motor (not shown) that drives the XY table 2 and the Z-direction drive mechanism 4, a camera 9, and the like.
  • the control part 30 detects the correction point used as the position of the pattern printed on the conveyed laminated semiconductor device D based on the image imaged with the camera 9, and the coordinate position of the registered pattern It is. For this reason, the control unit 30 transmits the imaging control information to the camera 9 and acquires the image captured by the camera 9 and the motor driving the XY table 2 and the Z-direction drive mechanism 4.
  • An output unit 36 that displays various control information of the unit 30 and a CPU 31 that performs various controls based on information input from the camera I / F 32, the motor I / F 33, the input unit 35, and the like are provided.
  • the memory 34 stores a coarse detection program for coarse detection and a main detection program for detecting correction points in the control unit 30.
  • the coarse detection program detects pattern candidates that are candidates for the pattern P from the image captured by the low-magnification camera 23, and based on the positional relationship between the pattern candidates and the positional relationship between the registration points, the conveyance to the registration points is performed.
  • This is a program for roughly detecting the detection points of the pattern P of the stacked semiconductor device D. Specifically, a pattern candidate corresponding to a desired registration point is identified as a detection point based on the arrangement order of detected pattern candidates and the arrangement order of registration points, and the position coordinates of the identified detection point are registered points. Roughly detected as a correction point.
  • This detection program is a program for detecting a correction point with high accuracy from an image captured by the high-magnification camera 22 on the basis of the roughly detected detection point.
  • control unit 30 the CPU 31 reads out the coarse detection program and the main detection program from the memory 34 and develops and executes these programs on a RAM (not shown) to perform rough detection and main detection. For this reason, the control unit 30 functions as a rough detection unit and a main detection unit.
  • FIG. 6 is a flowchart showing correction point detection processing of the wire bonding apparatus.
  • FIG. 7 is a flowchart showing the rough detection process. Note that the processing described below is performed under the control of the control unit 30.
  • the correction point detection process of the wire bonding apparatus 1 will be described with reference to FIG.
  • the correction point detection process is sequentially performed for each registered point of the pattern P registered in the memory 34.
  • step S1 coarse detection by the low-magnification camera 23 is performed according to the coarse detection program. That is, in the correction point detection process, the coarse detection is performed according to the coarse detection program prior to the correction point detection performed according to the detection program.
  • step S ⁇ b> 1 first, the camera 9 is moved so that the introduction unit 20 of the camera 9 is positioned directly above the detection target registration point registered in the memory 34 (upward in the Z-axis direction). Then, the stacked semiconductor device D is imaged by the low-magnification camera 23, detection points that are correction points are roughly detected based on the captured image, and the position coordinates of the roughly detected detection points are stored. Detailed processing of the coarse detection will be described later.
  • step S2 the camera 9 is moved to the detection point that has been roughly detected. That is, in step S2, the camera 9 is moved so that the introduction unit 20 of the camera 9 is positioned immediately above the detection point where the rough detection is performed (above the Z direction).
  • step S3 the main detection by the high magnification camera 22 is performed. That is, in step S ⁇ b> 3, first, the stacked semiconductor device D is imaged by the high magnification camera 22. Then, the correction point of the pattern P is detected with high accuracy based on the captured image captured at a high magnification by the high magnification camera 22.
  • step S4 it is determined whether it is the last detection point. That is, in step S4, it is determined whether or not correction points have been detected by performing rough detection and main detection for all registered points. If it is determined that there is still a detection point that has not yet been detected as a correction point instead of the last detection point, the process returns to step S1, and steps S1 to S3 are repeated again. On the other hand, if it is determined that the detection point is the last detection point, it is determined that correction points have been detected for all detection points, and the correction point detection process ends.
  • the wire bonding apparatus 1 calculates the position coordinates of the bonding pad B based on the position coordinates of the correction points detected by the pattern P in step S3. Wire bonding is performed.
  • the low-magnification camera 23 detects a pattern candidate for the pattern P. That is, in step S11, first, the camera 9 is moved so that the introduction unit 20 of the camera 9 is located directly above the registration point to be detected registered in the memory 34 (upward in the Z-axis direction). The stacked semiconductor device D is imaged by the camera 23. And the pattern candidate corresponding to the pattern P is detected from a captured image by the matching process using the pattern model of the pattern P shape. In this matching process, a predetermined pattern model is registered in advance, a portion having a different density is cut out from an image captured by the low-magnification camera 23, and the degree of matching between the cut-out portion and the registered pattern model is a set value. The above portion is extracted as a pattern candidate.
  • step S12 a point having the same coordinate as the detected coordinate in the pattern candidate is excluded from the pattern candidate. That is, in step S12, the point of the position coordinate that approximates the position coordinate of the detected point that has already been detected in the correction point detecting process up to the previous time is excluded from the pattern candidates.
  • step S13 the number of pattern candidates is determined. If it is determined that the pattern candidate is 0 point (the pattern candidate is not detected), the process proceeds to step S14, where it is determined that the alignment detection has failed, and the rough detection process is terminated without roughly detecting the correction point. To do. On the other hand, if it is determined in step S13 that there is only one pattern candidate, the process proceeds to step S19, where it is determined that the alignment detection is successful, and this pattern candidate is used as a detection point, and the rough detection process is terminated.
  • step S15 it is determined whether or not the detection point (detection point of the detection target) corresponding to the registration point of the detection target is the last detection point of the first alignment point or the second alignment point. If it is determined that the detection point is the last detection point, the process proceeds to step S16, and the positional relationship between the detection point that is the detection target and the detection point that is the previous detection target is compared. On the other hand, if it is determined that it is not the last detection point, the process proceeds to step S17, and the positional relationship between the detection point to be detected and the next detection point is compared.
  • step S18 one point corresponding to the detection point to be detected is specified based on the positional relationship with the comparison target detection point. That is, in the comparison in step S16 or step S17, the correction point is roughly detected based on the positional relationship between the registration point and the pattern candidate. Specifically, the arrangement order of the pattern candidates is compared with the arrangement order of the registration points, and one pattern candidate that matches the arrangement order is specified.
  • step S18 when one pattern candidate is specified in step S18, it is determined that the alignment detection has succeeded, the correction point is roughly detected using this pattern candidate as a detection point, and the rough detection process is terminated.
  • FIGS. 8 to 10 are views showing the relationship between the field of view of the low-magnification camera and the stacked semiconductor device.
  • FIGS. 8 and 10 show the case where the stacked semiconductor devices are stacked while being shifted in the X direction.
  • FIG. 9 shows a case where stacked semiconductor devices are stacked while being shifted in the direction opposite to the Y direction.
  • S ⁇ b> 1 indicates the field of view of the low-magnification camera 23.
  • pattern candidates are obtained from the image captured by the low-magnification camera 23.
  • P1 and p2 are detected as 8 and 9
  • P1 (1) 'and P1 (2)' indicate registered points registered in the memory 34.
  • the stacked semiconductor die D of FIG. 8 will be described as an example.
  • the registration point to be detected is P1 (1) '. Since P1 (1) 'is not the last alignment first point, rough detection is performed based on the positional relationship with the next registered point P1 (2)'.
  • P1 (1) ′ is located rearward in the X direction with respect to P1 (2) ′ (frontward in the Y direction in FIG. 9), and p1 is located rearward in the X direction with respect to p2.
  • the pattern candidate corresponding to the registration point P1 (1) ′ is p1. For this reason, the pattern candidate p1 is roughly detected as a detection point of the registration point P1 (1) ', and the position coordinates of this detection point are stored.
  • the registration point to be detected is P1 (2) '.
  • the pattern candidate is only p2.
  • the pattern candidate p2 is roughly detected as a detection point of the registration point P1 (2) ', and the position coordinates of this detection point are stored.
  • P1 (1) ′ to P1 (2) ′ indicate registration points registered in the memory 34.
  • the registration point to be detected is P1 (1) '. Since P1 (1) 'is not the last alignment first point, rough detection is performed based on the positional relationship with the next registered point P1 (2)'. Since P1 (1) ′ is located rearward in the X direction from P1 (2) ′, and p1 is located rearward in the X direction from p2, it corresponds to the registration point P1 (1) ′.
  • the pattern candidate to be set is p1. For this reason, the pattern candidate p1 is roughly detected as a detection point of the registration point P1 (1) ', and the position coordinates of this detection point are stored.
  • the registration point to be detected is P1 (2) '. Since P1 (2) ′ is not the last alignment first point, rough detection is performed based on the positional relationship with the next registered point P1 (3) ′. Since P1 (2) ′ is located rearward in the X direction relative to P1 (3) ′, and p2 is located rearward in the X direction relative to p3, it corresponds to the registration point P1 (2) ′.
  • the pattern candidate to be is p2. For this reason, the pattern candidate p2 is roughly detected as a detection point of the registration point P1 (2) ', and the position coordinates of this detection point are stored.
  • the registration point to be detected is P1 (3) '. Since P1 (3) 'is the last alignment first point, rough detection is performed based on the positional relationship with the previous registration point P1 (2)'. Since P1 (3) ′ is positioned forward in the X direction relative to P1 (2) ′, and p3 is positioned forward in the X direction relative to p2, it corresponds to the registration point P1 (3) ′.
  • the pattern candidate to be is p3. For this reason, the pattern candidate p3 is roughly detected as a detection point of the registration point P1 (3) ', and the position coordinates of this detection point are stored.
  • FIGS. FIG. 11 to FIG. 17 are diagrams showing examples of coarse detection, and are diagrams showing the relationship between the field of view of the low magnification camera and the stacked semiconductor device.
  • the pattern candidates are two points p11 and p12. Since the pattern P1 (1) is not the last alignment first point, the pattern P1 (1) is compared with the next pattern P1 (2). Since p11 is the front side of p12, p11 is specified as a detection point corresponding to the pattern P1 (1).
  • the detection point corresponding to the pattern P1 (1) has already been detected and the current detection target (registered point) is the second-stage pattern P1 (2).
  • the pattern candidate is only p12. For this reason, p12 is specified as a detection point corresponding to the pattern P1 (2).
  • the pattern candidates are two points p13 and p14. Since the pattern P1 (1) is not the last alignment first point, the pattern P1 (1) is compared with the next pattern P1 (2). Since p13 is the front side of p14, p13 is temporarily specified as a detection point corresponding to the pattern P1 (1). However, in this case, since the detection point p13 has already been detected, the detection point corresponding to the second-stage pattern P1 (2) is p14.
  • the detection point corresponding to the pattern P1 (1) has already been detected and the current detection target (registered point) is the second-stage pattern P1 (2).
  • the pattern candidates are two points p13 and p14. Since the pattern P1 (2) is not the last alignment first point, it is compared with the next pattern P1 (3). Since p13 is the front side of p14, p13 is specified as a detection point corresponding to the pattern P1 (2).
  • the pattern candidates are three points p15 to p17. Since the pattern P1 (1) is not the last alignment first point, the pattern P1 (1) is compared with the next pattern P1 (2). Since p15 is the front side of p16, p15 is specified as a detection point corresponding to the pattern P1 (1).
  • the detection point corresponding to the pattern P1 (1) has already been detected and the current detection target (registered point) is the second-stage pattern P1 (2).
  • the pattern candidates are p16 and p17. Since the pattern P1 (2) is not the last alignment first point, it is compared with the next pattern P1 (3). Since p16 is the front side of p17, p16 is specified as a detection point corresponding to the pattern P1 (2).
  • the pattern candidate is only p18. For this reason, p18 is specified as a detection point corresponding to the pattern P1 (1).
  • the first-stage pattern P1 (1) is the first-stage pattern P1 (1).
  • the pattern candidate is only p19.
  • p19 is specified as a detection point corresponding to the pattern P1 (1).
  • the detection point p19 is already detected, the pattern candidate is not detected in the coarse detection corresponding to the second-stage pattern P1 (2) or the third-stage pattern P1 (3). For this reason, the coarse detection ends with an error.
  • the detection point corresponding to the pattern P1 (1) has already been detected and the current detection target (registered point) is the second-stage pattern P1 (2).
  • the pattern candidate since there is no pattern candidate having the same position coordinate as the position coordinate of the detected detection point, the pattern candidate is only p19. For this reason, p19 is specified as a detection point corresponding to the pattern P1 (2).
  • the first-stage pattern P1 (1) is the first-stage pattern P1 (1).
  • the pattern candidate is only p20. Therefore, for the time being, p20 is specified as a detection point corresponding to the pattern P1 (1).
  • the detection point p20 since the detection point p20 has already been detected, pattern candidates are not detected in the coarse detection corresponding to the second-stage pattern P1 (2) and the third-stage pattern P1 (3). For this reason, the coarse detection ends with an error.
  • the detection point corresponding to the pattern P1 (1) has already been detected and the current detection target (registered point) is the second-stage pattern P1 (2).
  • the pattern candidate is only p20. Therefore, for the time being, p20 is specified as a detection point corresponding to the pattern P1 (2).
  • the detection point p20 since the detection point p20 has already been detected, no pattern candidate is detected in the rough detection corresponding to the pattern P1 (3) in the third stage. For this reason, the coarse detection ends with an error.
  • the detection point is not specified because there is no pattern candidate.
  • the detection point is not specified because there is no pattern candidate.
  • the detection point is not specified because there is no pattern candidate.
  • the high-magnification camera 22 is moved above the detection point specified by the coarse detection. Then, as shown in FIG. 18, the detection point p21 corresponding to the pattern P1 (1) to be detected enters the center of the field of view S2 of the high-magnification camera 22, and the detection magnified by the high-magnification camera 22 at a high magnification. Since the point p21 is imaged, the correction point of the pattern P1 (1) is detected with high accuracy based on this captured image.
  • the pattern candidate of the pattern P is detected from the image captured by the low-magnification camera 23, and correction is performed based on the positional relationship between the pattern candidate and the registration point (or detection point). Since the detection points to be points are roughly detected, the detection points can be appropriately ordered. And since a correction point is detected from the image imaged with the high magnification camera 22 based on the detection point by which rough detection was carried out, the erroneous detection of a correction point can be reduced.
  • the adjacent pattern is detected by roughly detecting the detection points along the misalignment direction of the stacked semiconductor device D. It is easy to specify the positional relationship between the detection points and the order of detection points can be specified with higher accuracy.
  • the rough detection can be quickly performed by detecting the pattern candidate of the pattern P by the matching process with the pattern model.
  • the present invention has been described above, but the present invention is not limited to the above embodiment.
  • the stacked semiconductor device D has been described on the assumption that the semiconductor dies d1 to d3 are stacked while being shifted in the X direction.
  • the bonding pads B and patterns P printed on the semiconductor dies d1 to d3 are described.
  • the layers may be stacked while being shifted in an arbitrary direction such as only in the X direction, only in the Y direction, and in the X direction and the Y direction.
  • the same semiconductor dies d1 to d3 are described as being stacked in three stages. However, different semiconductor dies may be stacked or stacked in any number of stages.
  • the pattern candidate detection in the rough detection is described as being performed by the matching process with the pattern model.
  • any method may be used.
  • the correction position detection apparatus and the correction position detection method according to the present invention have been described as being applied to a wire bonding apparatus, but may be applied to a die bonding apparatus that bonds a semiconductor die to a substrate or the like. .
  • the present invention can be used for a bonding apparatus for bonding a stacked semiconductor device in which semiconductor dies are stacked in a plurality of stages.
  • SYMBOLS 1 Wire bonding apparatus, 2 ... XY table, 3 ... Bonding head, 4 ... Z direction drive mechanism, 5 ... Ultrasonic horn, 6 ... Clamper, 7 ... Capillary, 8 ... Spool, 9 ... Camera, 10a, 10b ... Guide Rail, 11 ... Bonding stage, 20 ... Introduction part, 21 ... Lens barrel, 22 ... High magnification camera, 23 ... Low magnification camera, 24 ... Half mirror, 25 ... High magnification lens, 26 ... Imaging surface, 27 ... Mirror, 28 DESCRIPTION OF SYMBOLS ... Low magnification lens, 29 ... Imaging surface, 30 ... Control part, 31 ... CPU, 32 ...

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

　積層型半導体装置における補正位置の誤検出を低減する。　制御部３０は、本検出を行うに先立ち、低倍率カメラ２３で撮像された画像からパターンＰに対応するパターン候補を検出し、このパターン候補と登録座標との位置関係に基づいて、補正点となる検出点を粗検出する。すなわち、パターン候補の並び順と登録座標の並び順とを比較し、この並び順に適合するパターン候補を検出点として特定する。そして、粗検出により検出された検出点に基づいて、高倍率カメラ２２で撮像された画像から補正点を検出する。これにより、補正点を適切に順序付けることができるため、補正点の誤検出を低減することができる。

Description

補正位置検出装置、補正位置検出方法及びボンディング装置
　本発明は、複数の半導体ダイがずれて多段に積層された積層型半導体装置の補正位置を検出する補正位置検出装置、補正位置検出方法及びボンディング装置に関する。
　一般に、半導体ダイの四隅には、位置検出用のパターンが印刷されており、このパターンを利用して、ボンディング位置の補正を行っている（例えば、特許文献１参照）。この補正を行うための補正位置検出装置では、事前のティーチング処理により、半導体ダイに印刷されるパターンの位置座標が登録されている。そして、半導体ダイがボンディングテーブルに搬送されると、登録された位置座標に基づいて高倍率カメラで半導体ダイのパターンを撮像し、この撮像したパターンに基づいて、登録された位置情報に対する補正位置を検出している。
特許２００２－０３３３５６号公報
　ところで、近年、高密度化のために、複数の半導体ダイをずらして多段に積層した積層型半導体装置が考えられてきた。しかしながら、積層型半導体装置は、各半導体ダイの上に別の半導体ダイをボンディングして積層するので、ボンディング時に積層される各半導体ダイが僅かにずれてしまうことがある。
　しかしながら、従来の補正位置検出装置では、高倍率カメラを用いた補正位置検出しか行っていないため、隣接するパターンを誤って認識してしまい、補正位置を誤検出するという問題があった。特に、高密度化のために積層される半導体ダイのズレ幅が短くなると、この誤検出は更に顕著となる。
　そこで、本発明は、積層型半導体装置における補正位置の誤検出を低減させることができる補正位置検出装置、補正位置検出方法及びボンディング装置を提供することを目的とする。
　本発明に係る補正位置検出装置は、所定のパターンが形成された半導体ダイが複数段に積層された積層型半導体装置におけるパターンの補正位置を検出する補正位置検出装置であって、複数のパターンを撮像可能な低倍率撮像手段により撮像された画像に基づいてパターンの候補であるパターン候補を検出し、このパターン候補同士の位置関係と登録位置同士の位置関係に基づいて補正位置を粗検出する粗検出手段と、粗検出手段により粗検出された補正位置に基づいて、低倍率撮像手段よりも高倍率な高倍率撮像手段により撮像された画像から補正位置を検出する本検出手段と、を含む。
　本発明に係る補正位置検出装置によれば、粗検出手段により、低倍率撮像手段により撮像された画像に基づいてパターン候補を検出するとともに、パターン候補同士の位置関係と登録位置同士の位置関係に基づいて補正位置を粗検出するため、各補正位置を適切に順序付けることができる。そして、粗検出手段により粗検出された補正位置に基づいて、高倍率撮像手段により撮像された画像から補正位置を本検出するため、補正位置の誤検出を低減することができる。
　この場合、粗検出手段は、パターン候補の並び順と登録位置の並び順とに基づいて補正位置を粗検出することが好ましい。この補正位置検出装置によれば、パターン候補の並び順と登録位置の並び順とに基づいて補正位置を粗検出するため、補正位置の誤検出を適切に低減することができる。
　また、粗検出手段は、積層型半導体装置のズレ方向に沿って補正位置を粗検出することが好ましい。この補正位置検出装置によれば、複数の半導体ダイがずれて多段に積層されているため、積層型半導体装置のズレ方向に沿って補正位置を粗検出することで、隣接するパターンとの位置関係が特定しやすくなり、より高精度に補正位置の並び順を特定することができる。
　そして、粗検出手段は、所定のパターンモデルとのマッチング処理により、低倍率撮像手段により撮像された画像からパターン候補を検出することが好ましい。この補正位置検出装置によれば、粗検出では補正位置を高精度に検出する必要が無いため、パターンモデルとのマッチング処理によりパターン候補を検出することで、迅速に粗検出を行うことができる。
　本発明に係る補正位置検出方法は、所定のパターンが形成された半導体ダイが複数段に積層された積層型半導体装置におけるパターンの補正位置を検出する補正位置検出方法であって、複数のパターンを撮像可能な低倍率撮像装置により撮像された画像に基づいてパターンの候補であるパターン候補を検出し、このパターン候補同士の位置関係と登録位置同士の位置関係に基づいて補正位置を粗検出する粗検出ステップと、粗検出ステップにより粗検出された補正位置に基づいて、低倍率撮像装置よりも高倍率な高倍率撮像装置により撮像された画像から補正位置を検出する本検出ステップと、を含む。
　本発明に係る補正位置検出方法によれば、粗検出ステップにより、低倍率撮像手段により撮像された画像からパターン候補を検出するとともに、パターン候補同士の位置関係と登録位置同士の位置関係に基づいて補正位置を粗検出するため、各補正位置を適切に順序付けることができる。そして、粗検出ステップより粗検出された補正位置に基づいて、高倍率撮像手段により撮像された画像から補正位置を本検出するため、補正位置の誤検出を低減することができる。
　本発明に係るボンディング装置は、所定のパターンが形成された半導体ダイが複数段に積層された積層型半導体装置にボンディングを行うボンディング装置であって、パターンの補正位置を検出する補正位置検出装置を含み、補正位置検出装置は、複数のパターンを撮像可能な低倍率撮像手段により撮像された画像に基づいてパターンの候補であるパターン候補を検出し、このパターン候補同士の位置関係と登録位置同士の位置関係に基づいて補正位置を粗検出する粗検出手段と、粗検出手段により粗検出された補正位置に基づいて、低倍率撮像手段よりも高倍率な高倍率撮像手段により撮像された画像から補正位置を検出する本検出手段と、を含む。
　本発明に係るボンディング装置によれば、補正位置検出装置において、粗検出手段により、低倍率撮像手段により撮像された画像からパターン候補を検出するとともに、パターン候補同士の位置関係と登録位置同士の位置関係に基づいて補正位置を粗検出するため、各補正位置を適切に順序付けることができる。そして、粗検出手段により粗検出された補正位置に基づいて、高倍率撮像手段により撮像された画像から補正位置を本検出するため、補正位置の誤検出を低減することができる。
　本発明によれば、積層型半導体装置における補正位置の誤検出を低減することができる。
実施形態に係るワイヤボンディング装置を示す斜視図である。 撮像装置の斜視図である。 撮像装置の光学系の構成を示す図である。 積層型半導体装置の斜視図である。 積層型半導体装置の積層状態を示した上面図であり、（ａ）は、設計どおり整列して積層された状態を示し、（ｂ）は、設計に対してずれて積層された状態を示している。 ワイヤボンディング装置の補正点検出処理を示すフローチャートである。 粗検出処理を示すフローチャートである。 低倍率カメラの視野と積層型半導体装置との関係を示した図である。 低倍率カメラの視野と積層型半導体装置との関係を示した図である。 低倍率カメラの視野と積層型半導体装置との関係を示した図である。 粗検出の検出例を示す図である。 粗検出の検出例を示す図である。 粗検出の検出例を示す図である。 粗検出の検出例を示す図である。 粗検出の検出例を示す図である。 粗検出の検出例を示す図である。 粗検出の検出例を示す図である。 本検出の検出例を示す図である。
　以下、図面を参照して、本発明に係る補正位置検出装置、補正位置検出方法及びボンディング装置の好適な実施形態について詳細に説明する。以下の説明では、積層型半導体装置の搬送方向をＸ方向、積層型半導体装置の幅方向をＹ方向、高さ方向をＺ方向とする。なお、全図中、同一又は相当部分には同一符号を付すこととする。
　図１は、実施形態に係るワイヤボンディング装置を示す斜視図である。図１に示すように、ワイヤボンディング装置１は、ＸＹ方向に移動可能なＸＹテーブル２の上にボンディングヘッド３が取り付けられており、ボンディングヘッド３には、Ｚ方向に移動可能なＺ方向駆動機構４が取り付けられている。Ｚ方向駆動機構４には、超音波ホーン５とクランパ６とが取り付けられており、超音波ホーン５の先端部には、キャピラリ７が取り付けられている。キャピラリ７には、スプール８から供給されるワイヤが挿通されている。そして、ボンディングヘッド３には、カメラ９が固定されている。なお、ＸＹテーブル２及びＺ方向駆動機構４には、図示しないボールねじ機構が取り付けられており、このボールねじ機構においてモータがボールねじを回転駆動することにより、ＸＹテーブル２のＸＹ方向への移動及びＺ方向駆動機構４のＺ方向への移動が可能となっている。なお、ＸＹテーブル２及びＺ方向駆動機構４は、ボールねじを用いたモータ駆動による移動に限定されるものではなく、例えば、リニアモータを用いた駆動により移動してもよい。
　また、ボンディングヘッド３のＹ方向前方には、ボンディング対象である積層型半導体装置Ｄをガイドするガイドレール１０ａ，１０ｂが取り付けられており、ガイドレール１０ａ，１０ｂの間にガイドされて搬送されてきた積層型半導体装置Ｄを所定位置で真空吸着するボンディングステージ１１が取り付けられている。
　図２は、撮像装置の斜視図である。図２に示すように、カメラ９は、被写体である積層型半導体装置Ｄからの光を導入する導入部２０と、内部にレンズやミラーなどの光学部品を備えて導入部２０に入った光を導く鏡筒２１と、鏡筒２１に取り付けられて鏡筒２１を通ってきた光を受ける撮像素子を備える高倍率カメラ２２及び低倍率カメラ２３とを備えている。
　図３は、撮像装置の光学系の構成を示す図である。図３に示すように、カメラ９は、高倍率光路Ｒ１と低倍率光路Ｒ２の２つの光学系を有している。高倍率光路Ｒ１は、被写体である積層型半導体装置Ｄから導入部２０を経由して、ハーフミラー２４と高倍率レンズ２５を経て高倍率カメラ２２の撮像面２６に至る光路となる。低倍率光路Ｒ２は、被写体である積層型半導体装置Ｄから導入部２０を経由してハーフミラー２４で反射されて高倍率光路Ｒ１と分岐した後に、ミラー２７で反射されて、低倍率レンズ２８を経て低倍率カメラ２３の撮像面２９に至る光路となる。
　各撮像面２６，２９はＣＣＤやＣＭＯＳ素子などで構成されており、画素毎に検出値を電気信号に変換して出力することができるものである。また、高倍率レンズ２５、低倍率レンズ２８は、それぞれ単一のレンズであってもよく、複数のレンズを組み合わせたレンズ群であってもよい。
　図４は、積層型半導体装置の斜視図である。図４に示すように、ボンディングステージ１１に搬送されてワイヤボンディングされる積層型半導体装置Ｄは、同一の半導体ダイｄ１～ｄ３が３段に積層されて構成されている。各半導体ダイｄ１～ｄ３の周辺部には、ワイヤボンディングするためのボンディングパッドＢが多数印刷されている。また、各半導体ダイｄ１～ｄ３の角部には、位置決め用の十字状のパターンＰが印刷されている。そして、各半導体ダイｄ１～ｄ３は、ボンディングパッドＢ及びパターンＰが露出するように、Ｘ方向又はＹ方向に所定間隔だけずれて積層されている。
　図５は、積層型半導体装置の積層状態を示した上面図であり、図５（ａ）は、設計どおり整列して積層された状態を示し、図５（ｂ）は、設計に対してずれて積層された状態を示している。図５に示すように、積層型半導体装置Ｄは３つの半導体ダイｄ１～ｄ３がＸ方向（図５において右方向）にずれて積層されており、各半導体ダイｄ１～ｄ３には、同じ位置にパターンＰ及びボンディングパッドＢが印刷されている。そして、各半導体ダイｄ１～ｄ３に印刷されるパターンＰは、各半導体ダイｄ１～ｄ３のＹ方向後方側（図５において上方側）に印刷されるパターンＰをパターンＰ１とし、各半導体ダイｄ１～ｄ３のＹ方向前方側（図５において下方側）に印刷されるパターンＰをパターンＰ２として、パターンＰの印刷位置に対応して１又は２の符号で識別した。また、最下層の半導体ダイｄ１に印刷されるパターンＰをパターンＰ１（１）及びパターンＰ２（１）とし、中間層の半導体ダイｄ２に印刷されるパターンＰをパターンＰ１（２）及びパターンＰ２（２）とし、最上層の半導体ダイｄ３に印刷されるパターンＰをパターンＰ１（３）及びパターンＰ２（３）として、印刷される半導体ダイｄ１～ｄ３に対応して（１）～（３）の符号で識別した。そして、上述したように、各半導体ダイｄ１～ｄ３は同じ位置にパターンＰが印刷されているため、Ｙ方向後方側に印刷されたパターンＰ１（１）～Ｐ１（３）と、Ｙ方向前方側に印刷されたパターンＰ２（１）～Ｐ２（３）とは、それぞれ一列状に配置される。このため、パターンＰ１（１）～Ｐ１（３）及びパターンＰ２（１）～Ｐ２（３）をそれぞれアライメントと称し、パターンＰ１（１）～Ｐ１（３）をアライメント１点目とし、パターンＰ２（１）～Ｐ２（３）をアライメント２点目とする。
　ところで、３つの半導体ダイｄ１～ｄ３が３段に積層される積層型半導体装置Dの場合、図５（ａ）に示すように、各半導体ダイｄ１～ｄ３が整列された状態に積層するように設計している。そして、各半導体ダイｄ１～ｄ３に形成されたパターンP１（１），Ｐ２（１）～Ｐ１（３），Ｐ２（３）の設計上の座標位置を登録点として登録している。しかしながら、実際には、製造過程の誤差などにより、図５（ｂ）に示すように、設計に対して半導体ダイｄ１～ｄ３がずれた状態で積層される場合がある。このような場合、各半導体ダイｄ１～ｄ３に形成されたパターンＰ及びボンディングパッドＢが、登録点とは異なる位置にずれてしまう。
　そこで、図１に示すように、ワイヤボンディング装置１には、ワイヤボンディング装置１を統括的に制御するとともに、ボンディング位置の補正点（補正位置）を検出する制御部３０が設けられている。制御部３０には、ＸＹテーブル２及びＺ方向駆動機構４を駆動する図示しないモータやカメラ９などと電気的に接続されている。そして、制御部３０は、カメラ９で撮像された画像と登録されたパターンの座標位置とに基づいて、搬送された積層型半導体装置Ｄに印刷されたパターンの位置となる補正点を検出するものである。このため、制御部３０には、カメラ９に撮像制御情報を送信するとともにカメラ９で撮像された画像を取得するカメラＩ／Ｆ３２と、ＸＹテーブル２及びＺ方向駆動機構４を駆動するモータに対して駆動制御情報を送信するモータＩ／Ｆ３３と、メモリ３４と、キーボードなどの入力装置であって作業者からの各種制御情報の入力を受け付ける入力部３５と、モニタなどの表示装置であって制御部３０の各種制御情報を表示する出力部３６と、カメラＩ／Ｆ３２、モータＩ／Ｆ３３、入力部３５などから入力された情報に基づいて各種制御を行うＣＰＵ３１と、が設けられている。
　メモリ３４には、ボンディングステージ１１に搬送される積層型半導体装置ＤのパターンＰ及びボンディングパッドＢの登録点が登録されている。なお、この登録点の位置座標は、入力部３５からの入力により適宜変更することが可能である。また、メモリ３４には、制御部３０において、粗検出するための粗検出プログラムと、補正点を検出するための本検出プログラムとが格納されている。
　粗検出プログラムは、低倍率カメラ２３で撮像された画像からパターンＰの候補となるパターン候補を検出し、このパターン候補同士の位置関係と登録点同士の位置関係とに基づいて、登録点に対する搬送された積層型半導体装置ＤのパターンＰの検出点を粗検出するためのプログラムである。具体的には、検出されたパターン候補の並び順と登録点の並び順とに基づいて所望の登録点に対応するパターン候補を検出点として特定し、この特定した検出点の位置座標を登録点の補正点として粗検出する。
　本検出プログラムは、粗検出された検出点に基づいて、高倍率カメラ２２で撮像された画像から補正点を高精度に検出するためのプログラムである。
　そして、制御部３０では、ＣＰＵ３１が、メモリ３４から粗検出プログラム及び本検出プログラムを読み出し、これらのプログラムを図示しないＲＡＭなどに展開して実行させることにより、粗検出及び本検出を行う。このため、制御部３０は、粗検出手段及び本検出手段として機能する。
　次に、図６及び図７を参照して、ワイヤボンディング装置１の補正点検出処理動作について説明する。図６は、ワイヤボンディング装置の補正点検出処理を示すフローチャートである。図７は、粗検出処理を示すフローチャートである。なお、以下に説明する処理は、制御部３０の制御により行われる。
　図６を参照して、ワイヤボンディング装置１の補正点検出処理について説明する。なお、補正点検出処理は、メモリ３４に登録されているパターンＰの登録点ごとに順次行われる。
　まず、ステップＳ１において、粗検出プログラムに従って低倍率カメラ２３による粗検出を行う。すなわち、補正点検出処理では、本検出プログラムに従って行われる補正点の検出に先立ち、粗検出プログラムに従って粗検出を行う。そして、ステップＳ１では、まず、カメラ９の導入部２０がメモリ３４に登録されている検出対象の登録点の真上（Ｚ軸方向上方）に位置するように、カメラ９を移動させる。そして、低倍率カメラ２３により積層型半導体装置Ｄを撮像するとともに、この撮像画像に基づいて補正点となる検出点を粗検出し、この粗検出した検出点の位置座標を記憶しておく。なお、粗検出の詳細な処理は後述する。
　次に、ステップＳ２において、粗検出された検出点へカメラ９を移動させる。すなわち、ステップＳ２では、カメラ９の導入部２０が粗検出された検出点の真上（Ｚ方向上方）に位置するようにカメラ９を移動する。
　そして、ステップＳ３において、高倍率カメラ２２による本検出を行う。すなわち、ステップＳ３では、まず、高倍率カメラ２２により積層型半導体装置Ｄを撮像する。そして、高倍率カメラ２２により高倍率で撮像された撮像画像に基づいて、パターンＰの補正点を高精度に検出する。
　次に、ステップＳ４において、最後の検出点であるかを判定する。すなわち、ステップＳ４では、全ての登録点について、粗検出及び本検出を行って補正点を検出したか否かを判定する。そして、最後の検出点ではなく、未だ補正点を検出していない検出点が残っていると判定した場合は、ステップＳ１に戻り、再度ステップＳ１～ステップＳ３を繰り返す。一方、最後の検出点であると判定した場合は、全ての検出点について補正点を検出したものと判断し、補正点検出処理を終了する。
　このようにして全ての補正点が高精度に検出されると、ワイヤボンディング装置１は、パターンＰがステップＳ３で検出された補正点の位置座標に基づいてボンディングパッドＢの位置座標を算出し、ワイヤボンディングを行う。
　次に、図７を参照して、低倍率カメラ２３による粗検出処理について説明する。
　まず、ステップＳ１１において、低倍率カメラ２３でパターンＰのパターン候補を検出する。すなわち、ステップＳ１１では、まず、カメラ９の導入部２０がメモリ３４に登録されている検出対象の登録点の真上（Ｚ軸方向上方）に位置するようにカメラ９を移動させて、低倍率カメラ２３により積層型半導体装置Ｄを撮像する。そして、パターンＰの形状のパターンモデルを用いたマッチング処理により、撮像画像からパターンＰに対応するパターン候補を検出する。このマッチング処理は、事前に、所定のパターンモデルを登録しておき、低倍率カメラ２３で撮像した画像から濃度の異なる部分を切り出し、この切り出した部分と登録したパターンモデルとの適合度が設定値以上となる部分をパターン候補として抽出する。
　次に、ステップＳ１２において、パターン候補の中で検出済みの座標と同じ座標の点は、パターン候補から除外する。すなわち、ステップＳ１２では、前回までの補正点検出処理において既に検出された検出点の位置座標と近似する位置座標の点は、パターン候補から除外される。
　次に、ステップＳ１３において、パターン候補の数を判定する。そして、パターン候補が０点である（パターン候補が検出されない）と判定した場合は、ステップＳ１４に進み、アライメント検出が失敗したと判断して、補正点を粗検出することなく粗検出処理を終了する。一方、ステップＳ１３において、パターン候補が１点のみであると判定した場合は、ステップＳ１９に進み、アライメント検出が成功したと判断してこのパターン候補を検出点として、粗検出処理を終了する。
　そして、ステップＳ１３において、パターン候補が複数点あると判定した場合は、ステップＳ１５に進む。ステップＳ１５では、検出対象の登録点に対応する検出点（検出対象の検出点）が、アライメント１点目又はアライメント２点目の最後の検出点であるか否かを判定する。そして、最後の検出点であると判定した場合は、ステップＳ１６に進み、検出対象となる検出点と前の検出対象となった検出点との位置関係を比較する。一方、最後の検出点でないと判定した場合は、ステップＳ１７に進み、検出対象となる検出点と次の検出対象となる検出点との位置関係を比較する。
　次に、ステップＳ１８において、比較対象検出点との位置関係を元に、検出対象の検出点に対応する１点を特定する。すなわち、ステップＳ１６又はステップＳ１７における比較では、登録点とパターン候補との位置関係に基づいて補正点を粗検出する。具体的には、パターン候補の並び順と登録点の並び順とを比較し、この並び順に適合するパターン候補を１点特定する。
　そして、ステップＳ１８において一つのパターン候補が特定されると、アライメント検出が成功したと判断してこのパターン候補を検出点として補正点を粗検出し、粗検出処理を終了する。
　ここで、図８～図１０を参照して、粗検出の手法について説明する。図８～図１０は、低倍率カメラの視野と積層型半導体装置との関係を示した図であり、図８及び図１０は、積層型半導体装置がＸ方向にずれて積層されている場合を示しており、図９は、積層型半導体装置がＹ方向の反対方向にずれて積層されている場合を示している。なお、Ｓ１は、低倍率カメラ２３の視野を示している。
　図８及び図９に示すように、低倍率カメラ２３の視野Ｓ１に、パターンＰ１（１）及びパターンＰ１（２）が入っている場合では、低倍率カメラ２３により撮像された画像から、パターン候補としてｐ１，ｐ２が検出される。なお、図８及び図９において、Ｐ１（１）’及びＰ１（２）’は、メモリ３４に登録された登録点を示している。以下の説明では、図８の積層型半導体ダイＤを例として説明する。
　まず、検出対象の登録点がＰ１（１）’である場合を考える。Ｐ１（１）’はアライメント１点目として最後ではないため、次の登録点であるＰ１（２）’との位置関係に基づいて粗検出を行う。そして、Ｐ１（１）’はＰ１（２）’よりもＸ方向において後方（図９では、Ｙ方向において前方）に位置しており、ｐ１はｐ２よりもＸ方向において後方に位置しているため、登録点Ｐ１（１）’に対応するパターン候補はｐ１となる。このため、パターン候補ｐ１を登録点Ｐ１（１）’の検出点として粗検出し、この検出点の位置座標を記憶しておく。
　次に、検出対象の登録点がＰ１（２）’である場合を考える。この場合、検出点ｐ１が既に検出されているため、パターン候補は、ｐ２のみとなる。このため、パターン候補ｐ２を登録点Ｐ１（２）’の検出点として粗検出し、この検出点の位置座標を記憶しておく。
　次に、図１０に示すように、低倍率カメラ２３の視野Ｓ１に、パターンＰ１（１）～Ｐ１（３）が入っている場合では、低倍率カメラ２３により撮像された画像から、パターン候補としてｐ１～ｐ３が検出される。なお、図１０において、Ｐ１（１）’～Ｐ１（２）’は、メモリ３４に登録された登録点を示している。
　まず、検出対象の登録点がＰ１（１）’である場合を考える。Ｐ１（１）’はアライメント１点目として最後ではないため、次の登録点であるＰ１（２）’との位置関係に基づいて粗検出を行う。そして、Ｐ１（１）’はＰ１（２）’よりもＸ方向において後方に位置しており、ｐ１はｐ２よりもＸ方向において後方に位置しているため、登録点Ｐ１（１）’に対応するパターン候補はｐ１となる。このため、パターン候補ｐ１を登録点Ｐ１（１）’の検出点として粗検出し、この検出点の位置座標を記憶しておく。
　次に、検出対象の登録点がＰ１（２）’である場合を考える。Ｐ１（２）’はアライメント１点目として最後ではないため、次の登録点であるＰ１（３）’との位置関係に基づいて粗検出を行う。そして、Ｐ１（２）’はＰ１（３）’よりもＸ方向において後方に位置しており、ｐ２はｐ３よりもＸ方向において後方に位置しているため、登録点Ｐ１（２）’に対応するパターン候補はｐ２となる。このため、パターン候補ｐ２を登録点Ｐ１（２）’の検出点として粗検出し、この検出点の位置座標を記憶しておく。
　次に、検出対象の登録点がＰ１（３）’である場合を考える。Ｐ１（３）’はアライメント１点目として最後であるため、前の登録点であるＰ１（２）’との位置関係に基づいて粗検出を行う。そして、Ｐ１（３）’はＰ１（２）’よりもＸ方向において前方に位置しており、ｐ３はｐ２よりもＸ方向において前方に位置しているため、登録点Ｐ１（３）’に対応するパターン候補はｐ３となる。このため、パターン候補ｐ３を登録点Ｐ１（３）’の検出点として粗検出し、この検出点の位置座標を記憶しておく。
　次に、図１１～図１７を参照して、具体的な粗検出について説明する。図１１～図１７は、粗検出の検出例を示す図であり、低倍率カメラの視野と積層型半導体装置との関係を示した図である。
　図１１に示すように、低倍率カメラ２３による撮像画像からパターン候補としてｐ１１及びｐ１２が検出された場合について説明する。
　まず、最初の検出であって、今回の検出対象（登録点）が１段目のパターンＰ１（１）である場合を考える。この場合、検出済みの検出点の位置座標と同じ位置座標のパターン候補が無いため、パターン候補はｐ１１及びｐ１２の２点となる。そして、パターンＰ１（１）はアライメント１点目として最後ではないため、次のパターンＰ１（２）との比較を行う。そして、ｐ１１はｐ１２の前側であるため、ｐ１１をパターンＰ１（１）に対応する検出点として特定する。
　次に、パターンＰ１（１）に対応する検出点が既に検出されており、今回の検出対象（登録点）が２段目のパターンＰ１（２）である場合を考える。この場合、検出点ｐ１１が既に検出されているため、パターン候補はｐ１２のみとなる。このため、ｐ１２をパターンＰ１（２）に対応する検出点として特定する。
　次に、パターンＰ１（１）及びＰ１（２）に対応する検出点が既に検出されており、今回の検出対象（登録点）が３段目のパターンＰ１（３）である場合を考える。この場合、既に検出された検出点ｐ１１及びｐ１２を除外すると、パターン候補がなくなるため、検出点が特定されない。
　次に、図１２に示すように、低倍率カメラ２３による撮像画像からパターン候補としてｐ１３及びｐ１４が検出された場合について説明する。
　まず、最初の検出であって、今回の検出対象（登録点）が１段目のパターンＰ１（１）である場合を考える。この場合、検出済みの検出点の位置座標と同じ位置座標のパターン候補が無いため、パターン候補はｐ１３及びｐ１４の２点となる。そして、パターンＰ１（１）はアライメント１点目として最後ではないため、次のパターンＰ１（２）との比較を行う。そして、ｐ１３はｐ１４の前側であるため、一応、ｐ１３をパターンＰ１（１）に対応する検出点として特定しておく。しかしながら、この場合、検出点ｐ１３は既に検出されているため、２段目のパターンＰ１（２）に対応する検出点はｐ１４となる。そして、検出点ｐ１３及びｐ１４は既に検出されているため、３段目のパターンＰ１（３）の粗検出では、パターン候補が検出されない。このため、粗検出がエラーとなって終了する。このように、検出対象のパターンと検出点とが誤って対応付けられた場合は粗検出がエラーとなるため、誤った位置にボンディングされるのを防止することができる。
　次に、パターンＰ１（１）に対応する検出点が既に検出されており、今回の検出対象（登録点）が２段目のパターンＰ１（２）である場合を考える。この場合、検出済みの検出点の位置座標と同じ位置座標のパターン候補が無いため、パターン候補はｐ１３及びｐ１４の２点となる。そして、パターンＰ１（２）はアライメント１点目として最後ではないため、次のパターンＰ１（３）との比較を行う。そして、ｐ１３はｐ１４の前側であるため、ｐ１３をパターンＰ１（２）に対応する検出点として特定する。
　次に、パターンＰ１（１）及びＰ１（２）に対応する検出点が既に検出されており、今回の検出対象（登録点）が３段目のパターンＰ１（３）である場合を考える。この場合、検出点ｐ１３が既に検出されているため、パターン候補はｐ１４のみとなる。このため、ｐ１４をパターンＰ１（３）に対応する検出点として特定する。
　次に、図１３に示すように、低倍率カメラ２３による撮像画像からパターン候補としてｐ１５～ｐ１７が検出された場合について説明する。
　まず、最初の検出であって、今回の検出対象（登録点）が１段目のパターンＰ１（１）である場合を考える。この場合、検出済みの検出点の位置座標と同じ位置座標のパターン候補が無いため、パターン候補はｐ１５～ｐ１７の３点となる。そして、パターンＰ１（１）はアライメント１点目として最後ではないため、次のパターンＰ１（２）との比較を行う。そして、ｐ１５はｐ１６の前側であるため、ｐ１５をパターンＰ１（１）に対応する検出点として特定する。
　次に、パターンＰ１（１）に対応する検出点が既に検出されており、今回の検出対象（登録点）が２段目のパターンＰ１（２）である場合を考える。この場合、検出点ｐ１５が既に検出されているため、パターン候補はｐ１６及びｐ１７となる。そして、パターンＰ１（２）はアライメント１点目として最後ではないため、次のパターンＰ１（３）との比較を行う。そして、ｐ１６はｐ１７の前側であるため、ｐ１６をパターンＰ１（２）に対応する検出点として特定する。
　次に、パターンＰ１（１）及びＰ１（２）に対応する検出点が既に検出されており、今回の検出対象（登録点）が３段目のパターンＰ１（３）である場合を考える。この場合、検出点ｐ１５及びｐ１６が既に検出されているため、パターン候補はｐ１７のみとなる。このため、ｐ１７をパターンＰ１（３）に対応する検出点として特定する。
　次に、図１４に示すように、低倍率カメラ２３による撮像画像からパターン候補としてｐ１８のみが検出された場合について説明する。
　まず、最初の検出であって、今回の検出対象（登録点）が１段目のパターンＰ１（１）である場合を考える。この場合、検出済みの座標と同じ座標のパターン候補が無いため、パターン候補はｐ１８のみとなる。このため、ｐ１８をパターンＰ１（１）に対応する検出点として特定する。
　次に、パターンＰ１（１）に対応する検出点が既に検出されており、今回の検出対象（登録点）が２段目のパターンＰ１（２）である場合を考える。この場合、既に検出された検出点ｐ１８を除外すると、パターン候補がなくなるため、検出点が特定されない。
　次に、パターンＰ１（１）及びＰ１（２）に対応する検出点が既に検出されており、今回の検出対象（登録点）が３段目のパターンＰ１（３）である場合を考える。この場合、既に検出された検出点ｐ１８を除外すると、パターン候補がなくなるため、検出点が特定されない。
　次に、図１５に示すように、低倍率カメラ２３による撮像画像からパターン候補としてｐ１９のみが検出された場合について説明する。
　まず、最初の検出であって、今回の検出対象（登録点）が１段目のパターンＰ１（１）である場合を考える。この場合、検出済みの検出点の位置座標と同じ位置座標のパターン候補が無いため、パターン候補はｐ１９のみとなる。このため、一応、ｐ１９をパターンＰ１（１）に対応する検出点として特定しておく。しかしながら、この場合、検出点ｐ１９は既に検出されているため、２段目のパターンＰ１（２）、又は、３段目のパターンＰ１（３）に対応する粗検出では、パターン候補が検出されない。このため、粗検出がエラーとなって終了する。
　次に、パターンＰ１（１）に対応する検出点が既に検出されており、今回の検出対象（登録点）が２段目のパターンＰ１（２）である場合を考える。この場合、検出済みの検出点の位置座標と同じ位置座標のパターン候補が無いため、パターン候補はｐ１９のみとなる。このため、ｐ１９をパターンＰ１（２）に対応する検出点として特定する。
　次に、パターンＰ１（１）及びＰ１（２）に対応する検出点が既に検出されており、今回の検出対象（登録点）が３段目のパターンＰ１（３）である場合を考える。この場合、既に検出された検出点ｐ１９を除外すると、パターン候補がなくなるため、検出点が特定されない。
　次に、図１６に示すように、低倍率カメラ２３による撮像画像からパターン候補としてｐ２０のみが検出された場合について説明する。
　まず、最初の検出であって、今回の検出対象（登録点）が１段目のパターンＰ１（１）である場合を考える。この場合、検出済みの検出点の位置座標と同じ位置座標のパターン候補が無いため、パターン候補はｐ２０のみとなる。このため、一応、ｐ２０をパターンＰ１（１）に対応する検出点として特定しておく。しかしながら、この場合、検出点ｐ２０は既に検出されているため、２段目のパターンＰ１（２）、及び、３段目のパターンＰ１（３）に対応する粗検出では、パターン候補が検出されない。このため、粗検出がエラーとなって終了する。
　次に、パターンＰ１（１）に対応する検出点が既に検出されており、今回の検出対象（登録点）が２段目のパターンＰ１（２）である場合を考える。この場合、検出済みの検出点の位置座標と同じ位置座標のパターン候補が無いため、パターン候補はｐ２０のみとなる。このため、一応、ｐ２０をパターンＰ１（２）に対応する検出点として特定しておく。しかしながら、この場合、検出点ｐ２０は既に検出されているため、３段目のパターンＰ１（３）に対応する粗検出では、パターン候補が検出されない。このため、粗検出がエラーとなって終了する。
　次に、パターンＰ１（１）及びＰ１（２）に対応する検出点が既に検出されており、今回の検出対象（登録点）が３段目のパターンＰ１（３）である場合を考える。この場合、検出済みの検出点の位置座標と同じ位置座標のパターン候補が無いため、パターン候補はｐ２０のみとなる。このため、ｐ２０をパターンＰ１（３）に対応する検出点として特定する。
　次に、図１７に示すように、低倍率カメラ２３による撮像画像からパターン候補が検出されない場合について説明する。
　今回の検出対象（登録点）が１段目のパターンＰ１（１）である場合は、パターン候補が無いため、検出点が特定されない。
　今回の検出対象（登録点）が２段目のパターンＰ１（２）である場合は、パターン候補が無いため、検出点が特定されない。
　今回の検出対象（登録点）が３段目のパターンＰ１（３）である場合は、パターン候補が無いため、検出点が特定されない。
　このようにして粗検出が行われると、高倍率カメラ２２を粗検出で特定された検出点の上方に移動させる。すると、図１８に示すように、高倍率カメラ２２の視野Ｓ２の中央部に、検出対象のパターンＰ１（１）に対応する検出点ｐ２１が入り、高倍率カメラ２２により高倍率で拡大された検出点ｐ２１が撮像されるため、この撮像画像に基づいて、パターンＰ１（１）の補正点が高精度に検出される。
　このように、本実施形態によれば、低倍率カメラ２３により撮像された画像からパターンＰのパターン候補を検出するとともに、このパターン候補と登録点（又は検出点）との位置関係に基づいて補正点となる検出点を粗検出するため、検出点を適切に順序付けることができる。そして、粗検出された検出点に基づいて、高倍率カメラ２２により撮像された画像から補正点を検出するため、補正点の誤検出を低減することができる。
　この場合、パターン候補の並び順と登録座標の並び順とに基づいて検出点を粗検出するため、補正点の誤検出を適切に低減することができる。
　また、積層型半導体装置Ｄは、複数の半導体ダイｄ１～ｄ３がずれて多段に積層されているため、積層型半導体装置Ｄのズレ方向に沿って検出点を粗検出することで、隣接するパターンとの位置関係が特定しやすくなり、より高精度に検出点の並び順を特定することができる。
　そして、粗検出では検出点を高精度に検出する必要が無いため、パターンモデルとのマッチング処理によりパターンＰのパターン候補を検出することで、迅速に粗検出を行うことができる。
　以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態では、積層型半導体装置Ｄは、半導体ダイｄ１～ｄ３がＸ方向にずれて積層されるものとして説明したが、半導体ダイｄ１～ｄ３に印刷されるボンディングパッドＢ及びパターンＰの配置に応じて、Ｘ方向のみ、Ｙ方向のみ、Ｘ方向及びＹ方向など、任意の方向にずれて積層されるものであってもよい。
　また、上記実施形態では、同一の半導体ダイｄ１～ｄ３が３段に積層されるものとして説明したが、異なる半導体ダイが積層されてもよく、また、如何なる段数に積層されてもよい。
　また、上記実施形態では、粗検出におけるパターン候補の検出は、パターンモデルとのマッチング処理により行うものとして説明したが、如何なる手法により検出してもよい。
　また、上記実施形態では、本発明に係る補正位置検出装置及び補正位置検出方法をワイヤボンディング装置に適用するものとして説明したが、半導体ダイを基板などにボンディングするダイボンディング装置に適用してもよい。
　本発明は以上説明した実施形態に限定されるものではなく、請求の範囲により規定されている本発明の技術的範囲ないし本質から逸脱することのない全ての変更及び修正を包含するものである。
　本発明は、半導体ダイが複数段に積層された積層型半導体装置にボンディングを行うボンディング装置などに利用可能である。
　１…ワイヤボンディング装置、２…ＸＹテーブル、３…ボンディングヘッド、４…Ｚ方向駆動機構、５…超音波ホーン、６…クランパ、７…キャピラリ、８…スプール、９…カメラ、１０ａ，１０ｂ…ガイドレール、１１…ボンディングステージ、２０…導入部、２１…鏡筒、２２…高倍率カメラ、２３…低倍率カメラ、２４…ハーフミラー、２５…高倍率レンズ、２６…撮像面、２７…ミラー、２８…低倍率レンズ、２９…撮像面、３０…制御部、３１…ＣＰＵ、３２…カメラＩ／Ｆ、３３…モータＩ／Ｆ、３４…メモリ、３５…入力部、３６…出力部、Ｄ…積層型半導体装置、ｄ（ｄ１～ｄ３）…半導体ダイ、Ｂ…ボンディングパッド、Ｐ…パターン、ｐ…検出点（粗検出された補正位置）、Ｒ１…高倍率光路、Ｒ２…低倍率光路。

Claims (6)

  1. 　所定のパターンが形成された半導体ダイが複数段に積層された積層型半導体装置におけるパターンの補正位置を検出する補正位置検出装置であって、
    　複数のパターンを撮像可能な低倍率撮像手段により撮像された画像に基づいてパターンの候補であるパターン候補を検出し、このパターン候補同士の位置関係と登録位置同士の位置関係に基づいて補正位置を粗検出する粗検出手段と、
    　粗検出手段により粗検出された補正位置に基づいて、低倍率撮像手段よりも高倍率な高倍率撮像手段により撮像された画像から補正位置を検出する本検出手段と、
    　を含む補正位置検出装置。
  2. 　粗検出手段は、パターン候補の並び順と登録位置の並び順とに基づいて補正位置を粗検出する、請求項１に記載の補正位置検出装置。
  3. 　粗検出手段は、積層型半導体装置のズレ方向に沿って補正位置を粗検出する、請求項１に記載の補正位置検出装置。
  4. 　粗検出手段は、所定のパターンモデルとのマッチング処理により、低倍率撮像手段により撮像された画像からパターン候補を検出する、請求項１に記載の補正位置検出装置。
  5. 　所定のパターンが形成された半導体ダイが複数段に積層された積層型半導体装置におけるパターンの補正位置を検出する補正位置検出方法であって、
    　複数のパターンを撮像可能な低倍率撮像装置により撮像された画像に基づいてパターンの候補であるパターン候補を検出し、このパターン候補同士の位置関係と登録位置同士の位置関係に基づいて補正位置を粗検出する粗検出ステップと、
    　粗検出ステップにより粗検出された補正位置に基づいて、低倍率撮像装置よりも高倍率な高倍率撮像装置により撮像された画像から補正位置を検出する本検出ステップと、
    　を含む補正位置検出方法。
  6. 　所定のパターンが形成された半導体ダイが複数段に積層された積層型半導体装置にボンディングを行うボンディング装置であって、
    　パターンの補正位置を検出する補正位置検出装置を含み、
    　補正位置検出装置は、
    　複数のパターンを撮像可能な低倍率撮像手段により撮像された画像に基づいてパターンの候補であるパターン候補を検出し、このパターン候補同士の位置関係と登録位置同士の位置関係に基づいて補正位置を粗検出する粗検出手段と、
    　粗検出手段により粗検出された補正位置に基づいて、低倍率撮像手段よりも高倍率な高倍率撮像手段により撮像された画像から補正位置を検出する本検出手段と、
    　を含むボンディング装置。
     
PCT/JP2010/050006 2009-01-30 2010-01-04 補正位置検出装置、補正位置検出方法及びボンディング装置 WO2010087213A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-019627 2009-01-30
JP2009019627A JP5243284B2 (ja) 2009-01-30 2009-01-30 補正位置検出装置、補正位置検出方法及びボンディング装置

Publications (1)

Publication Number Publication Date
WO2010087213A1 true WO2010087213A1 (ja) 2010-08-05

Family

ID=42395475

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/050006 WO2010087213A1 (ja) 2009-01-30 2010-01-04 補正位置検出装置、補正位置検出方法及びボンディング装置

Country Status (2)

Country Link
JP (1) JP5243284B2 (ja)
WO (1) WO2010087213A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102041310B1 (ko) * 2017-08-02 2019-11-07 세메스 주식회사 기판 처리 장치 및 기판의 안착 상태 판단 방법
WO2019082558A1 (ja) * 2017-10-26 2019-05-02 株式会社新川 ボンディング装置
JP7285988B2 (ja) * 2018-04-03 2023-06-02 キヤノンマシナリー株式会社 検査装置及び検査方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5731166A (en) * 1980-07-31 1982-02-19 Fujitsu Ltd Semiconductor device
JP2002064121A (ja) * 2000-08-16 2002-02-28 Kaijo Corp ボンディング装置
JP2005101143A (ja) * 2003-09-24 2005-04-14 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および製造装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4825172B2 (ja) * 2007-06-08 2011-11-30 株式会社新川 ボンディング装置用撮像装置及び撮像方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5731166A (en) * 1980-07-31 1982-02-19 Fujitsu Ltd Semiconductor device
JP2002064121A (ja) * 2000-08-16 2002-02-28 Kaijo Corp ボンディング装置
JP2005101143A (ja) * 2003-09-24 2005-04-14 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および製造装置

Also Published As

Publication number Publication date
JP5243284B2 (ja) 2013-07-24
JP2010177511A (ja) 2010-08-12

Similar Documents

Publication Publication Date Title
JP4825171B2 (ja) ボンディング装置用撮像装置及び撮像方法
JP4618691B2 (ja) マーク画像処理方法、プログラム及び装置
KR20140113269A (ko) 다이 본더 및 그 본드 헤드 장치와 콜릿 위치 조정 방법
US20180205855A1 (en) Mounting device, image processing method, and imaging unit
JP4801558B2 (ja) 実装機およびその部品撮像方法
JP5243284B2 (ja) 補正位置検出装置、補正位置検出方法及びボンディング装置
JP5202966B2 (ja) 画像測定方法および画像測定装置
JP4825172B2 (ja) ボンディング装置用撮像装置及び撮像方法
JP6271514B2 (ja) 生産設備
JP2014179560A (ja) 斜め認識カメラ及びダイボンダ
JP4122170B2 (ja) 部品実装方法及び部品実装装置
JPWO2008120518A1 (ja) Ｔｃｐハンドリング装置
JP2006269992A (ja) 画像データ生成方法及びそれを用いた部品搭載装置
JP2007324482A (ja) 部品実装方法
WO2018158888A1 (ja) バックアップピンの認識方法および部品実装装置
JP5875676B2 (ja) 撮像装置及び画像処理装置
JP6475264B2 (ja) 部品実装機
JP4262171B2 (ja) 半導体チップの実装装置及び実装方法
JP5071091B2 (ja) 電子部品実装用装置および１次元バーコードの読取り方法
JP5051082B2 (ja) 電子部品実装装置および電子部品実装装置における画像読取り方法
JP4704218B2 (ja) 部品認識方法、同装置および表面実装機
JP4459924B2 (ja) 電子部品実装装置
JP5175815B2 (ja) 電子部品実装処理装置及び実装処理方法並びに電子部品実装アライメント方法
JP2010192817A (ja) ピックアップ方法及びピックアップ装置
JP2011181675A (ja) 回路部品の実装装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10735683

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10735683

Country of ref document: EP

Kind code of ref document: A1