WO2009148009A1 - チップ状電気部品及びその製造方法 - Google Patents

チップ状電気部品及びその製造方法 Download PDF

Info

Publication number
WO2009148009A1
WO2009148009A1 PCT/JP2009/059952 JP2009059952W WO2009148009A1 WO 2009148009 A1 WO2009148009 A1 WO 2009148009A1 JP 2009059952 W JP2009059952 W JP 2009059952W WO 2009148009 A1 WO2009148009 A1 WO 2009148009A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
pair
conductive layer
substrate
plating
Prior art date
Application number
PCT/JP2009/059952
Other languages
English (en)
French (fr)
Inventor
勝己 竹内
豊 野村
寛幸 黒川
Original Assignee
北陸電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 北陸電気工業株式会社 filed Critical 北陸電気工業株式会社
Priority to US12/995,867 priority Critical patent/US8193899B2/en
Priority to CN200980120385.2A priority patent/CN102057448B/zh
Publication of WO2009148009A1 publication Critical patent/WO2009148009A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/06Electrostatic or electromagnetic shielding arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H01C17/06506Precursor compositions therefor, e.g. pastes, inks, glass frits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Definitions

  • the present invention relates to a chip-shaped electrical component and a manufacturing method thereof.
  • a chip resistor which is a type of chip-shaped electrical component having a relatively large size, has a resistor and the like formed of a thick film, and all of the soldering electrodes are also formed of a thick film.
  • Some resistors with relatively small dimensions have electrodes and resistors formed using only a thin film forming technique. Further, some resistors having relatively small dimensions include a soldering electrode formed by a combination of a thick film and a thin film.
  • a multi-piece alumina substrate that can be cut and separated is used to obtain individual chip substrates.
  • a plurality of thick film resistor layers made of RuO2 are formed by screen printing or the like on the surface of the alumina substrate with a certain interval in the longitudinal direction.
  • a plurality of C-shaped side electrodes are formed so as to continuously cover both end portions of the plurality of thick film resistor layers, both side surfaces of the alumina substrate, and both end portions of the back surface of the alumina substrate.
  • a thin film forming technique such as sputtering or ion plating is used.
  • a glass coat is formed so as to individually cover the entire surface of each resistor.
  • This glass coat is formed as a protective film when the resistance value is trimmed.
  • laser trimming is performed.
  • a protective coat made of glass or the like is individually formed on the surface of each glass coat.
  • the alumina substrate is cut into individual chip substrates to complete the manufacture of the chip resistor. According to this conventional method, since the thickness of the electrode can be reduced, the chip resistor can be miniaturized.
  • Patent Document 2 a pair of surface electrodes is formed as a thick film on the surface of a ceramic substrate, and a base is formed on the pair of surface electrodes using a thin film forming technique such as sputtering. A structure of a chip resistor in which an electrode layer is formed and a plating layer is further formed on the base electrode layer and a manufacturing method thereof are shown. JP-A 63-172401 JP-A-11-307304
  • An object of the present invention is to provide a chip-shaped electrical component that solves the above-described problems.
  • a specific object of the present invention is to provide a chip-like electrical component such as a chip resistor that is easy to manufacture and prevents cracks and cracks from entering an insulating substrate without increasing the price.
  • a ceramic insulating substrate is used for the chip-like electrical component targeted by the present invention.
  • a pair of metal glaze-based surface electrodes are provided at both ends of the substrate surface of the insulating substrate.
  • the pair of metal glaze-based surface electrodes can be formed, for example, by printing a paste formed by kneading a conductive powder such as Ag on glass by screen printing.
  • the chip-shaped electrical component has an electrical element layer that is electrically connected to the pair of surface electrodes and formed on the substrate surface.
  • the electrical element layer is a resistive layer if the chip-like electrical component is a chip resistor. In the case of an inductor, the electric element layer is a conductor layer.
  • the chip-like electrical component may be a capacitor or the like.
  • the chip-shaped electrical component has an insulating protective layer made of an electrically insulating material that covers the entire electrical element layer and a part of the pair of surface electrodes adjacent to the electrical element layer. Furthermore, the chip-shaped electrical component includes a thin film conductive layer that covers at least a pair of surface electrodes that are not covered by the insulating protective layer. The thin film conductive layer includes one or more plating layers. The surface electrode and the thin film conductive layer constitute a soldering electrode portion.
  • the pair of surface electrodes are formed such that the thickness increases from the electric element layer toward the pair of end portions of the insulating substrate positioned in the direction in which the pair of surface electrodes are arranged.
  • a plating pool is formed between the surface electrode and the insulating protective layer. Therefore, when one or more plating layers are formed, plating metal accumulates in the plating pool, and the step formed between the soldering electrode portion and the protective layer by the plating layer can be reduced to some extent. Therefore, the step can be reduced without providing an additional layer for reducing the step. As the number of plating layers increases, the step becomes smaller.
  • the thin film conductive layer is composed of a base conductive layer that covers the surface electrode that is formed by sputtering or vapor deposition and is not covered by the insulating protective layer, and one or more plated layers formed on the base conductive layer. Is preferred. In this way, the plating layer can be reliably formed only on the base conductive layer.
  • the base conductive layer may include a base conductive layer extension that covers the side surface of the end portion of the insulating substrate adjacent to the surface electrode.
  • the one or more plating layers include a plating layer extension that covers the base conductive layer extension. Since the plating layer extension constitutes the side electrode of the insulating substrate, the soldering strength is increased.
  • the base conductive layer extension part may further partially extend on the back surface of the insulating substrate facing the substrate surface. Also in this case, a part of the plating layer extension extends on the base conductive layer extension extending on the back surface of the substrate. As a result, the plating layer extension formed on the back side of the substrate serves as the back electrode of the insulating substrate, so that the soldering strength can be further increased.
  • the base conductive layer preferably contains Cu, Ni, and Cr.
  • the one or more plating layers preferably have a two-layer structure in which a Sn plating layer is formed on a Ni plating layer. With such a structure, the base conductive layer and the plating layer can be reliably formed.
  • the electrical element layer may be configured with a resistance layer. And it is preferable to comprise an insulating protective layer from the glass layer which covers a resistance layer, and the insulating resin layer which covers a glass layer. In this way, it is possible to prevent the resistance value of the resistance layer from changing after the resistance layer is trimmed.
  • the method for manufacturing a chip-shaped electrical component of the present invention includes the following steps.
  • a plurality of electrode layers are arranged in a vertical electrode layer row and a horizontal electrode layer by screen printing using a metal glaze-type conductive paste at predetermined intervals on the substrate surface of a large ceramic insulating substrate.
  • Form to form a column In the next step, the electric element layer is formed on the substrate surface of the large insulating substrate by printing so as to straddle a pair of adjacent electrode layers of the plurality of electrode layers included in the horizontal electrode layer row.
  • an insulating protective layer is formed by printing using an electric insulating material so as to cover the entire electric element layer and a part of the pair of electrode layers adjacent to the electric element layer.
  • a plurality of electrode layers included in the vertical electrode layer sequence are divided into two at the central portion, and a plurality of slits are formed in the large insulating substrate to form a pair of surface electrodes at both ends of the electric element layer.
  • a base conductive layer that covers the inner surfaces of the pair of surface electrodes and slits not covered with the insulating protective layer is formed by sputtering or vapor deposition.
  • the chip piece including the pair of surface electrodes, the electric element layer, and the insulating protective layer is separated.
  • one or more plating layers are formed on the underlying conductive layer of the separated chip pieces.
  • the electrode layer formed by screen printing has a dome shape in which the height of the central portion is the highest or a shape that is smoothly convex upward.
  • a shape in which the thickness increases as the pair of surface electrodes moves toward the pair of end portions of the insulating substrate can be easily formed.
  • FIGS. 2A and 2B are an enlarged sectional view taken along line IIIA-IIIA in FIG. 2D and an enlarged sectional view taken along line IIIB-IIIB in FIG. It is sectional drawing which shows schematically the structure of other embodiment of this invention.
  • FIG. 1 is a cross-sectional view schematically showing the structure of a chip resistor 1 which is a kind of chip-shaped electrical component manufactured by the chip-shaped electrical component manufacturing method of the present invention.
  • FIG. 1 is a schematic cross-sectional view for ease of understanding, and the dimensional ratio of each part and the thickness and shape of each layer are different from those of an actual part.
  • 2A to 2F are process diagrams showing a plurality of processes in the method of manufacturing the chip resistor 1 according to the embodiment of FIG. The structure of the chip resistor 1 shown in FIG. 1 will be described together with the manufacturing method of the chip resistor 1 of the present embodiment using the process diagram of FIG.
  • reference numeral 3 denotes a large-sized insulating substrate made of a ceramic substrate.
  • a conductive glass paste (metal glaze type) is formed on the substrate surface 5 of the large insulating substrate 3 with predetermined intervals in the X direction (horizontal direction) and Y direction (vertical direction) shown in FIG.
  • a plurality of electrode layers 7 are formed to form the vertical electrode layer rows 9 and the horizontal electrode layer rows 11 by screen printing using the conductive paste.
  • 4 ⁇ 4 electrode layers 7 are shown, but more electrode layers 7 are actually formed.
  • the conductive glass paste for example, an Ag—Pd glass paste containing silver is used. In this example, this conductive glass paste is baked at a temperature of about 850 ° C.
  • the plurality of electrode layers 7 have a length in the horizontal direction that is longer than a length in the vertical direction. This is because the electrode layer 7 is later divided into two.
  • the electrode layer 7 formed by screen printing has a shape in which the height dimension of the central portion of the printed portion of the conductive glass paste printed by surface tension is the highest, and smoothly protrudes upward. It is baked in the shape that became a shape, or a shape resembling a mountain that gradually increases in height from the base toward the top.
  • a pair of surface electrodes 21 and 23 provided on both ends 18 and 20 of the substrate surface 29A of the insulating substrate 29 are obtained as shown in FIG.
  • the resistance as an electric element layer so as to straddle a pair of adjacent electrode layers 7, 7 of the plurality of electrode layers 7 included in the horizontal electrode layer sequence 11.
  • the layer 13 is formed on the substrate surface 5 of the large insulating substrate 3 by printing.
  • the resistance layer 13 is formed from a resistor glass paste whose main component is a metal oxide such as ruthenium oxide using glass as a binder.
  • a resistor pattern is printed on the substrate surface 5 of the large insulating substrate 3 by screen printing using this resistor glass paste, and this is fired at a firing temperature of about 850 ° C. to form a thick resistive layer 13. Forming.
  • the resistance layer 13 is printed by printing so as to cover the entire resistance layer 13 and a part of the pair of electrode layers 7 and 7 adjacent to the resistance layer 13.
  • An insulating protective layer 15 including a glass layer 17 to be covered and an insulating resin layer 19 to cover the glass layer 17 is formed.
  • the insulating protection layer 15 covers the entire resistance layer 13 (electric element layer) and a part of the pair of surface electrodes 21 and 23 adjacent to the resistance layer 13, that is, the portions 21 ⁇ / b> A and 23 ⁇ / b> A. ing.
  • the resistance layer 13 is covered with the glass layer 17, the resistance layer 13 is formed with a trimming groove by a laser beam to adjust the resistance value (trimming), and then the insulating resin layer 19 is formed. It is possible to prevent the resistance value 13 from fluctuating.
  • Both the glass layer 17 and the insulating resin layer 19 are formed by screen printing.
  • the glass layer 17 is fired at a firing temperature of about 850 ° C.
  • the insulating resin layer 19 is formed using a synthetic resin paste such as an epoxy resin or a phenol resin, and the firing temperature is about 200 ° C.
  • FIGS. 2D and 3A an enlarged cross-sectional view taken along line IIIA-IIIA in FIG. 2D
  • a plurality of layers included in the vertical electrode layer row 9 are included.
  • a plurality of slits 25 are formed in the large insulating substrate 3.
  • FIGS. 2E and 3B an enlarged cross-sectional view taken along line IIIB-IIIB in FIG. 2E]
  • a pair of surface electrodes 21 and 23 not covered with the insulating protective layer 15 are used.
  • the base conductive layer 27 which covers the inner surface 25A of the slit 25 and a part of the back surface of the large-sized insulating substrate 3 is formed by sputtering or vapor deposition.
  • the underlying conductive layer 27 is an alloy layer containing Cu, Ni, and Cr. These metals have the property that plating metal is easy to adhere.
  • the base conductive layer 27 covers the side conductive layer 27 on the side surface 30A of the end 30 of the insulating substrate 29 adjacent to the surface electrodes 21 and 23. 27A.
  • the base conductive layer extension 27 ⁇ / b> A partially extends 27 ⁇ / b> B on the substrate back surface 29 ⁇ / b> B facing the substrate surface 29 ⁇ / b> A of the insulating substrate 29.
  • an appropriate mask may be formed on the front surface and the back surface of the large insulating substrate 3.
  • the chip piece 31 including the pair of surface electrodes 21 and 23, the resistance layer 13, and the insulating protective layer 15 is separated from the large insulating substrate 3 on the substrate surface 5 of the insulating substrate 29 made of a ceramic substrate. Is done.
  • plating layers 33 are formed on the underlying conductive layer 27 of the separated chip pieces 31.
  • the plated layer 33 is also formed on the underlying conductive layer extension 27A of the underlying conductive layer 27, and the portion of the plated layer 33 formed on the underlying conductive layer extension 27A constitutes the plated layer extension 33A.
  • the plating layer 33 has a two-layer structure in which an Sn plating layer 37 is formed on an Ni plating layer 35 formed by electroless plating.
  • the base conductive layer 27 and the plating layer 33 thus formed constitute a thin film conductive layer 32 as shown in FIG.
  • the plating layer 33 is also formed on the base conductive layer extension 27A of the base conductive layer 27 as shown in FIG. 1, and the portion of the plating layer 33 formed on the base conductive layer extension 27A is plated.
  • the layer extension 33A is configured.
  • a part 33B of the plating layer extension 33A extends on a part 27B of the base conductive layer extension 27A extending on the substrate back surface 29B of the insulating substrate 29.
  • the pair of surface electrodes 21 and 23 are positioned in the direction in which the pair of surface electrodes 21 and 23 are arranged from the resistance layer 13.
  • the thickness increases toward the pair of end portions 30.
  • a plating pool S is formed between the surface electrode 21 or 23 and the insulating protective layer 15. Therefore, when one or more plating layers 33 (35 and 37) are formed, plating metal is accumulated in the plating reservoir S, and the soldering electrode portions (21, 23, 27, 33) and the insulating protective layer 15 are accumulated by the plating layer 33. Can be reduced to some extent. Therefore, according to the present embodiment, the step can be reduced without providing an additional layer for reducing the step as in the prior art. As the number of plating layers 33 increases, the step becomes smaller.
  • FIG. 4 is a cross-sectional view schematically showing the structure of a chip resistor 101 according to another embodiment of the present invention.
  • the same parts as those in the embodiment shown in FIG. 1 are denoted by the same reference numerals as those in FIG.
  • the base conductive layer extension 127A extends on the side surface 130 of the insulating substrate 129, but the base conductive layer extension 127A does not extend on the back surface 129B side.
  • the present invention can also be applied to such a case. Further, the present invention can naturally be applied even when the conductive extension 127A is not provided.
  • the insulating protective layers 15 and 115 have a two-layer structure, but a single-layer structure may be used.
  • the pair of surface electrodes are formed so that the thickness increases from the electric element layer toward the pair of end portions of the insulating substrate positioned in the direction in which the pair of surface electrodes are arranged.
  • a plating pool is formed between the surface electrode and the insulating protective layer. Therefore, when one or more plating layers are formed, plating metal accumulates in the plating pool, and the step formed between the soldering electrode portion and the protective layer by the plating layer can be reduced to some extent. Therefore, the step can be reduced without providing an additional layer for reducing the step. As the number of plating layers increases, the step becomes smaller.
  • the manufacturing method of the present invention since the method of dividing the electrode layer into two at the central portion is adopted, a shape in which the thickness of the pair of surface electrodes increases as it goes toward the pair of end portions of the insulating substrate can be easily formed. Can do.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Adjustable Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Details Of Resistors (AREA)

Abstract

 製造が容易で、しかも価格を上げることなく、絶縁基板にクラックや割れが入るのを防止したチップ抵抗器等のチップ状電気部品を提供する。一対の表面電極21,23が、抵抗層13から一対の表面電極21,23が並ぶ方向に位置する絶縁基板29の一対の端部30に向かうに従って厚みが厚くなるように形成する。表面電極21,23と絶縁保護層15との間にメッキ溜まりSが形成される。1層以上のメッキ層33を形成する際に、メッキ溜まりSにメッキ金属が溜まり、メッキ層33によって半田付け電極部21,23,27及び33と絶縁保護層15との間に形成される段差をある程度小さくすることができる。

Description

チップ状電気部品及びその製造方法
 本発明は、チップ状電気部品及びその製造方法に関するものである。
 比較的寸法の大きいチップ状電気部品の一種であるチップ抵抗器は、抵抗体等が厚膜で形成されており、半田付け用電極のすべても厚膜で形成されている。また、比較的寸法が小さい抵抗器には、薄膜形成技術のみを利用して電極及び抵抗体が形成されているものもある。さらに比較的寸法が小さい抵抗器には、厚膜と薄膜の組合せによって半田付用電極が形成されているものがある。
 特開昭63-172401号公報(特許文献1)に記載されたチップ抵抗器の製造方法では、個々のチップ基板を得るために切断分離が可能な多数個取り用のアルミナ基板を使用する。最初にアルミナ基板の表面に長手方向に一定の間隔を開けてスクリーン印刷等によりRuO2 からなる複数の厚膜抵抗体層を形成する。次に複数の厚膜抵抗体層の両端部、アルミナ基板の両側面及びアルミナ基板の裏面の両端部を連続して覆うように複数のC字型の側面電極を形成する。この側面電極の形成には、スパッタリング、イオンプレーティング等の薄膜形成技術を利用している。さらに各抵抗体の表面全体をそれぞれ個別に覆うようにガラスコートを形成する。このガラスコートは、抵抗値をトリミングする際の保護膜として形成されている。ガラスコートを形成した後、レーザートリミングが行われる。トリミング作業が終了した後、各ガラスコートの表面にガラス等からなる保護コートを個別に形成する。その後アルミナ基板を個々のチップ基板に切断して、チップ抵抗器の製造を完了する。この従来の方法によれば電極の厚みを薄くすることができるので、チップ抵抗器の小型化が可能となる。
 また特開平11-307304号公報(特許文献2)には、セラミック基板の表面に厚膜で一対の表面電極を形成し、スパッタリング等の薄膜形成技術を利用して一対の表面電極の上に下地電極層を形成し、下地電極層の上に更にメッキ層を形成したチップ抵抗器の構造及びその製造方法が示されている。
特開昭63-172401号公報 特開平11-307304号公報
 しかしながら、部品の寸法が小さくなればなるほど、特許文献2に記載のチップ抵抗器(チップ状電気部品)のように表面電極を厚膜で形成した場合でも、半田付け電極部とオーバーコートとの間には、比較的大きな段差が形成される。この段差の存在により、真空吸引ノズルで部品を吸引した際に絶縁基板に加わる力で、最悪の場合には、絶縁基板にクラックが発生したり、絶縁基板が割れてしまう問題が発生する。このような段差を小さくするために、表面電極の上に追加層を形成することも考えられるが、部品の寸法が小さくなると、製造が難しくなる上、部品の価格が高くなる問題が生じる。
 本発明の目的は、上記の問題を解決したチップ状電気部品を提供することにある。
 本発明の具体的な目的は、製造が容易で、しかも価格を上げることなく、絶縁基板にクラックや割れが入るのを防止したチップ抵抗器等のチップ状電気部品を提供することにある。
 本発明が対象とするチップ状電気部品は、セラミック製の絶縁基板を用いる。そして絶縁基板の基板表面の両端には、メタルグレーズ系の一対の表面電極が設けられている。メタルグレーズ系の一対の表面電極は、例えばガラスにAg等の導電性粉末を混練してなるペーストをスクリーン印刷により印刷して形成することができる。そしてチップ状電気部品は、一対の表面電極に電気的に接続され且つ基板表面上に形成された電気素子層を有している。電気素子層は、チップ状電気部品がチップ抵抗器であれば、抵抗層である。インダクタであれば、電気素子層は導体層である。チップ状電気部品は、コンデンサ等であってもよい。またチップ状電気部品は、電気素子層の全部と電気素子層に隣接する一対の表面電極の一部を覆う電気絶縁材料からなる絶縁保護層を有している。さらにチップ状電気部品は、少なくとも絶縁保護層によって覆われていない一対の表面電極を覆う薄膜導電層を備えている。薄膜導電層は、1層以上のメッキ層を含む。なお表面電極と薄膜導電層とによって半田付け電極部が構成される。
 本発明では、一対の表面電極が、電気素子層から一対の表面電極が並ぶ方向に位置する絶縁基板の一対の端部に向かうに従って厚みが厚くなるように形成されている。このような形状の表面電極を用いると、表面電極と絶縁保護層との間にメッキ溜まりが形成される。そのため1層以上のメッキ層を形成する際に、メッキ溜まりにメッキ金属が溜まり、メッキ層によって半田付け電極部と保護層との間に形成される段差をある程度小さくすることができる。したがって段差減少のための追加層を設けることなく、段差を減少させることができる。メッキ層の数が多くなるほど、段差は小さくなる。
 薄膜導電層は、スパッタリングまたは蒸着によって形成されて絶縁保護層によって覆われていない表面電極を覆う下地導電層と、下地導電層の上に形成された1層以上のメッキ層とから構成されているのが好ましい。このようにすると下地導電層が形成された上にのみメッキ層を確実に形成することができる。
 なお下地導電層は、表面電極に隣接する絶縁基板の端部の側面上を覆う下地導電層延長部を備えていてもよい。この場合には、1層以上のメッキ層は下地導電層延長部を覆うメッキ層延長部を備えることになる。メッキ層延長部は、絶縁基板の側面電極を構成することになるので、半田付け強度が高くなる。
 下地導電層延長部は、絶縁基板の基板表面と対向する基板裏面上に一部が更に延びていてもよい。この場合にも、メッキ層延長部の一部が基板裏面上に延びる下地導電層延長部の上に延びることになる。その結果、基板裏面側に形成されたメッキ層延長部は、絶縁基板の裏面電極となるので、さらに半田付け強度を高めることができる。
 なお下地導電層は、Cu,Ni,Crを含んでいるのが好ましい。また1層以上のメッキ層は、Niメッキ層の上にSnメッキ層が形成された2層構造であるのが好ましい。このような構造であれば、下地導電層及びメッキ層を確実に形成することができる。
 本発明のチップ状電気部品で具体的なチップ抵抗器を構成する場合には、電気素子層を抵抗層により構成すればよい。そして絶縁保護層は、抵抗層を覆うガラス層と、ガラス層を覆う絶縁樹脂層とから構成するのが好ましい。このようにすると抵抗層をトリミングした後に抵抗層の抵抗値が変動するのを防止することができる。
 本発明のチップ状電気部品を製造する方法は以下のステップを備えている。まず最初のステップでは、セラミック製の大型絶縁基板の基板表面上に所定の間隔を開けてメタルグレーズ系の導電性ペーストを用いてスクリーン印刷により、複数の電極層を縦電極層列及び横電極層列を構成するように形成する。次のステップでは、横電極層列に含まれる複数の電極層の隣り合う一対の前記電極層に跨るように電気素子層を大型絶縁基板の基板表面上に印刷により形成する。次のステップでは、電気素子層の全部と電気素子層に隣接する一対の電極層の一部を覆うように印刷によって電気絶縁材料を用いて絶縁保護層を形成する。次のステップでは、縦電極層列に含まれる複数の電極層を中央部の位置で二分割して電気素子層の両端に一対の表面電極を形成するために大型絶縁基板に複数のスリットを形成する。次のステップでは、絶縁保護層によって覆われていない一対の表面電極及びスリットの内面を覆う下地導電層をスパッタリングまたは蒸着により形成する。そして次のステップでは、下地導電層を形成した後に、一対の表面電極、電気素子層及び絶縁保護層を備えたチップ片を分離する。そして最後のステップでは、分離したチップ片の下地導電層の上に1層以上のメッキ層を形成する。スクリーン印刷により形成した電極層は、中央部の高さ寸法が最も高くなるドーム形状または上に向かって滑らかに凸となった形状になる。このような電極層を中央部で二分割する方法を採用すると、一対の表面電極を絶縁基板の一対の端部に向かうに従って厚みが厚くなる形状を簡単に形成することができる。
本発明のチップ状電気部品の製造方法で製造したチップ状電気部品の一種であるチップ抵抗器の構造を概略的に示す断面図である。 (A)乃至(F)は、図1の実施の形態のチップ抵抗器の製造方法における複数の工程を示す工程図である。 (A)及び(B)は、図2(D)のIIIA-IIIA線拡大断面図及び図2(E)のIIIB-IIIB線拡大断面図である。 本発明の他の実施の形態の構成を概略的に示す断面図である。
 以下図面を参照して本発明のチップ状電気部品の実施の形態を詳細に説明する。図1は本発明のチップ状電気部品の製造方法で製造したチップ状電気部品の一種であるチップ抵抗器1の構造を概略的に示す断面図である。図1は、理解を容易にするために、模式的に示した断面図であって、各部の寸法比や各層の厚み及び形状は、実際の部品のそれらとは異なる。図2(A)乃至(F)は、図1の実施の形態のチップ抵抗器1の製造方法における複数の工程を示す工程図である。図2の工程図を用いて、本実施の形態のチップ抵抗器1の製造方法を説明しながら、図1のチップ抵抗器1の構造を併せて説明する。
 図2(A)において3はセラミック基板からなる多数個取り用の大型絶縁基板である。大型絶縁基板3の基板表面5上には、図2(A)に示したX方向(横方向)とY方向(縦方向)にそれぞれ所定の間隔を開けて、導電性ガラスペースト(メタルグレーズ系の導電性ペースト)を用いてスクリーン印刷により、複数の電極層7が縦電極層列9及び横電極層列11を構成するように形成されている。図2(A)では、4×4個の電極層7が示されているが、実際にはもっと多くの電極層7が形成される。導電性ガラスペーストとしては、例えば銀を含有するAg-Pdガラスペーストが用いられている。この例では、後述の第1及び2の表面電極21及び23を形成するために、この導電性ガラスペーストを約850℃の温度で焼成している。複数の電極層7は、横方向の長さ寸法が縦方向の長さ寸法よりも長くなっている。これは後に、電極層7が二分割されるためである。スクリーン印刷により形成した電極層7は、後にも詳しく説明するように、表面張力により印刷した導電性ガラスペーストの印刷部の中央部の高さ寸法が最も高くなる形状、上に向かって滑らかに凸となった形状、または裾野から頂上に向かって徐々に高さが高くなる山に似た形で焼成されている。なお電極層7が分割されると、図1に示すように、絶縁基板29の基板表面29Aの両端18,20に設けられた一対の表面電極21,23となる。
 図2(B)の工程では、複数の電極層7のうち、横電極層列11に含まれる複数の電極層7の隣り合う一対の電極層7,7に跨るように電気素子層としての抵抗層13を大型絶縁基板3の基板表面5上に印刷により形成する。抵抗層13は、ガラスをバインダとする酸化ルテニウム等の金属酸化物を主成分とする抵抗体ガラスペーストから形成されている。この例ではこの抵抗体ガラスペーストを用いてスクリーン印刷により大型絶縁基板3の基板表面5上に抵抗体パターンを印刷し、これを約850℃の焼成温度で焼成して厚膜の抵抗層13を形成している。
 次に図2(C)及び図2(D)に示すように、抵抗層13の全部と抵抗層13に隣接する一対の電極層7,7の一部を覆うように印刷によって抵抗層13を覆うガラス層17と、ガラス層17を覆う絶縁樹脂層19とからなる絶縁保護層15を形成する。絶縁保護層15は、図1のチップ抵抗器1では、抵抗層13(電気素子層)の全部と抵抗層13に隣接する一対の表面電極21及び23の一部21A及び23Aを覆う構成となっている。このようにすると抵抗層13をガラス層17で覆った後に、レーザ光線により、抵抗層13にトリミング溝を入れて抵抗値調整(トリミング)をした後に、絶縁樹脂層19を形成するため、抵抗層13の抵抗値が変動するのを防止することができる。ガラス層17及び絶縁樹脂層19は、いずれもスクリーン印刷により形成されている。ガラス層17は、約850℃の焼成温度で焼成されている。また絶縁樹脂層19は、エポキシ系樹脂、フェノール系樹脂等の合成樹脂ペーストを用いて形成されており、焼成温度は約200℃である。
 絶縁保護層15を形成した後は、図2(D)及び図3(A)[図2(D)のIIIA-IIIA線拡大断面図]に示すように、縦電極層列9に含まれる複数の電極層7を中央部の位置で二分割して抵抗層13の両端に一対の表面電極21及び23を形成するために大型絶縁基板3に複数のスリット25を形成する。
 そして次に図2(E)及び図3(B)[図2(E)のIIIB-IIIB線拡大断面図]に示すように、絶縁保護層15によって覆われていない一対の表面電極21及び23及びスリット25の内面25A及び大型絶縁基板3の裏面の一部を覆う下地導電層27をスパッタリングまたは蒸着により形成する。本実施の形態では、下地導電層27は、Cu,Ni及びCrを含む合金層である。これらの金属は、メッキ金属が付着し易い性質を持っている。本実施の形態では、図1のチップ抵抗器の構成で説明すると、下地導電層27が、表面電極21,23に隣接する絶縁基板29の端部30の側面30A上を覆う下地導電層延長部27Aを備えている。そして本実施の形態では、下地導電層延長部27Aは、絶縁基板29の基板表面29Aと対向する基板裏面29B上に一部27Bが更に延びている。所望の位置に下地導電層27を形成するためには、適宜のマスクを大型絶縁基板3の表面及び裏面に形成すればよい。
 そして下地導電層27を形成した後は、図2(F)に示すように、横電極層列11に沿って絶縁保護層15を間に挟む位置にダイシングを用いてカッティングライン28に沿って切断加工を施す。このダイシングによる切断加工によって、大型絶縁基板3から、セラミック基板からなる絶縁基板29の基板表面5上に一対の表面電極21及び23、抵抗層13及び絶縁保護層15を備えたチップ片31が分離される。
 最後に、分離したチップ片31の下地導電層27の上に、1層以上のメッキ層33を形成する。メッキ層33は、下地導電層27の下地導電層延長部27Aの上にも形成され、下地導電層延長部27Aの上に形成されたメッキ層33の部分は、メッキ層延長部33Aを構成する。本実施の形態では、メッキ層33を、無電解メッキにより形成したNiメッキ層35の上に、Snメッキ層37を形成した2層構造としている。このように形成した下地導電層27及びメッキ層33は、図1に示すように薄膜導電層32を構成している。
 なおメッキ層33は、図1に示すように下地導電層27の下地導電層延長部27Aの上にも形成され、下地導電層延長部27Aの上に形成されたメッキ層33の部分は、メッキ層延長部33Aを構成する。そして、メッキ層延長部33Aの一部33Bは、絶縁基板29の基板裏面29B上に延びる下地導電層延長部27Aの一部27B上に延びている。
 本実施の形態の製造方法により製造したチップ抵抗器(チップ状電気部品)は、一対の表面電極21及び23が、抵抗層13から一対の表面電極21及び23が並ぶ方向に位置する絶縁基板29の一対の端部30に向かうに従って厚みが厚くなる。このような形状の表面電極21及び23を用いると、表面電極21または23と絶縁保護層15との間にメッキ溜まりSが形成される。そのため1層以上のメッキ層33(35及び37)を形成する際に、メッキ溜まりSにメッキ金属が溜まり、メッキ層33によって半田付け電極部(21,23,27,33)と絶縁保護層15との間に形成される段差をある程度小さくすることができる。したがって本実施の形態によれば、従来のように、段差減少のための追加層を設けることなく、段差を減少させることができる。なおメッキ層33の層の数が多くなるほど、段差は小さくなる。
 図4は、本発明の他の実施の形態のチップ抵抗器101の構造を模式的に示す断面図である。図4において、図1に示した実施の形態と同様の部分には、図1に付した符号の数に100の数を加えた数の符号を付して説明を省略する。本実施の形態では、絶縁基板129の側面130上を下地導電層延長部127Aが延びているものの、裏面129B側に下地導電層延長部127Aが延びていない。このような場合にも本発明は適用できる。また本発明は、導電性延長部127Aを備えていない場合にも、当然にして適用することができる。
 上記実施の形態では、絶縁保護層15及び115を2層構造にしているが、1層構造であってもよいのは勿論である。
 本発明では、一対の表面電極が、電気素子層から一対の表面電極が並ぶ方向に位置する絶縁基板の一対の端部に向かうに従って厚みが厚くなるように形成するので、このような形状の表面電極を用いると、表面電極と絶縁保護層との間にメッキ溜まりが形成される。そのため1層以上のメッキ層を形成する際に、メッキ溜まりにメッキ金属が溜まり、メッキ層によって半田付け電極部と保護層との間に形成される段差をある程度小さくすることができる。したがって段差減少のための追加層を設けることなく、段差を減少させることができる。メッキ層の数が多くなるほど、段差は小さくなる。
 本発明の製造方法によれば、電極層を中央部で二分割する方法を採用するため、絶縁基板の一対の端部に向かうに従って一対の表面電極の厚みが厚くなる形状を簡単に形成することができる。

Claims (10)

  1.  セラミック製の絶縁基板と、
     前記絶縁基板の基板表面の両端に設けられたメタルグレーズ系の一対の表面電極と、
     前記一対の表面電極に電気的に接続され且つ前記基板表面上に形成された電気素子層と、
     前記電気素子層の全部と前記電気素子層に隣接する前記一対の表面電極の一部を覆う電気絶縁材料からなる絶縁保護層と、
     少なくとも前記絶縁保護層によって覆われていない前記一対の表面電極を覆う薄膜導電層とからなり、
     前記薄膜導電層が1層以上のメッキ層を含むチップ電気部品であって、
     前記一対の表面電極は、前記電気素子層から前記一対の表面電極が並ぶ方向に位置する前記絶縁基板の一対の端部に向かうに従って厚みが厚くなるように形成されており、
     前記薄膜導電層は、スパッタリングまたは蒸着によって形成されて前記絶縁保護層によって覆われていない前記表面電極を覆う下地導電層と、前記下地導電層の上に形成された前記1層以上のメッキ層とから構成されており、
     前記下地導電層は、前記表面電極に隣接する前記絶縁基板の前記端部の側面上を覆う下地導電層延長部を備え、前記1層以上のメッキ層は前記下地導電層延長部を覆うメッキ層延長部を備えており、
     前記下地導電層延長部は、前記絶縁基板の前記基板表面と対向する基板裏面上に一部が更に延びており、前記メッキ層延長部も一部が前記基板裏面上に延びる前記下地導電層延長部の上に延びていることを特徴とするチップ状電気部品。
  2.  セラミック製の絶縁基板と、
     前記絶縁基板の基板表面の両端に設けられたメタルグレーズ系の一対の表面電極と、
     前記一対の表面電極に電気的に接続され且つ前記基板表面上に形成された電気素子層と、
     前記電気素子層の全部と前記電気素子層に隣接する前記一対の表面電極の一部を覆う電気絶縁材料からなる絶縁保護層と、
     少なくとも前記絶縁保護層によって覆われていない前記一対の表面電極を覆う薄膜導電層とからなり、
     前記薄膜導電層が1層以上のメッキ層を含むチップ電気部品であって、
     前記一対の表面電極は、前記電気素子層から前記一対の表面電極が並ぶ方向に位置する前記絶縁基板の一対の端部に向かうに従って厚みが厚くなるように形成されていることを特徴とするチップ状電気部品。
  3.  前記薄膜導電層は、スパッタリングまたは蒸着によって形成されて前記絶縁保護層によって覆われていない前記表面電極を覆う下地導電層と、前記下地導電層の上に形成された前記1層以上のメッキ層とから構成されている請求項2に記載のチップ状電気部品。
  4.  前記下地導電層は、前記表面電極に隣接する前記絶縁基板の前記端部の側面上を覆う下地導電層延長部を備え、前記1層以上のメッキ層は前記下地導電層延長部を覆うメッキ層延長部を備えている請求項3に記載のチップ状電気部品。
  5.  前記下地導電層延長部は、前記絶縁基板の前記基板表面と対向する基板裏面上に一部が更に延びており、前記メッキ層延長部も一部が前記基板裏面上に延びる前記下地導電層延長部の上に延びている請求項4に記載のチップ状電気部品。
  6.  前記下地導電層は、Cu,Ni,Crを含んでおり、
     前記1層以上のメッキ層は、Niメッキ層の上にSnメッキ層が形成された2層構造である請求項1,3,4または5に記載のチップ状電気部品。
  7.  セラミック製の絶縁基板と、
     前記絶縁基板の基板表面の両端に設けられたAgを含有するメタルグレーズ系の一対の表面電極と、
     前記一対の表面電極に電気的に接続され且つ前記基板表面上に形成された抵抗層と、
     前記抵抗層の全部と前記抵抗層に隣接する前記一対の表面電極の一部を覆う電気絶縁材料からなる絶縁保護層と、
     少なくとも前記絶縁保護層によって覆われていない前記一対の表面電極を覆う薄膜導電層とからなり、
     前記薄膜導電層が1層以上のメッキ層を含むチップ抵抗器であって、
     前記一対の表面電極は、前記抵抗層から前記一対の表面電極が並ぶ方向に位置する前記絶縁基板の一対の端部に向かうに従って厚みが厚くなるように形成されおり、
     前記薄膜導電層は、スパッタリングまたは蒸着によって形成されて
    前記絶縁保護層によって覆われていない前記一対の表面電極を覆う下地導電層と、前記下地導電層の上に形成された前記1層以上のメッキ層とから構成されていることを特徴とするチップ抵抗器。
  8.  前記絶縁保護層は、前記抵抗層を覆うガラス層と、前記ガラス層を覆う絶縁樹脂層とからなり、
     前記下地導電層は、Cu,Ni,Crを含んでおり、
     前記1層以上のメッキ層は、Niメッキ層の上にSnメッキ層が形成された2層構造である請求項7に記載のチップ抵抗器。
  9.  セラミック製の大型絶縁基板の基板表面上に所定の間隔を開けてメタルグレーズ系の導電性ペーストを用いてスクリーン印刷により、複数の電極層を縦電極層列及び横電極層列を構成するように形成するステップと、
     前記横電極層列に含まれる前記複数の電極層の隣り合う一対の前記電極層に跨るように電気素子層を前記大型絶縁基板の前記基板表面上に印刷により形成するステップと、
     前記電気素子層の全部と前記電気素子層に隣接する前記一対の電極層の一部を覆うように印刷によって電気絶縁材料を用いて絶縁保護層を形成するステップと、
     前記縦電極層列に含まれる前記複数の電極層を中央部の位置で二分割して前記電気素子層の両端に一対の表面電極を形成するために前記大型絶縁基板に複数のスリットを形成するステップと、
     前記絶縁保護層によって覆われていない前記一対の表面電極及び前記スリットの内面を覆う下地導電層をスパッタリングまたは蒸着により形成するステップと、
     前記下地導電層を形成した後に、前記一対の表面電極、前記電気素子層及び前記絶縁保護層を備えたチップ片を分離するステップと、
     分離した前記チップ片の前記下地導電層の上に1層以上のメッキ層を形成するステップとからなるチップ状電気部品の製造方法。
  10.  前記下地導電層は、前記表面電極に隣接する前記絶縁基板の前記端部の側面上を覆う下地導電層延長部を備え、前記1層以上のメッキ層は前記下地導電層延長部を覆うメッキ層延長部を備えており、
     前記下地導電層延長部は、前記絶縁基板の前記基板表面と対向する基板裏面上に一部が更に延びており、前記メッキ層延長部も一部が前記基板裏面上に延びる前記下地導電層延長部の上に延びている請求項9に記載のチップ状電気部品の製造方法。
PCT/JP2009/059952 2008-06-05 2009-06-01 チップ状電気部品及びその製造方法 WO2009148009A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/995,867 US8193899B2 (en) 2008-06-05 2009-06-01 Chip-like electric component and method for manufacturing the same
CN200980120385.2A CN102057448B (zh) 2008-06-05 2009-06-01 芯片状电气部件及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-148287 2008-06-05
JP2008148287A JP4498433B2 (ja) 2008-06-05 2008-06-05 チップ状電気部品及びその製造方法

Publications (1)

Publication Number Publication Date
WO2009148009A1 true WO2009148009A1 (ja) 2009-12-10

Family

ID=41398087

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/059952 WO2009148009A1 (ja) 2008-06-05 2009-06-01 チップ状電気部品及びその製造方法

Country Status (4)

Country Link
US (1) US8193899B2 (ja)
JP (1) JP4498433B2 (ja)
CN (1) CN102057448B (ja)
WO (1) WO2009148009A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8466548B2 (en) 2011-05-31 2013-06-18 Infineon Technologies Ag Semiconductor device including excess solder
JP6285096B2 (ja) 2011-12-26 2018-02-28 ローム株式会社 チップ抵抗器、および、電子デバイス
JP2014135427A (ja) * 2013-01-11 2014-07-24 Koa Corp チップ抵抗器
CN104347208B (zh) * 2013-07-31 2018-10-12 南京中兴新软件有限责任公司 一种电阻器制作方法、电阻器及电路
JP6258116B2 (ja) * 2014-04-25 2018-01-10 Koa株式会社 抵抗器の製造方法
JP6373723B2 (ja) * 2014-10-31 2018-08-15 Koa株式会社 チップ抵抗器
US9997281B2 (en) 2015-02-19 2018-06-12 Rohm Co., Ltd. Chip resistor and method for manufacturing the same
WO2016171244A1 (ja) * 2015-04-24 2016-10-27 釜屋電機株式会社 角形チップ抵抗器及びその製造法
US10811174B2 (en) * 2016-12-27 2020-10-20 Rohm Co., Ltd. Chip resistor and method for manufacturing same
JP7086985B2 (ja) * 2017-11-02 2022-06-20 ローム株式会社 チップ抵抗器
JPWO2020009051A1 (ja) * 2018-07-02 2021-07-15 北陸電気工業株式会社 ネットワークチップ抵抗器
CN114449727A (zh) * 2020-10-30 2022-05-06 碁鼎科技秦皇岛有限公司 线路板及其制备方法
KR20220121379A (ko) * 2021-02-25 2022-09-01 삼성전기주식회사 칩 저항 부품
JP2022189028A (ja) * 2021-06-10 2022-12-22 Koa株式会社 チップ部品
JP2022189034A (ja) * 2021-06-10 2022-12-22 Koa株式会社 チップ抵抗器およびチップ抵抗器の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63188903A (ja) * 1987-01-31 1988-08-04 住友電気工業株式会社 薄膜抵抗素子
JP2000091101A (ja) * 1998-09-16 2000-03-31 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2004158696A (ja) * 2002-11-07 2004-06-03 Matsushita Electric Ind Co Ltd 薄膜回路基板及びその製造方法及び薄膜デバイス
JP2004259863A (ja) * 2003-02-25 2004-09-16 Rohm Co Ltd チップ抵抗器
JP2004288806A (ja) * 2003-03-20 2004-10-14 Matsushita Electric Ind Co Ltd 多層プリント配線板の製造方法
JP2007042953A (ja) * 2005-08-04 2007-02-15 Rohm Co Ltd チップ型電子部品
JP2007189122A (ja) * 2006-01-16 2007-07-26 Matsushita Electric Ind Co Ltd チップ形電子部品
JP2008084905A (ja) * 2006-09-26 2008-04-10 Taiyosha Electric Co Ltd チップ抵抗器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4792781A (en) * 1986-02-21 1988-12-20 Tdk Corporation Chip-type resistor
JPS63172401A (ja) 1987-01-12 1988-07-16 ティーディーケイ株式会社 チツプ抵抗器、その集合体及びチツプ抵抗器の製造方法
JP3254866B2 (ja) * 1993-12-21 2002-02-12 株式会社村田製作所 誘電体共振器およびその製造方法
TW424245B (en) * 1998-01-08 2001-03-01 Matsushita Electric Ind Co Ltd Resistor and its manufacturing method
JPH11307304A (ja) 1998-04-20 1999-11-05 Hokuriku Electric Ind Co Ltd チップ抵抗器及びその製造方法
AU2002324848A1 (en) * 2002-09-03 2004-03-29 Vishay Intertechnology, Inc. Flip chip resistor and its manufacturing method
JP2004288808A (ja) * 2003-03-20 2004-10-14 Matsushita Electric Ind Co Ltd 抵抗器の製造方法
JP3983264B2 (ja) * 2005-09-27 2007-09-26 北陸電気工業株式会社 チップ状電気部品の端子構造

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63188903A (ja) * 1987-01-31 1988-08-04 住友電気工業株式会社 薄膜抵抗素子
JP2000091101A (ja) * 1998-09-16 2000-03-31 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2004158696A (ja) * 2002-11-07 2004-06-03 Matsushita Electric Ind Co Ltd 薄膜回路基板及びその製造方法及び薄膜デバイス
JP2004259863A (ja) * 2003-02-25 2004-09-16 Rohm Co Ltd チップ抵抗器
JP2004288806A (ja) * 2003-03-20 2004-10-14 Matsushita Electric Ind Co Ltd 多層プリント配線板の製造方法
JP2007042953A (ja) * 2005-08-04 2007-02-15 Rohm Co Ltd チップ型電子部品
JP2007189122A (ja) * 2006-01-16 2007-07-26 Matsushita Electric Ind Co Ltd チップ形電子部品
JP2008084905A (ja) * 2006-09-26 2008-04-10 Taiyosha Electric Co Ltd チップ抵抗器

Also Published As

Publication number Publication date
CN102057448B (zh) 2014-03-12
US20110080251A1 (en) 2011-04-07
JP2009295813A (ja) 2009-12-17
CN102057448A (zh) 2011-05-11
US8193899B2 (en) 2012-06-05
JP4498433B2 (ja) 2010-07-07

Similar Documents

Publication Publication Date Title
JP4498433B2 (ja) チップ状電気部品及びその製造方法
JP2009295813A5 (ja)
KR100468373B1 (ko) 저항기 및 그 제조 방법
US10192659B2 (en) Chip resistor
JP5115968B2 (ja) チップ抵抗器の製造方法およびチップ抵抗器
KR20080031982A (ko) 칩 저항기 및 그 제조 방법
JP3846312B2 (ja) 多連チップ抵抗器の製造方法
US9832877B2 (en) Collective substrate for resistor devices
JP5249566B2 (ja) チップ抵抗器及びチップ抵抗器の製造方法
JP4729398B2 (ja) チップ抵抗器
US10340063B2 (en) Chip resistor and method for manufacturing the same
JP2017228701A (ja) チップ抵抗器およびチップ抵抗器の実装構造
JP2013175523A (ja) チップ抵抗器及びチップ抵抗器の製造方法
WO2006022055A1 (ja) チップ型部品とその製造方法
JP2005108865A (ja) チップ抵抗器及びチップ抵抗器の製造方法
JP2005191406A (ja) チップ抵抗器およびその製造方法
JP4059967B2 (ja) チップ型複合機能部品
JP3608569B2 (ja) 抵抗器の製造方法
JP7197393B2 (ja) 硫化検出センサおよびその製造方法
JP3608570B2 (ja) 抵抗器の製造方法
JP3905030B2 (ja) 抵抗器の製造方法
JP6688035B2 (ja) チップ抵抗器
CN106205913B (zh) 覆盖引线型电子部件及其制造方法
JPH11307304A (ja) チップ抵抗器及びその製造方法
JP2006196840A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980120385.2

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09758276

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12995867

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09758276

Country of ref document: EP

Kind code of ref document: A1