CN102057448B - 芯片状电气部件及其制造方法 - Google Patents
芯片状电气部件及其制造方法 Download PDFInfo
- Publication number
- CN102057448B CN102057448B CN200980120385.2A CN200980120385A CN102057448B CN 102057448 B CN102057448 B CN 102057448B CN 200980120385 A CN200980120385 A CN 200980120385A CN 102057448 B CN102057448 B CN 102057448B
- Authority
- CN
- China
- Prior art keywords
- layer
- pair
- surface electrode
- conductive layer
- electric component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/003—Thick film resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/06—Electrostatic or electromagnetic shielding arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
- H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Non-Adjustable Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Details Of Resistors (AREA)
Abstract
本发明提供一种制造容易,而且不会使价格提高,防止在绝缘基板中产生裂缝、或破损的芯片电阻器等芯片状电气部件。一对表面电极21、23形成为,随着从电阻层13朝向位于一对表面电极21、23排列的方向上的绝缘基板29的一对端部30,其厚度变厚。在表面电极21、23与绝缘保护层15之间形成了镀敷积聚部S。在形成1层以上的镀敷层33时,镀敷金属积聚于镀敷积聚部S,可以通过镀敷层33某种程度上减少形成于锡焊电极部21、23、27以及33与绝缘保护层15之间的阶差。
Description
技术领域
本发明涉及芯片状电气部件及其制造方法。
背景技术
在作为尺寸比较大的芯片状电气部件一种的芯片电阻器中,电阻体等利用厚膜来形成,锡焊用电极全部也是利用厚膜来形成。另外,在尺寸比较小的电阻器中,也存在仅利用薄膜形成技术形成了电极以及电阻体的情况。另外,在尺寸比较小的电阻器中,存在通过厚膜与薄膜的组合形成了锡焊用电极的情况。
在日本特开昭63-172401号公报(专利文献1)记载的芯片电阻器的制造方法中,为了得到各个芯片基板,使用可切断分离的取得多个用的氧化铝基板。最初,在氧化铝基板的表面中在长度方向上隔开一定的间隔通过丝网印刷等形成由RuO2构成的多个厚膜电阻体层。接下来,以连续地覆盖多个厚膜电阻体层的两端部、氧化铝基板的两侧面以及氧化铝基板的背面的两端部的方式,形成多个C字型的侧面电极。在该侧面电极的形成中,利用了溅射、离子电镀等薄膜形成技术。进而,以分别单独地覆盖各电阻体的整个表面的方式,形成玻璃涂层。该玻璃涂层形成为修整电阻值时的保护膜。在形成了玻璃涂层之后,进行激光修整。在修整作业结束之后,在各玻璃涂层的表面中分别单独地形成由玻璃等构成的保护涂层。之后,将氧化铝基板切断成各个芯片基板,完成芯片电阻器的制造。根据该以往的方法,可以减小电极的厚度,所以可以实现芯片电阻器的小型化。
另外,在日本特开平11-307304号公报(专利文献2)中,公开了以下芯片电阻器的结构及其制造方法:在陶瓷基板的表面中利用厚膜形成一对表面电极,利用溅射等薄膜形成技术在一对表面电极之上形成基底电极层,在基底电极层之上进一步形成了镀敷层。
专利文献1:日本特开昭63-172401号公报
专利文献2:日本特开平11-307304号公报
发明内容
但是,部件的尺寸越小,即使在如专利文献2记载的芯片电阻器(芯片状电气部件)那样以厚膜形成了表面电极的情况下,在锡焊电极部与外敷层之间,也形成比较大的阶差。由于存在该阶差,因在通过真空吸引喷嘴吸引了部件时施加到绝缘基板的力的缘故,在最坏的情况下,产生绝缘基板出现裂缝、或者绝缘基板破损的问题。为了减小这样的断层,虽然考虑在表面电极上形成追加层,但如果部件的尺寸变小,则产生难以制造,且部件的价格变高的问题。
本发明的目的在于,提供一种解决了所述问题的芯片状电气部件。
本发明的具体的目的在于,提供一种制造容易,而且不会使价格提高,防止在绝缘基板中产生裂缝、或破损的芯片电阻器等芯片状电气部件。
本发明作为对象的芯片状电气部件使用陶瓷制的绝缘基板。而且,在绝缘基板的基板表面的两端中设置了金属釉类的一对表面电极。金属釉类的一对表面电极可以例如通过丝网印刷来印刷在玻璃中混合Ag等导电性粉末而成的糊而形成。而且,芯片状电气部件具有与一对表面电极电连接并且形成在基板表面上的电气元件层。如果芯片状电气部件是芯片电阻器,则电气元件层是电阻层。如果是电感器,则电气元件层是导体层。芯片状电气部件也可以是电容器等。另外,芯片状电气部件具有覆盖电气元件层的全部和与电气元件层邻接的一对表面电极的一部分的由电气绝缘材料构成的绝缘保护层。进而,芯片状电气部件具备至少覆盖未由绝缘保护层覆盖的一对表面电极的薄膜导电层。薄膜导电层包括1层以上的镀敷层。另外,由表面电极和薄膜导电层构成了锡焊电极部。
在本发明中,一对表面电极形成为:随着从电气元件层朝向位于一对表面电极排列的方向上的绝缘基板的一对端部,其厚度变厚。如果使用这样的形状的表面电极,则在表面电极与绝缘保护层之间形成镀敷积聚部。因此,在形成1层以上的镀敷层时,镀敷金属积聚于镀敷积聚部,可以通过镀敷层某种程度上减小形成于锡焊电极部与保护层之间的阶差。因此,无需设置用于减少阶差的追加层,而可以减少阶差。镀敷层的数量越多,阶差越小。
薄膜导电层优选包括:通过溅射或者蒸镀形成、并且覆盖未由绝缘保护层覆盖的表面电极的基底导电层;以及在基底导电层上形成的1层以上的镀敷层。这样,仅在形成了基底导电层之后可靠地形成镀敷层。
另外,基底导电层也可以具备覆盖与表面电极邻接的绝缘基板的端部的侧面上的基底导电层延长部。在该情况下,1层以上的镀敷层具备覆盖基底导电层延长部的镀敷层延长部。镀敷层延长部由于构成绝缘基板的侧面电极,所以锡焊强度变高。
基底导电层延长部的一部分也可以进一步在绝缘基板的与基板表面相对向的基板背面之上延伸。即使在该情况下,镀敷层延长部的一部分也在基板背面之上延伸的基底导电层延长部之上延伸。其结果,形成在基板背面侧的镀敷层延长部成为绝缘基板的背面电极,所以可以进一步提高锡焊强度。
另外,基底导电层优选包含Cu、Ni、Cr。另外,1层以上的镀敷层优选是在Ni镀敷层之上形成了Sn镀敷层的2层结构。如果是这样的结构,则可以可靠地形成基底导电层以及镀敷层。
在由本发明的芯片状电气部件构成具体的芯片电阻器的情况下,由电阻层构成电气元件层即可。而且,绝缘保护层优选由覆盖电阻层的玻璃层和覆盖玻璃层的绝缘树脂层构成。这样可以防止在修整了电阻层之后电阻层的电阻值变动。
本发明的制造芯片状电气部件的方法具备以下的步骤。首先,在最初的步骤中,在陶瓷制的大型绝缘基板的基板表面上隔开规定的间隔使用金属釉类的导电性糊通过丝网印刷,以构成纵电极层列以及横电极层列的方式,形成多个电极层。在接下来的步骤中,以跨越横电极层列中包含的多个电极层的相邻的一对所述电极层的方式,在大型绝缘基板的基板表面上,通过印刷形成电气元件层。在接下来的步骤中,以覆盖电气元件层的全部和与电气元件层邻接的一对电极层的一部分的方式,通过印刷使用电气绝缘材料形成绝缘保护层。在接下来的步骤中,为了对纵电极层列中包含的多个电极层在中央部的位置处进行二分割并在电气元件层的两端中形成一对表面电极,而在大型绝缘基板中形成多个狭缝。在接下来的步骤中,通过溅射或者蒸镀形成覆盖未由绝缘保护层覆盖的一对表面电极以及狭缝的内面的基底导电层。然后,在接下来的步骤中,在形成了基底导电层之后,对具备一对表面电极、电气元件层以及绝缘保护层的芯片进行分离。然后,在最后的步骤中,在分离的芯片的基底导电层之上形成1层以上的镀敷层。通过丝网印刷形成的电极层成为中央部的高度尺寸最高的圆顶形状或者向上平滑地凸起的形状。如果采用在中央部对这样的电极层进行二分割的方法,则可以简单地形成随着朝向绝缘基板的一对端部使一对表面电极的厚度变厚的形状。
附图说明
图1是概略地示出作为通过本发明的芯片状电气部件的制造方法制造的芯片状电气部件一种的芯片电阻器的结构的剖面图。
图2的(A)至(F)是示出图1的实施方式的芯片电阻器的制造方法中的多个工序的工序图。
图3的(A)以及(B)是图2(D)的IIIA-IIIA线放大剖面图以及图2(E)的IIIB-IIIB线放大剖面图。
图4是概略地示出本发明的另一实施方式的结构的剖面图。
具体实施方式
以下,参照附图,对本发明的芯片状电气部件的实施方式进行详细说明。图1是概略地示出作为通过本发明的芯片状电气部件的制造方法制造的芯片状电气部件一种的芯片电阻器1的结构的剖面图。图1是为了易于理解而示意地示出的剖面图,各部的尺寸比、各层的厚度以及形状与实际的部件不同。图2(A)至(F)是示出图1的实施方式的芯片电阻器1的制造方法中的多个工序的工序图。使用图2的工序图,一边对本实施方式的芯片电阻器1的制造方法进行说明,一边一并对图1的芯片电阻器1的结构进行说明。
在图2(A)中3是由陶瓷基板构成的取得多个用的大型绝缘基板。在大型绝缘基板3的基板表面5上,在图2(A)所示的X方向(横向)和Y方向(纵向)上分别隔开规定的间隔,使用导电性玻璃糊(金属釉类的导电性糊)通过丝网印刷,以构成纵电极层列9以及横电极层列11的方式,形成了多个电极层7。在图2(A)中,示出了4×4个电极层7,但实际上形成了更多的电极层7。作为导电性玻璃糊,例如使用了含有银的Ag-Pd玻璃糊。在该例子中,为了形成后述第1以及2的表面电极21以及23,在约850℃的温度下对该导电性玻璃糊进行焙烧。多个电极层7的横向的长度尺寸比纵向的长度尺寸长。其是为了在后面对电极层7进行二分割用。通过丝网印刷形成的电极层7如后面的详细说明那样,是以如下形状被进行焙烧:由于表面张力而所印刷的导电性玻璃糊的印刷部的中央部的高度尺寸变为最高的形状、朝上平滑地凸起的形状、或者高度从山脚朝向顶点逐渐变高的近似山的形状。另外,如果电极层7被分割,则如图1所示,成为在绝缘基板29的基板表面29A的两端18、20中设置的一对表面电极21、23。
在图2(B)的工序中,以跨越多个电极层7中在横电极层列11中所包含的多个电极层7的相邻一对电极层7、7的方式,在大型绝缘基板3的基板表面5上,通过印刷形成作为电气元件层的电阻层13。电阻层13由以将玻璃作为粘合剂的氧化钌等金属氧化物为主要成分的电阻体玻璃糊形成。在该例子中,使用该电阻体玻璃糊通过丝网印刷在大型绝缘基板3的基板表面5上印刷电阻体图案,并对其在约850℃的焙烧温度下进行焙烧而形成了厚膜的电阻层13。
接下来,如图2(C)以及图2(D)所示,以覆盖电阻层13的全部和与电阻层13邻接的一对电极层7、7的一部分的方式,通过印刷形成由覆盖电阻层13的玻璃层17和覆盖玻璃层17的绝缘树脂层19构成的绝缘保护层15。绝缘保护层15为在图1的芯片电阻器1中,覆盖电阻层13(电气元件层)的全部和与电阻层13邻接的一对表面电极21以及23的一部分21A以及23A的结构。当这样进行而用玻璃层17覆盖了电阻层13之后,通过激光光线,在电阻层13中形成修整槽而调整(修整)了电阻值之后,形成绝缘树脂层19,所以可以防止电阻层13的电阻值变动。玻璃层17以及绝缘树脂层19都通过丝网印刷形成。在约850℃的焙烧温度下对玻璃层17进行了焙烧。另外,绝缘树脂层19使用环氧树脂类树脂、酚醛类树脂等合成树脂糊来形成,焙烧温度约是200℃。
在形成了绝缘保护层15之后,如图2(D)以及图3(A)[图2(D)的IIIA-IIIA线放大剖面图]所示,为了对纵电极层列9中包含的多个电极层7在中央部的位置处进行二分割并在电阻层13的两端中形成一对表面电极21以及23,而在大型绝缘基板3中形成多个狭缝25。
然后,接下来如图2(E)以及图3(B)图2(E)的IIIB-IIIB线放大剖面图]所示,通过溅射或者蒸镀形成覆盖未由绝缘保护层15覆盖的一对表面电极21以及23以及狭缝25的内表面25A以及大型绝缘基板3的背面的一部分的基底导电层27。在本实施方式中,基底导电层27是包含Cu、Ni以及Cr的合金层。这些金属具有镀敷金属易于附着的性质。在本实施方式中,在利用图1的芯片电阻器的结构进行说明时,基底导电层27具备覆盖与表面电极21、23邻接的绝缘基板29的端部30的侧面30A之上的基底导电层延长部27A。另外,在本实施方式中,基底导电层延长部27A的一部分27B在绝缘基板29的与基板表面29A相对向的基板背面29B之上进一步延伸。为了在期望的位置形成基底导电层27,在大型绝缘基板3的表面以及背面中形成适宜的掩模即可。
然后,在形成了基底导电层27之后,如图2(F)所示,在沿着横电极层列11在将绝缘保护层15夹在中间的位置处使用切割机沿着切割线28实施切断加工。通过利用该切割机的切断加工,从大型绝缘基板3,分离在由陶瓷基板构成的绝缘基板29的基板表面5上具备一对表面电极21以及23、电阻层13以及绝缘保护层15的芯片31。
最后,在分离的芯片31的基底导电层27上,形成1层以上的镀敷层33。镀敷层33还形成在基底导电层27的基底导电层延长部27A之上,在基底导电层延长部27A之上形成的镀敷层33的部分构成镀敷层延长部33A。在本实施方式中,将镀敷层33设为在通过无电镀形成的Ni镀敷层35之上,形成了Sn镀敷层37的2层结构。这样形成的基底导电层27以及镀敷层33如图1所示构成薄膜导电层32。
另外,镀敷层33如图1所示还形成在基底导电层27的基底导电层延长部27A之上,在基底导电层延长部27A之上形成的镀敷层33的部分构成镀敷层延长部33A。而且,镀敷层延长部33A的一部分33B在基底导电层延长部27A的一部分27B之上延伸,该基底导电层延长部27A在绝缘基板29的基板背面29B之上延伸。
在通过本实施方式的制造方法制造的芯片电阻器(芯片状电气部件)中,一对表面电极21以及23形成为,随着从电阻层13朝向位于一对表面电极21以及23排列的方向上的绝缘基板29的一对端部30,其厚度变厚。如果使用这样的形状的表面电极21以及23,则在表面电极21或者23与绝缘保护层15之间形成镀敷积聚部S。因此,在形成1层以上的镀敷层33(35以及37)时,镀敷金属积聚于镀敷积聚部S,可以通过镀敷层33某种程度上减小形成于锡焊电极部(21、23、27、33)与绝缘保护层15之间的阶差。因此,根据本实施方式,无需如以往那样设置用于减少阶差的追加层,而可以减少阶差。另外,镀敷层33的层的数量越多,阶差变得越小。
图4是示意地示出本发明的另一实施方式的芯片电阻器101的结构的剖面图。在图4中,针对与图1所示的实施方式同样的部分,附加对图1附加的符号的数加上100而得到的数的符号,并省略说明。在本实施方式中,虽然基底导电层延长部127A在绝缘基板129的侧面130之上延伸,但基底导电层延长部127A未在背面129B侧延伸。即使在这样的情况下也可以应用本发明。另外,即使在不具备导电性延长部127A的情况下,当然也可以应用本发明。
在所述实施方式中,使绝缘保护层15以及115成为了2层结构,但当然也可以是1层结构。
产业上的可利用性
在本发明中,一对表面电极形成为,随着从电气元件层朝向位于一对表面电极排列的方向上的绝缘基板的一对端部,其厚度变厚,所以如果使用这样形状的表面电极,则在表面电极与绝缘保护层之间形成镀敷积聚部。因此,在形成1层以上的镀敷层时,镀敷金属积聚于镀敷积聚部,可以通过镀敷层某种程度上减小形成于锡焊电极部与保护层之间的阶差。因此,无需设置用于减少阶差的追加层,而可以减少阶差。镀敷层的数量越多,阶差变得越小。
根据本发明的制造方法,由于采用在中央部对电极层进行二分割的方法,所以可以简单地形成随着朝向绝缘基板的一对端部使一对表面电极的厚度变厚的形状。
Claims (9)
1.一种芯片状电气部件,包括:
陶瓷制的绝缘基板;
金属釉类的一对表面电极,被设置在所述绝缘基板的基板表面的两端;
电气元件层,与所述一对表面电极电连接、并且在所述基板表面之上形成;
由电气绝缘材料构成的绝缘保护层,该绝缘保护层覆盖所述电气元件层的全部和与所述电气元件层邻接的所述一对表面电极的一部分;以及
薄膜导电层,至少覆盖未由所述绝缘保护层覆盖的所述一对表面电极,
所述薄膜导电层包括1层以上的镀敷层,
由所述表面电极和所述薄膜导电层构成锡焊电极部,
随着从所述电气元件层朝向位于所述一对表面电极排列的方向上的所述绝缘基板的一对端部,所述一对表面电极的厚度变厚,以在所述一对的表面电极和所述绝缘保护层之间形成在形成所述镀敷层时镀敷金属所积聚的镀敷积聚部,以通过所述镀敷层减少形成于所述锡焊电极部与所述绝缘保护层之间的阶差,
所述薄膜导电层包括:基底导电层,通过溅射或者蒸镀形成、且覆盖未由所述绝缘保护层覆盖的所述表面电极;以及所述1层以上的镀敷层,在所述基底导电层之上形成,
所述基底导电层具备基底导电层延长部,该基底导电层延长部覆盖与所述表面电极邻接的所述绝缘基板的所述端部的侧面之上,所述1层以上的镀敷层具备覆盖所述基底导电层延长部的镀敷层延长部,
所述基底导电层延长部的一部分进一步在所述绝缘基板的与所述基板表面相对向的基板背面之上延伸,所述镀敷层延长部的一部分也在所述基板背面之上延伸的所述基底导电层延长部之上延伸。
2.一种芯片状电气部件,包括:
陶瓷制的绝缘基板;
金属釉类的一对表面电极,被设置在所述绝缘基板的基板表面的两端;
电气元件层,与所述一对表面电极电连接、并且在所述基板表面之上形成;
由电气绝缘材料构成的绝缘保护层,该绝缘保护层覆盖所述电气元件层的全部和与所述电气元件层邻接的所述一对表面电极的一部分;以及
薄膜导电层,至少覆盖未由所述绝缘保护层覆盖的所述一对表面电极,
所述薄膜导电层包括1层以上的镀敷层,
由所述表面电极和所述薄膜导电层构成锡焊电极部,
随着从所述电气元件层朝向位于所述一对表面电极排列的方向上的所述绝缘基板的一对端部,所述一对表面电极的厚度变厚,以在所述一对的表面电极和所述绝缘保护层之间形成在形成所述镀敷层时镀敷金属所积聚的镀敷积聚部,以通过所述镀敷层减少形成于所述锡焊电极部与所述绝缘保护层之间的阶差。
3.根据权利要求2所述的芯片状电气部件,其特征在于,
所述薄膜导电层包括:基底导电层,通过溅射或者蒸镀形成、且覆盖未由所述绝缘保护层覆盖的所述表面电极;以及所述1层以上的镀敷层,在所述基底导电层之上形成。
4.根据权利要求3所述的芯片状电气部件,其特征在于,
所述基底导电层具备基底导电层延长部,该基底导电层延长部覆盖与所述表面电极邻接的所述绝缘基板的所述端部的侧面之上,所述1层以上的镀敷层具备镀敷层延长部,该镀敷层延长部覆盖所述基底导电层延长部。
5.根据权利要求1、3或者4所述的芯片状电气部件,其特征在于,
所述基底导电层包含Cu、Ni、Cr,
所述1层以上的镀敷层是在Ni镀敷层之上形成有sn镀敷层的2层结构。
6.一种芯片电阻器,包括:
陶瓷制的绝缘基板;
含有Ag的金属釉类的一对表面电极,被设置在所述绝缘基板的基板表面的两端;
电阻层,与所述一对表面电极电连接、并且在所述基板表面之上形成;
由电气绝缘材料构成的绝缘保护层,该绝缘保护层覆盖所述电阻层的全部和与所述电阻层邻接的所述一对表面电极的一部分;以及
薄膜导电层,至少覆盖未由所述绝缘保护层覆盖的所述一对表面电极,
所述薄膜导电层包括1层以上的镀敷层,
由所述表面电极和所述薄膜导电层构成锡焊电极部,
随着从所述电阻层朝向位于所述一对表面电极排列的方向上的所述绝缘基板的一对端部,所述一对表面电极的厚度变厚,以在所述一对的表面电极和所述绝缘保护层之间形成在形成所述镀敷层时镀敷金属所积聚的镀敷积聚部,以通过所述镀敷层减少形成于所述锡焊电极部与所述绝缘保护层之间的阶差,
所述薄膜导电层包括:基底导电层,通过溅射或者蒸镀形成、且覆盖未由所述绝缘保护层覆盖的所述一对表面电极;以及所述1层以上的镀敷层,在所述基底导电层之上形成。
7.根据权利要求6所述的芯片电阻器,其特征在于,
所述绝缘保护层包括覆盖所述电阻层的玻璃层和覆盖所述玻璃层的绝缘树脂层,
所述基底导电层包含Cu、Ni、Cr,
所述1层以上的镀敷层是在Ni镀敷层之上形成有sn镀敷层的2层结构。
8.一种芯片状电气部件的制造方法,包括:
在陶瓷制的大型绝缘基板的基板表面上隔开规定的间隔,使用金属釉类的导电性糊,通过丝网印刷,以构成纵电极层列以及横电极层列的方式形成多个电极层的步骤;
以跨越所述横电极层列中所包含的所述多个电极层的相邻一对所述电极层的方式,在所述大型绝缘基板的所述基板表面上,通过印刷形成电气元件层的步骤;
以覆盖所述电气元件层的全部和与所述电气元件层邻接的所述一对电极层的一部分的方式,通过印刷使用电气绝缘材料形成绝缘保护层的步骤;
为了对所述纵电极层列中所包含的所述多个电极层在中央部的位置处进行二分割、并在所述电气元件层的两端形成一对表面电极,而在所述大型绝缘基板中形成多个狭缝的步骤;
通过溅射或者蒸镀形成覆盖未由所述绝缘保护层覆盖的所述一对表面电极以及所述狭缝的内表面的基底导电层的步骤;
在形成了所述基底导电层之后,分离具备绝缘基板、所述一对表面电极、所述电气元件层以及所述绝缘保护层的芯片的步骤;以及
在分离的所述芯片的所述基底导电层之上形成1层以上的镀敷层的步骤,
由所述表面电极和所述薄膜导电层构成锡焊电极部,
随着从所述电气元件层朝向位于所述一对表面电极排列的方向上的所述绝缘基板的一对端部,所述一对表面电极的厚度变厚,以在所述一对的表面电极和所述绝缘保护层之间形成在形成所述镀敷层时镀敷金属所积聚的镀敷积聚部,以通过所述镀敷层减少形成于所述锡焊电极部与所述绝缘保护层之间的阶差。
9.根据权利要求8所述的芯片状电气部件的制造方法,其特征在于,
所述基底导电层具备基底导电层延长部,该基底导电层延长部覆盖与所述表面电极邻接的所述绝缘基板的所述端部的侧面之上,所述1层以上的镀敷层具备覆盖所述基底导电层延长部的镀敷层延长部,
所述基底导电层延长部的一部分进一步在所述绝缘基板的与所述基板表面相对向的基板背面之上延伸,所述镀敷层延长部的一部分也在所述基板背面之上延伸的所述基底导电层延长部之上延伸。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008-148287 | 2008-06-05 | ||
JP2008148287A JP4498433B2 (ja) | 2008-06-05 | 2008-06-05 | チップ状電気部品及びその製造方法 |
PCT/JP2009/059952 WO2009148009A1 (ja) | 2008-06-05 | 2009-06-01 | チップ状電気部品及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102057448A CN102057448A (zh) | 2011-05-11 |
CN102057448B true CN102057448B (zh) | 2014-03-12 |
Family
ID=41398087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200980120385.2A Expired - Fee Related CN102057448B (zh) | 2008-06-05 | 2009-06-01 | 芯片状电气部件及其制造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8193899B2 (zh) |
JP (1) | JP4498433B2 (zh) |
CN (1) | CN102057448B (zh) |
WO (1) | WO2009148009A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107533889A (zh) * | 2015-04-24 | 2018-01-02 | 釜屋电机株式会社 | 矩形片式电阻器及其制造方法 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8466548B2 (en) | 2011-05-31 | 2013-06-18 | Infineon Technologies Ag | Semiconductor device including excess solder |
JP6285096B2 (ja) | 2011-12-26 | 2018-02-28 | ローム株式会社 | チップ抵抗器、および、電子デバイス |
JP2014135427A (ja) * | 2013-01-11 | 2014-07-24 | Koa Corp | チップ抵抗器 |
CN104347208B (zh) * | 2013-07-31 | 2018-10-12 | 南京中兴新软件有限责任公司 | 一种电阻器制作方法、电阻器及电路 |
JP6258116B2 (ja) * | 2014-04-25 | 2018-01-10 | Koa株式会社 | 抵抗器の製造方法 |
JP6373723B2 (ja) * | 2014-10-31 | 2018-08-15 | Koa株式会社 | チップ抵抗器 |
US9997281B2 (en) | 2015-02-19 | 2018-06-12 | Rohm Co., Ltd. | Chip resistor and method for manufacturing the same |
US10811174B2 (en) * | 2016-12-27 | 2020-10-20 | Rohm Co., Ltd. | Chip resistor and method for manufacturing same |
JP7086985B2 (ja) * | 2017-11-02 | 2022-06-20 | ローム株式会社 | チップ抵抗器 |
JPWO2020009051A1 (ja) * | 2018-07-02 | 2021-07-15 | 北陸電気工業株式会社 | ネットワークチップ抵抗器 |
CN114449727A (zh) * | 2020-10-30 | 2022-05-06 | 碁鼎科技秦皇岛有限公司 | 线路板及其制备方法 |
KR20220121379A (ko) * | 2021-02-25 | 2022-09-01 | 삼성전기주식회사 | 칩 저항 부품 |
JP2022189028A (ja) * | 2021-06-10 | 2022-12-22 | Koa株式会社 | チップ部品 |
JP2022189034A (ja) * | 2021-06-10 | 2022-12-22 | Koa株式会社 | チップ抵抗器およびチップ抵抗器の製造方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4792781A (en) * | 1986-02-21 | 1988-12-20 | Tdk Corporation | Chip-type resistor |
JPS63172401A (ja) | 1987-01-12 | 1988-07-16 | ティーディーケイ株式会社 | チツプ抵抗器、その集合体及びチツプ抵抗器の製造方法 |
JPS63188903A (ja) * | 1987-01-31 | 1988-08-04 | 住友電気工業株式会社 | 薄膜抵抗素子 |
JP3254866B2 (ja) * | 1993-12-21 | 2002-02-12 | 株式会社村田製作所 | 誘電体共振器およびその製造方法 |
TW424245B (en) * | 1998-01-08 | 2001-03-01 | Matsushita Electric Ind Co Ltd | Resistor and its manufacturing method |
JPH11307304A (ja) | 1998-04-20 | 1999-11-05 | Hokuriku Electric Ind Co Ltd | チップ抵抗器及びその製造方法 |
JP2000091101A (ja) * | 1998-09-16 | 2000-03-31 | Matsushita Electric Ind Co Ltd | 抵抗器およびその製造方法 |
AU2002324848A1 (en) * | 2002-09-03 | 2004-03-29 | Vishay Intertechnology, Inc. | Flip chip resistor and its manufacturing method |
JP4119732B2 (ja) * | 2002-11-07 | 2008-07-16 | 松下電器産業株式会社 | 薄膜回路基板及びその製造方法及び薄膜デバイス |
JP3967272B2 (ja) * | 2003-02-25 | 2007-08-29 | ローム株式会社 | チップ抵抗器 |
JP2004288806A (ja) | 2003-03-20 | 2004-10-14 | Matsushita Electric Ind Co Ltd | 多層プリント配線板の製造方法 |
JP2004288808A (ja) * | 2003-03-20 | 2004-10-14 | Matsushita Electric Ind Co Ltd | 抵抗器の製造方法 |
JP2007042953A (ja) * | 2005-08-04 | 2007-02-15 | Rohm Co Ltd | チップ型電子部品 |
JP3983264B2 (ja) * | 2005-09-27 | 2007-09-26 | 北陸電気工業株式会社 | チップ状電気部品の端子構造 |
JP2007189122A (ja) * | 2006-01-16 | 2007-07-26 | Matsushita Electric Ind Co Ltd | チップ形電子部品 |
JP2008084905A (ja) * | 2006-09-26 | 2008-04-10 | Taiyosha Electric Co Ltd | チップ抵抗器 |
-
2008
- 2008-06-05 JP JP2008148287A patent/JP4498433B2/ja not_active Expired - Fee Related
-
2009
- 2009-06-01 US US12/995,867 patent/US8193899B2/en not_active Expired - Fee Related
- 2009-06-01 CN CN200980120385.2A patent/CN102057448B/zh not_active Expired - Fee Related
- 2009-06-01 WO PCT/JP2009/059952 patent/WO2009148009A1/ja active Application Filing
Non-Patent Citations (4)
Title |
---|
JP特开2000-91101A 2000.03.31 |
JP特开2004-28806A 2004.01.29 |
JP特开2007-42953A 2007.02.15 |
JP特开2008-84905A 2008.04.10 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107533889A (zh) * | 2015-04-24 | 2018-01-02 | 釜屋电机株式会社 | 矩形片式电阻器及其制造方法 |
CN107533889B (zh) * | 2015-04-24 | 2019-11-05 | 釜屋电机株式会社 | 矩形片式电阻器及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20110080251A1 (en) | 2011-04-07 |
WO2009148009A1 (ja) | 2009-12-10 |
JP2009295813A (ja) | 2009-12-17 |
CN102057448A (zh) | 2011-05-11 |
US8193899B2 (en) | 2012-06-05 |
JP4498433B2 (ja) | 2010-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102057448B (zh) | 芯片状电气部件及其制造方法 | |
TWI506653B (zh) | 晶片電阻器及其製造方法 | |
CN112005323B (zh) | 晶片电阻器及晶片电阻器的制造方法 | |
JPH1126204A (ja) | 抵抗器およびその製造方法 | |
JP2009295813A5 (zh) | ||
JP2014203862A (ja) | セラミック電子部品およびその製造方法 | |
JP2008218621A (ja) | チップ抵抗器、およびその製造方法 | |
US7907046B2 (en) | Chip resistor and method for producing the same | |
JP2016213352A (ja) | チップ抵抗器 | |
WO2015162858A1 (ja) | チップ抵抗器およびその製造方法 | |
JP6371080B2 (ja) | チップ抵抗器の製造方法 | |
CN103247400A (zh) | 电阻基板及其制造方法 | |
CN107533890B (zh) | 芯片电阻器及其制造方法 | |
US20150189798A1 (en) | Esd protection component | |
JP2017045861A (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
CN102237160A (zh) | 具有低电阻的芯片电阻器及其制造方法 | |
JP2009135286A (ja) | チップ抵抗器及びチップ抵抗器の製造方法 | |
JP5166140B2 (ja) | チップ抵抗器及びその製造方法 | |
CN109263295B (zh) | 热敏打印头及其制备方法 | |
KR100292444B1 (ko) | 칩전자부품및서지업소버의제조방법 | |
CN106205913B (zh) | 覆盖引线型电子部件及其制造方法 | |
CN107481825B (zh) | 贴片电阻器 | |
JP2005191406A (ja) | チップ抵抗器およびその製造方法 | |
TWI602202B (zh) | Highly conductive base metal or alloy low ohmic chip resistor manufacturing method | |
KR101941752B1 (ko) | 알루미늄 말단 전극을 사용한 칩 저항기의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140312 Termination date: 20200601 |
|
CF01 | Termination of patent right due to non-payment of annual fee |