WO2007102281A1 - 炭化ケイ素半導体装置の製造方法および炭化ケイ素半導体装置 - Google Patents
炭化ケイ素半導体装置の製造方法および炭化ケイ素半導体装置 Download PDFInfo
- Publication number
- WO2007102281A1 WO2007102281A1 PCT/JP2007/050454 JP2007050454W WO2007102281A1 WO 2007102281 A1 WO2007102281 A1 WO 2007102281A1 JP 2007050454 W JP2007050454 W JP 2007050454W WO 2007102281 A1 WO2007102281 A1 WO 2007102281A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- silicon carbide
- semiconductor device
- carbide semiconductor
- manufacturing
- plane
- Prior art date
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 63
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 59
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 35
- 239000007789 gas Substances 0.000 claims abstract description 29
- 239000001257 hydrogen Substances 0.000 claims abstract description 29
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 239000011261 inert gas Substances 0.000 claims abstract description 9
- 238000006243 chemical reaction Methods 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 239000001301 oxygen Substances 0.000 claims abstract description 5
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 5
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000003763 carbonization Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 238000000137 annealing Methods 0.000 description 47
- 239000000758 substrate Substances 0.000 description 26
- 239000012298 atmosphere Substances 0.000 description 16
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 14
- 239000002253 acid Substances 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 229910052786 argon Inorganic materials 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- -1 phosphorus ion Chemical class 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000003795 desorption Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004949 mass spectrometry Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0485—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
- H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
- H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/931—Silicon carbide semiconductor
Definitions
- the present invention relates to a method for manufacturing a carbide semiconductor device and a carbide semiconductor device, and more particularly to an insulating film on a (000-1) plane of a carbide semiconductor characterized by an ohmic electrode formation step.
- the present invention relates to a method for manufacturing a silicon carbide semiconductor device having the following:
- Carbide carbide (SiC) has excellent physical properties such as a wide band gap and a high dielectric breakdown strength compared to silicon (Si). Therefore, by using silicon carbide (SiC) as a substrate material, a power semiconductor device having a high breakdown voltage and a low resistance exceeding the limit of silicon (Si) can be manufactured.
- silicon carbide has a feature that, like silicon (Si), an insulating film can be formed by thermal oxidation. For these reasons, it is considered that high breakdown voltage and low on-resistance MOSFETs using silicon carbide (SiC) as the substrate material can be realized, and many R & Ds have been conducted.
- Formation of an ohmic contact is an important technique for reducing the on-resistance of the MOSFET and stabilizing the breakdown voltage structure.
- the activation rate of the p-type impurity element is low for the p-type region, so that it cannot be an ohmic contact by simply depositing metal.
- a technique is used in which a reaction layer of metal and silicon carbide is formed by annealing at iooo ° C in argon.
- this method is used to make an ohmic contact with the p-type region.
- FIG. 8 is a diagram showing the gate voltage dependence of channel mobility in a lateral MOSFET fabricated on a silicon carbide p-type substrate.
- FIGS. 8 (a) and 8 (b) the (0001) plane is used, and the gate oxide film is formed of 1200 ° C. wet acid.
- Fig. 8 (c) and Fig. 8 (d) the (000-1) plane is used and the gate oxide film is formed with 900 ° C wet acid film.
- the ohmic contact with the n-type source / drain region is formed by simply depositing aluminum in FIGS. 8 (a) and 8 (c), and FIGS. 8 (b) and 8 (d) are nickel. After vapor deposition, annealing is performed at 1000 ° C for 2 minutes in an argon atmosphere. The ohmic contact with the p-type region is obtained from the entire back surface of the substrate.
- the channel mobility is as low as 10 cm 2 / Vs regardless of the presence or absence of the omit contactor.
- the gate voltage is increased without the annealing shown in FIG. 8 (c)
- the current between the source and drain increases, and the maximum channel mobility is about 88 cm 2 / Vs.
- the annealing shown in Fig. 8 (d) the channel mobility is zero and no current flows regardless of the gate voltage.
- Non-Patent Document 1 Fukuda et al. Applied Physics Letters, Vol. 84, pp. 2088-2090
- Non-Patent Document 2 Tanimoto et al. Materials Science Forum Vols. 389-393, pp. 879-884 Disclosure of Invention Problems to be solved by the invention
- a metal is deposited on a high concentration layer developed on the (0001) plane and annealed in an inert gas. This method does not affect the channel characteristics even when used in the (0001) plane MOSFET manufacturing process, but when used in the (000-1) plane MOSFET manufacturing process, the channel characteristics are significantly degraded. There was a problem that the method optimized on the (0001) plane could not be applied on the (000-1) plane.
- the present invention forms an insulating film with wet acid in an acid bath process in order to realize a low on-resistance silicon carbide semiconductor device. Insulating on the surface of the carbide carbide semiconductor (000-1) that has been annealed to form an ohmic contact that can reduce ohmic contact resistance with reduced interface state density
- An object of the present invention is to provide a method for manufacturing a semiconductor device having a film and a semiconductor device.
- the present invention employs the following means in order to solve the above problems.
- the thermal oxidation is performed in a gas containing at least oxygen and moisture on the (000-1) plane of the carbide semiconductor and the (000-1) plane of the carbide semiconductor.
- a method for manufacturing a silicon carbide semiconductor device comprising a step of forming a reaction layer of metal and a carbide carbide, wherein the heat treatment is performed in a mixed gas of an inert gas and hydrogen. It is a manufacturing method of a key semiconductor device.
- the insulating film is formed so as to be thermally oxidized in the gas containing at least oxygen and moisture so as to be in contact with the (000-1) plane of the carbide semiconductor.
- the method of manufacturing a carbonized silicon semiconductor device is characterized in that the forming step is at least a part of the step of forming a gate insulating film.
- a third aspect of the invention is a method for manufacturing a silicon carbide semiconductor device according to the first or second aspect of the invention, wherein the temperature of the heat treatment is in a range of 800 ° C. or higher and 1000 ° C. or lower. is there.
- the invention of claim 4 is characterized in that, in any one of the inventions of claims 1 to 3, the hydrogen concentration in the mixed gas of the inert gas and hydrogen is in the range of 1% to 20%.
- the invention of claim 5 is the invention according to any one of claims 1 to 4, characterized in that the off angular force from the (000-1) plane of the carbide semiconductor is 1 degree from the SO degree. This is a method for manufacturing a carbonized silicon semiconductor device.
- the invention of claim 6 is a silicon carbide semiconductor device manufactured according to any one of claims 1 to 5 and claim 5, and the hydrogen concentration force in the insulating film X 10 19 cnf 3 or more IX
- the silicon carbide semiconductor device is characterized by being in a range of 10 22 cnf 3 or less.
- the insulating film is formed by wet acid, and the insulating film and the silicon carbide are formed.
- ohmic contact annealing is performed in a gas containing hydrogen, so that the interface state between the insulating film and the carbonized carbon is terminated, and hydrogen is contained in the annealed film. Since desorption can be suppressed, high channel mobility can be obtained, and ohmic contact can be reduced, so that a low on-resistance silicon carbide semiconductor device can be manufactured.
- FIG. 1 is a diagram showing a configuration of a MOS capacitor according to the present invention.
- FIG. 2 is a diagram showing the interface state density distribution obtained from the measurement results of the MOS capacitor according to the present invention shown in FIG. 1 and the MOS capacitor fabricated for comparison with the MOS capacitor of the present invention. is there.
- FIG. 3 is a cross-sectional view for explaining a method of manufacturing a MOSFET on a silicon carbide (000-1) surface according to the present invention.
- FIG. 4 Electric field of the carbide carbide MOSFET manufactured by the method of manufacturing the carbide carbide MOSFET shown in FIG. 3 and the process of FIG. 3 (h) in FIG. It is a figure which shows the gate voltage dependence of an effect channel mobility.
- FIG. 5 Field effect channel in a silicon carbide MOSFET manufactured using annealing temperature as a parameter in the annealing process in the forming gas (He + 3.4% H2) of FIG. 3 (h) in FIG. It is a figure which shows the gate voltage dependence of the cell mobility.
- FIG. 6 In the annealing process in the forming gas (He + 3.4% H2) of Fig. 3 (h) in Fig. 3, the top to the p-type region when the temperature of the forming gas annealing is changed. It is a figure which shows the result of having measured the Mic contact resistance with the TLM structure.
- FIG. 7 The amount of hydrogen element in the vicinity of the interface between the oxide film and the silicon carbide substrate in the silicon carbide MOSFET manufactured by the method for manufacturing the silicon carbide MOSFET shown in FIG. It is a figure which shows the result measured by analysis.
- FIG. 8 is a diagram showing the gate voltage dependence of field-effect channel mobility in a lateral MOSFET fabricated on a silicon carbide p-type substrate.
- FIGS. 1 and 2 A first embodiment of the present invention will be described with reference to FIGS. 1 and 2.
- FIG. 1 is a diagram showing a configuration of a MOS capacitor according to the present invention.
- This MOS capacitor is manufactured as follows.
- n of donor density 1 X 10 16 cnf 3 on n-type 4H-SiC (OOO-l) substrate 1 ((000-1) surface force 0 to 8 degrees off substrate, preferably 0 to 1 degree off substrate)
- a type epitaxial film 2 is grown.
- the 4H-SiC substrate alone or the 4H-SiC substrate and the epitaxial film together is called a 4H-SiC semiconductor.
- wet acid at 900 ° C is performed for 120 minutes to form an insulating film 3 having a thickness of 50 and cooled to room temperature.
- the atmosphere during cooling may be an inert gas such as argon or nitrogen.
- Wet atmosphere force Switching to inert gas may be performed for about 30 minutes before the start of cooling.
- argon gas or forming gas He + 1-20% H, or preferably He + 1 preferably He
- a MOS capacitor comprising an A1 back electrode 5 in which a dot-like A1 gate electrode 4 was deposited on the film 3 and A1 was deposited on the entire back surface was fabricated. Capacitance-voltage measurement was performed between the front and back surfaces using a C-V meter 6 to investigate the influence of the annealing atmosphere on the interface state density of the oxide film.
- FIG. 2 shows the measured interface state density distribution of the MOS capacitor according to the present invention shown in FIG. 1 and the MOS capacitor produced for comparison with the MOS capacitor according to the present invention.
- the interface state density of the MOS capacitor annealed in the argon gas of FIG. 2 (b) is significantly increased compared to the non-annealed MOS capacitor of FIG. 2 (a).
- the increase in the interface state density is extremely small for the MOS capacitor annealed in the forming gas in Fig. 2 (c).
- the low interface state obtained by the wet acid is obtained by performing annealing of the oxide film formed by the wet acid in an atmosphere containing hydrogen. It can be seen that the increase in density due to annealing can be suppressed.
- FIG. 3 is a cross-sectional view for explaining a method of manufacturing a MOSFET on a silicon carbide (000-1) surface according to the present invention.
- a p-type 4H-SiC (000-l) substrate 7 (0-8 degree substrate from the (000-1) plane, preferably 0 degree off substrate).
- a p-type epitaxy film 8 with an acceptor density of 1 X 10 16 cm— 3 is grown.
- the 4H-SiC substrate alone or the 4H-SiC substrate and the epitaxial film together are called a 4H-SiC semiconductor.
- a SiO film having a thickness of 1 is deposited on the surface of the p-type epitaxial film 8 by a low pressure CVD method, and a mask 9 is formed by pattern scanning by photolithography.
- phosphorus ions 10 are ion-implanted at a substrate temperature of 500 ° C., an acceleration energy of 40 keV and 250 keV in multiple stages, and an implantation amount of 2 ⁇ 10 2 ° cm ⁇ 3 .
- the mask 9 is removed, a SiO film having a thickness of lum is deposited on the surface by a low pressure CVD method, and a mask 11 is formed by pattern checking by photolithography. So
- aluminum ions 12 are ion-implanted at a substrate temperature of 500 ° C., an acceleration energy of 40 keV and 200 keV in multiple stages, and an implantation amount of 2 ⁇ 10 2 ° cm ⁇ 3 .
- the mask 11 is removed, and active annealing is performed at 1600 ° C. for 5 minutes in an argon atmosphere to form the drain region 13, the source region 14, and the ground region 15. Form.
- a field oxide film 16 having a thickness of 0.5 ⁇ m is deposited by a low pressure CVD method, and an active region 17 is formed by photolithography and wet etching.
- thermal oxidation is performed in a 900 ° C. wet atmosphere to form a gate insulating film 18 having a thickness of 50 nm.
- Polycrystalline silicon is deposited on the gate insulating film 18 to a thickness of 0.3 ⁇ m by a low pressure CVD method, and the gate electrode 19 is formed by pattern check by photolithography.
- contact holes are formed on the drain region 13, the source region 14 and the ground region 15 by photolithography and hydrofluoric acid etching, and 10 nm thick aluminum and 60 nm thick are further formed thereon.
- Nickel is deposited and patterned by lift-off to form contact metal 20.
- the forming gas He + 1 20% H, or preferably He
- Annealing is performed in 1 minute to form a contact metal 20 and a reaction layer 21 of silicon carbide.
- Electrode 23 is formed.
- FIG. 4 shows a structure of the silicon carbide MOSFET manufactured by the method for manufacturing the silicon carbide MOSFET shown in FIG. 3 and the silicon carbide MOSFET manufactured by using the process of FIG. 3 (h) in FIG. It is a figure which shows the gate voltage dependence of channel mobility.
- Fig. 4 (a) shows the case where an ohmic contact is formed without annealing in the process of Fig. 3 (h), and the ohmic contact in the p-type region is also applied with the substrate back surface force.
- Fig. 3 (h) shows the case where annealing was performed in the forming gas in Fig. 3 (h), and
- Fig. 4 (c) shows that annealing was performed in argon instead of the forming gas in the step of Fig. 3 (h).
- Fig. 4 (d) shows the result when annealing was performed in argon in the process of Fig. 3 (h), and after annealing to the same temperature in the forming gas after lowering to room temperature. is there
- the channel mobility is as high as about 88cm 2 / Vs, which is a maximum value!
- annealing is performed with argon gas in c
- no drain current flows. This is because hydrogen was desorbed due to a force annealing that increased the channel mobility by terminating the interface state with wet acid.
- the channel mobility is 70 cm 2 / Vs at the maximum, and the annealing atmosphere with less degradation of channel mobility is less than that without annealing.
- the level force detachment can be suppressed.
- the maximum is about 25 cm 2 / Vs, which is about one-third of (a), and if it is annealed in a hydrogen-free atmosphere after gate oxidation. After that, even if annealing is performed in a hydrogen-containing atmosphere, it does not return to the original state.
- the ohmic contact annealing is performed after the gate oxide film is formed with the wet acid film.
- FIG. 5 shows the channel mobility gate in a silicon carbide MOSFET manufactured using the annealing temperature as a parameter in the annealing process in the forming gas (He + 3.4% H2) of FIG. 3 (h) in FIG. It is a figure which shows voltage dependence.
- Fig. 5 (a) when ohmic contact is formed without annealing, and when the ohmic contact in the p-type region is taken from the back side of the substrate, Fig. 5 (b) is 1000 ° C and Fig. 5 (c) Fig. 5 (d) shows the results of annealing in forming gas at 900 ° C.
- Annealing at 1000 ° C shows a maximum channel mobility of about 70 cm 2 / Vs, and a lower channel temperature further increases the channel mobility. This shows that the annealing temperature is preferably as low as 1000 ° C or less.
- ohmic contact annealing in a hydrogen-containing atmosphere is performed at 1000 ° C. or lower in the MOSFET manufacturing process on the (000-1) plane.
- FIG. 6 is a graph showing the difference in the p-type region when the forming gas annealing temperature is changed in the annealing process in the forming gas (He + 3.4% H2) of FIG. 3 (h) in FIG.
- FIG. 5 is a diagram showing the results of measuring the Mick contact resistance with a TLM structure.
- Measurement sample the aluminum ion implanted as an implantation amount 2 X 10 2 ° cm- 3 substrate temperature 500 ° C, in a multi-stage acceleration energy 40keV ⁇ 200keV the first n-type 4H-SiC (000-l) substrate, 1 Active annealing was performed at 600 ° C for 5 minutes. After that, a contact metal such as a laminated structure of aluminum and nickel is deposited and subjected to pattern caloe. A pad electrode was formed thereon.
- the contact resistance does not depend on the annealing temperature at 800 ° C or higher, but the contact resistance rapidly increases when annealing at 700 ° C. I understand that. From this, the forming gas annealing temperature for forming good ohmic contact to the p-type region should be 800 ° C or higher!
- the ohmic contact annealing in the hydrogen-containing atmosphere on the (000-1) plane is performed at 800 ° C. or higher, so that the contact resistance is low.
- the ohmic contact that we have was realized.
- FIG. 7 shows the amount of hydrogen element in the vicinity of the interface between the oxide film and the silicon carbide substrate in the silicon carbide MOSFET manufactured by the method for manufacturing the silicon carbide MOSFET shown in FIG. It is the result measured by ion mass spectrometry. It can be seen that the hydrogen concentration in the vicinity of the interface is about 1 X 10 21 cm "3, which contains a larger amount of hydrogen than other regions.
- the ohmic contact anneal is formed in a hydrogen-containing atmosphere after the gate oxide film is formed with wet acid. It can be seen that a large amount of hydrogen can be contained at the interface between the oxide film and the silicon carbide by carrying out the atmosphere.
- the invention of the present embodiment has a force described by taking a method of manufacturing a lateral MOSFET as an example of a silicon carbide MOSFET.
- the invention is not limited to this.
- the present invention can be applied to a semiconductor device, and the same effect can be achieved. Therefore, the present invention can be applied to various semiconductor device manufacturing methods without departing from the scope of the invention described in the claims.
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
オーミックコンタクト抵抗が低減できるようなオーミックコンタクト形成のためのアニール処理を施した、炭化ケイ素(000-1)面上に絶縁膜を有する半導体装置の製造方法および半導体装置を提供する。
炭化ケイ素半導体の(000-1)面8上に、少なくとも酸素と水分を含むガス中で熱酸化し前記炭化ケイ素半導体の(000-1)面8上に接するように絶縁膜18を形成する工程と、絶縁膜18の一部を除去し開口部を形成する工程と、開口部の少なくとも一部にコンタクトメタル20を堆積する工程と、熱処理によりコンタクトメタル20と炭化ケイ素の反応層21を形成する工程とを有する炭化ケイ素半導体装置の製造方法において、前記熱処理を不活性ガスと水素の混合ガス中にて実施することを特徴とする炭化ケイ素半導体装置の製造方法である。
Description
明 細 書
炭化ケィ素半導体装置の製造方法および炭化ケィ素半導体装置 技術分野
[0001] 本発明は、炭化ケィ素半導体装置の製造方法および炭化ケィ素半導体装置に係り 、特に、ォーミック電極形成工程に特徴を有する、炭化ケィ素半導体の (000-1)面上 に絶縁膜を有する炭化ケィ素半導体装置の製造方法および炭化ケィ素半導体装置 に関する。
背景技術
[0002] 炭化ケィ素 (SiC)は、シリコン (Si)と比較して、バンドギャップが広ぐ絶縁破壊強度 が大きいなどの優れた物性を有する。したがって、炭化ケィ素 (SiC)を基板材料とし て用いることにより、シリコン (Si)の限界を超えた高耐圧で低抵抗の電力用半導体装 置が作製できる。
また、炭化ケィ素 (SiC)には、シリコン (Si)と同様に、熱酸化によって絶縁膜を形成 できるという特徴がある。これらの理由から、炭化ケィ素 (SiC)を基板材料とした高耐 圧で低オン抵抗の MOSFETが実現できると考えられ、数多くの研究開発が行われて いる。
[0003] これまでの MOSFET開発は、結晶性が良く比較的安価なェピタキシャルウェハが存 在して 、たことから(0001)面にて行われてきた。しかしながらこの面上では MOS界面 のチャネルの移動度が低ぐ低オン抵抗ィ匕が困難となっている。これに対して、非特 許文献 1に開示されているように、(0001)面の裏面である(000-1)面では MOS界面の チャネル移動度が熱酸ィ匕の雰囲気に大きく影響され、ウエット雰囲気で酸ィ匕すると (0 001)面よりも高 ヽ値を示すと報告されて 、る。従ってこの面を用いれば低オン抵抗の MOSFETが実現できると期待されて!、る。
[0004] 炭化ケィ素 MOSFETのオン抵抗を低減し耐圧構造を安定にするためには、ォーミツ クコンタクトの形成が重要な技術となって 、る。特に p型領域に対しては p型不純物元 素の活性化率が低 、ため、金属を堆積しただけではォーミックコンタクトとはならな ヽ 。一般的には、例えば、非特許文献 2に開示されているように、金属を蒸着した後に
アルゴン中にて iooo°cでァニールして金属と炭化ケィ素の反応層を形成する技術が 用いられている。また、縦型 MOSFETのように表面の微小なコンタクトホールから n型 と P型の両方力 ォーミックコンタクトを形成する半導体装置では、 p型領域とのォーミ ックコンタクトが取れるこの方法が用いられて 、る。
[0005] 図 8は炭化ケィ素 p型基板上に作製した横型 MOSFETにおけるチャネル移動度の ゲート電圧依存性を示す図である。
図 8(a)と図 8(b)は、(0001)面を用い、ゲート酸ィ匕膜を 1200°Cのウエット酸ィ匕で形成し ている。図 8(c)と図 8(d)は、(000-1)面を用い、ゲート酸ィ匕膜を 900°Cのウエット酸ィ匕で 形成している。 n型ソース'ドレイン領域とのォーミックコンタクトは、図 8(a)と図 8(c)は、 アルミニウムを蒸着するのみで形成し、図 8(b)と図 8(d)は、ニッケルを蒸着した後アル ゴン雰囲気にて 1000°Cで 2分間ァニールして形成している。 p型領域とのォーミックコ ンタクトは基板裏面の全面より得ている。特性は、まず (0001)面上ではォーミツタコン タクトァニールの有無に関わらず、 10 cm2/Vs程度の低いチャネル移動度を示してい る。一方 (000-1)面では、図 8(c)のァニール無ではゲート電圧を増加させると、ソース. ドレイン間の電流が増大し、チャネル移動度が最大で約 88 cm2/Vsと高い値を示すの に対して、図 8(d)のァニール有ではゲート電圧に関わらず、チャネル移動度がゼロと 電流が全く流れていない。
[0006] このように(0001)面上では MOSFETのチャネル特性がォーミックコンタクトァニール に影響されないのに対して、(000-1)面ではァニールによってチャネル特性が著しく 劣化し、(0001)面上で最適化された手法が (000- 1)面では適用できないという問題を 生じる。
この原因は、詳細は不明であるが、ウエット雰囲気で酸化すると、(0001)面よりも (000 -1)面の方で水素が界面準位を終端する効率が高ぐそれによつてチャネル移動度 が高くなる反面、その後に不活性ガス中でァニールすると水素が界面準位力 容易 に脱離してしまうためと考えられる。
[0007] 非特許文献 1 : Fukuda et al. Applied Physics Letters, Vol. 84, pp. 2088〜2090
非特許文献 2 : Tanimoto et al. Materials Science Forum Vols. 389-393, pp. 879-884 発明の開示
発明が解決しょうとする課題
[0008] 上述のごとぐ炭化ケィ素基板上へのォーミックコンタクト形成法において、これまで (0001)面上で開発された、高濃度層上に金属を堆積し不活性ガス中でァニールする という手法は、(0001)面の MOSFET製造過程に用いてもチャネル特性に影響を与え ないのに対して、(000-1)面の MOSFET製造過程に用いると、チャネル特性を著しく 劣化させてしま 、、(0001)面上で最適化された手法が (000-1)面では適用できな 、と いう問題が生じた。
[0009] 本発明は、上記の問題に鑑み、低オン抵抗の炭化ケィ素半導体装置を実現するた めに、酸ィ匕工程で絶縁膜をウエット酸ィ匕で形成し、絶縁膜と炭化ケィ素の界面準位 密度を低減した状態で、ォーミックコンタクト抵抗が低減できるようなォーミツタコンタク ト形成のためのァニール処理を施した、炭化ケィ素半導体 (000-1)面上に絶縁膜を有 する半導体装置の製造方法および半導体装置を提供することにある。
課題を解決するための手段
[0010] 本発明は、上記の課題を解決するために、下記の手段を採用した。
請求項 1の発明は、炭化ケィ素半導体の (000-1)面上に、少なくとも酸素と水分を含 むガス中で熱酸ィ匕し前記炭化ケィ素半導体の (000-1)面上に接するように絶縁膜を 形成する工程と、該絶縁膜の一部を除去し開口部を形成する工程と、該開口部の少 なくとも一部にコンタクトメタルを堆積する工程と、熱処理により前記コンタクトメタルと 炭化ケィ素の反応層を形成する工程とを有する炭化ケィ素半導体装置の製造方法 にお 、て、前記熱処理を不活性ガスと水素の混合ガス中にて実施することを特徴と する炭化ケィ素半導体装置の製造方法である。
請求項 2の発明は、請求項 1の発明において、前記少なくとも酸素と水分を含むガ ス中で熱酸ィ匕し前記炭化ケィ素半導体の (000-1)面上に接するように絶縁膜を形成 する工程が、ゲート絶縁膜を形成する工程の少なくとも一部であることを特徴とする炭 化ケィ素半導体装置の製造方法である。
請求項 3の発明は、請求項ほたは請求項 2の発明において、前記熱処理の温度が 800°C以上 1000°C以下の範囲であることを特徴とする炭化ケィ素半導体装置の製造 方法である。
請求項 4の発明は、請求項 1ないし請求項 3のいずれ力 1つの発明において、前記 不活性ガスと水素の混合ガス中の水素濃度が 1%以上 20%以下の範囲であることを 特徴とする炭化ケィ素半導体装置の製造方法である。
請求項 5の発明は、請求項 1ないし請求項 4のいずれか 1つの発明において、前記 炭化ケィ素半導体の (000- 1)面からのオフ角力 SO度から 1度であることを特徴とする炭 化ケィ素半導体装置の製造方法である。
請求項 6の発明は、請求項 1な!、し請求項 5の 、ずれか 1つの発明によって製造さ れた炭化ケィ素半導体装置において、絶縁膜中の水素濃度力 X 1019cnf 3以上 I X 1022cnf3以下の範囲であることを特徴とする炭化ケィ素半導体装置である。
発明の効果
[0011] 本発明によれば、(000-1)面上での炭化ケィ素半導体装置の製造過程にぉ 、て、ゥ エツト酸ィ匕により絶縁膜を形成し、絶縁膜と炭化ケィ素の界面準位を水素で終端した 後に、ォーミックコンタクトァニールを水素を含むガス中で行うことにより、絶縁膜と炭 化ケィ素との界面準位を終端して 、る水素がァニール中に脱離するのを抑制できる ため、高いチャネル移動度が得られ、且つォーミックコンタクトが低減できるため、低 オン抵抗の炭化ケィ素半導体装置の製造が可能となる。
図面の簡単な説明
[0012] [図 1]本発明に係る MOSキャパシタの構成を示す図である。
[図 2]図 1に示す本発明に係る MOSキャパシタと本発明の MOSキャパシタと対比する ために作製された MOSキャパシタとの測定結果カゝら得られた界面準位密度分布を示 す図である。
[図 3]本発明の炭化ケィ素 (000- 1)面上への MOSFETの製造方法を説明するための 断面図である。
[図 4]図 3に示した炭化ケィ素 MOSFETの製造方法によって作製された炭化ケィ素 M OSFETと図 3における図 3 (h)の工程を異にして作製された炭化ケィ素 MOSFETの電 界効果チャネル移動度のゲート電圧依存性を示す図である。
[図 5]図 3の図 3(h)のフォーミングガス(He+3.4%H2)中でのァニール工程において、ァ ニール温度をパラメータとして製造した炭化ケィ素 MOSFETにおける電界効果チヤネ
ル移動度のゲート電圧依存性を示す図である。
[図 6]図 3の図 3(h)のフォーミングガス(He+3.4%H2)中でのァニール工程において、フ ォーミングガスァニールの温度を変えたときの p型領域へのォーミックコンタクト抵抗を TLM構造にて測定した結果を示す図である。
[図 7]図 3に示した炭化ケィ素 MOSFETの製造方法によって作製された炭化ケィ素 M OSFETにお 、て、酸化膜と炭化ケィ素基板との界面近傍の水素元素量を 2次イオン 質量分析によって測定した結果を示す図である。
[図 8]炭化ケィ素 p型基板上に作製した横型 MOSFETにおける電界効果チャネル移 動度のゲート電圧依存性を示す図である。
符号の説明
1 n型 4H- SiC(000- 1)基板
2 n型ェピタキシャル膜
3 絶縁膜
4 A1ゲート電極
5 A1裏面電極
6 C- Vメーター
7 p型 4H-SiC(000-l)基板
8 p型ェピタキシャル膜
9 マスクリンィ才ン
10 リンイオン
11 マスク
12 アルミニウムイオン
13 ドレイン領域
14 ソース領域
15 グラウンド領域
16 フィールド酸ィ匕膜
17 アクティブ領域
18 ゲート絶縁膜
19 ゲート電極
20 コンタクトメタノレ
21 反応層
22 パッド電極
23 裏面電極
発明を実施するための最良の形態
[0014] 本発明の第 1の実施形態を図 1および図 2を用いて説明する。
図 1は、本発明に係る MOSキャパシタの構成を示す図である。
この MOSキャパシタは次のようにして作製される。
まず、 n型 4H- SiC(OOO-l)基板 1 ( (000-1)面力 0〜8度オフ基板、好ましくは 0〜1 度オフ基板)上にドナー密度 1 X 1016cnf 3の n型ェピタキシャル膜 2を成長させる。なお 、 4H-SiC基板単体、あるいは 4H-SiC基板とェピタキシャル膜を併せて 4H-SiC半導 体と呼ぶ。
4H-SiC半導体を洗浄した後に 900°Cのウエット酸ィ匕を 120分間にわたり行い厚さ 50 應の絶縁膜 3を形成し、室温まで冷却する。冷却中の雰囲気は例えばアルゴンゃ窒 素などの不活性ガスでもよぐまたウエット雰囲気力 不活性ガスへの切り替えは冷却 開始の 30分程度前力も行ってもよい。室温まで冷却した後、アルゴンガスまたはフォ 一ミングガス(He+1〜20%H、または好ましくは He+1 に好ましくは He
2 〜4%H、または特
2
+3.4%H )中にて 900°Cで 2分間保持、昇降温時間 1分でァニールする。その後、絶縁
2
膜 3上にドット状の A1ゲート電極 4を蒸着し、裏面には全面に A1を蒸着した A1裏面電極 5からなる MOSキャパシタを作製した。表面と裏面の間で C-Vメーター 6を用いて容量 -電圧測定を行い、酸ィ匕膜の界面準位密度に及ぼすァニールの雰囲気の影響につ いて調べた。
[0015] 図 2は、図 1に示す本発明に係る MOSキャパシタと、本発明に係る MOSキャパシタと 対比するために作製された MOSキャパシタとの測定結果力 得られた界面準位密度 分布を示す図である。
同図に示すように、図 2(a)のァニール無しの MOSキャパシタに比べて、図 2(b)のァ ルゴンガス中でァニールした MOSキャパシタでは界面準位密度が大幅に増加してい
るのに対して、図 2(c)のフォーミングガス中でァニールした MOSキャパシタでは界面 準位密度の増加は極めて小さい。
このように、上記の測定結果から明らかなように、ウエット酸ィ匕によって形成した酸ィ匕 膜のァニールを水素を含む雰囲気で行うことにより、ウエット酸ィ匕によって得られた低 い界面準位密度がァニールによって増加するのを抑制できることがわかる。
次に、本発明の第 2の実施形態を図 3ないし図 6を用いて説明する。
図 3は本発明に係る炭化ケィ素 (000- 1)面上への MOSFETの製造方法を説明する ための断面図である。
まず、図 3(a)に示すように、 p型 4H-SiC(000-l)基板 7 ( (000-1)面から0 8度ォフ基 板、好ましくは 0 1度オフ基板)上にァクセプター密度 1 X 1016cm— 3の p型ェピタキシ ャル膜 8を成長させる。なお、 4H-SiC基板単体、あるいは 4H-SiC基板とェピタキシャ ル膜を併せて 4H-SiC半導体と呼ぶ。
次いで、図 3(b)に示すように、 p型ェピタキシャル膜 8の表面上に減圧 CVD法により 厚さ 1 の SiO膜を堆積し、フォトリソグラフィによりパターンカ卩ェしてマスク 9を形成す
2
る。その後、例えば、リンイオン 10を基板温度 500°C、加速エネルギー 40keV 250ke Vの多段、注入量 2 X 102°cm— 3でイオン注入する。
次いで、図 3(c)に示すように、マスク 9を除去し表面上に減圧 CVD法により厚さ lum の SiO膜を堆積し、フォトリソグラフィによりパターンカ卩ェしてマスク 11を形成する。そ
2
の後、例えば、アルミニウムイオン 12を基板温度 500°C、加速エネルギー 40keV 200 keVの多段、注入量 2x102°cm— 3でイオン注入する。
その後、図 3(d)に示すように、マスク 11を除去しアルゴン雰囲気中にて 1600°Cで 5分 間にわたる活性ィ匕ァニールを行ってドレイン領域 13、ソース領域 14、およびグラウンド 領域 15を形成する。
次いで、図 3(e)に示すように、減圧 CVD法により厚さ 0.5umのフィールド酸化膜 16を 堆積し、フォトリソグラフィとウエットエッチングによりアクティブ領域 17を形成する。 次いで、図 3(1)に示すように、 900°Cのウエット雰囲気にて熱酸化し、厚さ 50nmのゲ ート絶縁膜 18を形成する。ゲート絶縁膜 18上には、減圧 CVD法によって多結晶シリコ ンを 0.3umの厚さで堆積し、フォトリソグラフィによりパターンカ卩ェしてゲート電極 19を
形成する。
次いで、図 3(g)に示すように、フォトリソグラフィとフッ酸エッチングによりドレイン領域 13、ソース領域 14およびグラウンド領域 15上にコンタクトホールを形成し、その上から 厚さ 10nmのアルミニウムとさらに 60nmのニッケルが蒸着されリフトオフによりパターン 加工されてコンタクトメタル 20を形成する。
次いで、図 3(h)に示すように、フォーミングガス(He+1 20%H、または好ましくは He
2
+1 4%H、または特に好ましくは He+3.4%H )中にて、 1000°Cで 2分間保持、昇降温
2 2
時間 1分でァニールし、コンタクトメタル 20と炭化ケィ素の反応層 21を形成する。
次いで、図 3(0に示すように、表面にアルミニウムを 300 蒸着しフォトリソグラフィとリ ン酸エッチングによりゲート電極 19および反応層 21上にパッド電極 22を形成し、裏面 にアルミニウムを lOOnm蒸着し裏面電極 23を形成する。
[0017] 図 4は、図 3に示した炭化ケィ素 MOSFETの製造方法によって作製された炭化ケィ 素 MOSFETと図 3における図 3 (h)の工程を異にして作製された炭化ケィ素 MOSFET のチャネル移動度のゲート電圧依存性を示す図である。
同図において、図 4 (a)は図 3(h)の工程においてァニールをせずにォーミックコンタ タトを形成し、 p型領域のォーミックコンタクトを基板裏面力も取った場合であり、図 4(b) は図 3(h)の工程においてフォーミングガス中でァニールを行った場合、図 4(c)は図 3(h )の工程にお!ヽてァニールをフォーミングガスではなくアルゴン中にて行った場合、図 4(d)は図 3(h)の工程においてァニールをアルゴン中で行い、ー且室温に下がった後 に再びフォーミングガス中にて同じ温度でァニールした場合の結果を示すものである
[0018] 図 4(a)のァニールを行わなカゝつた場合は、チャネル移動度は最大で約 88cm2/Vsと 高!ヽ値を示して!/、るのに対して、図 4(c)のアルゴンガスでァニールを行った場合はド レイン電流が全く流れていない。これは、ウエット酸ィ匕で水素が界面準位を終端する ことによってチャネル移動度が高くなる力 ァニールをしたために水素が脱離したこと による。これに対して図 4(b)のフォーミングガス中でァニールを行った場合はチャネル 移動度が最大で 70cm2/Vsとァニールをしない場合に比べてチャネル移動度の劣化 が少なぐァニール雰囲気が水素を含有することによってァニール中に水素が界面
準位力 脱離するのを抑制できることが分かる。また、図 4(d)では最大で約 25cm2/Vs と (a)に比べて 3分の 1程度となっており、ゲート酸ィ匕後に水素を含有しない雰囲気で ー且ァニールしてしまうと、その後に水素含有雰囲気でァニールしても元の状態に戻 らないことがわかる。
[0019] このように本発明の炭化ケィ素 (000-1)面上での MOSFET製造方法によれば、ゲー ト酸ィ匕膜をウエット酸ィ匕で形成した後にォーミックコンタクトァニールを水素含有雰囲 気で行うことにより、ゲート酸ィ匕の際に界面準位を終端した水素がァニールによって 脱離することを抑制でき、高 、チャネル移動度が実現することができる。
[0020] 図 5は、図 3の図 3(h)のフォーミングガス(He+3.4%H2)中でのァニール工程において 、ァニール温度をパラメータとして製造した炭化ケィ素 MOSFETにおけるチャネル移 動度のゲート電圧依存性を示す図である。
図中図 5(a)はァニールをせずにォーミックコンタクトを形成し、 p型領域のォーミック コンタクトを基板裏面から取った場合、図 5(b)は 1000°C、図 5(c)は 900°C、図 5(d)は 800 °Cでフォーミングガス中にてァニールを行った場合の結果である。 1000°Cでァニール すると最大で約 70cm2/Vsと高 、チャネル移動度を示し、ァニール温度を下げるとチヤ ネル移動度がさらに上昇している。これよりァニール温度は 1000°C以下の低温で行う のが望ましいことがわかる。
[0021] このように本発明の炭化ケィ素 MOSFETによれば、(000-1)面上での MOSFET製造 過程において、水素含有雰囲気でのォーミックコンタクトァニールを 1000°C以下で行 うことにより、ゲート酸ィ匕の際に界面準位を終端した水素がァニールによって脱離す るのを効果的に抑制でき、高いチャネル移動度を実現することができる。
[0022] 図 6は、図 3の図 3(h)のフォーミングガス(He+3.4%H2)中でのァニール工程において 、フォーミングガスァニールの温度を変えたときの p型領域へのォーミックコンタクト抵 抗を TLM構造にて測定した結果を示す図である。
測定用試料は、まず n型 4H-SiC(000-l)基板にアルミニウムイオンを基板温度 500°C 、加速エネルギー 40keV〜200keVの多段で注入量 2 X 102°cm— 3としてイオン注入し、 1 600°Cで 5分間の活性ィ匕ァニールを行った。その後、アルミニウムとニッケルの積層構 造カゝらなるコンタクト金属を堆積しパターンカロェを施し、フォーミングガス中にてァ-
ールを行い、その上にパッド電極を形成した。
[0023] 図 6の測定結果に示すように、 800°C以上では接触抵抗はァニール温度に対して依 存性が見られないが、 700°Cでァニールすると接触抵抗が急激に上昇しているのが わかる。これより、 p型領域へ良好なォーミックコンタクトを形成するためのフォーミング ガスァニール温度は 800°C以上が適すると!、える。
このように本発明の炭化ケィ素 MOSFETによれば、(000-1)面上での水素含有雰囲 気でのォーミックコンタクトァニールを 800°C以上で行うため、低 、接触抵抗を有する ォーミックコンタクトが実現できた。
[0024] 図 7は、図 3に示した炭化ケィ素 MOSFETの製造方法によって作製された炭化ケィ 素 MOSFETにお 、て、酸化膜と炭化ケィ素基板との界面近傍の水素元素量を 2次ィ オン質量分析によって測定した結果である。界面近傍の水素濃度は約 1 X 1021cm" 3と、他の領域に比べて多量の水素が含まれて 、るのが分かる。
このように本発明の炭化ケィ素 (000- 1)面上での MOSFET製造方法によれば、ゲー ト酸ィ匕膜をウエット酸ィ匕で形成した後にォーミックコンタクトァニールを水素含有雰囲 気で行うことにより、酸ィ匕膜と炭化ケィ素の界面に多量の水素を含有できることが分 かる。
[0025] 以上のごとぐ本実施形態の発明は、炭化ケィ素 MOSFETとして横型 MOSFETの製 造方法を例にして説明した力 これに限定されるものではなぐ縦型 MOSFETなど高 耐圧化構造を有する半導体装置にも適用可能であり、同様の効果を奏することがで きる。したがって、特許請求の範囲に記載された本発明を逸脱しない範囲で、種々の 半導体装置の製造方法に適用可能である。
Claims
[1] 炭化ケィ素半導体の (000-1)面上に、少なくとも酸素と水分を含むガス中で熱酸ィ匕 し前記炭化ケィ素半導体の (000-1)面上に接するように絶縁膜を形成する工程と、該 絶縁膜の一部を除去し開口部を形成する工程と、該開口部の少なくとも一部にコンタ タトメタルを堆積する工程と、熱処理により前記コンタクトメタルと炭化ケィ素の反応層 を形成する工程とを有する炭化ケィ素半導体装置の製造方法において、
前記熱処理を不活性ガスと水素の混合ガス中にて実施することを特徴とする炭化 ケィ素半導体装置の製造方法。
[2] 前記少なくとも酸素と水分を含むガス中で熱酸ィ匕し前記炭化ケィ素半導体の (000- 1)面上に接するように絶縁膜を形成する工程が、ゲート絶縁膜を形成する工程の少 なくとも一部であることを特徴とする請求項 1に記載の炭化ケィ素半導体装置の製造 方法。
[3] 前記熱処理の温度が 800°C以上 1000°C以下の範囲であることを特徴とする請求項 1 または請求項 2に記載の炭化ケィ素半導体装置の製造方法。
[4] 前記不活性ガスと水素の混合ガス中の水素濃度が 1%以上 20%以下の範囲である ことを特徴とする請求項 1ないし請求項 3のいずれか 1つの請求項に記載の炭化ケィ 素半導体装置の製造方法。
[5] 前記炭化ケィ素半導体の (000- 1)面力ものオフ角力 SO度から 1度であることを特徴と する請求項 1ないし請求項 4のいずれか 1つの請求項に記載の炭化ケィ素半導体装 置の製造方法。
[6] 請求項 1ないし請求項 5のいずれか 1つの請求項に記載の炭化ケィ素半導体装置 の製造方法にて製造された炭化ケィ素半導体装置の絶縁膜中の水素濃度が 5 X 10 19cnf 3以上 1 X 1022cnf3以下の範囲であることを特徴とする炭化ケィ素半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/281,902 US7811874B2 (en) | 2006-03-07 | 2007-01-16 | Method for manufacturing silicon carbide semiconductor device, and silicon carbide semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006-060451 | 2006-03-07 | ||
JP2006060451A JP5229845B2 (ja) | 2006-03-07 | 2006-03-07 | 炭化ケイ素mosfetの製造方法および炭化ケイ素mosfet |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2007102281A1 true WO2007102281A1 (ja) | 2007-09-13 |
Family
ID=38474723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2007/050454 WO2007102281A1 (ja) | 2006-03-07 | 2007-01-16 | 炭化ケイ素半導体装置の製造方法および炭化ケイ素半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7811874B2 (ja) |
JP (1) | JP5229845B2 (ja) |
WO (1) | WO2007102281A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013045789A (ja) * | 2011-08-22 | 2013-03-04 | National Institute Of Advanced Industrial & Technology | 炭化ケイ素半導体装置の製造方法 |
JP2013157539A (ja) * | 2012-01-31 | 2013-08-15 | National Institute Of Advanced Industrial & Technology | 炭化ケイ素半導体装置の製造方法 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007032214A1 (ja) * | 2005-09-14 | 2007-03-22 | The Kansai Electric Power Co., Inc. | 炭化珪素半導体素子の製造方法 |
US8377812B2 (en) * | 2006-11-06 | 2013-02-19 | General Electric Company | SiC MOSFETs and self-aligned fabrication methods thereof |
JP5610492B2 (ja) * | 2009-12-16 | 2014-10-22 | 国立大学法人 奈良先端科学技術大学院大学 | SiC半導体素子およびその作製方法 |
JP5761533B2 (ja) * | 2010-08-27 | 2015-08-12 | 国立大学法人 奈良先端科学技術大学院大学 | SiC半導体素子 |
JP6155553B2 (ja) * | 2012-04-27 | 2017-07-05 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
JP6074785B2 (ja) * | 2012-04-27 | 2017-02-08 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
JP6041311B2 (ja) | 2013-06-21 | 2016-12-07 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体装置の製造方法 |
JP2015018859A (ja) * | 2013-07-09 | 2015-01-29 | 国立大学法人京都大学 | 半導体装置、半導体装置の製造方法および熱処理装置 |
EP3021353A4 (en) | 2013-07-11 | 2017-02-15 | Fuji Electric Co., Ltd. | Silicon-carbide semiconductor device and method for manufacturing silicon-carbide semiconductor device |
JP6242724B2 (ja) * | 2014-03-20 | 2017-12-06 | 株式会社東芝 | 半導体装置およびその製造方法 |
CN105593975B (zh) * | 2014-04-18 | 2018-05-08 | 富士电机株式会社 | 半导体装置的制造方法 |
WO2015159984A1 (ja) * | 2014-04-18 | 2015-10-22 | 富士電機株式会社 | 半導体装置の製造方法 |
JP6425950B2 (ja) * | 2014-09-12 | 2018-11-21 | 株式会社Screenホールディングス | 半導体製造方法および半導体製造装置 |
JP7354027B2 (ja) | 2020-03-13 | 2023-10-02 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 |
JP7354028B2 (ja) | 2020-03-13 | 2023-10-02 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0697107A (ja) * | 1992-09-10 | 1994-04-08 | Sanyo Electric Co Ltd | n型炭化ケイ素の電極形成方法 |
JPH10112460A (ja) * | 1996-08-12 | 1998-04-28 | Fuji Electric Co Ltd | 炭化ケイ素半導体装置の製造方法 |
JP2000133657A (ja) * | 1998-10-28 | 2000-05-12 | Sanyo Electric Co Ltd | 炭化珪素半導体装置の製造方法 |
JP2000252461A (ja) * | 1999-03-01 | 2000-09-14 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
WO2004003989A1 (ja) * | 2002-06-28 | 2004-01-08 | National Institute Of Advanced Industrial Science And Technology | 半導体装置及びその製造方法 |
JP2004319619A (ja) * | 2003-04-14 | 2004-11-11 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2005260028A (ja) * | 2004-03-12 | 2005-09-22 | Mitsubishi Electric Corp | 半導体装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6940110B2 (en) * | 2002-11-29 | 2005-09-06 | Matsushita Electric Industrial Co., Ltd. | SiC-MISFET and method for fabricating the same |
-
2006
- 2006-03-07 JP JP2006060451A patent/JP5229845B2/ja active Active
-
2007
- 2007-01-16 WO PCT/JP2007/050454 patent/WO2007102281A1/ja active Application Filing
- 2007-01-16 US US12/281,902 patent/US7811874B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0697107A (ja) * | 1992-09-10 | 1994-04-08 | Sanyo Electric Co Ltd | n型炭化ケイ素の電極形成方法 |
JPH10112460A (ja) * | 1996-08-12 | 1998-04-28 | Fuji Electric Co Ltd | 炭化ケイ素半導体装置の製造方法 |
JP2000133657A (ja) * | 1998-10-28 | 2000-05-12 | Sanyo Electric Co Ltd | 炭化珪素半導体装置の製造方法 |
JP2000252461A (ja) * | 1999-03-01 | 2000-09-14 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
WO2004003989A1 (ja) * | 2002-06-28 | 2004-01-08 | National Institute Of Advanced Industrial Science And Technology | 半導体装置及びその製造方法 |
JP2004319619A (ja) * | 2003-04-14 | 2004-11-11 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2005260028A (ja) * | 2004-03-12 | 2005-09-22 | Mitsubishi Electric Corp | 半導体装置 |
Non-Patent Citations (3)
Title |
---|
CAMPI J. ET AL.: "Study of Interface State Density and Effective Oxide Charge in Post-Metallization Annealed SiO2/SiC Structures", IEEE TRANSACTIONS ON ELECTRON DEVICES, vol. 46, no. 3, 1999, pages 511 - 519, XP000926941 * |
FURSIN L.G. ET AL.: "Nickel ohmic contacts to p- and n-type 4H-SiC", ELECTRONICS LETTERS, vol. 37, no. 17, 16 August 2001 (2001-08-16), pages 1092 - 1093, XP006017074 * |
ZHANG J. ET AL.: "A High Current Gain 4H-SiC NPN Power Bipolar Junction Transistor", IEEE ELECTRON DEVICE LETTERS, vol. 24, no. 5, 2003, pages 327 - 329, XP011097682 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013045789A (ja) * | 2011-08-22 | 2013-03-04 | National Institute Of Advanced Industrial & Technology | 炭化ケイ素半導体装置の製造方法 |
JP2013157539A (ja) * | 2012-01-31 | 2013-08-15 | National Institute Of Advanced Industrial & Technology | 炭化ケイ素半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007242744A (ja) | 2007-09-20 |
US7811874B2 (en) | 2010-10-12 |
JP5229845B2 (ja) | 2013-07-03 |
US20090072244A1 (en) | 2009-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5229845B2 (ja) | 炭化ケイ素mosfetの製造方法および炭化ケイ素mosfet | |
JP6032831B2 (ja) | SiC半導体装置及びその製造方法 | |
JP5584823B2 (ja) | 炭化珪素半導体装置 | |
US8564017B2 (en) | Silicon carbide semiconductor device and method for manufacturing same | |
US11502172B2 (en) | Semiconductor device with carbon-density-decreasing region | |
KR20100100585A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
WO2010038547A1 (ja) | 炭化珪素半導体装置 | |
WO2013019334A1 (en) | Forming sic mosfets with high channel mobility by treating the oxide interface with cesium ions | |
JP2003086792A (ja) | 半導体装置の作製法 | |
JP6432232B2 (ja) | 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法 | |
JP4549167B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP2012191056A (ja) | 炭化珪素半導体装置およびその製造方法 | |
CN102150271B (zh) | Mosfet和制造mosfet的方法 | |
US9960040B2 (en) | Manufacturing method of silicon carbide semiconductor device | |
US8765562B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP2017055098A (ja) | 半導体装置の製造方法及びこれに用いる半導体製造装置 | |
JP2016201500A (ja) | 炭化ケイ素mos型半導体装置およびその製造方法 | |
US8772139B2 (en) | Method of manufacturing semiconductor device | |
JP2014038899A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6844176B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP2005033030A (ja) | 半導体装置及びその製造方法 | |
US8866156B2 (en) | Silicon carbide semiconductor device and method for manufacturing same | |
JP2013157539A (ja) | 炭化ケイ素半導体装置の製造方法 | |
JP6155553B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP2017168601A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application | ||
NENP | Non-entry into the national phase |
Ref country code: DE |
|
WWE | Wipo information: entry into national phase |
Ref document number: 12281902 Country of ref document: US |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 07706788 Country of ref document: EP Kind code of ref document: A1 |