JP5761533B2 - SiC半導体素子 - Google Patents
SiC半導体素子 Download PDFInfo
- Publication number
- JP5761533B2 JP5761533B2 JP2012530519A JP2012530519A JP5761533B2 JP 5761533 B2 JP5761533 B2 JP 5761533B2 JP 2012530519 A JP2012530519 A JP 2012530519A JP 2012530519 A JP2012530519 A JP 2012530519A JP 5761533 B2 JP5761533 B2 JP 5761533B2
- Authority
- JP
- Japan
- Prior art keywords
- plane
- sic
- insulating film
- crystal
- sic semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 100
- 239000013078 crystal Substances 0.000 claims description 98
- 239000000758 substrate Substances 0.000 claims description 70
- 238000002161 passivation Methods 0.000 claims description 10
- 229910010271 silicon carbide Inorganic materials 0.000 description 103
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 89
- 108091006146 Channels Proteins 0.000 description 60
- 230000007547 defect Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 14
- 230000015556 catabolic process Effects 0.000 description 7
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 230000005669 field effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000089 atomic force micrograph Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 229910018540 Si C Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000002050 diffraction method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
また従来から、熱酸化やCVD法を用いて絶縁膜を形成したり、また、形成した絶縁膜をNO,NO2,NH3ガスなどにより絶縁膜とSiCの界面を窒化することなどが行われており、界面における欠陥を少なくして、チャネル移動度を向上させている。しかしながら、SiCのMOSFETのチャネル移動度(Si面)は、界面を窒化した場合でも、40−50cm2/Vsと小さく、更なるチャネル移動度の向上が切望されている。
一方、上記問題に関して、SiCの結晶面に着目し、チャネル移動度を向上させる技術がある。このSiC結晶面に着目した技術を幾つか紹介する。
先ず、DMOSFET(Double implanted MOSFET)やUMOSFET(トレンチ型MOSFET)といったデバイスを作製する際は、一般的に、標準のSiCウェハのSi面の(0001)面あるいはC面の(000−1)面を、<11−20>方向に4°または8°の傾斜(オフ)させた結晶面が用いられている。しかし、(0001)面あるいは(000−1)面は、チャネル移動度がさほど高くない。
しかしながら、{03−38}面を用いることでチャネル移動度が向上するものの、チャネル移動度は11cm2/Vs程度である。
特定の結晶面を用いることにより、SiC半導体基板と絶縁膜との界面欠陥を低減し、半導体素子のチャネル移動度を向上させることができる。
ここで、{11−20}面を[000−1]方向に10〜20°オフさせた面と、(000−1)面を<11−20>方向に70〜80°オフさせた面とは、同じ面を示している。すなわち、一例として、「{11−20}面を[000−1]方向に10°オフさせた面」は、「(000−1)面を<11−20>方向に80°オフさせた面」と同じ面を示す。「{11−20}面を[000−1]方向に10〜20°オフさせた面と、(000−1)面を<11−20>方向に70〜80°オフさせた面とは、同じ面を示している」とは、角度の対応関係を考慮すると、「{11−20}面を[000−1]方向に10〜20°オフさせた面と、(000−1)面を<11−20>方向に80〜70°オフさせた面とは、同じ面を示している」ということができる。{11−20}面は、等価な対称性を有する個別面の(11−20)面,(1−210)面,(−2110)面を意味している。また、(000−1)面は、C面を意味している。なお、絶縁膜には酸化膜や窒化膜が含まれる。
なお、「オフさせた面」とは、本発明の所定の面から、所定の方向に所定の角度で「傾斜させた面」と表現することもできる。オフさせた結晶面は、本発明の所定の面から、所定の方向に所定の角度で傾いている面である。
特定の結晶面を用いることにより、SiC半導体基板と絶縁膜との界面欠陥を低減し、半導体素子のチャネル移動度を向上させることができる。
ここで、{1−100}面を[000−1]方向に10〜20°オフさせた面と、(000−1)面を<1−100>方向に70〜80°オフさせた面とは、同じ面を示している。{1−100}面は、等価な対称性を有する個別面の(1−100)面,(−1010)面,(01−10)面を意味している。
特定の結晶面を用いることにより、SiC半導体基板と絶縁膜との界面欠陥を低減し、半導体素子のチャネル移動度を向上させることができる。
ここで、{−12−10}面を[000−1]方向に10〜20°オフさせた面と、(000−1)面を<−12−10>方向に70〜80°オフさせた面とは、同じ面を示している。{−12−10}面は、等価な対称性を有する個別面の(−12−10)面,(2−1−10)面,(−1−120)面を意味している。
特定の結晶面を用いることにより、SiC半導体基板と絶縁膜との界面欠陥を低減し、半導体素子のチャネル移動度を向上させることができる。
また、{10−10}面は、{1−100}面と比較すると、原子の構造配列が類似している。すなわち、SiCの単位セル構造においては、{10−10}面と{1−100}面は、原子の構造配列が結晶軸に対称で、かつ、軸方向に単位セル構造の半分だけずれた構造配列になっている。これは、マクロ的に見れば、類似した結晶面となる。
上記の本発明のSiC半導体素子の結晶面を、トレンチゲート構造のMOSFETのトレンチ側壁の結晶面として用いることにより、デバイス特性を大幅に改善することができる。これについては、後述の実施例において、実際にトレンチゲート構造のMOSFETを作製して、ドレイン電流を測定し、チャネル移動度を評価している。
絶縁膜とSiCの界面欠陥が低減できているため、ゲート絶縁膜として用いることで、MOSFET等のチャネル移動度の向上が図れ、トランジスタのオン抵抗の低減につながることになる。また、表面パッシベーション膜として用いることで、SiC表面、すなわちSiCと絶縁膜の界面におけるキャリアの再結合が押さえられ、リーク電流の低減やバイポーラトランジスタおよびサイリスタなどにおける増幅率の向上につながることになる。
また、本発明による結晶面は、他の結晶面よりも界面欠陥が少ないことから、デバイス特性の温度変化も小さく、デバイス特性の改善が図れる効果もある。
図11に、SiCのMOSFETの模式図を示す。SiCのMOSFETは、SiC半導体10の基板上にゲート絶縁膜20を形成し、ゲート電極11、ソース電極12、ドレイン電極13の端子を設ける。ここで、SiC半導体10は図に示すように、n+層、pボディ層、n−ドリフト層、n+基板層などいくつかの層に分けられる。そして、ソース電極12からドレイン電極13にかけて、電流抵抗となる部位が存在する。
limit)とSiC半導体のドリフト層と基板(drift+sub. limit)を比較すると、絶縁破壊電圧103V付近においては、1000分の1程度と小さいことが示されている。また、チャネル移動度(μch)に反比例してオン抵抗値が低減されることが示されている。
図13は、今回作製したトレンチ型MOSFET(UMOSFET)の構造模式図を示している。種々のオフ角を有する(000−1)C面のSiC基板上に、略垂直の側壁を有するトレンチを形成し、トレンチ側壁の片側のみ電流の流れるトレンチ型MOSFETを作製したものである。
また、作製したUMOSFETは、ゲート電極としてアルミニウムを使用し、ソース電極としてアルミニウム−チタン合金を使用し、ドレイン電極としてニッケルを使用した。
図16に、第一原理計算により求めたSiO2/SiC界面のバンド構造を示す。図16に示すグラフの横軸の各点は、Y(0.0, 0.5, 0.0)、T(0.0, 0.5, 0.5)、Γ(0.0, 0.0, 0.0)、Z(0.0, 0.0, 0.5) である。図16において、Structure1は(11−20)面を[000−1]方向に15°オフさせた結晶面のバンド構造、Structure2は(11−20)面を[0001]方向に15°オフさせた結晶面のバンド構造を示している。
Structure2では、図16のバンド構造において、伝導帯の下部にYからΓにかけて直線となる準位が存在することがわかる(図中の矢印で示したもの)。ここで、バンド曲線の曲率が小さいほど有効質量が大きいことを表す。このことから、直線となる準位では、電子の有効質量が無限大となり、電子が局在してトラップ準位となっていると考えられる。このため、Structure2では界面準位が多くなり、移動度が小さくなっている。
一方、Structure1では、Structure2のように伝導帯に直線となる準位は存在しない。すなわち、Structure1では、電子が局在してトラップ準位を形成しているものはなく、界面準位が少ないために移動度が大きくなったと考えられる。
図17は、各結晶面におけるラフネスと移動度の関係を表すグラフである。グラフの横軸は傾斜角度であり、(11−20)面を傾斜角度0°、(11−20)面を[000−1]方向に傾斜させたものをマイナス角度、(11−20)面を[0001]方向に傾斜させたものをプラス角度として示している。グラフの左側の縦軸(Max of Peak-to-Valley)はラフネス、すなわち界面のうねりの高さの最大と最小の差の最大値をナノメートルで表している。また、グラフの右側の縦軸は電界効果移動度を表している。図17のグラフ中、黒塗り円はラフネスのプロットであり、中抜き円は電界効果移動度のプロットである。
図18に各結晶面のAFM像を示す。ここで、図18(a)は(11−20)面を[000−1]方向に15°オフさせた結晶面、図18(b)は(11−20)面、図18(c)は(11−20)面を[0001]方向に15°オフさせた結晶面である。
図17および図18から、各結晶面のSiO2/SiC界面におけるラフネスには大きな差異があることが確認できる。
具体的には、図18(a)に示したもの、すなわち、(11−20)面を[000−1]方向に15°オフさせた結晶面が、ラフネスが小さいことがわかる。図18(b)、図18(c)になると、だんだんとラフネスが大きくなることがわかる。
これらのことから、移動度の大きい面では、ラフネスが小さいために均一な反転層チャネルが形成されていることがわかる。しかし、ラフネスが大きくなるにつれ反転層が不均一になり、チャネルが途切れ途切れになり、ドレイン電流が流れにくくなる。この結果として移動度が小さくなると考えられる。
実施例1では、{11−20}面を[000−1]方向に15°オフさせた結晶面のチャネル移動度が優れていることを示した。上記結果より、同様に、{10−10}面を[000−1]方向に15°オフさせた結晶面も、優れたチャネル移動度を示すことがわかる。すなわち、上記表1の最下段、 [1−100]方向に8°オフさせた基板の結果によると、(−1100)面を用いた場合、(1−100)面に比較してより高いチャネル移動度が得られた。
ここで示した(−1100)面は、正確には(−1100)面、すなわち{10−10}面を[000−1]方向に8°オフした結晶面となる。{10−10}面と{11−20}面は、ともに(000−1)面に垂直な結晶面であり、炭素とケイ素の原子が1:1の割合で表面に現れるなど、類似した性質を持っている。
さらに、横型のパワーMOSFET(RESURF MOSFET)が作製でき、集積化したパワーIC,IPMなどに利用可能である。
11 ゲート電極
12 ソース電極
13 ドレイン電極
20 ゲート絶縁膜
21 界面
30 トレンチ
Claims (10)
- SiC半導体基板と、基板に接する絶縁膜を少なくとも備える半導体素子において、
前記SiC半導体基板の結晶面として、{11−20}面を[000−1]方向に10〜20°オフさせた面上、若しくは、(000−1)面を<11−20>方向に70〜80°オフさせた面上、に前記絶縁膜としてゲート絶縁膜、或いは、表面パッシベーション膜を形成した構造を備えることを特徴とするSiC半導体素子。 - 前記SiC半導体基板の結晶面として、{11−20}面を[000−1]方向に15°オフさせた面上、若しくは、(000−1)面を<11−20>方向に75°オフさせた面上、に前記絶縁膜を形成した構造を備えることを特徴とする請求項1に記載のSiC半導体素子。
- SiC半導体基板と、基板に接する絶縁膜を少なくとも備える半導体素子において、
前記SiC半導体基板の結晶面として、{1−100}面を[000−1]方向に10〜20°オフさせた面上、若しくは、(000−1)面を<1−100>方向に70〜80°オフさせた面上、に前記絶縁膜としてゲート絶縁膜、或いは、表面パッシベーション膜を形成した構造を備えることを特徴とするSiC半導体素子。 - 前記SiC半導体基板の結晶面として、{1−100}面を[000−1]方向に15°オフさせた面上、若しくは、(000−1)面を<1−100>方向に75°オフさせた面上、に前記絶縁膜を形成した構造を備えることを特徴とする請求項3に記載のSiC半導体素子。
- SiC半導体基板と、基板に接する絶縁膜を少なくとも備える半導体素子において、
前記SiC半導体基板の結晶面として、{−12−10}面を[000−1]方向に10〜20°オフさせた面上、若しくは、(000−1)面を<−12−10>方向に70〜80°オフさせた面上、に前記絶縁膜としてゲート絶縁膜、或いは、表面パッシベーション膜を形成した構造を備えることを特徴とするSiC半導体素子。 - 前記SiC半導体基板の結晶面として、{−12−10}面を[000−1]方向に15°オフさせた面上、若しくは、(000−1)面を<−12−10>方向に75°オフさせた面上、に前記絶縁膜を形成した構造を備えることを特徴とする請求項5に記載のSiC半導体素子。
- SiC半導体基板と、基板に接する絶縁膜を少なくとも備える半導体素子において、
前記SiC半導体基板の結晶面として、{10−10}面を[000−1]方向に10〜20°オフさせた面上、若しくは、(000−1)面を<10−10>方向に70〜80°オフさせた面上、に前記絶縁膜としてゲート絶縁膜、或いは、表面パッシベーション膜を形成した構造を備えることを特徴とするSiC半導体素子。 - 前記SiC半導体基板の結晶面として、{10−10}面を[000−1]方向に15°オフさせた面上、若しくは、(000−1)面を<10−10>方向に75°オフさせた面上、に前記絶縁膜を形成した構造を備えることを特徴とする請求項7に記載のSiC半導体素子。
- 前記SiC半導体素子のチャネル移動度が90cm2/Vs以上であることを特徴とする請求項1〜8のいずれかに記載のSiC半導体素子。
- 前記結晶面が、SiC半導体基板を用いたトレンチゲート構造のMOSFETのトレンチ側壁の結晶面に用いられることを特徴とする請求項1〜8のいずれかに記載のSiC半導体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012530519A JP5761533B2 (ja) | 2010-08-27 | 2011-08-12 | SiC半導体素子 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010191438 | 2010-08-27 | ||
JP2010191438 | 2010-08-27 | ||
PCT/JP2011/004578 WO2012026089A1 (ja) | 2010-08-27 | 2011-08-12 | SiC半導体素子 |
JP2012530519A JP5761533B2 (ja) | 2010-08-27 | 2011-08-12 | SiC半導体素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012026089A1 JPWO2012026089A1 (ja) | 2013-10-28 |
JP5761533B2 true JP5761533B2 (ja) | 2015-08-12 |
Family
ID=45723111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012530519A Active JP5761533B2 (ja) | 2010-08-27 | 2011-08-12 | SiC半導体素子 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9117740B2 (ja) |
EP (1) | EP2610912A4 (ja) |
JP (1) | JP5761533B2 (ja) |
WO (1) | WO2012026089A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2750198A4 (en) | 2011-08-26 | 2015-04-15 | Nat Univ Corp Nara Inst | SiC SEMICONDUCTOR ELEMENT AND METHOD FOR MANUFACTURING THE SAME |
JP5638558B2 (ja) | 2012-03-26 | 2014-12-10 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP5776610B2 (ja) * | 2012-04-03 | 2015-09-09 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP2014007310A (ja) * | 2012-06-26 | 2014-01-16 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
JP2014120669A (ja) * | 2012-12-18 | 2014-06-30 | Toshiba Corp | 半導体発光素子 |
DE112013006262B4 (de) * | 2012-12-28 | 2024-06-13 | Mitsubishi Electric Corporation | Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
JP5649152B1 (ja) * | 2013-04-30 | 2015-01-07 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP5997746B2 (ja) * | 2014-10-15 | 2016-09-28 | 株式会社東芝 | 半導体装置 |
JP6100233B2 (ja) | 2014-12-26 | 2017-03-22 | 株式会社東芝 | 半導体装置 |
WO2017090285A1 (ja) * | 2015-11-24 | 2017-06-01 | 住友電気工業株式会社 | 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 |
JP2019091754A (ja) * | 2017-11-13 | 2019-06-13 | 株式会社日立製作所 | 炭化ケイ素半導体装置、電力変換装置および炭化ケイ素半導体装置の製造方法 |
JP7331393B2 (ja) * | 2019-03-14 | 2023-08-23 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
JP7292175B2 (ja) * | 2019-10-16 | 2023-06-16 | 株式会社東芝 | 半導体装置 |
DE102019129412A1 (de) | 2019-10-31 | 2021-05-06 | Infineon Technologies Ag | Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001144288A (ja) * | 1999-11-17 | 2001-05-25 | Denso Corp | 炭化珪素半導体装置 |
JP2002261275A (ja) * | 2001-03-05 | 2002-09-13 | Shikusuon:Kk | Mosデバイス |
JP2004281875A (ja) * | 2003-03-18 | 2004-10-07 | National Institute Of Advanced Industrial & Technology | 炭化珪素半導体装置及びその製造方法 |
JP2007080971A (ja) * | 2005-09-12 | 2007-03-29 | Fuji Electric Holdings Co Ltd | 半導体素子およびその製造方法 |
WO2010116886A1 (ja) * | 2009-04-10 | 2010-10-14 | 住友電気工業株式会社 | 絶縁ゲート型バイポーラトランジスタ |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62257727A (ja) | 1986-05-01 | 1987-11-10 | Fujitsu Ltd | 半導体装置の製造方法 |
JP4765211B2 (ja) | 2001-07-06 | 2011-09-07 | 住友電気工業株式会社 | pin型受光素子 |
JP4360085B2 (ja) * | 2002-12-25 | 2009-11-11 | 株式会社デンソー | 炭化珪素半導体装置 |
JP4694144B2 (ja) * | 2004-05-14 | 2011-06-08 | 住友電気工業株式会社 | SiC単結晶の成長方法およびそれにより成長したSiC単結晶 |
JP4375242B2 (ja) | 2005-02-02 | 2009-12-02 | 株式会社デンソー | 半導体用の放熱器 |
JP2006269534A (ja) | 2005-03-22 | 2006-10-05 | Eudyna Devices Inc | 半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板 |
JP5052007B2 (ja) | 2005-12-28 | 2012-10-17 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
JP5229845B2 (ja) * | 2006-03-07 | 2013-07-03 | 独立行政法人産業技術総合研究所 | 炭化ケイ素mosfetの製造方法および炭化ケイ素mosfet |
JP2008010835A (ja) * | 2006-05-31 | 2008-01-17 | Sumitomo Electric Ind Ltd | 窒化物結晶の表面処理方法、窒化物結晶基板、エピタキシャル層付窒化物結晶基板および半導体デバイス、ならびにエピタキシャル層付窒化物結晶基板および半導体デバイスの製造方法 |
JP2008193005A (ja) | 2007-02-07 | 2008-08-21 | Eudyna Devices Inc | 半導体装置の製造方法 |
JP5298691B2 (ja) | 2008-07-31 | 2013-09-25 | 住友電気工業株式会社 | 炭化ケイ素半導体装置およびその製造方法 |
JP5721351B2 (ja) * | 2009-07-21 | 2015-05-20 | ローム株式会社 | 半導体装置 |
-
2011
- 2011-08-12 JP JP2012530519A patent/JP5761533B2/ja active Active
- 2011-08-12 WO PCT/JP2011/004578 patent/WO2012026089A1/ja active Application Filing
- 2011-08-12 EP EP11819565.0A patent/EP2610912A4/en not_active Withdrawn
- 2011-08-12 US US13/818,810 patent/US9117740B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001144288A (ja) * | 1999-11-17 | 2001-05-25 | Denso Corp | 炭化珪素半導体装置 |
JP2002261275A (ja) * | 2001-03-05 | 2002-09-13 | Shikusuon:Kk | Mosデバイス |
JP2004281875A (ja) * | 2003-03-18 | 2004-10-07 | National Institute Of Advanced Industrial & Technology | 炭化珪素半導体装置及びその製造方法 |
JP2007080971A (ja) * | 2005-09-12 | 2007-03-29 | Fuji Electric Holdings Co Ltd | 半導体素子およびその製造方法 |
WO2010116886A1 (ja) * | 2009-04-10 | 2010-10-14 | 住友電気工業株式会社 | 絶縁ゲート型バイポーラトランジスタ |
Non-Patent Citations (1)
Title |
---|
JPN7011003612; Hiroshi Yano et al.: 'Anomalously anisotropic channel mobility on trench sidewalls in 4H-SiC trench-gate metal-oxide-semic' Applied Physics Letters Vol.90, 2007, 042102-1〜042102-3 * |
Also Published As
Publication number | Publication date |
---|---|
WO2012026089A1 (ja) | 2012-03-01 |
US9117740B2 (en) | 2015-08-25 |
JPWO2012026089A1 (ja) | 2013-10-28 |
EP2610912A4 (en) | 2014-10-22 |
EP2610912A1 (en) | 2013-07-03 |
US20130285069A1 (en) | 2013-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5761533B2 (ja) | SiC半導体素子 | |
JP5017768B2 (ja) | 炭化珪素半導体素子 | |
JP5613995B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6706767B2 (ja) | 半導体装置 | |
US8686435B2 (en) | Silicon carbide semiconductor device | |
JP5167593B2 (ja) | 半導体装置 | |
JP6017127B2 (ja) | 炭化珪素半導体装置 | |
JP6064614B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2006100593A (ja) | 高耐圧半導体装置 | |
US8941120B2 (en) | Semiconductor device and method for manufacturing the same | |
US9825121B2 (en) | Semiconductor device | |
JPWO2010116886A1 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP4957005B2 (ja) | 炭化珪素半導体素子の製造方法 | |
US20130248880A1 (en) | Semiconductor device and method for manufacturing the same | |
JP5630552B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
Wada et al. | Fast switching 4H-SiC V-groove trench MOSFETs with buried P+ structure | |
JP6550869B2 (ja) | 半導体装置 | |
JP7166053B2 (ja) | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 | |
US10998400B2 (en) | Semiconductor device, inverter circuit, driving device, vehicle, and elevator | |
Mikamura et al. | 4H-SiC V-groove trench MOSFETs with low specific on-state resistance and high reliability | |
US9502552B2 (en) | Silicon carbide semiconductor device | |
WO2023106087A1 (ja) | 半導体装置 | |
JPWO2019008884A1 (ja) | 炭化珪素半導体装置 | |
JP2023139714A (ja) | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 | |
JP2024043248A (ja) | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150409 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150522 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150526 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5761533 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |